JP2003005213A - マルチギャップカラー液晶表示装置 - Google Patents
マルチギャップカラー液晶表示装置Info
- Publication number
- JP2003005213A JP2003005213A JP2001187509A JP2001187509A JP2003005213A JP 2003005213 A JP2003005213 A JP 2003005213A JP 2001187509 A JP2001187509 A JP 2001187509A JP 2001187509 A JP2001187509 A JP 2001187509A JP 2003005213 A JP2003005213 A JP 2003005213A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- pixels
- gate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Optical Filters (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 マルチギャップ構造を持つカラー液晶表示装
置においては、液晶層のセルギャップに起因して、液晶
容量がＲ、Ｇ、Ｂの各画素に対して異なり、それに伴
い、ゲートパルスの突き抜けによる画素電極電圧降下分
も各画素に対して異なるため、各画素に対して同一のセ
ルギャップを持つカラー液晶表示装置と同様に、各画素
共通の対向電極の印加電圧を設定することにより、信号
波形の非対称性を補正してフリッカーを低減させること
は困難である。 【解決手段】画素内の蓄積容量もしくはゲート・ドレイ
ン間寄生容量において、面積、絶縁膜の膜厚、あるいは
絶縁膜の比誘電率を、Ｒ、Ｇ、Ｂのセルギャップに対応
させて設定することにより、各画素の液晶容量の差を補
う。
置においては、液晶層のセルギャップに起因して、液晶
容量がＲ、Ｇ、Ｂの各画素に対して異なり、それに伴
い、ゲートパルスの突き抜けによる画素電極電圧降下分
も各画素に対して異なるため、各画素に対して同一のセ
ルギャップを持つカラー液晶表示装置と同様に、各画素
共通の対向電極の印加電圧を設定することにより、信号
波形の非対称性を補正してフリッカーを低減させること
は困難である。 【解決手段】画素内の蓄積容量もしくはゲート・ドレイ
ン間寄生容量において、面積、絶縁膜の膜厚、あるいは
絶縁膜の比誘電率を、Ｒ、Ｇ、Ｂのセルギャップに対応
させて設定することにより、各画素の液晶容量の差を補
う。
Description
【０００１】
【発明の属する分野】本発明はカラー液晶表示装置、特
にマルチギャップ構造を持つカラー液晶表示装置に関す
る。
にマルチギャップ構造を持つカラー液晶表示装置に関す
る。
【０００２】
【従来の技術】従来のツイストネマティック（ＴＮ）液
晶を用いたカラー液晶表示装置は、図６で示すような光
学系、すなわち、電圧無印加時において暗状態を表示す
るノーマリーブラックモードにおいて、電圧無印加時の
透過率Ｔは理想的には零となると考えられるが、実際に
はＴＮ液晶の旋光分散により液晶セルに入射された直線
偏光が楕円偏光となり一部セルを通過する。この通過す
る光の透過率TはC．H．GoochとH．A．Tarryにより次式
（J．Ｐｈｙｓｉｃｓ Ｄ：Ａｐｐｌ．Ｐｈｙｓ．８，
１５７５（１９７５））で表される。 Ｔ＝（１＋ｕ2）-1ｓｉｎ2（θ（１＋ｕ2）1/2） ・・・（式１） ただし、 ｕ＝πｄΔｎ／θλ ・・・（式２） ここでｄは液晶層の厚み、Δｎは液晶の複屈折、θはＴ
Ｎ液晶のツイスト角、λは入射光の波長をそれぞれ表
す。
晶を用いたカラー液晶表示装置は、図６で示すような光
学系、すなわち、電圧無印加時において暗状態を表示す
るノーマリーブラックモードにおいて、電圧無印加時の
透過率Ｔは理想的には零となると考えられるが、実際に
はＴＮ液晶の旋光分散により液晶セルに入射された直線
偏光が楕円偏光となり一部セルを通過する。この通過す
る光の透過率TはC．H．GoochとH．A．Tarryにより次式
（J．Ｐｈｙｓｉｃｓ Ｄ：Ａｐｐｌ．Ｐｈｙｓ．８，
１５７５（１９７５））で表される。 Ｔ＝（１＋ｕ2）-1ｓｉｎ2（θ（１＋ｕ2）1/2） ・・・（式１） ただし、 ｕ＝πｄΔｎ／θλ ・・・（式２） ここでｄは液晶層の厚み、Δｎは液晶の複屈折、θはＴ
Ｎ液晶のツイスト角、λは入射光の波長をそれぞれ表
す。
【０００３】一般的に，液晶の複屈折率Δｎは図９で示
す波長依存性を持つ。この特性を鑑み，前記GoochとTar
ryの式（式１）において、ｄが５μｍと８μｍの場合に
ついて光の透過率Ｔをプロットしたのが図７である。
す波長依存性を持つ。この特性を鑑み，前記GoochとTar
ryの式（式１）において、ｄが５μｍと８μｍの場合に
ついて光の透過率Ｔをプロットしたのが図７である。
【０００４】通常のカラー液晶表示装置は、表示領域全
体に渡って、均一な液晶層厚を持つ構成をとっている。
しかし、この構造においては、光の分光特性により電圧
無印加時の暗状態でも光漏れ、着色という問題を引き起
こす。これは、図７と、Ｒ、Ｇ、Ｂ各カラーフィルタの
分光特性の一例を示す図８からもわかるように、電圧無
印加時において、Ｇ、Ｒのカラーフィルタ部では遮光す
るが、Ｂのフィルタ部では光を遮光しないため、電圧無
印加時に全体として青もしくは紫に着色してしまうとい
う問題があった。
体に渡って、均一な液晶層厚を持つ構成をとっている。
しかし、この構造においては、光の分光特性により電圧
無印加時の暗状態でも光漏れ、着色という問題を引き起
こす。これは、図７と、Ｒ、Ｇ、Ｂ各カラーフィルタの
分光特性の一例を示す図８からもわかるように、電圧無
印加時において、Ｇ、Ｒのカラーフィルタ部では遮光す
るが、Ｂのフィルタ部では光を遮光しないため、電圧無
印加時に全体として青もしくは紫に着色してしまうとい
う問題があった。
【０００５】この問題を解決する方法は、カラーフィル
タの分光特性に応じて、Ｒで小さく、Ｂで大きく、Ｇで
その中間の値をとるようにカラーフィルタの厚みを異な
らせることにより、前記Ｒ、Ｇ、Ｂのカラーフィルタに
対応する液晶層の厚み（セルギャップ）をそれぞれ異な
る構造（以下、この構造をマルチギャップ構造と称す）
とすることである。この方法により、ＴＮモード液晶を
用いるカラー表示における電圧無印加時の光の漏れ、着
色という２つの問題を解決することが可能となった。
タの分光特性に応じて、Ｒで小さく、Ｂで大きく、Ｇで
その中間の値をとるようにカラーフィルタの厚みを異な
らせることにより、前記Ｒ、Ｇ、Ｂのカラーフィルタに
対応する液晶層の厚み（セルギャップ）をそれぞれ異な
る構造（以下、この構造をマルチギャップ構造と称す）
とすることである。この方法により、ＴＮモード液晶を
用いるカラー表示における電圧無印加時の光の漏れ、着
色という２つの問題を解決することが可能となった。
【０００６】
【発明が解決しようとする課題】しかし、マルチギャッ
プ構造では、従来の全表示領域に渡ってＲ、Ｇ、Ｂの各
画素に対し、均一なセルギャップを持つ液晶表示装置よ
りも、画像表示時の画像のちらつき（フリッカー）に対
応することが困難であるという問題が生じる。
プ構造では、従来の全表示領域に渡ってＲ、Ｇ、Ｂの各
画素に対し、均一なセルギャップを持つ液晶表示装置よ
りも、画像表示時の画像のちらつき（フリッカー）に対
応することが困難であるという問題が生じる。
【０００７】ここで、マルチギャップ構造を持つ液晶表
示装置においてフリッカーの生じる原理について説明す
る。液晶層を制御するのは、ＴＦＴにおけるゲート信号
とソース信号の二つの組み合わせであり、これによって
ＯＮ／ＯＦＦがなされる。そして、基板上の画素に蓄積
容量を設置することにより、マトリクス状に配置された
画素に対して書き込みがなされ、液晶層が制御される。
しかし、現実にはゲート信号の立下りの影響をソース信
号が受け、画素電極の電圧Ｖの低下が生じる。ここで、
ゲート信号の立下りの影響を受けて降下する電圧量（フ
ィールドスルー電圧ともいう）をΔＶとする。フィール
ドスルー現象の後、画素電極の電圧Ｖは保持特性に依存
して刻々と変化する。
示装置においてフリッカーの生じる原理について説明す
る。液晶層を制御するのは、ＴＦＴにおけるゲート信号
とソース信号の二つの組み合わせであり、これによって
ＯＮ／ＯＦＦがなされる。そして、基板上の画素に蓄積
容量を設置することにより、マトリクス状に配置された
画素に対して書き込みがなされ、液晶層が制御される。
しかし、現実にはゲート信号の立下りの影響をソース信
号が受け、画素電極の電圧Ｖの低下が生じる。ここで、
ゲート信号の立下りの影響を受けて降下する電圧量（フ
ィールドスルー電圧ともいう）をΔＶとする。フィール
ドスルー現象の後、画素電極の電圧Ｖは保持特性に依存
して刻々と変化する。
【０００８】このときのΔＶは、マルチギャップ構造を
もつ液晶表示装置において、式３のように表され、ま
た、Ｃlcは式４のように表されるため、ΔＶはセルギャ
ップｄに依存する。 ΔＶ＝｛Ｃgd／（Ｃst+Ｃlc+Ｃgd）｝（Ｖgt−Ｖgl） ・・（式３） Ｃlc＝ε0εlcＳlc／ｄ ・・・（式４） つまり、Ｒ、Ｇ、Ｂの各々のセルギャップが異なるた
め、液晶容量も異なる値をとる。これにより、式３で表
される電圧降下分ΔＶはＲ、Ｇ、Ｂの各画素において異
なる電圧値となる。
もつ液晶表示装置において、式３のように表され、ま
た、Ｃlcは式４のように表されるため、ΔＶはセルギャ
ップｄに依存する。 ΔＶ＝｛Ｃgd／（Ｃst+Ｃlc+Ｃgd）｝（Ｖgt−Ｖgl） ・・（式３） Ｃlc＝ε0εlcＳlc／ｄ ・・・（式４） つまり、Ｒ、Ｇ、Ｂの各々のセルギャップが異なるた
め、液晶容量も異なる値をとる。これにより、式３で表
される電圧降下分ΔＶはＲ、Ｇ、Ｂの各画素において異
なる電圧値となる。
【０００９】従来の液晶表示装置においては、セルギャ
ップ構造に関係なく、画素内蓄積容量、画素内ＴＦＴの
ゲート・ドレイン間寄生容量は、Ｒ、Ｇ、Ｂの各画素に
おいて均一な形状をとっており、各画素はそれぞれ同一
面積をもつ構成になっている。よって、各画素における
蓄積容量、ゲート・ドレイン間寄生容量は一定値をとる
が、上述したように、液晶容量は各画素において異なる
値をとる。
ップ構造に関係なく、画素内蓄積容量、画素内ＴＦＴの
ゲート・ドレイン間寄生容量は、Ｒ、Ｇ、Ｂの各画素に
おいて均一な形状をとっており、各画素はそれぞれ同一
面積をもつ構成になっている。よって、各画素における
蓄積容量、ゲート・ドレイン間寄生容量は一定値をとる
が、上述したように、液晶容量は各画素において異なる
値をとる。
【００１０】対向電極の電圧は、ΔVの影響を補正する
ため、書き込み信号のＯＮ／ＯＦＦの電位差の中間とな
る値に調整することにより、液晶層中の電界を保つよう
調整する。しかし、対向電極は各画素に対して共通の一
枚の電極であるため、各画素に対応した電圧を対向電極
に印加することにより、Ｒ、Ｇ、Ｂの各画素における電
位を一つの値に調整することは、その構造上困難であ
る。従来の技術において、この調整できない液晶層の電
位の差異、すなわち、信号波形振幅の高低の非対称性に
よりフリッカーが生じていた。
ため、書き込み信号のＯＮ／ＯＦＦの電位差の中間とな
る値に調整することにより、液晶層中の電界を保つよう
調整する。しかし、対向電極は各画素に対して共通の一
枚の電極であるため、各画素に対応した電圧を対向電極
に印加することにより、Ｒ、Ｇ、Ｂの各画素における電
位を一つの値に調整することは、その構造上困難であ
る。従来の技術において、この調整できない液晶層の電
位の差異、すなわち、信号波形振幅の高低の非対称性に
よりフリッカーが生じていた。
【００１１】本発明は、画素内の蓄積容量Ｃst、もしく
は、ゲート・ドレイン間寄生容量Ｃ gdを、Ｒ、Ｇ、Ｂの
各画素間における液晶容量Ｃlcの差を補正するように設
定することにより、ゲート信号の突き抜け（フィールド
スルー）による各画素における電圧降下分ΔＶを一定の
値にする構造を実現し、従来と同じ手法で対向電極の調
整を行った場合においても、信号波形の振幅の大きさが
高低対称な値をとるようにすることで、フリッカーによ
る画像品質劣化を低減させるアレイ基板の設計方法を提
供することを目的とする。
は、ゲート・ドレイン間寄生容量Ｃ gdを、Ｒ、Ｇ、Ｂの
各画素間における液晶容量Ｃlcの差を補正するように設
定することにより、ゲート信号の突き抜け（フィールド
スルー）による各画素における電圧降下分ΔＶを一定の
値にする構造を実現し、従来と同じ手法で対向電極の調
整を行った場合においても、信号波形の振幅の大きさが
高低対称な値をとるようにすることで、フリッカーによ
る画像品質劣化を低減させるアレイ基板の設計方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１記載のマルチギャップカラー液晶
表示装置は、対向する二枚の基板間に液晶層を挟持し、
第一の基板の対向内面上には、少なくともゲート線とソ
ース線によりマトリクス状に構成された画素と、各画素
に配置されたＴＦＴを有し、画素の面積はそれぞれ概略
等しく、第二の基板の対向内面には前記第一の基板上に
構成される画素に各々対応してＲ、Ｇ、Ｂのカラーフィ
ルタを有し、これらＲ、Ｇ、Ｂのカラーフィルタに対応
する液晶層の厚みをそれぞれ、ｄR、ｄG、ｄBとすると
き、ｄR＞ｄG＞ｄBの関係を有するマルチギャップカラ
ー液晶表示装置において、蓄積容量、ＴＦＴ部のゲート
・ドレイン間寄生容量、画素電極と共通電極間の電極容
量である液晶容量をそれぞれＣst、Ｃgd、Ｃlcとすると
きのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となる
ように、Ｒ、Ｇ、Ｂの各画素における蓄積容量を
ＣstR、ＣstG、ＣstBとするとき、ＣstR＞ＣstG＞ＣstB
の関係を満たすことを特徴とする。
に、本発明の請求項１記載のマルチギャップカラー液晶
表示装置は、対向する二枚の基板間に液晶層を挟持し、
第一の基板の対向内面上には、少なくともゲート線とソ
ース線によりマトリクス状に構成された画素と、各画素
に配置されたＴＦＴを有し、画素の面積はそれぞれ概略
等しく、第二の基板の対向内面には前記第一の基板上に
構成される画素に各々対応してＲ、Ｇ、Ｂのカラーフィ
ルタを有し、これらＲ、Ｇ、Ｂのカラーフィルタに対応
する液晶層の厚みをそれぞれ、ｄR、ｄG、ｄBとすると
き、ｄR＞ｄG＞ｄBの関係を有するマルチギャップカラ
ー液晶表示装置において、蓄積容量、ＴＦＴ部のゲート
・ドレイン間寄生容量、画素電極と共通電極間の電極容
量である液晶容量をそれぞれＣst、Ｃgd、Ｃlcとすると
きのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となる
ように、Ｒ、Ｇ、Ｂの各画素における蓄積容量を
ＣstR、ＣstG、ＣstBとするとき、ＣstR＞ＣstG＞ＣstB
の関係を満たすことを特徴とする。
【００１３】この発明によれば、Ｒ、Ｇ、Ｂ各画素にお
けるＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定となるよう
に、各画素の蓄積容量ＣstR、ＣstG、ＣstBが、ＣstR＞
Ｃst G＞ＣstBの関係を満たすことで、ゲート信号の突き
抜けによるドレイン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画
素において均一の値にすることができる。つまり、Ｃ st
＋Ｃlcの値が一定となるようＣstを調整することによ
り、各画素におけるＣlcの差を補う。Ｃgdは通常、各画
素において同じ形状をとり、一定の値をとるため、Ｃst
＋Ｃlcの値が一定であれば、Ｃgd／（Ｃlc＋Ｃst＋
Ｃgd）の値は一定となる。これにより、ゲート信号の突
き抜けによるドレイン電圧降下分ΔＶを各画素において
同一値だけ降下させることが可能になり、したがって対
向電極電圧の調整を各画素に対して均一に行うことが可
能となり、フリッカーを抑えることができる。
けるＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定となるよう
に、各画素の蓄積容量ＣstR、ＣstG、ＣstBが、ＣstR＞
Ｃst G＞ＣstBの関係を満たすことで、ゲート信号の突き
抜けによるドレイン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画
素において均一の値にすることができる。つまり、Ｃ st
＋Ｃlcの値が一定となるようＣstを調整することによ
り、各画素におけるＣlcの差を補う。Ｃgdは通常、各画
素において同じ形状をとり、一定の値をとるため、Ｃst
＋Ｃlcの値が一定であれば、Ｃgd／（Ｃlc＋Ｃst＋
Ｃgd）の値は一定となる。これにより、ゲート信号の突
き抜けによるドレイン電圧降下分ΔＶを各画素において
同一値だけ降下させることが可能になり、したがって対
向電極電圧の調整を各画素に対して均一に行うことが可
能となり、フリッカーを抑えることができる。
【００１４】本発明の請求項２乃至請求項４記載のマル
チギャップカラー液晶表示装置は、請求項１記載のマル
チギャップカラー液晶表示装置において、各画素におけ
る蓄積容量を変化させる手段として、前記Ｒ、Ｇ、Ｂの
各画素における蓄積容量電極の面積もしくは蓄積容量電
極間の絶縁膜の膜厚もしくは蓄積容量電極間の絶縁材料
の比誘電率を変化させることを特徴とする。
チギャップカラー液晶表示装置は、請求項１記載のマル
チギャップカラー液晶表示装置において、各画素におけ
る蓄積容量を変化させる手段として、前記Ｒ、Ｇ、Ｂの
各画素における蓄積容量電極の面積もしくは蓄積容量電
極間の絶縁膜の膜厚もしくは蓄積容量電極間の絶縁材料
の比誘電率を変化させることを特徴とする。
【００１５】これらの発明は、請求項１記載の発明にお
いて、Ｒ、Ｇ、Ｂ各画素における蓄積容量が、ＣstR＞
ＣstG＞ＣstBの関係を満たすように、各画素を設計する
具体的な手法である。請求項２記載の発明は、Ｒ、Ｇ、
Ｂ各画素における蓄積容量電極の面積がＳstR＞ＳstG＞
ＳstBの関係を満たすように各画素を設計する。また、
請求項３記載の発明は、各画素における蓄積容量電極の
絶縁膜の膜厚がｄstR＜ｄstG＜ｄstBの関係を満たすよ
うに絶縁膜を設計する。また、請求項４記載の発明は、
各画素における蓄積容量電極の絶縁膜材料の比誘電率が
εstR＞εstG＞εstBの関係を満たすように設計する。
これらの手段により、Ｃgd／（Ｃlc＋Ｃs t＋Ｃgd）の値
が一定となるため、ゲート信号の突き抜けによるドレイ
ン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画素において均一の
値にすることができる。したがって、対向電極電圧の調
整を各画素に対して均一に行うことが可能となり、フリ
ッカーを抑えることができる。
いて、Ｒ、Ｇ、Ｂ各画素における蓄積容量が、ＣstR＞
ＣstG＞ＣstBの関係を満たすように、各画素を設計する
具体的な手法である。請求項２記載の発明は、Ｒ、Ｇ、
Ｂ各画素における蓄積容量電極の面積がＳstR＞ＳstG＞
ＳstBの関係を満たすように各画素を設計する。また、
請求項３記載の発明は、各画素における蓄積容量電極の
絶縁膜の膜厚がｄstR＜ｄstG＜ｄstBの関係を満たすよ
うに絶縁膜を設計する。また、請求項４記載の発明は、
各画素における蓄積容量電極の絶縁膜材料の比誘電率が
εstR＞εstG＞εstBの関係を満たすように設計する。
これらの手段により、Ｃgd／（Ｃlc＋Ｃs t＋Ｃgd）の値
が一定となるため、ゲート信号の突き抜けによるドレイ
ン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画素において均一の
値にすることができる。したがって、対向電極電圧の調
整を各画素に対して均一に行うことが可能となり、フリ
ッカーを抑えることができる。
【００１６】本発明の請求項５記載のマルチギャップカ
ラー液晶表示装置は、対向する二枚の基板間に液晶層を
挟持し、その第一の基板の対向内面上には、少なくとも
ゲート線とソース線によりマトリクス状に構成された画
素と、各画素に配置されたＴＦＴを有し、画素の面積は
それぞれ概略等しく、前記第二の基板の対向内面には前
記第一の基板上に構成される画素に各々対応してＲ、
Ｇ、Ｂのカラーフィルタを有し、これらＲ、Ｇ、Ｂのカ
ラーフィルタに対応する液晶層の厚みをそれぞれｄR、
ｄG、ｄBとするとき、ｄR＞ｄG＞ｄBの関係を有するマ
ルチギャップカラー液晶表示装置において、蓄積容量、
ＴＦＴ部のゲート・ドレイン間寄生容量、画素電極と共
通電極間の電極容量である液晶容量をそれぞれＣst、Ｃ
gd、ＣlcとするときのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値
が概略一定となるように、Ｒ、Ｇ、Ｂの各画素における
ＴＦＴ部のゲート・ドレイン間寄生容量をＣgdR、
ＣgdG、Ｃgd Bとするとき、ＣgdR＜ＣgdG＜ＣgdBの関係
を満たすことを特徴とする。
ラー液晶表示装置は、対向する二枚の基板間に液晶層を
挟持し、その第一の基板の対向内面上には、少なくとも
ゲート線とソース線によりマトリクス状に構成された画
素と、各画素に配置されたＴＦＴを有し、画素の面積は
それぞれ概略等しく、前記第二の基板の対向内面には前
記第一の基板上に構成される画素に各々対応してＲ、
Ｇ、Ｂのカラーフィルタを有し、これらＲ、Ｇ、Ｂのカ
ラーフィルタに対応する液晶層の厚みをそれぞれｄR、
ｄG、ｄBとするとき、ｄR＞ｄG＞ｄBの関係を有するマ
ルチギャップカラー液晶表示装置において、蓄積容量、
ＴＦＴ部のゲート・ドレイン間寄生容量、画素電極と共
通電極間の電極容量である液晶容量をそれぞれＣst、Ｃ
gd、ＣlcとするときのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値
が概略一定となるように、Ｒ、Ｇ、Ｂの各画素における
ＴＦＴ部のゲート・ドレイン間寄生容量をＣgdR、
ＣgdG、Ｃgd Bとするとき、ＣgdR＜ＣgdG＜ＣgdBの関係
を満たすことを特徴とする。
【００１７】この発明によれば、Ｒ、Ｇ、Ｂ各画素にお
けるＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定値になるよ
うに、各画素におけるＴＦＴ部のゲート・ドレイン寄生
容量ＣgdR、ＣgdG、ＣgdBが、ＣgdR＜ＣgdG＜ＣgdBの関
係を満たすことにより、ゲート信号の突き抜けによるド
レイン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画素において均
一の値にすることができる。つまり、ゲート・ドレイン
間寄生容量を変化させ、Ｒ、Ｇ、Ｂの各画素においてＣ
gd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設
定することにより、Ｒ、Ｇ、Ｂの各画素に対するセルギ
ャップがｄR＞ｄG＞ｄBとなることに起因する液晶層の
容量の差を補償する。これにより、ゲート信号の突き抜
けによる電圧降下分であるΔＶを各画素において同一値
だけ降下させることが可能になり、その結果、対向電極
電圧の調整を各画素に対して均一に行うことが可能とな
り、フリッカーを抑えることができる。
けるＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定値になるよ
うに、各画素におけるＴＦＴ部のゲート・ドレイン寄生
容量ＣgdR、ＣgdG、ＣgdBが、ＣgdR＜ＣgdG＜ＣgdBの関
係を満たすことにより、ゲート信号の突き抜けによるド
レイン電圧降下分ΔＶをＲ、Ｇ、Ｂの各画素において均
一の値にすることができる。つまり、ゲート・ドレイン
間寄生容量を変化させ、Ｒ、Ｇ、Ｂの各画素においてＣ
gd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設
定することにより、Ｒ、Ｇ、Ｂの各画素に対するセルギ
ャップがｄR＞ｄG＞ｄBとなることに起因する液晶層の
容量の差を補償する。これにより、ゲート信号の突き抜
けによる電圧降下分であるΔＶを各画素において同一値
だけ降下させることが可能になり、その結果、対向電極
電圧の調整を各画素に対して均一に行うことが可能とな
り、フリッカーを抑えることができる。
【００１８】本発明の請求項６乃至請求項８記載のマル
チギャップカラー液晶表示装置は、請求項５記載のマル
チギャップカラー液晶表示装置において、ゲート・ドレ
イン間寄生容量を変化させる手段として、前記Ｒ、Ｇ、
Ｂの各画素におけるＴＦＴ部のゲート・ドレイン間の寄
生容量に寄与する面積もしくはゲート・ドレイン間の寄
生容量に寄与する絶縁膜の膜厚もしくはゲート・ドレイ
ン間の寄生容量に寄与する絶縁材料の比誘電率を変化さ
せることを特徴とする。
チギャップカラー液晶表示装置は、請求項５記載のマル
チギャップカラー液晶表示装置において、ゲート・ドレ
イン間寄生容量を変化させる手段として、前記Ｒ、Ｇ、
Ｂの各画素におけるＴＦＴ部のゲート・ドレイン間の寄
生容量に寄与する面積もしくはゲート・ドレイン間の寄
生容量に寄与する絶縁膜の膜厚もしくはゲート・ドレイ
ン間の寄生容量に寄与する絶縁材料の比誘電率を変化さ
せることを特徴とする。
【００１９】この発明は、請求項５記載の発明におい
て、Ｒ、Ｇ、Ｂ各画素におけるＴＦＴ部のゲート・ドレ
イン間の寄生容量が、ＣgdR＞ＣgdG＞ＣgdBの関係を満
たすように、各画素におけるＴＦＴ部を設計する具体的
な手法である。請求項６記載の発明は、各画素における
ＴＦＴ部のゲート・ドレイン間の寄生容量に寄与する面
積がＳgdR＞ＳgdG＞ＳgdBの関係を満たすようにＴＦＴ
部を設計する。また、請求項７記載の発明は、各画素に
おけるＴＦＴ部のゲート・ドレイン間寄生容量に寄与す
る絶縁膜の膜厚がｄgdR＜ｄgdG＜ｄgdBの関係を満たす
ように絶縁膜を設計する。また、請求項８記載の発明
は、各画素におけるＴＦＴ部のゲート・ドレイン間寄生
容量に寄与する絶縁膜材料の比誘電率がεgdR＞εgdG＞
εgdBの関係を満たすように絶縁膜を設計する。これら
の手段により、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定
となるため、ゲート信号の突き抜けによるドレイン電圧
降下分ΔＶをＲ、Ｇ、Ｂの各画素において均一の値にす
ることができる。したがって、対向電極電圧の調整を各
画素に対して均一に行うことが可能となり、フリッカー
を抑えることができる。
て、Ｒ、Ｇ、Ｂ各画素におけるＴＦＴ部のゲート・ドレ
イン間の寄生容量が、ＣgdR＞ＣgdG＞ＣgdBの関係を満
たすように、各画素におけるＴＦＴ部を設計する具体的
な手法である。請求項６記載の発明は、各画素における
ＴＦＴ部のゲート・ドレイン間の寄生容量に寄与する面
積がＳgdR＞ＳgdG＞ＳgdBの関係を満たすようにＴＦＴ
部を設計する。また、請求項７記載の発明は、各画素に
おけるＴＦＴ部のゲート・ドレイン間寄生容量に寄与す
る絶縁膜の膜厚がｄgdR＜ｄgdG＜ｄgdBの関係を満たす
ように絶縁膜を設計する。また、請求項８記載の発明
は、各画素におけるＴＦＴ部のゲート・ドレイン間寄生
容量に寄与する絶縁膜材料の比誘電率がεgdR＞εgdG＞
εgdBの関係を満たすように絶縁膜を設計する。これら
の手段により、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が一定
となるため、ゲート信号の突き抜けによるドレイン電圧
降下分ΔＶをＲ、Ｇ、Ｂの各画素において均一の値にす
ることができる。したがって、対向電極電圧の調整を各
画素に対して均一に行うことが可能となり、フリッカー
を抑えることができる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本実施の形態の
マルチギャップカラー液晶表示装置の概略構成を示す断
面図である。対向する透明基板３ａ、３ｂ間に液晶層１
を挟持し、透明基板３ａの対向内面には透明基板３ｂ上
に構成される画素に各々対応してＲ、Ｇ、Ｂのカラーフ
ィルタ７ａ、７ｂ、７ｃ及び蓄積容量１０を有し、各カ
ラーフィルタ間にはブラックマトリクス８を有し、カラ
ーフィルタ７ａ、７ｂ、７ｃの対向内面に透明導電膜４
が設けられ、透明導電膜４の対向内面には配向膜５が設
けられている。カラーフィルタ７ａ、７ｂ、７ｃと対向
する透明基板３ｂの対向内面上には少なくともマトリク
ス状に配置されたソース９ａ、ゲート９ｂ、及びドレイ
ン９ｃからなるＴＦＴを有し、その対向内面には配向膜
６を有する。ＴＦＴのゲート９ｂ、ドレイン９ｃ間にお
いては、寄生容量に寄与する部分９ｄを有する。
図面を参照しながら説明する。図１は、本実施の形態の
マルチギャップカラー液晶表示装置の概略構成を示す断
面図である。対向する透明基板３ａ、３ｂ間に液晶層１
を挟持し、透明基板３ａの対向内面には透明基板３ｂ上
に構成される画素に各々対応してＲ、Ｇ、Ｂのカラーフ
ィルタ７ａ、７ｂ、７ｃ及び蓄積容量１０を有し、各カ
ラーフィルタ間にはブラックマトリクス８を有し、カラ
ーフィルタ７ａ、７ｂ、７ｃの対向内面に透明導電膜４
が設けられ、透明導電膜４の対向内面には配向膜５が設
けられている。カラーフィルタ７ａ、７ｂ、７ｃと対向
する透明基板３ｂの対向内面上には少なくともマトリク
ス状に配置されたソース９ａ、ゲート９ｂ、及びドレイ
ン９ｃからなるＴＦＴを有し、その対向内面には配向膜
６を有する。ＴＦＴのゲート９ｂ、ドレイン９ｃ間にお
いては、寄生容量に寄与する部分９ｄを有する。
【００２１】マトリクス状に配置された各画素におい
て、前記Ｒ、Ｇ、Ｂのカラーフィルタ７ａ、７ｂ、７ｃ
に対応する液晶層の厚みをそれぞれ、ｄR、ｄG、ｄBと
するとき、ｄR＞ｄG＞ｄBの関係を有する。蓄積容量１
０をＣst、液晶層１に蓄積される画素電極と対向電極間
の容量（液晶容量）をＣlc、ＴＦＴのゲート９ｂ部とド
レイン９ｃ部の間の絶縁層に蓄積される容量をＣgdとす
る。また、マトリクス状に配置された各画素における液
晶層１を制御する信号のうち、ゲート信号が（Ｖ gt−Ｖ
gl）の振幅をとるとき、前述のゲート信号の立下りによ
るソース信号波形の変化分ΔＶは、前述の通り、式３で
表される。
て、前記Ｒ、Ｇ、Ｂのカラーフィルタ７ａ、７ｂ、７ｃ
に対応する液晶層の厚みをそれぞれ、ｄR、ｄG、ｄBと
するとき、ｄR＞ｄG＞ｄBの関係を有する。蓄積容量１
０をＣst、液晶層１に蓄積される画素電極と対向電極間
の容量（液晶容量）をＣlc、ＴＦＴのゲート９ｂ部とド
レイン９ｃ部の間の絶縁層に蓄積される容量をＣgdとす
る。また、マトリクス状に配置された各画素における液
晶層１を制御する信号のうち、ゲート信号が（Ｖ gt−Ｖ
gl）の振幅をとるとき、前述のゲート信号の立下りによ
るソース信号波形の変化分ΔＶは、前述の通り、式３で
表される。
【００２２】（第１の実施の形態）ここで、図２に示す
Ｒ、Ｇ、Ｂ各画素における蓄積容量１０をＣstR、
ＣstG、ＣstBとするとき、ＣstR＞ＣstG＞ＣstBの関係
を満たすことで、式３記載のΔＶをＲ、Ｇ、Ｂの各画素
において均一の値にすることができる。つまり、Ｃst＋
Ｃ lcの値が一定となるようＣstを調整することにより、
各画素におけるＣlcの差を補い、Ｃgd／（Ｃlc＋Ｃst＋
Ｃgd）の値を各画素において一定値にする。
Ｒ、Ｇ、Ｂ各画素における蓄積容量１０をＣstR、
ＣstG、ＣstBとするとき、ＣstR＞ＣstG＞ＣstBの関係
を満たすことで、式３記載のΔＶをＲ、Ｇ、Ｂの各画素
において均一の値にすることができる。つまり、Ｃst＋
Ｃ lcの値が一定となるようＣstを調整することにより、
各画素におけるＣlcの差を補い、Ｃgd／（Ｃlc＋Ｃst＋
Ｃgd）の値を各画素において一定値にする。
【００２３】
【式５】
【００２４】具体的には、Ｃstが式５のように表される
ことから、各画素における蓄積容量１０の表面積Ｓst、
絶縁膜の膜厚ｄst、絶縁膜の比誘電率εstを以下のよう
に設計する。なお、これらを具体的に示したものが、以
下の３つの形態であり、蓄積容量１０の表面積Ｓst、も
しくは蓄積容量絶縁膜の膜厚ｄst、もしくは蓄積絶縁膜
材料の比誘電率εstを変化させ、ＣstR＞ＣstG＞ＣstB
の関係を満たすことで、Ｒ、Ｇ、Ｂの各画素においてＣ
lc＋Ｃstの値が概略一定となるよう設定する。
ことから、各画素における蓄積容量１０の表面積Ｓst、
絶縁膜の膜厚ｄst、絶縁膜の比誘電率εstを以下のよう
に設計する。なお、これらを具体的に示したものが、以
下の３つの形態であり、蓄積容量１０の表面積Ｓst、も
しくは蓄積容量絶縁膜の膜厚ｄst、もしくは蓄積絶縁膜
材料の比誘電率εstを変化させ、ＣstR＞ＣstG＞ＣstB
の関係を満たすことで、Ｒ、Ｇ、Ｂの各画素においてＣ
lc＋Ｃstの値が概略一定となるよう設定する。
【００２５】まず、蓄積容量の面積を変化させる方法に
ついて説明する。図2は本実施の形態のマルチギャップ
カラー液晶表示装置の画素構成を示す図である。図2に
示すように、Ｒ、Ｇ、Ｂの各画素の周辺にゲート線１１
とソース線１２を有し、ソース９ａ、ゲート９ｂ、ドレ
イン９ｃを有する画素内ＴＦＴを駆動して液晶１を制御
する。Ｒ、Ｇ、Ｂの各画素における蓄積容量１０の表面
積をそれぞれＳstR、ＳstG、ＳstBとするとき、以下に
説明する方法にしたがって、ＳstR＞ＳstG＞Ｓ stBの関
係を満たすことにより、ＣstR＞ＣstG＞ＣstBとなる蓄
積容量１０を持たせる。本実施の形態においては、Ｒの
画素中の蓄積容量表面積ＳstRに対してＧ、Ｂの画素中
の蓄積容量表面積ＳstG、ＳstBを調整した例を示すが、
ＳstG、Ｓs tBを基準にする考え方も同様に可能である。
Ｇ、Ｂの各画素における蓄積容量の表面積を、ＳstRを
基準とし、式６のように定める。
ついて説明する。図2は本実施の形態のマルチギャップ
カラー液晶表示装置の画素構成を示す図である。図2に
示すように、Ｒ、Ｇ、Ｂの各画素の周辺にゲート線１１
とソース線１２を有し、ソース９ａ、ゲート９ｂ、ドレ
イン９ｃを有する画素内ＴＦＴを駆動して液晶１を制御
する。Ｒ、Ｇ、Ｂの各画素における蓄積容量１０の表面
積をそれぞれＳstR、ＳstG、ＳstBとするとき、以下に
説明する方法にしたがって、ＳstR＞ＳstG＞Ｓ stBの関
係を満たすことにより、ＣstR＞ＣstG＞ＣstBとなる蓄
積容量１０を持たせる。本実施の形態においては、Ｒの
画素中の蓄積容量表面積ＳstRに対してＧ、Ｂの画素中
の蓄積容量表面積ＳstG、ＳstBを調整した例を示すが、
ＳstG、Ｓs tBを基準にする考え方も同様に可能である。
Ｇ、Ｂの各画素における蓄積容量の表面積を、ＳstRを
基準とし、式６のように定める。
【００２６】
【式６】
【００２７】ただし、ｄst及びεstはそれぞれ蓄積容量
１０を構成する材料の膜厚及び比誘電率、εlcは液晶層
の比誘電率、Ｓpixelは画素の面積である。式６によ
り、蓄積容量１０の面積は、ＳstR＞ＳstG＞ＳstBの関
係を満たすため、Ｒ、Ｇ、Ｂの各画素においてＣlc＋Ｃ
stの値が概略一定となり、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）
の値が各画素において一定となる。
１０を構成する材料の膜厚及び比誘電率、εlcは液晶層
の比誘電率、Ｓpixelは画素の面積である。式６によ
り、蓄積容量１０の面積は、ＳstR＞ＳstG＞ＳstBの関
係を満たすため、Ｒ、Ｇ、Ｂの各画素においてＣlc＋Ｃ
stの値が概略一定となり、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）
の値が各画素において一定となる。
【００２８】次に、蓄積容量の絶縁膜膜厚を変化させる
方法について説明する。図３は、本実施の形態のマルチ
ギャップカラー液晶表示装置の蓄積容量１０を示す断面
図である（図２中ａ−ｂの断面）。蓄積容量１０は、各
画素電極に関係付けて設けられる。本実施の形態の蓄積
容量１０は、図３に示すように、二枚の透明基板３ａ，
３ｂの片方の基板の対向内面に設けられており、２枚の
蓄積容量電極１７ａ、１７ｃ、及び、それらの間に挟持
された蓄積容量電極間の絶縁膜１７ｂにより構成され
る。このとき、Ｒ、Ｇ、Ｂの各画素における蓄積容量各
々の絶縁膜１７ｂの膜厚をｄstR、ｄstG、ｄstBとする
とき、ｄstR＜ｄstG＜ｄstBの関係を満たすことによ
り、ＣstR＞ＣstG＞ＣstBとなる蓄積容量１０を持たせ
る。本実施の形態においては、Ｒの蓄積容量１０の絶縁
膜膜厚ｄstRを基準として、Ｇ、Ｂの蓄積容量１０の絶
縁膜膜厚ｄstG、ｄstBを調整した例を示すが、ｄstG、
ｄstBを基準にする考え方も同様に可能である。Ｇ、Ｂ
の各蓄積容量絶縁膜１７ｂの膜厚ｄ stRを基準とし、式
７のように定める。
方法について説明する。図３は、本実施の形態のマルチ
ギャップカラー液晶表示装置の蓄積容量１０を示す断面
図である（図２中ａ−ｂの断面）。蓄積容量１０は、各
画素電極に関係付けて設けられる。本実施の形態の蓄積
容量１０は、図３に示すように、二枚の透明基板３ａ，
３ｂの片方の基板の対向内面に設けられており、２枚の
蓄積容量電極１７ａ、１７ｃ、及び、それらの間に挟持
された蓄積容量電極間の絶縁膜１７ｂにより構成され
る。このとき、Ｒ、Ｇ、Ｂの各画素における蓄積容量各
々の絶縁膜１７ｂの膜厚をｄstR、ｄstG、ｄstBとする
とき、ｄstR＜ｄstG＜ｄstBの関係を満たすことによ
り、ＣstR＞ＣstG＞ＣstBとなる蓄積容量１０を持たせ
る。本実施の形態においては、Ｒの蓄積容量１０の絶縁
膜膜厚ｄstRを基準として、Ｇ、Ｂの蓄積容量１０の絶
縁膜膜厚ｄstG、ｄstBを調整した例を示すが、ｄstG、
ｄstBを基準にする考え方も同様に可能である。Ｇ、Ｂ
の各蓄積容量絶縁膜１７ｂの膜厚ｄ stRを基準とし、式
７のように定める。
【００２９】
【式７】
【００３０】式７により、蓄積容量の絶縁膜１７ｂの膜
厚は、ｄstR＜ｄstG＜ｄstBの関係を満たすので、Ｒ、
Ｇ、Ｂの各画素においてＣlc＋Ｃstの値が概略一定とな
り、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が各画素において
一定となる。
厚は、ｄstR＜ｄstG＜ｄstBの関係を満たすので、Ｒ、
Ｇ、Ｂの各画素においてＣlc＋Ｃstの値が概略一定とな
り、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が各画素において
一定となる。
【００３１】次に、蓄積容量の絶縁膜１７ｂの比誘電率
を変化させる方法を説明する。Ｒ、Ｇ、Ｂの各画素にお
ける蓄積容量１０各々の絶縁膜材料の比誘電率を
εstR、εs tG、εstBとするとき、εstR＞εstG＞εstB
の関係を満たすことにより、ＣstR＞ＣstG＞ＣstBとな
る蓄積容量１０を持たせる。本実施の形態においては、
Ｒの蓄積容量の絶縁膜１７ｂの比誘電率εstRを基準と
して、Ｇ、Ｂの各蓄積容量の絶縁膜１７ｂの比誘電率ε
stG、εstBを調整した例を示すが、εstG、もしくはε
stBを基準にする考え方も同様に可能である。Ｇ、Ｂの
各蓄積容量の絶縁膜１７ｂの比誘電率を、εstRを基準
とし、式８のように定める。
を変化させる方法を説明する。Ｒ、Ｇ、Ｂの各画素にお
ける蓄積容量１０各々の絶縁膜材料の比誘電率を
εstR、εs tG、εstBとするとき、εstR＞εstG＞εstB
の関係を満たすことにより、ＣstR＞ＣstG＞ＣstBとな
る蓄積容量１０を持たせる。本実施の形態においては、
Ｒの蓄積容量の絶縁膜１７ｂの比誘電率εstRを基準と
して、Ｇ、Ｂの各蓄積容量の絶縁膜１７ｂの比誘電率ε
stG、εstBを調整した例を示すが、εstG、もしくはε
stBを基準にする考え方も同様に可能である。Ｇ、Ｂの
各蓄積容量の絶縁膜１７ｂの比誘電率を、εstRを基準
とし、式８のように定める。
【００３２】
【式８】
【００３３】式８により、蓄積容量の絶縁膜１７ｂの比
誘電率が、εstR＞εstG＞εstBの関係を満たすため、
Ｒ、Ｇ、Ｂの各画素においてＣlc＋Ｃstの値が概略一定
となり、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が各画素にお
いて一定となる。
誘電率が、εstR＞εstG＞εstBの関係を満たすため、
Ｒ、Ｇ、Ｂの各画素においてＣlc＋Ｃstの値が概略一定
となり、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が各画素にお
いて一定となる。
【００３４】（第２の実施の形態）本実施の形態による
と、図４に示すように、Ｒ、Ｇ、Ｂ各画素におけるＴＦ
Ｔ部のゲート・ドレイン間寄生容量９ｄをＣgdR、
ＣgdG、ＣgdBとするとき、ＣgdR＜ＣgdG＜ＣgdBの関係
を満たすことにより、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値
を各画素において一定値にできるため、式３記載のΔＶ
をＲ、Ｇ、Ｂの各画素において均一の値にすることがで
きる。
と、図４に示すように、Ｒ、Ｇ、Ｂ各画素におけるＴＦ
Ｔ部のゲート・ドレイン間寄生容量９ｄをＣgdR、
ＣgdG、ＣgdBとするとき、ＣgdR＜ＣgdG＜ＣgdBの関係
を満たすことにより、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値
を各画素において一定値にできるため、式３記載のΔＶ
をＲ、Ｇ、Ｂの各画素において均一の値にすることがで
きる。
【００３５】具体的には、Ｃgdが、式９のように表され
ることから、各画素におけるゲート・ドレイン間寄生容
量９ｄに寄与する面積Ｓgd、もしくはゲート・ドレイン
間の絶縁膜の膜厚ｄgd、もしくはゲート・ドレイン間の
絶縁膜の比誘電率εgdを変化させ、ＣgdR＜ＣgdG＜Ｃ
gdBの関係を満たすことで、Ｒ、Ｇ、Ｂの各画素におい
て、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となる
よう設定する。
ることから、各画素におけるゲート・ドレイン間寄生容
量９ｄに寄与する面積Ｓgd、もしくはゲート・ドレイン
間の絶縁膜の膜厚ｄgd、もしくはゲート・ドレイン間の
絶縁膜の比誘電率εgdを変化させ、ＣgdR＜ＣgdG＜Ｃ
gdBの関係を満たすことで、Ｒ、Ｇ、Ｂの各画素におい
て、Ｃgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となる
よう設定する。
【００３６】
【式９】
【００３７】まず、各画素におけるゲート・ドレイン間
寄生容量９ｄに寄与する面積Ｓgdを変化させる方法を説
明する。図４は、本実施の形態のマルチギャップカラー
液晶表示装置の画素構成を示す図である。Ｒ、Ｇ、Ｂの
各画素は、ゲート線１１とソース線１２を有し、ソース
９ａ、ゲート９ｂ、ドレイン９ｃを有する画素内ＴＦＴ
を駆動して液晶１を制御する。Ｒ、Ｇ、Ｂの各画素にお
けるゲート９ｂとドレイン９ｃの重なり合う部分の面積
をＳgdR、ＳgdG、ＳgdBとするとき、以下に説明する方
法にしたがって、ＳgdR＜ＳgdG＜ＳgdBの関係を満たす
ことにより、Ｃg dR＜ＣgdG＜ＣgdBとなる寄生容量を持
たせる。本実施の形態においては、Ｒの画素中の寄生容
量表面積ＳgdRに対してＧ、Ｂの画素中寄生容量表面積
ＳgdG、Ｓgd Bを調整した例を示すが、ＳgdG、もしくは
ＳgdBを基準にする考え方も同様に可能である。Ｇ、Ｂ
の各寄生容量表面積を、ＳgdRを基準とし、式１０のよ
うに定める。
寄生容量９ｄに寄与する面積Ｓgdを変化させる方法を説
明する。図４は、本実施の形態のマルチギャップカラー
液晶表示装置の画素構成を示す図である。Ｒ、Ｇ、Ｂの
各画素は、ゲート線１１とソース線１２を有し、ソース
９ａ、ゲート９ｂ、ドレイン９ｃを有する画素内ＴＦＴ
を駆動して液晶１を制御する。Ｒ、Ｇ、Ｂの各画素にお
けるゲート９ｂとドレイン９ｃの重なり合う部分の面積
をＳgdR、ＳgdG、ＳgdBとするとき、以下に説明する方
法にしたがって、ＳgdR＜ＳgdG＜ＳgdBの関係を満たす
ことにより、Ｃg dR＜ＣgdG＜ＣgdBとなる寄生容量を持
たせる。本実施の形態においては、Ｒの画素中の寄生容
量表面積ＳgdRに対してＧ、Ｂの画素中寄生容量表面積
ＳgdG、Ｓgd Bを調整した例を示すが、ＳgdG、もしくは
ＳgdBを基準にする考え方も同様に可能である。Ｇ、Ｂ
の各寄生容量表面積を、ＳgdRを基準とし、式１０のよ
うに定める。
【００３８】
【式１０】
【００３９】式１０で示すように、ＳgdR＜ＳgdG＜Ｓ
gdBの関係を満たすことにより、Ｒ、Ｇ、Ｂの各画素に
おいてＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定とな
る。
gdBの関係を満たすことにより、Ｒ、Ｇ、Ｂの各画素に
おいてＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定とな
る。
【００４０】図５は、本実施の形態のマルチギャップカ
ラー液晶表示装置のゲート・ドレイン間寄生容量９ｄを
示す断面図である(図２中ｃ−ｄの断面)。図５に示すよ
うに、Ｒ、Ｇ、Ｂの各画素ゲート・ドレイン間寄生容量
９ｄは、画素内ＴＦＴのゲート９ｂとドレイン９ｃに挟
持されたゲート絶縁膜部分に寄生する。このようにマル
チギャップカラー液晶表示装置においてＲ、Ｇ、Ｂ各画
素におけるＴＦＴ部のゲート・ドレイン間の寄生容量９
ｄをＣgdR、ＣgdG、ＣgdBとし各々の絶縁膜の膜厚をｄ
gdR、ｄgdG、ｄgdBとするとき、ｄgdR＞ｄgdG＞ｄgdBの
関係を満たすことにより、ＣgdR＜ＣgdG＜ＣgdBとなる
寄生容量を持たせる。
ラー液晶表示装置のゲート・ドレイン間寄生容量９ｄを
示す断面図である(図２中ｃ−ｄの断面)。図５に示すよ
うに、Ｒ、Ｇ、Ｂの各画素ゲート・ドレイン間寄生容量
９ｄは、画素内ＴＦＴのゲート９ｂとドレイン９ｃに挟
持されたゲート絶縁膜部分に寄生する。このようにマル
チギャップカラー液晶表示装置においてＲ、Ｇ、Ｂ各画
素におけるＴＦＴ部のゲート・ドレイン間の寄生容量９
ｄをＣgdR、ＣgdG、ＣgdBとし各々の絶縁膜の膜厚をｄ
gdR、ｄgdG、ｄgdBとするとき、ｄgdR＞ｄgdG＞ｄgdBの
関係を満たすことにより、ＣgdR＜ＣgdG＜ＣgdBとなる
寄生容量を持たせる。
【００４１】各画素におけるゲート９ｂとドレイン９ｃ
の重なり合う部分の絶縁膜の膜厚ｄ gdを式１１のように
設定する。本実施の形態においては、Ｒの画素中の寄生
容量絶縁膜の膜厚ｄgdに対して、Ｇ、Ｂの画素中寄生容
量絶縁膜の膜厚ｄgdG、ｄgdBを調整した例を示すが、ｄ
gdG、もしくはｄgdBを基準にする考え方も同様に可能で
ある。
の重なり合う部分の絶縁膜の膜厚ｄ gdを式１１のように
設定する。本実施の形態においては、Ｒの画素中の寄生
容量絶縁膜の膜厚ｄgdに対して、Ｇ、Ｂの画素中寄生容
量絶縁膜の膜厚ｄgdG、ｄgdBを調整した例を示すが、ｄ
gdG、もしくはｄgdBを基準にする考え方も同様に可能で
ある。
【００４２】
【式１１】
【００４３】式１１により、ゲート・ドレイン間寄生容
量９ｄの絶縁膜膜厚ｄgdは、ｄgdR＞ｄgdG＞ｄgdBの関
係を満たすので、Ｒ、Ｇ、Ｂの各画素においてＣgd／
（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設定で
きる。
量９ｄの絶縁膜膜厚ｄgdは、ｄgdR＞ｄgdG＞ｄgdBの関
係を満たすので、Ｒ、Ｇ、Ｂの各画素においてＣgd／
（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設定で
きる。
【００４４】次に、ゲート・ドレイン間寄生容量９ｄの
比誘電率を変化させる方法を説明する。Ｒ、Ｇ、Ｂ各画
素におけるＴＦＴ部のゲート・ドレイン間の寄生容量９
ｄをＣgdR、ＣgdG、ＣgdBとし、各々の絶縁膜材料の比
誘電率をεgdR、εgdG、εgdBとするとき、εgdR＜ε
gdG＜εgdBの関係を満たすことにより、ＣgdR＜ＣgdG＜
ＣgdBとなるゲート・ドレイン寄生容量９ｄを持たせ
る。本実施の形態においては、Ｒの画素における寄生容
量絶縁膜材料の比誘電率εgdに対してＧ、Ｂの画素中の
寄生容量絶縁膜材料の比誘電率εgdG、εgdBを調整した
例を示すが、εgdG、もしくはεgdBを基準にする考え方
も同様に可能である。
比誘電率を変化させる方法を説明する。Ｒ、Ｇ、Ｂ各画
素におけるＴＦＴ部のゲート・ドレイン間の寄生容量９
ｄをＣgdR、ＣgdG、ＣgdBとし、各々の絶縁膜材料の比
誘電率をεgdR、εgdG、εgdBとするとき、εgdR＜ε
gdG＜εgdBの関係を満たすことにより、ＣgdR＜ＣgdG＜
ＣgdBとなるゲート・ドレイン寄生容量９ｄを持たせ
る。本実施の形態においては、Ｒの画素における寄生容
量絶縁膜材料の比誘電率εgdに対してＧ、Ｂの画素中の
寄生容量絶縁膜材料の比誘電率εgdG、εgdBを調整した
例を示すが、εgdG、もしくはεgdBを基準にする考え方
も同様に可能である。
【００４５】
【式１２】
【００４６】式１２により、ゲート・ドレイン間寄生容
量９ｄの絶縁膜の比誘電率εgdがε gdR＜εgdG＜εgdB
の関係を満たすため、Ｒ、Ｇ、Ｂの各画素においてＣgd
／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設定
できる。
量９ｄの絶縁膜の比誘電率εgdがε gdR＜εgdG＜εgdB
の関係を満たすため、Ｒ、Ｇ、Ｂの各画素においてＣgd
／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定となるよう設定
できる。
【００４７】以上、各画素における蓄積容量１３、およ
びゲート・ドレイン間寄生容量９ｄの面積、絶縁膜の膜
厚、および絶縁膜の比誘電率をそれぞれ独立させて変化
させる実施形態を述べたが、本発明はこれに限らず、こ
れらの変化の組み合わせによる容量の操作を行い、フリ
ッカー問題を解決することも可能である。また、本発明
の思想はマルチギャップカラー液晶表示装置の全般に応
用できるものであり、その応用範囲は透過型、反射型、
半透過型の区分を問わない。また、駆動の方式もＴＦＴ
による駆動だけでなく、単純なマトリクス駆動のもの、
一方の基板にＭＯＳＦＥＴやＭＩＭなどの非線形素子が
組み込まれている場合にも適用可能である。また、ノー
マリーブラック方式、ノーマリーホワイト方式の区分も
問わない。
びゲート・ドレイン間寄生容量９ｄの面積、絶縁膜の膜
厚、および絶縁膜の比誘電率をそれぞれ独立させて変化
させる実施形態を述べたが、本発明はこれに限らず、こ
れらの変化の組み合わせによる容量の操作を行い、フリ
ッカー問題を解決することも可能である。また、本発明
の思想はマルチギャップカラー液晶表示装置の全般に応
用できるものであり、その応用範囲は透過型、反射型、
半透過型の区分を問わない。また、駆動の方式もＴＦＴ
による駆動だけでなく、単純なマトリクス駆動のもの、
一方の基板にＭＯＳＦＥＴやＭＩＭなどの非線形素子が
組み込まれている場合にも適用可能である。また、ノー
マリーブラック方式、ノーマリーホワイト方式の区分も
問わない。
【００４８】
【発明の効果】本発明のマルチギャップカラー液晶表示
装置は、Ｒ、Ｇ、Ｂ各画素に設置されている蓄積容量、
もしくは画素内ＴＦＴのゲート・ドレイン寄生容量を構
成する面積、もしくは絶縁膜の膜厚、もしくは絶縁膜の
比誘電率をＲ、Ｇ、Ｂの各セルギャップに対応した値に
設定することにより、画素内ＴＦＴの各ゲートに供給さ
れるゲート信号の突き抜けによる液晶層の電界を、同一
の値だけ降下させることが可能となる。これにより、従
来と同じ手法で対向電極電圧をＶgtとＶglの中間の値に
設定した場合においても、信号波形の振幅が高低対称な
値をとるため、フリッカーによる画像品質劣化が低減で
き、したがって、画像品質の向上が実現できる。
装置は、Ｒ、Ｇ、Ｂ各画素に設置されている蓄積容量、
もしくは画素内ＴＦＴのゲート・ドレイン寄生容量を構
成する面積、もしくは絶縁膜の膜厚、もしくは絶縁膜の
比誘電率をＲ、Ｇ、Ｂの各セルギャップに対応した値に
設定することにより、画素内ＴＦＴの各ゲートに供給さ
れるゲート信号の突き抜けによる液晶層の電界を、同一
の値だけ降下させることが可能となる。これにより、従
来と同じ手法で対向電極電圧をＶgtとＶglの中間の値に
設定した場合においても、信号波形の振幅が高低対称な
値をとるため、フリッカーによる画像品質劣化が低減で
き、したがって、画像品質の向上が実現できる。
【００４９】
【図１】 本発明のマルチギャップカラー液晶表示装置
の構造図
の構造図
【図２】 本発明のマルチギャップカラー液晶表示装置
の画素内蓄積容量の構成を示す図
の画素内蓄積容量の構成を示す図
【図３】 本発明のマルチギャップカラー液晶表示装置
の画素内蓄積容量の構成を示す図
の画素内蓄積容量の構成を示す図
【図４】 本発明のマルチギャップカラー液晶表示装置
の画素内寄生容量の構成を示す図
の画素内寄生容量の構成を示す図
【図５】 本発明のマルチギャップカラー液晶表示装置
の画素内寄生容量の構成を示す図
の画素内寄生容量の構成を示す図
【図６】 ＴＮ液晶表示素子の表示原理を示す図
【図７】 液晶セルの分光透過特性の一例を示す図
【図８】 Ｒ，Ｇ，Ｂカラーフィルタの分光透過特性を
示す図
示す図
【図９】 液晶の複屈折Δｎの波長依存性を示す図
１ 液晶層
２ａ、ｂ 偏光板
３ａ、ｂ 透明基板
４ 透明導電膜
５ 配向膜
６ 配向膜
７ａ、７ｂ、７ｃ カラーフィルタ
８ ブラックマトリクス
９ａ ソース
９ｂ ゲート
９ｃ ドレイン
９ｄ ゲート・ドレイン間寄生容量
１０ 蓄積容量
１１ ゲート線
１２ ソース線
１７ａ 蓄積容量対向電極
１７ｂ 蓄積容量電極間の絶縁膜
１７ｃ 蓄積容量電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６１７Ｔ
６１７Ｓ
(72)発明者 山口 久典
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 宇野 光宏
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 2H048 BB02 BB07 BB44
2H091 FA02Y FD21 GA01 GA03
GA06 GA08 GA13 GA16 JA03
LA15 LA30
2H092 JA24 JA34 JA37 JA41 JB61
KA21 NA01 PA02 PA03 PA08
5F110 AA30 BB01 FF05 NN72 NN73
NN78 QQ01
Claims (8)
- 【請求項１】 対向する二枚の基板間に液晶層を挟持
し、第一の基板の対向内面上には、少なくともゲート線
とソース線によりマトリクス状に構成された画素と、各
画素に配置されたＴＦＴを有し、画素の面積はそれぞれ
概略等しく、第二の基板の対向内面には前記第一の基板
上に構成される画素に各々対応してＲ、Ｇ、Ｂのカラー
フィルタを有し、これらＲ、Ｇ、Ｂのカラーフィルタに
対応する液晶層の厚みをそれぞれ、ｄR、ｄG、ｄBとす
るとき、ｄR＞ｄG＞ｄBの関係を有するマルチギャップ
カラー液晶表示装置において、蓄積容量、ＴＦＴ部のゲ
ート・ドレイン間寄生容量、画素電極と共通電極間の電
極容量である液晶容量をそれぞれＣst、Ｃgd、Ｃlcとす
るときのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略一定と
なるように、Ｒ、Ｇ、Ｂの各画素における蓄積容量をＣ
stR、ＣstG、ＣstBとするとき、ＣstR＞ＣstG＞ＣstBの
関係を満たすことを特徴とするマルチギャップカラー液
晶表示装置。 - 【請求項２】 前記Ｒ、Ｇ、Ｂの各画素における蓄積容
量電極の面積をＳstR、ＳstG、ＳstBとするとき、ＳstR
＞ＳstG＞ＳstBの関係を満たすことを特徴とする請求項
１記載のマルチギャップカラー液晶表示装置。 - 【請求項３】 前記Ｒ、Ｇ、Ｂの各画素における蓄積容
量電極間の絶縁膜の膜厚をｄstR、ｄstG、ｄstBとする
とき、ｄstR＜ｄstG＜ｄstBの関係を満たすことを特徴
とする請求項１記載のマルチギャップカラー液晶表示装
置。 - 【請求項４】 前記Ｒ、Ｇ、Ｂの各画素における蓄積容
量電極間の絶縁膜材料の比誘電率をεstR、εstG、ε
stBとするとき、εstR＞εstG＞εstBの関係を満たすこ
とを特徴とする請求項１記載のマルチギャップカラー液
晶表示装置。 - 【請求項５】 対向する二枚の基板間に液晶層を挟持
し、その第一の基板の対向内面上には、少なくともゲー
ト線とソース線によりマトリクス状に構成された画素
と、各画素に配置されたＴＦＴを有し、画素の面積はそ
れぞれ概略等しく、前記第二の基板の対向内面には前記
第一の基板上に構成される画素に各々対応してＲ、Ｇ、
Ｂのカラーフィルタを有し、これらＲ、Ｇ、Ｂのカラー
フィルタに対応する液晶層の厚みをそれぞれｄR、ｄG、
ｄBとするとき、ｄR＞ｄG＞ｄBの関係を有するマルチギ
ャップカラー液晶表示装置において、蓄積容量、ＴＦＴ
部のゲート・ドレイン間寄生容量、画素電極と共通電極
間の電極容量である液晶容量をそれぞれＣst、Ｃgd、Ｃ
lcとするときのＣgd／（Ｃlc＋Ｃst＋Ｃgd）の値が概略
一定となるように、Ｒ、Ｇ、Ｂの各画素におけるＴＦＴ
部のゲート・ドレイン間寄生容量をＣgdR、ＣgdG、Ｃ
gdBとするとき、ＣgdR＜ＣgdG＜ＣgdBの関係を満たすこ
とを特徴とするマルチギャップマルチギャップカラー液
晶表示装置。 - 【請求項６】 前記Ｒ、Ｇ、Ｂの各画素におけるＴＦＴ
部のゲート・ドレイン間の寄生容量に寄与する面積をＳ
gdR、ＳgdG、ＳgdBとするとき、ＳgdR＜ＳgdG＜ＳgdBの
関係を満たすことを特徴とする請求項５記載のマルチギ
ャップカラー液晶表示装置。 - 【請求項７】 前記Ｒ、Ｇ、Ｂの各画素におけるＴＦＴ
部のゲート・ドレイン間の寄生容量に寄与する絶縁膜の
膜厚をｄgdR、ｄgdG、ｄgdBとするとき、ｄgdR＞ｄgdG
＞ｄgdBの関係を満たすことを特徴とする請求項５記載
のマルチギャップカラー液晶表示装置。 - 【請求項８】 前記Ｒ、Ｇ、Ｂの各画素におけるＴＦＴ
部のゲート・ドレイン間の寄生容量に寄与する絶縁膜材
料の比誘電率をεgdR、εgdG、εgdBとするとき、εgdR
＜εgdG＜εgdBの関係を満たすことを特徴とする請求項
５記載のマルチギャップカラー液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187509A JP2003005213A (ja) | 2001-06-21 | 2001-06-21 | マルチギャップカラー液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187509A JP2003005213A (ja) | 2001-06-21 | 2001-06-21 | マルチギャップカラー液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003005213A true JP2003005213A (ja) | 2003-01-08 |
Family
ID=19026787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001187509A Pending JP2003005213A (ja) | 2001-06-21 | 2001-06-21 | マルチギャップカラー液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003005213A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710616A1 (en) | 2005-04-06 | 2006-10-11 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| JP2007156013A (ja) * | 2005-12-02 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示パネル |
| CN102402043A (zh) * | 2011-11-03 | 2012-04-04 | 深圳市华星光电技术有限公司 | 像素阵列及其制作方法 |
| KR20130061994A (ko) * | 2011-12-02 | 2013-06-12 | 에스케이텔레콤 주식회사 | 펨토셀 기지국 이설 방지 방법 및 이에 적용되는 장치 |
| US20150077687A1 (en) * | 2013-09-13 | 2015-03-19 | Wintek Corporation | Liquid crystal display device |
| US9201263B2 (en) | 2012-04-25 | 2015-12-01 | Samsung Display Co., Ltd. | Liquid crystal display and liquid crystal display panel |
| WO2019042024A1 (zh) * | 2017-08-31 | 2019-03-07 | 京东方科技集团股份有限公司 | 彩膜基板、其制备方法、显示面板及显示装置 |
| JP2023034059A (ja) * | 2021-08-30 | 2023-03-13 | 日本放送協会 | カラー撮像素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611733A (ja) * | 1992-03-11 | 1994-01-21 | Honeywell Inc | マルチギャップカラー液晶表示装置 |
| JPH10133190A (ja) * | 1996-10-29 | 1998-05-22 | Nec Corp | アクティブマトリクス液晶表示装置 |
-
2001
- 2001-06-21 JP JP2001187509A patent/JP2003005213A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611733A (ja) * | 1992-03-11 | 1994-01-21 | Honeywell Inc | マルチギャップカラー液晶表示装置 |
| JPH10133190A (ja) * | 1996-10-29 | 1998-05-22 | Nec Corp | アクティブマトリクス液晶表示装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710616A1 (en) | 2005-04-06 | 2006-10-11 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| KR100789872B1 (ko) * | 2005-04-06 | 2008-01-02 | 세이코 엡슨 가부시키가이샤 | 액정 장치 및 전자 기기 |
| JP2007156013A (ja) * | 2005-12-02 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示パネル |
| CN102402043A (zh) * | 2011-11-03 | 2012-04-04 | 深圳市华星光电技术有限公司 | 像素阵列及其制作方法 |
| KR20130061994A (ko) * | 2011-12-02 | 2013-06-12 | 에스케이텔레콤 주식회사 | 펨토셀 기지국 이설 방지 방법 및 이에 적용되는 장치 |
| US9201263B2 (en) | 2012-04-25 | 2015-12-01 | Samsung Display Co., Ltd. | Liquid crystal display and liquid crystal display panel |
| US20150077687A1 (en) * | 2013-09-13 | 2015-03-19 | Wintek Corporation | Liquid crystal display device |
| CN104460073A (zh) * | 2013-09-13 | 2015-03-25 | 胜华科技股份有限公司 | 液晶显示装置 |
| WO2019042024A1 (zh) * | 2017-08-31 | 2019-03-07 | 京东方科技集团股份有限公司 | 彩膜基板、其制备方法、显示面板及显示装置 |
| US10866452B2 (en) | 2017-08-31 | 2020-12-15 | Boe Technology Group Co., Ltd. | Color filter substrate, production method thereof, display panel, and display apparatus |
| JP2023034059A (ja) * | 2021-08-30 | 2023-03-13 | 日本放送協会 | カラー撮像素子 |
| JP7692767B2 (ja) | 2021-08-30 | 2025-06-16 | 日本放送協会 | カラー撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307942B1 (ko) | 액정표시장치 | |
| JP2940354B2 (ja) | 液晶表示装置 | |
| JP3440762B2 (ja) | 液晶表示装置 | |
| JP2950451B2 (ja) | マルチギャップカラー液晶表示装置 | |
| US7777841B2 (en) | Pixel structure of a transflective liquid crystal panel having a single gap | |
| US6621550B1 (en) | Guest-host liquid crystal display device | |
| US20020012084A1 (en) | Color LCD device | |
| JP3161393B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7782425B2 (en) | OCB mode liquid crystal display and a driving method of the same | |
| KR100479312B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6738119B2 (en) | Liquid crystal display and method for manufacturing the same | |
| JP2003005213A (ja) | マルチギャップカラー液晶表示装置 | |
| KR20050036405A (ko) | 색필터 표시판 및 이를 이용한 액정 표시 장치 | |
| JP3265802B2 (ja) | 液晶表示装置 | |
| US20040189885A1 (en) | Display device and diode array panel therefor | |
| JP2003005204A (ja) | マルチギャップカラー液晶表示装置 | |
| JP2003050388A (ja) | 液晶表示装置 | |
| US7499138B2 (en) | Panel and a liquid crystal display including the panel | |
| JPH0519688B2 (ja) | ||
| JPH05264964A (ja) | 液晶装置 | |
| KR100719753B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JPS6328308B2 (ja) | ||
| JP2000162627A (ja) | 液晶表示装置 | |
| KR20020091454A (ko) | 액정표시장치 | |
| US6456357B2 (en) | Liquid crystal display device having spontaneous polarization and evaluation method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |