JP2002524889A - 遠隔通信スイッチノードのためのリソースインタフェイスユニット - Google Patents
遠隔通信スイッチノードのためのリソースインタフェイスユニットInfo
- Publication number
- JP2002524889A JP2002524889A JP2000554162A JP2000554162A JP2002524889A JP 2002524889 A JP2002524889 A JP 2002524889A JP 2000554162 A JP2000554162 A JP 2000554162A JP 2000554162 A JP2000554162 A JP 2000554162A JP 2002524889 A JP2002524889 A JP 2002524889A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- resource
- switch
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 35
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 17
- 238000012544 monitoring process Methods 0.000 claims description 5
- 101100379081 Emericella variicolor andC gene Proteins 0.000 claims 4
- 101100001670 Emericella variicolor andE gene Proteins 0.000 claims 3
- 101100379080 Emericella variicolor andB gene Proteins 0.000 claims 2
- 239000011159 matrix material Substances 0.000 abstract description 51
- 238000012937 correction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 241001481828 Glyptocephalus cynoglossus Species 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0016—Arrangements providing connection between exchanges
- H04Q3/002—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1309—Apparatus individually associated with a subscriber line, line circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13106—Microprocessor, CPU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13299—Bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Communication Control (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
外部の呼処理リソース(336)との接続のためのインタフェイスとして働く少なくとも１つのリソースインタフェイスカード(108)を備えた遠隔通信スイッチノード。該インタフェイスカードは、ＣＰＵ／マトリクスカード(104)を通過せずにシステムバス(118,120,122,124)を直接介してスイッチノード内の回線カードと通信し、回線カードの２つのポートを使用して全ての外部リソースとの接続を行う。リソースインタフェイスカード(108)はまた、拡張された交換ネットワークでは他のスイッチノード内のシステムバスに接続された回線カード(106)とも通信する。そのリソースは、他のノードが他のタスクで占有されていない利用可能なポートを有する場合に該他のノード内のポートに対して利用可能となる。後者のポートとの通信を行う場合には、リソースインタフェイスカード(108)は、ＣＰＵ／マトリクスカードを介してそのスイッチノード上及び通信ポートが存在するノード上に情報を送信する。このため、そのスイッチノード上のポートと通信を行う場合には、リソースインタフェイスカード(108)は、入力バス(340)上で情報を受信し、該情報を出力バス(342)上で送信し、また、他のノード上のポートと通信を行う場合には、出力バス(342)上で情報を受信し、該情報を入力バス(340)上で送信する。
Description
【０００１】
本発明は、一般に遠隔通信交換(switching)システムの分野に関し、特に、呼
処理(call processing)サービスを提供することが可能な外部リソースとの接続
をネットワークの接続性を失わずに行うためのリソースインタフェイスカードを
備えた遠隔通信スイッチに関する。
処理(call processing)サービスを提供することが可能な外部リソースとの接続
をネットワークの接続性を失わずに行うためのリソースインタフェイスカードを
備えた遠隔通信スイッチに関する。
【０００２】
本発明が適用されるスイッチングシステムの一例が、「Expandable Telecommu
nications System」と題する米国特許第5544163号で説明されている（本引用を
もってその開示内容を本書中に包含させたものとする）。該米国特許で説明され
ている遠隔通信スイッチノードは、加入者の電話回線またはＰＳＴＮトランク等
の他の装置に接続された多数のポートを有する回線カードを有している。該スイ
ッチはまた、ＣＰＵ／マトリクスカードと、システム中の１つのポートで受信し
た呼を別のポートへと切り換えるための少なくとも２つのシステムバスとを備え
ている。該システムバスの１つは、回線カードからのメッセージをマトリクスカ
ードへ送る入力バスであり、他のバスは、マトリクスカードから回線カードへと
メッセージを送る出力バスである。要求に応じた交換を行うために、該スイッチ
は、タイムスロットとして知られる所定時間でシステムバスを介して回線カード
との間で情報の送受信を行う。各タイムスロットは、一般にスイッチ上の１つの
ポートに対応するものである。
nications System」と題する米国特許第5544163号で説明されている（本引用を
もってその開示内容を本書中に包含させたものとする）。該米国特許で説明され
ている遠隔通信スイッチノードは、加入者の電話回線またはＰＳＴＮトランク等
の他の装置に接続された多数のポートを有する回線カードを有している。該スイ
ッチはまた、ＣＰＵ／マトリクスカードと、システム中の１つのポートで受信し
た呼を別のポートへと切り換えるための少なくとも２つのシステムバスとを備え
ている。該システムバスの１つは、回線カードからのメッセージをマトリクスカ
ードへ送る入力バスであり、他のバスは、マトリクスカードから回線カードへと
メッセージを送る出力バスである。要求に応じた交換を行うために、該スイッチ
は、タイムスロットとして知られる所定時間でシステムバスを介して回線カード
との間で情報の送受信を行う。各タイムスロットは、一般にスイッチ上の１つの
ポートに対応するものである。
【０００３】 各呼は、２つのポート間の接続を伴うものである。これらポート間の通信が双
方向であるため、システムバス上で４つのタイムスロットが必要となる。該４つ
のタイムスロットのうちの第１のタイムスロットは、１つのポートからマトリク
スカードへの送信に使用され、第２のタイムスロットは、マトリクスカードから
情報を取り出して他のポートへ送るために使用され、残りの２つのタイムスロッ
トは、他の方向における送信に使用される。スイッチは、入力バスにおいて複数
のタイムスロットで受信した情報をそれに対応するメモリロケーションに格納す
る。その後、スイッチは、該メモリから情報を取り出し、該情報を受信すること
になるポートに割り当てられた出力タイムスロットにわたり該情報を送信する。
方向であるため、システムバス上で４つのタイムスロットが必要となる。該４つ
のタイムスロットのうちの第１のタイムスロットは、１つのポートからマトリク
スカードへの送信に使用され、第２のタイムスロットは、マトリクスカードから
情報を取り出して他のポートへ送るために使用され、残りの２つのタイムスロッ
トは、他の方向における送信に使用される。スイッチは、入力バスにおいて複数
のタイムスロットで受信した情報をそれに対応するメモリロケーションに格納す
る。その後、スイッチは、該メモリから情報を取り出し、該情報を受信すること
になるポートに割り当てられた出力タイムスロットにわたり該情報を送信する。
【０００４】
呼スイッチングに加えて、スイッチはまた、呼処理サービス（特にトーン生成
・検出やボイスメールを含むもの）を提供することが要求される。これらのサー
ビスは、システムバスに接続され、及び該サービスが提供されることになる回線
カードのポートと通信する、カードにより提供される。「Telecommunications S
witch with Programmable Communications Services」と題する米国特許第53495
79号で説明されているような従来のシステムは、出力バスを介して回線カードに
直接（即ちＣＰＵ／マトリクスカードを通過せずに）情報を送信するプログラム
可能なサービスカードを備えている。同様に、該システムは、入力バスを介して
回線カードから直接情報を受信する。このため、かかる通信は２つのタイムスロ
ットしか必要とせず、これに対し、ＣＰＵ／マトリクスカードを情報が通過する
場合には４つのタイムスロットが必要になる。これにより、ポートとサービスカ
ード上の所望の呼処理サービスとの間の通信に必要となるタイムスロットの数が
低減され、このため、スイッチの呼操作(call-handling)能力の低下が最小限と
なる。本書で説明する通信サービスカードは、スイッチ内部の（即ちスイッチバ
スに接続されたカード上の）リソースに対するサービスしか行わないものである
。外部音声処理リソースに接続するために、幾つかのシステムでは、システムバ
スにプラグインされて様々なポートとの通信を行うたリソースバスインタフェイ
ス（ＲＢＩ）カードが使用される。該ＲＢＩカードは、従来の音声処理リソース
バスにより１つ又は２つ以上の外部リソースに接続される。該ＲＢＩカードは、
ＣＰＵ／マトリクスカードを介して回線カードポートと通信する。このため、該
ＲＢＩカードは、そのリソースを使用する各呼毎にシステムバス上の４タイムス
ロットを必要とする。これは（呼の処理に使用されてスイッチの呼操作能力の低
下を軽減させるものとなるはずの）回線カードのポートと連携するものとなる。
・検出やボイスメールを含むもの）を提供することが要求される。これらのサー
ビスは、システムバスに接続され、及び該サービスが提供されることになる回線
カードのポートと通信する、カードにより提供される。「Telecommunications S
witch with Programmable Communications Services」と題する米国特許第53495
79号で説明されているような従来のシステムは、出力バスを介して回線カードに
直接（即ちＣＰＵ／マトリクスカードを通過せずに）情報を送信するプログラム
可能なサービスカードを備えている。同様に、該システムは、入力バスを介して
回線カードから直接情報を受信する。このため、かかる通信は２つのタイムスロ
ットしか必要とせず、これに対し、ＣＰＵ／マトリクスカードを情報が通過する
場合には４つのタイムスロットが必要になる。これにより、ポートとサービスカ
ード上の所望の呼処理サービスとの間の通信に必要となるタイムスロットの数が
低減され、このため、スイッチの呼操作(call-handling)能力の低下が最小限と
なる。本書で説明する通信サービスカードは、スイッチ内部の（即ちスイッチバ
スに接続されたカード上の）リソースに対するサービスしか行わないものである
。外部音声処理リソースに接続するために、幾つかのシステムでは、システムバ
スにプラグインされて様々なポートとの通信を行うたリソースバスインタフェイ
ス（ＲＢＩ）カードが使用される。該ＲＢＩカードは、従来の音声処理リソース
バスにより１つ又は２つ以上の外部リソースに接続される。該ＲＢＩカードは、
ＣＰＵ／マトリクスカードを介して回線カードポートと通信する。このため、該
ＲＢＩカードは、そのリソースを使用する各呼毎にシステムバス上の４タイムス
ロットを必要とする。これは（呼の処理に使用されてスイッチの呼操作能力の低
下を軽減させるものとなるはずの）回線カードのポートと連携するものとなる。
【０００５】 米国特許第5544163号で説明されているような拡張可能なシステムは、ノード
間バスを介して相互接続された複数のスイッチノードを備えている。異なる２つ
のノード上の複数ポート間の１つの呼は、該２つのノード上のシステムバスと内
部バスとを介してルーティングされる。１つのシステムリソースは、１つのスイ
ッチノードに必要される能力よりも高い能力を有することが可能であり、したが
って、該リソースをシステム中の他のノードに対して利用可能とすることが望ま
しい。
間バスを介して相互接続された複数のスイッチノードを備えている。異なる２つ
のノード上の複数ポート間の１つの呼は、該２つのノード上のシステムバスと内
部バスとを介してルーティングされる。１つのシステムリソースは、１つのスイ
ッチノードに必要される能力よりも高い能力を有することが可能であり、したが
って、該リソースをシステム中の他のノードに対して利用可能とすることが望ま
しい。
【０００６】
本発明による遠隔通信スイッチノードは、外部の呼処理リソースと接続するた
めのインタフェイスとして働く、少なくとも１つのリソースインタフェイスカー
ドを備えている。該リソースインタフェイスカードは、システムバスを介してス
イッチノード中の回線カードと直接に（即ちＣＰＵ／マトリクスカードを通過せ
ずに）通信を行い、及び回線カードの２つのポートを使用して全ての外部リソー
スとの接続を行う。
めのインタフェイスとして働く、少なくとも１つのリソースインタフェイスカー
ドを備えている。該リソースインタフェイスカードは、システムバスを介してス
イッチノード中の回線カードと直接に（即ちＣＰＵ／マトリクスカードを通過せ
ずに）通信を行い、及び回線カードの２つのポートを使用して全ての外部リソー
スとの接続を行う。
【０００７】 該リソースインタフェイスカードはまた、拡張された交換ネットワーク中の他
のスイッチノード内のシステムバスに接続された回線カードとの通信を行う。こ
のため、他のノードが他のタスクで占有されていない利用可能なポートを有する
場合に、該他のノード内のポートに対し、リソースインタフェイスカードのリソ
ースが利用可能となる。後者のポートとの通信を行う場合には、リソースインタ
フェイスカードは、ＣＰＵ／マトリクスカードを介して、そのスイッチノード上
、及び通信ポートが存在するノード上に、情報を送信する。このため、そのスイ
ッチノード上のポートと通信を行う場合には、リソースインタフェイスカードは
、入力バス上で情報を受信して、該情報を出力バス上で送信し、また、他のノー
ド上のポートと通信を行う場合には、出力バス上で情報を受信して、該情報を入
力バス上で送信する。
のスイッチノード内のシステムバスに接続された回線カードとの通信を行う。こ
のため、他のノードが他のタスクで占有されていない利用可能なポートを有する
場合に、該他のノード内のポートに対し、リソースインタフェイスカードのリソ
ースが利用可能となる。後者のポートとの通信を行う場合には、リソースインタ
フェイスカードは、ＣＰＵ／マトリクスカードを介して、そのスイッチノード上
、及び通信ポートが存在するノード上に、情報を送信する。このため、そのスイ
ッチノード上のポートと通信を行う場合には、リソースインタフェイスカードは
、入力バス上で情報を受信して、該情報を出力バス上で送信し、また、他のノー
ド上のポートと通信を行う場合には、出力バス上で情報を受信して、該情報を入
力バス上で送信する。
【０００８】 本発明の好適な一実施形態では、リソースインタフェイスカードと同じスイッ
チノード内のポートから又はシステム中の他のノードからの入力データは、入力
バス又は出力バスを介してリソースに入り、リソースインタフェイスカード内の
メモリに格納される。メモリアドレスは、送信接続マップ（即ちメモリアドレス
のルックアップテーブル）から読み出される。次いで、該アドレスにより識別さ
れるメモリロケーションが、リソースバスを介して外部リソースへと送信される
。外部リソースによりデータが処理されると、適当なポートへの送信を行うため
の情報がリソースインタフェイスカードへ送り返される。該情報は、リソースイ
ンタフェイスカードのメモリ内の第２のアドレスに格納される。このアドレスは
最終的に受信マップから選択され、該アドレスにより識別されるメモリロケーシ
ョン内のデータが、受信ポートがリソースインタフェイスカードと同じスイッチ
ノード内にあるか別のノード内にあるかに応じて、タイムスロットベースで入力
バス又は出力バスへと送信される。
チノード内のポートから又はシステム中の他のノードからの入力データは、入力
バス又は出力バスを介してリソースに入り、リソースインタフェイスカード内の
メモリに格納される。メモリアドレスは、送信接続マップ（即ちメモリアドレス
のルックアップテーブル）から読み出される。次いで、該アドレスにより識別さ
れるメモリロケーションが、リソースバスを介して外部リソースへと送信される
。外部リソースによりデータが処理されると、適当なポートへの送信を行うため
の情報がリソースインタフェイスカードへ送り返される。該情報は、リソースイ
ンタフェイスカードのメモリ内の第２のアドレスに格納される。このアドレスは
最終的に受信マップから選択され、該アドレスにより識別されるメモリロケーシ
ョン内のデータが、受信ポートがリソースインタフェイスカードと同じスイッチ
ノード内にあるか別のノード内にあるかに応じて、タイムスロットベースで入力
バス又は出力バスへと送信される。
【０００９】
図１は、スイッチを示すブロック図である。該スイッチ100は、入出力（Ｉ／
Ｏ）バス114により相互接続された中央処理装置（ＣＰＵ）102及びハードディス
クドライブ126を備えている。該スイッチ100はまた、電源バス114及びシャシ又
はハウジングを備えており、該シャシ又はハウジング内に、前記ハードディスク
ドライブ126その他のオプションアクセサリと共にマザーボードが取り付けられ
ている。該マザーボード上にＣＰＵ102が取り付けられる。該マザーボードは、
一連のスロットを備えており、該スロット内に他のボード（又はカード）を挿入
して前記Ｉ／Ｏバス114及び／又は電源バス116との接続を行うことが可能となっ
ている。
Ｏ）バス114により相互接続された中央処理装置（ＣＰＵ）102及びハードディス
クドライブ126を備えている。該スイッチ100はまた、電源バス114及びシャシ又
はハウジングを備えており、該シャシ又はハウジング内に、前記ハードディスク
ドライブ126その他のオプションアクセサリと共にマザーボードが取り付けられ
ている。該マザーボード上にＣＰＵ102が取り付けられる。該マザーボードは、
一連のスロットを備えており、該スロット内に他のボード（又はカード）を挿入
して前記Ｉ／Ｏバス114及び／又は電源バス116との接続を行うことが可能となっ
ている。
【００１０】 ＣＰＵ／マトリクスカード104は、４つのバスにより、ディジタル回線カード1
06、リソースインタフェイスカード108、ターミネータカード110、及びアナログ
回線カード112と相互接続される。該４つのバスは、高速データリンク制御（Ｈ
ＤＬＣ）バス118、時分割多重化（ＴＤＭ）バス120、回線カード（ＬＣ）状態／
制御バス122、及びタイミング／制御バス124である。ＣＰＵ／マトリクスカード
104及びＣＰＵ102は、Ｉ／Ｏバス114を介して互いに通信を行う。回線カード106
,112及びリソースインタフェイスカード108は、それらの基本的な作動電力を電
源バス116から受容するように接続される。別のコンピュータからなる外部ホス
ト128をＣＰＵ／マトリクスカード104に接続して該スイッチに対する管理制御を
行うことが可能である。
06、リソースインタフェイスカード108、ターミネータカード110、及びアナログ
回線カード112と相互接続される。該４つのバスは、高速データリンク制御（Ｈ
ＤＬＣ）バス118、時分割多重化（ＴＤＭ）バス120、回線カード（ＬＣ）状態／
制御バス122、及びタイミング／制御バス124である。ＣＰＵ／マトリクスカード
104及びＣＰＵ102は、Ｉ／Ｏバス114を介して互いに通信を行う。回線カード106
,112及びリソースインタフェイスカード108は、それらの基本的な作動電力を電
源バス116から受容するように接続される。別のコンピュータからなる外部ホス
ト128をＣＰＵ／マトリクスカード104に接続して該スイッチに対する管理制御を
行うことが可能である。
【００１１】 図２は、ＣＰＵ／マトリクスカード200を一層詳細に示す説明図である。該Ｃ
ＰＵ／マトリクスカード200は、該カード200上の他の全ての回路を制御する中央
呼処理装置202を備えている。該中央呼処理装置202は、ＨＤＬＣバス118、ＬＣ
状態／制御バス112、ホスト選択回路210、ランダムアクセスメモリ（ＲＡＭ）及
びリードオンリーメモリ（ＲＯＭ）204、ウォッチドッグタイミング回路206、Ｉ
／Ｏ制御回路208、タイミング及び制御／選択回路212、及びタイムスロット交換
手段（ＴＳＩ）216に接続されている。該中央呼処理装置202は、ＨＤＬＣバス11
8を使用して、該バスに接続されている全てのカードへメッセージを同時に送信
し、又はＬＣ状態／制御バス122を使用して、ＴＤＭバス120を介してメッセージ
の送受信を行う他のカードにタイムスロットを割り当てる。ＣＰＵ／マトリクス
カード200の呼処理装置202に接続されたホスト選択回路210は、内部ホスト（Ｃ
ＰＵ120）及び外部ホスト128の何れと送信を行うべきかを中央呼処理装置に知ら
せる切換手段である。Ｉ／Ｏ制御回路208は、中央呼処理装置202と内部ホストと
の間の通信を管理する。タイミング及び制御／選択回路212は、中央呼処理装置2
02からの命令に応じて該スイッチ上のＣＰＵ／マトリクスカード200その他のカ
ードのための同期信号を提供する。ＴＳＩ216は、ＴＤＭバス120を介してデータ
の送受信を行い。中央呼処理装置202による命令時に従来の態様でタイムスロッ
トの交換を行うよう動作する。
ＰＵ／マトリクスカード200は、該カード200上の他の全ての回路を制御する中央
呼処理装置202を備えている。該中央呼処理装置202は、ＨＤＬＣバス118、ＬＣ
状態／制御バス112、ホスト選択回路210、ランダムアクセスメモリ（ＲＡＭ）及
びリードオンリーメモリ（ＲＯＭ）204、ウォッチドッグタイミング回路206、Ｉ
／Ｏ制御回路208、タイミング及び制御／選択回路212、及びタイムスロット交換
手段（ＴＳＩ）216に接続されている。該中央呼処理装置202は、ＨＤＬＣバス11
8を使用して、該バスに接続されている全てのカードへメッセージを同時に送信
し、又はＬＣ状態／制御バス122を使用して、ＴＤＭバス120を介してメッセージ
の送受信を行う他のカードにタイムスロットを割り当てる。ＣＰＵ／マトリクス
カード200の呼処理装置202に接続されたホスト選択回路210は、内部ホスト（Ｃ
ＰＵ120）及び外部ホスト128の何れと送信を行うべきかを中央呼処理装置に知ら
せる切換手段である。Ｉ／Ｏ制御回路208は、中央呼処理装置202と内部ホストと
の間の通信を管理する。タイミング及び制御／選択回路212は、中央呼処理装置2
02からの命令に応じて該スイッチ上のＣＰＵ／マトリクスカード200その他のカ
ードのための同期信号を提供する。ＴＳＩ216は、ＴＤＭバス120を介してデータ
の送受信を行い。中央呼処理装置202による命令時に従来の態様でタイムスロッ
トの交換を行うよう動作する。
【００１２】 図３は、図１のリソースインタフェイスカード108をより詳細に示す説明図で
ある。同図に示す様々なバスは、冗長性を提供する目的で複製されたものとして
示されている。ＴＤＭバス120は、LSpcm340及びSLpcm342で示す２つの通信経路
から構成される。経路LSpcm340は、回線カード106,112からＣＰＵ／マトリクス
カード200及びリソースインタフェイスカード300へパルスコード変調（ＰＣＭ）
データを伝達する。また経路SLpcm342は、ＣＰＵ／マトリクスカード200及びリ
ソースインタフェイスカード300から回線カード106,112へＰＣＭデータを伝達す
る。
ある。同図に示す様々なバスは、冗長性を提供する目的で複製されたものとして
示されている。ＴＤＭバス120は、LSpcm340及びSLpcm342で示す２つの通信経路
から構成される。経路LSpcm340は、回線カード106,112からＣＰＵ／マトリクス
カード200及びリソースインタフェイスカード300へパルスコード変調（ＰＣＭ）
データを伝達する。また経路SLpcm342は、ＣＰＵ／マトリクスカード200及びリ
ソースインタフェイスカード300から回線カード106,112へＰＣＭデータを伝達す
る。
【００１３】 リソースインタフェイスカード300上のＣＰＵ302は、該カード上の他の構成要
素及びモジュールの全体的な制御を行う。該ＣＰＵ302は、ＨＤＬＣバス118、リ
ードオンリーメモリ（ＲＯＭ）304、ランダムアクセスメモリ（ＲＡＭ）306、並
びにタイミング及び制御回路308に接続される。該ＣＰＵ302は、ＣＰＵ／マトリ
クスカード200の命令を受信して特定のアクションを実行し、該要求されたアク
ションが既に実行済である場合にはＣＰＵ／マトリクスカード200にメッセージ
を送信する。ＴＤＭバス120を介した通信は、タイミング／制御バス124により受
信されるタイミング信号を介してＣＰＵ／マトリクスカード200と同期される。
素及びモジュールの全体的な制御を行う。該ＣＰＵ302は、ＨＤＬＣバス118、リ
ードオンリーメモリ（ＲＯＭ）304、ランダムアクセスメモリ（ＲＡＭ）306、並
びにタイミング及び制御回路308に接続される。該ＣＰＵ302は、ＣＰＵ／マトリ
クスカード200の命令を受信して特定のアクションを実行し、該要求されたアク
ションが既に実行済である場合にはＣＰＵ／マトリクスカード200にメッセージ
を送信する。ＴＤＭバス120を介した通信は、タイミング／制御バス124により受
信されるタイミング信号を介してＣＰＵ／マトリクスカード200と同期される。
【００１４】 受信ＰＣＭバンク314,316は、SLpcmバス342又はLSpcmバス340から送信された
全てのＰＣＭデータを連続的に受信する。受信ＰＣＭバンク314,316は互いに一
対一の関係にある。入力マルチプレクサ322,324は、ＴＤＭバス340,342から受信
ＰＣＭバンク314へＰＣＭデータを送る。タイムスロットカウンタ318は、ＴＤＭ
バス340,342を介してＰＣＭデータを受信するためのメモリロケーションをアド
レス指定するために受信ＰＣＭバンク314に接続される。
全てのＰＣＭデータを連続的に受信する。受信ＰＣＭバンク314,316は互いに一
対一の関係にある。入力マルチプレクサ322,324は、ＴＤＭバス340,342から受信
ＰＣＭバンク314へＰＣＭデータを送る。タイムスロットカウンタ318は、ＴＤＭ
バス340,342を介してＰＣＭデータを受信するためのメモリロケーションをアド
レス指定するために受信ＰＣＭバンク314に接続される。
【００１５】 ルックアップテーブルであるリソース送信マップ320は、受信ＰＣＭバンク316
に接続される。該リソース送信マップ320は、受信ＰＣＭバンク316内のアドレス
を生成し、該生成されたアドレスにより識別されるロケーションにあるデータが
受信ＰＣＭバンク316から読み出される。該データは、送信マルチプレクサ330へ
送られて、外部リソースへ送信するためのフォーマットにされる。次いで、該送
信マルチプレクサ330は、該ＰＣＭデータをリソースバス334を介して外部リソー
ス336へ送る。前記マルチプレクサ330,332は、外部リソース336に接続されたあ
らゆる工業規格のインタフェイスバスに対してリソースインタフェイスカードを
接続するものとなる。
に接続される。該リソース送信マップ320は、受信ＰＣＭバンク316内のアドレス
を生成し、該生成されたアドレスにより識別されるロケーションにあるデータが
受信ＰＣＭバンク316から読み出される。該データは、送信マルチプレクサ330へ
送られて、外部リソースへ送信するためのフォーマットにされる。次いで、該送
信マルチプレクサ330は、該ＰＣＭデータをリソースバス334を介して外部リソー
ス336へ送る。前記マルチプレクサ330,332は、外部リソース336に接続されたあ
らゆる工業規格のインタフェイスバスに対してリソースインタフェイスカードを
接続するものとなる。
【００１６】 外部リソース336から情報が受信されると、該情報は、受信マルチプレクサ332
を介して送信ＰＣＭバンク310及び送信ＰＣＭバンク312へ送られる。送信ＰＣＭ
バンク310と送信ＰＣＭバンク312との間には一対一の関係が存在する。ルックア
ップテーブルであるリソース受信マップ328は送信ＰＣＭバンク310に接続される
。該送信ＰＣＭバンク310内のアドレスはリソース受信マップ328により生成され
る。該アドレスにより識別される送信ＰＣＭバンク310内のロケーションにある
データが、ＴＤＭバス340,342上の複数のタイムスロットを介して適当なポート
へと送信される。所与の１つのタイムスロットでは、ＣＰＵ／マトリクスカード
200及びリソースインタフェイスカード300の一方のみが、ＴＤＭバス340を介し
て回線カードへとＰＣＭデータを送信することが可能となる。
を介して送信ＰＣＭバンク310及び送信ＰＣＭバンク312へ送られる。送信ＰＣＭ
バンク310と送信ＰＣＭバンク312との間には一対一の関係が存在する。ルックア
ップテーブルであるリソース受信マップ328は送信ＰＣＭバンク310に接続される
。該送信ＰＣＭバンク310内のアドレスはリソース受信マップ328により生成され
る。該アドレスにより識別される送信ＰＣＭバンク310内のロケーションにある
データが、ＴＤＭバス340,342上の複数のタイムスロットを介して適当なポート
へと送信される。所与の１つのタイムスロットでは、ＣＰＵ／マトリクスカード
200及びリソースインタフェイスカード300の一方のみが、ＴＤＭバス340を介し
て回線カードへとＰＣＭデータを送信することが可能となる。
【００１７】 図４は、リソースインタフェイスカードが入力呼を処理する際に実行されるタ
スクを示すフローチャートである。ステップ410において、所与のタイムスロッ
トで、リソースインタフェイスカード300は、SLpcmバス342又はLSpcmバス340か
らＰＣＭデータを受信することができる。該ＰＣＭデータは、受信ＰＣＭバンク
314内の１つのメモリロケーションに格納される（即ち書き込まれる）。ステッ
プ420で、リソース送信マップ320が、受信ＰＣＭバンク316内の１つのロケーシ
ョンに対応する１つのアドレスを選択する。同一のタイムスロットにおいて、リ
ソースインタフェイスカード300は、前記アドレスに対応するメモリロケーショ
ンに格納されているＰＣＭデータを送信マルチプレクサ330へ送信する。ステッ
プ430で、該送信マルチプレクサ330は、該データを、リソースインタフェイスカ
ード300に接続された標準的なリソースインタフェイスバス334へ送る。ステップ
440で、スイッチ100上のＣＰＵ／マトリクスカード200が、内部ホスト102へメッ
セージを送り、どのタイムスロットがＰＣＭデータを送信しているかを該内部ホ
ストに知らせる。データをどうすべきかを外部リソースが知ることができるよう
に、ステップ450で、内部ホストが、外部リソースに対する監視制御を実行する
外部ホスト128との通信を行う。ステップ460で、外部ホストは、要求されたタス
クを実行するよう外部リソースへデータを送信する。
スクを示すフローチャートである。ステップ410において、所与のタイムスロッ
トで、リソースインタフェイスカード300は、SLpcmバス342又はLSpcmバス340か
らＰＣＭデータを受信することができる。該ＰＣＭデータは、受信ＰＣＭバンク
314内の１つのメモリロケーションに格納される（即ち書き込まれる）。ステッ
プ420で、リソース送信マップ320が、受信ＰＣＭバンク316内の１つのロケーシ
ョンに対応する１つのアドレスを選択する。同一のタイムスロットにおいて、リ
ソースインタフェイスカード300は、前記アドレスに対応するメモリロケーショ
ンに格納されているＰＣＭデータを送信マルチプレクサ330へ送信する。ステッ
プ430で、該送信マルチプレクサ330は、該データを、リソースインタフェイスカ
ード300に接続された標準的なリソースインタフェイスバス334へ送る。ステップ
440で、スイッチ100上のＣＰＵ／マトリクスカード200が、内部ホスト102へメッ
セージを送り、どのタイムスロットがＰＣＭデータを送信しているかを該内部ホ
ストに知らせる。データをどうすべきかを外部リソースが知ることができるよう
に、ステップ450で、内部ホストが、外部リソースに対する監視制御を実行する
外部ホスト128との通信を行う。ステップ460で、外部ホストは、要求されたタス
クを実行するよう外部リソースへデータを送信する。
【００１８】 図５は、呼が、外部リソースによる操作後に如何に処理されるかを示すフロー
チャートである。ステップ510において、所与のタイムスロットで、リソースイ
ンタフェイスカード300が、受信マルチプレクサ332を介してリソースインタフェ
イスバス334からデータを受信する。ステップ520で、該受信マルチプレクサ332
が該データを送信ＰＣＭバンク312へ送る。ステップ530で、送信ＰＣＭバンク31
0内のアドレスが受信マップからランダムに読み出され、該アドレスに対応する
送信ＰＣＭバンク310内のロケーションにあるＰＣＭデータが読み出される。同
一のタイムスロットで、該ＰＣＭデータが、LSpcmバス340又はSLpcmバス342を介
して、該タイムスロットに割り当てられたポートへと送信される。
チャートである。ステップ510において、所与のタイムスロットで、リソースイ
ンタフェイスカード300が、受信マルチプレクサ332を介してリソースインタフェ
イスバス334からデータを受信する。ステップ520で、該受信マルチプレクサ332
が該データを送信ＰＣＭバンク312へ送る。ステップ530で、送信ＰＣＭバンク31
0内のアドレスが受信マップからランダムに読み出され、該アドレスに対応する
送信ＰＣＭバンク310内のロケーションにあるＰＣＭデータが読み出される。同
一のタイムスロットで、該ＰＣＭデータが、LSpcmバス340又はSLpcmバス342を介
して、該タイムスロットに割り当てられたポートへと送信される。
【００１９】 上記説明は、本発明の特定の実施形態に関するものである。しかし、他の変形
及び修正を該実施形態に加えて、該実施形態の利点の一部又は全てを達成するこ
とが可能であることは明かである。したがって、特許請求の範囲は、かかる変形
及び修正の全てを本発明の真の思想及び範囲内に含まれるものとしてカバーする
ことを目的としたものである。
及び修正を該実施形態に加えて、該実施形態の利点の一部又は全てを達成するこ
とが可能であることは明かである。したがって、特許請求の範囲は、かかる変形
及び修正の全てを本発明の真の思想及び範囲内に含まれるものとしてカバーする
ことを目的としたものである。
【図１】 コンピュータ内にある遠隔通信スイッチであって本発明の好適な実施形態に従
って構成されたリソースインタフェイスカードを有する遠隔通信スイッチを示す
ブロック図である。
って構成されたリソースインタフェイスカードを有する遠隔通信スイッチを示す
ブロック図である。
【図２】 図１のＣＰＵ／マトリクスカードを詳細に示す説明図である。
【図３】 図１のリソースインタフェイスカードを詳細に示す説明図である。
【図４】 リソースインタフェイスカードが入力呼を処理する際に実行されるタスクを示
すフローチャートである。
すフローチャートである。
【図５】 リソースインタフェイスカードが出力呼を処理する際に実行されるタスクを示
すフローチャートである。
すフローチャートである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年５月２５日（２０００．５．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、一般に遠隔通信交換(switching)システムの分野に関し、特に、呼
処理(call processing)サービスを提供することが可能な外部リソースとの接続
をネットワークの接続性を失わずに行うためのリソースインタフェイスカードを
備えた遠隔通信スイッチに関する。
処理(call processing)サービスを提供することが可能な外部リソースとの接続
をネットワークの接続性を失わずに行うためのリソースインタフェイスカードを
備えた遠隔通信スイッチに関する。
【０００２】
【従来の技術】 本発明が適用されるスイッチングシステムの一例が、「Expandable Telecommu
nications System」と題する米国特許第5544163号で説明されている。該米国特
許で説明されている遠隔通信スイッチノードは、加入者の電話回線またはＰＳＴ
Ｎトランク等の他の装置に接続された多数のポートを有する回線カードを有して
いる。該スイッチはまた、ＣＰＵ／マトリクスカードと、システム中の１つのポ
ートで受信した呼を別のポートへと切り換えるための少なくとも２つのシステム
バスとを備えている。該システムバスの１つは、回線カードからのメッセージを
マトリクスカードへ送る入力バスであり、他のバスは、マトリクスカードから回
線カードへとメッセージを送る出力バスである。要求に応じた交換を行うために
、該スイッチは、タイムスロットとして知られる所定時間でシステムバスを介し
て回線カードとの間で情報の送受信を行う。各タイムスロットは、一般にスイッ
チ上の１つのポートに対応するものである。
nications System」と題する米国特許第5544163号で説明されている。該米国特
許で説明されている遠隔通信スイッチノードは、加入者の電話回線またはＰＳＴ
Ｎトランク等の他の装置に接続された多数のポートを有する回線カードを有して
いる。該スイッチはまた、ＣＰＵ／マトリクスカードと、システム中の１つのポ
ートで受信した呼を別のポートへと切り換えるための少なくとも２つのシステム
バスとを備えている。該システムバスの１つは、回線カードからのメッセージを
マトリクスカードへ送る入力バスであり、他のバスは、マトリクスカードから回
線カードへとメッセージを送る出力バスである。要求に応じた交換を行うために
、該スイッチは、タイムスロットとして知られる所定時間でシステムバスを介し
て回線カードとの間で情報の送受信を行う。各タイムスロットは、一般にスイッ
チ上の１つのポートに対応するものである。
【０００３】 各呼は、２つのポート間の接続を伴うものである。これらポート間の通信が双
方向であるため、システムバス上で４つのタイムスロットが必要となる。該４つ
のタイムスロットのうちの第１のタイムスロットは、１つのポートからマトリク
スカードへの送信に使用され、第２のタイムスロットは、マトリクスカードから
情報を取り出して他のポートへ送るために使用され、残りの２つのタイムスロッ
トは、他の方向における送信に使用される。スイッチは、入力バスにおいて複数
のタイムスロットで受信した情報をそれに対応するメモリロケーションに格納す
る。その後、スイッチは、該メモリから情報を取り出し、該情報を受信すること
になるポートに割り当てられた出力タイムスロットにわたり該情報を送信する。
方向であるため、システムバス上で４つのタイムスロットが必要となる。該４つ
のタイムスロットのうちの第１のタイムスロットは、１つのポートからマトリク
スカードへの送信に使用され、第２のタイムスロットは、マトリクスカードから
情報を取り出して他のポートへ送るために使用され、残りの２つのタイムスロッ
トは、他の方向における送信に使用される。スイッチは、入力バスにおいて複数
のタイムスロットで受信した情報をそれに対応するメモリロケーションに格納す
る。その後、スイッチは、該メモリから情報を取り出し、該情報を受信すること
になるポートに割り当てられた出力タイムスロットにわたり該情報を送信する。
【０００４】
【発明が解決しようとする課題】 呼スイッチングに加えて、スイッチはまた、呼処理サービス（特にトーン生成
・検出やボイスメールを含むもの）を提供することが要求される。これらのサー
ビスは、システムバスに接続され、及び該サービスが提供されることになる回線
カードのポートと通信する、カードにより提供される。「Telecommunications S
witch with Programmable Communications Services」と題する米国特許第53495
79号で説明されているような従来のシステムは、出力バスを介して回線カードに
直接（即ちＣＰＵ／マトリクスカードを通過せずに）情報を送信するプログラム
可能なサービスカードを備えている。同様に、該システムは、入力バスを介して
回線カードから直接情報を受信する。このため、かかる通信は２つのタイムスロ
ットしか必要とせず、これに対し、ＣＰＵ／マトリクスカードを情報が通過する
場合には４つのタイムスロットが必要になる。これにより、ポートとサービスカ
ード上の所望の呼処理サービスとの間の通信に必要となるタイムスロットの数が
低減され、このため、スイッチの呼操作(call-handling)能力の低下が最小限と
なる。本書で説明する通信サービスカードは、スイッチ内部の（即ちスイッチバ
スに接続されたカード上の）リソースに対するサービスしか行わないものである
。外部音声処理リソースに接続するために、幾つかのシステムでは、システムバ
スにプラグインされて様々なポートとの通信を行うたリソースバスインタフェイ
ス（ＲＢＩ）カードが使用される。該ＲＢＩカードは、従来の音声処理リソース
バスにより１つ又は２つ以上の外部リソースに接続される。該ＲＢＩカードは、
ＣＰＵ／マトリクスカードを介して回線カードポートと通信する。このため、該
ＲＢＩカードは、そのリソースを使用する各呼毎にシステムバス上の４タイムス
ロットを必要とする。これは（呼の処理に使用されてスイッチの呼操作能力の低
下を軽減させるものとなるはずの）回線カードのポートと連携するものとなる。
・検出やボイスメールを含むもの）を提供することが要求される。これらのサー
ビスは、システムバスに接続され、及び該サービスが提供されることになる回線
カードのポートと通信する、カードにより提供される。「Telecommunications S
witch with Programmable Communications Services」と題する米国特許第53495
79号で説明されているような従来のシステムは、出力バスを介して回線カードに
直接（即ちＣＰＵ／マトリクスカードを通過せずに）情報を送信するプログラム
可能なサービスカードを備えている。同様に、該システムは、入力バスを介して
回線カードから直接情報を受信する。このため、かかる通信は２つのタイムスロ
ットしか必要とせず、これに対し、ＣＰＵ／マトリクスカードを情報が通過する
場合には４つのタイムスロットが必要になる。これにより、ポートとサービスカ
ード上の所望の呼処理サービスとの間の通信に必要となるタイムスロットの数が
低減され、このため、スイッチの呼操作(call-handling)能力の低下が最小限と
なる。本書で説明する通信サービスカードは、スイッチ内部の（即ちスイッチバ
スに接続されたカード上の）リソースに対するサービスしか行わないものである
。外部音声処理リソースに接続するために、幾つかのシステムでは、システムバ
スにプラグインされて様々なポートとの通信を行うたリソースバスインタフェイ
ス（ＲＢＩ）カードが使用される。該ＲＢＩカードは、従来の音声処理リソース
バスにより１つ又は２つ以上の外部リソースに接続される。該ＲＢＩカードは、
ＣＰＵ／マトリクスカードを介して回線カードポートと通信する。このため、該
ＲＢＩカードは、そのリソースを使用する各呼毎にシステムバス上の４タイムス
ロットを必要とする。これは（呼の処理に使用されてスイッチの呼操作能力の低
下を軽減させるものとなるはずの）回線カードのポートと連携するものとなる。
【０００５】 米国特許第5544163号で説明されているような拡張可能なシステムは、ノード
間バスを介して相互接続された複数のスイッチノードを備えている。異なる２つ
のノード上の複数ポート間の１つの呼は、該２つのノード上のシステムバスと内
部バスとを介してルーティングされる。１つのシステムリソースは、１つのスイ
ッチノードに必要される能力よりも高い能力を有することが可能であり、したが
って、該リソースをシステム中の他のノードに対して利用可能とすることが望ま
しい。
間バスを介して相互接続された複数のスイッチノードを備えている。異なる２つ
のノード上の複数ポート間の１つの呼は、該２つのノード上のシステムバスと内
部バスとを介してルーティングされる。１つのシステムリソースは、１つのスイ
ッチノードに必要される能力よりも高い能力を有することが可能であり、したが
って、該リソースをシステム中の他のノードに対して利用可能とすることが望ま
しい。
【０００６】
【課題を解決するための手段】 本発明による遠隔通信スイッチノードは、外部の呼処理リソースと接続するた
めのインタフェイスとして働く、少なくとも１つのリソースインタフェイスカー
ドを備えている。該リソースインタフェイスカードは、システムバスを介してス
イッチノード中の回線カードと直接に（即ちＣＰＵ／マトリクスカードを通過せ
ずに）通信を行い、及び回線カードの２つのポートを使用して全ての外部リソー
スとの接続を行う。
めのインタフェイスとして働く、少なくとも１つのリソースインタフェイスカー
ドを備えている。該リソースインタフェイスカードは、システムバスを介してス
イッチノード中の回線カードと直接に（即ちＣＰＵ／マトリクスカードを通過せ
ずに）通信を行い、及び回線カードの２つのポートを使用して全ての外部リソー
スとの接続を行う。
【０００７】 該リソースインタフェイスカードはまた、拡張された交換ネットワーク中の他
のスイッチノード内のシステムバスに接続された回線カードとの通信を行う。こ
のため、他のノードが他のタスクで占有されていない利用可能なポートを有する
場合に、該他のノード内のポートに対し、リソースインタフェイスカードのリソ
ースが利用可能となる。後者のポートとの通信を行う場合には、リソースインタ
フェイスカードは、ＣＰＵ／マトリクスカードを介して、そのスイッチノード上
、及び通信ポートが存在するノード上に、情報を送信する。このため、そのスイ
ッチノード上のポートと通信を行う場合には、リソースインタフェイスカードは
、入力バス上で情報を受信して、該情報を出力バス上で送信し、また、他のノー
ド上のポートと通信を行う場合には、出力バス上で情報を受信して、該情報を入
力バス上で送信する。
のスイッチノード内のシステムバスに接続された回線カードとの通信を行う。こ
のため、他のノードが他のタスクで占有されていない利用可能なポートを有する
場合に、該他のノード内のポートに対し、リソースインタフェイスカードのリソ
ースが利用可能となる。後者のポートとの通信を行う場合には、リソースインタ
フェイスカードは、ＣＰＵ／マトリクスカードを介して、そのスイッチノード上
、及び通信ポートが存在するノード上に、情報を送信する。このため、そのスイ
ッチノード上のポートと通信を行う場合には、リソースインタフェイスカードは
、入力バス上で情報を受信して、該情報を出力バス上で送信し、また、他のノー
ド上のポートと通信を行う場合には、出力バス上で情報を受信して、該情報を入
力バス上で送信する。
【０００８】 本発明の好適な一実施形態では、リソースインタフェイスカードと同じスイッ
チノード内のポートから又はシステム中の他のノードからの入力データは、入力
バス又は出力バスを介してリソースに入り、リソースインタフェイスカード内の
メモリに格納される。メモリアドレスは、送信接続マップ（即ちメモリアドレス
のルックアップテーブル）から読み出される。次いで、該アドレスにより識別さ
れるメモリロケーションが、リソースバスを介して外部リソースへと送信される
。外部リソースによりデータが処理されると、適当なポートへの送信を行うため
の情報がリソースインタフェイスカードへ送り返される。該情報は、リソースイ
ンタフェイスカードのメモリ内の第２のアドレスに格納される。このアドレスは
最終的に受信マップから選択され、該アドレスにより識別されるメモリロケーシ
ョン内のデータが、受信ポートがリソースインタフェイスカードと同じスイッチ
ノード内にあるか別のノード内にあるかに応じて、タイムスロットベースで入力
バス又は出力バスへと送信される。
チノード内のポートから又はシステム中の他のノードからの入力データは、入力
バス又は出力バスを介してリソースに入り、リソースインタフェイスカード内の
メモリに格納される。メモリアドレスは、送信接続マップ（即ちメモリアドレス
のルックアップテーブル）から読み出される。次いで、該アドレスにより識別さ
れるメモリロケーションが、リソースバスを介して外部リソースへと送信される
。外部リソースによりデータが処理されると、適当なポートへの送信を行うため
の情報がリソースインタフェイスカードへ送り返される。該情報は、リソースイ
ンタフェイスカードのメモリ内の第２のアドレスに格納される。このアドレスは
最終的に受信マップから選択され、該アドレスにより識別されるメモリロケーシ
ョン内のデータが、受信ポートがリソースインタフェイスカードと同じスイッチ
ノード内にあるか別のノード内にあるかに応じて、タイムスロットベースで入力
バス又は出力バスへと送信される。
【０００９】
【発明の実施の形態】 図１は、スイッチを示すブロック図である。該スイッチ100は、入出力（Ｉ／
Ｏ）バス114により相互接続された中央処理装置（ＣＰＵ）102及びハードディス
クドライブ126を備えている。該スイッチ100はまた、電源バス116及びシャシ又
はハウジングを備えており、該シャシ又はハウジング内に、前記ハードディスク
ドライブ126その他のオプションアクセサリと共にマザーボードが取り付けられ
ている。該マザーボード上にＣＰＵ102が取り付けられる。該マザーボードは、
一連のスロットを備えており、該スロット内に他のボード（又はカード）を挿入
して前記Ｉ／Ｏバス114及び／又は電源バス116との接続を行うことが可能となっ
ている。
Ｏ）バス114により相互接続された中央処理装置（ＣＰＵ）102及びハードディス
クドライブ126を備えている。該スイッチ100はまた、電源バス116及びシャシ又
はハウジングを備えており、該シャシ又はハウジング内に、前記ハードディスク
ドライブ126その他のオプションアクセサリと共にマザーボードが取り付けられ
ている。該マザーボード上にＣＰＵ102が取り付けられる。該マザーボードは、
一連のスロットを備えており、該スロット内に他のボード（又はカード）を挿入
して前記Ｉ／Ｏバス114及び／又は電源バス116との接続を行うことが可能となっ
ている。
【００１０】 ＣＰＵ／マトリクスカード104は、４つのバスにより、ディジタル回線カード1
06、リソースインタフェイスカード108、ターミネータカード110、及びアナログ
回線カード112と相互接続される。該４つのバスは、高速データリンク制御（Ｈ
ＤＬＣ）バス118、時分割多重化（ＴＤＭ）バス120、回線カード（ＬＣ）状態／
制御バス122、及びタイミング／制御バス124である。ＣＰＵ／マトリクスカード
104及びＣＰＵ102は、Ｉ／Ｏバス114を介して互いに通信を行う。回線カード106
,112及びリソースインタフェイスカード108は、それらの基本的な作動電力を電
源バス116から受容するように接続される。別のコンピュータからなる外部ホス
ト128をＣＰＵ／マトリクスカード104に接続して該スイッチに対する管理制御を
行うことが可能である。
06、リソースインタフェイスカード108、ターミネータカード110、及びアナログ
回線カード112と相互接続される。該４つのバスは、高速データリンク制御（Ｈ
ＤＬＣ）バス118、時分割多重化（ＴＤＭ）バス120、回線カード（ＬＣ）状態／
制御バス122、及びタイミング／制御バス124である。ＣＰＵ／マトリクスカード
104及びＣＰＵ102は、Ｉ／Ｏバス114を介して互いに通信を行う。回線カード106
,112及びリソースインタフェイスカード108は、それらの基本的な作動電力を電
源バス116から受容するように接続される。別のコンピュータからなる外部ホス
ト128をＣＰＵ／マトリクスカード104に接続して該スイッチに対する管理制御を
行うことが可能である。
【００１１】 図２は、ＣＰＵ／マトリクスカード200を一層詳細に示す説明図である。該Ｃ
ＰＵ／マトリクスカード200は、該カード200上の他の全ての回路を制御する中央
呼処理装置202を備えている。該中央呼処理装置202は、ＨＤＬＣバス118、ＬＣ
状態／制御バス112、ホスト選択回路210、ランダムアクセスメモリ（ＲＡＭ）及
びリードオンリーメモリ（ＲＯＭ）204、ウォッチドッグタイミング回路206、Ｉ
／Ｏ制御回路208、タイミング及び制御／選択回路212、及びタイムスロット交換
手段（ＴＳＩ）216に接続されている。該中央呼処理装置202は、ＨＤＬＣバス11
8を使用して、該バスに接続されている全てのカードへメッセージを同時に送信
し、又はＬＣ状態／制御バス122を使用して、ＴＤＭバス120を介してメッセージ
の送受信を行う他のカードにタイムスロットを割り当てる。ＣＰＵ／マトリクス
カード200の呼処理装置202に接続されたホスト選択回路210は、内部ホスト（Ｃ
ＰＵ120）及び外部ホスト128の何れと送信を行うべきかを中央呼処理装置に知ら
せる切換手段である。Ｉ／Ｏ制御回路208は、中央呼処理装置202と内部ホストと
の間の通信を管理する。タイミング及び制御／選択回路212は、中央呼処理装置2
02からの命令に応じて該スイッチ上のＣＰＵ／マトリクスカード200その他のカ
ードのための同期信号を提供する。ＴＳＩ216は、ＴＤＭバス120を介してデータ
の送受信を行い。中央呼処理装置202による命令時に従来の態様でタイムスロッ
トの交換を行うよう動作する。
ＰＵ／マトリクスカード200は、該カード200上の他の全ての回路を制御する中央
呼処理装置202を備えている。該中央呼処理装置202は、ＨＤＬＣバス118、ＬＣ
状態／制御バス112、ホスト選択回路210、ランダムアクセスメモリ（ＲＡＭ）及
びリードオンリーメモリ（ＲＯＭ）204、ウォッチドッグタイミング回路206、Ｉ
／Ｏ制御回路208、タイミング及び制御／選択回路212、及びタイムスロット交換
手段（ＴＳＩ）216に接続されている。該中央呼処理装置202は、ＨＤＬＣバス11
8を使用して、該バスに接続されている全てのカードへメッセージを同時に送信
し、又はＬＣ状態／制御バス122を使用して、ＴＤＭバス120を介してメッセージ
の送受信を行う他のカードにタイムスロットを割り当てる。ＣＰＵ／マトリクス
カード200の呼処理装置202に接続されたホスト選択回路210は、内部ホスト（Ｃ
ＰＵ120）及び外部ホスト128の何れと送信を行うべきかを中央呼処理装置に知ら
せる切換手段である。Ｉ／Ｏ制御回路208は、中央呼処理装置202と内部ホストと
の間の通信を管理する。タイミング及び制御／選択回路212は、中央呼処理装置2
02からの命令に応じて該スイッチ上のＣＰＵ／マトリクスカード200その他のカ
ードのための同期信号を提供する。ＴＳＩ216は、ＴＤＭバス120を介してデータ
の送受信を行い。中央呼処理装置202による命令時に従来の態様でタイムスロッ
トの交換を行うよう動作する。
【００１２】 図３は、図１のリソースインタフェイスカード108をより詳細に示す説明図で
ある。同図に示す様々なバスは、冗長性を提供する目的で複製されたものとして
示されている。ＴＤＭバス120は、LSpcm340及びSLpcm342で示す２つの通信経路
から構成される。経路LSpcm340は、回線カード106,112からＣＰＵ／マトリクス
カード200及びリソースインタフェイスカード300へパルスコード変調（ＰＣＭ）
データを伝達する。また経路SLpcm342は、ＣＰＵ／マトリクスカード200及びリ
ソースインタフェイスカード300から回線カード106,112へＰＣＭデータを伝達す
る。
ある。同図に示す様々なバスは、冗長性を提供する目的で複製されたものとして
示されている。ＴＤＭバス120は、LSpcm340及びSLpcm342で示す２つの通信経路
から構成される。経路LSpcm340は、回線カード106,112からＣＰＵ／マトリクス
カード200及びリソースインタフェイスカード300へパルスコード変調（ＰＣＭ）
データを伝達する。また経路SLpcm342は、ＣＰＵ／マトリクスカード200及びリ
ソースインタフェイスカード300から回線カード106,112へＰＣＭデータを伝達す
る。
【００１３】 リソースインタフェイスカード300上のＣＰＵ302は、該カード上の他の構成要
素及びモジュールの全体的な制御を行う。該ＣＰＵ302は、ＨＤＬＣバス118、リ
ードオンリーメモリ（ＲＯＭ）304、ランダムアクセスメモリ（ＲＡＭ）306、並
びにタイミング及び制御回路308に接続される。該ＣＰＵ302は、ＣＰＵ／マトリ
クスカード200の命令を受信して特定のアクションを実行し、該要求されたアク
ションが既に実行済である場合にはＣＰＵ／マトリクスカード200にメッセージ
を送信する。ＴＤＭバス120を介した通信は、タイミング／制御バス124により受
信されるタイミング信号を介してＣＰＵ／マトリクスカード200と同期される。
素及びモジュールの全体的な制御を行う。該ＣＰＵ302は、ＨＤＬＣバス118、リ
ードオンリーメモリ（ＲＯＭ）304、ランダムアクセスメモリ（ＲＡＭ）306、並
びにタイミング及び制御回路308に接続される。該ＣＰＵ302は、ＣＰＵ／マトリ
クスカード200の命令を受信して特定のアクションを実行し、該要求されたアク
ションが既に実行済である場合にはＣＰＵ／マトリクスカード200にメッセージ
を送信する。ＴＤＭバス120を介した通信は、タイミング／制御バス124により受
信されるタイミング信号を介してＣＰＵ／マトリクスカード200と同期される。
【００１４】 受信ＰＣＭバンク314,316は、SLpcmバス342又はLSpcmバス340から送信された
全てのＰＣＭデータを連続的に受信する。受信ＰＣＭバンク314,316は互いに一
対一の関係にある。入力マルチプレクサ322,324は、ＴＤＭバス340,342から受信
ＰＣＭバンク314へＰＣＭデータを送る。タイムスロットカウンタ318は、ＴＤＭ
バス340,342を介してＰＣＭデータを受信するためのメモリロケーションをアド
レス指定するために受信ＰＣＭバンク314に接続される。
全てのＰＣＭデータを連続的に受信する。受信ＰＣＭバンク314,316は互いに一
対一の関係にある。入力マルチプレクサ322,324は、ＴＤＭバス340,342から受信
ＰＣＭバンク314へＰＣＭデータを送る。タイムスロットカウンタ318は、ＴＤＭ
バス340,342を介してＰＣＭデータを受信するためのメモリロケーションをアド
レス指定するために受信ＰＣＭバンク314に接続される。
【００１５】 ルックアップテーブルであるリソース送信マップ320は、受信ＰＣＭバンク316
に接続される。該リソース送信マップ320は、受信ＰＣＭバンク316内のアドレス
を生成し、該生成されたアドレスにより識別されるロケーションにあるデータが
受信ＰＣＭバンク316から読み出される。該データは、送信マルチプレクサ330へ
送られて、外部リソースへ送信するためのフォーマットにされる。次いで、該送
信マルチプレクサ330は、該ＰＣＭデータをリソースバス334を介して外部リソー
ス336へ送る。前記マルチプレクサ330,332は、外部リソース336に接続されたあ
らゆる工業規格のインタフェイスバスに対してリソースインタフェイスカードを
接続するものとなる。
に接続される。該リソース送信マップ320は、受信ＰＣＭバンク316内のアドレス
を生成し、該生成されたアドレスにより識別されるロケーションにあるデータが
受信ＰＣＭバンク316から読み出される。該データは、送信マルチプレクサ330へ
送られて、外部リソースへ送信するためのフォーマットにされる。次いで、該送
信マルチプレクサ330は、該ＰＣＭデータをリソースバス334を介して外部リソー
ス336へ送る。前記マルチプレクサ330,332は、外部リソース336に接続されたあ
らゆる工業規格のインタフェイスバスに対してリソースインタフェイスカードを
接続するものとなる。
【００１６】 外部リソース336から情報が受信されると、該情報は、受信マルチプレクサ332
を介して送信ＰＣＭバンク310及び送信ＰＣＭバンク312へ送られる。送信ＰＣＭ
バンク310と送信ＰＣＭバンク312との間には一対一の関係が存在する。ルックア
ップテーブルであるリソース受信マップ329は送信ＰＣＭバンク310に接続される
。該送信ＰＣＭバンク310内のアドレスはリソース受信マップ329により生成され
る。該アドレスにより識別される送信ＰＣＭバンク310内のロケーションにある
データが、ＴＤＭバス340,342上の複数のタイムスロットを介して適当なポート
へと送信される。所与の１つのタイムスロットでは、ＣＰＵ／マトリクスカード
200及びリソースインタフェイスカード300の一方のみが、ＴＤＭバス340を介し
て回線カードへとＰＣＭデータを送信することが可能となる。
を介して送信ＰＣＭバンク310及び送信ＰＣＭバンク312へ送られる。送信ＰＣＭ
バンク310と送信ＰＣＭバンク312との間には一対一の関係が存在する。ルックア
ップテーブルであるリソース受信マップ329は送信ＰＣＭバンク310に接続される
。該送信ＰＣＭバンク310内のアドレスはリソース受信マップ329により生成され
る。該アドレスにより識別される送信ＰＣＭバンク310内のロケーションにある
データが、ＴＤＭバス340,342上の複数のタイムスロットを介して適当なポート
へと送信される。所与の１つのタイムスロットでは、ＣＰＵ／マトリクスカード
200及びリソースインタフェイスカード300の一方のみが、ＴＤＭバス340を介し
て回線カードへとＰＣＭデータを送信することが可能となる。
【００１７】 図４は、リソースインタフェイスカードが入力呼を処理する際に実行されるタ
スクを示すフローチャートである。ステップ410において、所与のタイムスロッ
トで、リソースインタフェイスカード300は、SLpcmバス342又はLSpcmバス340か
らＰＣＭデータを受信することができる。該ＰＣＭデータは、受信ＰＣＭバンク
314内の１つのメモリロケーションに格納される（即ち書き込まれる）。ステッ
プ420で、リソース送信マップ320が、受信ＰＣＭバンク316内の１つのロケーシ
ョンに対応する１つのアドレスを選択する。同一のタイムスロットにおいて、リ
ソースインタフェイスカード300は、前記アドレスに対応するメモリロケーショ
ンに格納されているＰＣＭデータを送信マルチプレクサ330へ送信する。ステッ
プ430で、該送信マルチプレクサ330は、該データを、リソースインタフェイスカ
ード300に接続された標準的なリソースインタフェイスバス334へ送る。ステップ
440で、スイッチ100上のＣＰＵ／マトリクスカード200が、内部ホスト102へメッ
セージを送り、どのタイムスロットがＰＣＭデータを送信しているかを該内部ホ
ストに知らせる。データをどうすべきかを外部リソースが知ることができるよう
に、ステップ450で、内部ホストが、外部リソースに対する監視制御を実行する
外部ホスト128との通信を行う。ステップ460で、外部ホストは、要求されたタス
クを実行するよう外部リソースへデータを送信する。
スクを示すフローチャートである。ステップ410において、所与のタイムスロッ
トで、リソースインタフェイスカード300は、SLpcmバス342又はLSpcmバス340か
らＰＣＭデータを受信することができる。該ＰＣＭデータは、受信ＰＣＭバンク
314内の１つのメモリロケーションに格納される（即ち書き込まれる）。ステッ
プ420で、リソース送信マップ320が、受信ＰＣＭバンク316内の１つのロケーシ
ョンに対応する１つのアドレスを選択する。同一のタイムスロットにおいて、リ
ソースインタフェイスカード300は、前記アドレスに対応するメモリロケーショ
ンに格納されているＰＣＭデータを送信マルチプレクサ330へ送信する。ステッ
プ430で、該送信マルチプレクサ330は、該データを、リソースインタフェイスカ
ード300に接続された標準的なリソースインタフェイスバス334へ送る。ステップ
440で、スイッチ100上のＣＰＵ／マトリクスカード200が、内部ホスト102へメッ
セージを送り、どのタイムスロットがＰＣＭデータを送信しているかを該内部ホ
ストに知らせる。データをどうすべきかを外部リソースが知ることができるよう
に、ステップ450で、内部ホストが、外部リソースに対する監視制御を実行する
外部ホスト128との通信を行う。ステップ460で、外部ホストは、要求されたタス
クを実行するよう外部リソースへデータを送信する。
【００１８】 図５は、呼が、外部リソースによる操作後に如何に処理されるかを示すフロー
チャートである。ステップ510において、所与のタイムスロットで、リソースイ
ンタフェイスカード300が、受信マルチプレクサ332を介してリソースインタフェ
イスバス334からデータを受信する。ステップ520で、該受信マルチプレクサ332
が該データを送信ＰＣＭバンク312へ送る。ステップ530で、送信ＰＣＭバンク31
0内のアドレスが受信マップからランダムに読み出され、該アドレスに対応する
送信ＰＣＭバンク310内のロケーションにあるＰＣＭデータが読み出される。同
一のタイムスロットで、該ＰＣＭデータが、LSpcmバス340又はSLpcmバス342を介
して、該タイムスロットに割り当てられたポートへと送信される。
チャートである。ステップ510において、所与のタイムスロットで、リソースイ
ンタフェイスカード300が、受信マルチプレクサ332を介してリソースインタフェ
イスバス334からデータを受信する。ステップ520で、該受信マルチプレクサ332
が該データを送信ＰＣＭバンク312へ送る。ステップ530で、送信ＰＣＭバンク31
0内のアドレスが受信マップからランダムに読み出され、該アドレスに対応する
送信ＰＣＭバンク310内のロケーションにあるＰＣＭデータが読み出される。同
一のタイムスロットで、該ＰＣＭデータが、LSpcmバス340又はSLpcmバス342を介
して、該タイムスロットに割り当てられたポートへと送信される。
【００１９】 上記説明は、本発明の特定の実施形態に関するものである。しかし、他の変形
及び修正を該実施形態に加えて、該実施形態の利点の一部又は全てを達成するこ
とが可能であることは明かである。したがって、特許請求の範囲は、かかる変形
及び修正の全てを本発明に含まれるものとしてカバーすることを目的としたもの
である。
及び修正を該実施形態に加えて、該実施形態の利点の一部又は全てを達成するこ
とが可能であることは明かである。したがって、特許請求の範囲は、かかる変形
及び修正の全てを本発明に含まれるものとしてカバーすることを目的としたもの
である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年８月２５日（２０００．８．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＵ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＣＡ ，ＣＮ，ＣＵ，ＣＺ，ＥＥ，ＧＤ，ＧＥ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＰ，ＫＲ，ＬＣ，Ｌ Ｋ，ＬＲ，ＬＴ，ＬＶ，ＭＧ，ＭＫ，ＭＮ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＲＯ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＲ， ＴＴ，ＵＡ，ＵＺ，ＶＮ，ＹＵ 【要約の続き】 報を出力バス(342)上で送信し、また、他のノード上の ポートと通信を行う場合には、出力バス(342)上で情報 を受信し、該情報を入力バス(340)上で送信する。
Claims (16)
- 【請求項１】 通信ネットワークであって、 A) 通信ネットワークと加入者回線その他の交換システムとの間の接続のための
複数のポートを有する回線カードを各々が備えている複数のスイッチノードであ
って、 a)スイッチと、 b)前記回線カードからの交換データを前記スイッチへ送るための入力バスと、 c)前記スイッチからの交換データを前記回線カードへ送るための出力バスと を含む、複数のスイッチノードと、 B) 該複数のスイッチノード間で交換遠隔通信データを伝送するよう該複数のス
イッチノードの相互接続を行う内部ネットワークと、 C) リソースインタフェイスカードを含む少なくとも１つのノードであって、該
リソースインタフェイスカードが該ノードを外部リソースへ接続するものであり
、更に該リソースインタフェイスカードが、 a)前記出力バスを介して同一ノード上の回線カードへデータを送信し、及び該
回線カードから入力バスを介してデータを受信する手段と、 b)前記入力バス及び前記スイッチを介して他のノード上の回線カードへデータ
を送信し、及び該回線カードから前記スイッチ及び前記出力バスを介してデータ
を受信する手段と を含む、少なくとも１つのノードと、 D) 各スイッチノードに配設され、入力情報をその処理のために前記ポートから
外部リソースへと送る手段と、 E) 処理された情報を外部リソースから入力又は出力バスを介して要求側ポート
へと返す手段と を備えている、通信ネットワーク。 - 【請求項２】 前記リソースインタフェイスカードが、 A) 前記ポート及び前記外部リソースからの入力データを格納するメモリと、 B) メモリアドレスを格納する少なくとも１つのテーブルと、 C) 前記メモリから前記外部リソースへ情報を送信するためのリソースバスと、 D) 前記テーブルからアドレスを選択して該アドレスにより識別されるメモリロ
ケーションにあるデータを読み出す手段と を備えている、請求項１に記載の通信ネットワーク。 - 【請求項３】 前記リソースインタフェイスカードが、 A) 該リソースインタフェイスカード上の構成要素の全体的な制御を提供すると
共にシステムバスを介して前記スイッチとの通信を行う処理手段と、 B) 該リソースインタフェイスカードと前記スイッチとの間における前記入力バ
ス及び前記出力バス上の通信の同期をとるタイミング及び制御回路と、 C) 各メモリロケーションに接続されて該メモリロケーションのアドレス指定を
行うタイムスロットカウンタと を更に備えている、請求項２に記載の通信ネットワーク。 - 【請求項４】 前記入力バス及び前記出力バスが、前記ポートに割り当てられたそれらバスに
おけるタイムスロットで時分割多重化される、請求項３に記載の通信ネットワー
クであって、それらバスに接続された前記リソースインタフェイスカードが、 A) 前記スイッチを通過することなく前記入力バス及び前記出力バスを直接介し
てタイムスロットベースで同一ノード上のポートと通信を行い、 B) 各バスで複数のタイムスロットを利用して、前記ノードに接続された前記ポ
ートと前記外部リソースとの間で双方向にデータを送信する、 請求項３に記載の通信ネットワーク。 - 【請求項５】 １つのタイムスロット中に、前記スイッチ及び前記リソースインタフェイスカ
ードの一方のみが、前記入力バス及び前記出力バスを介して前記回線カードへデ
ータを送信することが可能となる、請求項４に記載の通信ネットワーク。 - 【請求項６】 前記ポートからの入力データを送信する手段が、 A) 同一ノード上または他のノード上のポートからデータを受信して該データを
前記メモリに格納する手段と、 B) 送信接続テーブルからメモリアドレスを取得する手段と、 C) 該メモリアドレスにより識別されるメモリロケーションにあるデータをその
処理のために前記リソースバスを介して外部リソースへ送信する手段と、 D) 前記スイッチ内に配設されて何れのタイムスロットがデータを有しているか
を内部ホストへ知らせる手段と、 E) 前記内部ホストと、外部リソースの監視制御を実行する外部ホストとの間の
通信を行う手段と、 F) 前記外部ホスト内に配設されて要求されたタスクの実行のために前記外部リ
ソースへデータを送信する手段と を備えている、請求項５に記載の通信ネットワーク。 - 【請求項７】 処理されたデータを受信する手段が、 A) 前記ノードに接続された外部リソースから処理されたデータを受信して該デ
ータをリソースインタフェイスユニットのメモリに格納する手段と、 B) 受信テーブルからメモリアドレスを取得する手段と、 C) 該メモリアドレスにより識別されるメモリロケーションにあるデータを、受
信側ポートが同一ノード又は他のノードの何れにあるかに応じて前記入力バス又
は前記出力バスへタイムスロットベースで送信する手段と を備えている、請求項６に記載の通信ネットワーク。 - 【請求項８】 スイッチノードであって、 A) 該スイッチノードと加入者回線その他の交換システムとの間の接続のための
複数のポートを有する回線カードと、 B) １つのポートから別のポートへとデータの交換を行うスイッチと、 C) 前記回線カードからの交換データを前記スイッチへ送るための入力バスと、 D) 前記スイッチからの交換データを前記回線カードへ送るための出力バスと E) 該ノードを外部リソースへ接続するリソースインタフェイスカードであって
、該リソースインタフェイスカードが、 a)前記出力バスを介して同一ノード上の回線カードへデータを送信し、及び該
回線カードから入力バスを介してデータを受信する手段と、 b)前記入力バス及び前記スイッチを介して他のノード上の回線カードへデータ
を送信し、及び該回線カードから前記スイッチ及び前記出力バスを介してデータ
を受信する手段と を含む、リソースインタフェイスカードと、 F) 入力情報をその処理のために前記ポートから外部リソースへと送る手段と、 G) 処理された情報を外部リソースから入力又は出力バスを介して要求側ポート
へと返す手段と を備えている、スイッチノード。 - 【請求項９】 前記リソースインタフェイスカードが、 A) 前記ポート及び前記外部リソースからの入力データを格納するメモリと、 B) メモリアドレスを格納する少なくとも１つのテーブルと、 C) 前記メモリから前記外部リソースへ情報を送信するためのリソースバスと、 D) 前記テーブルからアドレスを選択して該アドレスにより識別されるメモリロ
ケーションにあるデータを読み出す手段と を備えている、請求項８に記載のスイッチノード。 - 【請求項１０】 前記リソースインタフェイスカードが、 A) 該リソースインタフェイスカード上の構成要素の全体的な制御を提供すると
共にシステムバスを介して前記スイッチとの通信を行う処理手段と、 B) 該リソースインタフェイスカードと前記スイッチとの間における前記入力バ
ス及び前記出力バス上の通信の同期をとるタイミング及び制御回路と、 C) 各メモリロケーションに接続されて該メモリロケーションのアドレス指定を
行うタイムスロットカウンタと を更に備えている、請求項９に記載のスイッチノード。 - 【請求項１１】 前記入力バス及び前記出力バスが、前記ポートに割り当てられたそれらバスに
おけるタイムスロットで時分割多重化される、請求項１０に記載のスイッチノー
ドであって、それらバスに接続された前記リソースインタフェイスカードが、 A) 前記スイッチを通過することなく前記入力バス及び前記出力バスを直接介し
てタイムスロットベースで同一ノード上のポートと通信を行い、 B) 各バスで複数のタイムスロットを利用して、前記ノードに接続された前記ポ
ートと前記外部リソースとの間で双方向にデータを送信する、 請求項１０に記載のスイッチノード。 - 【請求項１２】 １つのタイムスロット中に、前記スイッチ及び前記リソースインタフェイスカ
ードの一方のみが、前記入力バス及び前記出力バスを介して前記回線カードへデ
ータを送信することが可能となる、請求項１１に記載のスイッチノード。 - 【請求項１３】 前記ポートからの入力データを送信する手段が、 A) 同一ノード上または他のノード上のポートからデータを受信して該データを
前記メモリに格納する手段と、 B) 送信接続テーブルからメモリアドレスを取得する手段と、 C) 該メモリアドレスにより識別されるメモリロケーションにあるデータをその
処理のために前記リソースバスを介して外部リソースへ送信する手段と、 D) 前記スイッチ内に配設されて何れのタイムスロットがデータを有しているか
を内部ホストへ知らせる手段と、 E) 前記内部ホストと、外部リソースの監視制御を実行する外部ホストとの間の
通信を行う手段と、 F) 前記外部ホスト内に配設されて要求されたタスクの実行のために前記外部リ
ソースへデータを送信する手段と を備えている、請求項１２に記載のスイッチノード。 - 【請求項１４】 処理されたデータを受信する手段が、 A) 前記ノードに接続された外部リソースから処理されたデータを受信して該デ
ータをリソースインタフェイスユニットのメモリに格納する手段と、 B) 受信テーブルからメモリアドレスを取得する手段と、 C) 該メモリアドレスにより識別されるメモリロケーションにあるデータを、受
信側ポートが同一ノード又は他のノードの何れにあるかに応じて前記入力バス又
は前記出力バスへタイムスロットベースで送信する手段と を備えている、請求項１３に記載のスイッチノード。 請求項に記載のスイッチノード。 - 【請求項１５】 スイッチノードと外部リソースとの間でデータ交換を行うための方法であって
、前記スイッチノードが、該スイッチノードと加入者回線その他の交換システム
との間の接続のための複数のポートを有する回線カードと、１つのポートから別
のポートへとデータの交換を行うスイッチと、前記回線カードからの交換データ
を前記スイッチへ送るための入力バスと、前記スイッチからの交換データを前記
回線カードへ送るための出力バスと、前記ノードを外部リソースへ接続するリソ
ースインタフェイスカードとを備えたものであり、該方法が、 A) 入力バス又は出力バスの何れかにおいてリソースインタフェイスカード内の
データを受信し、 B) 該データを１つのメモリロケーションに格納し、 C) 送信テーブルから１つのメモリアドレスを選択し、 D) 該選択されたメモリアドレスにより識別されるデータを、その処理のために
、リソースインタフェイスカードに接続されたリソースインタフェイスバスを介
して外部リソースへ送信し、 E) 該外部リソースからの前記リソースインタフェイスカードへデータを返して
該データを受信メモリロケーションに格納し、 F) 受信テーブルからメモリアドレスをランダムに読み出し、 G) 入力バス又は出力バス上に読み出された前記メモリアドレスにおけるデータ
を該何れかのバスのタイムスロットが割り当てられたポートへ送る、 という各ステップを有する、スイッチノードと外部リソースとの間でデータ交換
を行うための方法。 - 【請求項１６】 前記送信ステップが、 A) どのタイムスロットがデータを有しているかを内部ホストに知らせ、 B) 内部ホストと、外部リソースの監視制御を実行する外部ホストとの間で通信
を行い、 C) 要求されたタスクを実行するために外部ホストにより外部リソースへデータ
を送信する、 という各ステップを更に有する、請求項１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/093,583 US6373849B1 (en) | 1998-06-08 | 1998-06-08 | Resource interface unit for telecommunications switching node |
| US09/093,583 | 1998-06-08 | ||
| PCT/US1999/012421 WO1999065268A1 (en) | 1998-06-08 | 1999-06-03 | Resource interface unit for telecommunications switching node |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002524889A true JP2002524889A (ja) | 2002-08-06 |
| JP2002524889A5 JP2002524889A5 (ja) | 2005-06-23 |
| JP3875490B2 JP3875490B2 (ja) | 2007-01-31 |
Family
ID=22239726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000554162A Expired - Fee Related JP3875490B2 (ja) | 1998-06-08 | 1999-06-03 | 遠隔通信スイッチノードのためのリソースインタフェイスユニット |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6373849B1 (ja) |
| EP (1) | EP1086605B1 (ja) |
| JP (1) | JP3875490B2 (ja) |
| AT (1) | ATE341174T1 (ja) |
| AU (1) | AU749264B2 (ja) |
| CA (1) | CA2325539C (ja) |
| DE (1) | DE69933377T2 (ja) |
| WO (1) | WO1999065268A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2337663B (en) * | 1995-03-31 | 2000-02-16 | Inmarsat Ltd | Communication method and apparatus |
| TW405090B (en) * | 1997-04-04 | 2000-09-11 | Ibm | Predictive cache loading by program address discontinuity history |
| US7020736B1 (en) * | 2000-12-18 | 2006-03-28 | Redback Networks Inc. | Method and apparatus for sharing memory space across mutliple processing units |
| US7527638B2 (en) | 2003-12-16 | 2009-05-05 | Depuy Spine, Inc. | Methods and devices for minimally invasive spinal fixation element placement |
| EP2447852A3 (en) * | 2005-04-19 | 2015-01-07 | D.E. Shaw Research, LLC | Scalable method for the evaluation of distance-limited pairwise particle interactions |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8326718D0 (en) | 1983-10-06 | 1983-11-09 | British Telecomm | Announcement system |
| US5390241A (en) * | 1992-12-18 | 1995-02-14 | At&T Corp. | Shared line appearance across a plurality of switching systems |
| US5349579A (en) * | 1993-01-05 | 1994-09-20 | Excel, Inc. | Telecommunication switch with programmable communications services |
| US5539884A (en) * | 1993-05-20 | 1996-07-23 | Bell Communications Research, Inc. | Intelligent broadband communication system and method employing fast-packet switches |
| US5581553A (en) | 1993-08-18 | 1996-12-03 | Intervoice Limited Partnership | Distributed switching architecture |
| US5426694A (en) * | 1993-10-08 | 1995-06-20 | Excel, Inc. | Telecommunication switch having programmable network protocols and communications services |
| US5544163A (en) * | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
-
1998
- 1998-06-08 US US09/093,583 patent/US6373849B1/en not_active Expired - Lifetime
-
1999
- 1999-06-03 AT AT99926158T patent/ATE341174T1/de not_active IP Right Cessation
- 1999-06-03 AU AU42313/99A patent/AU749264B2/en not_active Ceased
- 1999-06-03 WO PCT/US1999/012421 patent/WO1999065268A1/en active IP Right Grant
- 1999-06-03 EP EP99926158A patent/EP1086605B1/en not_active Expired - Lifetime
- 1999-06-03 JP JP2000554162A patent/JP3875490B2/ja not_active Expired - Fee Related
- 1999-06-03 DE DE69933377T patent/DE69933377T2/de not_active Expired - Lifetime
- 1999-06-03 CA CA002325539A patent/CA2325539C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1086605B1 (en) | 2006-09-27 |
| DE69933377D1 (de) | 2006-11-09 |
| WO1999065268A1 (en) | 1999-12-16 |
| AU749264B2 (en) | 2002-06-20 |
| AU4231399A (en) | 1999-12-30 |
| EP1086605A1 (en) | 2001-03-28 |
| ATE341174T1 (de) | 2006-10-15 |
| CA2325539C (en) | 2009-12-22 |
| JP3875490B2 (ja) | 2007-01-31 |
| DE69933377T2 (de) | 2007-08-23 |
| US6373849B1 (en) | 2002-04-16 |
| CA2325539A1 (en) | 1999-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0307401B1 (en) | Method and apparatus for providing variable reliability in a telecommunication switching system | |
| JP3007907B2 (ja) | プログラム可能な通信サービスを提供する通信交換機構 | |
| JPH0573300B2 (ja) | ||
| US6457056B1 (en) | Network interface card controller and method of controlling thereof | |
| JP3869207B2 (ja) | サブレートスイッチング遠隔通信スイッチ | |
| JP2002524889A (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JPH0856394A (ja) | 切換え機能を有する集中ネットワーク交換機 | |
| JPH0342759B2 (ja) | ||
| EP0884883A2 (en) | Improvements in local exchange testing | |
| JPH0870492A (ja) | 切換え機能を有する集中ネットワーク交換機 | |
| US5475678A (en) | Signalling processing system for circuit mode systems of a telecommunications installation | |
| KR0146558B1 (ko) | 본 위치등록기의 고속통신을 위한 광통신 인터페이스 장치의 이중화 방법 | |
| JPS58123258A (ja) | 回線・パケツト併合交換方式 | |
| JP3533186B2 (ja) | 制御メモリのデータ転送装置及び転送方法 | |
| JPH06152598A (ja) | フレ−ム同報転送システム | |
| JPS63200700A (ja) | 時分割交換機の入出力装置接続方式 | |
| JPH0472940A (ja) | Ｉｓｄｎ交換機のｄチヤネルパケツト処理装置 | |
| JPH0443453A (ja) | プロセッサ間通信方式 | |
| JPH0583779A (ja) | Ｄチヤンネル信号制御装置 | |
| JPS63144692A (ja) | デイジタル交換機のパケツト端末収容システム | |
| JPS5911224B2 (ja) | 端末収容方式 | |
| JPH02288438A (ja) | ループ式通信システムのアクセス方式 | |
| JPH09204386A (ja) | 通信制御装置 | |
| JPH01218239A (ja) | 通信方式 | |
| JPS6064593A (ja) | 汎用トランク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060224 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |