[go: up one dir, main page]

JP2002505038A - 半導体デバイスおよびその使用方法 - Google Patents

半導体デバイスおよびその使用方法

Info

Publication number
JP2002505038A
JP2002505038A JP50356199A JP50356199A JP2002505038A JP 2002505038 A JP2002505038 A JP 2002505038A JP 50356199 A JP50356199 A JP 50356199A JP 50356199 A JP50356199 A JP 50356199A JP 2002505038 A JP2002505038 A JP 2002505038A
Authority
JP
Japan
Prior art keywords
semiconductor
region
current
contact
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50356199A
Other languages
English (en)
Inventor
バルチュ、ヴォルフガング
ミットレーナー、ハインツ
シュテファニ、ディートリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2002505038A publication Critical patent/JP2002505038A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/83FETs having PN junction gate electrodes
    • H10D30/831Vertical FETs having PN junction gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 短絡電流を迅速に受容可能な電流値に制限する半導体デバイス、特にシリコンカーバイド(SiC)をベースとする半導体デバイスが提案される。そのために予め定められた飽和電流を超過した際に横方向のチャネル領域(22)が狭窄され、そして電流が飽和電流以下の値に制限される。

Description

【発明の詳細な説明】 半導体デバイスおよびその使用方法 本発明は電流の受動的制限のために適した半導体デバイスおよびその使用方法 に関する。 電気的負荷(機器)に電流を供給するため、負荷は開閉装置を介して給電回路 網の電線路分岐と接続される。特に短絡の場合の過度に大きい電流から負荷を保 護するため、低圧開閉技術では、分岐を保護する断路器(一般に溶融ヒューズが 使用される)と、1ミリ秒(1ms)よりも明らかに長い開閉時間を有する機械 的な電力開閉器とを有する開閉装置が使用される。電線路分岐の中で多くの負荷 が同時に運転され、そしてこれらの負荷のただ1つに短絡が生じたときには、短 絡を生じていない負荷が擾乱されずに引き続いて動作し得ること、そして短絡を 生じた負荷のみが切り離されることは大きな利点を与える。この目的で、各負荷 のすぐ前に接続され、1msよりも明らかに短い時間のうちに、そしてこうして 電線路分岐に対して設けられている電線路保護開閉器の断路器の引き外しの前に 、電流を見込まれる短絡電流から予め定められた非臨界的な過電流値に確実に制 限する電流制限用構成要素(“リミッタ”)が必要である。この電流制限用の構 成要素は、さらに受動的に駆動なしに動作し、また電流制限の場合に構成要素に 生ずる通常700Vまで、場合によっては回路網に関係して1200Vに達する 高い電圧に耐えることができなければならない。その場合に構成要素の中に生ず る損失電力は非常に大きいので、電流制限器が追加的に電流を予め定められた過 電流値よりも明らかに低い値に自動的に減ずることは特に有利である(本質安全 な構成要素)。 市場で入手可能な唯一の受動的な、すなわち駆動部なしで機能する電流制限器 は、BA社からPROLIMといし名称で販売されている装置であり、この装置 は、その中に使用される材料の、粒界における電流依存性の伝導性に基づいてい る。しかし、電流制限のために装置を頻繁に使用すると、電流が制限される電流 飽和値に変化が生ずる。 さもなければ一般に能動的な、すなわち駆動部により操作される電流制限器の みが使用され、これらの電流制限器は電流を検出し、また予め定められた最大電 流値を超過した際に電流を能動的な制御により制限する。ドイツ特許出願公開第 43 30 459号明細書から、半導体を用いたこのような能動的な電流制限器が公知 である。この能動的に電流制限を行う半導体開閉器は、互いに反対向きの表面に それぞれ電極が設けられた、予め定められた導電形の第1半導体領域を有する。 第1半導体領域の中に位置して、両電極の間に逆の導電形の別の半導体領域が互 いに間隔をおいて配置されている。個々の別の半導体領域の間にそれぞれ、第1 半導体領域の両表面に対して垂直に向いた第1半導体領域のチャネル領域(垂直 チャネル)が形成されている。両電極の間の垂直な電流の流れは、これらのチャ ネル領域を通じて導かれ、またそれにより制限される。両電極間の電流の流れを 制御するため、第1半導体領域中の逆導電形にドープされた半導体領域にゲート 電圧が印加され、それによりチャネル領域の抵抗が制御される。 本発明の課題は、臨界的な電流値を超過した際に電流を受動的に制限するため に使用される半導体デバイスを提供することである。またこのような半導体デバ イスを備えた電流制限器を提供することである。 この課題は、本発明によれば、請求の範囲1または請求の範囲3の特徴により 解決される。 請求の範囲1による半導体デバイスは a)第1表面と、この第1表面における少なくとも1つの接触領域とを有する第 1半導体領域と、 b)第1半導体領域と共にpn接合を形成する少なくとも1つの第2半導体領域 と、 c)第1半導体領域の第1表面に配置されており、また第1半導体領域と 共にpn接合を形成する少なくとも1つの第3半導体領域と、 d)第1半導体領域の少なくとも1つの接触領域ならびに第3半導体領域と、 第1半導体領域に接していない表面において接触する第1電極と、 e)第1半導体領域と接触する第2電極と を含んでおり、その際に f)第1半導体領域が両電極間の電流経路の中に位置するチャネル領域を有し、 このチャネル領域が、両電極間の電流が予め定められた飽和電流に到達した 際に、前記のpn接合の空乏層により狭窄され、それによって電流が飽和電 流より小さな制限電流に制限される。 請求の範囲3による半導体デバイスは a)第1表面と、この第1表面上の少なくとも1つの接触領域とを有する第1半 導体領域と、 b)第1半導体領域と共にpn接合を形成する少なくとも1つの第2半導体領域 と、 c)第1半導体領域の各接触領域の上にそれぞれオーム接触を形成し、そして少 なくとも1つの接触領域の外側に位置している第1半導体領域の範囲の上に ショットキ接触を形成する第1電極と、 e)第1半導体領域と、その第1表面において接触する第2電極と を含んでおり、その際 f)第1半導体領域が両電極間の電流経路の中に位置している少なくとも1つの チャネル領域を有し、このチャネル領域が両方の電極の間の予め定められた飽 和電流に到達した際に、一方では前記pn接合の空乏層により、また他方では 前記のショットキ接触の空乏層により狭窄され、それによって電流が飽和電流 以下の制限電流に制限される。 請求の範囲1または請求の範囲3によるこの半導体デバイスは、チャネル領域 中の物理的効果の有利な組み合わせにより自動的に電流、特に短絡電流を受容可 能な電流値、阻止電流(制限電流)に制限する。 半導体デバイスの有利な実施例は、請求の範囲1または請求の範囲3に従属す る請求の範囲にあげられている。電流制限装置に対する半導体デバイスの有利な 使用方法は請求の範囲19および20にあげられている。 特に有利なかつ特に耐降伏性の半導体デバイスの実施例では、第2半導体領域 が第1半導体領域の内部に、接触領域の下側に位置して配置されており、そして 第1半導体領域の第1表面に対して平行な全ての方向に、接触領域よりも先まで 延びている。第2半導体領域中に電荷を蓄積し、またその結果としてそれに続く 両電極における電圧の低下の際にも、チャネル領域の狭窄を持続するために、半 導体デバイスはいま制限電流(阻止電流)を予め定められた制限時間(阻止時間 )にわたって受容可能な電流チャネルとして本質的に維持する能力がある。 第2半導体領域の中に蓄積された電荷の緩和時間、従ってまた半導体デバイス の電流制限特性曲線の中の制限時間は、いま、第1電極と第2半導体領域との間 の電気的連結部を形成することによって適切に設定できる。この連結部のインピ ーダンスが緩和時間を決定する。特に第1電極は直接に、または半導体デバイス ないし別に設けられている電気的連結回路を介して、第2半導体領域の自由表面 と接触させられる。連結インピーダンスを設定するため、特に、第2半導体領域 と接触領域との間のより高いオーム抵抗が、例えば伝導性のポリシリコンの中間 接続により設定される。 半導体デバイスの垂直な構成、従ってまた特に耐電圧性の構成は、第2電極を 第1半導体領域の第1表面と反対側の第2表面に配置することにより達成される 。 第1半導体領域の第1表面に多くの接触領域を設け、それらに第1電極を共通 の電極として対応付けるのが望ましい。 いま接触領域の下側に、第1半導体領域の第1表面に対して平行な全ての方向 に、全ての接触領域の全体よりも先まで広げられており、そして好ましくは電気 的に前記のチャネル領域に対して直列に接続された第1半導体領域の中の別のチ ャネル領域を通って、好ましくは垂直に延びた開口を有する、相互につながった 第2半導体領域が配置されていてよい。 しかし、各接触領域の下側に位置して、付属する第2半導体領域が第1半導体 領域の中に配置されており、それらの間に、電流経路の中で接触領域に対応付け られているチャネル領域のそれぞれ少なくとも1つに電気的に直列に位置してい る第1半導体領域の追加的なチャネル領域が延びていてもよい。 各接触領域が、第1半導体領域のその他の範囲よりも高いキャリア濃度を有す ることは好ましい。 半導体デバイスに用いる半導体として、少なくとも2eVの高い禁制帯を有す る半導体を使用するのが望ましい。この半導体は、電荷蓄積効果に有利に影響す る低い内在的なキャリア濃度(ドーピングなしのキャリア濃度)を有することで 著しく優れている。 電荷蓄積効果は、半導体デバイスの半導体領域に対する半導体材料として、シ リコンカーバイド(SiC)を使用するときに特に大きい。なぜならば、SiC は非常に低い固有のキャリア濃度を有するからである。SiCの他の利点は、そ の高い降伏耐性、わずかな損失電力、高い温度耐性、化学的耐性および高い熱伝 導性である。SiCの好ましいポリ形式は4H、6Hおよび3Cポリ形式である 。SiCに対する好ましいドーピング物質は、pドーピングに対してはホウ素お よびアルミニウム、そしてnドーピングに対しては窒素である。しかし、他の半 導体、特にシリコン(Si)も適している。 第1電極によく適合する材料はニッケル(Ni)である。ポリシリコンまたは 金属、好ましくはタンタル(Ta)、チタン(Ti)またはタングステン(W) のような他の材料も同じく適している。 直流電流制限器は、半導体デバイスの一方の電極が電流源と、そして他方の電 極が負荷と電気的に接続可能であることにより実現される。 交流電流制限器は、2つの半導体デバイスを逆直列に電流源と電気的負荷との 間に接続することにより実現される。第2半導体領域中での電荷の蓄積は、電流 が交流電圧の極性交換の際に、常に再びスイッチオンされることを阻止する。 図面を参照して本発明をさらに説明する。 図1には2つの逆直列に接続されている半導体デバイスと2つのそれぞれ逆並 列に接続されている保護ダイオードとを有する本発明による交流電流制限器が、 図2にはpn接合により下方から、そしてショットキ接触により上方から境界 を定められた横方向チャネル領域を有する半導体デバイスが、 図3には横方向および垂直方向のチャネル領域と表面における絶縁体領域とを 有する半導体デバイスの実施例が、 図4にはセルデザインを有する半導体デバイスの平面図が、 図5には縁部に電気的に接触し、かつ埋め込まれた半導体領域を有する半導体 デバイスが、 図6には逆直列に接続された2つの半導体デバイスを有する交流電流制限器が 、 図7には図6による交流電流制限器において測定された特性曲線が、そして 図8には電線路分岐の中に交流電流制限器を有する開閉装置が示されている。 図1および2に示す半導体デバイスは、それぞれn形(電子伝導)の第1半導 体領域2と、p形(正孔伝導)の第2半導体領域3とを含んでいる。第1半導体 領域2は、好ましくは平らな表面10を有する。第2半導体領域3は、この表面 20の下側に位置して第1半導体領域2の中に埋め込まれており、また少なくと もその第1半導体領域2の表面20の方に向いた側で横方向に、すなわち第1半 導体領域2の表面20に対して本質的に平行に延びている。好ましくは、第2半 導体領域3は、第1半導体領域2の表面20へのドーピング物質粒子のイオン打 込みにより形成される。望ましいドーピングプロフィルは、場合によって用いら れる打込みマスクを考慮に入れて、イオンエネルギーによるイオン打込みの際の 侵入プロフィルにより設定される。特にそのことから、打込まれた半導体領域3 の深さ、すなわちこの第2半導体領域3の第1半導体領域2の表面20からの間 隔と、第2半導体領域3の垂直な、すなわち第1半導体領域2の表面20に対し て垂直に測られた寸法Dとが明らかである。しかし半導体領域2および3を製造 するために、相応の半導体層のエピタキシャル成長と、それに続いくこれらの層 のパターニングとを行うこともできる。第1半導体領域2の垂直な寸法Dは、特 に約0.1μmと約1.0μmとの間の大きさである。図示されている断面の中 で、第1半導体領域2の表面20に対して平行な第2半導体領域3の横方向の寸 法はBで示されており、そして一般に約10μmと約30μmとの間に選ばれて いる。第1半導体領域2と、それと逆導電形にドープされた第2半導体領域3と の間にpn接合が形成されており、その空乏層(空間電荷層、キャリアの不足し た帯域)は、参照符号23を付して破線で記入されている。pn接合の空乏層2 3は第2半導体領域3の全体を囲んでいる。p領域およびn領域の中のpn接合 の寸法は、その際既知のように、ドーピング濃度から生ずるキャリア濃度に応じ て、ポアッソン法則および電荷保存の原理ならびにpn接合に与えられている電 圧(電位差)に従って決まる。 第1半導体領域2の表面20には、図1および図2のようにオーム接触のため の接触領域5が設けられている。オーム接触領域5は、好ましくは第1半導体領 域2よりも高い濃度に、またそれと等しい導電形、図示の実施例ではn+にドー プされている。図示されている断面内での接触領域5の横方向の寸法はbにより 示されており、また第1半導体領域2の表面20に対して平行な全方向において 第2半導体領域3の横方向の寸法Bよりも小さい、通常接触領域の横方向の寸法 bは、約6μmと約28μmとの間である。第2半導体領域3および接触領域5 は互いに相対的に、第1半導体領域2の表面20に対して垂直な突起の中におい て、接触領域5の突起が完全に第2半導体領域3の突起の内側に位置するように 配置されている。 接触領域5の自由表面50の上に、導電性の材料から成る第1電極7が配置さ れている。第1電極7は境を接する半導体表面の上にも延びている。 図1による実施例では、第1電極7が接触領域5の上にオーム接触を形成し、 そして第1半導体領域2の表面20上にショットキ接触を形成する。その空乏層 は参照符号70を付して示されており、そして破線で記入されている。このこと は、例えばドーピングの際の接触領域5および第1半導体領域2のキャリア濃度 の適当な設定により達成される。第1半導体領域2および接触領域5がそれぞれ 特に好ましい半導体材料であるシリコンカーバイド(SiC)から成っているな らば、特に約1・1019cm-3を越える接触領域5のドーピング物質濃度および 約2・1016cm-3よりも小さい第1半導体領域2のドーピング物質濃度が選ば れる。その場合、第1電極7に対してニッケル(Ni)を材料として使用するこ とは有利である。 それに対し図2による実施例では、第1半導体領域2の表面20上に、第1半 導体領域2と逆の導電形、すなわち図示の実施例ではp形であり、好ましくは同 じくイオン打込みにより形成された第3半導体領域4が配置されている。第1半 導体領域2と、第3半導体領域4との間にpn接合が形成されており、その空乏 層は参照符号24を付して示され、破線で記入されている。第1電極7は第3半 導体領域4の上にも延びており、接触領域5の上にも、そして第3半導体領域4 の上にもオーム接触を形成する。 一方において第1半導体領域2の表面20に配置され、第1電極7により形成 される図1によるショットキ接触または図2による第3半導体領域4と、他方に おいて第2半導体領域3との間に、それぞれ横方向に延びる半導電性のチャネル 領域22が、第1半導体領域2中に位置して形成されている。接触領域5の相異 なる側にあるチャネル領域22の横方向の寸法L1およびL2は等しい大きさで あってもよいし、相異なる大きさであってもよい。典型的には、チャネル長さL 1およびL2は、約1μmと約5μmとの間の寸法を持つ。チャネル領域22の 垂直な、すなわち表面20に対して垂直方向の寸法は、一般に約0.1μmと約 1μmとの間に選ばれる。チャネル領域22の中に延びる図1中の空乏層23お よび70と、図2中の空乏層23および24とは、キャリアの著しい不足により 第1半導体領域2よりも著しく高い電気抵抗を有するので、チャネル領域22の 、下方からは空乏層23により、また上方からは図1中の空乏層70および図2 中の空乏層24により境界付けられている内部範囲のみが電流を導く能力を有す る。チャネル領域22の、この電流を導く内部範囲の垂直な寸法はdで示されて いる。 図2において第3半導体領域4は、両方の半導体領域3および4が一方の側で チャネル長さL1に沿って、また他方の側でチャネル長さL2に沿って、第1半 導体領域2の表面20への投影像の中で重なり合うように、第2半導体領域3に 対して横方向にずらして配置されている。第3半導体領域4は横方向に接触領域 5を囲み、そして図示の実施例の中で直接に接触領域5と境を接しており、従っ て横方向の寸法L1、L2、bおよびBに関し、L1+b+L2=Bが成り立つ 。しかし接触領域5は、第3半導体領域4から横方向に間隔をおいて配置しても よい。 図1および図2に示す両実施例では、さらに図2中にのみ図示する第2電極6 が設けられており、この第2電極6は、チャネル領域22が両方の電極の間の電 流通路の中に位置するように配置されている。この第2電極は、例えば第1半導 体領域2の第1表面20に配置されていてもよいし(横方向構成)、図5中に示 すように第1半導体領域2の、第1の表面20と反対側の他の表面21に配置さ れていてもよい(垂直方向構成)。 第2電極6と第1電極7との間に、半導体デバイスの動作電圧が与えられる。 図1および図2による実施例では、第1電極7は動作電圧源の陰極と、そして第 2電極6は陽極と接続されている。半導体デバイスの導電形を交換する際には、 動作電圧の極性を相応に交換すればよい。 導通方向に動作電圧を与えらた際の半導体デバイスの挙動は、半導体デバイス を通って流れる電極6と7との間の電流Iに関連する。この電流Iは両方の電極 6と7との間を、矢印により示されている電流方向に先ずほぼ横方向に第1半導 体領域2の中のチャネル領域22を通って流れ、次いで、図2による実施例では ほぼ垂直に、第1半導体領域2の内部範囲を通って流れる。電流Iの上昇と共に 電極6と7との間の順方向電圧降下が増大するので、第2半導体領域3および図 1によるショットキ接触または図2による第3半導体領域4は、第2電極6に対 して負にバイアスされる。増大する導通降下電圧は、より高い阻止電圧として第 1半導体領域2と第2半導体領域3との間のpn接合に、そして図4によるショ ットキ接触または図5における第3半導体領域4に作用し、それによって空乏層 23および70または24の拡大を引き起こす。このことはチャネル領域22の 半導電性の範囲の断面積の減少および相応の抵抗上昇という結果を伴う。特定の 臨界的な電流値(飽和電流)Isatに到達した際に、空乏層23および70また は24は接触し合い、この結果チャネル領域22は完全に狭窄する。チャネル領 域22の中の電気抵抗が顕著に高くなるので、電流は飽和状態に入り、そして電 極6と7との間の電圧が不変であれば、飽和電流値Isatにとどまる。半導体デ バイスの飽和電流Isatは、チャネル領域22の幾何学的寸法、特にその横方向 の寸法L1およびL2および垂直な寸法dによりそしてドーピングにより決定さ れるチャネル領域22のキャリア濃度により、所望の値に設定される。 それに対し例えば短絡の場合のように、電極6と7との間の順方向電圧が引き 続いて上昇する場合には、電流Iが飽和電流値Isatに到達した後に、チャネル 領域22の中の電力損失が上昇し、またチャネル領域22の温度が上昇する。チ ャネル領域22中の内部温度の上昇と共に、チャネル領域22を覆っている空乏 層23および70または24の中にとどまっているキャリアの移動度が減少する 。チャネル領域22の伝導性がこうして引き続いて低下し、その結果として電極 6と7との間の導通電圧降下の上昇が空乏層23および70または24から溢れ 出る可動のキャリアを増大させるという結果を伴う。この帰還結合効果に基づい て、半導体デバイスは短絡の場合のように電流が著しく増大するときも、迅速に 、明らかに飽和電流Isatよりも小さく、たかだかその0.2倍であり(Isat≧ 5 IB)、また高い順方向電圧の到達の際に本質的に、典型的に約60Vと約12 00V(例えばまた700V)との間に位置する所望の順方向降伏電圧に対する 半導体デバイスの阻止電流に相当した非臨界的な電流値(制限電流)IBに制限 する。 埋め込まれた第2半導体領域3の周りの空乏層23中に、蓄積された空間電荷 が半導体の固有のキャリア濃度に関係してとどまる。この電荷蓄積により第2半 導体領域3中の電位が、両電極6と7との間の電圧が再び減少する際にも十分に 保たれ、そしてチャネル領域22が閉じられた状態にとどまる。こうして半導体 デバイスにより、阻止電流IBへの電流Iの迅速かつ確実な制限が達成される。 半導体デバイスの半導体領域2、3および4を構成する半導体はシリコンカー バイド(SiC)である。それに伴い電荷蓄積効果は特に大きい。SiCに対す る好ましいドーピング物質は、pドーピングに対してはホウ素およびアルミニウ ム、そしてnドーピングに対しては窒素である。 第1半導体領域2、第2半導体領域3および第3半導体領域4のドーピングは 、両方の電極6と7との間に電圧が阻止方向に与えられたときの半導体デバイス の阻止能力を決定する。 半導体領域4および5の前記のイオン打込みの後に、一般に格子欠陥を減らす ため、熱的な治癒を施される。イオン打込みの代わりに、接触領域5および第の 半導体領域4を製造するため、相応の半導体層のエピタキシァル成長およびそれ に続くこれらの層のパターニング(例えばメサ構造)または特にシリコンの際に は拡散プロセスも使用される。 図3は、第1半導体領域2が基板27と、その上に配置され、エピタキシャル 成長により形成され、さらに基板27と等しい導電形およびそれと同等のまたは それよりも低いキャリア濃度を有する半導体層26とから成る半導体デバイスを 示す。半導体層26の表面20に、互いに等しく、しかし望ましくは半導体層2 6よりも高い濃度にドープされた多数の接触領域5が互いに間隔をおいて配置さ れており、それらのうちの2つだけが図示されている。接触領域5の下側に位置 して、半導体層26の中に、半導体層26と逆の導電形にドープされたそれぞれ 第2半導体領域3または関連する第3半導体領域4のそれぞれ部分領域が埋め込 まれている。接触領域5の間には、それぞれ横方向に間隔をおいて、そして好ま しくは等しい間隔aをおいて、半導体層26と逆の導電形にドープされた第3半 導体領域4が、半導体層26の表面20上に配置されている。第3半導体領域4 からの接触領域5の横方向間隔aは、一般に約1μmと約3μmとの間である。 半導体層26の自由な表面、接触領域5および第3半導体領域5は、第1電極 7として、好ましくは金属またはポリシリコンから成る導電性の層により接触さ れている。 半導体領域3および4は、それぞれ第1半導体領域2の表面20に対してほぼ 横方向に延びている。各半導体領域4は、表面20に対して垂直な方向に沿う投 影像の中で、半導体領域3のそれぞれ2つと、そして各半導体領域3は半導体領 域4のそれぞれ2つと重なっている。それにより、図1中に示すように、横方向 に延びる横方向チャネル長さL1またはL2のチャネル領域22が、半導体層2 6中において、各第2半導体領域3と、各第3半導体領域4との間にそれぞれ形 成されている。埋め込まれている第2半導体領域3の横方向の寸法は、B=b+ 2a+L1+L2である。基板27の、半導体層26と反対側の面の上に、第1 半導体領域2の第2表面21として第2電極6が配置されている。電極6と電極 7との間に半導体デバイスの動作電圧が与えられる。埋め込まれている半導体領 域3は、横方向に互いに、好ましくは等しい間隔Aをおいて配置されており、ま たは関連する第2半導体領域3の中にそれぞれ横方向の寸法Aを有する開口が形 成されている。第2半導体領域3の間に、その結果、横方向の寸法Aおよび垂直 方向の寸法Dを有し、表面20に対してほぼ垂直に延びる第1半導体領域2の各 チャネル領域29が形成されている。各チャネル領域29中の半導電の範囲は、 半導体層26および第2半導体領域3により形成されるpn接合の、図示されて いない空乏層により制限されている(図4中にも図示)。垂直なチャネル領域2 9の横方向の寸法Aは、好ましくは両方の電極6と7との間に与える最大阻止電 圧(逆方向電圧)が、少なくとも十分に、第2半導体領域3の下面における半導 体領域2と3との間のpn接合が耐える最大の内部阻止電圧に相当するよう小さ く選ばれている。このことは阻止状態における等電位線の少なくとも十分に平ら な経過に相当する(減ぜられた電圧逆増幅率)。横方向の寸法Aに対する典型的 な値は、1μmと10μmとの間の値である。 導通方向の極性の動作電圧を与えると、電極7と電極6との間に電流Iが、先 ず横方向のチャネル領域を通って、次いで表面20に対して実際上垂直方向に半 導体領域26の中の垂直なチャネル領域29を通ってそして次いで垂直に半導体 層26および基板27を通って第2電極6へ、図示の矢印に沿って流れる。 図4は半導体デバイスの実施例を、電極および絶縁体を除いた状態にある半導 体表面の平面図で示す。セルデザインにおいて、少なくとも近似的に正方形の多 くのセルが設けられている。これらのセルは、それぞれ第1半導体領域2として のnドープされた半導体層の中に打込まれた接触領域5としての、辺の長さbの 正方形として形成され、またn++ドープされたソース領域と、n++接触領域5を 間隔aをおいて囲むpドープされた第3半導体領域4と、接触領域5の下側に打 込みにより埋め込まれたpドープされた第2半導体領域3(破線で示されている )とから成っている。表面40を有する第3半導体領域4は、好ましくは表面5 0を有する接触領域5と、第1半導体領域2の表面20の、接触領域5を囲む部 分範囲とに対する正方形状の開口部を例外として、第1半導体領域2の全表面2 0に打込まれている。幅L1またはL2の正方形状の重なり範囲の中において、 第3半導体領域4の下側および第2半導体領域3の上側に、それぞれチャネル領 域22が形成されている。埋め込まれている第2半導体領域3を共通の電位にお くため、この第2半導体領域3は第1半導体領域2の中の、特に交差状に延びて いるpドープされた接続部8および9を介して互いに接続されている。接続部8 および9と、隣の第3半導体領域4との間に、幅Aを持つ一種の菱形模様の形態 で、表面40または20に対して垂直に延びるそれぞれ連続的なチャネル領域2 9が第1半導体領域2の中に位置して、第3半導体領域4の下側に配置されてい る。電流Iは接触領域(ソース領域)5から先ず横方向に水平に横方向チャネル 領域22を通って、そして続いて近似的に垂直方向に隣接する垂直チャネル29 を通って流れる。 SiCから成る半導体に対しては、全ての実施例で、一般に下記のドーピング 濃度が選ばれる 第1半導体領域2、特に半導体層26に対しては約2・1017cm-3(約6 0Vの阻止電圧に対して)から、約2・1016cm-3(約700Vの阻止電圧に 対して)を経て、約6・1015cm-3(約1200Vの阻止電圧に対して)まで の範囲内、基板27に対して明らかに1018cm-3以上、そして第2半導体領域 3および第3半導体領域4に対して約1・1018cm-3と約2・19cm-3との間 、好ましくは約5・1018cm-3、また接触領域5に対して約1・1019cm-3 以上。シリコンの中では、これらのドーピング濃度は一般に100により除算す る必要がある(2桁だけ小さい)。 半導体デバイスについての説明した全ての実施例は、種々のトポロジーで、特 にセルデザインまたは櫛歯状の構造で構成可能である。 図5は、図3による実施例の発展例を示す。半導体層26はその縁において、 例えばエッチングプロセスにより半導体材料を除去することにより、互いにつな がりあって打込みにより形成された第2半導体領域3の下まで除去されている。 第2半導体領域3の露出した表面上に、端子60が被着されている。この端子6 0は電気的接続体61を介して第1電極7と電気的に接続されている。この電気 的接続体61を介して、第2半導体領域3が表面20において第3半導体領域4 に接続されている。電気的接続体61は半導体デバイス上に集積されていてもよ いし、特に中間に回路が介在した外部配線であってもよい。この電気的接続61 の電気的インピーダンスの選定により、短絡の場合に第2半導体領域3の中に蓄 積される電荷の定められた緩和時間(電荷流出時間)が設定される。一般に電気 的接続61は第1電極7よりも高い電気抵抗を有し、またそのためにより高い抵 抗のポリシリコン導電部を含んでいる。露出された第2半導体領域23に続いて 、第2半導体領域3と形は等しいが、それよりもキャリア濃度が低い平らな縁終 端33が表面における電界の強さを減ずるために設けられる。図5に対する変形 例では、打込まれた第2半導体領域3の接触は、半導体デバイスの内部範囲の中 でも行われる。 ショットキ接触を有する実施例と、第1半導体領域2の表面20における第3 半導体領域4との追加的なpn接合を有する実施例とを組み合わせて、第1電極 7への導電性を制限するために相並んでショットキ接触および追加的なpn接合 を第1半導体領域2の同一の表面20に設けることも可能である。 これまでに説明した半導体デバイスは、卓越した方法で短絡直流電流を制限す るために適しており、またその際に本質安全な駆動部なしで、即ち受動的に動作 するユニポーラな構成要素である。直流電流制限器として半導体デバイスを設計 することにより、定格電流範囲およびなお許容すべき通常の過電流範囲の上側に 位置し、これらの電流範囲を越えると半導体デバイスが自動的に電圧を受け入れ ることにより、それよりも低い阻止電流IBに電流を制限する所望の飽和電流Is at が設定される。 交流電圧に対しても好適な、図示しない実施例では、図1ないし5の1つによ る第1半導体デバイスと、逆方向電圧に対する第1ダイオードとから成る直列回 路と、図1ないし5の1つによる第2半導体デバイスと逆方向電圧に対する第2 ダイオードとから成る別の直列回路とが逆並列に接続される。両方のダイオード はpn整流ダイオードであってもよいし、特にSiCベースのショットキダイオ ードであってもよい。この交流電流制限器の特性曲線は、その場合にダイオード の閾値電圧を有する。 交流電流制限器の特に有利な実施例を図6に示す。図3と類似の構成を持つ2つ の同種の半導体デバイスが、両方の半導体デバイスのそれぞれ1つが短絡半波( 電流極性)を制限するように、逆直列に接続されている。そのために両半導体デ バイスの第1電極7および7’は、電気接続体を介して互いに電気的に接続され ており、そして両方の第1電極6および6’は、それぞれ交流電圧の極と電気的 に接続されている、最も外側の第3半導体領域4または4’は、表面20または 20’における電界の強さの低減およびバッシベーションのために、半導体層2 6または26’と逆の導電形にドープされた平らな縁終端33により囲まれてい る。第2半導体領域3および3’の中の電荷蓄積効果は、短絡の場合に、電流が 阻止電流IBに制限された状態にとどまるように、後続の交流電圧周期の間にス イッチオンが繰り返されることを防止する。 SiC中に形成された、図6の交流電流制限器において測定された電流‐電圧 特性曲線が、図7に示されている。この特性曲線は、電流を制限する部品として の半導体デバイスのぬきんでて優れた適性を示す。0V近辺の定格電圧範囲にわ たる定格電流範囲の中において、交流電流制限器は非常にわずかな導通抵抗、従 ってまた非常にわずかな導通損失を有するオーム的な挙動を示す、正の飽和電圧 +Usatの際の飽和電流Isatおよび負の飽和電圧+Usatの際の飽和電流−Isat に到達した際に、電圧Uの絶対値が短絡の場合のようにさらに増大するならば、 電流Iは制限電流+IBまたは−IBに制限される。 図8は電気的負荷12に対する交流電圧供給網、例えば建物設備の相Rと接地 電位Mpとの間の電線路分岐17の中に設けられた開閉装置を示す。この開閉装 置は、特に図1ないし6の1つにより構成された電子式の交流電流制限器13と 、交流電流制限器13の2つの端子13A、13Bとの間の電圧降下を取出す過 電圧引外し器16と、交流電流制限器13と直列に負荷12の前方において、電 線路分岐17の中に接続されている開閉リレー14とを含んでいる。開閉リレー 14は、短絡の場合に電圧供給網(R)から負荷12を電気的に切り離すため、 電流制限器13における限界電圧を超過した際に過電圧引外し器16により引外 される。開閉リレー14は、その際その接触部が電流制限時のアークにより負担 をかけられないよう、特に速く動作しなくてよい。なぜならば、本発明による電 子式の交流電流制限器13は、1ミリ秒よりも明らかに短い時間中に非常に素速 く電流を制限するからである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュテファニ、ディートリッヒ ドイツ連邦共和国 デー―91088 ブーベ ンロイト ハンス―ビルクマイル―シュト ラーセ 7

Claims (1)

  1. 【特許請求の範囲】 1.半導体デバイスにおいて、 a)第1表面(20)と、この第1表面(20)における少なくとも1つの接触 領域(5)とを有する第1半導体領域(2)と、 b)第1半導体領域(2)と共にpn接合を形成する少なくとも1つの第2半導 体領域(3)と、 c)第1半導体領域(2)の第1表面(20)に配置され、そして第1半導体領 域(2)と共にpn接合を形成する少なくとも1つの第3半導体領域(4) と、 d)第1半導体領域(2)の少なくとも1つの接触領域(5)ならびに第3半導 体領域(4)と、第1半導体領域(2)と境を接していない表面(40)にお いて接触する第1電極(7)と、 e)第1半導体領域(2)と接触する第2電極(8)と を含んでおり、その際 f)第1半導体領域(2)が両方の電極(6、7)の間の電流経路の中に位置す るチャネル領域(22)を有し、このチャネル領域が、両電極(6、7)の間 における予め定められた飽和電流に到達した際に、前記pn接合の空乏層(2 3、24)により狭窄され、それによって電流が飽和電流の下側の制限電流に 制限される ことを特徴とする半導体デバイス。 2.第3半導体領域(4)が、接触領域(5)を第1半導体領域(2)の第1表 面(20)に対して平行に囲んでいることを特徴とする請求の範囲1による半導 体デバイス。 3.特に請求の範囲1による半導体デバイスにおいて、 a)第1表面(20)と、この第1表面(20)における少なくとも1つの接触 領域(5)とを有する第1半導体領域(2)と、 b)第1半導体領域(2)と共にpn接合を形成する少なくとも1つの第2半導 体領域(3)と、 c)第1半導体領域(2)の各々の接触領域(5)の上にそれぞれオーム接触 を形成し、そして少なくとも1つの接触領域(5)の外側に位置している第1 半導体領域(2)の範囲の上にショットキ接触を形成する第1電極(7)と、 e)第1半導体領域(2)と接触する第2電極(8)と を含んでおり、その際 f)第1半導体領域(2)が両方の電極(6、7)の間の電流経路の中に位置し ているチャネル領域(22)を有し、このチャネル領域が両方の電極(6、 7)の間の予め定められた飽和電流に到達した際に、一方では前記のpn接 合の空乏層(23)により、また他方では前記のショットキ接触の空乏層( 70)により狭窄され、それによって電流が飽和電流の下側の制限電流に制 限される ことを特徴とする半導体デバイス。 4.第2半導体領域(3)が第1半導体領域(2)の内部に位置して接触領域( 5)の下側に配置されており、第1半導体領域(2)の第1表面(20)に対し て平行に、全ての方向に接触領域(5)よりも先まで延びていることを特徴とす る請求の範囲1ないし3の1つによる半導体デバイス。 5.第2電極(8)が第1半導体領域(2)の第1表面(20)と反対向きの第 2表面(21)に配置されていることを特徴とする請求の範囲1ないし4の1つ による半導体デバイス。 6.第1半導体領域(2)が、その第1表面(20)に多くの接触領域(5)を 有することを特徴とする請求の範囲1ないし5の1つによる半導体デバイス。 7.接触領域(5)の下側に、第1半導体領域(2)の第1表面(20)に対し て平行な全ての方向に、全ての接触領域(5)の全体よりも先まで広がる、相互 につながった第2半導体領域(3)が配置されていることを特徴とする請求の範 囲6による半導体デバイス。 8.各接触領域(5)の下側において、第2半導体領域(3)が第1半導体領域 (2)の中に配置されていることを特徴とする請求の範囲4または7による半導 体デバイス。 9.互いに連結した第2半導体領域(3)中の開口を通って、それぞれ第1半導 体領域(2)のチャネル領域(29)が延びており、これらのチャネル領域が電 流経路の中で、接触領域(5)に対応付けられたチャネル領域(22)の、それ ぞれ少なくとも1つに電気的に直列に位置していることを特徴とする請求の範囲 7による半導体デバイス。 10.接触領域(5)に対応付けられている第2半導体領域(3)の間に、第1 半導体領域(2)の追加的なチャネル領域(29)が延びており、これらのチャ ネル領域が電流経路の中で、接触領域(5)に対応付けられたチャネル領域(2 2)のそれぞれ少なくとも1つに電気的に直列に接続されていることを特徴とす る請求の範囲8による半導体デバイス。 11.追加的なチャネル領域(29)が、第1表面(20)に対してほぼ垂直に 延びていることを特徴とする請求の範囲10による半導体デバイス。 12.半導体領域(2、3、4)が少なくとも2eVの禁制帯域を有する半導体 から形成されていることを特徴とする請求の範囲1ないし11の1つによる半導 体デバイス。 13.半導体領域(2、3、4)がシリコンカーバイド(SiC)から形成され ていることを特徴とする請求の範囲12による半導体デバイス。 14.第2電極(7)が少なくとも部分的にニッケルから成っていることを特徴 とする請求の範囲1ないし13の1つによる半導体デバイス。 15.第1電極(7)が各第2半導体領域(3)に、第2半導体領域(3)中の 蓄積された電荷に対して予め定められた緩和時間が生ずるように、電気的に連結 されていることを特徴とする請求の範囲1ないし14の1つによる半導体デバイ ス。 16.第1電極(7)および/または第1電極(7)と,各第2半導体領域(3 )との間の電気的接続(61)が,少なくとも部分的にポリシリコンから成って いることを特徴とする請求の範囲15による半導体デバイス。 17.第1半導体領域(2)が各接触領域(5)の中で,その他の範囲の中にお けるよりも高いキャリア濃度を有することを特徴とする請求の範囲1ないし16 の1つによる半導体デバイス。 18.飽和電流が少なくとも制限電流の5倍の大きさであることを特徴とする請 求の範囲1ないし17の1つによる半導体デバイス。 19.電流源(R)と電気的負荷(12)との間の直流電流を制限するための電 流制限器(13)に対する請求の範囲1ないし18の1つによる少なくとも1つ の半導体デバイスの使用方法において、半導体デバイスの電極(7)が電流源( R)と、また他方の電極(8)が負荷(12)と電気的に接続可能であることを 特徴とする半導体デバイスの使用方法。 20.電流源(R)と電気的負荷(12)との間の交流電流を制限するための電 流制限器(13)に対する請求の範囲1ないし18の1つによる少なくとも2つ の半導体デバイスの使用方法において、2つの半導体デバイスが逆直列に電流源 (R)と負荷(12)との間に接続されていることを特徴とする半導体デバイス の使用方法。
JP50356199A 1997-06-24 1998-06-15 半導体デバイスおよびその使用方法 Pending JP2002505038A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19726678A DE19726678A1 (de) 1997-06-24 1997-06-24 Passiver Halbleiterstrombegrenzer
DE19726678.9 1998-02-05
PCT/DE1998/001619 WO1998059377A1 (de) 1997-06-24 1998-06-15 Halbleiter-strombegrenzer

Publications (1)

Publication Number Publication Date
JP2002505038A true JP2002505038A (ja) 2002-02-12

Family

ID=7833424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50356199A Pending JP2002505038A (ja) 1997-06-24 1998-06-15 半導体デバイスおよびその使用方法

Country Status (6)

Country Link
US (1) US6232625B1 (ja)
EP (1) EP0992069B1 (ja)
JP (1) JP2002505038A (ja)
CN (1) CN1258381A (ja)
DE (2) DE19726678A1 (ja)
WO (1) WO1998059377A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018168776A1 (ja) * 2017-03-14 2020-05-14 Agc株式会社 熱サイクルシステム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
US6607950B2 (en) * 2000-03-30 2003-08-19 Interuniversitair Microelektronic Centrum (Imec) MIS transistors with a metal gate and high-k dielectric and method of forming
FR2815173B1 (fr) * 2000-10-11 2003-08-22 Ferraz Shawmut Composant limiteur de courant, dispositif de limitation de courant en comportant application, et procede de fabrication de ce composant limiteur de courant
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10213534B4 (de) * 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
ATE514190T1 (de) * 2003-03-19 2011-07-15 Infineon Technologies Ag Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
EP1935028B1 (en) * 2005-09-12 2019-11-13 Nissan Motor Company Limited Semiconductor device and method of manufacturing the same
DE102005046922A1 (de) * 2005-09-30 2007-03-01 Siemens Ag Schaltungsanordnung mit einem sicher getrennten berührbaren Teil
DE102005046920B4 (de) * 2005-09-30 2007-07-12 Siemens Ag Antrieb mit einem Elektromotor und einer Motorelektronik
DE102006034589B4 (de) * 2006-07-26 2008-06-05 Siemens Ag Strom begrenzende Halbleiteranordnung
DE102006045312B3 (de) * 2006-09-26 2008-05-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1285915A (fr) 1960-09-15 1962-03-02 Perfectionnements aux dispositifs semi-conducteurs dits tecnetrons à résistance négative et aux procédés de leur fabrication
FR92860E (fr) * 1960-09-15 1969-01-10 Teszner Stanislas Perfectionnements aux dispositifs semiconducteurs dits tecnetrons a résistance négative et aux procédés de leur fabrication.
JPS5941871A (ja) * 1982-08-31 1984-03-08 Matsushita Electronics Corp 接合型電界効果半導体装置
JPS5952882A (ja) * 1982-09-20 1984-03-27 Matsushita Electronics Corp 接合型電界効果トランジスタ
JPS5965486A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 接合型電界効果トランジスタ
SE435436B (sv) * 1983-02-16 1984-09-24 Asea Ab Tvapoligt overstromsskydd
US5077589A (en) * 1990-03-23 1991-12-31 Motorola, Inc. MESFET structure having a shielding region
DE9411601U1 (de) * 1993-09-08 1994-10-13 Siemens AG, 80333 München Strombegrenzender Schalter
AU4942993A (en) * 1993-09-08 1995-03-27 Siemens Aktiengesellschaft Current limiting device
US5543637A (en) 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP3983285B2 (ja) * 1994-12-20 2007-09-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ 供給電圧により負荷を動作させる回路
US5629536A (en) * 1995-11-21 1997-05-13 Motorola, Inc. High voltage current limiter and method for making
DE19548443A1 (de) * 1995-12-22 1997-06-26 Siemens Ag Halbleiteranordnung zur Strombegrenzung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018168776A1 (ja) * 2017-03-14 2020-05-14 Agc株式会社 熱サイクルシステム

Also Published As

Publication number Publication date
DE59805430D1 (de) 2002-10-10
EP0992069A1 (de) 2000-04-12
EP0992069B1 (de) 2002-09-04
CN1258381A (zh) 2000-06-28
WO1998059377A1 (de) 1998-12-30
DE19726678A1 (de) 1999-01-07
US6232625B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP2570022B2 (ja) 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
US6034385A (en) Current-limiting semiconductor configuration
JP3288115B2 (ja) 半導体部品
JP4210110B2 (ja) 半導体装置
CN111466032B (zh) 碳化硅半导体装置以及电力变换装置
JP3294895B2 (ja) 半導体デバイス
US20040173801A1 (en) Schottky diode having overcurrent protection and low reverse current
JP2002505038A (ja) 半導体デバイスおよびその使用方法
US6781195B2 (en) Semiconductor bidirectional switching device and method
CN106688103A (zh) 半导体装置
JPWO2019123717A1 (ja) 炭化珪素半導体装置および電力変換装置
US5747841A (en) Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
EP0583037B1 (en) A semiconductor protection component
JP4307565B2 (ja) 半導体装置及びその使用方法
EP1098371B1 (en) A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
JPH10321879A (ja) 炭化けい素ダイオード
US20090294892A1 (en) Edge Termination for Semiconductor Devices
JP2001522528A (ja) 特に短絡の際に交流電流を制限するための装置
JP2000269518A (ja) 電力用半導体素子及び半導体層の形成方法
JP3686285B2 (ja) ショットキーダイオードおよびそれを用いた電力変換装置
JP2988047B2 (ja) 半導体装置
Godignon et al. Current limiting power device based on a 4 layer structure
Tournier et al. Simulation study of a new current limiting device: a vertical alpha-SiC etched JFET-Controlled Current Limiter
JPS61125088A (ja) 双方向性電力fet
KR19990069585A (ko) 트라이악 소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090514