[go: up one dir, main page]

JP2002368168A - 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置 - Google Patents

半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置

Info

Publication number
JP2002368168A
JP2002368168A JP2001177883A JP2001177883A JP2002368168A JP 2002368168 A JP2002368168 A JP 2002368168A JP 2001177883 A JP2001177883 A JP 2001177883A JP 2001177883 A JP2001177883 A JP 2001177883A JP 2002368168 A JP2002368168 A JP 2002368168A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
composite
copper
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001177883A
Other languages
English (en)
Inventor
Yasutoshi Kurihara
保敏 栗原
Yasuo Kondo
保夫 近藤
Takumi Ueno
巧 上野
Toshiaki Morita
俊章 守田
Kenji Koyama
賢治 小山
Takashi Suzumura
隆志 鈴村
Kazuhiko Nakagawa
和彦 中川
Kunihiro Fukuda
州洋 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001177883A priority Critical patent/JP2002368168A/ja
Priority to US10/083,158 priority patent/US6579623B2/en
Priority to TW091104488A priority patent/TW569412B/zh
Priority to KR1020020016793A priority patent/KR20020095048A/ko
Priority to EP02006688A priority patent/EP1267400A3/en
Publication of JP2002368168A publication Critical patent/JP2002368168A/ja
Priority to US10/428,787 priority patent/US20030201530A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12063—Nonparticulate metal component
    • Y10T428/12069—Plural nonparticulate metal components
    • Y10T428/12076—Next to each other
    • Y10T428/12083—Nonmetal in particulate component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、製造時あるいは運転時に生ず
る熱応力ないし熱歪を軽減し、各部材の変形，変性，破
壊の恐れがなく、信頼性が高く、低コストの半導体装置
を得るのに有効な半導体装置用複合部材、それを用いた
絶縁型半導体装置、又は非絶縁型半導体装置を提供する
ことである。 【解決手段】本発明の半導体装置用複合部材は、銅マト
リックス中に亜酸化銅からなる粒子を分散させた複合金
属板で、該複合金属板の表面が金属層により被覆され、
該複合金属板と該金属層とで構成される界面に厚さ０.
５μｍ 以上の銅層が介在することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用複合部
材、それを用いた絶縁型半導体装置、又は非絶縁型半導
体装置に関する。
【０００２】
【従来の技術】従来、半導体素子基体を支持する部材は
非絶縁型半導体装置の一電極を兼ねる場合が多かった。
例えば、パワートランジスタチップを銅ベース上にＰｂ
−Ｓｎはんだ材により一体化搭載したパワートランジス
タ装置では、銅ベース（金属支持部材）はトランジスタ
のコレクタ電極と支持部材を兼ねる。このような半導体
装置では、数アンペア以上のコレクタ電流が流れ、トラ
ンジスタチップは発熱する。この発熱に起因する特性の
不安定性や寿命の低化を避けるため、銅ベースは熱放散
のための部材を兼ねる。また、高耐圧化及び高周波化さ
れ、大電流を流すことの可能な半導体チップを銅ベース
に直接ろう付け搭載した場合は、熱放散中継部材として
だけでなくはんだ付け搭載部の良好な信頼性を確保する
上でも銅ベースの役割は一層重要になる。
【０００３】また、半導体装置の全ての電極を金属支持
部材から電気的に絶縁し、もって半導体装置の回路適用
上の自由度を増すことのできる絶縁型半導体装置におい
て、全ての電極は絶縁部材により金属支持部材を含む全
てのパッケージ部材から、絶縁されて外部へ引き出され
る。そのために、一対の主電極が回路上の接地電位から
浮いている使用例であっても、電極電位とは無関係にパ
ッケージを接地電位部に固定できるので、半導体装置の
実装が容易になる。
【０００４】絶縁型半導体装置においても、半導体素子
を安全かつ安定に動作させるためには、半導体装置の動
作時に発生する熱をパッケージの外へ効率良く放散させ
る必要がある。この熱放散は通常、発熱源である半導体
素子基体からこれと接着された各部材を通じて気中へ熱
伝達させることで達成される。絶縁型半導体装置ではこ
の熱伝達経路中に、絶縁体，半導体基体を接着する部分
等に用いられた接着材層、及び金属支持部材を含む。
【０００５】また、半導体装置を含む回路の扱う電力が
高くなるほど、あるいは要求される信頼性（経時的安定
性，耐湿性，耐熱性等）が高くなるほど、完全な絶縁性
が要求される。ここで言う耐熱性には、半導体装置の周
囲温度が外因により上昇した場合のほか、半導体装置の
扱う電力が大きく、半導体基体で発生する熱が大きくな
った場合の耐熱性も含む。
【０００６】一方、絶縁型半導体装置では一般に半導体
素子基体を含むあるまとまった電気回路が組み込まれる
ため、その回路の少なくとも一部と支持部材とを電気的
に絶縁する必要がある。例えば、第１先行技術としての
“半導体・通信用ＤＢＣ基板”：電子材料（vol.４４，
Ｎo.５）,６５〜６９頁(１９８９年）には、Ｓｉチップ
を両面に銅板が接合されたＡｌＮセラミックス基板（以
下、銅張りＡｌＮ基板と言う）に搭載したアッセンブリ
を、銅支持部材にはんだ材によりろう付け一体化したパ
ワーモジュール装置が示されている。
【０００７】上記第１先行技術において、銅張りＡｌＮ
基板はＡｌＮの持つ高熱伝導性（１９０Ｗ／ｍ・Ｋ），
低熱膨張率（４.３ppm／℃），高絶縁性（１０１５Ω・
cm）等の特長と、銅の持つ高熱伝導性(４０３Ｗ／ｍ・
Ｋ)，高電気伝導性(１.７×１０-6Ω・cm）等の特長と
を組合わせたもので、電流密度が高く、発熱の著しい電
力用半導体素子基体（Ｓｉ：３.５ppm／℃）を直接はん
だ付け搭載し、優れた放熱性と信頼性を備えたモジュー
ル装置を得るのに有効な部品である。
【０００８】一般に、銅張りＡｌＮ基板は、これにはん
だ付け搭載された半導体素子基体、又はこれに形成され
た電気回路を銅支持部材から電気的に絶縁するととも
に、半導体基体から冷却フィンに至る熱流路を形成して
その放熱効果を高める役割を担う。また、銅張りＡｌＮ
基板によれば、熱膨張率の小さい半導体基体を特別な熱
膨張緩和材（例えば、ＭｏやＷ）を用いずに直接銅張り
ＡｌＮ基板上に搭載できるため、パワーモジュール装置
の部品点数や組込み工数を削減できる。
【０００９】第２先行技術としての特開平８−１１１５
０３号公報には、Ｓｉチップを銅張りＡｌＮ基板に搭載
したアッセンブリを、Ｍｏからなる支持部材にはんだ材
によりろう付け一体化した半導体電流制御装置が開示さ
れている。本先行技術において、銅張りＡｌＮ基板はこ
れと熱膨張率が略近似したＭｏ支持部材（５.１ppm／
℃）にはんだ付け搭載されているため、これら部材間の
はんだ接続部は優れた信頼性を有し、放熱性劣化の防止
に有効に作用する。
【００１０】第３先行技術としての特公平７−２６１７
４号公報には、サイリスタチップをアルミナ基板に搭載
したアッセンブリを、Ａｌ又はＡｌ合金にＳｉＣセラミ
ックス粉末を分散させた複合材（以下、Ａｌ／ＳｉＣ複
合材と言う）からなる支持部材に搭載した半導体モジュ
ール装置が開示されている。本先行技術において、アル
ミナ基板（７.５ppm／℃）はこれと熱膨張率が略近似し
たＡｌ／ＳｉＣ複合材支持部材（２.１３ppm℃）に搭載
されているため、これら部材間の接続部は優れた信頼性
を有し、放熱性劣化の防止に有効に作用する。
【００１１】第４先行技術としての特開平９−１７９０
８号公報には、Ｓｉチップを銅張りＡｌＮ基板にはんだ
付け搭載したアッセンブリを、板状であってその主面に
おいて、Ｃｕ層（熱伝導率：４０３Ｗ／ｍ・Ｋ，熱膨張
率：１６.７ppm℃）とインバ層（Ｆｅ−３６ｗｔ％Ｎ
ｉ，熱伝導率：１５Ｗ／ｍ・Ｋ，熱膨張率：１.５ppm／
℃）が交互にストライプ状パターンを形成するように積
層された複合材（以下、ストライプ状複合材と言う）か
らなる支持部材にはんだ材によりろう付け一体化した半
導体装置が開示されている。本先行技術において、銅張
りＡｌＮ基板はこれと熱膨張率が略近似したストライプ
状複合材支持部材(６.１〜９.２ppm／℃）にはんだ材に
よりろう付け搭載されているため、これら部材間のはん
だ接続部は優れた信頼性を有し、放熱性劣化の防止に有
効に作用する。
【００１２】第５先行技術としての“半導体基板用クラ
ッド材ＣＩＣ”：日立電線株式会社カタログ（ＣＡＴ．
Ｎo.Ｂ１−１０５），（１９９３年４月）には、インバ
層の両面にＣｕ層をクラッドした複合材（以下、クラッ
ド材と言う、４.０〜１０.６ppm ／℃）からなる半導体
基板用パワートランジスタ用ヒートシンク材が開示され
ている。本先行技術において、クラッド材はＳｉチップ
をはんだ材によりろう付け搭載した銅張りＡｌＮ基板を
支持する部材として用いることが可能である。この場合
も、銅張りＡｌＮ基板とクラッド材支持部材の熱膨張率
が整合されているため、これら部材間のはんだ接続部は
優れた信頼性を有し、放熱性劣化の防止に有効に作用す
る。
【００１３】一方、上述した銅張りＡｌＮ基板のような
セラミック絶縁基板を用いない形態の絶縁型半導体装置
であっても、支持部材上には半導体基体を含む電気回路
が設けられるため、この回路と支持部材の間は電気的に
絶縁されている必要がある。例えば、第６先行技術とし
ての風見明による“ＭＩＳＴ基板”：工業材料(ｖol.３
０，Ｎo.３），２２〜２６頁（１９８３年）には、両面
にアルマイト層（１４〜３０μｍ）を形成したアルミニ
ウム板（１〜２mm）の一方の面上に、エポキシ系絶縁層
（２８μｍ）を介して銅箔（３５μｍ）を形成した混成
集積回路装置用基板が開示されている。また、上記銅箔
を選択エッチングして回路配線を施した混成集積回路装
置用基板上に、はんだ材のろう付けによりパワー半導体
素子及び受動素子が搭載された混成集積回路装置が開示
されている。
【００１４】第７先行技術としてのN. Sakamoto らによ
る“An Improvement on SolderJoint Reliability for
Aluminum Based IMST Substrate”：ＩＭＣ １９９２Pr
oceedings、５２５〜５３２頁(１９９２年）には、上記
混成集積回路装置用基板上にＰｂ−６０ｗｔ％Ｓｎ系は
んだ材によりパワートランジスタ素子やセラミック製コ
ンデンサ及びチップ抵抗を搭載し、これらの搭載素子を
アルミニウムと同等の熱膨張率（２５ppm ／℃）を持つ
エポキシ樹脂によりモールド封止した構造のハイブリッ
ドＩＣ装置が開示されている。
【００１５】上記第６及び７先行技術例に基づく混成集
積回路装置やハイブリッドＩＣ装置は、半導体素子基体
の発熱量又はサイズがあまり大きくない場合には、混成
集積回路装置用基板上に半導体素子基体を直接はんだ材
によってろう付け搭載できるため、簡素な実装構造をと
り得る。
【００１６】一般に、半導体素子基体は載置部材上に融
点の比較的低いろう材により接着される。例えば、第８
先行技術としての特開平４−４９６３０号公報には、Ｓ
ｎ−Ｓｂ系合金ろう材であって、Ｎｉ，Ｃｕ及びＰを共
に含有した半導体装置組み立て用合金ろう材が開示され
ている。この場合、ＳｎにＳｂを添加することによって
ろう材自体の機械的強度を高め、はんだ層と被接着部材
の表面との界面にＮｉ−ＳｎあるいはＣｕ−Ｓｎの金属
間化合物が生成されるのを抑えるため、半導体装置の信
頼性向上が可能になると言う。
【００１７】第９先行技術としての特公平３−３９３７
号公報には、半導体素子とこれを支持する載置部材とを
ロウ材でロウ付けした半導体装置において、ロウ材の組
成を重量比８７〜９２.４％の錫と重量比７.０〜１０.
０％のアンチモンと重量比０.６〜３.０％のニッケルよ
り構成する半導体装置が開示されている。この技術によ
れば、ロウ材の機械的強度が高く、銅と錫の合金の生成
が抑制され、半導体装置の信頼性が高くなると言われ
る。
【００１８】上記第８及び９先行技術に基づくろう材を
用いて回路素子を搭載した絶縁型又は非絶縁型半導体装
置は、近年の環境保全に対するアプローチ、即ち鉛フリ
ーはんだ化の目的に沿った装置になり得る。
【００１９】
【発明が解決しようとする課題】半導体装置における発
熱量が少なく、要求される信頼性がさほど高くない場合
には、装置を構成する部材としてどのような材料を用い
ても問題はない。しかし、発熱量が大きく高い信頼性が
要求される場合には、適用されるべき部材は選択されね
ばならない。
【００２０】一般に、絶縁型半導体装置では第１先行技
術のように、Ｓｉチップをはんだ材によりろう付け搭載
した銅張りＡｌＮ基板を、同様のろう付けにより銅支持
部材と一体化している。ここで、熱伝導率の高い銅板が
支持部材として用いられる理由は、銅張りＡｌＮ基板か
ら伝達される熱流を広げて放熱効果を高める役割を持た
せるためである。
【００２１】この場合、銅支持部材と銅張りＡｌＮ基板
の間の熱膨張率差が大きいことに起因して、はんだ層の
破壊，熱流路の遮断，絶縁基板の破壊に基づく信頼性低
下を生じやすい。具体的には、 （１）銅張りＡｌＮ基板と銅支持部材の熱膨張率が互い
に異なるため、これらの一体化物には残留熱応力ないし
熱歪が発生する。銅張りＡｌＮ基板と銅支持部材がＰｂ
−６０ｗｔ％Ｓｎはんだ材によりろう付けされる際、ろ
う材の融点以上に加熱した後室温まで冷却する熱処理を
受ける。この場合、各部材がろう材の凝固点で互いに固
定されたまま各部材固有の熱膨張率に従って収縮し、接
着部に熱応力ないし熱歪が残留するとともに変形を生ず
る。一般に、電力用半導体基体はサイズが大きく、ま
た、パワーモジュール装置では複数の半導体基体や他の
素子も搭載されるので、絶縁基板の面積やろう付け面積
も大きくなる。このため、上記残留熱応力ないし熱歪が
大きく、各部材の変形も促進されやすい。モジュール装
置に稼働時の熱ストレスが繰返し与えられ、上記残留熱
応力ないし熱歪に重畳されると、はんだ層の疲労破壊に
よる熱流路の遮断と機械的に脆い性質を持つ絶縁基板の
破損を生ずる。このような事柄は、モジュール装置の正
常な動作を阻害するだけでなく、特に絶縁基板の破損は
安全上の問題にもつながる。 （２）銅張りＡｌＮ基板と銅支持部材の熱膨張率が互い
に異なるため、これらの一体化物には反りを発生する。
モジュール装置に反りを生ずると、これを冷却フィンに
取付ける際熱伝導グリースの装填が均一になされない。
この結果、銅支持部材と冷却フィン間の熱的係合が良好
になされず、この経路の放熱性が損なわれ、モジュール
装置の正常な動作を困難にする。また、モジュール装置
を冷却フィン上にネジ締め搭載した場合には、新たな外
力の印加により絶縁基板の破損が助長される。
【００２２】上記（１）及び（２）の課題は第２〜５先
行技術のように、熱膨張率を銅張りＡｌＮ基板のそれに
整合させた支持部材の選択により解決が可能である。し
かし、これらの支持部材を適用する場合には、第１先行
技術には無い新たな課題を生ずる。即ち、部材製作上の
問題点や支持部材を半導体装置に組込む上での問題点，
放熱上の問題点、そしてコスト上の問題点である。具体
的には、 （ａ）Ｍｏ支持部材（第２先行技術） Ｍｏ素材は稀少金属であり、元々コストの高い材料であ
る。これに加えて、高融点で機械的加工が困難な程に硬
い金属である。したがって、Ｍｏインゴットを得たり所
望の形状・寸法を得るためには、多大の経済的不利益を
伴う。 （ｂ）Ａｌ／ＳｉＣ複合材支持部材（第３先行技術） この支持部材はＳｉＣセラミックス粉末からなる多孔質
プリフォームにＡｌを主成分とする液体金属を含浸させ
ることにより、Ａｌを主成分とするマトリックス金属中
にＳｉＣ粉末を分散させた形態とする。これを銅張りＡ
ｌＮ基板にろう付けするためには、Ａｌ／ＳｉＣ複合材
表面にはんだ材との冶金的係合を可能にするメタライズ
処理がなされなければならない。しかし、パワーモジュ
ール装置の支持部材のようにサイズの大きい部材の場合
は、平坦で寸法精度の高い複合材は得られにくい。この
ため、複合材は所望の形状や寸法を得るため、機械的表
面加工の後にＮｉめっき等のメタライズ処理がなされ
る。この際、機械加工表面にはＡｌの領域とともにＳｉ
Ｃ粒子も露出する。Ｎｉめっき層はＳｉＣ粒子表面には
析出しにくく、あるいは析出しても強固には接着してい
ない。この点が部材製作上の問題点として挙げられる。
【００２３】このため、後続のはんだ付けを始めとする
熱工程で、ＳｉＣ−Ｎｉめっき界面で剥離，ふくれ等の
望ましくない現象を生ずる。この点は、半導体装置の放
熱性やはんだ接合部の信頼性を確保する上で不利益な結
果をもたらす。この点が半導体装置に組込む上での問題
点である。
【００２４】したがって、複合材の製作が困難であるこ
とに加えて、得られる半導体装置の性能や歩留りにおい
ても悪影響を被ることとなり、経済的不利益は無視でき
ないものとなる。 （ｃ）ストライプ状複合材支持部材（第４先行技術） この複合材は、ストライプ状Ｃｕ層が熱の流入側である
銅張りＡｌＮ基板から放出側である支持部材裏面まで連
続的に連なっている点で、比較的優れた放熱効果が得ら
れる。しかし、所望の形状や寸法を得るため、複合材の
機械加工（例えば、圧延）が必要になる。この際、Ｃｕ
層とインバ層が交互に整然と配置されたストライプ状の
構成が崩れて、Ｃｕ層とインバ層の配置上の規則性を失
い、ランダムなパターンになりやすい。この点が部材製
作上の問題点である。
【００２５】また、ストライプ状複合材はストライプ方
向とその直角方向では物性が異なる。特に、熱膨張率の
違いは、銅張りＡｌＮ基板をはんだ材によりろう付けし
た際に一体化物の反りを生ずる原因となる。これによる
反りはＡｌＮ基板にまでも及び、ＡｌＮ基板そのものの
破壊そして半導体装置の絶縁性を損なう。加えて、半導
体装置を冷却フィンにネジ締めする際、更に過大な応力
を発生させる。これによっても、ＡｌＮ基板の破壊と絶
縁性の低下を伴う。これらの点が半導体装置に組込む上
での問題点である。
【００２６】したがってこの場合も、複合材製作が困難
であることに加えて、得られる半導体装置の性能や歩留
りにおいても悪影響を被ることとなり、経済的不利益を
生ずる。 （ｄ）クラッド材（第５先行技術） クラッド材はインバ層の両面にＣｕ層を配置している
が、この複合材を平坦に保つためには、両面のＣｕ層が
同じ厚さに保たれなければならない。しかし、厚さのア
ンバランスが存在すると、それが微妙な量であっても平
坦な支持部材は得られない。この点が部材製作上の問題
点である。
【００２７】この欠点はストライプ状複合材の場合と同
様に、銅張りＡｌＮ基板をはんだ付けした際の一体化物
に反りを発生させる原因となる。これがＡｌＮ基板の破
壊、加えて半導体装置を冷却体にネジ締めする際のＡｌ
Ｎ基板の破壊と絶縁性低下につながる。これらの点が半
導体装置に組込む上での問題点である。
【００２８】また、クラッド材では、両側のＣｕ層は中
央のインバ層で分離されている。インバ層の熱伝導率
（１５Ｗ／ｍ・Ｋ）は小さいため、この層は銅張りＡｌ
Ｎ基板から流入する熱を支持部材裏面へ伝達するのを阻
害するように作用する。この点も半導体装置に組込む上
での欠点になる。
【００２９】第６及び７先行技術に基づく混成集積回路
装置やハイブリッドＩＣ装置（以下、絶縁型半導体装置
と言う）の場合は、熱膨張率の小さい搭載部品、例え
ば、半導体素子基体：３.５ppm／℃（Ｓｉ）が、熱膨張
率の大きい回路基板（Ａｌ：２３ppm ／℃）上にＰｂ−
Ｓｎ系はんだ材のろう付けにより固着される。ろう付け
部は搭載部品を基板上の所定位置に固定するとともに、
半導体装置における配線及び放熱路の役割を担う。しか
し、上記半導体装置には稼働時や休止時に伴う熱ストレ
スが繰り返し印加され、最終的にろう付け部の熱疲労破
壊を生ずるに至る。特に、樹脂モールド封止が必要な場
合にこの樹脂の熱膨張率が混成集積回路用基板に対して
適切に調整されていないと、両者の接合界面に過大な残
留応力が内在することとなる。これに半導体装置の稼働
時の熱応力が重畳されると、ろう付け部の熱疲労破壊が
一層加速される。以上の熱疲労破壊が進むと、断線，熱
放散路の遮断等の悪影響を生ずる。この結果、半導体装
置はその回路機能を失う。したがって第６及び７先行技
術に基づく装置の第１の課題は、半導体素子基体と回路
基板の間の熱膨張率差に基づく過大な応力を緩和する手
段が必要となる点である。
【００３０】半導体装置における熱発生量が少なく、要
求される信頼性がさほど高くない場合には、半導体基体
をどのような回路基板に搭載しても問題はない。しか
し、発熱量が大きく高い信頼性が要求される場合には、
半導体基体が搭載される部分の構造は適切に選択されね
ばならない。第６及び７先行技術に基づく回路基板は、
アルミニウム板上にエポキシ絶縁層を介して銅箔配線を
形成した断面構造を有している。発熱源としての半導体
基体が上記回路基板に直接ろう付け搭載された場合は、
半導体基体から放出される熱はろう材層，銅箔配線層，
エポキシ絶縁層及びアルミニウム板を順次経由して外部
へ放出される。このような搭載構造を採った場合の放熱
性は一般的にはさほど高くない。これは、熱伝導率の小
さいエポキシ絶縁層が放熱経路に介在しているからであ
る。放熱性が十分でない場合は、稼働時における半導体
基体はより高温となって熱暴走を生じ、半導体装置とし
ての回路機能喪失，半導体基体自体の破壊，回路の断線
や短絡，エポキシ絶縁層の絶縁劣化等の好ましくない現
象を生ずる。したがって第６及び７先行技術に基づく装
置の第２の課題は、半導体素子基体と回路基板の間の放
熱経路に伝熱を助ける手段が必要となる点である。
【００３１】本発明の目的は、上述の問題点を解決し、
製造時あるいは運転時に生ずる熱応力ないし熱歪を軽減
し、各部材の変形，変性，破壊の恐れがなく、信頼性が
高く、低コストの半導体装置を得るのに有効な半導体装
置用複合部材、それを用いた絶縁型半導体装置、又は非
絶縁型半導体装置を提供することである。
【００３２】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置用複合部材は、銅マトリックス中に亜酸
化銅からなる粒子を分散させた複合金属板で、該複合金
属板の表面が金属層により被覆され、該複合金属板と該
金属層とで構成される界面に厚さ０.５μｍ 以上の銅層
が介在することを特徴とする。
【００３３】上記目的を達成する本発明絶縁型半導体装
置は、半導体基体が支持部材上に絶縁部材を介して搭載
された半導体装置又は半導体基体が支持部材上に絶縁部
材と中間金属部材を順次介して搭載された半導体装置で
あり、該支持部材と該中間金属部材の少なくとも一方
が、銅マトリックス中に亜酸化銅からなる粒子を分散さ
せた複合金属板で、該複合金属板の表面が金属層により
被覆され、該複合金属板と該金属層とで構成される界面
に厚さ０.５μｍ 以上の銅層が介在した半導体装置用複
合部材で構成されることを特徴とする。
【００３４】上記目的を達成する本発明の非絶縁型半導
体装置は、半導体基体が支持部材上に直接又は支持部材
上に中間金属部材を介して搭載された半導体装置であ
り、該支持部材と該中間金属部材の少なくとも一方が、
銅マトリックス中に酸化銅からなる粒子を分散させた複
合金属板で、該複合金属板の表面が金属層により被覆さ
れ、該複合金属板と該金属層とで構成される界面に厚さ
０.５μｍ 以上の銅層が介在した半導体装置用複合部材
で構成されることを特徴とする。
【００３５】半導体装置用複合部材における主要な特徴
は、銅マトリックス中に亜酸化銅からなる粒子を分散さ
せた複合金属板の表面が金属層により被覆され、該複合
金属板と該金属層とで構成される界面に厚さ０.５μｍ
以上の銅層が介在している点にある。また、該複合部材
を用いた絶縁型半導体装置又は非絶縁型半導体装置にお
ける主要な特徴は、該支持部材と該中間金属部材の少な
くとも一方が、銅マトリックス中に亜酸化銅からなる粒
子を分散させた複合金属板の表面が金属層により被覆さ
れ、該複合金属板と該金属層とで構成される界面に厚さ
０.５μｍ 以上の銅層が介在した複合部材で構成されて
いる点にある。
【００３６】このような特徴が付与されていることに基
づいて、後述するような絶縁型又は非絶縁型半導体装置
の強固な接合性の確保，放熱性の維持，信頼性の維持等
が図られる。
【００３７】
【発明の実施の形態】以下、実施例により本発明を詳細
に説明する。
【００３８】〔実施例１〕本実施例では、半導体装置用
複合部材について説明する。
【００３９】本発明半導体装置用複合部材１２５におけ
るマトリックス材１２５Ａは、熱伝導率の高い点から銅
（Ｃｕ，熱伝導率：４０３Ｗ／ｍ・Ｋ，熱膨張率：１
６.７ppm ／℃）が選択される。この点は半導体基体か
ら放出された熱流が優先的にマトリックス領域を経由し
て効率良く外部へ放出されるのに重要な意味を持つ。し
かし、銅の熱膨張率が大きい点は熱膨張率の小さい周辺
部材との信頼性の高い一体化を図る上での欠点となる。
【００４０】一方、マトリックス材１２５の中に分散さ
れる粒子１２５Ｂには、熱膨張率の低い観点から亜酸化
銅(Ｃｕ2Ｏ，熱伝導率：６.６Ｗ／ｍ・Ｋ，熱膨張率：
２.７ppm ／℃）が選択される。亜酸化銅粒子１２５Ｂ
は、上記複合部材１２５の見かけの熱膨張率が大きくな
るのを抑制する働きを有するが、複合部材１２５の見か
けの熱伝導率を低くする欠点も併せ持つ。
【００４１】以上の銅マトリックス１２５Ａと亜酸化銅
粒子１２５Ｂが混在した複合部材１２５は、それぞれの
素材の持つ欠点を互いに補完しあう。本発明における半
導体装置用複合部材１２５の母材１２５′は、図１に示
す断面模式図のように、銅マトリックス１２５Ａ中に亜
酸化銅粒子１２５Ｂを分散させた基本構成になってい
る。この場合、半導体装置用複合部材１２５の物性値
(熱膨張率及び熱伝導率)は、銅マトリックス１２５Ａと
亜酸化銅１２５Ｂの中間の値（熱伝導率：１５０Ｗ／ｍ
・Ｋ，熱膨張率：１０.５ppm／℃，組成：Ｃｕ−５０vo
lＣｕ2Ｏ）を有している。図２は複合部材の組成と熱伝
導率の関係を示すグラフ、図３は複合部材の組成と熱膨
張率の関係を示すグラフを示す。複合部材１２５の熱伝
導率と熱膨張率は亜酸化銅１２５Ｂの含有比率を増すに
つれて共に低下する傾向を示している。これらの図を参
照すると、例えば組成：Ｃｕ−５０vol％Ｃｕ2Ｏなる複
合部材１２５は、熱伝導率：１４０Ｗ／ｍ・Ｋと優れた
放熱性を維持したまま、熱膨張率：約１０.０ppm／℃と
半導体基体（Ｓｉ：３.５ppm／℃）や銅張りＡｌＮ基板
（４.３ppm／℃）の熱膨張率に近接させることができ
る。本実施例における複合部材は半導体素子基体やセラ
ミック基板のように熱膨張率の低い材料だけでなく、Ｃ
ｕ材やＡｌ材のように熱膨張率の高い材料とも強固かつ
信頼性高く接合できることが必要である。このような観
点から選択される複合部材の熱膨張率は７ないし１２.
５ppm／℃である。また、本実施例における複合部材は
半導体素子基体から放出される熱の放散路に配置されて
効率良く熱伝達する役割を持つ。この観点では、複合部
材の熱伝導率は可能な限り高いことが望ましいけれど
も、実用上は７０Ｗ／ｍ・Ｋ以上であればよい。図２及
び図３を参照すると、熱膨張率：７ないし１２.５ppm／
℃と熱伝導率：７０Ｗ／ｍ・Ｋ以上が得られる複合部材
の組成はＣｕ−（２４〜７０）vol％Ｃｕ2Ｏである。
【００４２】分散された亜酸化銅粒子１２５Ｂはランダ
ムに配置されており、複合部材の母材１２５′の全体を
マクロに観察する上ではどの部分をサンプリングしても
亜酸化銅粒子１２５Ｂの濃度あるいは占有体積率は同じ
である。この点より、複合部材１２５の物性特に熱膨張
率や熱伝導率は基本的に等方性になることが理解され
る。しかし、後述するように、銅マトリックス１２５Ａ
中に亜酸化銅粒子125Ｂを分散させた複合部材１２５
は、圧延法や鍛造法による加工が容易な材料である。こ
のような手法によって得られた複合部材１２５は、銅マ
トリックス１２５Ａや亜酸化銅粒子１２５Ｂは例えば圧
延方向に沿って規則的に配列するため、熱膨張率や熱伝
導率には方向性が生ずる。
【００４３】複合部材１２５は、最終的には異種部材
（例えば半導体基体や絶縁部材等）とろう付けされて使
用される。この際、高い信頼性が要求されない場合は、
これらの異種部材は複合部材１２５Ａそのものに直接ろ
う付けすることにより一体化されてもよい。この場合の
複合部材１２５のろう付け表面には、銅マトリックス１
２５Ａと亜酸化銅粒子１２５Ｂの両者が露出した状態で
存在している。この結果、銅マトリックス１２５Ａの露
出表面では強固にろう付けされるが、亜酸化銅粒子１２
５Ｂの露出部では強固なろう付けはなされない。この理
由は、亜酸化銅粒子１２５Ｂの部分では、後述するはん
だ材に対するぬれ性が低いためである。したがって、強
固なろう付けを付与するためには、複合部材の母材１２
５′の表面には、はんだ材に対する良好なぬれ性を付与
するための手段を施す必要がある。
【００４４】このような理由から、本実施例複合部材の
母材１２５′の表面には、金属層１２５ＣとしてのＮｉ
層がめっき法により形成されている。Ｎｉめっき層125
Ｃの厚さは望ましくは０.４μｍ 以上であることが好ま
しい。また、Ｎｉめっき層１２５Ｃの厚さは必要に応じ
て任意の厚さを選択し得るけれども、過度に厚過ぎると
Ｎｉめっき層１２５Ｃ及びその近傍の内蔵応力や歪が大
きくなって剥離等の不具合を生じやすくなる。このよう
な不具合の発生を避けるためには、Ｎｉめっき層１２５
Ｃの厚さは１００μｍ以下に調整されることが望まし
い。Ｎｉめっき層１２５Ｃはコスト的に有利なめっき法
によって形成できるとともに、母材１２５′の品質を良
好に維持するのに適している。また、Ｎｉ層１２５Ｃの
代替として、Ｓｎ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｚｎの群
から選択された金属層を用いることや、Ｎｉ層からなる
金属層の表面にＳｎ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｚｎの
群から選択された金属層を設けることがが可能である。
【００４５】この金属層１２５Ｃはぬれ性付与の他に、
母材１２５′の表面の品質を保つ役割を有している。し
かしながら、（ａ）めっき形成された金属層１２５Ｃは
母材１２５′の表面に析出している銅マトリックス１２
５Ａや亜酸化銅粒子１２５Ｂとさほど強固には接合され
ていない。また、（ｂ）めっき生成された金属層125Cと
母材１２５′の界面には内部応力が残留するとともに、
（ｃ）金属層１２５Ｃの表面にはめっき工程で導入され
た汚染物質を有している。（ａ）は金属層125Cの母材１
２５′からの剥離を誘発する原因になり、半導体装置の
放熱信頼性に直接悪影響を与える問題になる。そのた
め、金属層１２５Ｃと母材１２５′との界面は強固に接
合されている必要がある。（ｂ）の問題も金属層１２５
Ｃの母材１２５′からの剥離を助長するため、界面応力
の残留は極力排除されなければならない。更に、（ｃ）
による汚染物質ははんだ材に対するぬれ性付与を困難に
するため、金属層１２５Ｃの表面は清浄に維持されてい
なければならない。本実施例の複合部材１２５は、銅マ
トリックス１２５Ａと亜酸化銅粒子１２５Ｂで構成され
る材料に特有の上記（ａ）〜（ｃ）の課題を解決できる
構成になっている。
【００４６】本実施例の複合部材１２５の特に特徴的な
点は、母材１２５′と金属層125Ｃで構成される界面領
域に銅からなる界面層１２５Ｄが介在していることであ
る。銅界面層１２５Ｄは界面領域にあって母材１２５′
と金属層１２５Ｃの接合を強固に保つ接着剤の役割を有
するもので、母材１２５′の高温のもとでの還元反応に
よって生成されたものである。この点がもうひとつの特
徴であり、後述するように上記（ａ）〜（ｃ）の課題解
決に寄与している。これらの点について以下に詳述す
る。
【００４７】銅マトリックス１２５Ａと亜酸化銅粒子１
２５Ｂが混在した本発明複合部材１２５は、次の（Ａ）
あるいは（Ｂ）のプロセスによって作製される。 （Ａ）粉末焼結法 所定量のＣｕ粉末とＣｕＯ粉末とからなる混合粉末を一
般的な方法（例えばＶ型ミキサー又はボールミルによる
混合）により作製し、これにより得た所定量の混合粉末
を所定形状及び寸法に調整された金型に充填した後３９
２ないし９８０ＭＰａ(４０００〜１００００kg／cm2）
の圧力を印加して混合粉末からなるプリフォームを形成
する。この際、Ｃｕ粉末やＣｕＯ粉末の粒子は圧力印加
によって変形し、粉末粒子相互間は変形による機械的結
合を生ずる。このため、セラミックス粉末のプリフォー
ムを得る場合のように粒子間結合性を維持させるための
有機バインダを用いる必要がない。次いで、プリフォー
ムは不活性雰囲気、特に好ましくは窒素又はアルゴン中
で９７５℃に加熱（時間：３ｈ，昇温速度：５℃／min
）することにより焼結される。この際、焼結体はプリ
フォーム段階のサイズより約３０％収縮する。また、焼
結の進行にともなって、出発材料としてのCuOは周辺の
Ｃｕに酸素を供給したり、あるいは周辺のＣｕがＣｕＯ
の酸素を奪う。この結果出発材料としてのＣｕＯは式１
の反応によりＣｕ2Ｏ となる。ＣｕＯは高温状態でＣｕ
と共存する場合はＣｕ2Ｏ に変態する方が熱的に安定に
なる。
【００４８】
【式１】ＣｕＯ＋２Ｃｕ → Ｃｕ2Ｏ＋Ｃｕ 引き続き、焼結体は直接に又は必要に応じて熱間又は冷
間圧延，切断，研削等の機械的加工を経て、金属層（例
えばＮｉ層）１２５Ｃの形成（例えばめっき）工程に移
される。金属層１２５Ｃは前述したように半導体装置用
として必須な所定の性質を複合部材１２５に付与するの
に重要な役割を持つ。 （Ｂ）鋳造法 所定量のＣｕインゴットを再結晶性アルミナ製タンマン
を被覆した黒鉛ルツボ中にチャージし、これを大気中の
誘導加熱（１２５０〜１３５０℃）によりＣｕを溶解す
る。次いで、このＣｕメルトに所定量のＣｕ2Ｏ粉末
（平均粒径：１.２μｍ）を添加して撹拌した後、所定
形状の金型に鋳造する。この過程を経て得られるインゴ
ットは、銅マトリックス１２５Ａに亜酸化銅粒子１２５
Ｂが分散された金属組織を有する複合材母材１２５′と
なる。引き続き、鋳造して得た複合材インゴットを熱間
圧延により所定厚さに調整するとともに、所定形状及び
寸法になるように機械研削した後、粉末焼結法の場合と
同様の金属層（例えばＮｉ層）１２５Ｃの形成（例えば
めっき）工程に移される。この場合も、金属層１２５Ｃ
は半導体装置用として必須な所定の性質を複合部材１２
５に付与するのに重要な役割を持つ。
【００４９】上述の方法により得られた複合部材１２５
は後続の半導体装置製造過程においてはんだ付けが施さ
れ、他の部材（例えば半導体素子基体やセラミック絶縁
基板等）と接合される。したがって、例えばＮｉめっき
層１２５Ｃは優れたはんだぬれ性を有していることが必
要である。また、Ｎｉめっき層１２５Ｃは複合部材の母
材１２５′との間で優れた接合性を有していなければな
らない。これは、Ｎｉめっき層１２５Ｃが半導体素子基
体から放出される熱流の放散経路の一部を担っているた
めであり、Ｎｉめっき層１２５Ｃが母材１２５′から剥
離している場合はその部分で熱放散経路が遮断されるた
めである。更に、Ｎｉめっき層１２５Ｃが母材１２５′
に至る領域には、複合部材１２５の製作過程で蓄積され
てきた内部応力や歪が除去されていなければならない。
これは、外部要因（内在応力ないし歪に例えば温度変化
によって新たな応力や歪が重畳される）による過大な応
力ないし歪が作用するのを防ぐことに寄与する。この結
果、Ｎｉめっき層１２５Ｃとその周辺領域に作用するの
は、外部要因により重畳される新たな応力や歪だけとな
るから、Ｎｉめっき層１２５Ｃから母材１２５′に至る
領域は強固な整合性が維持される。
【００５０】上述の優れたはんだぬれ性，強固な接合
性、そして表面領域の内部応力や歪の解放性を付与する
ため、本発明ではＮｉめっき層１２５Ｃを設けた焼結体
125′を還元性雰囲気下で熱処理する。この熱処理によ
り、Ｎｉめっき層１２５Ｃに付着した汚染物質（例えば
めっき残査や有機物）が除去されて表面が清浄に保た
れ、母材１２５′とＮｉめっき層１２５Ｃの間の接合力
が高められ、そしてＮｉめっき層１２５Ｃから母材１２
５′に至る領域の内部応力や歪が低減される。
【００５１】母材１２５′とＮｉめっき層１２５Ｃの間
の接合力が高められのは、次のメカニズムに基づく。 （ａ）界面における銅層の生成 母材１２５′の表面にＮｉめっき層１２５Ｃを設けた複
合部材を水素雰囲気中で熱処理（４００℃，５分）する
と、原子間隔の小さい(０.７４１Å、換言すると原子直
径の小さい）水素分子は、原子間距離が２.５Å と大き
いＮｉめっき層１２５Ｃを容易に通過しての母材１２
５′の表面に到達する。母材１２５′の表面に到達した
水素は、原子間距離が２.５６Å と大きい銅マトリック
ス１２５Ａ領域を経由して亜酸化銅粒子１２５Ｂが存在
している領域に到達する。この間に、雰囲気ガスとして
の水素と亜酸化銅は式２の還元反応を生じて銅と水を生
成する。
【００５２】
【式２】Ｃｕ2Ｏ＋Ｈ2 → ２Ｃｕ＋Ｈ2Ｏ したがって、母材１２５′とＮｉめっき層１２５Ｃの間
の界面には、還元反応に基づく銅層１２５Ｄが生成され
る。銅層１２５Ｄは母材１２５′と冶金的に強固に係合
されるとともに、後述するＮｉめっき層１２５Ｃとの強
固な接合に対しても重要な役割を持つものである。
【００５３】本発明におけるＮｉ層１２５Ｃは還元性ガ
スを適度に通過させるのに有効な役割を果たしている。
Ｎｉ層１２５Ｃの代替材としてＳｎ（原子間距離：３.
１６Å），Ａｇ（原子間距離：２.８８Å），Ａｕ（原
子間距離：２.８８Å），Ｐｔ（原子間距離：２.７８
Å），Ｐｄ（原子間距離：２.７８Å），Ｚｎ（原子間
距離：２.７４Å ）の群から選択された少なくとも１種
を含む金属層を用いることが可能である。また、還元性
ガスは水素を用いることを必須としない。例えば、水素
と窒素を必要に応じて好む比率に混合したフォーミング
ガス，一酸化炭素ガス又は一酸化炭素ガスと窒素を必要
に応じて好む比率に混合したフォーミングガスであって
もよい。更に、窒素ガスの代替としてヘリウム，アルゴ
ン，クリプトン，ネオン，キセノン，二酸化炭素等のガ
スを用いることも可能である。これらの窒素及びその代
替ガスも金属層１２５Ｃを拡散するけれども、還元性を
有していないため亜酸化銅の還元反応にはあずからな
い。 （ｂ）生成された銅層とＮｉ層の相互拡散 銅層１２５ＤにおけるＣｕとＮｉめっき層１２５Ｃにお
けるＮｉは上述の熱処理過程で相互に拡散し、ＮｉとＣ
ｕが混在する拡散領域を生成する。この拡散領域はＮｉ
原子とＣｕ原子が冶金的に係合されていて、銅層１２５
ＤとＮｉめっき層１２５Ｃとを強固に接合させる役割を
担う。 （ｃ）表面領域の内部応力や歪の解放 母材１２５′とＮｉめっき層１２５Ｃ間の接合力が高め
られることに対して、次に述べる内部応力や歪の低減も
寄与している。熱処理（４００℃）の過程では金属原子
の格子が再配列される。この結果、母材１２５′やＮｉ
めっき層１２５Ｃが内蔵していた応力や歪は解放され
る。したがって、母材１２５′から銅層１２５Ｄを経由
してＮｉめっき層１２５Ｃに至る表面領域は応力や歪が
除去された状態になる。この点は、外部要因によって新
たな応力や歪が重畳された場合における、表面領域の機
械的破損を防止する要因になる。
【００５４】図４は複合部材の母材とＮｉめっき層の間
の界面におけるＳＥＭ(ScanningElectron Microscope）
分析プロファイルを示すグラフである。プロファイルは
複合材１２５を断面研磨し、この断面を厚さ方向にライ
ン分析して得たものである。（ａ）は母材１２５′にＮ
ｉめっき層１２５Ｃを形成した後の熱処理前の状態であ
る。めっき層１２５ＣとしてのＮｉプロファイルと母材
１２５′としてのＣｕプロファイルは両者の境界領域で
シャープな変化を示している。（ｂ）は熱処理後のもの
で、母材１２５′側には還元により新たに生成された銅
層１２５Ｄが存在するとともに、ＮｉプロファイルとＣ
ｕプロファイルの境界領域にはＮｉとＣｕが混在する拡
散領域が生成されている。この拡散領域の形成がＮｉめ
っき層１２５Ｃと母材１２５′を強固に接合するための
最も重要な要件となる。
【００５５】図５は還元法により生成された銅層厚さの
Ｎｉめっき層厚さ依存性を示すグラフである。熱処理は
水素ガス雰囲気中で実施している。曲線Ａは熱処理温度
500、曲線Ｂは４００℃、そして曲線Ｃは３００℃の場
合を示す。グラフを概観して、熱処理温度が高く、Ｎｉ
めっき層１２５Ｃが薄いほど生成される銅層１２５Ｄは
厚くなる傾向が理解される。本発明において、新たに還
元生成される銅層125Dは、複合部材１２５としての性質
が母材１２５′の性質に支配される範囲である限り、で
きるだけ厚く生成されることが望ましい。しかし、銅層
１２５Ｄが厚くなると複合部材１２５の熱伝導率は増加
するけれども熱膨張率は大きくなるから、半導体装置用
支持部材や中間金属部材としての要求特性に応じて必要
な厚さを選択することが必要である。
【００５６】厚い銅層１２５Ｄを生成させるにあたり重
要な点は、急速な還元反応が生じないように熱処理条件
を調整することである。還元反応は式２に従って生じ、
発生したＨ2Ｏ は気相状態のままＮｉめっき層１２５Ｃ
のピンホールを通じて外方へ放出される。この際反応が
急速過ぎると、気相のＨ2Ｏ はＮｉめっき層１２５Ｃと
銅層１２５Ｄの界面に滞留して過大な圧力を生ずる。こ
の結果、Ｎｉめっき層１２５Ｃと銅層１２５Ｄの接合性
が害され、最悪の場合はＮｉめっき層１２５Ｃはクラッ
クや界面剥離を生ずる。このようなクラックや界面剥離
を防止するためには、熱処理温度を必要以上に高くなら
ないように調整することや、Ｎｉめっき層１２５Ｃを必
要以上に厚くしないことが重要である。また、剛性の高
いＮｉめっき層１２５Ｃを必要以上に厚くすると、Ｎｉ
めっき層１２５Ｃと銅層１２５Ｄの間の界面応力が増す
こととなり、この間の接合強度を低下させることになる
からである。
【００５７】図６は生成された銅層の厚さと接合強度の
関係を示すグラフである。接合強度は銅層１２５Ｄが
０.３μｍ までの薄い領域では１４.７〜２９.４ＭＰａ
（１.５〜３kg／mm2）と低い。これは、（１）銅層１２
５Ｄが薄いためＮｉめっき層１２５Ｃとの相互拡散が不
十分であり、（２）接合を強化するためにはＮｉの銅マ
トリックス１２５Ａへの拡散が必要になるけれども、Ｎ
ｉの銅マトリックス１２５Ａへの拡散は亜酸化銅粒子１
２５Ｂの存在によって阻まれるためである。銅層１２５
Ｄが０.３〜０.５μｍの範囲で接合強度は急速に増加
し、０.７ 〜１.０μｍで約７８.５ＭＰａ(８kg／mm2）
と飽和値に達する。これは銅層125Ｄの生成厚さがＮｉ
めっき層１２５Ｃと銅層１２５Ｄの間が拡散接合状態を
作り出すのに足る厚さに近づくからである。このような
状態のもとでは、Ｎｉの拡散が亜酸化銅粒子１２５Ｂに
よって阻害されることはない。銅層１２５Ｄの厚さが
１.０μｍ以上では、接合強度は７８.５〜８８.３ＭＰ
ａ（８〜９kg／mm2）程度の範囲で漸増する。これはＮ
ｉめっき層１２５Ｃと銅層１２５Ｄの間の接合強度に関
する限り、過剰な厚さの銅層１２５Ｄを生成させる必要
のないことを示唆する。一方、半導体装置用としての複
合部材１２５は多くの場合ろう付け接合によって他の部
材と一体化されるものであり、このような構造体では４
９.０ＭＰａ（５kg／mm2）以上の接合強度を有していれ
ば十分である。この観点から選択される銅層１２５Ｄの
厚さは０.５μｍ 以上である。
【００５８】図７はＮｉめっき層厚さと接合強度の関係
を示すグラフである。接合強度はＮｉめっき層１２５Ｃ
が０.３μｍ までの薄い領域では１２.７〜２４.５ＭＰ
ａ(１.３〜２.５kg／mm2）と低い。これは２式の反応が
急速に進んでＮｉめっき層１２５Ｃと銅層１２５Ｄの間
の界面剥離を生ずるためである。Ｎｉめっき層125Cが
０.３〜０.５μｍの範囲で接合強度は急速に増加すると
ともに、０.７〜１.０μｍで約７８.５ＭＰａ（８kg／m
m2）と飽和値に達する。これは２式の反応が適度な速度
で進むと同時に、生成された銅層１２５ＤとＮｉめっき
層１２５Ｃの間の相互拡散が阻害されずに進行するため
である。Ｎｉめっき層１２５Ｃの厚さが５０μｍ以上で
は接合強度は低下する。これはＮｉめっき層１２５Ｃの
剛性が高まってＮｉめっき層１２５Ｃと銅層１２５Ｄの
間の界面応力が増すためである。このことは過剰な厚さ
のＮｉめっき層１２５Ｃの形成は接合強度に関する限り
有利にはならないことを示唆する。一方、半導体装置用
としての複合部材１２５は多くの場合ろう付け接合によ
って他の部材と一体化されるものであり、このような構
造体では４９.０ＭＰａ（５kg／mm2）以上の接合強度を
有していれば十分である。この観点から選択されるＮｉ
めっき層１２５Ｃの厚さは０.４ ないし100μｍであ
る。
【００５９】以上の手順を経て得られた複合部材（熱膨
張率：１０.０ppm／℃，熱伝導率：１４０Ｗ／ｍ・Ｋ）
１２５に−５５〜１５０℃の温度サイクル試験(１００
０回)を施したところ、熱膨張率，熱伝導率とも初期値
とほとんど同じ値が維持されていた。また、複合部材
（初期寸法：７４.０mm×４２.４mm×３mm，長手方向の
初期そり量：５２μｍ）１２５の寸法変化や変形は全く
観測されなかった。更に、Ｎｉめっき層１２５Ｃの接合
強度は約７８.５ＭＰａ（８kg／mm2）で、初期段階の接
合強度とほぼ同じ値を示した。
【００６０】なお、後述の実施例２に示すように、複合
部材１２５の熱伝導率は５０Ｗ／ｍ・Ｋ以上が好まし
い。５０Ｗ／ｍ・Ｋ以上の熱伝導率を得るためには図２
に示したように複合部材１２５中のＣｕ2Ｏ 含有量は７
７vol％ 以下であることが望ましい。更に、複合部材１
２５の熱膨張率は１４ppm ／℃以下であることが望まし
い。１４ppm ／℃以下の熱膨張率を得るためには図３に
示したように複合部材１２５中のＣｕ2Ｏ含有量は１７v
ol％ 以上であることが望ましい。
【００６１】これまでは、本発明複合部材１２５とし
て、金属層１２５ＣがＮｉめっき層である場合を中心に
記述した。上述したように、金属層１２５ＣはＮｉであ
ることの他に、Ｓｎ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｚｎの
群から選択されたいずれかの金属を用いることができ
る。これらの金属を用いる場合でも、金属層１２５Ｃと
母材１２５′の間の界面に式２に基づく銅層１２５Ｄを
生成させることと、銅層１２５Ｄと金属層１２５Ｃの間
の接合を強固にするための相互拡散がなされる必要があ
る。
【００６２】以上により得られる半導体装置用複合部材
１２５は以下に述べるように、製造時あるいは運転時に
生ずる熱応力ないし熱歪を軽減し、各部材の変形，変
性，破壊の恐れがなく、信頼性が高く，低コストな絶縁
型半導体装置、又は非絶縁型半導体装置を提供するのに
有効である。
【００６３】複合部材１２５を以下に述べる絶縁型又は
非絶縁型半導体装置に適用した場合は次の特長や利点を
享受できる。
【００６４】その第１は、支持部材１２５の熱膨張率が
小さく、絶縁部材（窒化アルミニウム，窒化シリコン，
アルミナ，ベリリヤ）のそれと近似するため、支持部材
125と絶縁部材の間のろう材層に熱応力ないし熱歪が残
留しない点である。これにより支持部材１２５と絶縁部
材間の一体化物は反り等の変形を生じない。一体化物に
は残留応力や熱歪がないため、半導体装置の稼働時の熱
ストレスの重畳を受けても、はんだ層の熱疲労破壊によ
る熱流路の遮断や絶縁部材の機械的破壊を生じにくい。
このことは、半導体装置の正常動作の維持と安全性の確
保に寄与する。
【００６５】その第２は、一体化物には反りを生じない
ため、半導体装置から冷却フィンに至る経路の熱中継が
確実に行われる点である。また、半導体装置を冷却フィ
ン上にネジ締め搭載することによる、絶縁部材の破壊も
生じない。このことも半導体装置の正常動作の維持と安
全性の確保に寄与する。
【００６６】その第３は、ろう材に対するぬれ性付与の
ためのＮｉめっき層１２５Ｃが、支持部材１２５の銅層
１２５Ｄと強固に接合される点である。このことは、例
えば第３先行技術例におけるＡｌ／ＳiＣ複合材の場合
とは全く異なる。Ａｌ／ＳiＣ複合材の表面にＳｉＣ粉
末が露出した場合は、Ｎｉめっき層はＳｉＣ粒子表面に
は析出しにくく、あるいは、析出しても強固には接着し
ていない。本発明に係る支持部材１２５の場合は、後続
のはんだ付けを始めとする熱工程で、Ｎｉめっき層１２
５Ｃの剥離，ふくれ等の望ましくない現象を生ずること
はない。この点は、半導体装置の放熱性やはんだ接合部
の信頼性の面で望ましい結果をもたらす。
【００６７】その第４は、支持部材１２５の母材１２
５′は、圧延，研削，曲げ等の機械加工が容易である点
である。この点を第２先行技術例におけるＭｏ材、第３
先行技術例におけるＡｌ／ＳｉＣ複合材と比べると、極
めて明確な差を確認できる。Ｍｏ材は上記の機械加工は
不可能ではないけれども困難である。また、Ａｌ／Ｓｉ
Ｃ複合材のＳｉＣ粉末とＡｌマトリックス金属はさほど
強固には接合していない。これに例えば圧延加工を施す
と、ＳｉＣ粒子はマトリックス金属から剥がれたり、脱
粒したりする。この部分は、熱伝導に対してはそれを阻
害するように作用する。また、サイズが大型化された半
導体装置に適用される支持部材には、他の部材との係合
を強固にする目的から、取り付け穴やネジ締め穴を形成
する必要がある。このような研削加工の場合にも、Ｓｉ
Ｃ粒子はマトリックス金属から剥がれたり、脱粒したり
する。これに対し、本発明に係る支持部材１２５ではこ
のような機械加工を施しても、熱伝導を阻害する欠陥は
生じない。
【００６８】なお、上述の熱処理温度は第１に母材１２
５′の還元反応（式２）が生じて、新たな銅層１２５Ｄ
が生成される温度でなけれはならない。しかし、過剰な
還元反応が生ずると、水蒸気による表面領域の機械的破
壊を伴う。第２にＮｉめっき層１２５Ｃと銅層１２５Ｄ
の間の拡散が生ずる温度でなければならない。このよう
な事柄を考慮して選択される熱処理温度は１５０〜５０
０℃であり、その時間は１分〜２時間である。これらは
当然ながら、所望する銅層１２５ＤやＮｉめっき層１２
５Ｃの厚さによって最適な条件を選ぶべきである。
【００６９】〔実施例２〕本実施例では、セラミック絶
縁構造絶縁型半導体装置の支持部材として半導体装置用
複合部材を適用した例について説明する。
【００７０】図８は本発明絶縁型半導体装置の要部を説
明する鳥瞰模式図で、セラミック絶縁基板と半導体素子
基体を支持部材としての複合部材１２５にろう付け一体
化した状態を示す。支持部材１２５はＮｉめっき層（厚
さ：５μｍ）１２５Ｃを設けた複合金属部材であり、熱
膨張率：１０.０ppm／℃，熱伝導率：１４０Ｗ／ｍ・Ｋ
なる物性を有している。以上の性質を得るために、支持
部材１２５は図１に示したように、銅マトリックス１２
５Ａ中に亜酸化銅粒子１２５Ｂを分散した母材１２５′
上に、式２の還元反応によって生成された銅層(厚さ：
５μｍ)１２５Ｄを介して金属層としてのＮｉめっき層
（厚さ：５μｍ）１２５Ｃが形成された複合部材を構成
している。支持部材１２５の寸法は７４.０mm×４２.４
mm×３mmであり、その周縁部に取り付け穴（直径：５.
６mm）１２５Ｅが設けられている。支持部材１２５上に
はＳｎ−５ｗｔ％Ｓｂはんだ材によりセラミック絶縁基
板１２２を、そしてセラミック絶縁基板１２２上にはＳ
ｎ−５ｗｔ％Ｓｂはんだ材によりＭＯＳ ＦＥＴ素子基
体１０１がそれぞれ搭載されている。この絶縁型半導体
装置９００は１００Ｖ，４００Ａ級のものである。
【００７１】図９はセラミック絶縁基板の詳細を説明す
る平面図及び断面図である。セラミック絶縁基板１２２
は、寸法５０mm×３０mm×０.６３mm を有するＡｌＮ焼
結体（熱膨張率：４.３ppm／℃，熱伝導率：１６０Ｗ／
ｍ・Ｋ）１２の両面に、厚さ３００μｍの銅板１３ａ
（ドレイン電極を兼ねる），１３ｂ（ソース電極を兼ね
る），１３ｃ（サーミスタ搭載用）と、厚さ２５０μｍ
の銅板１３ｄを、活性金属としてのＴｉを２ｗｔ％添加
したＡｇ−２８ｗｔ％Ｃｕろう（図示を省略、厚さ：２
０μｍ）１３０ａ，１３０ｂ，１３０ｃ及び１３０ｄに
よりそれぞれ接合したものである。銅板１３ａ，１３
ｂ，１３ｃ及び１３ｄの表面には、無電解めっきにより
厚さ５μｍのＮｉ層（図示を省略）が形成されている。
活性金属としての代替物として、Ｃｒ，Ｚｒ，Ｈｆ等が
挙げられる。これらの活性金属は、ＡｌＮ焼結体１２と
反応して窒化物を形成し、ろう層１３０ａ，１３０ｂ,1
30ｃ及び１３０ｄとＡｌＮ焼結体１２の間の接合媒体の
役割を演ずる。活性金属はＴｉ，Ｃｒ，Ｚｒ，Ｈｆの群
から選択された少なくとも１種を含んでいればよい。Ａ
ｌＮ焼結体１２の代替物として窒化シリコン焼結体（熱
膨張率：３.１ppm／℃，熱伝導率：１２０Ｗ／ｍ・Ｋ）
を用いることができる。この際、銅板１３ａ，１３ｂ，
１３ｃ，１３ｄをろう付けし、めっき層を形成してセラ
ミック絶縁基板１２２として使用される。
【００７２】図１０は絶縁型半導体装置９００の構造を
詳細に説明する平面及び断面模式図で、セラミック絶縁
基板１２２と半導体素子基体１０１を支持部材１２５上
にろう付け一体化した後、エポキシ系樹脂ケース２０，
金属細線１１７，エポキシ系樹脂蓋２１を設けるととも
に同ケース内にシリコーンゲル樹脂２２を充填した状態
を示す。（ａ）は平面図、（ｂ）は（ａ）におけるＡ−
Ａ′断面、（ｃ）は（ａ）におけるＢ−Ｂ′断面をそれ
ぞれ示す。ここで、支持部材１２５上のセラミック絶縁
基板１２２はＳｎ−５ｗｔ％Ｓｂはんだ１２４（厚さ：
２００μｍ）によりろう付けされ、セラミック絶縁基板
１２２の銅板１３ａ上には８個のＳｉからなるＭＯＳ
ＦＥＴ素子基体（寸法：７mm×７mm×０.３mm）１０１
がＳｎ−５ｗｔ％Ｓｂはんだ１１３（厚さ：２００μ
ｍ）によりろう付けされている。Ｓｎ−５ｗｔ％Ｓｂは
んだ１１３及び１２４によるろう付けはフラックス含有
のペーストはんだ材を用いて、低真空雰囲気下で同時に
実施されている。各素子基体１０１にはＡｌ線（直径：
４００μｍ）１１７によるワイヤボンディングが施され
ソース電極１３ｂ，ドレイン電極１３ａ，エポキシ系樹
脂ケース２０にあらかじめ取り付けられている主端子３
０や補助端子３１に接続されている。また、セラミック
絶縁基板１２２上の銅板１３ｃ上には、温度検出用サー
ミスタ素子３４がＳｎ−５ｗｔ％Ｓｂはんだ１１３（図
示を省略）によりろう付けされ、銅板１３ｃと補助端子
３１との間を金属細線１１７によるワイヤボンディング
して、外部へ連絡されている。なお、図面では省略して
いるけれども、エポキシ系樹脂ケース２０と支持部材１
２５の間はシリコーン接着樹脂３５を用いて固定されて
いる。エポキシ系樹脂蓋２１の肉厚部には凹み２５，主
端子３０には穴３０′がそれぞれ設けられ、絶縁型半導
体装置９００を外部回路配線に連絡するためのネジ（図
示を省略）が収納されるようになっている。主端子３０
や補助端子３１はあらかじめ所定形状に打抜き、成形さ
れた銅板にＮｉめっきを施したものであり、トランスフ
ァモールド法によってエポキシ系樹脂ケース２０に取り
付けられている。
【００７３】図１１は絶縁型半導体装置の回路を説明す
る図である。ＭＯＳ ＦＥＴ素子（４個）１０１が並列
に配置されたブロック９１０を２系統有し、各ブロック
９１０は直列に接続され、入力主端子３０in，出力主端
子３０out ，補助端子３０が所定部から引き出されて絶
縁型半導体装置９００の要部を構成している。また、こ
の回路の稼働時における温度を検出するためのサーミス
タ３４が絶縁型半導体装置９００内に独立して配置され
ている。本実施例絶縁型半導体装置900は最終的に、図
１２に示す電動機９５０の回転数制御用インバータ装置
に組み込まれた。
【００７４】なお、本実施例では比較用として第１先行
技術例と同様の部材構成をとる絶縁型半導体装置（本実
施例と同寸法のＡｌＮセラミック絶縁基板及び銅支持部
材を組合せた）も作製した。
【００７５】本実施例絶縁型半導体装置９００のＭＯＳ
ＦＥＴ素子基体１０１と支持部材１２５間の熱抵抗は
０.０２８℃／Ｗ であった。この値は比較試料の熱抵抗
０.０２４℃／Ｗより高いが、目標仕様の０.０４２℃／
Ｗ（熱抵抗が初期値の１.５ 倍に到達する値）以下は満
たしている。なお、本実施例絶縁型半導体装置では、熱
抵抗が初期値の１.５ 倍に達する温度サイクル数を寿命
と定義している。目標仕様を満たす熱抵抗が得られた第
１の要因は、熱流路に介在するセラミック絶縁基板１２
２や支持部材１２５等を高熱伝導性部材で構成した点で
ある。また、支持部材１２５には熱伝導率の高い銅層１
２５Ｄが形成され、この銅層125Dと金属層としてのＮｉ
めっき層１２５Ｃが拡散により緻密に接合されていて熱
流がスムーズに伝達される。この点が第２の要因であ
る。更に、Ｓｎ−５wt％Ｓｂはんだ１１３及び１２４に
よるろう付けをフラックス含有のペーストはんだ材を用
いて低真空雰囲気下で同時に実施しているため、はんだ
層１１３，１２４におけるボイドが低減されたことも第
３の要因として挙げられる。
【００７６】〔ＭＯＳ ＦＥＴ素子基体１０１〕−〔セ
ラミック絶縁基板１２２〕−〔支持部材１２５〕の積層
一体化物を形成した段階での反り量（腹の高さ）は最大
３０μｍであった。一方、比較試料の半導体基体−セラ
ミック絶縁基板−銅支持部材の積層一体化物は約２００
μｍであり、本実施例構造では大幅なそり量低減が可能
である。これは支持部材１２５の熱膨張率がセラミック
絶縁基板１２２のそれと整合していることに基づく。
【００７７】図１３は絶縁型半導体装置の熱抵抗の支持
部材の熱伝導率依存性を示すグラフである。熱抵抗は支
持部材１２５の熱伝導率が高いほど低い値を示す。熱伝
導率が高い領域では熱抵抗の熱伝導率依存性は比較的小
さいけれども、低い領域では熱伝導率依存性は大きい。
これは熱流の横方向への広がりが抑制されるためであ
り、特に熱伝導率の低い側で熱広がりの抑制が顕著にな
る。半導体装置はその安定動作を維持する上で放熱性は
可及的に高いことが望まれるとともに、製造プロセスの
変動によっても安定的に優れた放熱性を確保できること
が望まれる。このような観点から図１３を見ると、支持
部材１２５の熱伝導率は７０Ｗ／ｍ・Ｋ以上が好ましい
熱伝導率範囲と言える。したがって、図３を参照すると
７０Ｗ／ｍ・Ｋ以上の熱伝導率を得るためには複合部材
１２５中のＣｕ2Ｏ 含有量は７０vol％ 以下に調整する
必要がある。
【００７８】図１４は温度サイクル試験における絶縁型
半導体装置の熱抵抗の推移を示すグラフである。この試
験では、−５５〜１５０℃の温度変化を繰り返し与え
た。本実施例絶縁型半導体装置９００の場合は初期値が
０.０２８℃／Ｗ であるのに対し、１０００回後でも同
等の値が維持されている。１０００回以降で熱抵抗は漸
増しているけれども、６０００回までは許容される０.
０４２℃／Ｗ(寿命）以下の値を示している。一方、比
較試料の熱抵抗は初期値は０.０２４℃／Ｗ と低いけれ
ども、１００回以降から増加しており、寿命(０.０３６
℃／Ｗ）には約250回で到達している。比較試料の熱抵
抗増加の原因は、銅支持部材とセラミック絶縁基板間の
はんだ層におけるクラックによる。本実施例絶縁型半導
体装置９００が優れた温度サイクル耐量を示した理由
は、セラミック絶縁基板１２２と支持部材１２５の熱膨
張率が整合されており、−５５〜１５０℃の温度変化を
繰り返し与えてもはんだ層１２４に作用する歪が僅少に
抑えられることによる。また、支持部材１２５のＮｉめ
っき層１２５Ｃと銅層１２５Ｄの接合が強固に保たれる
ため、熱放散路の遮断が生じないことも優れた温度サイ
クル耐量を示した理由である。
【００７９】図１５は温度サイクル寿命に及ぼす支持部
材の熱膨張率の影響を説明するグラフである。寿命は支
持部材１２５の熱膨張率が大きくなるにつれて減少する
傾向を示している。ここで、本実施例絶縁型半導体装置
９００は最終的に自動車に搭載されるものであり、３０
００回以上の温度サイクル寿命を有していることが望ま
しい。このような観点から図１４を見ると、支持部材１
２５の熱膨張率は12.5ppm ／℃以下であることが必要で
ある。このような熱膨張率を得るためには、図３に示し
たように支持部材１２５中のＣｕ2Ｏ含有量は２４vol％
以上である必要がある。
【００８０】図１６はセラミック絶縁基板搭載用はんだ
層に生ずる歪の支持部材の熱膨張率依存性を説明するグ
ラフである。はんだ層に生ずる歪は支持部材１２５の熱
膨張率を増すにつれ増加している。このグラフと図１５
を照合すると、３０００回以上の温度サイクル寿命を確
保するためには支持部材１２５の熱膨張率は１４ppm／
℃以下であり、そして３０００回以上の温度サイクル寿
命を確保するためにははんだ層１２４に生ずる歪を２.
５％以下に抑える必要性を理解できる。
【００８１】次に、絶縁型半導体装置９００に間欠通電
し、支持部材１２５の温度を３０〜１００℃間で繰り返
し変化させる試験を実施した。図１７は間欠通電試験に
よる熱抵抗の推移を示す。この試験では、支持部材の温
度が３０〜１００℃の温度変化を生ずるようにＭＯＳ
ＦＥＴ素子基体１０１に繰り返し通電して熱抵抗を追跡
した。本実施例絶縁型半導体装置９００の場合は初期値
が０.０２８℃／Ｗ であるのに対し、３００００回後で
も同等の値が維持されている。３００００回以降で熱抵
抗は漸増しているけれども、１３００００回までは許容
される0.042℃／Ｗ（寿命）以下の値を示している。一
方、比較試料の熱抵抗は初期値は0.024℃／Ｗと低いけ
れども、５０００回以降から増加しており、寿命(０.０
３６℃／Ｗ）には約１００００回で到達している。比較
試料の熱抵抗増加の原因は、銅支持部材とセラミック絶
縁基板間のはんだ層におけるクラックと、セラミック絶
縁基板とＭＯＳ ＦＥＴ素子基体間のはんだ層における
クラックによる。本実施例絶縁型半導体装置９００が優
れた温度サイクル耐量を示した理由は、セラミック絶縁
基板１２２と支持部材１２５の熱膨張率が整合されてお
り、間欠通電による温度変化を繰り返し与えてもはんだ
層１２４に作用する歪が僅少に抑えられることによる。
また、セラミック絶縁基板１２２と支持部材１２５の一
体化物の見かけの熱膨張率が比較試料のそれより小さく
なっているため、ＭＯＳ ＦＥＴ素子基体１０１とセラ
ミック絶縁基板１２２間のはんだ層１１３に作用する歪
も小さく抑えられている。これらの事柄が相乗効果を生
むことにより優れた間欠通電耐量を示したものと解され
る。
【００８２】上述の間欠通電試験では、銅板１３ａ，１
３ｂ，１３ｃから支持部材１２５に至る積層構造の絶縁
耐力も追跡した。図１８はその結果で、間欠通電試験に
よる電極−支持部材間のコロナ放電開始電圧の推移を示
す。コロナ放電開始電圧は電荷量１００ｐＣにおける値
である。本実施例絶縁型半導体装置９００は約８ｋＶの
初期値に対して、１３００００回後においても約８ｋＶ
とほとんど変動していない。これに対し、比較試料の放
電開始電圧は初期的には本実施例絶縁型半導体装置９０
０と同等であるが、試験回数を増すにつれて逐次低下
し、３００００回以降は約１ｋＶとほぼ一定の値を示し
ている。以上から、本実施例絶縁型半導体装置９００は
比較試料に比べて、安定的に優れた絶縁性が維持されて
いる。比較試料の絶縁性が劣化した主たる理由は、セラ
ミック絶縁基板１２２における絶縁体としてのＡｌＮ焼
結体１２が電極１３ａ，１３ｂ，１３ｃに対応する部分
で機械的に破壊したためである。絶縁物が機械的に破壊
すると、その破壊部分で電界が極度に高くなる結果放電
を生ずる。焼結体の機械的破損は、銅支持部材とセラミ
ック絶縁基板の熱膨張率差に起因する過度な応力ないし
歪が作用する結果として生ずる。これに対し、本実施例
絶縁型半導体装置９００の支持部材１２５とセラミック
絶縁基板１２２の一体化部には過度な応力ないし歪が作
用しないため、ＡｌＮ焼結体１２の機械的破損を生じな
い。したがって、絶縁体内部において電界が不連続的に
大きい値を示すこともない。本実施例絶縁型半導体装置
９００が安定的に優れた絶縁性を示したのは、以上の理
由に基づく。
【００８３】本実施例絶縁型半導体装置９００は図１２
のインバータ装置に組み込まれ、電動機９６０の回転数
制御に用いられた。また、インバータ装置及び電動機
は、電気自動車にその動力源として組み込まれた。この
自動車においては、動力源から車輪に至る駆動機構を簡
素化できたためギヤーの噛込み比率の違いにより変速し
ていた従来の自動車に比べ、変速時のショックが軽減さ
れた。更に、この自動車は、０.２５９km／ｈ の範囲で
スムーズな走行が可能であったほか、動力源を源とする
振動や騒音の面でも従来の気筒型エンジンを搭載した自
動車の約１／２に軽減することができた。
【００８４】更に、本実施例の絶縁型半導体装置９００
を組み込んだインバータ装置，ブラシレス直流電動機と
ともに冷暖房機（冷房時の消費電力：５ｋＷ，暖房時の
消費電力：３ｋＷ，電源電圧：２００Ｖ）に組み込まれ
た。電動機の効率は従来の交流電動機を用いた場合より
１０％以上高い効率を示した。この点は、冷暖房機使用
時の電力消費を低減するのに役立つ。また、室内の温度
が運転開始から設定温度に到達するまでの時間は、本実
施例の場合は従来の交流電動機を用いた場合より約１／
２に短縮された。
【００８５】本実施例と同様の効果は、半導体装置９０
０が他の流体を撹拌又は流動させる装置、例えば洗濯
機，流体循環装置等に組み込まれた場合でも享受でき
る。
【００８６】〔実施例３〕本実施例では、樹脂絶縁構造
絶縁型半導体装置の中間金属部材として半導体装置用複
合部材を適用した例について説明する。
【００８７】図１９は本発明一実施例の絶縁型半導体装
置を説明する平面図，断面図及び回路図である。絶縁型
半導体装置９００は以下の構成よりなっている。Ｓｉか
らなるＭＯＳ ＦＥＴ素子基体１０１(４個，チップサ
イズ：７×７×０.２８mm）は、サイズ８×８×０.６mm
の中間金属部材４０を介して、支持部材を兼ねるＡｌ
絶縁回路基板２上にろう付け１１３，１２４により搭載
されている。中間金属板４０は、本発明複合部材よりな
る。中間金属部材４０は銅マトリックス１２５Ａ中に亜
酸化銅粒子１２５Ｂを分散した母材１２５′上に、式２
の還元反応によって生成された銅層（厚さ：１０μｍ）
１２５Ｄを介して金属層（Ｎｉめっき層，厚さ：１０μ
ｍ）１２５Ｃが形成された複合部材を構成している。熱
膨張率：１０.０ppm ／℃，熱伝導率：１４Ｗ／ｍ・Ｋ
なる物性を有している。Ａｌ絶縁回路基板２は金属板と
してのＡｌ板（サイズ：４０.７×２９.４×１.５mm）
２０１の一方の主面にエポキシ樹脂絶縁層（厚さ：１５
０μｍ）２０２を介してＣｕ配線層（厚さ：７０μｍ）
２０３が選択形成されている。ＭＯＳ ＦＥＴチップ１
０１と中間金属部材４０は組成Ｓｎ−５ｗｔ％Ｓｂなる
ろう材（厚さ：７０μｍ，温度：２７０±１０℃）１１
３により、そして中間金属部材４０とＡｌ絶縁回路基板
２は組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ なるろ
う材（厚さ：７０μｍ，温度：２４０±１０℃）１２４
によりそれぞれろう付けされている。またＣｕ配線層２
０３間には、チップ抵抗１１２がろう材１２４により固
着されている。これらのろう付けは、ペースト状ろう材
を所定部に塗布し、この塗布部に所要部材を搭載した
後、空気中で加熱する工程で実施されている。次いで、
あらかじめＣｕからなる端子３０を一体化したエポキシ
樹脂からなるケース２０を、Ａｌ絶縁回路基板２にシリ
コーン樹脂接着剤（図示を省略）３５により取り付け
た。ＭＯＳ ＦＥＴ素子基体１０１のゲート，ソース及
びドレインにはそれぞれＡｌ線（直径：３００μｍ）１
１７のワイヤボンディングを施した。ゲート端子３０ａ
は各ＭＯＳ ＦＥＴ素子基体１０１で共用し、ソース端
子30ｃとドレイン端子３０ｂは各ＭＯＳ ＦＥＴ素子基
体１０１で専用するように配線されている。図示を省略
しているが、チップ抵抗１１２の搭載部にはエポキシ樹
脂２２を、そしてＭＯＳ ＦＥＴ素子基体１０１の搭載
部にはシリコーンゲル樹脂２２ａをポッティング塗布
し、それぞれ１５０℃×２ｈの熱処理を施して硬化し
た。最終的にエポキシ樹脂からなるケース蓋（図示を省
略）２１を取り付けて、半導体装置９００を完成した。
これにより、搭載素子１０１，１１２や回路基板２等
は、モールド樹脂２２，２２ａにより気密的に封止され
ている。
【００８８】以上により製作された本実施例半導体装置
９００は、（ｃ）に示す回路を構成している。
【００８９】図２０は本実施例絶縁型半導体装置の過渡
熱抵抗特性を示すグラフである。熱抵抗は通電時間を増
すにつれて高い値をとるが、通電時間約３ｓ以降では定
常値(約２.７℃／Ｗ）を示している。この値は、例えば
周囲温度：９８℃の条件下でＭＯＳ ＦＥＴ素子基体１
０１が１０Ｗの電力を消費した場合でも、基体１０１は
安定的に動作し得ることを意味する。このように優れた
放熱性を示した理由は、熱伝導性に優れる中間金属部材
４０を用いていることや、中間金属部材４０のＮｉめっ
き層１２５Ｃと銅層１２５Ｄの接合が強固に保たれてい
て、熱流の移動がスムーズになされるためである。
【００９０】図２１は本実施例絶縁型半導体装置の温度
サイクル試験による熱抵抗の推移を示す。温度サイクル
数：２０００回までは、初期値と同等の熱抵抗(約２.７
℃／Ｗ）が維持されている。熱抵抗の増大は温度サイク
ル数：２０００回以降で生じている。初期値の１.５ 倍
に到達した時の温度サイクル数を寿命と定義すると、本
実施例絶縁型半導体装置９００の寿命は約５０００回に
なる。以上のようにして得られた本実施例絶縁型半導体
装置９００の寿命は、統計的には後述する図２３の直線
Ｃで表わされる分布を有している。直線Ｃから得られる
−３σ水準寿命は１３００回（−５５〜１５０℃）であ
り、本実施例絶縁型半導体装置９００は量産製品として
十分な信頼性を有していることを示している。また、本
実施例絶縁型半導体装置９００では、中間金属部材４０
の熱膨張率が１０.０ppm／℃と好ましい熱膨張率に調整
されている。このことは、ろう材層１１３や１２４のい
ずれかが先行破壊するのを抑え、半導体装置全体として
の寿命を長くするのに寄与する。
【００９１】ここで、本実施例絶縁型半導体装置９００
において最も重要な点は、ＭＯＳＦＥＴ素子基体１０１
と回路基板２との間に配置して固着される中間金属部材
４０の熱膨張率が７〜１２.５ppm／℃に調整されている
ことである。図２２はＭＯＳ ＦＥＴ素子基体が固着さ
れたろう材層における熱歪を示すグラフである。ＭＯＳ
ＦＥＴ素子基体１０１は中間金属部材４０を介して回
路基板２上にろう材層１１３，１２４により固着されて
いる。ここで、グラフはシミュレーションによる結果で
あり、１５０℃における歪が０％であると仮定し、この
状態から−５５℃まで冷却された際にろう材層端部に発
生する相当歪を表わしている。また、ろう材層１１３は
組成Ｓｎ−５ｗｔ％Ｓｂ材（厚さ：７０μｍ）、そして
ろう材層１２４は組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ
％Ｃｕ材(厚さ：７０μｍ）からなっている。図中の曲
線Ａはろう材層１１３の端部、曲線Ｂはろう材層124の
端部に生ずる歪をそれぞれ表わす。Ａ部の歪は中間金属
部材４０の熱膨張率が大きくなるにつれ増大する。Ａ部
の歪を小さくするためには、中間金属部材４０の熱膨張
率が小さい方が有利である。一方、Ｂ部の歪は中間金属
部材４０の熱膨張率が大きくなるにつれ減少する。この
歪を小さくするためには、中間金属部材４０の熱膨張率
が大きい方が有利である。このように、Ａ部とＢ部の歪
は互いにトレードオフの関係にあり、両者がバランスす
るのは熱膨張率が約１０ppm ／℃の場合である。ここ
で、後述するように(図２３，図２４)中間金属部材４０
の熱膨張率が約１０ppm ／℃の場合に最も優れた温度サ
イクル寿命が得られる。この場合の歪はＡ部及びＢ部と
も約１.５％である。また、後述するように(図２４）Ａ
部とＢ部の歪が約２.２％ 以下であれば−３σ水準の温
度サイクル寿命は1000回以上になる。Ａ部及びＢ部が共
に２.２％ 以下なるのは、中間金属部材４０の熱膨張率
が７〜１２.５ppm／℃の場合である（図２２）。したが
って、この熱膨張率範囲が好ましい範囲と言える。
【００９２】図２３はＭＯＳ ＦＥＴ素子基体ろう付け
部の温度サイクル試験によるろう材層破壊寿命のワイブ
ル分布を示すグラフである。熱膨張率１６.７ppm／℃の
Ｃｕを中間金属部材として用いた場合は、形状パラメー
タｍ＝３.０，平均寿命μ＝１１２０回の寿命分布を示
している。この場合に寿命を支配するのは、ろう材層１
１３のクラックによる破壊である。量産品を考慮した−
３σ水準（累積不良率＝約０.１％ ）の寿命は１２０回
と極めて短い。また、熱膨張率５.１ppm／℃のＭｏを中
間金属部材として用いた場合は、形状パラメータｍ＝
５.５ ，平均寿命μ＝８００回の寿命分布を示してい
る。この場合の寿命を支配する要因はろう材層１２４の
クラック破壊で、−３σ水準寿命は２４０回とＣｕの場
合より向上している。しかし、Ｃｕ及びＭｏの場合はい
ずれも、十分な信頼性マージンを備えているとは言えな
い。中間金属部材の熱膨張率が過大に小さい場合にろう
材層１１３のクラックが、そして、熱膨張率が過大に大
きい場合にろう材層１２４のクラックが加速的に進行す
る点は、図２２の歪の傾向と符合する。このことは、長
い寿命を確保するためには、ろう材層１１３又は１２４
の一方の破壊が先行して進まないようにすべきである点
を示唆する。一方、熱膨張率１０.０ppm／℃の本発明複
合部材からなる中間金属部材４０を用いた本実施例絶縁
型半導体装置９００では、形状パラメータｍ＝５.３,平
均寿命μ＝４３００回、そして−３σ水準寿命１３００
回と飛躍的に向上した寿命分布を示している。
【００９３】図２４はＭＯＳ ＦＥＴ素子基体ろう付け
部の温度サイクル試験による−３σ水準寿命を示すグラ
フである。熱膨張率が小さい側ではろう材層１２４のク
ラックによる破壊が先行して進むため、半導体装置とし
ての寿命は短くなる。約５〜１０ppm ／℃の範囲では熱
膨張率が大きくなるにつれ寿命は延び、約１０〜16.7pp
m ／℃の範囲では熱膨張率が大きくなるにつれ寿命は低
下する。特に、熱膨張率が大きい側ではろう材層１１３
のクラックによる破壊が先行して進むため、半導体装置
としての寿命は短くなる。本実施例絶縁型半導体装置９
００の一般的な稼働条件のもとでは、温度サイクル寿命
は１０００回以上（条件：−５５〜150℃）を有するこ
とが望ましい。このような観点から選択される中間金属
部材４０の熱膨張率は７〜１２.５ppm ／℃の範囲であ
る。７〜１２.５ppm ／℃の範囲の熱膨張率が得られる
のは、Ｃｕ2Ｏ 含有量が２４〜７０vol％ の場合である
（図２）。
【００９４】本発明においては、発熱の著しいＭＯＳ
ＦＥＴ素子基体１０１は、Ａｌのごとき金属板２０１の
一方の主面にエポキシ樹脂からなる絶縁層２０２を介し
てＣｕからなる配線層２０３が選択形成された回路基板
２上にはんだ付け搭載される。ＭＯＳ ＦＥＴ素子基体
１０１から金属板２０１に至る放熱経路の中で、放熱を
最も阻害するのはエポキシ絶縁層２０２である。この場
合、半導体装置としての放熱性の良否は、ＭＯＳ ＦＥ
Ｔ素子基体１０１からエポキシ絶縁層２０２に至る経路
で熱流をいかに広げるかにかかる。図２５は絶縁型半導
体装置に電力を印加したときの半導体素子基体の温度上
昇を示すグラフである。このグラフはシミュレーション
の結果で、ＭＯＳ ＦＥＴ素子基体１０１の消費電力は
１０Ｗ、ＭＯＳ ＦＥＴ素子基体１０１の表面は断熱状
態、そして放熱面としてのＡｌ板２０１の表面は０℃に
保たれていると仮定している。ＭＯＳ ＦＥＴ素子基体
１０１の上昇温度は、中間金属部材４０の熱伝導率が大
きいほど低くなる傾向を示している。ＭＯＳ ＦＥＴ素
子基体１０１の安定的動作を維持するための温度は１２
５℃程度と考えられる。また、半導体装置はなるべく高
い周囲温度（Ａｌ板２０１の温度）のもとで安定的動作
を維持できることが望ましい。周囲温度９０℃のもとで
安定的動作させるためには、グラフを参照すると、中間
金属部材４０の熱伝導率が７０Ｗ／ｍ・Ｋ以上に調整さ
れていることが必要である。このような観点から選択さ
れる中間金属部材４０の熱伝導率は７０Ｗ／ｍ・Ｋ以上
である。したがって、放熱性の観点から選択されるＣｕ
2Ｏ含有量は７０vol％以下である（図３）。
【００９５】なお、上述までに説明した回路基板２は、
Ａｌからなる金属板２０１の一方の主面にエポキシ樹脂
からなる絶縁層２０２を介してＣｕからなる配線層２０
３が選択形成されたものである。しかし、本発明におけ
る回路基板２は、Ａｌ板201上に絶縁層２０２を介して
配線層２０３が設けられた形態に限定されることはな
い。この理由の第１は、絶縁層２０２や配線層２０３の
ないＡｌ板２０１上に半導体素子基体１を直接ろう付け
搭載した場合でも、第１及び２先行技術例と同様に熱膨
張率の小さい搭載部品が熱膨張率の大きい回路基板にろ
う付けされる点では同じであり、したがって同様の課題
を持つことによる。また第２の理由は、Ａｌ板２０１上
に中間金属部材４０を介してＭＯＳ ＦＥＴ素子基体１
０１をろう付け搭載した場合でも、絶縁層２０２や配線
層２０３を設けた回路基板２の場合と同様の信頼性向上
を図り得るからである。したがって、本発明において
は、後述する実施例３の如く回路の形成されていないベ
ース板２も回路基板２の範囲に含まれる。
【００９６】上述したように本実施例において重要な点
は、ＭＯＳ ＦＥＴ素子基体１０１と回路基板２との間
に固着される中間金属部材４０の熱膨張率が７〜１２.
５ppm／℃そして熱伝導率が７０Ｗ／ｍ・Ｋ以上に調整
されていることである。このような条件を満たす中間金
属部材４０のＣｕ2Ｏ含有量は２４〜７０vol％である。
【００９７】本実施例による半導体装置９００は、金属
板２０１の一方の主面に絶縁層202を介して配線層２０
３が選択形成された回路基板２上に、ＭＯＳ ＦＥＴ素
子基体１０１は中間金属部材４０を介して搭載されてい
る。この際、ＭＯＳ ＦＥＴ素子基体１０１と中間金属
部材４０の間は組成Ｓｎ−５ｗｔ％Ｓｂなるろう材層
（厚さ：７０μｍ）１１３により、そして中間金属部材
４０とＡｌ絶縁回路基板２は組成Ｓｎ−３ｗｔ％Ａｇ−
０.８ｗｔ％Ｃｕなるろう材層(厚さ：７０μｍ）１２４
によりそれぞれろう付けされている。これらのろう材層
１１３，１２４はＳｎ，Ｓｂ，Ａｇ，Ｃｕ，Ｎｉ，Ｐ，
Ｂｉ，Ｚｎ，ＡｕそしてＩｎの群から選択された少なく
とも１種の物質とＳｎからなる他のろう材によって代替
されてもよい。具体的なろう材１１３,１２４として
は、Ｓｎ単体金属,Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎ
ｉ−０.０５ｗｔ％ＰやＳｎ−５ｗｔ％Ｓｂで代表され
るようなＳｎ−Ｓｂ系、Ｓｎ−３.５ｗｔ％Ａｇ，Ｓｎ
−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕで代表されるような
Ｓｎ−Ａｇ系、Ｓｎ−５８ｗｔ％Ｂｉで代表されるよう
なＳｎ−Ｂｉ系、Ｓｎ−０.７ｗｔ％Ｃｕ で代表される
ようなＳｎ−Ｃｕ系、Ｓｎ−５２ｗｔ％Ｉｎで代表され
るようなＳｎ−Ｉｎ系、Ｓｎ−９ｗｔ％Ｚｎで代表され
るようなＳｎ−Ｚｎ系、Ｉｎ−１０ｗｔ％Ａｇで代表さ
れるようなＩｎ−Ａｇ系、そして、Ａｕ−２０ｗｔ％Ｓ
ｎで代表されるようなＡｕ−Ｓｎ系の材料を適用するこ
とが可能である。
【００９８】パワー半導体素子基体１はＩＧＢＴ，トラ
ンジスタ，サイリスタ，ダイオード，ＭＯＳ ＦＥＴト
ランジスタ等、異なる電気的機能を持つものであってよ
い。また、半導体素子基体１はＳｉ（４.２ppm ／
℃）、又はＳｉ以外の材料（Ｇｅ：５.８ppm ／℃，Ｇ
ａＡｓ：６.５ppm ／℃，ＧａＰ：５.３ppm ／℃，Ｓｉ
Ｃ：３.５ppm ／℃等）からなる場合であっても同様の
効果が得られる。
【００９９】図２６は本実施例絶縁型半導体装置９００
が組み込まれた電源回路装置を説明するブロック図であ
る。この電源回路装置は、交流電力を整流し、電圧制御
された電力を負荷回路に供給するものである。ここで、
本実施例における負荷回路はコンピュータの演算回路で
ある。
【０１００】〔実施例４〕本実施例では、パワー半導体
素子基体とその電気的動作を制御する制御回路を搭載し
た絶縁型半導体装置及びこの半導体装置を用いた自動車
用点火装置について説明する。
【０１０１】図２７は本実施例絶縁型半導体装置を説明
する鳥瞰図及び断面図である。絶縁型半導体装置９００
はパワー半導体素子基体としてのＳｉからなるＩＧＢＴ
素子基体１０１とその電気的動作を制御する制御回路１
０を支持部材２上に搭載している。ＩＧＢＴ素子基体１
０１(チップサイズ：５×５×０.２５mm）は、厚さ１m
m、面積約２５×２０mmのＡｌ支持部材２上に中間金属
部材（サイズ：６×６×０.６mm）４０を介して、組成
Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％Ｎｉ−０.０５ｗｔ％
Ｐのろう材（厚さ：２００μｍ，温度：２７０±１０
℃）１１３及び組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％
Ｃｕ のろう材（厚さ：２００μｍ，温度：２４０±１
０℃）１２４により固着されている。中間金属部材４０
は銅マトリックス１２５Ａ中に亜酸化銅粒子１２５Ｂを
分散した母材１２５′上に、式２の還元反応によって生
成された銅層(厚さ：５０μｍ）１２５Ｄを介して金属
層(Ｎｉめっき層、厚さ：１０μｍ）１２５Ｃが形成さ
れた複合部材を構成している。熱膨張率：７.５ppm ／
℃，熱伝導率：１００Ｗ／ｍ・Ｋなる物性を有してい
る。また、Ａｌ支持部材２の表面には、Ｎｉめっき（厚
さ：３〜７μｍ）４３が施されている。母材１２５′中
の亜酸化銅粒子１２５Ｂの濃度は６０vol％である。
【０１０２】一方、厚さ約１５μｍの厚膜Ｃｕ配線（図
示省略）２０３，厚膜抵抗１５及びオーバコートガラス
層（図示省略）を設けた、サイズ：１９×１０×０.８m
m のアルミナセラミックス基板５を用意した。次いで、
アルミナ基板５の所望領域に、最終的にろう材１１３′
となる組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ のろ
う材粉末を含有したペーストを印刷し、この印刷部にＩ
Ｃチップ基体１６，コンデンサチップ１７、そしてガラ
ススリーブ型ツェナーダイオードチップ１８等のチップ
部品を搭載し、空気中で２５０±１０℃に加熱した。こ
れにより、各チップ部品１６，１７，１８や厚膜抵抗１
５はろう材１１３′により厚膜Ｃｕ配線２０３と電気的
に接続され、アルミナ基板５上にはＩＧＢＴ素子基体１
０１の動作を制御する制御回路１０が形成された。この
アルミナ基板５はシリコーン樹脂接着剤(図示省略)９に
より、Ａｌ支持部材２上に取り付けられている。ＩＧＢ
Ｔ素子基体１０１のエミッタ電極及びゲート電極は直径
３００μｍのＡｌ細線117により制御回路１０と電気的
に連絡されている。ＩＧＢＴ素子基体１０１のコレクタ
電極は、Ａｌ支持部材２とＡｌ細線１１７を経由して端
子３０と電気的に連絡されている。制御回路１０もＡｌ
細線１１７′により端子３０と電気的に連絡されてい
る。端子３０はＡｌ支持部材２と同質の材料からなり、
その表面にはＮｉめっき（図示省略，厚さ：３〜７μ
ｍ）が施されている。
【０１０３】以上の概略構造を有するアッセンブリは、
（ｂ）に示す断面図の破線で示すように、ＩＧＢＴ素子
基体１０１の搭載部，チップ部品が取り付けられたアル
ミナ基板５の搭載部，Ａｌ細線１１７及び１１７′が完
全に封止される如くに、Ａｌ支持部材２及び端子３０の
一部を含めてエポキシ樹脂２２によるトランスファモー
ルドが施されている。エポキシ樹脂２２は熱膨張率：１
６ppm ／℃、ガラス転移点：１５５℃，体積抵抗率：９
×１０１５Ω・ｍ(ＲＴ),曲げ弾性率：１５.７ＧＰａ
(１６００kgｆ／mm2）なる特性を有している。トランス
ファモールドは１８０℃のもとで実施し、次いで１５０
℃のもとで２ｈの熱処理を施して樹脂の硬化を促進させ
た。
【０１０４】図２８は半導体装置の温度サイクル試験に
よる熱抵抗の推移を示す。図中の曲線Ａは本実施例絶縁
型半導体装置９００、そして、曲線Ｂは比較用半導体装
置（Ｍｏからなる中間金属部材を適用）に関するもので
ある。本実施例絶縁型半導体装置９００の熱抵抗は、温
度サイクル数：５０００回までの試験で初期値（約１.
１℃／Ｗ ）が維持されている。以上のように、本実施
例絶縁型半導体装置９００は優れた信頼性が確保されて
いることが確認される。５０００回までの試験後にＩＧ
ＢＴ素子基体１０１のろう付け部を調べたが、破壊はろ
う材層１１３及び１２４のいずれにも生じていないこと
が確認された。これは、中間金属部材４０の熱膨張率が
１０.０ppm ／℃と好ましい熱膨張率範囲（７〜１２.５
ppm ／℃）に調整されているため、ろう材層１１３や１
２４のいずれか一方の破壊が先行するのを抑え、半導体
装置全体としての寿命を長くするのに寄与していること
に基づく。一方、比較用半導体装置の場合は、温度サイ
クル数：１００回を過ぎると熱抵抗の上昇を生じてい
る。このことは、ＩＧＢＴ素子基体のろう付け部に熱伝
導性を阻害する破壊を生じていることを意味する。試験
後の比較用半導体装置を分解し、ＩＧＢＴ素子基体のろ
う付け部を調べた結果、破壊はろう材層124に対応する
部分で生じていることが確認された。
【０１０５】なお、本実施例絶縁型半導体装置９００の
熱抵抗初期値は約１.１℃／Ｗ である。この値は、周囲
温度：１１４℃の条件下でＩＧＢＴ素子基体１０１が１
０Ｗの電力を消費した場合でも、基体１０１は安定的に
動作し得ることを意味する。このように優れた放熱性
は、エンジンルーム等の過酷な温度条件の所に半導体装
置９００を実装しても安定した性能を維持できることを
意味し、自動車用半導体装置として特に好ましい点であ
る。本実施例絶縁型半導体装置９００の場合は、中間金
属部材４０は亜酸化銅粒子１２５Ｂが６０vol％含有さ
れた母材１２５′からなっていて熱伝導率が１００Ｗ／
ｍ・Ｋと低いにもかかわらず、熱伝導率が約１５０Ｗ／
ｍ・ＫであるＭｏ中間金属部材を適用した比較用半導体
装置と同等の初期熱抵抗を示している。これは、式２の
還元反応によって生成された銅層１２５Ｄが５０μｍと
厚く、この層によって熱流が効果的に横方向へ広がるた
めである。この点が本発明複合部材を適用した半導体装
置で得られる重要な利点である。
【０１０６】図２９は本実施例絶縁型半導体装置９００
の回路を説明する図である。IGBT素子基体１０１のエミ
ッタ及びゲートは制御回路１０と電気的に接続され、素
子１０１の動作はこの回路１０により制御される。制御
回路１０には抵抗１５，ＩＣチップ基体１６，コンデン
サチップ１７、そしてツェナーダイオードチップ１８が
搭載され、これらの素子は厚膜Ｃｕ配線２０３により接
続されている。ＩＧＢＴ素子１０１と制御回路１０から
はそれぞれ端子３０が引き出されている。絶縁型半導体
装置９００はＩＧＢＴ素子１０１とそれを制御する回路
１０とから構成され、自動車用エンジン点火装置のコイ
ルへ給電するのに用いられる。これらの回路から構成さ
れた絶縁型半導体装置９００は、最高周囲温度１１０℃
の環境のもとで自動車用エンジンを点火するのに使用さ
れた。自動車の走行距離１０万キロメートルに相当する
稼働においても、本実施例絶縁型半導体装置900はその
回路機能を維持することが確認された。
【０１０７】〔実施例５〕本実施例では、パワー半導体
素子基体とその電気的動作を制御する制御回路を搭載し
た絶縁型半導体装置及びこの半導体装置を用いた自動車
用点火装置について説明する。
【０１０８】図３０は本実施例絶縁型半導体装置を説明
する断面模式図である。絶縁型半導体装置９００は基本
的に前記実施例４に記載の絶縁型半導体装置と同様の構
成を有しているので、重複する点の説明を避け変更した
要点のみを以下に記述する。
【０１０９】前記実施例４と異なる点の第１は中間金属
部材を省いたことである。異なる点の第２は支持部材２
として本発明の複合部材を用いていることである。この
複合部材は銅マトリックス１２５Ａ中に亜酸化銅粒子１
２５Ｂを分散した母材125′上に、式２の還元反応によ
って生成された銅層（厚さ：１５０μｍ）１２５Ｄを介
して金属層（Ｎｉめっき層、厚さ：１０μｍ）１２５Ｃ
が形成されおり、熱膨張率：１２ppm ／℃，熱伝導率：
２２０Ｗ／ｍ・Ｋなる物性を有している。また、支持部
材２の表面には、Ｎｉめっき（厚さ：３〜７μｍ）４３
が施されている。母材１２５′中の亜酸化銅粒子１２５
Ｂの濃度は６０vol％ である。異なる点の第３はＩＧＢ
Ｔ素子基体１０１(チップサイズ：５×５×０.２５mm）
は組成Ｓｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ のろう材
層（厚さ：２００μｍ，温度：２４０±１０℃）１１３
により固着されていることである。したがって、ろう材
層１２４は省かれている。
【０１１０】図３１は本実施例絶縁型半導体装置の熱抵
抗の温度サイクル試験による推移を示すグラフである。
まず、熱抵抗の初期値は０.９５℃／Ｗ である点に注目
する。絶縁型半導体装置９００と前記実施例の絶縁型半
導体装置（支持部材２とIGBT素子基体１０１の間に中間
金属部材４０を介在、約１.１℃／Ｗ ）を比較すると、
本実施例絶縁型半導体装置９００の放熱性は約１５％優
れている。このように優れた放熱性が得られた理由は、
（１）支持部材２の式２の還元反応に基づく銅層１２５
Ｄが１５０μｍと厚く形成されており、この層によって
熱流が大幅に広げられること、（２）母材１２５′が２
２０Ｗ／ｍ・Ｋと高熱伝導化されていること、（３）放
熱路から中間金属部材４０とろう材層１２４が省かれて
いることである。また、（４）銅層１２５Ｄと金属層
（Ｎｉめっき層）１２５Ｃが拡散接合により緻密に接合
されており、この界面での熱伝達が阻害されない点も良
好な放熱性を得ることに寄与している。
【０１１１】次に、熱抵抗の推移に注目すると、本実施
例絶縁型半導体装置９００は優れた信頼性が確保されて
いることが確認される。５０００回までの試験後にＩＧ
ＢＴ素子基体１０１のろう付け部を調べた。ろう材層１
１３にはその周縁部にわずかながらクラックが観察され
た。しかし、このクラックは熱抵抗の変化（増加）に反
映されるほどには進展していない。これは、支持部材２
の熱膨張率が１２ppm／℃と好ましい熱膨張率範囲（７
〜１２.５ppm ／℃）に調整されているため、ろう材層
１１３の破壊が抑えられていることに基づく。また、銅
層１２５Ｄと金属層（Ｎｉめっき層）１２５Ｃが拡散接
合により緻密に接合されており、この界面での剥離破壊
が抑制されたことにも基づく。
【０１１２】本実施例絶縁型半導体装置９００はＩＧＢ
Ｔ素子１とそれを制御する回路１０とからなり、図２９
に示した回路を有し、そして自動車用エンジン点火装置
のコイルへ給電するのに用いられる。この半導体装置９
００は、最高周囲温度１１０℃の環境のもとで自動車用
エンジンを点火するのに使用された。自動車の走行距離
１０万キロメートルに相当する稼働においても、本実施
例絶縁型半導体装置９００はその回路機能を維持するこ
とが確認された。
【０１１３】〔実施例６〕本実施例では、ＭＯＳ ＦＥ
Ｔパワー半導体素子基体が組み込まれたＤＣ／ＤＣコン
バータ用絶縁型半導体装置及びこの半導体装置を用いた
ＤＣ／ＤＣコンバータ装置について説明する。
【０１１４】本実施例絶縁型半導体装置９００は基本的
に前記実施例３に記載の絶縁型半導体装置と同様の構成
を有しているので、重複する点の説明を避け変更した要
点のみを以下に記述する。
【０１１５】前記実施例３と異なる点の第１は、支持部
材を兼ねる絶縁回路基板２の金属板（サイズ：６８×４
６×１.５mm ）２０１に本発明の複合部材を用いている
ことである。この複合部材は銅マトリックス１２５Ａ中
に亜酸化銅粒子１２５Ｂを分散した母材１２５′上に、
式２の還元反応によって生成された銅層（厚さ：５０μ
ｍ）１２５Ｄを介して金属層（Ｎｉめっき層、厚さ：１
０μｍ）１２５Ｃが形成されおり、熱膨張率：１０ppm
／℃，熱伝導率：１４０Ｗ／ｍ・Ｋなる物性を有してい
る。母材１２５′中の亜酸化銅粒子１２５Ｂの濃度は５
０vol％ である。また、絶縁回路基板２には、金属板と
しての複合部材板２０１の一方の主面にエポキシ樹脂絶
縁層（厚さ：１５０μｍ）２０２を介してＣｕ配線層
（厚さ：７０μｍ）２０３が選択形成されている。前記
実施例３と異なる点の第２は、パワー半導体素子基体と
してのＳｉからなるＭＯＳ ＦＥＴ素子基体１０１（８
個，チップサイズ：９×９×０.２８mm ）は、Ａｌ絶縁
回路基板２のＣｕ配線層２０３上にろう材層(組成：Ｓ
ｎ−３ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ）１１３により直
接搭載されていることである。すなわち、中間金属部材
４０とろう層１２４が省かれている。
【０１１６】以上により製作された本実施例絶縁型半導
体装置９００は、図３２に示す回路を構成している。ゲ
ート端子３０ａは並列に結線されたＭＯＳ ＦＥＴ素子
101の対ごとに専用のものを配置し、ソース端子３０ｃ
や入力端子３０Ａ，出力端子３０Ｂは各ＭＯＳ ＦＥＴ
素子１０１間で共用するように配線されている。
【０１１７】本実施例絶縁型半導体装置９００の１個の
ＭＯＳ ＦＥＴ素子１０１当たりの定常熱抵抗は、約
１.５℃／Ｗ であった。この値は、周囲温度：１１０℃
の条件下でＭＯＳ ＦＥＴ素子１０１が１０Ｗの電力を
消費した場合でも、素子１０１は安定的に動作（素子１
０１の温度は１２５℃を越えない）できることを意味す
る。このように優れた放熱性が得られたのは、熱伝導率
が１４０Ｗ／ｍ・Ｋと高い本発明の複合部材が絶縁回路
基板２の金属板２０１に用いられてることによる。ま
た、複合部材の熱伝導率を高めるのに、厚さ５０μｍに
調整された銅層125Dが寄与している。
【０１１８】本実施例絶縁型半導体装置９００の温度サ
イクル試験（−５５〜１５０℃）による熱抵抗の推移を
追跡した。温度サイクル数：５０００回までは、初期値
と同等の熱抵抗（約１.５℃／Ｗ ）が維持された。本実
施例では、本発明の複合部材が絶縁回路基板２の金属板
２０１に用いられており、金属板２０１の熱膨張率が１
０ppm／℃と好ましい熱膨張率範囲（７〜１２.５ppm ／
℃）に調整されていため、ろう材層１１３のクラック破
壊が抑えられ、半導体装置全体としての寿命が伸長され
ている。また、銅層１２５Ｄと金属層（Ｎｉめっき層）
１２５Ｃとの間が相互拡散により強固に接合されている
ことも安定的に優れた放熱性が確保されている一因であ
る。
【０１１９】図３３は本実施例絶縁型半導体装置が組み
込まれたＤＣ／ＤＣコンバータとしての電子装置を説明
するブロック図である。ＤＣ／ＤＣコンバータ９０は絶
縁型半導体装置９００，絶縁型半導体装置９００を駆動
させるための制御回路１０Ａ，変圧器８１，整流回路８
２、そして平滑及び制御回路８３が組み込まれ、入力電
源８４の電圧を昇降圧した電力を電池８５に供給し、こ
の電力は最終的に負荷回路８６に送られる。ここで、負
荷回路とは例えば自動車用の照明機器，ワイパー，窓，
エアコン等の動力源としてのモータ類，エンジン用点火
装置，センサ類などを言う。以上のＤＣ／ＤＣコンバー
タ装置９０は自動車に取り付けられ、走行距離１０万キ
ロメートルに相当する稼働条件下で性能が確認された。
この結果、本実施例半導体装置３０及びコンバータ装置
９０は１０万キロメートル走行後でも所期の回路機能が
維持されることが確認された。
【０１２０】〔実施例７〕本実施例では、半導体素子基
体が絶縁部材を介さずに複合支持部材上に直接搭載され
た非絶縁型半導体装置について説明する。
【０１２１】図３４は支持部材上に半導体素子基体が直
接搭載された非絶縁型半導体装置の鳥瞰模式図及び断面
模式図である。半導体素子基体を搭載する支持部材１２
５はリードフレームとして加工されたもので、本発明の
複合部材を用いている。この複合部材は銅マトリックス
１２５Ａ中に亜酸化銅粒子１２５Ｂを分散した母材１２
５′上に、式２の還元反応によって生成された銅層（厚
さ：５０μｍ）125Dを介して金属層（Ｎｉめっき層，厚
さ：１０μｍ）１２５Ｃが形成されおり、熱膨張率：１
０ppm ／℃，熱伝導率：１４０Ｗ／ｍ・Ｋなる物性を有
している。母材１２５′中の亜酸化銅粒子１２５Ｂの濃
度は５０vol％ である。また、端子３０も支持部材１２
５とともに同質の材料でリードフレーム加工されてい
て、銅マトリックス１２５Ａ中に亜酸化銅粒子１２５Ｂ
を分散した母材１２５′上に式２の還元反応によって生
成された銅層（厚さ：５０μｍ）１２５Ｄを介して金属
層（Ｎｉめっき層、厚さ：１０μｍ）１２５Ｃが形成さ
れ、熱膨張率：１０ppm／℃，熱伝導率：１４０Ｗ／ｍ
・Ｋなる物性を有している。支持部材１２５上には、ト
ランジスタ素子基体（サイズ：６×６×０.３mm）１０
１がろう材層(組成：Ｓｎ−５ｗｔ％Ｓｂ−０.６ｗｔ％
Ｎｉ−０.０５ｗｔ％Ｐ，厚さ：７０μｍ）１１３によ
り直接搭載されている。トランジスタ素子基体１０１の
エミッタ電極やベース電極はそれぞれエミッタ端子３０
ｃとベース端子３０ａにＡｌ細線（直径：３００μｍ）
１１７により結線されている。また、トランジスタ素子
基体１０１のコレクタ電極はろう材層１１３と支持部材
１２５を経由してコレクタ端子３０ｂに接続されてい
る。トランジスタ素子基体１０１，支持部材１２５，端
子３０ａ，３０ｂ，３０ｃ、Ａｌ細線１１７は、最終的
にエポキシ樹脂（鳥瞰模式図では省略されている）２２
によるトランスファモールドにより気密封止されてい
る。ここで、支持部材１２５は完全にはエポキシ樹脂２
２によって被覆されていない。本実施例非絶縁型半導体
装置９００は、概略以上の構成を有している。
【０１２２】上記非絶縁型半導体装置９００の熱抵抗は
０.１４℃／Ｗ で、支持部材がＣｕ材で構成されている
比較用非絶縁型半導体装置の０.１１℃／Ｗ より若干放
熱性は劣る。しかし、例えばトランジスタ素子基体１０
１が１００Ｗの電力を消費した場合でも、トランジスタ
素子基体１０１の温度は比較用非絶縁型半導体装置の場
合より３℃高くなるだけである。本実施例非絶縁型半導
体装置９００がこのように優れた放熱性を示したのは、
熱伝導率が１４０Ｗ／ｍ・Ｋと高い本発明の複合部材が
支持部材１２５に用いられていることによる。また、複
合部材の熱伝導率を高めるのに、厚さ５０μｍに調整さ
れた銅層１２５Ｄが寄与している。
【０１２３】本実施例非絶縁型半導体装置９００の温度
サイクル試験（−５５〜１５０℃）による熱抵抗の推移
を追跡した。温度サイクル数：５０００回までは、初期
値と同等の熱抵抗(０.１４℃／Ｗ）が維持された。一
方、比較用非絶縁型半導体装置は１０００回以降から熱
抵抗の増大が観測された。比較用非絶縁型半導体装置の
熱抵抗増大はろう材層のクラックに基づくものである。
これに対し本実施例非絶縁型半導体装置９００では、本
発明の複合部材が支持部材１２５に用いられており、そ
の熱膨張率が１０ppm／℃と好ましい熱膨張率範囲(７〜
１２.５ppm／℃）に調整されているため、ろう材層１１
３のクラック破壊が抑えられ、半導体装置全体としての
寿命が伸長されている。また、銅層１２５Ｄと金属層
(Ｎｉめっき層)１２５Ｃとの間が相互拡散により強固に
接合されていることも安定的に優れた放熱性が維持され
ている要因である。
【０１２４】〔実施例８〕本実施例では、半導体素子基
体が複合部材電極により圧接されたガラススリーブ封止
型・非絶縁型半導体装置について説明する。
【０１２５】図３５は半導体素子基体が複合部材電極に
より圧接された非絶縁型半導体装置の断面模式図であ
る。半導体素子基体１０１としてのＳｉからなるツェナ
ーダイオード基体(サイズ：０.８×０.８×０.２８mm）
は、本発明複合部材からなる電極１２５により圧接され
ている。この複合部材は銅マトリックス１２５Ａ中に亜
酸化銅粒子１２５Ｂを分散した母材１２５′上に式２の
還元反応によって生成された銅層（厚さ：１０μｍ）１
２５Ｄを介して金属層（Ｎｉめっき層，厚さ：７μｍ）
１２５Ｃが形成されおり、熱膨張率：７.５ppm／℃，熱
伝導率：１００Ｗ／ｍ・Ｋなる物性を有している。母材
１２５′中の亜酸化銅粒子１２５Ｂの濃度は６０vol％
である。ツェナーダイオード基体１０１の電極１２５に
接する表面にはＮｉ層が形成されている。これらの部材
１０１，１２５は内径１.２mm ，外径１.５mm のガラス
スリーブ２２２にセットされ、窒素雰囲気中で加熱（５
４０℃）されることにより封止されるとともに、一体化
される。ここで、ガラススリーブ２２２はほう珪酸鉛系
ガラスで熱膨張率：８.３ppm ／℃，密度：３.０６ｇ／
cm3 である。ガラススリーブ２２２は上記の加熱により
溶融して電極１２５と接合し、その後の降温過程で収縮
する。この収縮力によりツェナーダイオード基体１０１
は電極１２５と圧接される。このようにして得られた本
実施例非絶縁型半導体装置９００は長さ：３.５mm，外
径：１.５mmの円筒状のものであり、例えば図２７にお
けるガラススリーブ型ツェナーダイオードチップ部品１
８として他の形態の半導体装置に適用される。
【０１２６】本実施例非絶縁型半導体装置９００は温度
サイクル試験（−５５〜１５０℃，２０００回）に供さ
れたが、ツェナー電圧は７.１Ｖ（at １０ｍＡ）と初期
値と同じ値を示した。また、この試験によってはガラス
スリーブ２２２のクラック破壊、ツェナーダイオード基
体１０１と電極１２５間の剥離は観測されなかった。こ
れには、本発明の複合部材が電極１２５に用いられてお
り、その熱膨張率が８.３ppm ／℃と好ましい熱膨張率
範囲（７〜１２.５ppm ／℃）に調整されていて、ツェ
ナーダイオード基体１０１及びガラススリーブ２２２の
それとの整合が図られていることが寄与している。
【０１２７】上記温度サイクル試験を施した試料は、引
き続いて８５℃，８５％ＲＨの条件のもとで高温高湿試
験（１０００ｈ）に供された。試験後の逆方向もれ電流
を測定したところ、０.１μＡ(at ６.５Ｖ）と初期値と
ほぼ同等の値を示した。このことは、高温高湿試験に先
だって実施された温度サイクル試験においても、ガラス
スリーブ２２２と電極１２５の間の気密性は良好に維持
されていることを意味する。このように良好な気密性が
保たれたことには、電極１２５における銅層１２５Ｄと
金属層（Ｎｉめっき層）１２５Ｃとの間が拡散により強
固に接合されていて、これらの界面で剥離を生じない点
が寄与している。
【０１２８】〔実施例９〕本実施例ではセルラー電話機
等の送信部に用いる高周波電力増幅装置としての絶縁型
半導体装置について説明する。
【０１２９】本実施例絶縁型半導体装置（サイズ：１
０.５×４×１.３mm）９００は以下の構成からなる。図
３６は本実施例絶縁型半導体装置の断面模式図である。
ここでは、支持部材２としての多層ガラスセラミック基
板〔サイズ：１０.５×４×0.5mm，３層配線，熱膨張
率：６.２ppm／℃，熱伝導率：２.５Ｗ／ｍ・Ｋ ，曲げ
強度：０.２５ＧＰａ，ヤング率：１１０ＧＰａ，誘電
率５.６（１ＭＨｚ）〕上に、ＭＯＳ ＦＥＴ素子基体
(サイズ：２.４×１.８×０.２４mm）１０１，チップ抵
抗（約７ppm ／℃）１５，チップコンデンサ（約１１.
５ppm／℃）１７を含むチップ部品が搭載されている。
ＭＯＳ ＦＥＴ素子基体１０１と多層ガラスセラミック
基板２の間には、本発明の複合部材からなる中間金属部
材４０が介在されている。この中間金属部材４０は銅マ
トリックス１２５Ａ中に亜酸化銅粒子125Bを分散した母
材１２５′上に、式２の還元反応によって生成された銅
層（厚さ：１０μｍ）１２５Ｄを介して金属層（Ｎｉめ
っき層、厚さ：５μｍ）１２５Ｃが形成されおり、熱膨
張率：１０ppm／℃ ，熱伝導率：１４０Ｗ／ｍ・Ｋなる
物性を有している。母材１２５′中の亜酸化銅粒子１２
５Ｂの濃度は５０vol％ である。図示を省略しているけ
れども、多層ガラスセラミック基板２の内部には厚膜内
層配線層（Ａｇ−１ｗｔ％Ｐｔ，厚さ：１５μｍ），多
層配線間の電気的連絡のための厚膜スルーホール導体
（Ａｇ−１ｗｔ％Ｐｔ，直径：１４０μｍ）、放熱路の
ための厚膜サーマルビア（Ａｇ−１ｗｔ％Ｐｔ，直径：
１４０μｍ）が設けられている。また、多層ガラスセラ
ミック基板２の一方の主面上に厚膜配線パターン（Ａｇ
−１ｗｔ％Ｐｔ，厚さ：１５μｍ）２０３が設けられ、
この厚膜配線パターン２０３上にはチップ抵抗１５，チ
ップコンデンサ１７を含むチップ部品が組成Ｓｎ−５ｗ
ｔ％Ａｇ−０.８ｗｔ％Ｃｕ からなるろう材層１１３に
より導電的に固着されている。ＭＯＳ ＦＥＴ素子基体
(Ｓｉ，３.５ppm／℃)１０１は、多層ガラスセラミック
基板２の一方の主面に設けた凹みの部分に中間金属部材
４０を介して搭載されている。中間金属部材４０のサイ
ズは２.８×２.２×０.２mm である。ここで、ＭＯＳ
ＦＥＴ素子基体１０１と中間金属部材４０を接続するろ
う材１１３や、中間金属部材４０と多層ガラスセラミッ
ク基板２を接続するろう材１２４は、いずれも組成Ｓｎ
−５ｗｔ％Ａｇ−０.８ｗｔ％Ｃｕ からなるろう材であ
る。ＭＯＳ ＦＥＴ素子基体１０１と厚膜配線パターン
２０３の所定部間には、Ａｕからなる金属細線１１７が
ボンディング(直径：５０μｍ)されている。多層ガラス
セラミック基板２の他方の主面には、厚膜外部電極層２
０３′（Ａｇ−１ｗｔ％Ｐｔ，厚さ：１５μｍ）が設け
られている。厚膜外部電極層２０３′は多層ガラスセラ
ミック基板２の内部に設けられた内層配線層やスルーホ
ール配線を中継して厚膜配線パターン２０３と電気的に
接続されている。多層セラミックス基板２の一方の主面
側にはエポキシ樹脂層２２が設けられ、これにより搭載
チップ部品等は封止されている。
【０１３０】図３７は本実施例絶縁型半導体装置の基本
的な増幅回路ブロックの構成を示す図である。高周波帯
では抵抗１５，容量（コンデンサ１７）のほか伝送線路
（多層ガラスセラミック基板２上の厚膜配線パターン）
２０３による分布定数回路を用いるのが一般的である。
増幅器の入力整合や出力回路の負荷整合には、伝送線路
２０３と２個の容量（コンデンサ１７）からなるπ型回
路を用いている。入力インピーダンス整合は並列容量の
値とその接続位置によって行っている。基本的増幅回路
ブロック９０１は以上の構成からなる。
【０１３１】図３８は本実施例絶縁型半導体装置の回路
ブロック図を示す。絶縁型半導体装置９００は基本的増
幅回路ブロック９０１が３段接続してモジュール化され
ている。ここで、基本的増幅回路ブロック９０１の電源
端子や電源端子が３段とも共通化されているため、回路
の構成が簡単化されている。以上の絶縁型半導体装置９
００はＭＯＳ ＦＥＴ素子１０１の特長がそのまま活か
され、（１）利得が大きく１〜４ｍＷの入力電力で動作
する、（２）利得制御が数ボルトの電圧で可能で、Ｇａ
Ａｓ ＦＥＴ素子で必要な負の電圧印加が不要で、制御
電圧０.５Ｖ 以下で主電流が遮断され、電源用及び制御
用端子が各段とも共通化されているため、周辺回路を含
めた電力増幅の構成が簡素になる、（３）破壊耐量が大
きい、（４）熱的安定性が高い等の利点を有している。
特に、上記（３）及び（４）には、放熱性の高い本発明
複合部材からなる中間金属部材４０を適用していること
が寄与している。
【０１３２】図３９は本実施例絶縁型半導体装置を適用
した携帯電話の回路ブロック図である。入力音声信号は
混合器５００で発信器５０１からの高周波信号に変換さ
れ、電力増幅器である絶縁型半導体装置９００，アンテ
ナ共用器５０２を通してアンテナから電波として発射さ
れる。送信電力は結合器によってモニタされ、電力増幅
器である絶縁型半導体装置９００への制御信号によって
一定に保たれている。ここで、アンテナ共用器５０２や
アンテナは本発明で言う負荷である。この携帯電話には
８００〜１０００ＭＨｚ帯の電波が使用される。
【０１３３】〔実施例１０〕本実施例では電力用大口径
サイリスタ素子基体の電極用熱緩衝板として複合部材を
適用した非絶縁型半導体装置について説明する。
【０１３４】図４０は本実施例電力用非絶縁型半導体装
置の断面模式図である。非絶縁型半導体装置９００は以
下の構成よりなる。１０１はゲートターンオフ（ＧＴ
Ｏ）サイリスタ素子基体（Ｓｉ，直径：１００mm）、４
０Ａはリング状アノード電極用熱緩衝板、４０Ｂはカソ
ード電極用熱緩衝板、４０ａはＣｕからなるアノード用
ポスト電極、４０ｂはＣｕからなるカソード用ポスト電
極、６０はゲートリード、６１はゲートリード用絶縁
筒、６００はゲート電極、６０１はゲート電極用押圧機
構、６５０はアルミナセラミックよりなる絶縁筒、６６
０Ａはアノード側フランジ、６６０Ｂはカソード側フラ
ンジである。図示を省略しているけれども、サイリスタ
素子基体１０１の内部にはｐｎ接合部を有し、サイリス
タ素子基体１０１のアノード領域，カソード領域，ゲー
ト領域には所定のパターンに形成されたＡｌよりなる金
属層が形成されている。サイリスタ素子基体１０１の周
縁端部にはシリコーン樹脂からなるバッシベーション部
材が塗布されている。ここで、アノード電極用熱緩衝板
４０Ａ，カソード電極用熱緩衝板４０Ｂ，ゲート電極６
００はいずれも、本発明による複合部材からなり、銅マ
トリックス１２５Ａ中に亜酸化銅粒子１２５Ｂを分散し
た母材１２５′上に式２の還元反応によって生成された
銅層（厚さ：１０μｍ）１２５Ｄを介して金属層（Ｎｉ
めっき層，厚さ：５μｍ）１２５Ｃが形成されおり、熱
膨張率：１０ppm ／℃，熱伝導率：140Ｗ／ｍ・Ｋなる
物性を有している。母材１２５′中の亜酸化銅粒子１２
５Ｂの濃度は５０vol％ である。また、アノード電極用
熱緩衝板４０Ａはアノード領域に設けられたＡｌ金属層
とアノード用ポスト電極４０ａとの間に介在し、カソー
ド電極用熱緩衝板４０Ｂはカソード領域に設けられたＡ
ｌ金属層とカソード用ポスト電極４０ｂとの間に介在し
ている。ゲート電極６００はゲート領域に設けられたＡ
ｌ金属層と接するとともにゲートリード用絶縁筒６１で
包囲されたゲートリード６０と電気接続されており、ゲ
ート電極押圧機構６０１によりＡｌ金属層との圧接力が
与えられている。以上のサイリスタ素子基体１０１，ア
ノード電極用熱緩衝板４０Ａ，アノード用ポスト電極４
０ａ，カソード電極用熱緩衝板４０Ｂ，カソード用ポス
ト電極４０ｂ，ゲート電極６００等の主要部材は絶縁筒
６５０の内部に挿入されている。アノード側フランジ６
６０Ａはアノード用ポスト電極４０ａと絶縁筒６５０に
接合され、カソード側フランジ６６０Ｂはカソード用ポ
スト電極４０ｂと絶縁筒６５０に接合され、絶縁筒６５
０の内部に挿入された主要部材１０１，４０Ａ，４０
ａ，４０Ｂ，４０ｂ，６００等を外気から遮断する役割
を担っている。本実施例非絶縁型半導体装置９００のサ
イリスタ素子基体１０１とアノード用ポスト電極４０ａ
及びカソード用ポスト電極４０ｂは圧接により電気接続
されるため、アノード用ポスト電極４０ａとカソード用
ポスト電極４０ｂの間には３０００kgの加圧力が与えら
れている。
【０１３５】以上の構成よりなる本実施例非絶縁型半導
体装置９００は０.００６℃／Ｗ と低い値の熱抵抗を示
した。これにはアノード電極用熱緩衝板４０Ａやカソー
ド電極用熱緩衝板４０Ｂが放熱性の高い本発明複合部材
で構成されていることが寄与している。また、非絶縁型
半導体装置９００に−５５〜１５０℃の温度サイクルを
３０００回、そして、サイリスタ素子基体１０１に間欠
通電してカソード電極用熱緩衝板４０Ｂの温度を３０〜
１００℃に変化させる試験を９００００回与えたが、熱
抵抗の増大や電気的機能の低下は観測されなかった。こ
れはアノード電極用熱緩衝板４０Ａやカソード電極用熱
緩衝板４０Ｂが、サイリスタ素子基体１０１とアノード
用ポスト電極４０ａ，カソード用ポスト電極４０ｂとの
間の熱膨張率差を緩和する効果を有することによるもの
である。また、アノード電極用熱緩衝板４０Ａやカソー
ド電極用熱緩衝板４０Ｂに式２の還元反応によって熱伝
導性の良い銅層１２５Ｄが形成され、銅層１２５Ｄと金
属層（Ｎｉめっき層）１２５Ｃ間の接合が相互拡散によ
り強固になされているため、熱放散路が確実に確保され
ていることにもよる。
【０１３６】本実施例ではアノード電極用熱緩衝板４０
Ａやカソード電極用熱緩衝板４０Ｂに本発明複合部材を
用いた例を示したが、必要に応じてアノード用ポスト電
極４０ａやカソード用ポスト電極４０ｂに本発明複合部
材を用いた構造，アノード電極用熱緩衝板４０Ａとアノ
ード用ポスト電極４０ａを一体にした構造，カソード電
極用熱緩衝板４０Ｂとカソード用ポスト電極４０ｂを一
体にした構造にすることも可能である。
【０１３７】〔実施例１１〕本実施例ではミニモールド
型トランジスタ用のリードフレームとして複合部材を適
用した非絶縁型半導体装置について説明する。
【０１３８】図４１は本実施例ミニモールド型非絶縁型
半導体装置の断面模式図である。半導体素子基体１０１
としてのＳｉからなるトランジスタ基体（サイズ：１×
１×０.３mm）は、本発明複合部材からなるリードフレ
ーム（厚さ：０.３mm）４０にＳｎ−７ｗｔ％Ｓｂ合金
からなるろう材１１３により搭載されている。この複合
部材は銅マトリックス１２５Ａ中に亜酸化銅粒子１２５
Ｂを分散した母材125′上に式２の還元反応によって生
成された銅層（厚さ：１０μｍ）１２５Ｄを介して金属
層（Ｎｉめっき層，厚さ：７μｍ）１２５Ｃが形成され
おり、熱膨張率：７.５ppm／℃，熱伝導率：１００Ｗ／
ｍ・Ｋなる物性を有している。母材125′中の亜酸化銅
粒子１２５Ｂの濃度は６０vol％ である。リードフレー
ム４０，４０′は電極及び端子の役割を兼ねるもので、
各電極又は端子が独立した機能を果たすようにするまで
の初期段階では一体的に成形されている。トランジスタ
基体１０１のコレクタはろう材１１３により搭載された
側に配置されている。エミッタ及びベースはろう付けさ
れた側と反対側に設けられ、トランジスタ基体101から
引出されたとＡｌ細線１１７によりリードフレーム４
０′に連絡されている。また、トランジスタ基体１０１
の搭載とＡｌ細線１１７の配線が施された主要部は、ト
ランスファモールドによってエポキシ樹脂２２で覆われ
ている。リードフレーム４０，４０′はエポキシ樹脂２
２によるモールドが完了した段階で互いに切り離され、
それぞれ独立した端子としての機能が付与される。以上
の構成を有する本実施例非絶縁型半導体装置９００は３
×４×３mmなる寸法を有しており、例えば図２７におけ
るアルミナ基板５や図３６におけるガラスセラミック基
板２上に搭載されるチップ部品として他の形態の半導体
装置に適用される。
【０１３９】本実施例非絶縁型半導体装置９００は温度
サイクル試験（−５５〜１５０℃，２０００回）後に電
流増幅率：３０を示した。この値は試験前の初期電流増
幅率とほぼ同等である。また、この試験によってはトラ
ンジスタ基体１０１とリードフレーム４０間の剥離やろ
う材層１１３のクラックは観測されなかった。これに
は、本発明の複合部材がリードフレーム４０に用いられ
ており、その熱膨張率が８.３ppm／℃と好ましい熱膨張
率範囲（７〜１２.５ppm／℃）に調整されていて、トラ
ンジスタ基体１０１との熱膨張率の整合が図られている
ことが寄与している。
【０１４０】上記温度サイクル試験を施した試料は、引
き続いて８５℃、８５％ＲＨの条件のもとで高温高湿試
験（１０００ｈ）に供された。試験後のエミッタ−コレ
クタ間のもれ電流を測定したところ、０.１μＡ（at ３
０Ｖ）と初期値とほぼ同等の値を示した。このことは、
高温高湿試験に先だって実施された温度サイクル試験に
おいても、エポキシ樹脂２２とリードフレーム４０，４
０′間の気密性は良好に維持されていることを意味す
る。このように良好な気密性が保たれたことには、リー
ドフレーム４０，４０′における銅層１２５Ｄと金属層
（Ｎｉめっき層）１２５Ｃとの間が拡散により強固に接
合されていて、これらの界面で剥離を生じない点が寄与
している。
【０１４１】〔実施例１２〕本実施例ではレーザダイオ
ード搭載用熱膨張緩和材として複合部材を適用した非絶
縁型半導体装置について説明する。
【０１４２】図４２は本実施例レーザダイオードを搭載
した非絶縁型半導体装置の断面模式図である。半導体素
子基体１０１としてのレーザダイオード基体(サイズ：
０.８×０.５×０.２mm）は、本発明複合部材からなる
中間金属部材(厚さ：０.３mm）４０にＡｕ−２０ｗｔ％
Ｓｎ合金からなるろう材１１３により接合されている。
レーザダイオード基体１０１はＧａＡｓ基板上にエピタ
キシャル成長されたＧａＡｌＡｓ領域を含むものであ
り、レーザダイオード基体１０１の接合面に形成された
Ｔｉ(厚さ：０.１μｍ）−Ｐｔ（０.３μｍ）−Ａｕ
（０.１μｍ）からなる積層金属層によりろう材１１３
に対するぬれ性が付与されている。この複合部材は銅マ
トリックス１２５Ａ中に亜酸化銅粒子１２５Ｂを分散し
た母材125′上に式２の還元反応によって生成された銅
層（厚さ：１０μｍ）２５Ｄを介して金属層（厚さ：７
μｍのＮｉめっき層上に、厚さ：１μｍのＡｕめっき層
を順次形成した積層金属層）１２５Ｃが形成されおり、
熱膨張率：７.５ppm／℃，熱伝導率：１００Ｗ／ｍ・Ｋ
なる物性を有している。母材１２５′中の亜酸化銅粒子
１２５Ｂの濃度は６０vol％ である。中間金属部材４０
は銅からなる支持部材２上にＳｎ−３ｗｔ％Ａｇ−０.
７ｗｔ％Ｃｕ 合金からなるろう材１２４により搭載さ
れている。図示を省略しているけれども、レーザダイオ
ード基体１０１の非接合側上面には前述と同様のＴｉ
（厚さ：０.１μｍ）−Ｐｔ（０.３μｍ）−Ａｕ(０.１
μｍ）からなる積層金属層が設けられ、この積層金属層
上にＡｕワイヤがボンディングされている。以上の構成
からなる本実施例非絶縁型半導体装置９００は受光素子
と組み合わされて実用に供される。
【０１４３】本実施例非絶縁型半導体装置９００は初期
熱抵抗０.３１℃／Ｗ に対し、−５５〜１５０℃ の温
度サイクル試験２０００回を与えた後の熱抵抗は０.３
２℃／Ｗとほぼ同等の放熱性が維持されていた。これ
は、本発明の複合部材が中間金属部材４０に用いられて
おり、その熱膨張率が８.３ppm／℃と好ましい熱膨張率
範囲（７〜１２.５ppm／℃）に調整されていて、トラン
ジスタ基体１０１との熱膨張率の整合が図られているこ
とが寄与している。
【０１４４】〔実施例１３〕本実施例では整流ダイオー
ド搭載用熱膨張緩和材として複合部材を適用した非絶縁
型半導体装置について説明する。
【０１４５】図４３は非絶縁型半導体装置を搭載した全
波整流装置を説明する図である。（ａ）は全波整流装置
の平面図、（ｂ）はＡ−Ｂ断面図、そして（ｃ）は全波
整流装置の回路図である。先ず、（ｂ）に注目する。こ
こで示す非絶縁型半導体装置９００は自動車オルタネー
タ用のものである。１２５はＮｉめっきを施した銅から
なる容器(厚さ：０.８mm）であり、容器１２５の底部に
Ｓｎ−３ｗｔ％Ａｇ−０.７ｗｔ％Ｃｕ合金からなるろ
う材(厚さ：１００μｍ）１２４により本発明複合部材
からなる中間金属部材(直径：５mm，厚さ０.６mm）４０
が取り付けられている。中間金属部材４０上にはダイオ
ード素子基体(直径：４mm,厚さ０.３mm)１０１がＳｎ−
５ｗｔ％Ｓｂ合金からなるろう材（厚さ：１００μｍ）
１１３により搭載され、ダイオード素子基体１０１上に
はＮｉめっきを施したＣｕからなるリード７がＳｎ−３
ｗｔ％Ａｇ−０.７ｗｔ％Ｃｕ 合金からなるろう材７７
０で固着されている。中間金属部材４０，リード７及び
ダイオード素子基体１０１はシリコーン樹脂２２で被覆
されている。中間金属部材４０としての複合部材（詳細
な図示は省略）は、銅マトリックス１２５Ａ中に亜酸化
銅粒子１２５Ｂを分散した母材１２５′上に式２の還元
反応によって生成された銅層（厚さ：１０μｍ）１２５
Ｄを介して金属層（厚さ：７μｍのＮｉめっき層）１２
５Ｃが形成されており、熱膨張率：７.５ppm／℃，熱伝
導率：１００Ｗ／ｍ・Ｋなる物性を有している。母材１
２５′中の亜酸化銅粒子１２５Ｂの濃度は６０vol％ で
ある。本実施例における中間金属部材４０の役割は、容
器１２５とダイオード素子基体１０１の熱膨張率差を緩
和してろう材１２４に優れた耐熱疲労性を付与するこ
と、ダイオード素子基体１０１が発生する熱を効率よく
後述する放熱板２にへ伝達し、もって半導体装置９００
あるいは全波整流装置９５０の電気的機能を長期にわた
り維持することである。以上に説明した非絶縁型半導体
装置９００は、銅からなり支持部材を兼ねる放熱板２上
にＳｎ−３ｗｔ％Ａｇ−４.５ｗｔ％Ｂｉ合金からなる
ろう材７７１により固着されている。放熱板２にはエポ
キシ樹脂等からなる端子台２１７が取り付け部材２１８
により固定され、リード７はろう材２１６を介してあら
かじめ端子台２１７に取り付けられているＣｕからなる
金属端子２１５に接合されている。
【０１４６】次に、（ａ）を用いて全波整流装置９５０
を説明する。３個の非絶縁型半導体装置９００が、接着
層７７１を介して第１放熱板２Ａに接着される。同様
に、第２放熱板２Ｂ上にも３個の非絶縁型半導体装置９
００が取り付けられている。すなわち、複数個の非絶縁
型半導体装置９００が互いに対をなす第１放熱板２Ａ及
び第２放熱板２Ｂ上に搭載され、各放熱板内では整流方
向が揃えられ、放熱板相互間では整流方向が異なるよう
に取り付けられている。ここで、第１放熱板２Ａ及び第
２放熱板２Ｂの役割は、非絶縁型半導体装置９００が放
出する熱を効率よく外部へ伝達すること及び電力を効率
よく伝達することにある。この観点から、第１放熱板２
Ａ及び第２放熱板２ＢにはＡｌ材を用いることが可能で
ある。以上により得られた全波整流装置９５０は（ｃ）
に示す回路を構成している。
【０１４７】本実施例非絶縁型半導体装置９００の熱抵
抗は０.７℃／Ｗ である。主要な放熱経路に熱伝導率の
高い中間金属部材４０が配置されていることが、このよ
うに良好な放熱性が付与された要因になっている。良好
な放熱性が付与されたもう一つの要因として、中間金属
部材４０の被ろう付け表面があらかじめ施された熱処理
によって清浄化され、ボイドの少ないろう付けがなされ
たことが挙げられる。また、非絶縁型半導体装置９００
に間欠通電を与えて容器１２５が３０〜１２５℃の温度
変化を生ずるようにしたパワーサイクル試験では、約５
万回までは初期と同等の熱抵抗が維持された。これは、
容器１２５とダイオード素子基体１０１の間に中間の熱
膨張率を有する中間金属部材４０が配置されているため
である。しかしこれ以外に、銅マトリックス１２５Ａ中
に亜酸化銅粒子１２５Ｂが分散された母材１２５′と式
２の還元反応によって生成された銅層１２５Ｄが強固に
接合されていること、及び、銅層１２５Ｄと金属層１２
５Ｃが相互拡散により強固に接合されていることも寄与
している。
【０１４８】以上に説明した全波整流装置９５０は車両
用三相交流発電機に取り付けられた。車両エンジンによ
る回転動力がロータに伝達され、このロータに取り付け
られたロータコイルが励磁巻線の発生する界磁と鎖交す
ることにより、ロータコイルに交流が発生する。全波整
流装置９５０のＵ，Ｖ，Ｗ端子は前記ロータコイルと接
続されている。したがって、Ｕ，Ｖ，Ｗ端子を経由した
交流は各半導体装置９００により直流に変換され、端子
Ａ及びＢを通して負荷に直流電力として供給される。
【０１４９】全波整流装置９５０は、これが取り付けら
れた三相交流発電機とともに自動車のエンジンルーム内
に搭載された。この自動車には３２万kmの走行試験が施
された。三相交流発電機及び全波整流装置９５０は、こ
の走行試験中は常に稼働状態にあったけれども、電気的
機能は初期状態と同等に維持されていた。このように優
れた耐久性が得られたのは、上述したように良好な放熱
性及び優れた接続信頼性が付与されたことに基づく。
【０１５０】以上までに、本発明の実施例について説明
した。本発明における半導体装置９００は、実施例記載
の範囲に限定されるものではない。
【０１５１】図４４〜図４６は本発明半導体装置の変形
例を説明する断面模式図である。これらの形態に基づく
絶縁型又は非絶縁型半導体装置のいずれもが、製造時あ
るいは運転時に生ずる熱応力ないし熱歪を軽減し、各部
材の変形，変性，破壊の恐れがなく、信頼性が高く、低
コストの半導体装置を提供するのに有効である。
【０１５２】図４４は樹脂モールドを施した絶縁型半導
体装置の断面模式図である。この絶縁型半導体装置９０
０では、絶縁性ポリイミドテープ７０を介してリードフ
レーム４０を接着した本発明複合部材からなる支持部材
１２５上に、ろう材１１３によりＩＣチップ基体１０１
が搭載されている。ＩＣチップ基体１０１とリードフレ
ーム４０の間は金属細線１１７で接続されている。これ
らの一体化物は最終的に端子となるリードフレーム４０
の一部を残して、全てがエポキシ樹脂２２により被覆さ
れている。
【０１５３】図４５は樹脂モールドを施した非絶縁型半
導体装置の断面模式図である。この絶縁型半導体装置９
００では、絶縁性ポリイミドテープ７０を介してリード
フレーム４０を接着した本発明複合部材からなる支持部
材１２５上に、ろう材１１３によりＩＣチップ基体１０
１が搭載されている。ＩＣチップ基体１０１とリードフ
レーム４０の間は金属細線１１７で接続されている。こ
れらの一体化物は支持部材１２５の一部と最終的に端子
となるリードフレーム４０の一部を残して、全てがエポ
キシ樹脂２２により被覆されている。図示はしていない
けれども、支持部材１２５にはＡｌフィン等の冷却用の
機構物を取り付けて一層放熱効果を高めることが可能で
ある。
【０１５４】図４６はピングリッドアレイパッケージに
ＩＣチップ基体を収納した非絶縁型半導体装置の断面模
式図である。パッケージ５はＡｇ−Ｐｔ厚膜導体層を設
けた多層配線アルミナ基板であり、あらかじめ銀ろう材
により本発明複合部材からなる支持部材１２５と金属ピ
ン７１が取り付けられている。ＩＣチップ基体１０１は
支持部材１２５上にろう材１１３により搭載されるとと
もに、Ａｕ線のワイヤボンディングによりパッケージ５
の配線と連絡されている。また、ＩＣチップ基体１０１
の収納された空間は、パッケージ５とコバール製板７２
をＡｕ−Ｓｎ系ろう材で接合することにより封止されて
いる。
【０１５５】更に例えば、本発明半導体装置９００を組
み込んだインバータ装置（図１２参照）は、ブラシレス
直流電動機とともに冷暖房機（冷房時の消費電力：５ｋ
Ｗ，暖房時の消費電力：３ｋＷ，電源電圧：２００Ｖ）
に組み込まれてもよい。この場合は、高いエネルギー効
率を得ることができ、冷暖房機使用時の電力消費を低減
するのに役立つ。また、室内の温度が運転開始から設定
温度に到達するまでの時間を、交流電動機を用いた場合
より約１／２に短縮できる。
【０１５６】同様の効果は、半導体装置９００が他の流
体を撹拌又は流動させる装置、例えば洗濯機，流体循環
装置等に組み込まれる場合でも享受できる。
【０１５７】本発明において、半導体装置は負荷に給電
する電気回路に組み込まれて使用される。この際、
（１）半導体装置が、回転装置に給電する電気回路に組
み込まれて、上記回転装置の回転速度を制御するか、も
しくは、それ自体が移動するシステム（例えば、電車，
エレベータ，エスカレータ，ベルトコンベア）に回転装
置とともに組み込まれて上記移動システムの移動速度を
制御する場合、（２）前記回転装置に給電する電気回路
がインバータ回路である場合、（３）半導体装置が流体
を撹拌又は流動させる装置に組み込まれて、被撹拌物又
は被流動物の移動速度を制御する場合、（４）半導体装
置が物体を加工する装置に組み込まれて、被加工物の研
削速度を制御する場合、（５）半導体装置が発光体に組
み込まれて、上記発光体の放出光量を制御する場合、そ
して、（６）半導体装置が出力周波数５０Ｈｚないし３
０ｋＨｚで作動する場合にも、上記実施例の場合と同様
の効果、利点を享受できる。
【０１５８】本発明においては、複合部材１２５に設け
られるめっき層１２５ＡはＮｉに限定されるべきもので
はない。はんだやろう材に対するぬれ性を向上させるた
めに、表面にＣｕ，Ｎｉ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｓ
ｎ，Ｓｂ，Ａｌ，Ｚｎ、もしくは、これらの合金を被覆
することは好ましいことである。この際、めっき法に限
らず、蒸着法あるいはスパッタリング法によってもよ
い。
【０１５９】本発明において、はんだ材１１３，１２４
等は実施例に開示した材料のみには限定されない。半導
体装置が製作されるプロセス、半導体装置に要求される
特性特に耐熱疲労信頼性に応じて種々の成分及び組成の
ものを選択し得る。例えば、Ｐｂ−５ｗｔ％Ｓｂ,Ｐｂ
−５２ｗｔ％Ｓｎ−８ｗｔ％Ｂｉ,Ａｕ−１２ｗｔ％Ｇ
ｅ，Ａｕ−６ｗｔ％Ｓｉ，Ａｕ−２０ｗｔ％Ｓｉ，Ａｌ
−１１.７ｗｔ％Ｓｉ,Ａｇ−４.５Ｓｉ，Ａｕ−８５ｗ
ｔ％Ｐｂ,Ａｕ−２６ｗｔ％Ｓｂ,Ｃｕ−６９.３ｗｔ％
Ｍｇ，Ｃｕ−３５ｗｔ％Ｍｎ，Ｃｕ−３６ｗｔ％Ｐｂ,
Ｃｕ−７６.５ｗｔ％Ｓｂ，Ｃｕ−１６.５ｗｔ％Ｓｉ，
Ｃｕ−２８ｗｔ％Ｔｉ，Ｃｕ−１０ｗｔ％Ｚｒ、又は、
これらを任意に組み合わせたろう材を適用できる。
【０１６０】本発明において、半導体基体１０１になり
得る素材は、Ｓｉ：４.２ppm／℃，Ｇｅ：５.８ppm／
℃，ＧａＡｓ：６.５ppm／℃，ＧａＰ：５.３ppm／℃，
ＳｉＣ：３.５ppm／℃等である。これらの素材からなる
半導体素子を搭載することに何らの制約もない。この
際、半導体基体はサイリスタ，トランジスタ等実施例に
記載されていない電気的機能を有していてもよい。ま
た、金属接合回路基板１２２に搭載される素子は半導体
基体に限定されず、例えはコンデンサ，抵抗体，コイル
等の受動素子であってもよい。
【０１６１】
【発明の効果】本発明によれば、製造時あるいは運転時
に生ずる熱応力ないし熱歪を軽減し、各部材の変形，変
性，破壊の恐れがなく、信頼性が高く、低コストの半導
体装置を得るのに有効な半導体装置用複合部材、それを
用いた絶縁型半導体装置、又は非絶縁型半導体装置を提
供することができる。
【図面の簡単な説明】
【図１】本発明半導体装置用複合部材の断面模式図であ
る。
【図２】複合部材の組成と熱伝導率の関係を示すグラフ
である。
【図３】複合部材の組成と熱膨張率の関係を示すグラフ
である。
【図４】複合部材の母材とＮｉめっき層の間におけるＳ
ＥＭ分析プロファイルを示すグラフである。
【図５】還元法により生成された銅層厚さのＮｉめっき
層厚さ依存性を示すグラフである。
【図６】生成された銅層の厚さと接合強度の関係を示す
グラフである。
【図７】Ｎｉめっき層厚さと接合強度の関係を示すグラ
フである。
【図８】本発明絶縁型半導体装置の要部を説明する鳥瞰
模式図である。
【図９】セラミック絶縁基板の詳細を説明する平面図及
び断面図である。
【図１０】絶縁型半導体装置の構造を詳細に説明する平
面及び断面模式図である。
【図１１】絶縁型半導体装置の回路を説明する図であ
る。
【図１２】絶縁型半導体装置を組み込んだインバータ装
置の回路を説明する図である。
【図１３】絶縁型半導体装置の熱抵抗の支持部材の熱伝
導率依存性を示すグラフである。
【図１４】温度サイクル試験における絶縁型半導体装置
の熱抵抗の推移を示すグラフである。
【図１５】温度サイクル寿命に及ぼす支持部材の熱膨張
率の影響を説明するグラフである。
【図１６】セラミック絶縁基板搭載用はんだ層に生ずる
歪の熱膨張率依存性を説明するグラフである。
【図１７】間欠通電試験による熱抵抗の推移を示すグラ
フである。
【図１８】間欠通電試験による電極−支持部材間のコロ
ナ放電開始電圧の推移を示すグラフである。
【図１９】本発明一実施例の絶縁型半導体装置を説明す
る平面図、断面図及び回路図である。
【図２０】絶縁型半導体装置の過渡熱抵抗特性を示すグ
ラフである。
【図２１】絶縁型半導体装置の温度サイクル試験による
熱抵抗の推移を示すグラフである。
【図２２】ＭＯＳ ＦＥＴ素子基体が固着されたろう材
層における熱歪を示すグラフである。
【図２３】ＭＯＳ ＦＥＴ素子基体ろう付け部の温度サ
イクル試験によるろう材層破壊寿命のワイブル分布を示
すグラフである。
【図２４】ＭＯＳ ＦＥＴ素子基体ろう付け部の温度サ
イクル試験による−３σ水準寿命を示すグラフである。
【図２５】絶縁型半導体装置に電力を印加したときの半
導体素子基体の温度上昇を示すグラフである。
【図２６】絶縁型半導体装置が組み込まれた電源回路装
置を説明するブロック図である。
【図２７】一実施例絶縁型半導体装置を説明する鳥瞰図
及び断面図である。
【図２８】半導体装置の温度サイクル試験による熱抵抗
の推移を示すグラフである。
【図２９】絶縁型半導体装置の回路装置を説明する図で
ある。
【図３０】絶縁型半導体装置を説明する断面模式図であ
る。
【図３１】絶縁型半導体装置の熱抵抗の温度サイクル試
験による推移を示すグラフである。
【図３２】絶縁型半導体装置の回路を説明する図であ
る。
【図３３】絶縁型半導体装置が組み込まれたＤＣ／ＤＣ
コンバータとしての電子装置を説明するブロック図であ
る。
【図３４】支持部材上に半導体素子基体が直接搭載され
た非絶縁型半導体装置の鳥瞰模式図及び断面模式図であ
る。
【図３５】半導体素子基体が複合部材電極により圧接さ
れた非絶縁型半導体装置の断面模式図である。
【図３６】絶縁型半導体装置の断面模式図である。
【図３７】絶縁型半導体装置の基本的な増幅回路ブロッ
クの構成を示す図である。
【図３８】絶縁型半導体装置の回路ブロックを示す図で
ある。
【図３９】絶縁型半導体装置を適用した携帯電話の回路
ブロック図である。
【図４０】電力用非絶縁型半導体装置の断面模式図であ
る。
【図４１】ミニモールド型非絶縁型半導体装置の断面模
式図である。
【図４２】レーザダイオードを搭載した非絶縁型半導体
装置の断面模式図である。
【図４３】非絶縁型半導体装置を搭載した全波整流装置
を説明する図である。
【図４４】樹脂モールドを施した絶縁型半導体装置の断
面模式図である。
【図４５】樹脂モールドを施した非絶縁型半導体装置の
断面模式図である。
【図４６】ピングリッドアレイパッケージにＩＣチップ
基体を収納した非絶縁型半導体装置の断面模式図であ
る。
【符号の説明】 ２…Ａｌ絶縁回路基板，支持部材，ガラスセラミック基
板、２Ａ，２Ｂ…放熱板、５…アルミナ基板、７…リー
ド、９…シリコーン樹脂接着剤、１０，１０Ａ…制御回
路、１２…ＡｌＮ焼結体、１３ａ…銅板，ドレイン電
極、１３ｂ…銅板，ソース電極、１３ｃ…銅板，ゲート
電極、１３ｄ…銅板、１５…厚膜抵抗、１６…ＩＣチッ
プ基体、１７…コンデンサチップ、１８…ガラススリー
ブ型ツェナーダイオードチップ、２０…エポキシ系樹脂
ケース、２１…エポキシ系樹脂蓋、２２，２２ａ…シリ
コーンゲル樹脂，エポキシ樹脂、２５…凹み、３０…主
端子、３０′…穴、３０in…入力主端子、３０out …出
力主端子、３０ａ…ゲート端子、ベース端子、３０ｂ…
ドレイン端子，コレクタ端子、３０ｃ…ソース端子，エ
ミッタ端子、３０Ａ…入力端子、３０Ｂ…出力端子、３
１…補助端子、３４…温度検出用サーミスタ素子、３５
…シリコーン接着樹脂、４０…中間金属部材，中間支持
部材、４０′…リードフレーム、４０Ａ…リング状アノ
ード電極用熱緩衝板、４０Ｂ…カソード電極用熱緩衝
板、４０ａ…アノード用ポスト電極、４０ｂ…カソード
用ポスト電極、６０…ゲートリード、６１…ゲートリー
ド用絶縁筒、７０…絶縁性ポリイミドテープ、７１…端
子、７２…キャップ、８１…変圧器、８２…整流回路、
８３…平滑及び制御回路、８４…入力電源、８５…電
池、８５…負荷回路、１０１…ＭＯＳ ＦＥＴ素子基
体，半導体素子基体，IGBT素子基体，ツェナーダイオー
ド基体，サイリスタ素子基体、１１２…チップ抵抗、１
１３，１１３′…はんだ層，ろう材、１１７，１１７′
…金属細線，Ａｌ線、１２２…セラミック絶縁基板，金
属接合回路基板、１２４…はんだ層，ろう材、１２５…
半導体装置用複合部材，支持部材，電極、１２５′…母
材、１２５Ａ…銅マトリックス、１２５Ｂ…亜酸化銅粒
子、１２５Ｃ…金属層，Ｎｉめっき層、１２５Ｄ…界面
層，銅層、１２５Ｅ…取り付け穴、１３０ａ,１３０ｂ,
１３０ｃ，１３０ｄ…ろう層、２０１…金属板，Ａｌ
板、２０２…エポキシ樹脂絶縁層、２０３…Ｃｕ配線
層，伝送線路、２０３′…厚膜外部電極層、２１５…金
属端子、２１６…ろう材、２１７…端子台、２１８…取
り付け部材、２２２…ガラススリーブ、５０２…アンテ
ナ共用器、６００…ゲート電極、６０１…ゲート電極用
押圧機構、６５０…絶縁筒、６６０Ａ…アノード側フラ
ンジ、６６０Ｂ…カソード側フランジ、７７０…ろう
材、７７１…接着層、９００…絶縁型半導体装置，非絶
縁型半導体装置、９０１…基本的増幅回路ブロック、９
５０…全波整流装置、９６０…電動機。
フロントページの続き (72)発明者 近藤 保夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 上野 巧 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小山 賢治 長野県小諸市大字柏木190番地 株式会社 日立製作所半導体グループ内 (72)発明者 鈴村 隆志 茨城県土浦市木田余町3550番地 日立電線 株式会社伸銅事業本部内 (72)発明者 中川 和彦 茨城県土浦市木田余町3550番地 日立電線 株式会社伸銅事業本部内 (72)発明者 福田 州洋 茨城県土浦市木田余町3550番地 日立電線 株式会社伸銅事業本部内 Ｆターム(参考） 5F036 BA14 BA23 BD01 BD11

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】銅マトリックス中に亜酸化銅からなる粒子
    を分散させた複合金属板で、該複合金属板の表面が金属
    層により被覆され、該複合金属板と該金属層とで構成さ
    れる界面に厚さ０.５μｍ 以上の銅層が介在することを
    特徴とする半導体装置用複合部材。
  2. 【請求項２】請求項１において、該複合金属板の熱膨張
    率が７ないし１２.５ppm／℃であることを特徴とする半
    導体装置用複合部材。
  3. 【請求項３】請求項１において、該複合金属板の熱伝導
    率が７０Ｗ／ｍ・Ｋ以上であることを特徴とする半導体
    装置用複合部材。
  4. 【請求項４】請求項１において、該銅マトリックス中に
    分散された亜酸化銅からなる粒子の濃度が２４ないし７
    ０vol％ であることを特徴とする半導体装置用複合部
    材。
  5. 【請求項５】請求項１において、該金属層がＮｉ，Ｓ
    ｎ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｚｎの群から選択された
    少なくとも一種の金属からなり、該金属層の厚さが０.
    ４ ないし１００μｍであることを特徴とする半導体装
    置用複合部材。
  6. 【請求項６】請求項１において、該金属層と該銅層とが
    拡散による接合界面を構成していることを特徴とする半
    導体装置用複合部材。
  7. 【請求項７】半導体基体が支持部材上に絶縁部材を介し
    て搭載された半導体装置又は半導体基体が支持部材上に
    絶縁部材と中間金属部材を順次介して搭載された半導体
    装置であり、該支持部材と該中間金属部材の少なくとも
    一方が、銅マトリックス中に亜酸化銅からなる粒子を分
    散させた複合金属板で、該複合金属板の表面が金属層に
    より被覆され、該複合金属板と該金属層とで構成される
    界面に厚さ０.５μｍ以上の銅層が介在した半導体装置
    用複合部材で構成されることを特徴とする絶縁型半導体
    装置。
  8. 【請求項８】請求項７において、該支持部材がセラミッ
    クからなり、該半導体素子基体が中間金属部材を介して
    該セラミック上に搭載されることを特徴とする絶縁型半
    導体装置。
  9. 【請求項９】半導体基体が支持部材上に搭載された半導
    体装置又は該半導体基体が該支持部材上に中間金属部材
    を介して搭載された半導体装置であり、該支持部材又は
    該中間金属部材の少なくとも一方が銅マトリックス中に
    亜酸化銅からなる粒子を分散させた複合金属板で、該複
    合金属板の表面が金属層により被覆され、該複合金属板
    と該金属層とで構成される界面に厚さ０.５μｍ 以上の
    銅層が介在した半導体装置用複合部材で構成されること
    を特徴とする非絶縁型半導体装置。
  10. 【請求項１０】請求項９において、該支持部材が該半導
    体素子基体を搭載するための部材と端子を兼ねることを
    特徴とする非絶縁型半導体装置。
  11. 【請求項１１】半導体基体が互いに対向して配置された
    一対の電極部材で挟まれてなる半導体装置、又は該半導
    体基体がその少なくとも一方の主面側で中間金属部材と
    接するとともに該一対の電極部材で挟まれてなる半導体
    装置であり、該電極部材又は該中間金属部材の少なくと
    も一方が銅マトリックス中に亜酸化銅からなる粒子を分
    散させた複合金属で、該複合金属の表面が金属層により
    被覆され、該複合金属と該金属層とで構成される界面に
    厚さ０.５μｍ 以上の銅層が介在することを特徴とする
    非絶縁型半導体装置。
  12. 【請求項１２】請求項７ないし１１のいずれかにおい
    て、該支持部材又は該中間金属部材の少なくとも一方の
    熱膨張率が７ないし１２.５ppm／℃であることを特徴と
    する絶縁型半導体装置又は非絶縁型半導体装置。
  13. 【請求項１３】請求項７ないし１１のいずれかにおい
    て、該支持部材又は該中間金属部材の少なくとも一方の
    熱伝導率が７０Ｗ／ｍ・Ｋ以上であることを特徴とする
    絶縁型半導体装置又は非絶縁型半導体装置。
  14. 【請求項１４】請求項７ないし１１において、該銅マト
    リックス中に分散された亜酸化銅からなる粒子の濃度が
    ２４ないし７０vol％ であることを特徴とする絶縁型半
    導体装置又は非絶縁型半導体装置。
  15. 【請求項１５】請求項７ないし１１のいずれかにおい
    て、該金属層がＮｉ，Ｓｎ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，
    Ｚｎの群から選択された少なくとも一種の金属からな
    り、該金属層の厚さが０.４ ないし１００μｍであるこ
    とを特徴とする絶縁型半導体装置又は非絶縁型半導体装
    置。
  16. 【請求項１６】請求項７ないし１１のいずれかにおい
    て、該金属層と銅層とが拡散による接合界面を構成して
    いることを特徴とする絶縁型半導体装置又は非絶縁型半
    導体装置。
JP2001177883A 2001-06-13 2001-06-13 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置 Pending JP2002368168A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001177883A JP2002368168A (ja) 2001-06-13 2001-06-13 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
US10/083,158 US6579623B2 (en) 2001-06-13 2002-02-27 Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
TW091104488A TW569412B (en) 2001-06-13 2002-03-11 Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
KR1020020016793A KR20020095048A (ko) 2001-06-13 2002-03-27 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치
EP02006688A EP1267400A3 (en) 2001-06-13 2002-03-27 Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using this composite material member
US10/428,787 US20030201530A1 (en) 2001-06-13 2003-05-05 Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177883A JP2002368168A (ja) 2001-06-13 2001-06-13 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置

Publications (1)

Publication Number Publication Date
JP2002368168A true JP2002368168A (ja) 2002-12-20

Family

ID=19018660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177883A Pending JP2002368168A (ja) 2001-06-13 2001-06-13 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置

Country Status (5)

Country Link
US (2) US6579623B2 (ja)
EP (1) EP1267400A3 (ja)
JP (1) JP2002368168A (ja)
KR (1) KR20020095048A (ja)
TW (1) TW569412B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311632A (ja) * 2007-05-16 2008-12-25 Sumitomo Electric Ind Ltd 放熱部材及びその製造方法
JP2010087072A (ja) * 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
JP2011049437A (ja) * 2009-08-28 2011-03-10 Denki Kagaku Kogyo Kk Ｌｅｄ搭載構造体、その製造方法、及びｌｅｄ搭載用基板
JP2011086768A (ja) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp 電力半導体装置とその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869007B2 (en) * 2001-01-26 2005-03-22 Lucent Technologies Inc. Oxidation-resistant reactive solders and brazes
JP4107643B2 (ja) * 2002-07-23 2008-06-25 日本碍子株式会社 接合体の製造方法
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
JP2005211946A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 半田合金および半導体装置
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
JP2006196853A (ja) * 2004-12-13 2006-07-27 Daikin Ind Ltd ヒートポンプ装置
KR100674848B1 (ko) * 2005-04-01 2007-01-26 삼성전기주식회사 고유전율 금속-세라믹-폴리머 복합 유전체 및 이를 이용한임베디드 커패시터의 제조 방법
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US7670951B2 (en) 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
US7360581B2 (en) * 2005-11-07 2008-04-22 3M Innovative Properties Company Structured thermal transfer article
US7695808B2 (en) * 2005-11-07 2010-04-13 3M Innovative Properties Company Thermal transfer coating
US8680666B2 (en) 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
US20080290378A1 (en) * 2007-05-21 2008-11-27 Myers Bruce A Transistor package with wafer level dielectric isolation
CN101803009B (zh) * 2007-09-11 2012-07-04 陶氏康宁公司 组合物，包括这种组合物的热界面材料,及其制备方法和用途
JP2010539706A (ja) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション 放熱材料、該放熱材料を含む電子デバイス、ならびにそれらの調製方法および使用方法
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8345720B2 (en) 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US8498127B2 (en) * 2010-09-10 2013-07-30 Ge Intelligent Platforms, Inc. Thermal interface material for reducing thermal resistance and method of making the same
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
TWI433615B (zh) * 2012-04-12 2014-04-01 Subtron Technology Co Ltd 散熱基板及其製作方法
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
TWI476883B (zh) 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
CN103887183B (zh) * 2012-12-21 2017-09-12 华为技术有限公司 金/硅共晶芯片焊接方法及晶体管
KR101675138B1 (ko) * 2015-02-04 2016-11-10 현대모비스 주식회사 전력반도체 모듈 및 이의 제조방법
DE102016106681A1 (de) * 2016-04-12 2017-10-12 First Sensor Lewicki GmbH Elektronische Baugruppe
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
TWI851051B (zh) * 2023-03-01 2024-08-01 宏碁股份有限公司 晶片與集成散熱器的封裝結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097306B1 (en) * 1982-06-18 1990-05-23 Scm Corporation Method of making dispersion strengthened metal bodies and product
US4999336A (en) * 1983-12-13 1991-03-12 Scm Metal Products, Inc. Dispersion strengthened metal composites
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5004498A (en) * 1988-10-13 1991-04-02 Kabushiki Kaisha Toshiba Dispersion strengthened copper alloy and a method of manufacturing the same
US5526867A (en) * 1988-11-10 1996-06-18 Lanxide Technology Company, Lp Methods of forming electronic packages
US5292478A (en) * 1991-06-24 1994-03-08 Ametek, Specialty Metal Products Division Copper-molybdenum composite strip
DE4132947C2 (de) * 1991-10-04 1998-11-26 Export Contor Ausenhandelsgese Elektronische Schaltungsanordnung
US6264882B1 (en) * 1994-05-20 2001-07-24 The Regents Of The University Of California Process for fabricating composite material having high thermal conductivity
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
DE19817388A1 (de) * 1998-04-20 1999-10-28 Atotech Deutschland Gmbh Verfahren zum Herstellen von metallisierten Substratmaterialien
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP2000311972A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 半導体装置
JP3552587B2 (ja) * 1999-04-28 2004-08-11 株式会社日立製作所 複合材料及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311632A (ja) * 2007-05-16 2008-12-25 Sumitomo Electric Ind Ltd 放熱部材及びその製造方法
JP2010087072A (ja) * 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
JP2011049437A (ja) * 2009-08-28 2011-03-10 Denki Kagaku Kogyo Kk Ｌｅｄ搭載構造体、その製造方法、及びｌｅｄ搭載用基板
JP2011086768A (ja) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp 電力半導体装置とその製造方法

Also Published As

Publication number Publication date
EP1267400A3 (en) 2005-10-05
US20030201530A1 (en) 2003-10-30
US20020192488A1 (en) 2002-12-19
EP1267400A2 (en) 2002-12-18
US6579623B2 (en) 2003-06-17
TW569412B (en) 2004-01-01
KR20020095048A (ko) 2002-12-20

Similar Documents

Publication Publication Date Title
JP2002368168A (ja) 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
US7821130B2 (en) Module including a rough solder joint
US8120153B1 (en) High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
JP2000265227A (ja) 複合材料とその製造方法及び用途
US6768193B2 (en) Heat transfer structure for a semiconductor device utilizing a bismuth glass layer
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
US20050258550A1 (en) Circuit board and semiconductor device using the same
CN110648983A (zh) 散热器件、半导体封装系统及其制造方法
WO2016147252A1 (ja) 半導体装置およびその製造方法
CN115136297A (zh) 功率模块及其制造方法
JPH10135377A (ja) モールド型半導体装置
JP2003031732A (ja) 絶縁型半導体装置
JP2003243610A (ja) 絶縁型半導体装置
JP2003258150A (ja) 絶縁型半導体装置
JPH11354687A (ja) 半導体装置
JP3033378B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001110959A (ja) 半導体装置及びそれを用いた電子装置
JP2000353709A (ja) 半導体装置及びそれを用いた電子装置
JP3306613B2 (ja) 半導体装置およびそれを用いた電子装置
JPH06140446A (ja) 半導体装置及びそれを用いた電子装置
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP2000183234A (ja) 半導体装置及びこれに用いられる複合金属材料
JP2003243803A (ja) 配線基板
JP2001237252A (ja) 半導体装置とそれを用いた電子装置
JP3583019B2 (ja) 放熱配線基板の接合構造