JP2002353068A - Multilayer capacitor and method of manufacturing the same - Google Patents
Multilayer capacitor and method of manufacturing the sameInfo
- Publication number
- JP2002353068A JP2002353068A JP2001160283A JP2001160283A JP2002353068A JP 2002353068 A JP2002353068 A JP 2002353068A JP 2001160283 A JP2001160283 A JP 2001160283A JP 2001160283 A JP2001160283 A JP 2001160283A JP 2002353068 A JP2002353068 A JP 2002353068A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- multilayer capacitor
- sheet
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、内部電極層と誘電
体層を交互に重ね合わせて構成される積層コンデンサの
構造とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a multilayer capacitor formed by alternately stacking internal electrode layers and dielectric layers and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、積層コンデンサの構造は図2に示
すように誘電体21を挟んで膜厚の等しい内部電極22
を交互にずらして積層する構造をとる。このような従来
の積層コンデンサの場合、高い静電容量を実現するため
に積層を多数回繰り返すと、製造プロセス上、内部電極
が最近接しない部分24の体積は内部電極が最近接する
部分25の体積に比べて小さくなるため、コンデンサの
外形は整った直方体にならなかった。2. Description of the Related Art Conventionally, a multilayer capacitor has a structure in which an internal electrode 22 having the same thickness is sandwiched between dielectrics 21 as shown in FIG.
Are alternately shifted from each other. In the case of such a conventional multilayer capacitor, when the lamination is repeated a number of times in order to realize a high capacitance, the volume of the portion 24 where the internal electrode is not closest is reduced due to the manufacturing process. Therefore, the external shape of the capacitor did not become a well-formed rectangular parallelepiped.
【0003】その原因としては、内部電極が最近接する
部分25に用いられる電極数mと内部電極が最近接しな
い部分24に用いられる電極数nの関係がm=2n−
1、2n、2n+1のいずれかであるために、内部電極
が最近接しない部分24に用いられる電極数nは内部電
極が最近接する部分25に用いられる電極数mに比べて
少なくなることが主に挙げられる。[0003] The reason is that the relationship between the number m of electrodes used for the portion 25 where the internal electrode is closest and the number n of electrodes used for the portion 24 where the internal electrode is not closest is m = 2n-
The number n of electrodes used for the portion 24 to which the internal electrode is not closest is mainly smaller than the number m of electrodes used for the portion 25 to which the internal electrode is closest, because it is one of 1, 2n, and 2n + 1. No.
【0004】また、内部電極が最近接しない部分24に
用いられる電極数nは内部電極が最近接する部分25に
用いられる電極数mに比べて少ないために、誘電体21
と内部電極22をプレス接着させる過程において、内部
電極が最近接しない部分24にかかる圧力が減少する。
これにより、内部電極が最近接しない部分24において
高積層を行った時に内部電極層22と誘電体層21の密
着性が得られず、焼成後にデラミネーションなどの構造
欠陥が積層コンデンサ内部に生じる原因になっていた。
これらの構造欠陥は積層コンデンサの信頼性を大きく脅
かす一要因となっている。Since the number n of electrodes used in the portion 24 where the internal electrode is not closest is smaller than the number m of electrodes used in the portion 25 where the internal electrode is closest, the dielectric 21
During the process of press-bonding the internal electrode 22 and the internal electrode 22, the pressure applied to the portion 24 where the internal electrode is not in closest contact decreases.
As a result, when high lamination is performed in the portion 24 where the internal electrode is not in closest contact, adhesion between the internal electrode layer 22 and the dielectric layer 21 is not obtained, and structural defects such as delamination occur inside the multilayer capacitor after firing. Had become.
These structural defects are one factor that greatly threatens the reliability of the multilayer capacitor.
【0005】この問題点を解決するもの手法としては、
積層体20全体に等方的な圧力をかけることによって、
内部電極層22と誘電体層21の接着性を高めた静水圧
プレス法がある。しかしこの方法は、設備導入に大きな
コストがかかり、かつ積層コンデンサの製造時間が大幅
にかかるため、実用には全く不十分なものであった。[0005] Techniques for solving this problem include:
By applying isotropic pressure to the entire laminate 20,
There is a hydrostatic pressing method in which the adhesion between the internal electrode layer 22 and the dielectric layer 21 is enhanced. However, this method is very inadequate for practical use because it requires a large cost for introducing equipment and a long time for manufacturing a multilayer capacitor.
【0006】また、以上の問題に対する対策として、実
開昭60−49621号公報において、内部電極のう
ち、引き出し部分の厚みを容量発現に寄与する部分の厚
みの1.3倍から3.0倍に厚くしたものが記載されている。
しかし、内部電極の容量発現に寄与する部分の厚さ3.0
μmのときの、引き出し部分の厚さは4.0μm〜9.0μmで
あり、現在の製品に比べて非常に厚い。つまり、近年に
おける電極部分の薄膜化の要求を十分に満たしていな
い。As a countermeasure against the above-mentioned problem, Japanese Unexamined Utility Model Publication No. Sho 60-49621 discloses an internal electrode in which the thickness of a lead-out portion is increased from 1.3 times to 3.0 times the thickness of a portion contributing to capacity development. Is described.
However, the thickness of the part contributing to the capacity development of the internal electrode is 3.0
At the time of μm, the thickness of the drawer portion is 4.0 μm to 9.0 μm, which is much larger than the current product. That is, the recent demand for thinning the electrode portion has not been sufficiently satisfied.
【0007】更に、特開平9−69463号公報におい
ては、内部電極を薄膜・多層化した際の問題点である層
間剥離を解決するために、実開昭60−49621号公
報に記載されているような構造を用いて、容量発現に寄
与する容量電極部の厚さを0.4μm〜1.2μmとし、引き出
し電極部の厚さを0.8μm〜2.0μmに設定したものが開示
されている。しかしながら、容量電極部の厚さを0.4μm
〜1.2μmの厚さで作製すると、容量電極部の厚さが薄い
ために、ESRは飛躍的に増大してしまうこととなる。Further, Japanese Unexamined Patent Application Publication No. 9-69463 discloses a technique for solving the problem of delamination, which is a problem when an internal electrode is formed into a thin film / multilayer, and is disclosed in Japanese Utility Model Laid-Open Publication No. 60-49621. Using such a structure, the thickness of the capacitor electrode portion contributing to capacitance development is set to 0.4 μm to 1.2 μm, and the thickness of the extraction electrode portion is set to 0.8 μm to 2.0 μm. However, the thickness of the capacitor electrode is 0.4 μm
If it is manufactured to have a thickness of about 1.2 μm, the ESR will increase dramatically because the thickness of the capacitor electrode portion is small.
【0008】[0008]
【発明が解決しようとする課題】従来構造の積層コンデ
ンサの構造において、デラミネーション等の構造欠陥に
よる不良(ショート、クラック)が多発する原因は、内
部電極が最近接しない部分24に用いられる電極数は内
部電極が最近接する部分25に用いられる電極数に比べ
て少なくなるため、内部電極が最近接しない部分24の
体積は内部電極が最近接する部分25の体積に比べて小
さくなるからである。In the structure of a conventional multilayer capacitor, defects (shorts, cracks) due to structural defects such as delamination frequently occur because of the number of electrodes used in the portion 24 where the internal electrode is not closest. Is smaller than the number of electrodes used for the portion 25 to which the internal electrode is closest, so that the volume of the portion 24 to which the internal electrode is not closest is smaller than the volume of the portion 25 to which the internal electrode is closest.
【0009】以上のように、従来の技術では、積層コン
デンサの外形形状を直方体にすることは難しく、またデ
ラミネーションのような構造欠陥の発生によりその信頼
性は十分なものではないという問題点があった。As described above, in the conventional technology, it is difficult to make the external shape of the multilayer capacitor a rectangular parallelepiped, and the reliability is not sufficient due to the occurrence of structural defects such as delamination. there were.
【0010】本発明は上記問題点に鑑み、積層コンデン
サにおいて、その静電容量を変える(落とす)ことなく
製品形状を直方体に整えると同時に、構造欠陥による信
頼性の低下を防ぐための構造とその製造方法を提供する
ことを目的とするものである。SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a structure and a structure for preventing a decrease in reliability due to a structural defect in a multilayer capacitor without changing (dropping) the capacitance of the product and arranging the product shape. It is intended to provide a manufacturing method.
【0011】[0011]
【課題を解決するための手段】上記課題を解決するため
に本発明は、誘電体と内部電極を交互に積層して構成さ
れる積層コンデンサにおいて、積層方向に関して、互い
の前記内部電極が最近接しない部分の内部電極厚みが、
最近接する部分の内部電極厚みより大きいことを特徴と
するものである。特に、内部電極が最近接する部分の内
部電極の厚みが1.2μmより厚く3.0μm未満であり、内部
電極が最近接しない部分の内部電極の厚みが2.4μmより
厚く6.0μm未満であることが望ましい。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a multilayer capacitor formed by alternately stacking dielectrics and internal electrodes, wherein the internal electrodes are closest to each other in the stacking direction. The internal electrode thickness of the part that does not
It is characterized in that it is larger than the thickness of the internal electrode at the closest part. In particular, it is desirable that the thickness of the internal electrode at the portion where the internal electrode is closest is larger than 1.2 μm and less than 3.0 μm, and the thickness of the internal electrode at the portion where the internal electrode is not closest is larger than 2.4 μm and less than 6.0 μm.
【0012】その積層体の製造方法としては以下の7つ
を提示している。The following seven methods are proposed as a method for manufacturing the laminate.
【0013】第1の製造方法は、支持フィルム上に誘電
体層を塗布形成したシートを支持板上に熱圧着する工程
1と、支持フィルム上に第一の内部電極層をパターン形
成したシートを、前記熱圧着された誘電体層上に熱圧着
する工程2と、支持フィルム上に第二の内部電極層をパ
ターン形成したシートを、位置合わせして前記熱圧着さ
れた第一の内部電極層上に熱圧着する工程3とを有し、
前記工程1から工程3を順次繰り返し行って、最後に前
記工程1を行って積層体を得ることを特徴とする製造方
法である。The first manufacturing method comprises the steps of thermocompression bonding a sheet having a dielectric film applied and formed on a support film onto a support plate, and forming a sheet having a first internal electrode layer formed on the support film by patterning. A step 2 of thermocompression bonding on the thermocompression-bonded dielectric layer, and a sheet on which a second internal electrode layer is pattern-formed on a support film, and the thermocompression-bonded first internal electrode layer is aligned. Step 3 of thermocompression bonding on the
A manufacturing method characterized by sequentially repeating steps 1 to 3 and finally performing step 1 to obtain a laminate.
【0014】第2の製造方法は、支持フィルム上に誘電
体層を塗布形成したシートを支持板上に熱圧着する工程
1と、支持フィルム上に第二の内部電極層をパターン形
成し次に第一の内部電極層を位置合わせしてパターン形
成した内部電極シートを得る工程2と、前記工程2で得
た内部電極シートを位置合わせして、前記熱圧着された
誘電体層上に熱圧着する工程3とを有し、前記工程1か
ら工程3を順次繰り返し行って、最後に前記工程1を行っ
て積層体を得ることを特徴とする製造方法である。The second manufacturing method comprises the steps of thermocompression bonding a sheet having a dielectric film formed thereon on a support film onto a support plate, and forming a pattern of a second internal electrode layer on the support film. Step 2 of obtaining a pattern-formed internal electrode sheet by aligning the first internal electrode layer, and aligning the internal electrode sheet obtained in Step 2 and thermocompressing the thermocompression-bonded dielectric layer on the dielectric layer. And a step 3 in which the steps 1 to 3 are sequentially repeated, and finally the step 1 is performed to obtain a laminate.
【0015】第3の製造方法は、支持フィルム上に誘電
体層を塗布形成したシートを支持板上に熱圧着する工程
1と、支持フィルム上に第一の内部電極層と第二の内部
電極層を同時にパターン形成して内部電極シートを得る
工程2と、前記熱圧着された誘電体層上に前記工程2で
得た内部電極シートを熱圧着する工程3とを有し、前記
工程1から工程3を順次繰り返し行って、最後に前記工程
1を行って積層体を得ることを特徴とする製造方法であ
る。The third manufacturing method comprises the steps of thermocompression bonding a sheet having a dielectric film formed on a support film onto a support plate, and a first internal electrode layer and a second internal electrode on the support film. Step 2 of forming an internal electrode sheet by simultaneously patterning the layers, and Step 3 of thermocompression bonding the internal electrode sheet obtained in Step 2 on the thermocompression-bonded dielectric layer. Step 3 is sequentially repeated, and finally the above step
1 is a production method characterized in that a laminate is obtained by performing 1.
【0016】第4の製造方法は、支持フィルム上に誘電
体層を塗布形成したシートを支持板上に熱圧着する工程
1と、支持フィルム上に塗布形成された誘電体層上に第
一の内部電極層をパターン形成する工程2と、前記第一
の内部電極層上に第二の内部電極層を位置合わせしパタ
ーン形成して、内部電極層を具備した誘電体シートを得
る工程3と、該工程3で得た内部電極層を具備した前記
誘電体シートを前記熱圧着された誘電体層上に熱圧着す
る工程4とを有し、前記工程1を行った後、前記工程2か
ら工程4を繰り返し行って積層体を得ることを特徴とす
る製造方法である。The fourth manufacturing method comprises a step 1 of thermocompression bonding a sheet on which a dielectric layer is formed on a support film, on a support plate, and a step of forming a first layer on the dielectric layer, which is formed on the support film by coating. Step 2 of patterning the internal electrode layer, and Step 3 of aligning and patterning the second internal electrode layer on the first internal electrode layer to obtain a dielectric sheet having the internal electrode layer, Step 4 of thermocompression-bonding the dielectric sheet provided with the internal electrode layer obtained in the step 3 on the thermocompression-bonded dielectric layer. 4. A manufacturing method characterized by repeatedly performing step 4 to obtain a laminate.
【0017】第5の製造方法は、支持フィルム上に誘電
体層を塗布形成したシートを支持板上に熱圧着する工程
1と、支持フィルム上に塗布形成された誘電体層上に第
一の内部電極層と第二の内部電極層を同時にパターン形
成して、内部電極層を具備した誘電体シートを得る工程
2と、前記熱圧着された誘電体層上に前記工程2で得た
内部電極層を具備した前記誘電体シートを熱圧着する工
程3とを有し、前記工程1を行った後、前記工程2と工程
3を繰り返し行って積層体を得ることを特徴とする製造
方法である。The fifth manufacturing method includes a step 1 of thermocompression bonding a sheet on which a dielectric layer is formed on a support film on a support plate; Patterning an internal electrode layer and a second internal electrode layer simultaneously to obtain a dielectric sheet having an internal electrode layer; and forming the internal electrode obtained in step 2 on the thermocompression-bonded dielectric layer. Step 3 of thermocompression-bonding the dielectric sheet provided with a layer. After performing Step 1, perform Step 2 and Step 3.
3. A production method characterized by repeatedly performing step 3 to obtain a laminate.
【0018】第6の製造方法は、支持フィルム上に第一
の内部電極層をパターン形成する工程1と、前記第一の
内部電極層上に第二の内部電極層を位置あわせしてパタ
ーン形成する工程2と、前記第一の内部電極層と第二の
内部電極層上に誘電体層を塗布形成して、内部電極層を
具備した誘電体シートを得る工程3と、支持板上に前記
工程3で得た誘電体シートを熱圧着する工程4と、支持
フィルム上に誘電体層を塗布形成したシートを熱圧着す
る工程5とを有し、前記工程1から工程4を繰り返し行っ
た後、前記工程5を行って積層体を得ることを特徴とす
る製造方法である。The sixth manufacturing method comprises a step 1 of forming a pattern of a first internal electrode layer on a supporting film and a step of forming a pattern by aligning a second internal electrode layer on the first internal electrode layer. Performing a step 2; applying and forming a dielectric layer on the first internal electrode layer and the second internal electrode layer to obtain a dielectric sheet having the internal electrode layer; The method includes a step 4 of thermocompression bonding the dielectric sheet obtained in the step 3, and a step 5 of thermocompression bonding of a sheet having a dielectric layer applied and formed on a support film. After repeating the steps 1 to 4, Performing a step 5 to obtain a laminate.
【0019】第7の製造方法は、支持フィルム上に第一
の内部電極層と第二の内部電極層を位置あわせして同時
にパターン形成する工程1と、前記第一の内部電極層と
第二の内部電極層上に誘電体層を塗布形成して、内部電
極層を具備した誘電体シートを得る工程2と、支持板上
に前記工程2で得た誘電体シートを熱圧着する工程3
と、支持フィルム上に誘電体層を塗布形成したシートを
熱圧着する工程4とを有し、前記工程1から工程3を順次
繰り返し行い、最後に前記工程4を行って積層体を得る
ことを特徴とする製造方法である。The seventh manufacturing method includes a step 1 of aligning a first internal electrode layer and a second internal electrode layer on a support film and simultaneously forming a pattern, and a step 1 Step 2 of coating a dielectric layer on the internal electrode layer to obtain a dielectric sheet having the internal electrode layer, and Step 3 of thermocompression bonding the dielectric sheet obtained in Step 2 on a support plate
And a step 4 of thermocompression bonding a sheet on which a dielectric layer is formed on a support film.The steps 1 to 3 are sequentially repeated, and finally, the step 4 is performed to obtain a laminate. This is a characteristic manufacturing method.
【0020】上記した7つの製造方法のいずれかで作製
された積層体を、切断面の内部電極層が、互いの内部電
極層が最近接する部分の内部電極層となるように、1ユ
ニット単位毎にカッティングし、前記内部電極に電気的
に接続するよう外部電極を塗布して焼成することにより
積層コンデンサを製造する。The laminate manufactured by any one of the above seven manufacturing methods is subjected to unit-by-unit unit so that the internal electrode layer on the cut surface is the internal electrode layer at the portion where the internal electrode layers are closest to each other. Then, an external electrode is applied so as to be electrically connected to the internal electrode, and then fired to manufacture a multilayer capacitor.
【0021】この際、第3と第5と第7における積層体
の製造方法においては、内部電極層の形成方法がスクリ
ーン印刷工法であり、スクリーンの単位面積あたりの開
口率または紗厚みを変化させることで、所望のスクリー
ン吐出位置での電極ペースト吐出量を制御し、一回のス
クリーン印刷で吐出位置により異なる厚さを持つ内部電
極層を形成する。In this case, in the third, fifth, and seventh methods of manufacturing a laminate, the internal electrode layer is formed by a screen printing method, and the aperture ratio per unit area of the screen or the thickness of the gauze is changed. In this way, the discharge amount of the electrode paste at a desired screen discharge position is controlled, and an internal electrode layer having a different thickness depending on the discharge position is formed by one screen printing.
【0022】[0022]
【発明の実施の形態】以下、本発明の実施に係る形態に
ついて添付図面を参照して説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【0023】(実施の形態1)本実施の形態では、請求
項1に対応する本発明の積層コンデンサの構造について
説明する。(Embodiment 1) In this embodiment, a structure of a multilayer capacitor according to the present invention corresponding to claim 1 will be described.
【0024】まず、従来構造の積層コンデンサについて
説明する。従来構造の積層コンデンサ20は、図2に示
すように、セラミック等からなる誘電体層21、内部電
極層22と外部電極23から構成されており、内部電極
層22は、積層方向に関して互いの内部電極が最近接し
ない部分24と内部電極が最近接する部分25とに分け
られる。First, a conventional multilayer capacitor will be described. As shown in FIG. 2, a multilayer capacitor 20 having a conventional structure includes a dielectric layer 21 made of ceramic or the like, an internal electrode layer 22, and an external electrode 23. It is divided into a portion 24 where the electrode is not closest and a portion 25 where the internal electrode is closest.
【0025】この従来構造の積層コンデンサ20の製造
方法について以下に説明する。支持フィルム上に誘電体
層21を塗布形成したシートを支持板上に熱圧着するの
を工程1とし、支持フィルム上に内部電極層22をパタ
ーン形成したシートを該熱圧着された誘電体層上に熱圧
着するのを工程2とすると、これらの工程1と工程2を
順次繰り返し行って、最後に工程1を行うことで積層体
を製造する。その後、作製された積層体を所望の単位構
造に切断し、外部電極を塗布して焼成させ、従来構造の
積層コンデンサ20が完成する。A method of manufacturing the conventional multilayer capacitor 20 will be described below. The step of thermocompression-bonding a sheet on which a dielectric layer 21 is formed on a support film to a support plate is referred to as a step 1. The sheet on which a pattern of the internal electrode layer 22 is formed on the support film is formed on the thermocompression-bonded dielectric layer. Assuming that step 2 is thermocompression bonding, steps 1 and 2 are sequentially repeated, and finally step 1 is performed to produce a laminate. After that, the manufactured laminate is cut into a desired unit structure, an external electrode is applied and fired, thereby completing the multilayer capacitor 20 having the conventional structure.
【0026】その際、内部電極が最近接する部分25に
用いられる電極数mと内部電極が最近接しない部分24
に用いられる電極数nの関係がm=2n−1、2n、2
n+1のいずれかであるために、内部電極が最近接しな
い部分24に用いられる電極数nは内部電極が最近接す
る部分25に用いられる電極数mに比べて少なくなる。
高い静電容量を実現するために積層を多数回繰り返す
と、これが原因となって、内部電極が最近接しない部分
24の体積は内部電極が最近接する部分25の体積に比
べて小さくなるため、コンデンサ外形が整った直方体に
ならず、またこれが起因してデラミネーションなどの構
造欠陥を生じる。At this time, the number m of electrodes used for the portion 25 where the internal electrode is closest, and the portion 24 where the internal electrode is not closest.
Is n = 2n-1, 2n, 2
Since it is any one of n + 1, the number n of electrodes used in the portion 24 where the internal electrode is not closest is smaller than the number m of electrodes used in the portion 25 where the internal electrode is closest.
When the lamination is repeated many times in order to realize high capacitance, the volume of the portion 24 where the internal electrode is not closest is smaller than the volume of the portion 25 where the internal electrode is closest. It does not form a rectangular parallelepiped with a regular outer shape, and this causes structural defects such as delamination.
【0027】一方、本発明の積層コンデンサ10は、図
1に示すように、セラミック等の燒結体からなる誘電体
層11、第一の内部電極層12、第二の内部電極層13
と外部電極14から構成されている。図1において積層
体は、積層の主面方向に、積層方向において互いに内部
電極が最近接しない部分15と、内部電極が最近接する
部分16とに分けられる。図1においては、積層方向の
近接配置ピッチは、最近接しない部分15と最近接する
部分16では約2:1になっている。第二の内部電極層
13とは、第一の内部電極層12の上に、区間部分15
において積層形成されている内部電極層である。このよ
うに、本実施形態においては、上述した従来構造の積層
コンデンサ20における課題を解決するため、積層方向
において互いの内部電極が最近接しない部分15の内部
電極の厚み(第一の内部電極層12の厚み+第二の内部
電極層13の厚み)は、内部電極が最近接する部分16
の内部電極の厚み(第一の内部電極層12の厚み)より
大きい(厚い)構造としたところに特徴がある。特に、
内部電極が最近接する部分の内部電極の厚みは1.2μmよ
り厚く3.0μm未満であり、内部電極が最近接しない部分
の内部電極の厚みはその倍の厚さの、2.4μmより厚く6.
0μm未満であることが望ましい。On the other hand, as shown in FIG. 1, the multilayer capacitor 10 of the present invention has a dielectric layer 11, a first internal electrode layer 12, and a second internal electrode layer 13 made of a sintered body such as ceramic.
And an external electrode 14. In FIG. 1, the stacked body is divided into a portion 15 where the internal electrodes are not closest to each other in the stacking direction and a portion 16 where the internal electrodes are closest to each other in the main surface direction of the stack. In FIG. 1, the close arrangement pitch in the stacking direction is about 2: 1 between the portion 15 that is not closest and the portion 16 that is closest. The second internal electrode layer 13 is formed on the first internal electrode layer 12 by the section 15
Are the internal electrode layers laminated. As described above, in the present embodiment, in order to solve the above-described problem in the multilayer capacitor 20 having the conventional structure, the thickness of the internal electrode (the first internal electrode layer 12 + the thickness of the second internal electrode layer 13) corresponds to the portion 16 where the internal electrode is closest.
The feature is that the structure is larger (thicker) than the thickness of the internal electrode (thickness of the first internal electrode layer 12). In particular,
The thickness of the internal electrode at the portion where the internal electrode is closest is greater than 1.2 μm and less than 3.0 μm, and the thickness of the internal electrode at the portion where the internal electrode is not closest is twice as thick as 2.4 μm.
Desirably, it is less than 0 μm.
【0028】この構造を実現するためには、積層のプロ
セス上、第二の内部電極層13の厚みは第一の内部電極
層12の厚みと全く等しいことが望ましく、第二の内部
電極層13は内部電極が最近接しない部分15に積層す
るのが望ましい。その上で、本発明の積層コンデンサ1
0を製造する方法として、以下に述べる実施の形態2
(請求項4に対応)と実施の形態9(請求項11に対
応)を用いて試料作製を実施した。ただし、上述した第
二の内部電極層13の厚さと積層を行う部分において、
積層コンデンサの作製を実施することによって本発明の
効果を損なう場合はその限りではなく、厚さ、積層部分
を変えてもかまわない。In order to realize this structure, the thickness of the second internal electrode layer 13 is desirably exactly equal to the thickness of the first internal electrode layer 12 in the laminating process. Is preferably laminated on the portion 15 where the internal electrode is not closest. Then, the multilayer capacitor 1 of the present invention
Embodiment 2 described below is a method of manufacturing
Sample preparation was performed using (corresponding to claim 4) and Embodiment 9 (corresponding to claim 11). However, in the portion where the above-mentioned second internal electrode layer 13 is laminated and laminated,
The present invention is not limited to the case where the effects of the present invention are impaired by producing a multilayer capacitor, and the thickness and the laminated portion may be changed.
【0029】(実施の形態2)本実施の形態では、請求
項4に対応する本発明の積層コンデンサを製造する方法
について、図3を用いて説明する。(Embodiment 2) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention corresponding to claim 4 will be described with reference to FIG.
【0030】製造の手順としては、支持フィルム31上
に誘電体層32を塗布形成したシートを支持板35上に
熱圧着し(工程1)、支持フィルム37上に第一の内部
電極層33をパターン形成したシートを、該熱圧着され
た誘電体層32上に熱圧着し(工程2)、支持フィルム
38上に第二の内部電極層34をパターン形成したシー
トを、位置合わせして、該熱圧着された第一の内部電極
層33上に熱圧着する(工程3)。As a manufacturing procedure, a sheet in which a dielectric layer 32 is applied and formed on a support film 31 is thermocompression-bonded on a support plate 35 (step 1), and a first internal electrode layer 33 is formed on the support film 37. The patterned sheet is thermocompression-bonded on the thermocompression-bonded dielectric layer 32 (step 2), and the sheet on which the second internal electrode layer 34 is patterned on the support film 38 is aligned. The thermocompression bonding is performed on the thermocompression-bonded first internal electrode layer 33 (step 3).
【0031】これら工程1〜工程3を順次繰り返し行っ
た後、最後に工程1を行って積層体36を製造する。After these steps 1 to 3 are sequentially repeated, step 1 is finally performed to manufacture a laminate 36.
【0032】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0033】なお、本発明の積層コンデンサは、図3の
積層体36において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention cuts (cuts) each unit unit at a portion of a dotted line drawn in the vertical direction in the laminated body 36 of FIG. 3, and in each cut unit unit, External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0034】(実施の形態3)本実施の形態では、請求
項5に対応する本発明の積層コンデンサを製造する方法
について、図4を用いて説明する。(Embodiment 3) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0035】製造手順としては、支持フィルム41上に
誘電体層42を塗布形成したシートを支持板45上に熱
圧着し(工程1)、支持フィルム46上に第二の内部電
極層44をパターン形成し、次に第一の内部電極層43
を位置合わせしてパターン形成した内部電極シートを製
造し(工程2)、工程2で製造した内部電極シートを位
置合わせして該熱圧着された誘電体層42上に熱圧着す
る(工程3)。As a manufacturing procedure, a sheet formed by coating a dielectric layer 42 on a support film 41 is thermocompression-bonded on a support plate 45 (step 1), and a second internal electrode layer 44 is patterned on the support film 46 by patterning. Formed and then the first internal electrode layer 43
Are aligned to produce a patterned internal electrode sheet (Step 2), and the internal electrode sheet produced in Step 2 is aligned and thermocompressed onto the thermocompressed dielectric layer 42 (Step 3). .
【0036】これら工程1〜工程3を順次繰り返し行っ
た後、最後に工程1を行って積層体47を製造する。After the steps 1 to 3 are sequentially repeated, the step 1 is finally performed to manufacture the laminate 47.
【0037】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0038】なお、本発明の積層コンデンサは、図4の
積層体47において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention cuts (cuts) each unit unit at a portion indicated by a dotted line drawn in the vertical direction in the multilayer body 47 of FIG. External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0039】(実施の形態4)本実施の形態では、請求
項6に対応する本発明の積層コンデンサを製造する方法
について、図5を用いて説明する。(Embodiment 4) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0040】製造手順としては、支持フィルム51上に
誘電体層52を塗布形成したシートを支持板55上に熱
圧着し(工程1)、支持フィルム56上に第一の内部電
極層53と第二の内部電極層54を同時にパターン形成
して内部電極シートを製造し(工程2)、該熱圧着され
た誘電体層52上に工程2で製造した内部電極シートを
熱圧着する(工程3)。As a manufacturing procedure, a sheet formed by coating a dielectric layer 52 on a support film 51 is thermocompression-bonded on a support plate 55 (step 1), and a first internal electrode layer 53 and a The two internal electrode layers 54 are simultaneously patterned to produce an internal electrode sheet (Step 2), and the internal electrode sheet produced in Step 2 is thermocompression-bonded on the thermocompression-bonded dielectric layer 52 (Step 3). .
【0041】これら工程1〜工程3を順次繰り返し行っ
た後、最後に工程1を行って積層体57を製造する。After these steps 1 to 3 are sequentially repeated, step 1 is finally performed to manufacture a laminate 57.
【0042】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0043】なお、本発明の積層コンデンサは、図5の
積層体57において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention is cut (cut) into unit units at the dotted line portions drawn in the vertical direction in the multilayer body 57 of FIG. 5, and in each of the cut unit units, External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0044】(実施の形態5)本実施の形態では、請求
項7に対応する本発明の積層コンデンサを製造する方法
について、図6を用いて説明する。(Embodiment 5) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention corresponding to claim 7 will be described with reference to FIG.
【0045】製造手順としては、支持フィルム61上に
誘電体層62を塗布形成したシートを支持板65上に熱
圧着し(工程1)、支持フィルム66上に塗布形成され
た誘電体層62上に第一の内部電極層63をパターン形
成し(工程2)、該第一の内部電極層63上に第二の内
部電極層64を位置あわせしパターン形成して、内部電
極層を具備した誘電体シートを製造し(工程3)、工程
3で製造した内部電極層を具備した誘電体シートを該熱
圧着された誘電体層62上に熱圧着する(工程4)。As a manufacturing procedure, a sheet in which a dielectric layer 62 is applied and formed on a support film 61 is thermocompression-bonded on a support plate 65 (step 1), and the dielectric layer 62 is applied and formed on the support film 66. Then, a first internal electrode layer 63 is patterned (step 2), and a second internal electrode layer 64 is positioned and patterned on the first internal electrode layer 63 to form a dielectric having the internal electrode layer. A body sheet is manufactured (Step 3), and the dielectric sheet having the internal electrode layer manufactured in Step 3 is thermocompression-bonded on the thermocompression-bonded dielectric layer 62 (Step 4).
【0046】上記のような手順にて、実際の製造におい
ては、まず工程1を行った後に、工程2〜工程4を繰り
返し行って積層体67を製造する。According to the above-described procedure, in the actual production, after the step 1 is performed, the steps 2 to 4 are repeated to produce the laminate 67.
【0047】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0048】なお、本発明の積層コンデンサは、図6の
積層体67において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention is cut (cut) in units of unit at the portion of the dotted line drawn in the vertical direction in the laminated body 67 of FIG. External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0049】(実施の形態6)本実施の形態では、請求
項8に対応する本発明の積層コンデンサを製造する方法
について、図7を用いて説明する。(Embodiment 6) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0050】製造手順としては、支持フィルム71上に
誘電体層72を塗布形成したシートを支持板75上に熱
圧着し(工程1)、支持フィルム76上に塗布形成され
た誘電体層72上に第一の内部電極層73と第二の内部
電極層74を同時にパターン形成して、内部電極層を具
備した誘電体シートを製造し(工程2)とし、該熱圧着
された誘電体層72上に工程2で製造した内部電極層を
具備した誘電体シートを熱圧着する(工程3)とする。As a manufacturing procedure, a sheet in which a dielectric layer 72 is applied and formed on a support film 71 is thermocompression-bonded to a support plate 75 (step 1), and a sheet is formed on the dielectric film 72 applied and formed on a support film 76. First, a first internal electrode layer 73 and a second internal electrode layer 74 are simultaneously patterned to produce a dielectric sheet having the internal electrode layer (Step 2), and the thermocompression-bonded dielectric layer 72 is formed. The dielectric sheet provided with the internal electrode layer manufactured in Step 2 is thermocompression-bonded (Step 3).
【0051】上記のような手順にて、実際の製造におい
ては、まず工程1を行った後に、工程2と工程3を繰り
返し行って積層体77を製造する。According to the above-described procedure, in the actual production, first, the step 1 is performed, and then the steps 2 and 3 are repeated to produce the laminate 77.
【0052】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0053】なお、本発明の積層コンデンサは、図7の
積層体77において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention cuts (cuts) each unit unit at a portion of a dotted line drawn in the vertical direction in the multilayer body 77 of FIG. 7, and in each cut unit unit, External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0054】(実施の形態7)本実施の形態では、請求
項9に対応する本発明の積層コンデンサを製造する方法
について、図8を用いて説明する。(Embodiment 7) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0055】製造手順としては、支持フィルム81上に
第一の内部電極層83をパターン形成し(工程1)、該
第一の内部電極層83上に第二の内部電極層84を位置
あわせしてパターン形成し(工程2)とし、第一の内部
電極層83と第二の内部電極層84上に誘電体層82を
塗布形成して、内部電極層を具備した誘電体シートを製
造し(工程3)、支持板85上に工程3で製造した誘電
体シートを熱圧着し(工程4)、支持フィルム86上に
誘電体層82を塗布形成したシートを熱圧着する(工程
5)。As a manufacturing procedure, a first internal electrode layer 83 is patterned on the support film 81 (step 1), and a second internal electrode layer 84 is aligned on the first internal electrode layer 83. (Step 2), and a dielectric layer 82 is applied and formed on the first internal electrode layer 83 and the second internal electrode layer 84 to produce a dielectric sheet having the internal electrode layer ( Step 3) The dielectric sheet produced in Step 3 is thermocompression-bonded on the support plate 85 (Step 4), and the sheet on which the dielectric layer 82 is applied and formed on the support film 86 is thermocompression-bonded (Step 5).
【0056】上記のような手順にて、実際の製造におい
ては、工程1〜工程4を繰り返し行った後に、工程5を
行って積層体87を製造する。According to the above-described procedure, in the actual production, after the steps 1 to 4 are repeated, the step 5 is performed to produce the laminate 87.
【0057】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
でできる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0058】なお、本発明の積層コンデンサは、図8の
積層体87において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention cuts (cuts) each unit unit at a portion of a dotted line drawn in the vertical direction in the multilayer body 87 of FIG. 8, and in each cut unit unit, External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0059】(実施の形態8)本実施の形態では、請求
項10に対応する本発明の積層コンデンサを製造する方
法について、図9を用いて説明する。(Embodiment 8) In this embodiment, a method of manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0060】製造手順としては、支持フィルム91に第
一の内部電極層93と第二の内部電極層94を位置あわ
せして同時にパターン形成し(工程1)、第一の内部電
極層93と第二の内部電極層94上に誘電体層92を塗
布形成して、内部電極層を具備した誘電体シートを製造
し(工程2)、支持板95上に工程2で製造した誘電体
シートを熱圧着し(工程3)、支持フィルム96上に誘
電体層92を塗布形成したシートを熱圧着する(工程
4)。As a manufacturing procedure, the first internal electrode layer 93 and the second internal electrode layer 94 are aligned and formed on the support film 91 at the same time (step 1). A dielectric layer 92 is formed by coating a dielectric layer 92 on the second internal electrode layer 94 to produce a dielectric sheet having the internal electrode layer (step 2). The sheet having the dielectric layer 92 applied and formed on the support film 96 is thermocompressed (step 4).
【0061】上記のような手順にて、実際の製造におい
ては、工程1〜工程3を順次繰り返し行った後、最後に
工程4を行って積層体97を製造する。According to the above procedure, in the actual production, after the steps 1 to 3 are sequentially repeated, finally, the step 4 is carried out to produce the laminate 97.
【0062】このような製造手順を特徴とする製造方法
により、本発明の積層コンデンサ10の作製を行うこと
ができる。The multilayer capacitor 10 of the present invention can be manufactured by a manufacturing method characterized by such a manufacturing procedure.
【0063】なお、本発明の積層コンデンサは、図9の
積層体97において、縦方向に引かれている点線の部分
で単位ユニット毎に切断(カッティング)し、この切断
された各単位ユニットにおいて、各々内部電極に電気的
に接続するように積層体外周部に外部電極を塗布し、焼
成することにより得られる。The multilayer capacitor of the present invention cuts (cuts) each unit unit at a portion indicated by a dotted line drawn in the vertical direction in the multilayer body 97 of FIG. 9, and in each cut unit unit, External electrodes are applied to the outer periphery of the laminate so as to be electrically connected to the internal electrodes, respectively, and are fired.
【0064】(実施の形態9)本実施の形態では、請求
項11に対応する本発明の積層コンデンサを製造する方
法について、図10を用いて説明する。(Embodiment 9) In this embodiment, a method for manufacturing a multilayer capacitor according to the present invention will be described with reference to FIG.
【0065】先に述べた実施の形態2から実施の形態8
のいずれかに記載の製造方法によって作製された積層体
を、層の上面方向から見ると図10の上図の如きとなっ
ている。なお、図10においては、各ユニットの形成配
置関係を把握しやすくするために、積層体の最上面に形
成されている誘電体については上から透視したものとし
て記述してある。The second to eighth embodiments described above.
When viewed from the upper surface direction of the layer, the laminate manufactured by the manufacturing method described in any one of the above is as shown in the upper diagram of FIG. In FIG. 10, the dielectric formed on the uppermost surface of the stacked body is described as seen through from above, in order to facilitate understanding of the formation and arrangement relationship of each unit.
【0066】このように形成配置された3次元状の積層
体シートを、図10に示す一点鎖線101のラインに沿
って縦横に切断(カッティング)し、該切断された単位
ユニットの積層体の外周面に、図10の如く正極、負極
の外部電極14を塗布し、当該塗布された積層体を焼成
して1ユニットの積層コンデンサ10が得られる。The three-dimensional laminated sheet formed and arranged as described above is cut (cut) vertically and horizontally along the dashed line 101 shown in FIG. 10, and the outer periphery of the cut unit unit laminated body is cut. As shown in FIG. 10, the positive and negative external electrodes 14 are applied to the surface, and the applied laminate is fired to obtain one unit of the multilayer capacitor 10.
【0067】(実施の形態10)本実施の形態では、請
求項12に対応する積層コンデンサの製造方法につい
て、図11を用いて説明する。(Embodiment 10) In this embodiment, a method of manufacturing a multilayer capacitor according to claim 12 will be described with reference to FIG.
【0068】本実施形態においては、スクリーン印刷工
法を用いて内部電極層を形成する。スクリーン111の
単位面積あたりの開口率114もしくは紗厚み115を
変化させることで、所望のスクリーン吐出位置での電極
ペースト吐出量112を制御する。このようにすれば、
一回のスクリーン印刷で、スクリーンの吐出位置により
異なる厚さを持つ内部電極層113を形成することが可
能になる。すなわち、図1における第一の内部電極層1
2と第二の内部電極層13を同時にパターン形成でき
る。図11の例においては、スクリーン111の中心部
での開口率が大きいため、中心部の内部電極層の厚みを
厚くすることができる。In the present embodiment, the internal electrode layer is formed by using a screen printing method. By changing the aperture ratio 114 or the gauze thickness 115 per unit area of the screen 111, the electrode paste discharge amount 112 at a desired screen discharge position is controlled. If you do this,
With one screen printing, the internal electrode layer 113 having a different thickness depending on the discharge position of the screen can be formed. That is, the first internal electrode layer 1 in FIG.
The second and second internal electrode layers 13 can be simultaneously patterned. In the example of FIG. 11, since the aperture ratio at the center of the screen 111 is large, the thickness of the internal electrode layer at the center can be increased.
【0069】このようなスクリーン印刷は、上述した実
施の形態3、実施の形態5、実施の形態7のいずれかに
記載の積層コンデンサを作製する際に使用できる。Such screen printing can be used when manufacturing the multilayer capacitor according to any one of the third, fifth, and seventh embodiments.
【0070】[0070]
【実施例】(実施例1)本実施例では、本発明の積層コ
ンデンサ10と従来構造の積層コンデンサ20におい
て、それぞれ1000個あたりの構造欠陥による不良
(ショート、クラック)を引き起こした試料数を計測し
た。(Embodiment 1) In this embodiment, in the multilayer capacitor 10 of the present invention and the multilayer capacitor 20 of the conventional structure, the number of samples which caused defects (shorts, cracks) due to structural defects per 1000 pieces was measured. did.
【0071】本実施例においては、以下のような方法で
積層コンデンサを試作した。In the present embodiment, a multilayer capacitor was experimentally manufactured by the following method.
【0072】各誘電体シート(誘電体層)11、21
は、ともに平均粒子径0.3μmのチタン酸バリウムを
主原料とする組成物、ブチラール系バインダとフタル酸
エステル系可塑剤を用いて、支持フィルム上にスラリー
を塗工する方法で形成した。Each dielectric sheet (dielectric layer) 11, 21
Was formed by a method of coating a slurry on a support film using a composition mainly composed of barium titanate having an average particle diameter of 0.3 μm, a butyral binder and a phthalate plasticizer.
【0073】第一の内部電極層12、第二の内部電極層
13、内部電極層22は、平均粒子径0.4μmのニッ
ケル粉末を主原料とするペーストを用い、実施の形態1
0(図11)に示した手法のスクリーン印刷工法によ
り、内部電極層の厚さが2.0μmになるようにそれぞれ形
成した。本発明の構造を実現するためには、積層のプロ
セス上、第二の内部電極層13の厚みは第一の内部電極
層12の厚みと全く等しいことが望ましい。以上によ
り、本実施例においては、最近接しない部分(図1の1
5に相当)の内部電極層厚み(第一の内部電極層厚み+
第二の内部電極層厚み)は、2.0μm×2=4.0μmとし
た。The first internal electrode layer 12, the second internal electrode layer 13, and the internal electrode layer 22 are made of a paste containing nickel powder having an average particle diameter of 0.4 μm as a main raw material.
0 (FIG. 11), the internal electrode layers were each formed to a thickness of 2.0 μm by the screen printing method of the method shown in FIG. In order to realize the structure of the present invention, it is desirable that the thickness of the second internal electrode layer 13 is completely equal to the thickness of the first internal electrode layer 12 in the lamination process. As described above, in the present embodiment, the portion which is not closest (1 in FIG. 1)
5) (the thickness of the first internal electrode layer +
The thickness of the second internal electrode layer was 2.0 μm × 2 = 4.0 μm.
【0074】その後、本実施例の積層コンデンサ10に
ついては、図3で示した実施の形態2(請求項4に対
応)および実施の形態9(請求項11に対応)にかかる
製造方法を用いて積層コンデンサを作製した。従来構造
の積層コンデンサ20については、上述した実施の形態
1の説明で記述した従来構造用の製造方法で積層コンデ
ンサを作製した。Thereafter, the multilayer capacitor 10 of this embodiment is manufactured using the manufacturing method according to the second embodiment (corresponding to claim 4) and the ninth embodiment (corresponding to claim 11) shown in FIG. A multilayer capacitor was manufactured. Regarding the multilayer capacitor 20 having the conventional structure, the multilayer capacitor was manufactured by the manufacturing method for the conventional structure described in the description of the first embodiment.
【0075】これら2種類の積層コンデンサをそれぞれ
1000個作製し、構造欠陥による不良(ショート、ク
ラック)の生成確率を確認のうえ調べた結果を(表1)
に示す。Each of these two types of multilayer capacitors was manufactured in a quantity of 1,000 pieces, and the results of examination were made after confirming the generation probability of defects (shorts, cracks) due to structural defects (Table 1).
Shown in
【0076】[0076]
【表1】 [Table 1]
【0077】従来の構造では欠陥生成確率が5.2%であ
ったのに対し、本実施例の構造では0.1%と、従来構造の
約50分の1にまで構造欠陥による不良を低減できた。While the defect generation probability was 5.2% in the conventional structure, it was 0.1% in the structure of the present embodiment, and the defect due to the structural defect was reduced to about 1/50 of the conventional structure.
【0078】この結果より、本発明の積層コンデンサの
構造とすることにより、構造欠陥の生成確率が大幅に減
少できることがわかる。From these results, it is understood that the probability of generating structural defects can be significantly reduced by adopting the structure of the multilayer capacitor of the present invention.
【0079】(実施例2)本実施例では、製品形状とし
て、いわゆる13タイプ(長さ3.2mm×厚み1.15mm×幅
1.6mm)の誘電体300層の積層コンデンサを作製し、作
製された製品の形状の調査を試みた。(Embodiment 2) In this embodiment, as a product shape, a so-called 13 type (length 3.2 mm × thickness 1.15 mm × width)
(1.6 mm) A multilayer capacitor having 300 dielectric layers was manufactured, and an investigation was made on the shape of the manufactured product.
【0080】上述した実施例1で記述した従来構造の製
造方法で作製した従来構造の積層コンデンサの外形寸法
は、図2のように、長さ寸法26、内部電極が最近接す
る部分25の中心部における厚み寸法27a、外部電極
23と内部電極22の接続部における厚み寸法27b、
幅寸法28とする。As shown in FIG. 2, the external dimensions of the multilayer capacitor having the conventional structure manufactured by the manufacturing method of the conventional structure described in the first embodiment have a length 26 and a central portion of the portion 25 where the internal electrode is closest. , A thickness 27b at a connection portion between the external electrode 23 and the internal electrode 22,
The width is 28.
【0081】これに対して上記実施例1の製造方法で作
製した本発明の積層コンデンサの外形寸法は、図1のよ
うに、長さ寸法17、内部電極が最近接する部分16の
中心部における厚み寸法18a、外部電極14と内部電
極12,13の接続部における厚み寸法18b、幅寸法
19とする。On the other hand, as shown in FIG. 1, the external dimensions of the multilayer capacitor of the present invention manufactured by the manufacturing method of the first embodiment are the length 17 and the thickness at the center of the portion 16 where the internal electrode is closest. The dimension 18a is the thickness 18b and the width 19 at the connection between the external electrode 14 and the internal electrodes 12, 13.
【0082】従来構造の積層コンデンサ1000個と、
本実施例の積層コンデンサ1000個における外形寸法
を、各々、長さ寸法、厚み寸法、幅寸法においてそれぞ
れ計測し、その平均を算出した結果は(表2)の通りで
あった。[0086] 1000 multilayer capacitors of the conventional structure
The external dimensions of 1000 multilayer capacitors of this example were measured in length, thickness, and width, respectively, and the average was calculated. The results are shown in Table 2.
【0083】[0083]
【表2】 [Table 2]
【0084】(表2)によれば、本発明の積層コンデン
サの長さ寸法17に対して従来の構造の長さ寸法26は
約0.1%の減少にとどまり、また、本発明の積層コンデ
ンサの幅寸法19に対して従来の構造の幅寸法28は約
0.2%の減少にとどまっている。また、本発明の積層コ
ンデンサの厚み寸法18aに対して従来の構造の厚み寸
法27aを比較すると約0.1%の減少が見られるが、こ
れらは誤差範囲内であるため、両者の構造の違いによる
顕著な差は生じなかったといえる。According to Table 2, the length 26 of the conventional structure is reduced by about 0.1% compared to the length 17 of the multilayer capacitor of the present invention, and the width of the multilayer capacitor of the present invention is reduced by about 0.1%. The width 28 of the conventional structure is about
Only a 0.2% decrease. When the thickness 27a of the conventional structure is compared with the thickness 18a of the multilayer capacitor of the present invention, a decrease of about 0.1% can be seen. However, since these are within the error range, they are notable due to the difference between the two structures. It can be said that no significant difference occurred.
【0085】しかし、従来の構造の厚み寸法27aに対
して従来の構造の厚み寸法27bを比較すると約44.0%
の減少があり、この事実は、高い静電容量を実現するた
めに積層を多数回繰り返すと、内部電極が最近接しない
部分24の体積は内部電極が最近接する部分25の体積
に比べて小さくなるため、コンデンサ外形が整った直方
体にならなかったことを示している。However, when the thickness 27b of the conventional structure is compared with the thickness 27a of the conventional structure, about 44.0%
The fact is that when the lamination is repeated many times to achieve high capacitance, the volume of the portion 24 where the internal electrode is not closest is smaller than the volume of the portion 25 where the internal electrode is closest. For this reason, it is shown that the external shape of the capacitor did not become a rectangular parallelepiped.
【0086】一方、本発明の積層コンデンサの厚み寸法
18aに対して本発明の積層コンデンサの厚み寸法18
bを比較すると約1.3%の減少しかなかった。これは、
本発明で解決しようとしている課題である「内部電極数
の差によって生じる体積差」を十分に解消している。On the other hand, the thickness 18a of the multilayer capacitor of the present invention is compared with the thickness 18a of the multilayer capacitor of the present invention.
Compared to b, there was only a 1.3% reduction. this is,
The problem to be solved by the present invention, "the volume difference caused by the difference in the number of internal electrodes" is sufficiently solved.
【0087】これらの結果より、本発明の積層コンデン
サの構造は従来構造の積層コンデンサの構造に比べて格
段と直方体に近づいたと言える。From these results, it can be said that the structure of the multilayer capacitor of the present invention is much closer to a rectangular parallelepiped than the structure of the conventional multilayer capacitor.
【0088】(実施例3)本実施例では、積層コンデン
サの等価直列抵抗(ESR)について、調査を試みた。(Embodiment 3) In this embodiment, an investigation was made on the equivalent series resistance (ESR) of the multilayer capacitor.
【0089】積層コンデンサの等価直列抵抗(ESR)
は、内部電極の等価直列抵抗に依存する。実施の形態1
の説明にて示したように、本発明の積層コンデンサ10
での内部電極が最近接しない部分15において、第一の
内部電極層12の上に第二の内部電極層13を重ねるこ
とによって、本実施例での内部電極の等価直列抵抗(E
SR)が従来構造の積層コンデンサ20に比べてどのよ
うに変化するかを等価直列抵抗の印加周波数特性で比較
した。その結果を図12に示す。Equivalent series resistance (ESR) of multilayer capacitor
Depends on the equivalent series resistance of the internal electrodes. Embodiment 1
As described in the description, the multilayer capacitor 10 of the present invention
In the portion 15 where the internal electrode is not closest, the second internal electrode layer 13 is superimposed on the first internal electrode layer 12 so that the equivalent series resistance (E
SR) is compared with that of the multilayer capacitor 20 having the conventional structure by comparing the applied frequency characteristics of the equivalent series resistance. FIG. 12 shows the result.
【0090】図12より、本実施例の積層コンデンサ1
0の方が等価直列抵抗値は減少していることがわかる。
その理由として、第一の内部電極12上に第二の内部電
極13を重ねることにより、第二の内部電極13の電極
厚みだけ電極部が増加したことが挙げられる。FIG. 12 shows that the multilayer capacitor 1 of this embodiment is
It can be seen that the equivalent series resistance value is smaller at 0.
The reason is that the electrode portion is increased by the thickness of the second internal electrode 13 by overlapping the second internal electrode 13 on the first internal electrode 12.
【0091】なお、本発明の積層コンデンサの構造が上
述した効果を発現する要素であるので、たとえAgを用
いた電極シートで作製された積層コンデンサであって
も、本発明の製造方法によって前述の構造が実現できる
のであれば、使用する材料や得られた測定数値を限定す
るものではない。Since the structure of the multilayer capacitor of the present invention is an element exhibiting the above-described effects, even if the multilayer capacitor is made of an electrode sheet using Ag, the above-described manufacturing method of the present invention will As long as the structure can be realized, there is no limitation on the materials to be used and the obtained measured values.
【0092】(実施例4)本実施例では、製品容量につ
いて、誘電体300層の積層コンデンサを作製し調査を
試みた。Example 4 In this example, a multilayer capacitor having 300 dielectric layers was manufactured to investigate the product capacity.
【0093】従来構造の積層コンデンサ1000個と本
発明の積層コンデンサ1000個における静電容量をそ
れぞれ計測し、その平均値を求めた。The capacitance of each of the 1000 multilayer capacitors having the conventional structure and the 1000 multilayer capacitors of the present invention was measured, and the average value was obtained.
【0094】その結果、従来構造の積層コンデンサ20
では平均静電容量が1.08mCであったのに対し、本実施例
の積層コンデンサ10では平均静電容量が1.10mCであ
り、その差は2%未満であった。以上により、両者に静
電容量において大きな変動はなかったと言える。As a result, the conventional multilayer capacitor 20
The average capacitance was 1.08 mC, whereas the multilayer capacitor 10 of this example had an average capacitance of 1.10 mC, and the difference was less than 2%. From the above, it can be said that there was no large change in the capacitance between the two.
【0095】以上、本発明の各実施例について説明を行
った。なお、本実施例1、2、3、4においては、実施
の形態2(請求項4に対応)、実施の形態9(請求項1
1に対応)に示した製造方法で積層コンデンサを作製し
たが、実施の形態3〜8(請求項5〜10に対応)、実
施の形態10(請求項12に対応)に示した製造方法に
おいても同様の結果が得られた。The embodiments of the present invention have been described above. In Examples 1, 2, 3, and 4, Embodiment 2 (corresponding to Claim 4) and Embodiment 9 (corresponding to Claim 1).
Although the multilayer capacitor was manufactured by the manufacturing method described in Embodiment 1), the manufacturing method described in Embodiments 3 to 8 (corresponding to claims 5 to 10) and Embodiment 10 (corresponding to claim 12) was used. Also obtained similar results.
【0096】(実施例5)本実施例では、内部電極の厚
さの違いによる電気特性に与える影響について調査を試
みた。Example 5 In this example, an investigation was made on the effect of the difference in the thickness of the internal electrodes on the electrical characteristics.
【0097】本実施例5では、内部電極層12の厚さを
0.8μmとして、上記実施例1の製造方法によって本発明
の積層コンデンサを作製した。このコンデンサは、10MH
zにおける等価直列抵抗(ESR)が0.084Ωと測定され
た。一方、内部電極層12の厚さを2.0μmとした上記実
施例1の製造方法で作製した本発明の積層コンデンサの
ESRを測定すると0.026Ωであった。これら両者を対
比すると、厚さ0.8μmとしたものは厚さ2.0μmとしたも
のよりも3倍程度抵抗が高い。したがって、本実施例か
らもわかるように、内部電極層の厚さが0.8μmである本
発明構造の積層コンデンサでは、等価直列抵抗(ES
R)が上昇するため、本発明の効果を著しく損なわせる
ので不適切である。本実施例の如く、内部電極層の厚さ
を1.2μmより大きくすればESRは低く抑えることがで
き、特性上、好適である。In the fifth embodiment, the thickness of the internal electrode layer 12 is
The multilayer capacitor of the present invention was manufactured by the manufacturing method of Example 1 at 0.8 μm. This capacitor has 10MHZ
The equivalent series resistance (ESR) at z was measured to be 0.084Ω. On the other hand, when the ESR of the multilayer capacitor of the present invention manufactured by the manufacturing method of Example 1 in which the thickness of the internal electrode layer 12 was 2.0 μm was 0.026Ω. When these two are compared, the resistance of 0.8 μm is about three times higher than that of 2.0 μm. Therefore, as can be seen from this embodiment, in the multilayer capacitor having the structure of the present invention in which the thickness of the internal electrode layer is 0.8 μm, the equivalent series resistance (ES
R) rises, which significantly impairs the effects of the present invention, and is therefore unsuitable. If the thickness of the internal electrode layer is larger than 1.2 μm as in this embodiment, the ESR can be suppressed low, which is preferable in terms of characteristics.
【0098】次に、内部電極層の厚さを3.5μmとして、
上記実施例1の製造方法によって本発明の積層コンデン
サを作製した。このコンデンサは、平均静電容量が0.98
mCであった。一方、実施例4の積層コンデンサ10では
平均静電容量が1.10mCであり、両者を対比するとその差
は約11%もあった。このように、内部電極層の厚さを3.
5μmとした場合には、静電容量の著しい減少が見られる
ため、本発明の効果を著しく損なわせるので不適切であ
る。本実施例の如く、内部電極層の厚さを3.0μmより小
さくすれば静電容量を高くすることができ、特性上、好
適である。Next, with the thickness of the internal electrode layer being 3.5 μm,
The multilayer capacitor of the present invention was manufactured by the manufacturing method of the first embodiment. This capacitor has an average capacitance of 0.98
mC. On the other hand, the multilayer capacitor 10 of Example 4 had an average capacitance of 1.10 mC, and the difference between them was about 11%. Thus, the thickness of the internal electrode layer is set to 3.
When the thickness is 5 μm, a remarkable decrease in the capacitance is observed, so that the effect of the present invention is significantly impaired. As in the present embodiment, if the thickness of the internal electrode layer is smaller than 3.0 μm, the capacitance can be increased, which is preferable in terms of characteristics.
【0099】以上の実施例から、本発明で解決しようと
する課題をすべて解決するためには、内部電極が最近接
する部分の内部電極の厚みが1.2μmより厚く3.0μmより
も薄いことが必要となる。この厚さ範囲とすることによ
り、ショートやクラックなどの構造欠陥を抑え、かつ低
ESRで、静電容量を低下させることなく、直方体に近
い形状の積層コンデンサを得ることが可能となる。From the above embodiments, in order to solve all the problems to be solved by the present invention, it is necessary that the thickness of the internal electrode at the portion where the internal electrode comes closest is thicker than 1.2 μm and thinner than 3.0 μm. Become. By setting the thickness in this range, it is possible to obtain a multilayer capacitor having a shape close to a rectangular parallelepiped without suppressing structural defects such as short-circuits and cracks, and having a low ESR without lowering the capacitance.
【0100】[0100]
【発明の効果】以上の説明より明白なように、本発明の
積層コンデンサは、誘電体と内部電極を交互に積層して
構成される積層コンデンサにおいて、積層方向に関し
て、互いの前記内部電極が最近接しない部分の内部電極
厚みが、最近接する部分の内部電極厚みより大きくなる
構造とし、最近接部分の内部電極厚みおよび最近接しな
い部分の内部電極厚みを最適な範囲に設定したことによ
り、積層コンデンサの静電容量を低下させることなく、
ショートやクラック等の構造欠陥による信頼性の低下を
防ぐことができると同時に、外形寸法を直方体に整える
効果と等価直列抵抗(ESR)を低く抑える効果を有す
る。As is apparent from the above description, the multilayer capacitor of the present invention is a multilayer capacitor formed by alternately laminating dielectrics and internal electrodes. The structure is such that the internal electrode thickness of the part that is not in contact is larger than the internal electrode thickness of the closest part, and the internal electrode thickness of the closest part and the internal electrode thickness of the part that is not the closest are set in the optimum range. Without lowering the capacitance of
It is possible to prevent a decrease in reliability due to a structural defect such as a short circuit or a crack, and at the same time, to provide an effect of adjusting the external dimensions to a rectangular parallelepiped and to suppress an equivalent series resistance (ESR) to a low level.
【図1】本発明の実施形態1に係る積層コンデンサの構
造断面図FIG. 1 is a structural sectional view of a multilayer capacitor according to Embodiment 1 of the present invention.
【図2】従来の積層コンデンサの構造断面図FIG. 2 is a structural sectional view of a conventional multilayer capacitor.
【図3】本発明の実施の形態2に係る積層コンデンサ
(請求項2に対応)の製造方法の工程図FIG. 3 is a process diagram of a method for manufacturing a multilayer capacitor (corresponding to claim 2) according to a second embodiment of the present invention;
【図4】本発明の実施の形態3に係る積層コンデンサ
(請求項3に対応)の製造方法の工程図FIG. 4 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 3) according to a third embodiment of the present invention;
【図5】本発明の実施の形態4に係る積層コンデンサ
(請求項4に対応)の製造方法の工程図FIG. 5 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 4) according to a fourth embodiment of the present invention;
【図6】本発明の実施の形態5に係る積層コンデンサ
(請求項5に対応)の製造方法の工程図FIG. 6 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 5) according to a fifth embodiment of the present invention;
【図7】本発明の実施の形態6に係る積層コンデンサ
(請求項6に対応)の製造方法の工程図FIG. 7 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 6) according to a sixth embodiment of the present invention;
【図8】本発明の実施の形態7に係る積層コンデンサ
(請求項7に対応)の製造方法の工程図FIG. 8 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 7) according to a seventh embodiment of the present invention;
【図9】本発明の実施の形態8に係る積層コンデンサ
(請求項8に対応)の製造方法の工程図FIG. 9 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 8) according to an eighth embodiment of the present invention;
【図10】本発明の実施の形態9に係る積層コンデンサ
(請求項9に対応)の製造方法の工程図FIG. 10 is a process chart of a method for manufacturing a multilayer capacitor (corresponding to claim 9) according to a ninth embodiment of the present invention;
【図11】本発明の実施の形態10に係るスクリーン印
刷版を用いた内部電極作製の説明図FIG. 11 is an explanatory diagram of manufacturing an internal electrode using a screen printing plate according to Embodiment 10 of the present invention.
【図12】本発明と従来構造に係る積層コンデンサにお
ける等価直列抵抗の周波数特性図FIG. 12 is a frequency characteristic diagram of an equivalent series resistance in the multilayer capacitor according to the present invention and the conventional structure.
10 積層コンデンサ 11 誘電体層 12 第一の内部電極層 13 第二の内部電極層 14 外部電極 15 内部電極が最近接しない部分 16 内部電極が最近接する部分 17 長さ寸法 18a 内部電極が最近接する部分における厚み寸法 18b 内部電極が最近接しない部分における厚み寸法 19 幅寸法 DESCRIPTION OF SYMBOLS 10 Multilayer capacitor 11 Dielectric layer 12 First internal electrode layer 13 Second internal electrode layer 14 External electrode 15 Part where internal electrode is not closest 16 Part where internal electrode is closest 17 Length 18a Part where internal electrode is closest 18b Thickness at the part where the internal electrode does not come in closest contact 19 Width
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 和之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E001 AB03 AC04 AH00 AJ01 5E082 AA01 AB03 EE04 EE23 FF05 FG04 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Kazuyuki Okano 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture F-term (reference) in Matsushita Electric Industrial Co., Ltd. 5E001 AB03 AC04 AH00 AJ01 5E082 AA01 AB03 EE04 EE23 FF05 FG04
Claims (12)
される積層コンデンサにおいて、積層方向に関して、互
いの前記内部電極が最近接しない部分の内部電極厚み
が、最近接する部分の内部電極厚みより大きいことを特
徴とする積層コンデンサ。In a multilayer capacitor formed by alternately stacking dielectrics and internal electrodes, the internal electrode thickness of a portion where the internal electrodes are not closest to each other in the stacking direction is the internal electrode thickness of a portion where the internal electrodes are closest. A multilayer capacitor characterized by being larger.
厚みが1.2μmより厚く3.0μm未満であることを特徴とす
る請求項1記載の積層コンデンサ。2. The multilayer capacitor according to claim 1, wherein the thickness of the internal electrode at a portion where the internal electrode is closest is larger than 1.2 μm and less than 3.0 μm.
厚みが1.2μmより厚く3.0μm未満であり、かつ内部電極
が最近接しない部分の内部電極の厚みが前記内部電極が
最近接する部分の内部電極の厚みの略2倍としたことを
特徴とする請求項1記載の積層コンデンサ。3. The thickness of the internal electrode at a portion where the internal electrode is closest is larger than 1.2 μm and less than 3.0 μm, and the thickness of the internal electrode at a portion where the internal electrode is not closest is the inside of the portion where the internal electrode is closest. 2. The multilayer capacitor according to claim 1, wherein the thickness of the multilayer capacitor is approximately twice the thickness of the electrode.
法であって、支持フィルム上に誘電体層を塗布形成した
シートを支持板上に熱圧着する工程1と、支持フィルム
上に第一の内部電極層をパターン形成したシートを、前
記熱圧着された誘電体層上に熱圧着する工程2と、支持
フィルム上に第二の内部電極層をパターン形成したシー
トを、位置合わせして前記熱圧着された第一の内部電極
層上に熱圧着する工程3とを有し、前記工程1から工程
3を順次繰り返し行って、最後に前記工程1を行って積
層体を得ることを特徴とする積層コンデンサの製造方
法。4. The method for producing a multilayer capacitor according to claim 1, wherein a step of thermocompression bonding a sheet having a dielectric layer applied and formed on a support film to a support plate; Step 2 of thermocompression bonding the sheet on which the internal electrode layer is patterned on the thermocompression-bonded dielectric layer, and positioning the sheet on which the second internal electrode layer is patterned on the support film, and Step 3 of thermocompression bonding on the press-bonded first internal electrode layer. Steps 1 to 3 are sequentially repeated, and finally, step 1 is performed to obtain a laminate. Manufacturing method of multilayer capacitor.
法であって、支持フィルム上に誘電体層を塗布形成した
シートを支持板上に熱圧着する工程1と、支持フィルム
上に第二の内部電極層をパターン形成し次に第一の内部
電極層を位置合わせしてパターン形成した内部電極シー
トを得る工程2と、前記工程2で得た内部電極シートを
位置合わせして、前記熱圧着された誘電体層上に熱圧着
する工程3とを有し、前記工程1から工程3を順次繰り返
し行って、最後に前記工程1を行って積層体を得ること
を特徴とする積層コンデンサの製造方法。5. The method of manufacturing a multilayer capacitor according to claim 1, wherein a step of thermocompression bonding a sheet having a dielectric layer formed on the support film onto a support plate, and a step of: Forming a pattern of the internal electrode layer and then aligning the first internal electrode layer to obtain a patterned internal electrode sheet; and positioning the internal electrode sheet obtained in the step 2 and performing the thermocompression bonding. And a step 3 of thermocompression bonding on the formed dielectric layer. The steps 1 to 3 are sequentially repeated, and finally the step 1 is performed to obtain a multilayer body. Method.
法であって、支持フィルム上に誘電体層を塗布形成した
シートを支持板上に熱圧着する工程1と、支持フィルム
上に第一の内部電極層と第二の内部電極層を同時にパタ
ーン形成して内部電極シートを得る工程2と、前記熱圧
着された誘電体層上に前記工程2で得た内部電極シート
を熱圧着する工程3とを有し、前記工程1から工程3を順
次繰り返し行って、最後に前記工程1を行って積層体を
得ることを特徴とする積層コンデンサの製造方法。6. The method for manufacturing a multilayer capacitor according to claim 1, wherein a step of thermocompression bonding a sheet having a dielectric layer applied and formed on a support film to a support plate; Step 2 of obtaining an internal electrode sheet by simultaneously patterning the internal electrode layer and the second internal electrode layer, and Step 3 of thermocompression bonding the internal electrode sheet obtained in Step 2 on the thermocompression-bonded dielectric layer Wherein the steps 1 to 3 are sequentially repeated, and finally the step 1 is performed to obtain a multilayer body.
法であって、支持フィルム上に誘電体層を塗布形成した
シートを支持板上に熱圧着する工程1と、支持フィルム
上に塗布形成された誘電体層上に第一の内部電極層をパ
ターン形成する工程2と、前記第一の内部電極層上に第
二の内部電極層を位置合わせしパターン形成して、内部
電極層を具備した誘電体シートを得る工程3と、該工程
3で得た内部電極層を具備した前記誘電体シートを前記
熱圧着された誘電体層上に熱圧着する工程4とを有し、
前記工程1を行った後、前記工程2から工程4を繰り返し
行って積層体を得ることを特徴とする積層コンデンサの
製造方法。7. The method for manufacturing a multilayer capacitor according to claim 1, wherein a step of thermocompression bonding a sheet on which a dielectric layer is formed on a support film is performed on a support plate; Step 2 of patterning a first internal electrode layer on the dielectric layer, and aligning and patterning a second internal electrode layer on the first internal electrode layer to provide an internal electrode layer. Step 3 of obtaining a dielectric sheet;
Step 4 of thermocompression bonding the dielectric sheet having the internal electrode layer obtained in 3 on the thermocompression-bonded dielectric layer,
A method for manufacturing a multilayer capacitor, comprising, after performing the step 1, repeating the steps 2 to 4 to obtain a multilayer body.
法であって、支持フィルム上に誘電体層を塗布形成した
シートを支持板上に熱圧着する工程1と、支持フィルム
上に塗布形成された誘電体層上に第一の内部電極層と第
二の内部電極層を同時にパターン形成して、内部電極層
を具備した誘電体シートを得る工程2と、前記熱圧着さ
れた誘電体層上に前記工程2で得た内部電極層を具備し
た前記誘電体シートを熱圧着する工程3とを有し、前記
工程1を行った後、前記工程2と工程3を繰り返し行って
積層体を得ることを特徴とする積層コンデンサの製造方
法。8. The method for manufacturing a multilayer capacitor according to claim 1, wherein a step of thermocompression bonding a sheet having a dielectric layer formed on a support film to a support plate, and a step of coating and forming the sheet on the support film. Forming a first internal electrode layer and a second internal electrode layer on the dielectric layer at the same time to obtain a dielectric sheet having the internal electrode layer; Step 3 of thermocompression-bonding the dielectric sheet provided with the internal electrode layer obtained in Step 2 above. After performing Step 1, Step 2 and Step 3 are repeated to obtain a laminate. A method for manufacturing a multilayer capacitor, comprising:
法であって、支持フィルム上に第一の内部電極層をパタ
ーン形成する工程1と、前記第一の内部電極層上に第二
の内部電極層を位置あわせしてパターン形成する工程2
と、前記第一の内部電極層と第二の内部電極層上に誘電
体層を塗布形成して、内部電極層を具備した誘電体シー
トを得る工程3と、支持板上に前記工程3で得た誘電体
シートを熱圧着する工程4と、支持フィルム上に誘電体
層を塗布形成したシートを熱圧着する工程5とを有し、
前記工程1から工程4を繰り返し行った後、前記工程5を
行って積層体を得ることを特徴とする積層コンデンサの
製造方法。9. The method for manufacturing a multilayer capacitor according to claim 1, wherein a first internal electrode layer is patterned on the support film, and a second internal electrode layer is formed on the first internal electrode layer. Step 2 of patterning by aligning electrode layers
A step 3 of coating and forming a dielectric layer on the first and second internal electrode layers to obtain a dielectric sheet having the internal electrode layer; and a step 3 on a support plate. Step 4 of thermocompression-bonding the obtained dielectric sheet, and Step 5 of thermocompression-bonding a sheet obtained by applying and forming a dielectric layer on a support film,
A method for manufacturing a multilayer capacitor, comprising repeating Steps 1 to 4 and then performing Step 5 to obtain a multilayer body.
方法であって、支持フィルム上に第一の内部電極層と第
二の内部電極層を位置あわせして同時にパターン形成す
る工程1と、前記第一の内部電極層と第二の内部電極層
上に誘電体層を塗布形成して、内部電極層を具備した誘
電体シートを得る工程2と、支持板上に前記工程2で得
た誘電体シートを熱圧着する工程3と、支持フィルム上
に誘電体層を塗布形成したシートを熱圧着する工程4と
を有し、前記工程1から工程3を順次繰り返し行い、最後
に前記工程4を行って積層体を得ることを特徴とする積
層コンデンサの製造方法。10. The method for manufacturing a multilayer capacitor according to claim 1, wherein a first internal electrode layer and a second internal electrode layer are aligned on a support film, and a pattern is formed at the same time. A step of coating a dielectric layer on the first internal electrode layer and the second internal electrode layer to obtain a dielectric sheet having the internal electrode layer, and a step of forming a dielectric sheet having the internal electrode layer on the support plate. Step 3 of thermocompression bonding of the body sheet and Step 4 of thermocompression bonding of a sheet having a dielectric layer coated and formed on a support film. Steps 1 to 3 are sequentially repeated, and finally Step 4 is performed. A method for manufacturing a multilayer capacitor, comprising: obtaining a multilayer body.
造方法で作製された積層体を、切断面の内部電極層が、
互いの内部電極層が最近接する部分の内部電極層となる
ように、1ユニット単位毎にカッティングし、前記内部
電極に電気的に接続するよう外部電極を塗布して焼成さ
れることを特徴とする積層コンデンサの製造方法。11. A laminate produced by the production method according to claim 3, wherein the internal electrode layer on the cut surface is
It is characterized in that cutting is performed in units of one unit so that the internal electrode layers of each other become the internal electrode layer of the closest part, and an external electrode is applied and fired so as to be electrically connected to the internal electrode. Manufacturing method of multilayer capacitor.
刷工法であり、スクリーンの単位面積あたりの開口率ま
たは紗厚みを変化させることで、所望のスクリーン吐出
位置での電極ペースト吐出量を制御し、一回のスクリー
ン印刷で吐出位置により異なる厚さを持つ内部電極層を
形成することを特徴とする請求項6,8,10のいずれ
かに記載の積層コンデンサの製造方法。12. A method for forming an internal electrode layer is a screen printing method, in which an electrode paste discharge amount at a desired screen discharge position is controlled by changing an aperture ratio or a gauze thickness per unit area of a screen, The method for manufacturing a multilayer capacitor according to any one of claims 6, 8, and 10, wherein an internal electrode layer having a different thickness depending on a discharge position is formed by one screen printing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160283A JP2002353068A (en) | 2001-05-29 | 2001-05-29 | Multilayer capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160283A JP2002353068A (en) | 2001-05-29 | 2001-05-29 | Multilayer capacitor and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002353068A true JP2002353068A (en) | 2002-12-06 |
Family
ID=19003725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001160283A Pending JP2002353068A (en) | 2001-05-29 | 2001-05-29 | Multilayer capacitor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002353068A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120698A (en) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | Laminated ceramic electronic component and its manufacturing method |
US7329976B2 (en) * | 2005-04-27 | 2008-02-12 | Kyocera Corporation | Laminated electronic component |
JP2010092896A (en) * | 2008-10-03 | 2010-04-22 | Murata Mfg Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
KR101019323B1 (en) * | 2005-03-10 | 2011-03-07 | 티디케이가부시기가이샤 | Multi-terminal multilayer capacitors and manufacturing method |
JP2013229389A (en) * | 2012-04-24 | 2013-11-07 | Murata Mfg Co Ltd | Ceramic electronic component |
US20130329338A1 (en) * | 2012-06-12 | 2013-12-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
US10510488B2 (en) | 2016-08-30 | 2019-12-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
JP2021518993A (en) * | 2018-06-22 | 2021-08-05 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | Manufacturing method of ceramic multilayer parts and ceramic multilayer parts |
KR20220040994A (en) | 2020-09-24 | 2022-03-31 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
-
2001
- 2001-05-29 JP JP2001160283A patent/JP2002353068A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120698A (en) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | Laminated ceramic electronic component and its manufacturing method |
KR101019323B1 (en) * | 2005-03-10 | 2011-03-07 | 티디케이가부시기가이샤 | Multi-terminal multilayer capacitors and manufacturing method |
US7329976B2 (en) * | 2005-04-27 | 2008-02-12 | Kyocera Corporation | Laminated electronic component |
JP2010092896A (en) * | 2008-10-03 | 2010-04-22 | Murata Mfg Co Ltd | Multilayer ceramic electronic component and method of manufacturing the same |
US8325462B2 (en) | 2008-10-03 | 2012-12-04 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing the same |
JP2013229389A (en) * | 2012-04-24 | 2013-11-07 | Murata Mfg Co Ltd | Ceramic electronic component |
US20130329338A1 (en) * | 2012-06-12 | 2013-12-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
US9105400B2 (en) * | 2012-06-12 | 2015-08-11 | Murata Manufacturing Co., Ltd. | Ceramic electronic component including internal electrode with thick section |
US10510488B2 (en) | 2016-08-30 | 2019-12-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
JP2021518993A (en) * | 2018-06-22 | 2021-08-05 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | Manufacturing method of ceramic multilayer parts and ceramic multilayer parts |
JP7227274B2 (en) | 2018-06-22 | 2023-02-21 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | Ceramic multilayer component and method for manufacturing ceramic multilayer component |
KR20220040994A (en) | 2020-09-24 | 2022-03-31 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
US12308175B2 (en) | 2020-09-24 | 2025-05-20 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008091400A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP2012253337A (en) | Multilayer ceramic electronic component | |
JP2023076581A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2002353068A (en) | Multilayer capacitor and method of manufacturing the same | |
JP5532460B2 (en) | Multilayer ceramic electronic components | |
JP5332480B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2000340448A (en) | Multilayer ceramic capacitors | |
JP4175284B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2003045740A (en) | Laminated electronic components | |
KR100922943B1 (en) | Method for manufacturing multilayer ceramic electronic component | |
JP2011134832A (en) | Stacked ceramic capacitor and method of manufacturing the same | |
JP2000243650A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2006128282A (en) | Multilayer electronic component and manufacturing method thereof | |
JP4412837B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2018056292A (en) | Multilayer electronic components | |
JP3538308B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3496184B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP6117557B2 (en) | Multilayer electronic components | |
JP2004095687A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2003209017A (en) | Stacked composite electronic component and method for manufacturing the same | |
JP3521774B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2011029533A (en) | Stacked ceramic capacitor, and method of manufacturing the same | |
JPS6263413A (en) | Manufacturing laminated ceramic capacitor | |
JP2005101425A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP2002118028A (en) | Laminated ceramic capacitor |