JP2002350894A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 低温ポリシリコンＴＦＴを用いた場合であっ
ても、直流電界漏れを最小限にすることができ、表示画
質を一定の水準で保持することができるアクティブマト
リクス型液晶表示装置を提供する。 【解決手段】 画素電極３の下層に平坦化膜を持つトッ
プゲート型低温ポリシリコンＴＦＴを用いたアクティブ
マトリクス型液晶表示装置であって、ボトムゲート型低
温ポリシリコンＴＦＴを構成する中間層に位置する当段
電極としてのドレイン電極５あるいはソース電極２ａ
が、当段画素におけるゲート電極１と重畳するような形
状を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯端末から大型
モニタまで、幅広いサイズにおいて高性能、コンパク
ト、低コストが要求されるアクティブマトリクス型液晶
表示装置に関する。

【０００２】

【従来の技術】近年、微細加工技術、材料技術、及び高
密度実装技術等の進歩、及びマルチメディア機器の急速
な普及によって、幅広い画面サイズで、またＡＶ機器、
ＯＡ機器、車載機器、情報通信機器等、様々な用途にお
いて液晶表示装置を採用する割合は急速に拡大してお
り、ＣＲＴに代替できるキーデバイスとしてエレクトロ
ニクス業界全体の注目を集めている。

【０００３】かかる環境下において、液晶表示装置特有
の効果である薄型軽量をさらに進行させることで、ＣＲ
Ｔでは実現困難であった商品領域であった携帯情報端末
からノートＰＣへの適用、あるいはＤＩＮ規格対応のカ
ーナビゲーションシステム、モニタ一体型ビデオムービ
等へのさらなる展開のみならず、パーソナルコンピュー
タのＰＣモニタや大型テレビ等、ＣＲＴの主力商品領域
にさえ展開することが考えられる。この場合、大画面
化、高い均一表示特性の確保、コンパクト性の確保、低
コストといった技術的要素を高い次元でバランスをとる
ようにすることが重点課題となっている。特に、表示品
質においてＣＲＴを完全に上回ることがＣＲＴ代替の大
前提であると考えられている。

【０００４】まず、従来のアクティブマトリクス型液晶
表示装置について、図５を参照しながら説明する。図５
は従来のアクティブマトリクス型液晶表示装置における
画素の平面レイアウトを示す図である。図５において、
１はゲート電極を、２ａ及び２ｂはソース電極を、３は
画素電極を、それぞれ示している。

【０００５】また、４は蓄積容量電極を示しており、５
に示すドレイン電極との間で層間絶縁膜を介して容量を
形成している。この容量は蓄積容量又は補助容量と呼ば
れ、オフ状態である期間中の画素電位を保つためのもの
である。

【０００６】ドレイン電極５は、画素−ドレイン電極間
の第１コンタクトホール６にて画素電極３と接続されて
いる。一方、７は半導体層を示しており、８ａ及び８ｂ
はｉ層からなるチャネル部を、９ａ、９ｂ、９ｃ及び９
ｄはｎ^-層からなるＬＤＤ（Lightly Doped Drain）部
を、１０ａ及び１０ｂはソース電極２ａと、ドレイン電
極５と、半導体層７とを接続するため層間絶縁膜に開け
た第２コンタクトホールを、それぞれ示している。

【０００７】次に、図６は従来のアクティブマトリクス
型液晶表示装置における画素の断面レイアウトを示す図
である。なお、図６は図５におけるＡ−Ｂ間の断面を示
したものであるが、液晶を充填した状態で対向基板も含
めて説明することとする。

【０００８】図６において、１１はボトムゲート型低温
ポリシリコンＴＦＴを有する側のＴＦＴガラス基板であ
る。基本構成は図５とほぼ同様であり、７は半導体層を
示し、トップゲート型低温ポリシリコンＴＦＴの場合に
は、ＴＦＴガラス基板１１の上に最下層の電極として形
成されている。

【０００９】また、１２はゲート絶縁膜を示しており、
ＣＶＤで形成したＳｉＯ₂等を用いることが多い。１は
ゲート電極を示しており、ＴａやＭｏ、Ａｌ等の金属を
用いることが一般的である。

【００１０】さらに、１３はゲート電極１とドレイン電
極５との間にある層間絶縁膜を示しており、ＣＶＤで形
成したＳｉＯ₂やＳｉＮｘ等を用いることが多い。な
お、ソース電極２ａ及び２ｂはドレイン電極５と同一層
であるが、図６に示す断面には現れないことから図示さ
れていない。この層間絶縁膜１３が蓄積容量電極４とド
レイン電極５に挟まれて蓄積容量を形成している。蓄積
容量の役割は上述した通りである。

【００１１】次に、第２コンタクトホール１０ｂは、ゲ
ート絶縁膜１２と層間絶縁膜１３を貫通したもので、半
導体層のドレイン側とドレイン電極５を接続している。
そして、１４はＴＦＴ表面を保護するパッシベイション
膜であり、ＣＶＤで形成したＳｉＮｘ等を用いることが
多い。パッシベイション膜１４の上には、スピンコート
工法等で塗布した平坦化膜１５が形成され、表面段差を
低減する役割を担っている。表面段差を小さくすること
で、後述するラビング工法による配向性を向上させ、均
一な液晶制御をすることができるからである。

【００１２】また、第１コンタクトホール６は、パッシ
ベイション膜１４と平坦化膜１５を貫通し、画素電極３
ａ及び３ｂをドレイン電極５に接続するためのものであ
る。この時、画素電極３ａは当段画素の画素電極、画素
電極３ｂは次段画素の画素電極としている。

【００１３】一方、１６は対向ガラス基板を示してお
り、１７がＩＴＯ等の透明導電性薄膜からなる対向電極
を、１８がＣｒや黒色樹脂にからなる不要光遮光のため
のブラックマトリクスを、１９がカラー表示のためのＲ
ＧＢ色層を、それぞれ示している。

【００１４】ＴＦＴガラス基板１１及び対向ガラス基板
１６それぞれの表面には、２０ａ及び２０ｂで示した配
向膜が形成されており、表面に布等の物理的な摩擦によ
る微小な溝を形成し、液晶分子を一定方向に規制するた
めのラビング処理を実施した後、貼り合わされて液晶が
充填されることによって、基本的な液晶表示装置として
構成されることになる。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
たような従来のアクティブマトリクス型液晶表示装置に
おいては、当段のゲート電極と次段の画素電極を完全に
重畳させずに、ゲート電極幅の中間点程度までしか画素
電極と重畳していない構成となっている。これは、当段
のゲート電極と次段の画素電極を完全に重畳させてしま
うと、当段の画素電極と次段の画素電極との平面距離が
小さくなってしまい、画素電極間の短絡不良、とりわけ
致命的となる２画素連続の画素欠陥が増加してしまうと
いう歩留まり課題を発生させてしまうという問題があっ
たからである。

【００１６】また、次段画素との２次元方向、あるいは
３次元方向共に寄生容量が大きくなってしまい、隣接画
素間の横電界で表示信号の干渉を引き起こす原因となる
危険性を有するためでもある。

【００１７】反面、このように当段のゲート電極と次段
の画素電極を完全に重畳しないような中間的な重畳構造
をとることによって、当段のゲート電極と次段の画素電
極との間において斜め方向の直流電界が、ＴＦＴガラス
基板表面に漏洩発生してしまうという新たな問題が生じ
ている。なぜなら、一般的に画素電極は対向電極に対し
て、ほぼ正負対称の交流電位を有することになるのに対
し、ゲート電極はＴＦＴ素子を一定期間オン状態にさせ
るためのパルス信号であるため、実効的にはほぼ直流電
位を有することになると考えられるからである。

【００１８】したがって、従来のトップゲート型低温ポ
リシリコンＴＦＴを用いたアクティブマトリクス型液晶
表示装置においては、このような定常的な直流電界がＴ
ＦＴガラス基板表面に漏洩することを回避することはで
きない。よって、かかる直流電界の影響を受ける領域に
おいては、液晶分子が通常の画素電極直上部分とは異な
る振る舞いをしてしまう、リバースチルトディスクリネ
ーションと呼ばれる現象を生じてしまうことになる。

【００１９】リバースチルトディスクリネーションが生
じると、液晶表示装置の光学的な透過特性の劣化を引き
起こすことになる。具体的に表示品質に対する影響とし
て説明すると、表示画面を白から黒に、又はその逆に切
り替えた瞬間に、残像が残っているように直流電界がか
かっている部分に光抜けが発生したり、あるいは漏洩電
界の強度が強い場合においては、表示画面の切替時のみ
ならず、連続黒表示の場合においても定常的に光抜けが
発生する場合が起こり得る。

【００２０】かかる光抜けは、表示特性上、定量的には
コントラストの低下となって現れ、視覚的には微小な光
抜けが画面全体に広がった、一種のザラツキ感を生じさ
せることによって著しく表示品位を低下させる原因とな
る。

【００２１】また、定常的な直流電界がかかることで、
液晶表示装置を長時間連続使用した場合において、液晶
中の不純物イオンが実効直流電位を有するゲート電極付
近に集められることになり、表示ムラの発生要因の一つ
となり得る。

【００２２】さらに、常に表示電位が変化する動画では
なく、文字や固定されたパターンを長時間表示するよう
な特殊映像の場合においては、表示していた映像が切り
替え後にも残ったように見える焼き付き現象の原因とも
なってしまう。

【００２３】本発明は、上述したような課題を解決する
ために、トップゲート型低温ポリシリコンＴＦＴを用い
た場合であっても、直流電界漏れを最小限にすることが
でき、表示画質を一定の水準で保持することができるア
クティブマトリクス型液晶表示装置を提供することを目
的とする。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に本発明にかかるアクティブマトリクス型液晶表示装置
は、画素電極の下層に平坦化膜を持つトップゲート型低
温ポリシリコンＴＦＴを用いたアクティブマトリクス型
液晶表示装置であって、ボトムゲート型低温ポリシリコ
ンＴＦＴを構成する中間層に位置する当段電極が、当段
画素におけるゲート電極と重畳するような形状を有する
ことを特徴とする。

【００２５】かかる構成により、対向電極に対して、絶
縁膜を介してはいるものの実質的には剥き出し状態とな
っていた当段のゲート電極が、中間層の当段電極によっ
て電気的にシールドされることになることから、斜め方
向への直流電界漏れが緩和されるとともに、最上層にお
ける画素電極及びシールドの対象となるゲート電極の両
方に対して、絶縁膜を介した３次元構造をとることがで
きるようになる。

【００２６】また、本発明にかかるアクティブマトリク
ス型液晶表示装置は、当段画素におけるゲート電極と重
畳させる中間層に位置する当段電極が、ドレイン電極で
あることが好ましい。当段のドレイン電極からシールド
電極を引き出すことで、従来の画素レイアウトについて
大幅に変更することなく、比較的容易に当段のゲート電
極を電気的にシールドすることができるからである。

【００２７】また、本発明にかかるアクティブマトリク
ス型液晶表示装置は、当段画素におけるゲート電極と重
畳させる中間層に位置する当段電極が、ソース電極であ
ることが好ましい。左右に配したソース電極からシール
ド電極を引き出すことで、従来電気的にシールドするこ
とが困難であった画素電極におけるコーナー部の電界を
完全にシールドすることができるからである。

【００２８】

【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１にかかるアクティブマトリクス型液晶表示
装置について、図面を参照しながら説明する。図１は本
発明の実施の形態１にかかるアクティブマトリクス型液
晶表示装置における画素の平面レイアウトを示す図であ
る。また、図２は、本実施の形態にかかるアクティブマ
トリクス型液晶表示装置における画素の断面レイアウト
を示す図である。なお、図２は図１におけるＡ−Ｂ間の
断面を示したものであるが、液晶を充填した状態で対向
基板も含めたものとして説明する。

【００２９】なお、図１及び図２に示す本実施の形態に
かかるアクティブマトリクス型液晶表示装置は、基本的
には図５及び図６に示した従来のアクティブマトリクス
型液晶表示装置と同じ構成であるので、同一部分には同
一符号を付してその詳細な説明を省略する。

【００３０】図１において、１はゲート電極を、２はソ
ース電極を、３は画素電極を、それぞれ示している。ま
た、４は蓄積容量電極を示しており、ドレイン電極５と
の間で層間絶縁膜を介して容量を形成している。ドレイ
ン電極５は、第１コンタクトホール６にて画素電極３と
接続されている。

【００３１】一方、７は半導体層を示しており、８ａ及
び８ｂがｉ層からなるチャネル部を、９ａ、９ｂ、９
ｃ、及び９ｄがｎ^-層からなるＬＤＤ部を、１０がソー
ス電極２と半導体層５を接続するために層間絶縁膜に開
けた第２コンタクトホールを、それぞれ示している。

【００３２】本実施の形態１においては、半導体層７は
Ｌ字型に折れ曲がった形状とし、２つのゲート電極１が
互いに直交する方向で配置されている。すなわち、半導
体層７の形状に合わせて、一方のゲート電極１はゲート
配線に沿って平行に、もう一方のゲート電極１はゲート
配線に対して下側垂直に突き出た形にしている。ドレイ
ン電極５からは、ゲート電極１の全幅をシールドするよ
うに電極が延ばされており、ゲート電極１に突き当たっ
たところで画素の中央から左右方向にソース電極２と短
絡しない最小距離まで接近配置することができるように
なっている。

【００３３】図２において、１１はＴＦＴガラス基板を
示している。基本構成としては図１とほぼ同様であり、
７は半導体層を、１２はゲート絶縁膜を、１はゲート電
極を、１３はゲート電極１とソース電極２及びドレイン
電極５との間にある層間絶縁膜を、それぞれ示してい
る。

【００３４】また、第２コンタクトホール１０ｂは、ゲ
ート絶縁膜１２と層間絶縁膜１３を貫通し、半導体層の
ドレイン側とドレイン電極５を接続している。１４はパ
ッシベーション膜を示しており、その上には平坦化膜１
５が形成され、表面段差を低減している。

【００３５】さらに、第１コンタクトホール６は、パッ
シベイション膜１４と平坦化膜１５を貫通し、画素電極
３ａ及び３ｂをドレイン電極５に接続するためのもので
ある。この時、画素電極３ａは当段画素の画素電極を、
画素電極３ｂは次段画素の画素電極を示している。

【００３６】一方、１６は対向ガラス基板を示してお
り、１７は透明導電性薄膜を、１８はブラックマトリク
スを、１９ａ、１９ｂ、及び１９ｃはＲＧＢ色層を、２
０ａ及び２０ｂは配向膜を、それぞれ示している。

【００３７】本実施の形態１においては、ドレイン電極
５がそのままゲート電極１の方向に延ばされ、当該画素
におけるゲート電極１の右端の部分まで重畳するような
構成となっている。この時、対向ガラス基板１６側のブ
ラックマトリクス１８は、ゲート電極１及びドレイン電
極５の位置と水平方向において同じ位置となっているこ
とから、画素の開口率が低下するということはない。

【００３８】以上のように本実施の形態１によれば、ゲ
ート電極１について、ドレイン電極５における左右上部
のコーナーを除いて、ほぼ全面的にシールドすることが
できることから、次段の画素電極３ｂとの斜め方向の直
流電界を液晶層へ漏洩することを低減することが可能と
なる。

【００３９】（実施の形態２）以下、本発明の実施の形
態２にかかるアクティブマトリクス型液晶表示装置につ
いて、図面を参照しながら説明する。図３は、本発明の
実施の形態２にかかるアクティブマトリクス型液晶表示
装置における画素の平面レイアウトを示す図である。ま
た、図４は、本発明の実施の形態２にかかるアクティブ
マトリクス型液晶表示装置における画素の断面レイアウ
トを示す図である。なお図４は図３におけるＡ−Ｂ間の
断面を示したものであるが、液晶を充填した状態で対向
基板も含めたものとして説明する。

【００４０】なお、図３及び図４に示す本実施の形態２
にかかるアクティブマトリクス型液晶表示装置は、基本
的には図５及び図６に示した従来のアクティブマトリク
ス型液晶表示装置、及び図１及び図２に示した本発明の
実施の形態１にかかるアクティブマトリクス型液晶表示
装置と同じ構成であるので、同一部分には同一符号を付
してその詳細な説明を省略する。

【００４１】図３において、１はゲート電極を、２はソ
ース電極を、３は画素電極を、それぞれ示している。４
は蓄積容量電極を示しており、ドレイン電極５との間で
層間絶縁膜を介して容量を形成している。ドレイン電極
５は、第１コンタクトホール６によって画素電極３と接
続されている。

【００４２】一方、７は半導体層を、８ａ及び８ｂはｉ
層からなるチャネル部を、９ａ、９ｂ、９ｃ、及び９ｄ
はｎ^-層からなるＬＤＤ部を、１０はソース電極２と半
導体層５を接続するために層間絶縁膜に開けた第２コン
タクトホールを、それぞれ示している。

【００４３】本実施の形態２においては、半導体層７は
水平方向に直線的な形状としており、ゲート電極１にお
ける２つの櫛形状部分が互いに平行する方向に配置され
ている。ゲート電極１における２つの櫛形状部分は、ゲ
ート配線に対し上方向垂直に突き出た形としている。両
サイドのソース電極２ａ及び２ｂからは、ソース配線に
垂直にゲート電極１の上端辺をシールドするように電極
が延ばされており、画素中央の部分で互いに短絡しない
最小距離まで接近配置できるようになっている。

【００４４】図４において、１１はＴＦＴガラス基板を
示している。基本構成は図３とほぼ同様であり、７は半
導体層を、１２はゲート絶縁膜を、１はゲート電極を、
１３はゲート電極１とソース電極２及びドレイン電極５
との間にある層間絶縁膜を、それぞれ示している。

【００４５】第２コンタクトホール１０は、ゲート絶縁
膜１２と層間絶縁膜１３を貫通し、半導体層のドレイン
側とドレイン電極５を接続している。１４はパッシベイ
ション膜を示しており、その上には平坦化膜１５が形成
され、表面段差を低減している。第１コンタクトホール
６は、パッシベイション膜１４と平坦化膜１５を貫通
し、画素電極３ａ及び３ｂをドレイン電極５に接続する
ためのものである。この時、画素電極３ａは当段画素の
画素電極を、画素電極３ｂは次段画素の画素電極を、そ
れぞれ示している。

【００４６】一方、１６は対向ガラス基板を示してお
り、１７透明導電性薄膜を、１８はブラックマトリクス
を、１９ａ、１９ｂ、１９ｃはＲＧＢ色層を、２０ａ及
び２０ｂは配向膜を、それぞれ示している。

【００４７】本実施の形態２においては、ドレイン電極
５は従来のままであり、図３に示すように、ソース電極
１からシールド電極として両サイドのソース電極２ａ及
び２ｂを延ばしている点に特徴を有する。図４に示す断
面図では、ちょうどゲート電極１の左端を跨ぐように半
幅分程度重畳してシールドするようにソース電極２ｂが
延ばされていることがわかる。

【００４８】このような構成とすることによって、ソー
ス電極２ａ及び２ｂでゲート電極１について、中央部を
除いて、ほぼ全面的にシールドすることができることか
ら、配向制御が不十分になりやすい画素のコーナー部を
重点に、直流電界を液晶層へ漏洩することを低減するこ
とが可能となる。

【００４９】

【発明の効果】以上のように本発明にかかるアクティブ
マトリクス型液晶表示装置によれば、次段画素電極と当
段ゲート電極間の斜め方向の直流電界を層間縦方向の電
界のみに限定するべく、中間層の当段電極で当段ゲート
電極をシールドする構成とするため、斜め方向の直流電
界緩和によるリバースチルトディスクリネーションの防
止と表示画面のムラ、焼き付き不良解消の両方を同時に
達成することが可能となる。

【００５０】また、本発明にかかるアクティブマトリク
ス型液晶表示装置によれば、シールド用の電極として、
近接してすでに存在している当段のドレイン電極を流用
することで、歩留まり率の低下等の副作用を最小限に
し、所望の電界緩和を達成することが可能となる。

【００５１】さらに、本発明にかかるアクティブマトリ
クス型液晶表示装置によれば、シールド用の電極とし
て、画素電極に対して左右両側に存在するソース電極両
方を流用することが可能となり、配向性等の観点から最
も液晶制御の困難な画素コーナー部分をシールドするこ
とができ、より大きな効果が期待できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の平面図

【図２】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の断面図

【図３】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の平面図

【図４】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の断面図

【図５】 従来のアクティブマトリクス型液晶表示装置
における画素の平面図

【図６】 従来のアクティブマトリクス型液晶表示装置
における画素の断面図

【符号の説明】

１ ゲート電極 ２ａ、２ｂ ソース電極 ３ 画素電極 ４ 蓄積容量電極 ５ ドレイン電極 ６ 第１コンタクトホール ７ 半導体層 ８ａ、８ｂ チャネル ９ａ、９ｂ、９ｃ、９ｄ ＬＤＤ領域 １０ 第２コンタクトホール １１ ＴＦＴガラス基板 １２ ゲート絶縁膜 １３ 層間絶縁膜 １４ パッシベーション膜 １５ 平坦化膜 １６ 対向ガラス基板 １７ 対向電極 １８ ブラックマトリクス １９、１９ａ、１９ｂ、１９ｃ ＲＧＢ色層 ２０ａ、２０ｂ 配向膜

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA13 GA29 JA25 JA26 JA37 JA41 JA46 JB57 JB67 KA04 KB24 KB25 NA01 NA26 PA01 PA09 5C094 AA25 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA06 AA30 BB01 CC01 DD02 EE28 GG02 GG13 GG23 GG35 HL14 HM15 HM19 NN73

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画素電極の下層に平坦化膜を持つトップ
   ゲート型低温ポリシリコンＴＦＴを用いたアクティブマ
   トリクス型液晶表示装置であって、 前記ボトムゲート型低温ポリシリコンＴＦＴを構成する
   中間層に位置する当段電極が、当段画素におけるゲート
   電極と重畳するような形状を有することを特徴とするア
   クティブマトリクス型液晶表示装置。
2. 【請求項２】 前記当段画素におけるゲート電極と重畳
   させる中間層に位置する前記当段電極が、ドレイン電極
   である請求項１記載のアクティブマトリクス型液晶表示
   装置。
3. 【請求項３】 前記当段画素におけるゲート電極と重畳
   させる中間層に位置する前記当段電極が、ソース電極で
   ある請求項１記載のアクティブマトリクス型液晶表示装
   置。