JP2002328379A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2002328379A JP2002328379A JP2001129865A JP2001129865A JP2002328379A JP 2002328379 A JP2002328379 A JP 2002328379A JP 2001129865 A JP2001129865 A JP 2001129865A JP 2001129865 A JP2001129865 A JP 2001129865A JP 2002328379 A JP2002328379 A JP 2002328379A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrates
- electrode
- substrate
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】画素部の液晶層厚を小さくすることができるカ
ラーフィルタを備えないアクティブマトリックス型の液
晶表示素子を提供する。
【解決手段】対向電極23を、シール材26に対応する
シール部よりも内側の領域に設けることにより、前記シ
ール部の基板間ギャップを稼ぎ、前記シール材26に混
入されたギャップ材27の径が比較的大きくても、前記
ギャップ材27によりシール部の基板間ギャップを規定
されて接合された一対の基板1,2の基板面間の間隔を
小さくし、画素部の基板間ギャップを小さくした。
(57) Abstract: An active matrix type liquid crystal display element without a color filter capable of reducing the thickness of a liquid crystal layer in a pixel portion is provided. A counter electrode is provided in a region inside a seal portion corresponding to a seal material, thereby increasing a gap between substrates of the seal portion and a diameter of a gap material mixed into the seal material. Is relatively large, the gap between the substrate surfaces of the pair of substrates 1 and 2 joined by defining the inter-substrate gap of the seal portion by the gap material 27 is reduced, and the inter-substrate gap of the pixel portion is reduced. .
Description
【0001】[0001]
【発明の属する技術分野】この発明は、薄膜トランジス
タ(以下、TFTと記す)を能動素子とするアクティブ
マトリックス型の液晶表示素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors (hereinafter, referred to as TFTs) as active devices.
【0002】[0002]
【従来の技術】TFTを能動素子とするアクティブマト
リックス液晶表示素子は、一対の基板がその間のギャッ
プを規定するギャップ材が混入された枠状のシール材を
介して接合され、前記一対の基板間の前記シール材によ
り囲まれた領域に液晶層が設けられるとともに、前記一
対の基板のうち、一方の基板の内面に、前記シール材に
より囲まれた領域に対応させてマトリックス状に配列さ
れた複数の画素電極と、前記複数の画素電極にそれぞれ
接続された複数のTFTと、前記複数のTFTにゲート
信号を供給する複数のゲート配線と、前記複数のTFT
にデータ信号を供給する複数のデータ配線が設けられ、
他方の基板の内面に、前記複数の画素電極に対向する対
向電極が設けられた構成となっている。2. Description of the Related Art In an active matrix liquid crystal display element using a TFT as an active element, a pair of substrates are joined via a frame-shaped sealing material mixed with a gap material for defining a gap between the substrates. A liquid crystal layer is provided in a region surrounded by the seal material, and a plurality of liquid crystal layers are arranged in a matrix on an inner surface of one of the pair of substrates, corresponding to the region surrounded by the seal material. Pixel electrodes, a plurality of TFTs respectively connected to the plurality of pixel electrodes, a plurality of gate lines for supplying a gate signal to the plurality of TFTs, and a plurality of the TFTs
Are provided with a plurality of data wirings for supplying data signals,
A counter electrode facing the plurality of pixel electrodes is provided on the inner surface of the other substrate.
【0003】このアクティブマトリックス液晶表示素子
においては、前記画素電極およびTFTが設けられた一
方の基板の前記シール材の外側に突出する基板縁部の内
面に、複数のゲート配線端子およびデータ配線端子と対
向電極端子とを設け、この一方の基板の内面の前記シー
ル材に対応するシール部の外側の領域に、前記対向電極
端子に接続されたクロス電極を設けるとともに、前記対
向電極にシール材の外側に突出するクロス電極接続部を
形成し、前記クロス電極と前記対向電極のクロス電極接
続部とを、導電性粒子が混入されたクロス材により接続
している。In this active matrix liquid crystal display device, a plurality of gate wiring terminals and data wiring terminals are formed on an inner surface of a substrate edge portion of one of the substrates provided with the pixel electrodes and the TFTs, which protrudes outside the sealing material. A counter electrode terminal is provided, and a cross electrode connected to the counter electrode terminal is provided on an inner surface of the one substrate outside a seal portion corresponding to the seal material. And a cross electrode connecting portion of the opposite electrode is connected by a cross material mixed with conductive particles.
【0004】[0004]
【発明が解決しようとする課題】ところで、液晶表示素
子は、応答速度を速くするために、画素電極と対向電極
とが互いに対向する画素部の液晶層厚をできるだけ小さ
くすることが望まれている。In order to increase the response speed of the liquid crystal display device, it is desired that the thickness of the liquid crystal layer in the pixel portion where the pixel electrode and the counter electrode face each other is as small as possible. .
【0005】上記アクティブマトリックス液晶表示素子
は、前記一方の基板の枠状シール材に対応するシール部
のうち、前記ゲート配線およびデータ配線が通っている
部分が高く盛り上がっているため、一対の基板間のギャ
ップが、前記枠状シール材に混入されたギャップ材のう
ちの前記一方の基板の盛り上がり部と他方の基板との間
に挟持されるギャップ材により規定される。In the active matrix liquid crystal display element, a portion of the sealing portion corresponding to the frame-shaped sealing material of the one substrate through which the gate wiring and the data wiring pass is raised to a high level. Is defined by the gap material sandwiched between the raised portion of the one substrate and the other substrate among the gap materials mixed in the frame-shaped sealing material.
【0006】そして、一対の基板のいずれかの内面の前
記シール材により囲まれた領域にカラーフィルタを設け
ている液晶表示素子の場合は、画素部の基板間ギャップ
を小さくしても、前記シール部の基板間ギャップが充分
に大きく、したがって、比較的大きな径のギャップ材を
混入したシール材により前記一対の基板を接合すること
ができるため、前記画素部の液晶層厚を小さくすること
ができる。In the case of a liquid crystal display element in which a color filter is provided in a region surrounded by the sealing material on one of the inner surfaces of a pair of substrates, even if the gap between the substrates in the pixel portion is reduced, the sealing is performed. Since the gap between the substrates in the pixel portion is sufficiently large, and thus the pair of substrates can be joined by a sealing material mixed with a gap material having a relatively large diameter, the thickness of the liquid crystal layer in the pixel portion can be reduced. .
【0007】一方、カラーフィルタを備えない液晶表示
素子の場合は、画素部の基板間ギャップを小さくしよう
とすると、前記シール部の基板間ギャップも小さくなる
ため、前記シール材に混入するギャップ材の径を極めて
小さくしなければならない。On the other hand, in the case of a liquid crystal display element without a color filter, if the gap between the substrates in the pixel portion is reduced, the gap between the substrates in the seal portion is also reduced. The diameter must be very small.
【0008】しかし、このような極めて小さい径のギャ
ップ材を得ることは極めて困難であり、そのため、従来
のカラーフィルタを備えないアクティブマトリックス液
晶表示素子は、画素部の液晶層厚を小さくすることが難
しい。However, it is extremely difficult to obtain a gap material having such an extremely small diameter. Therefore, in a conventional active matrix liquid crystal display device having no color filter, the thickness of the liquid crystal layer in the pixel portion can be reduced. difficult.
【0009】この発明は、カラーフィルタを備えないア
クティブマトリックス型の液晶表示素子として、画素部
の液晶層厚を小さくすることができるものを提供するこ
とを目的としたものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide an active matrix type liquid crystal display device having no color filter and capable of reducing the thickness of a liquid crystal layer in a pixel portion.
【0010】[0010]
【課題を解決するための手段】この発明の液晶表示素子
は、一対の基板がその間のギャップを規定するギャップ
材が混入された枠状のシール材を介して接合され、前記
一対の基板間の前記シール材により囲まれた領域に液晶
層が設けられるとともに、前記一対の基板のうち、一方
の基板の内面に、前記シール材により囲まれた領域に対
応させてマトリックス状に配列された複数の画素電極
と、前記複数の画素電極にそれぞれ接続された複数の薄
膜トランジスタと、前記複数の薄膜トランジスタにゲー
ト信号を供給する複数のゲート配線と、前記複数の薄膜
トランジスタにデータ信号を供給する複数のデータ配線
とが設けられ、他方の基板の前記シール材に対応するシ
ール部よりも内側の領域の内面に、前記複数の画素電極
に対向する対向電極が設けられていることを特徴とする
ものである。According to the liquid crystal display device of the present invention, a pair of substrates are joined via a frame-shaped sealing material mixed with a gap material for defining a gap therebetween, and the liquid crystal display element is provided between the pair of substrates. A liquid crystal layer is provided in a region surrounded by the sealing material, and a plurality of substrates arranged in a matrix corresponding to the region surrounded by the sealing material on the inner surface of one of the pair of substrates. A pixel electrode, a plurality of thin film transistors respectively connected to the plurality of pixel electrodes, a plurality of gate lines for supplying a gate signal to the plurality of thin film transistors, and a plurality of data lines for supplying a data signal to the plurality of thin film transistors. And a counter electrode facing the plurality of pixel electrodes on an inner surface of a region of the other substrate inside a seal portion corresponding to the seal material. It is provided and is characterized in.
【0011】この液晶表示素子は、前記対向電極が前記
シール材に対応するシール部よりも内側の領域のみに設
けられているため、前記シール材に混入されたギャップ
材の径が比較的大きくても、前記ギャップ材によりシー
ル部の基板間ギャップを規定されて接合された一対の基
板の基板面間の間隔を小さくし、画素部の基板間ギャッ
プを小さくすることができる。In this liquid crystal display device, since the counter electrode is provided only in a region inside the seal portion corresponding to the seal material, the diameter of the gap material mixed in the seal material is relatively large. Also, the gap between the substrates of the pair of substrates joined by defining the gap between the substrates of the seal portion by the gap material can be reduced, and the gap between the substrates of the pixel portion can be reduced.
【0012】したがって、この液晶表示素子は、カラー
フィルタを備えないアクティブマトリックス型のもので
あるが、画素部の液晶層厚を小さくすることができる。Therefore, the liquid crystal display element is of an active matrix type having no color filter, but the thickness of the liquid crystal layer in the pixel portion can be reduced.
【0013】しかも、この液晶表示素子は、前記画素部
の基板間ギャップを小さくしても、前記シール部の基板
間ギャップを比較的大きい径のギャップ材により規定で
きるため、前記シール材を部分的に欠落させて形成さ
れ、液晶の注入後に封止される液晶注入口の高さを充分
に確保することができ、したがって、液晶の注入時間を
短くし、製造コストを低減することができる。Further, in this liquid crystal display device, even if the gap between the substrates in the pixel portion is reduced, the gap between the substrates in the seal portion can be defined by a gap material having a relatively large diameter. The height of the liquid crystal injection port formed so as to be sealed and sealed after the liquid crystal is injected can be sufficiently ensured, so that the liquid crystal injection time can be shortened and the manufacturing cost can be reduced.
【0014】上記のように、この発明の液晶表示素子
は、対向電極を枠状のシール材に対応するシール部より
も内側の領域に設けることにより、カラーフィルタを備
えないアクティブマトリックス型のものであっても、画
素部の液晶層厚を小さくするとともに、液晶注入口の高
さを充分に確保し、液晶の注入時間を短くすることがで
きるようにしたものである。As described above, the liquid crystal display element of the present invention is of an active matrix type having no color filter by providing the counter electrode in a region inside the sealing portion corresponding to the frame-shaped sealing material. Even in such a case, the thickness of the liquid crystal layer in the pixel portion is reduced, the height of the liquid crystal injection port is sufficiently secured, and the injection time of the liquid crystal can be shortened.
【0015】この液晶表示素子において、画素電極およ
びTFTが設けられた一方の基板の内面の前記シール部
の外側に突出する基板縁部の内面に、複数のゲート配線
端子およびデータ配線端子と対向電極端子とを設けると
ともに、前記一方の基板の内面の前記シール部の外側の
領域に、前記対向電極端子に接続されたクロス電極を設
け、他方の基板の内面に設けられた対向電極に、前記シ
ール部の外側に突出するクロス電極接続部を形成して、
前記クロス電極と前記クロス電極接続部とを、導電性粒
子が混入されたクロス材により接続する場合、前記クロ
ス電極は、前記ゲート配線と同じ金属膜により形成する
のが望ましい。In this liquid crystal display device, a plurality of gate wiring terminals and data wiring terminals and a counter electrode are provided on the inner surface of one substrate provided with the pixel electrodes and the TFTs, the inner surface protruding outside the seal portion. A cross electrode connected to the counter electrode terminal in a region outside the seal portion on the inner surface of the one substrate, and the seal electrode is provided on a counter electrode provided on the inner surface of the other substrate. Forming a cross electrode connection part protruding outside the part,
When connecting the cross electrode and the cross electrode connection portion with a cross material mixed with conductive particles, it is preferable that the cross electrode is formed of the same metal film as the gate wiring.
【0016】さらに、前記対向電極が設けられた他方の
基板の内面に、複数の画素電極と前記対向電極とが互い
に対向する複数の画素部の間の領域に対応する遮光膜を
設ける場合、前記遮光膜は、前記シール部よりも内側の
領域に形成するのが望ましい。Further, in the case where a light-shielding film corresponding to a region between a plurality of pixel portions in which a plurality of pixel electrodes and the counter electrode face each other is provided on an inner surface of the other substrate provided with the counter electrode, The light-shielding film is desirably formed in a region inside the seal portion.
【0017】また、この発明の他の液晶表示素子は、一
対の基板がその間のギャップを規定するギャップ材が混
入された枠状のシール材を介して接合され、前記一対の
基板間の前記シール材により囲まれた領域に液晶層が設
けられるとともに、前記一対の基板のうち、一方の基板
の内面に、前記シール材により囲まれた領域に対応させ
てマトリックス状に配列された複数の画素電極と、前記
複数の画素電極にそれぞれ接続された複数の薄膜トラン
ジスタと、前記複数の薄膜トランジスタにゲート信号を
供給する複数のゲート配線と、前記複数の薄膜トランジ
スタにデータ信号を供給する複数のデータ配線とが設け
られ、他方の基板の内面に、前記複数の画素電極に対向
する対向電極が設けられ、前記一対の基板のうちの少な
くとも一方の基板の内面の前記シール材により囲まれた
領域に、透明絶縁層が設けられていることを特徴とする
ものである。In another liquid crystal display device according to the present invention, a pair of substrates are joined via a frame-shaped sealing material mixed with a gap material defining a gap therebetween, and the sealing between the pair of substrates is performed. A liquid crystal layer is provided in a region surrounded by a material, and a plurality of pixel electrodes arranged in a matrix on the inner surface of one of the pair of substrates, corresponding to the region surrounded by the sealing material. A plurality of thin film transistors respectively connected to the plurality of pixel electrodes; a plurality of gate lines for supplying a gate signal to the plurality of thin film transistors; and a plurality of data lines for supplying a data signal to the plurality of thin film transistors. A counter electrode facing the plurality of pixel electrodes is provided on an inner surface of the other substrate, and at least one substrate of the pair of substrates is provided. In a region surrounded by the sealing material of the inner surface, it is characterized in that the transparent insulating layer is provided.
【0018】この液晶表示素子は、一対の基板のうちの
少なくとも一方の基板の内面の前記シール材により囲ま
れた領域のみに透明絶縁層が設けられているため、前記
シール材に混入されたギャップ材の径が比較的大きくて
も、前記ギャップ材によりシール部の基板間ギャップを
規定されて接合された一対の基板の基板面間の間隔を小
さくし、画素部の基板間ギャップを小さくすることがで
きる。In this liquid crystal display device, the transparent insulating layer is provided only on the inner surface of at least one of the pair of substrates and surrounded by the sealing material. Even if the diameter of the material is relatively large, the gap between the substrates of the pair of substrates joined by defining the gap between the substrates of the seal portion by the gap material is reduced, and the gap between the substrates of the pixel portion is reduced. Can be.
【0019】したがって、この液晶表示素子は、カラー
フィルタを備えないアクティブマトリックス型のもので
あるが、画素部の液晶層厚を小さくすることができる。Therefore, this liquid crystal display element is of an active matrix type having no color filter, but the thickness of the liquid crystal layer in the pixel portion can be reduced.
【0020】しかも、この液晶表示素子は、前記画素部
の基板間ギャップを小さくしても、前記シール部の基板
間ギャップを比較的大きい径のギャップ材により規定で
きるため、前記シール材を部分的に欠落させて形成さ
れ、液晶の注入後に封止される液晶注入口の高さを充分
に確保することができ、したがって、液晶の注入時間を
短くし、製造コストを低減することができる。Further, in this liquid crystal display element, even if the gap between the substrates in the pixel portion is reduced, the gap between the substrates in the seal portion can be defined by a gap material having a relatively large diameter. The height of the liquid crystal injection port formed so as to be sealed and sealed after the liquid crystal is injected can be sufficiently ensured, so that the liquid crystal injection time can be shortened and the manufacturing cost can be reduced.
【0021】上記のように、この発明の他の液晶表示素
子は、一対の基板のうちの少なくとも一方の基板の内面
の枠状シール材により囲まれた領域に透明絶縁層を設け
ることにより、カラーフィルタを備えないアクティブマ
トリックス型のものであっても、画素部の液晶層厚を小
さくして応答速度を速くすることができるようにしたも
のである。As described above, another liquid crystal display device of the present invention provides a color display device by providing a transparent insulating layer in a region surrounded by a frame-shaped sealing material on the inner surface of at least one of a pair of substrates. Even in the case of an active matrix type having no filter, the response speed can be increased by reducing the thickness of the liquid crystal layer in the pixel portion.
【0022】この液晶表示素子において、前記対向電極
は、前記枠状のシール材に対応するシール部をよりも内
側の領域に形成するのが好ましい。In this liquid crystal display device, it is preferable that the counter electrode has a seal portion corresponding to the frame-shaped seal material formed in a region inside the seal member.
【0023】[0023]
【発明の実施の形態】図1〜図5はこの発明の第1の実
施例を示しており、図1は液晶表示素子の平面図、図2
は前記液晶表示素子の1つの画素部の拡大断面図、図3
は図1のIII−III線に沿う拡大断面図、図4は図1のIV
−IV線に沿う拡大断面図、図5は図1のV−V線に沿う拡
大断面図である。1 to 5 show a first embodiment of the present invention. FIG. 1 is a plan view of a liquid crystal display device, and FIG.
FIG. 3 is an enlarged sectional view of one pixel portion of the liquid crystal display element, FIG.
FIG. 4 is an enlarged sectional view taken along the line III-III of FIG. 1, and FIG.
FIG. 5 is an enlarged sectional view taken along line IV-IV of FIG. 1.
【0024】この実施例の液晶表示素子は、フィールド
シーケンシャル液晶表示装置に用いられるアクティブマ
トリックス液晶表示素子であり、図1〜図5に示すよう
に、前後一対の透明基板1,2がその間のギャップを規
定するギャップ材27が混入された枠状のシール材26
を介して接合され、前記一対の基板1,2間の前記シー
ル材26により囲まれた領域に液晶層30が設けられる
とともに、前記一対の基板1,2のうち、一方の基板、
例えば後側の基板2の内面に、前記シール材26により
囲まれた領域に対応させて行方向および列方向にマトリ
ックス状に配列された複数の透明な画素電極3と、前記
複数の画素電極3にそれぞれ接続された複数のTFT4
と、前記複数のTFT4にゲート信号を供給する複数の
ゲート配線11と、前記複数のTFT4にデータ信号を
供給する複数のデータ配線13と、基板2の一端縁部お
よび一側縁部にそれぞれ形成された複数のゲート配線端
子12およびデータ配線端子14とが設けられ、他方の
基板、つまり表示の観察側である前側の基板1内面に、
前記複数の画素電極3に対向する一枚膜状の透明な対向
電極23と、前記複数の画素電極3と前記対向電極23
とが互いに対向する複数の画素部の間の領域に対応する
遮光膜24とが設けられている。The liquid crystal display device of this embodiment is an active matrix liquid crystal display device used in a field sequential liquid crystal display device. As shown in FIGS. Frame-shaped sealing material 26 mixed with a gap material 27 defining
And a liquid crystal layer 30 is provided in a region surrounded by the sealing material 26 between the pair of substrates 1 and 2, and one of the pair of substrates 1 and 2;
For example, a plurality of transparent pixel electrodes 3 arranged in a matrix in a row direction and a column direction corresponding to a region surrounded by the sealing material 26 on the inner surface of the rear substrate 2 and the plurality of pixel electrodes 3 TFT4 respectively connected to
A plurality of gate wirings 11 for supplying gate signals to the plurality of TFTs 4, a plurality of data wirings 13 for supplying data signals to the plurality of TFTs 4, and one end and one side edge of the substrate 2. A plurality of gate wiring terminals 12 and data wiring terminals 14 provided on the other substrate, that is, on the inner surface of the front substrate 1 which is the display observation side,
A single film-shaped transparent opposing electrode 23 opposing the plurality of pixel electrodes 3; a plurality of pixel electrodes 3 and the opposing electrode 23;
And a light-shielding film 24 corresponding to a region between the plurality of pixel portions facing each other.
【0025】前記TFT4は、図2に示したように、後
側基板2面に形成されたゲート電極5と、このゲート電
極5を覆って基板全体に形成された透明なゲート絶縁膜
6と、前記ゲート絶縁膜6の上に前記ゲート電極5と対
向させて形成されたi型半導体膜7と、このi型半導体
膜7の両側部の上にn型半導体膜8を介して形成された
ソース電極9およびドレイン電極10とからなってい
る。As shown in FIG. 2, the TFT 4 includes a gate electrode 5 formed on the surface of the rear substrate 2, a transparent gate insulating film 6 formed on the entire substrate so as to cover the gate electrode 5, An i-type semiconductor film 7 formed on the gate insulating film 6 so as to face the gate electrode 5, and a source formed on both sides of the i-type semiconductor film 7 via the n-type semiconductor film 8. It comprises an electrode 9 and a drain electrode 10.
【0026】また、前記ゲート配線11は、後側基板2
面に各画素電極行の一側にそれぞれ沿わせて形成されて
おり、これらのゲート配線11の一端は、後側基板2の
一端縁部に配列形成された複数のゲート配線端子12に
それぞれ接続され、前記TFT4のゲート電極5は、そ
のTFT4に対応するゲート配線11に一体に形成され
ている。The gate wiring 11 is provided on the rear substrate 2.
One end of each of the gate wirings 11 is connected to a plurality of gate wiring terminals 12 arranged on one edge of the rear substrate 2. The gate electrode 5 of the TFT 4 is formed integrally with the gate wiring 11 corresponding to the TFT 4.
【0027】前記ゲート電極5およびゲート配線11
は、低抵抗のアルミニウム系合金膜により形成されてお
り、図では省略しているが、その表面は、前記ゲート配
線端子12となる部分を除いて陽極酸化処理されてい
る。なお、前記ゲート電極5およびゲート配線11は、
基板2面との段差を小さくするため、0.23μmの極
く薄い膜厚に形成されおり、また、前記ゲート絶縁膜6
は、0.25μmの膜厚の窒化シリコン膜からなってい
る。The gate electrode 5 and the gate wiring 11
Is formed of a low-resistance aluminum-based alloy film, and although not shown in the figure, its surface is anodized except for the portion that becomes the gate wiring terminal 12. The gate electrode 5 and the gate wiring 11 are
In order to reduce the level difference from the surface of the substrate 2, the gate insulating film 6 is formed to have a very small thickness of 0.23 μm.
Is made of a silicon nitride film having a thickness of 0.25 μm.
【0028】一方、前記データ配線13は、前記ゲート
絶縁膜6の上に各画素電極列の一側にそれぞれ沿わせて
形成されており、これらのデータ配線13の一端は、後
側基板2の一側縁部に配列形成された複数のデータ配線
端子14にそれぞれ接続されている。On the other hand, the data lines 13 are formed on the gate insulating film 6 along one side of each pixel electrode column, and one end of each of the data lines 13 is formed on the rear substrate 2. Each is connected to a plurality of data wiring terminals 14 arranged and formed on one side edge.
【0029】このデータ配線13は、前記TFT4のソ
ース電極9およびドレイン電極10と同じ金属膜により
形成されており、前記TFT4のドレイン電極10に一
体に接続されている。The data wiring 13 is formed of the same metal film as the source electrode 9 and the drain electrode 10 of the TFT 4 and is integrally connected to the drain electrode 10 of the TFT 4.
【0030】なお、図2では前記TFT4のソース電極
9とドレイン電極10およびデータ配線13を単層膜と
して示しているが、このソース電極9とドレイン電極1
0およびデータ配線13は、前記n型半導体膜8とのコ
ンタクト層であるクロム膜と、その上に形成されたアル
ミニウム系合金膜とからなっている。In FIG. 2, the source electrode 9 and the drain electrode 10 of the TFT 4 and the data wiring 13 are shown as single-layer films.
The 0 and data lines 13 are composed of a chromium film, which is a contact layer with the n-type semiconductor film 8, and an aluminum-based alloy film formed thereon.
【0031】また、前記データ配線13には、画像デー
タに応じた電荷を、前記TFT4を介して、前記画素電
極3と対向電極23との間に形成される画素容量に蓄積
するためのデータ信号が流れるため、この実施例では、
前記データ配線13の抵抗によるデータ信号の電位降下
をできるだけ小さくするために、前記データ配線13
を、前記ゲート配線11の膜厚(0.23μm)よりも
充分に厚い0.425μmの膜厚に形成している。A data signal for accumulating a charge corresponding to image data in a pixel capacitance formed between the pixel electrode 3 and the counter electrode 23 via the TFT 4 is provided on the data line 13. Flows, so in this example,
In order to minimize the potential drop of the data signal due to the resistance of the data line 13, the data line 13
Is formed to a thickness of 0.425 μm, which is sufficiently thicker than the thickness (0.23 μm) of the gate wiring 11.
【0032】一方、前記画素電極3は、前記ゲート絶縁
膜6の上に形成されており、これらの画素電極3は、そ
の一側縁の端部において前記TFT4のソース電極9に
接続されている。なお、この画素電極3は、膜厚が0.
05μmのITO膜からなっている。On the other hand, the pixel electrodes 3 are formed on the gate insulating film 6, and these pixel electrodes 3 are connected to the source electrode 9 of the TFT 4 at one side edge. . The pixel electrode 3 has a thickness of 0.1 mm.
It is made of a 05 μm ITO film.
【0033】そして、前記後側基板2の内面には、前記
複数の画素電極3にそれぞれ対応する領域に開口を有す
る膜厚が0.20μmの窒化シリコン膜からなるオーバ
ーコート絶縁膜15が基板全体にわたって設けられてお
り、このオーバーコート絶縁膜15の上に、前記シール
材26により囲まれた領域のほぼ全域にわたって、膜厚
が0.04μmのポリイミド膜からなる配向膜16が設
けられている。On the inner surface of the rear substrate 2, an overcoat insulating film 15 made of a silicon nitride film having a thickness of 0.20 μm and having openings in regions corresponding to the plurality of pixel electrodes 3 is formed on the entire substrate. An alignment film 16 made of a polyimide film having a thickness of 0.04 μm is provided on the overcoat insulating film 15 over substantially the entire region surrounded by the sealing material 26.
【0034】さらに、前記後側基板2の前記ゲート配線
端子12とデータ配線端子14のいずれか一方の端子の
配列縁部(この実施例ではデータ配線端子14が配列形
成された一側縁部)の内面には、前側基板1の内面に設
けられた対向電極23に対応する対向電極端子17が設
けられるとともに、この後側基板2の前記シール材26
に対応するシール部の外側の領域の内面に、前記対向電
極端子17と接続して形成されたクロス電極18が設け
られている。Further, an arrangement edge of one of the gate wiring terminal 12 and the data wiring terminal 14 on the rear substrate 2 (one side edge on which the data wiring terminals 14 are arranged and formed in this embodiment). The counter electrode terminal 17 corresponding to the counter electrode 23 provided on the inner surface of the front substrate 1 is provided on the inner surface of
A cross electrode 18 formed to be connected to the counter electrode terminal 17 is provided on an inner surface of a region outside the seal portion corresponding to the above.
【0035】なお、前記シール材26は、その各角部を
斜めに面取りした形状の矩形枠状に形成されており、前
記クロス電極18は、図1に示したように、前記シール
材26の対向電極端子17が設けられた基板縁部に対応
する面取り角部の外側に設けられている。The sealing material 26 is formed in a rectangular frame shape in which each corner is obliquely chamfered, and the cross electrode 18 is, as shown in FIG. The counter electrode terminal 17 is provided outside the chamfered corner corresponding to the edge of the substrate on which the counter electrode terminal 17 is provided.
【0036】前記クロス電極18は、前記ゲート配線1
1とデータ配線13とのうちの膜厚の薄いゲート配線1
1と同じ金属膜(膜厚が0.23μmのアルミニウム系
合金膜)からなる単層膜であり、このクロス電極18に
一体に形成されたリード部19を介して前記対向電極端
子17と接続されている。The cross electrode 18 is connected to the gate wiring 1.
Gate wiring 1 having a small film thickness among data wiring 1 and data wiring 13
1 is a single-layer film made of the same metal film (aluminum-based alloy film having a thickness of 0.23 μm), and is connected to the counter electrode terminal 17 via a lead portion 19 formed integrally with the cross electrode 18. ing.
【0037】また、前記ゲート配線端子12は、図3に
示したように、前記ゲート配線11と同じ金属膜からな
る下層膜12aの上に前記データ配線13と同じ金属膜
からなる上層膜12bが形成された積層膜からなってお
り、前記対向電極端子17は、その断面構造は図示しな
いが、前記ゲート配線端子12と同様に、前記ゲート配
線11と同じ金属膜からなる下層膜の上に前記データ配
線13と同じ金属膜からなる上層膜が形成された積層膜
からなっており、前記データ配線端子14は、図4に示
したように、前記データ配線13と同じ金属膜からなる
単層膜とされている。As shown in FIG. 3, the gate wiring terminal 12 has an upper film 12b made of the same metal film as the data wiring 13 on a lower film 12a made of the same metal film as the gate wiring 11. The counter electrode terminal 17 is formed on the lower layer film made of the same metal film as the gate wiring 11, similarly to the gate wiring terminal 12, although the cross-sectional structure thereof is not shown. The data wiring terminal 14 is a single-layer film made of the same metal film as the data wiring 13, as shown in FIG. It has been.
【0038】なお、前記ゲート絶縁膜6には、前記ゲー
ト配線端子12および対向電極端子17の下層膜12a
と前記クロス電極18を露出させる開口が形成されてお
り、前記オーバーコート絶縁膜15には、前記ゲート配
線端子12および対向電極端子17の上層膜12bと前
記クロス電極18と前記データ配線端子14を露出させ
る開口が設けられている。The gate insulating film 6 has a lower layer film 12a formed on the gate wiring terminal 12 and the counter electrode terminal 17.
And an opening for exposing the cross electrode 18. The overcoat insulating film 15 includes an upper layer film 12 b of the gate wiring terminal 12 and the counter electrode terminal 17, the cross electrode 18, and the data wiring terminal 14. An opening to be exposed is provided.
【0039】また、前記後側基板2の内面の前記シール
部のうち、前記ゲート配線端子12の配列縁部に沿う領
域には、図3に示したように、前記複数のゲート配線1
1の上にそれぞれ対応させて、前記データ配線13と同
じ金属膜からなる疑似電極20が設けられ、前記データ
配線端子14の配列縁部に沿う領域には、図4に示した
ように、前記複数のデータ配線13の下にそれぞれ対応
させて、前記ゲート配線11と同じ金属膜からなる疑似
電極21が設けられている。As shown in FIG. 3, in the seal portion on the inner surface of the rear substrate 2, a region along the edge of the arrangement of the gate wiring terminals 12 is provided.
The pseudo electrodes 20 made of the same metal film as the data wiring 13 are provided corresponding to the data wirings 13, respectively, and in the region along the edge of the arrangement of the data wiring terminals 14, as shown in FIG. Pseudo electrodes 21 made of the same metal film as the gate wiring 11 are provided below the plurality of data wirings 13, respectively.
【0040】なお、前記複数のゲート配線11にそれぞ
れ対応する疑似電極20はゲート絶縁膜6上に形成され
ており、前記複数のデータ配線13にそれぞれ対応する
疑似電極21は、基板2面に形成されている。The pseudo electrodes 20 corresponding to the plurality of gate lines 11 are formed on the gate insulating film 6, and the pseudo electrodes 21 corresponding to the plurality of data lines 13 are formed on the surface of the substrate 2. Have been.
【0041】さらに、前記後側基板2の前記シール部の
うち、前記ゲート配線11およびデータ配線13の導出
領域を除く領域、つまり、ゲート配線端子12およびデ
ータ配線端子14の配列縁部とは反対側の基板端縁部お
よび側縁部に沿う領域と前記シール材26の各角部に対
応する領域には、後述する液晶注入口26aに対応する
部分を除いて、図5に示したように、基板2面に前記ゲ
ート配線11と同じ金属膜により形成された第1の疑似
電極22aと、ゲート絶縁膜6上に前記データ配線13
と同じ金属膜により形成された第2の疑似電極22bと
が上下に対向させて設けられている。Further, in the sealing portion of the rear substrate 2, a region other than a region where the gate wiring 11 and the data wiring 13 are led out, that is, a region opposite to the arrangement edge of the gate wiring terminal 12 and the data wiring terminal 14 is opposite. As shown in FIG. 5, except for a portion corresponding to a liquid crystal injection port 26 a to be described later, a region along the side edge and the side edge of the substrate and a region corresponding to each corner of the sealing material 26. A first pseudo electrode 22a formed of the same metal film as the gate wiring 11 on the surface of the substrate 2, and the data wiring 13 on the gate insulating film 6.
And a second pseudo electrode 22b formed of the same metal film as above.
【0042】なお、図5に示した疑似電極22a,22
bは、前記シール材26の各角部に対応するシール部に
設けられたものであり、前記後側基板2のゲート配線端
子12およびデータ配線端子13の配列縁部とは反対側
の基板端縁部および側縁部に沿うシール部に設けられた
第1と第2の疑似電極は、図示しないが、前記ゲート配
線11およびデータ配線13のピッチと同じピッチで設
けられている。The pseudo electrodes 22a and 22 shown in FIG.
“b” is provided on a seal portion corresponding to each corner of the seal material 26, and is a substrate end of the rear substrate 2 opposite to the arrangement edge of the gate wiring terminals 12 and the data wiring terminals 13. Although not shown, the first and second pseudo electrodes provided on the seal portion along the edge and the side edge are provided at the same pitch as the pitch of the gate wiring 11 and the data wiring 13.
【0043】一方、前側基板1の内面に設けられた遮光
膜24は、前側基板1面に形成されており、対向電極2
3は、前記遮光膜24を覆って前側基板1の内面に形成
されている。On the other hand, the light shielding film 24 provided on the inner surface of the front substrate 1 is formed on the surface of the front substrate 1 and
3 is formed on the inner surface of the front substrate 1 so as to cover the light shielding film 24.
【0044】なお、図2〜図5では前記遮光膜24を単
層膜として示しているが、この遮光膜24は、前側基板
1面に形成された酸化クロム膜とその上に形成されたク
ロム膜とからなる膜厚が0.17μmの積層膜からなっ
ている。Although the light-shielding film 24 is shown as a single-layer film in FIGS. 2 to 5, the light-shielding film 24 is made of a chromium oxide film formed on the front substrate 1 and a chromium oxide film formed thereon. It is a laminated film having a film thickness of 0.17 μm.
【0045】また、前記対向電極23は、膜厚が0.1
4μmのITO膜からなっており、この対向電極23の
上に、前記シール材26により囲まれた領域のほぼ全域
にわたって、膜厚が0.04μmのポリイミド膜からな
る配向膜25が設けられている。The counter electrode 23 has a thickness of 0.1.
An alignment film 25 made of a polyimide film having a thickness of 0.04 μm is provided on the counter electrode 23 over almost the entire region surrounded by the sealing material 26. .
【0046】前記対向電極23は、図1に示したよう
に、前記シール部よりも内側の領域に、その外周縁が前
記シール部の内周縁よりも僅かに内側に位置する面積を
有する矩形膜状に形成されており、この対向電極23の
前記シール材26の面取り角部に対応する部分に、前記
シール部の外側に突出するクロス電極接続部23aが一
体に形成されている。As shown in FIG. 1, the opposing electrode 23 has a rectangular film having an area whose outer peripheral edge is located slightly inside the inner peripheral edge of the seal portion in a region inside the seal portion. A cross electrode connecting portion 23a protruding outside the seal portion is formed integrally with a portion of the counter electrode 23 corresponding to the chamfered corner portion of the seal material 26.
【0047】また、前記遮光膜24は、前記シール部よ
りも内側の領域に、前記対向電極23のクロス電極接続
部23aを除く前記対向電極23の外形とほぼ同じ形状
に形成されており、したがって、前記対向電極23のク
ロス電極接続部23aは、前側基板1面に直接形成され
ている。The light-shielding film 24 is formed in a region inside the seal portion in substantially the same shape as the outer shape of the counter electrode 23 except for the cross electrode connecting portion 23a of the counter electrode 23. The cross electrode connecting portion 23a of the counter electrode 23 is formed directly on the front substrate 1 surface.
【0048】また、前記シール材26は熱硬化性樹脂か
らなっており、このシール材26に、ガラス粒子または
硬質樹脂粒子等の絶縁性粒子からなるギャップ材27が
混入されている。The sealing material 26 is made of a thermosetting resin, and a gap material 27 made of insulating particles such as glass particles or hard resin particles is mixed into the sealing material 26.
【0049】このシール材26には、後側基板2に設け
られたゲート配線11およびデータ配線13の導出側と
は異なる辺部、例えばデータ配線端子14の配列縁部に
沿う辺部とは反対側の辺部を部分的に欠落させて形成さ
れた液晶注入口26aが設けられている。The sealing member 26 has a side different from the lead-out side of the gate wiring 11 and the data wiring 13 provided on the rear substrate 2, for example, a side along the arrangement edge of the data wiring terminals 14. There is provided a liquid crystal injection port 26a formed by partially removing the side portion on the side.
【0050】そして、前記一対の基板1,2は、前記シ
ール部の基板間ギャップ(前側基板1の基板面と後側基
板2のシール部の最も内面のオーバーコート絶縁膜15
との間隔)を前記シール材26に混入されたギャップ材
27により規定され、前記シール材26を介して接合さ
れている。The pair of substrates 1 and 2 are provided with a gap between the substrates of the sealing portion (the substrate surface of the front substrate 1 and the innermost overcoat insulating film 15 of the sealing portion of the rear substrate 2).
Is defined by a gap material 27 mixed in the sealing material 26, and are joined via the sealing material 26.
【0051】また、前記後側基板2の前記シール部の外
側の領域に形成された前記クロス電極18と、前記前側
基板2の内面に設けられた対向電極23のクロス電極接
続部23aとは、図3に示したように、導電性粒子29
が混入された熱硬化性樹脂からなるクロス材28により
接続されている。The cross electrode 18 formed in a region outside the seal portion of the rear substrate 2 and the cross electrode connection portion 23a of the counter electrode 23 provided on the inner surface of the front substrate 2 As shown in FIG. 3, the conductive particles 29
Are connected by a cross member 28 made of a thermosetting resin mixed with a.
【0052】なお、図3〜図5では、便宜上、一対の基
板1,2間のギャップとシール材26中のギャップ材2
7およびクロス材28中の導電性粒子29の径を大きく
誇張して示しているが、前記基板1,2間のギャップと
前記ギャップ材27および導電性粒子29の径は極く小
さく、したがって、前記シール材26中のギャップ材2
7および前記クロス材28中の導電性粒子29の数は、
図3〜図5に示した数よりも多い。3 to 5, the gap between the pair of substrates 1 and 2 and the gap material 2 in the sealing material 26 are shown for convenience.
7 and the diameter of the conductive particles 29 in the cloth material 28 are greatly exaggerated, but the gap between the substrates 1 and 2 and the diameter of the gap material 27 and the conductive particles 29 are extremely small. Gap material 2 in the sealing material 26
7 and the number of conductive particles 29 in the cloth material 28 are as follows:
There are more than the numbers shown in FIGS.
【0053】また、図5では、便宜上、クロス材28中
の導電性粒子29を一体物のように示したが、この導電
性粒子29は、樹脂粒子の表面に金等の導電性金属をメ
ッキしたメッキ粒子からなっている。In FIG. 5, for convenience, the conductive particles 29 in the cloth material 28 are shown as an integral body, but the conductive particles 29 are formed by plating a conductive metal such as gold on the surface of the resin particles. Made of plated particles.
【0054】この液晶表示素子は、一対の基板1,2の
いずれか一方の内面に、前記ギャップ材27が混入され
たシール材26を、液晶注入口26aを有する枠状に印
刷し、後側基板2に形成されたクロス電極18と前側基
板1の内面に設けられた対向電極23のクロス電極接続
部23aのいずれかの上に前記導電性粒子29が混入さ
れたクロス材28を印刷し、前記一対の基板1,2を重
ね合わせて加圧することにより、前記シール材26に対
応するシール部の基板間ギャップを前記ギャップ材27
により規定される値に調整するとともに前記クロス材2
8中の導電性粒子29を前記クロス電極18と対向電極
23のクロス電極接続部23aとの間に挟持させ、その
状態で前記シール材26とクロス材28とを硬化させる
ことにより組立てられ、その後に、前記液晶注入口26
aから一対の基板1,2間の前記シール材26により囲
まれた領域に真空注入法により液晶を注入し、前記液晶
注入口26aを封止材26b封止することにより製造さ
れる。In this liquid crystal display element, a sealing material 26 mixed with the gap material 27 is printed on the inner surface of one of the pair of substrates 1 and 2 in a frame shape having a liquid crystal injection port 26a. A cross material 28 mixed with the conductive particles 29 is printed on one of the cross electrode 18 formed on the substrate 2 and the cross electrode connecting portion 23a of the counter electrode 23 provided on the inner surface of the front substrate 1, When the pair of substrates 1 and 2 are overlapped and pressed, the gap between the substrates of the seal portion corresponding to the seal material 26 is reduced by the gap material 27.
And the cloth material 2
8 are sandwiched between the cross electrode 18 and the cross electrode connecting portion 23a of the counter electrode 23, and the sealing material 26 and the cross material 28 are cured in that state, and then assembled. The liquid crystal injection port 26
The liquid crystal is injected by vacuum injection into a region between the pair of substrates 1 and 2 surrounded by the sealing material 26 from a, and the liquid crystal injection opening 26a is sealed with a sealing material 26b.
【0055】なお、前記クロス材28は、熱硬化性樹脂
に導電性粒子29を混入したものに限らず、例えば粘着
剤に導電性粒子29を混入したものでもよく、その場合
は、クロス材を硬化させる必要はない。The cloth material 28 is not limited to a material obtained by mixing the conductive particles 29 in a thermosetting resin, but may be a material obtained by mixing the conductive particles 29 in an adhesive. No need to cure.
【0056】また、この実施例の液晶表示素子は、液晶
層30の液晶分子を一方向にホモジニアス配向させたホ
モジニアス配向型液晶表示素子であり、図では省略して
いるが、一対の基板1,2の外面にそれぞれ偏光板が配
置されるとともに、前記一対の基板1,2のいずれか一
方とその基板側の前記偏光板との間に、表示のコントラ
ストを高くするとともに視野角を広くするための位相板
が配置される。The liquid crystal display device of this embodiment is a homogeneous alignment type liquid crystal display device in which the liquid crystal molecules of the liquid crystal layer 30 are homogeneously aligned in one direction. Although not shown in FIG. In order to increase the display contrast and widen the viewing angle between one of the pair of substrates 1 and 2 and the polarizing plate on the substrate side, a polarizing plate is disposed on each outer surface of the pair. Are arranged.
【0057】上記液晶表示素子の組立てにおいて、前記
シール材26は、前記一対の基板1,2を重ね合わせて
加圧することにより画素部の基板間ギャップが前記シー
ル材に混入したギャップ材27により規定される所定の
値になるまで押し潰され、その後に硬化されるが、この
実施例では、前記後側基板2の内面のシール部のうち、
ゲート配線端子12の配列縁部に沿う領域に、複数のゲ
ート配線11の上にそれぞれ対応させてデータ配線13
と同じ金属膜からなる疑似電極20を設け、データ配線
端子14の配列縁部に沿う領域に、複数のデータ配線1
3の下にそれぞれ対応させてゲート配線11と同じ金属
膜からなる疑似電極21を設けるとともに、前記後側基
板2の前記シール部のうち、前記ゲート配線11および
データ配線13の導出領域を除く領域に、前記液晶注入
口26aに対応する部分を除いて、ゲート配線11と同
じ金属膜により形成された疑似電極22aとデータ配線
13と同じ金属膜により形成された擬似電極22bとを
上下に対向させて設けているため、後側基板2のシール
部のうちの前記疑似電極20,21,22aおよび22
bが設けられた部分の内面高さが全て同じ(ゲート配線
11とゲート絶縁膜6とデータ配線13とオーバーコー
ト絶縁膜15との積層膜の総厚)であり、したがって、
前記シール材26を前記シール部の全域において均等に
押し潰し、前記シール部の基板間ギャップを、その全周
にわたって均一にし、前記シール材26により囲まれた
領域内の複数の画素部の基板間ギャップを均一にするこ
とができる。In assembling the liquid crystal display element, the sealing material 26 is defined by the gap material 27 in which the gap between the substrates in the pixel portion is mixed with the sealing material by overlapping and pressing the pair of substrates 1 and 2. Squeezed until a predetermined value is reached, and then cured. In this embodiment, of the sealing portion on the inner surface of the rear substrate 2,
A data line 13 is formed in a region along the edge of the arrangement of the gate line terminals 12 so as to correspond to the plurality of gate lines 11 respectively.
A pseudo electrode 20 made of the same metal film as that described above is provided.
3 and a pseudo electrode 21 made of the same metal film as the gate wiring 11 is provided in correspondence with each other, and a region of the sealing portion of the rear substrate 2 excluding the lead-out region of the gate wiring 11 and the data wiring 13 The pseudo electrode 22a formed of the same metal film as the gate wiring 11 and the pseudo electrode 22b formed of the same metal film as the data wiring 13 are vertically opposed except for the portion corresponding to the liquid crystal injection port 26a. The pseudo electrodes 20, 21, 22a and 22 in the sealing portion of the rear substrate 2
b has the same inner surface height (total thickness of the laminated film of the gate wiring 11, the gate insulating film 6, the data wiring 13, and the overcoat insulating film 15).
The sealing material 26 is evenly crushed over the entire area of the sealing portion, the gap between the substrates of the sealing portion is made uniform over the entire circumference, and the gap between the substrates of the plurality of pixel portions in the region surrounded by the sealing material 26 is reduced. The gap can be made uniform.
【0058】なお、図5に示したように、前記シール部
の基板間ギャップのうち、前記対向電極23からシール
材26の外側に突出するクロス電極接続部23aに対応
する領域の基板間ギャップは、前記クロス電極接続部2
3aの膜厚(0.14μm)分だけ大きくなるが、前記
クロス電極接続部23aは、前記シール材26の面取り
角部に対応する部分にしかないため、前記シール部のク
ロス電極接続部23aに対応する領域と他の領域との基
板間ギャップの差が、前記シール材26により囲まれた
領域の基板間ギャップに影響を及ぼすことはほとんど無
く、したがって、前記シール材26により囲まれた領域
内の複数の画素部の基板間ギャップを均一することがで
きる。As shown in FIG. 5, among the gaps between the substrates of the seal portion, the gaps between the substrates in a region corresponding to the cross electrode connecting portion 23a projecting from the counter electrode 23 to the outside of the sealing material 26 are formed. , The cross electrode connection part 2
Although the thickness is increased by the thickness of 3a (0.14 μm), since the cross electrode connection portion 23a is only at a portion corresponding to the chamfered corner portion of the seal material 26, it corresponds to the cross electrode connection portion 23a of the seal portion. The difference between the gaps between the substrate and the other regions hardly affects the gap between the substrates in the region surrounded by the sealing material 26, and therefore, the difference between the regions surrounded by the sealing material 26 The gap between the substrates in the plurality of pixel portions can be made uniform.
【0059】そして、この液晶表示素子は、前側基板1
の内面の対向電極23が前記クロス電極接続部23aを
除いて前記シール部よりも外側には形成されず、内側の
領域のみに設けられており、さらに、前記前側基板1の
内面の遮光膜24も前記シール部よりも外側には形成さ
れず、内側の領域のみに設けられているため、前記対向
電極23と遮光膜24の周縁部が前記シール部に対向し
ている場合に比べて、前記シール部の基板間ギャップ
を、前記対向電極23の膜厚(0.14μm)と前記遮
光膜24の膜厚(0.17μm)との両方の分だけ稼ぐ
ことができる。This liquid crystal display element is connected to the front substrate 1.
The counter electrode 23 on the inner surface of the front substrate 1 is not formed outside the seal portion except for the cross electrode connection portion 23a, and is provided only in the inner region. Is not formed outside the seal portion, but is provided only in the inner region. Therefore, compared with the case where the peripheral edges of the counter electrode 23 and the light shielding film 24 face the seal portion, The gap between the substrates in the seal portion can be increased by both the thickness (0.14 μm) of the counter electrode 23 and the thickness (0.17 μm) of the light shielding film 24.
【0060】そのため、前記シール材26に混入された
ギャップ材27の径が比較的大きくても、前記ギャップ
材27によりシール部の基板間ギャップを規定されて接
合された一対の基板1,2の基板面間の間隔d1(図3
参照)を小さくし、画素部の基板間ギャップを小さくす
ることができる。Therefore, even if the diameter of the gap material 27 mixed in the seal material 26 is relatively large, the gap material 27 defines the gap between the substrates in the seal portion and is joined to the pair of substrates 1 and 2. The distance d1 between the substrate surfaces (FIG. 3
) Can be reduced, and the gap between the substrates in the pixel portion can be reduced.
【0061】したがって、この液晶表示素子は、カラー
フィルタを備えないアクティブマトリックス型のもので
あるが、画素部の液晶層厚d(図2参照)を小さくする
ことができる。Therefore, this liquid crystal display element is of an active matrix type having no color filter, but the liquid crystal layer thickness d (see FIG. 2) of the pixel portion can be reduced.
【0062】しかも、この液晶表示素子は、前記画素部
の基板間ギャップを小さくしても、前記シール部の基板
間ギャップを比較的大きい径のギャップ材27により規
定できるため、前記シール材26を部分的に欠落させて
形成され、液晶の注入後に封止される液晶注入口26a
の高さを充分に確保することができる。 この液晶表示
素子の画素部の基板間ギャップ、つまり画素部の液晶層
厚dは、例えば0.915μmの径(直径)のギャップ
27を混入したシール材26により一対の基板1,2を
接合することにより、1.5μmにすることができる。Further, in this liquid crystal display element, even if the gap between the substrates in the pixel portion is reduced, the gap between the substrates in the seal portion can be defined by the gap material 27 having a relatively large diameter. A liquid crystal injection port 26a formed so as to be partially removed and sealed after liquid crystal is injected.
Height can be sufficiently secured. The gap between the substrates in the pixel portion of the liquid crystal display element, that is, the thickness d of the liquid crystal layer in the pixel portion is, for example, joined to the pair of substrates 1 and 2 by a sealing material 26 mixed with a gap 27 having a diameter (diameter) of 0.915 μm. Thus, the thickness can be reduced to 1.5 μm.
【0063】すなわち、上述したように、後側基板2の
内面に設けられたゲート配線11と、前記シール部にデ
ータ配線13に対応させて設けられた擬似電極20と、
前記シール部のゲート配線11およびデータ配線13の
導出領域を除く領域に設けられた第1の擬似電極22a
の膜厚は0.23μm、ゲート絶縁膜6の膜厚は0.2
5μm、データ配線13と、前記シール部にゲート配線
11に対応させて設けられた擬似電極21と、前記シー
ル部のゲート配線11およびデータ配線13の導出領域
を除く領域に前記第1の疑似電極22aに対応させて設
けられた第2の擬似電極22bの膜厚は0.425μ
m、オーバーコート絶縁膜15の膜厚は0.20μmで
あり、また、前側基板1のシール部には対向電極23お
よび遮光膜24が無いため、前記シール材26中の絶縁
性ギャップ材27の径が0.915μmであるときの一
対の基板1,2の基板面間の間隔(以下、基板間隔と言
う)d1は、2.02μmである。That is, as described above, the gate wiring 11 provided on the inner surface of the rear substrate 2, the pseudo electrode 20 provided on the seal portion in correspondence with the data wiring 13,
A first pseudo electrode 22a provided in a region of the seal portion except for a region where the gate wiring 11 and the data wiring 13 are led out.
Is 0.23 μm, and the thickness of the gate insulating film 6 is 0.23 μm.
5 μm, a data line 13, a pseudo electrode 21 provided in the seal portion corresponding to the gate line 11, and a first pseudo electrode in a region of the seal portion excluding the lead-out region of the gate line 11 and the data line 13. The thickness of the second pseudo electrode 22b provided corresponding to 22a is 0.425 μm.
m, the thickness of the overcoat insulating film 15 is 0.20 μm, and since there is no counter electrode 23 and light shielding film 24 in the sealing portion of the front substrate 1, the insulating gap material 27 in the sealing material 26 When the diameter is 0.915 μm, the distance d1 between the substrate surfaces of the pair of substrates 1 and 2 (hereinafter referred to as the substrate distance) is 2.02 μm.
【0064】一方、画素部の基板間ギャップ(一対の基
板1,2の最も内面に設けられた配向膜25,16間の
間隔)は、前記基板間隔よりも、ゲート絶縁膜6と画素
電極3と対向電極23と配向膜25,16の膜厚分だけ
小さい。On the other hand, the gap between the substrates in the pixel portion (the interval between the alignment films 25 and 16 provided on the innermost surfaces of the pair of substrates 1 and 2) is larger than the substrate interval. And the film thickness of the counter electrode 23 and the alignment films 25 and 16.
【0065】そして、上述したように、前記ゲート絶縁
膜6の膜厚は0.25μm、画素電極3の膜厚は0.0
5μm、対向電極23の膜厚は0.14μm、配向膜2
5,16の膜厚はそれぞれ0.04μmであるため、前
記基板間隔d1が2.02μmであれば、前記画素部の
基板間ギャップ(画素部の液晶層厚d)は、1.5μm
になる。As described above, the thickness of the gate insulating film 6 is 0.25 μm, and the thickness of the pixel electrode 3 is 0.05 μm.
5 μm, the thickness of the counter electrode 23 is 0.14 μm,
Since the thickness of each of the substrates 5 and 16 is 0.04 μm, if the substrate interval d1 is 2.02 μm, the inter-substrate gap of the pixel unit (the liquid crystal layer thickness d of the pixel unit) is 1.5 μm.
become.
【0066】なお、ギャップ材27の径(直径)が0.
8μmの径の絶縁性ギャップ材27を混入させたシール
材26を用いることにより、一対の基板1,2を接合さ
せることにより、前記基板間隔d1を2.005μmと
し、前記画素部の基板間ギャップを1.385μmまで
小さくすることができる。It should be noted that the diameter (diameter) of the gap material 27 is not more than 0.1.
A pair of substrates 1 and 2 are joined by using a sealing material 26 mixed with an insulating gap material 27 having a diameter of 8 μm, so that the substrate distance d1 is 2.005 μm, and the inter-substrate gap of the pixel portion is Can be reduced to 1.385 μm.
【0067】また、前記シール部のゲート配線11およ
びデータ配線13の導出領域を除く領域に設けられた第
1の疑似電極22aおよび第2擬似電極22bは、前記
液晶注入口26aに対応する部分には無いため、前記液
晶注入口26aの高さは、後側基板2の内面に設けられ
たゲート絶縁膜6とオーバーコート絶縁膜15との積層
膜の表面から前側基板1の基板面までの高さであり、前
記ゲート絶縁膜6の膜厚は0.25μm、オーバーコー
ト絶縁膜15の膜厚は0.20μmであるため、前記基
板間隔d1を2.02μmとしたときの液晶注入口26
aの高さは1.57μm、前記基板間隔d1を2.00
5μmとしたときの液晶注入口26aの高さは1.55
5μmである。Further, the first pseudo electrode 22a and the second pseudo electrode 22b provided in the sealing portion except for the lead-out region of the gate wiring 11 and the data wiring 13 are provided at a portion corresponding to the liquid crystal inlet 26a. Therefore, the height of the liquid crystal injection port 26a is from the surface of the laminated film of the gate insulating film 6 and the overcoat insulating film 15 provided on the inner surface of the rear substrate 2 to the substrate surface of the front substrate 1. Since the thickness of the gate insulating film 6 is 0.25 μm and the thickness of the overcoat insulating film 15 is 0.20 μm, the liquid crystal injection port 26 when the substrate distance d1 is 2.02 μm.
The height of a is 1.57 μm, and the substrate distance d1 is 2.00.
The height of the liquid crystal injection port 26a when 1.5 μm is 1.55
5 μm.
【0068】したがって、この液晶表示素子は、画素部
の基板間ギャップを小さくしても、液晶注入口26aの
高さを充分に確保することができ、したがって、液晶の
注入時間を短くし、製造コストを低減することができ
る。Therefore, in this liquid crystal display element, even if the gap between the substrates in the pixel portion is reduced, the height of the liquid crystal injection port 26a can be sufficiently ensured. Cost can be reduced.
【0069】さらに、この実施例では、前記クロス電極
18をゲート配線11と同じ金属膜により形成している
ため、前記クロス電極18の膜厚が薄く、したがって、
前記クロス電極18と対向電極23のクロス電極接続部
23aとの間隔を稼ぐことができる。Further, in this embodiment, since the cross electrode 18 is formed of the same metal film as the gate wiring 11, the thickness of the cross electrode 18 is small.
The distance between the cross electrode 18 and the cross electrode connecting portion 23a of the counter electrode 23 can be increased.
【0070】すなわち、ゲート配線11と同じ金属膜に
より形成されたクロス電極18の膜厚は0.23μm、
対向電極23に形成されたクロス接続部23aの膜厚は
0.14μmであるため、前記基板間隔d1を2.02
μmにしたときのクロス電極18と対向電極23のクロ
ス電極接続部23aとの間隔は1.65μm、前記基板
間隔d1を2.005μmとしたときのクロス電極18
と対向電極23のクロス電極接続部23aとの間隔は
1.635μmである。That is, the thickness of the cross electrode 18 formed of the same metal film as the gate wiring 11 is 0.23 μm,
Since the thickness of the cross connection portion 23a formed on the counter electrode 23 is 0.14 μm, the substrate distance d1 is set to 2.02 μm.
When the distance between the cross electrode 18 and the cross electrode connecting portion 23a of the counter electrode 23 is 1.65 μm, the cross electrode 18 when the substrate distance d1 is 2.005 μm.
The distance between the electrode and the cross electrode connecting portion 23a of the counter electrode 23 is 1.635 μm.
【0071】尚、前記クロス材28に混入される導電性
粒子29としては、導電性粒子の径(直径)が1.5μ
mの、上述したようなメッキ粒子を用いることができ
る。The conductive particles 29 mixed into the cloth material 28 have a diameter (diameter) of 1.5 μm.
m of the plating particles as described above can be used.
【0072】そのため、この液晶表示素子によれば、前
記入手可能な径の導電性粒子29を混入したクロス材2
8により、前記クロス電極18と対向電極23のクロス
電極接続部23aとを、一対の基板1,2をクロス接続
部付近において外側に反り変形させること無く接続する
ことができ、したがって、クロス接続部付近の画素部の
基板間ギャップと他の領域の画素部の基板間ギャップに
差を生じることが無いため、全ての画素部の基板間ギャ
ップ、つまり液晶層厚dを均一にし、表示むらの無い良
好な表示品質を得ることができる。Therefore, according to this liquid crystal display device, the cloth material 2 containing the conductive particles 29 having the available diameter is mixed.
8, the cross electrode 18 and the cross electrode connecting portion 23a of the counter electrode 23 can be connected to each other without warping the pair of substrates 1 and 2 in the vicinity of the cross connecting portion. Since there is no difference between the inter-substrate gaps of the neighboring pixel portions and the inter-substrate gaps of the pixel portions in other regions, the inter-substrate gaps of all the pixel portions, that is, the liquid crystal layer thickness d is uniform, and there is no display unevenness. Good display quality can be obtained.
【0073】なお、上記実施例では、対向電極23と遮
光膜24の両方を前記シール部よりも内側の領域に設け
ているが、前記遮光膜24は、その周縁部が前記シール
部に対応する面積に形成してもよく、その場合でも、前
記対向電極23と遮光膜24の両方の周縁部が前記シー
ル部に対向している場合に比べて、前記シール部の基板
間ギャップを、前記対向電極23の膜厚(0.14μ
m)分だけ稼ぐことができるため、前記シール材26に
混入されたギャップ材27の径が比較的大きくても、前
記ギャップ材27によりシール部の基板間ギャップを規
定されて接合された一対の基板1,2の基板面間の間隔
d1を小さくし、画素部の基板間ギャップを小さくする
とともに、液晶注入口26aの高さを充分に確保するこ
とができる。In the above embodiment, both the counter electrode 23 and the light-shielding film 24 are provided in a region inside the seal portion. However, the light-shielding film 24 has a peripheral portion corresponding to the seal portion. In this case, the gap between the substrates in the seal portion may be smaller than that in the case where both the peripheral edges of the counter electrode 23 and the light shielding film 24 face the seal portion. The thickness of the electrode 23 (0.14 μ
m), even if the diameter of the gap material 27 mixed in the sealing material 26 is relatively large, the gap material 27 defines a gap between the substrates of the sealing portion and is joined to the pair of sealing members. The distance d1 between the substrate surfaces of the substrates 1 and 2 can be reduced, the gap between the substrates in the pixel portion can be reduced, and the height of the liquid crystal injection port 26a can be sufficiently secured.
【0074】図6〜図9はこの発明の第2の実施例を示
しており、図6は液晶表示素子の一部分の平面図、図7
は前記液晶表示素子の1つの画素部の拡大断面図、図8
は図6のVIII−VIII線に沿う拡大断面図、図9は図6の
IX−IX線に沿う拡大断面図である。FIGS. 6 to 9 show a second embodiment of the present invention. FIG. 6 is a plan view of a part of a liquid crystal display device, and FIGS.
8 is an enlarged cross-sectional view of one pixel portion of the liquid crystal display element, FIG.
6 is an enlarged sectional view taken along the line VIII-VIII of FIG. 6, and FIG.
It is an expanded sectional view which follows the IX-IX line.
【0075】この実施例の液晶表示素子は、図6〜図9
に示すように、一対の基板のうちの少なくとも一方の基
板、例えば前側基板1の内面に、シール材26により囲
まれた領域に対応させて透明絶縁層31を設けたもので
あり、この実施例では、前側基板1の内面に設けられた
対向電極23と遮光膜24を上記第1の実施例よりも大
きい面積形成するとともに、後側基板2の内面に設けら
れたクロス電極18を積層膜により形成している。FIGS. 6 to 9 show the liquid crystal display device of this embodiment.
As shown in FIG. 1, a transparent insulating layer 31 is provided on at least one of a pair of substrates, for example, on the inner surface of the front substrate 1 so as to correspond to a region surrounded by the sealing material 26. In this embodiment, the counter electrode 23 and the light-shielding film 24 provided on the inner surface of the front substrate 1 are formed in a larger area than in the first embodiment, and the cross electrode 18 provided on the inner surface of the rear substrate 2 is formed by a laminated film. Has formed.
【0076】前記透明絶縁層31は、前記前側基板1の
内面に設けられた遮光膜24の上に、例えば膜厚が1.
30μmの窒化シリコン膜により形成されており、この
透明絶縁層31の上に対向電極23設けられ、その上に
配向膜25が設けられている。The transparent insulating layer 31 has a thickness of, for example, 1. nm on the light shielding film 24 provided on the inner surface of the front substrate 1.
The transparent insulating layer 31 is provided with a counter electrode 23, and an alignment film 25 is provided thereon.
【0077】また、この実施例では、前記対向電極23
を、図6に示したように、その外縁がシール材26の外
側縁よりも僅かに内側に位置する面積を有する矩形膜状
に形成しこの対向電極23の前記シール材26の面取り
角部の外側に対応する部分を前記シール材26の外側に
突出するクロス電極接続部23bとするとともに、前記
遮光膜24を、前記対向電極23のクロス電極接続部2
3bを除く領域の外形とほぼ同じ形状に形成している。In this embodiment, the counter electrode 23
As shown in FIG. 6, a rectangular film having an area whose outer edge is located slightly inside the outer edge of the sealing material 26 is formed. A portion corresponding to the outside is a cross electrode connecting portion 23b protruding outside the sealing material 26, and the light-shielding film 24 is connected to the cross electrode connecting portion 2 of the counter electrode 23.
It is formed in the same shape as the outer shape of the region except for 3b.
【0078】さらに、この実施例では、前記クロス電極
18を、図9に示したように、ゲート配線11と同じ金
属膜からなる下層膜18aの上にデータ配線13と同じ
金属膜からなる上層膜18bが形成された積層膜により
形成するとともに、そのリード部19も同じ積層膜によ
り形成している。Further, in this embodiment, as shown in FIG. 9, the cross electrode 18 is formed by forming an upper layer film made of the same metal film as the data line 13 on a lower layer film 18a made of the same metal film as the gate line 11. The lead portion 19 is also formed of the same laminated film while being formed of the laminated film on which 18b is formed.
【0079】なお、この実施例では、前記クロス電極1
8とそのリード部19を前記積層膜により形成している
が、前記後側基板2の内面の前記クロス電極18とその
リード部19を除く他の構成は上記第1の実施例と同じ
であるから、重複する説明は図に同符号を付して省略す
る。In this embodiment, the cross electrode 1
8 and its lead portion 19 are formed by the laminated film, but the other structure except the cross electrode 18 on the inner surface of the rear substrate 2 and its lead portion 19 is the same as that of the first embodiment. Therefore, the overlapping description is given the same reference numeral in the figure and omitted.
【0080】そして、前記一対の基板1,2は、図8お
よび図9に示したように、枠状のシール材26に対応す
るシール部の基板間ギャップ(前側基板1のシール部の
最も内面の対向電極23と後側基板2のシール部の最も
内面のオーバーコート絶縁膜15との間隔)を前記シー
ル材26に混入されたギャップ材27aにより規定さ
れ、前記シール材26を介して接合されている。Then, as shown in FIGS. 8 and 9, the pair of substrates 1 and 2 is provided with a gap between the substrates of the sealing portion corresponding to the frame-shaped sealing material 26 (the innermost surface of the sealing portion of the front substrate 1). The distance between the opposing electrode 23 and the innermost overcoat insulating film 15 of the seal portion of the rear substrate 2) is defined by the gap material 27a mixed in the seal material 26, and is joined via the seal material 26. ing.
【0081】また、前記後側基板2の前記シール部の外
側の領域に形成された前記クロス電極18と、前記前側
基板1の内面に設けられた対向電極23のクロス電極接
続部23aとは、図9に示したように、導電性粒子29
aが混入されたクロス材28により接続されている。The cross electrode 18 formed in a region outside the seal portion of the rear substrate 2 and the cross electrode connection portion 23a of the counter electrode 23 provided on the inner surface of the front substrate 1 As shown in FIG. 9, the conductive particles 29
are connected by a cross member 28 in which a is mixed.
【0082】なお、図8および図9では、便宜上、一対
の基板1,2間のギャップとシール材26中のギャップ
材27aおよびクロス材28中の導電性粒子29aの径
を大きく誇張して示しているが、前記基板1,2間のギ
ャップと前記ギャップ材27aおよび導電性粒子29a
の径は極く小さく、したがって、前記シール材26中の
ギャップ材27aおよび前記クロス材28中の導電性粒
子29aの数は、図に示した数よりも多い。8 and 9, the gap between the pair of substrates 1 and 2, the gap material 27a in the sealing material 26, and the diameter of the conductive particles 29a in the cloth material 28 are greatly exaggerated for convenience. However, the gap between the substrates 1 and 2, the gap material 27a and the conductive particles 29a
Is extremely small, and therefore, the number of the gap material 27a in the sealing material 26 and the number of the conductive particles 29a in the cloth material 28 are larger than those shown in the figure.
【0083】この実施例の液晶表示素子は、前側基板1
の内面に、シール材26により囲まれた領域に対応させ
て透明絶縁層31を設けたものであるため、前記シール
材26に対応するシール部の基板間ギャップを、前記透
明絶縁層31が無い場合に比べて、前記透明絶縁層31
の膜厚分だけ稼ぐことができる。The liquid crystal display device of this embodiment has a front substrate 1
Since the transparent insulating layer 31 is provided on the inner surface of the substrate so as to correspond to the region surrounded by the sealing material 26, the gap between the substrates of the sealing portion corresponding to the sealing material 26 is reduced by the absence of the transparent insulating layer 31. Compared to the case, the transparent insulating layer 31
Can be earned for the thickness of the film.
【0084】すなわち、この液晶表示素子は、その基板
間隔(一対の基板1,2の基板面間の間隔)d2が、画
素部の基板間ギャップが同じで前記透明絶縁層31の無
い液晶表示素子の基板間隔に比べて、前記透明絶縁層3
1の膜厚分だけ大きい。That is, in this liquid crystal display element, the distance d2 between the substrates (the distance between the substrate surfaces of the pair of substrates 1 and 2) is the same as the gap between the substrates in the pixel portion, and the liquid crystal display element without the transparent insulating layer 31 is provided. Of the transparent insulating layer 3
It is larger by the thickness of 1.
【0085】そのため、この液晶表示素子は、前記シー
ル材26に混入されたギャップ材27aの径が比較的大
きくても、画素部の基板間ギャップ(一対の基板1,2
の最も内面に設けられた配向膜25,16間の間隔)を
小さくすることができるとともに、前記シール材26を
部分的に欠落させて形成され、液晶の注入後に封止され
る液晶注入口26a(図1参照)の高さを充分に確保す
ることができる。Therefore, in this liquid crystal display device, even if the diameter of the gap material 27a mixed in the sealing material 26 is relatively large, the gap between the substrates of the pixel portion (the pair of substrates 1 and 2)
The distance between the alignment films 25 and 16 provided on the innermost surface of the liquid crystal can be reduced, and the liquid crystal injection port 26a formed by partially removing the sealing material 26 and sealed after the liquid crystal is injected. (See FIG. 1).
【0086】この液晶表示素子の画素部の基板間ギャッ
プ、つまり画素部の液晶層厚dは、例えば2.215μ
mの径(直径)のギャップ材27aを混入したシール材
26により一対の基板1,2を接合することにより、
1.5μmにすることができる。The gap between the substrates in the pixel portion of the liquid crystal display element, that is, the thickness d of the liquid crystal layer in the pixel portion is, for example, 2.215 μm.
By joining the pair of substrates 1 and 2 with the sealing material 26 mixed with a gap material 27a having a diameter of m (diameter),
It can be 1.5 μm.
【0087】すなわち、第1の実施例と同様に、後側基
板2の内面に設けられたゲート配線11と、前記シール
部にデータ配線13に対応させて設けられた擬似電極2
0と、前記シール部のゲート配線11およびデータ配線
13の導出領域を除く領域に設けられた第1の擬似電極
22aの膜厚が0.23μm、ゲート絶縁膜6の膜厚が
0.25μm、データ配線13と、前記シール部にゲー
ト配線11に対応させて設けられた擬似電極21(図4
参照)と、前記シール部のゲート配線11およびデータ
配線13の導出領域を除く領域に前記第1の疑似電極2
2aに対応させて設けられた第2の擬似電極22bの膜
厚が0.425μm、オーバーコート絶縁膜15の膜厚
が0.20μmであり、前側基板1の内面に設けられた
遮光膜24の膜厚が0.17μm、対向電極23の膜厚
が0.14μmである場合、前記シール材26中のギャ
ップ材27aの径が1.905μmであるときの基板間
隔d2は、3.32μmである。That is, similarly to the first embodiment, the gate wiring 11 provided on the inner surface of the rear substrate 2 and the pseudo electrode 2 provided on the sealing portion in correspondence with the data wiring 13 are provided.
0, the thickness of the first pseudo electrode 22a provided in the sealing portion excluding the lead-out region of the gate wiring 11 and the data wiring 13 is 0.23 μm, the thickness of the gate insulating film 6 is 0.25 μm, The data wiring 13 and a pseudo electrode 21 (FIG. 4) provided in the seal portion in correspondence with the gate wiring 11
), And the first pseudo electrode 2 is formed in a region of the seal portion other than the lead-out region of the gate wiring 11 and the data wiring 13.
The thickness of the second pseudo electrode 22b provided corresponding to 2a is 0.425 μm, the thickness of the overcoat insulating film 15 is 0.20 μm, and the thickness of the light-shielding film 24 provided on the inner surface of the front substrate 1 is When the thickness is 0.17 μm and the thickness of the counter electrode 23 is 0.14 μm, when the diameter of the gap material 27a in the sealing material 26 is 1.905 μm, the substrate distance d2 is 3.32 μm. .
【0088】一方、前記画素部の基板間ギャップは、前
記基板間隔d2よりもゲート絶縁膜6と画素電極3と対
向電極23と配向膜25,16の膜厚と透明絶縁層31
の層厚分だけ小さい。On the other hand, the inter-substrate gap in the pixel portion is smaller than the substrate distance d2 by the thickness of the gate insulating film 6, pixel electrode 3, counter electrode 23, alignment films 25 and 16, and transparent insulating layer 31.
Smaller by the thickness of the layer.
【0089】そして、上述したように、前記ゲート絶縁
膜6の膜厚は0.25μm、画素電極3の膜厚は0.0
5μm、対向電極23の膜厚は0.14μm、配向膜2
5,16の膜厚はそれぞれ0.04μm、透明絶縁層3
1の層厚は1.30μmであるため、前記基板間隔d2
が3.32μmであれば、前記画素部の基板間ギャップ
(画素部の液晶層厚d)は、1.5μmになる。As described above, the thickness of the gate insulating film 6 is 0.25 μm, and the thickness of the pixel electrode 3 is 0.05 μm.
5 μm, the thickness of the counter electrode 23 is 0.14 μm,
The thickness of each of the transparent insulating layers 3 and 4 is 0.04 μm.
1 has a layer thickness of 1.30 μm, so that the substrate distance d2
Is 3.32 μm, the gap between the substrates in the pixel portion (the thickness d of the liquid crystal layer in the pixel portion) is 1.5 μm.
【0090】また、前記シール部のゲート配線11およ
びデータ配線13の導出領域を除く領域に設けられた第
1の疑似電極22aおよび第2擬似電極22bは、前記
液晶注入口26aに対応する部分には無いため、前記液
晶注入口26aの高さは、後側基板2の内面に設けられ
たゲート絶縁膜6とオーバーコート絶縁膜15との積層
膜の表面から前側基板1の内面に設けられた遮光膜24
と対向電極23との積層膜の表面までの高さであり、し
たがって、前記基板間隔d2が3.32μmであるとき
の液晶注入口26aの高さは2.56μmである。Further, the first pseudo electrode 22a and the second pseudo electrode 22b provided in the sealing portion except for the lead-out region of the gate wiring 11 and the data wiring 13 are provided at a portion corresponding to the liquid crystal injection port 26a. Therefore, the height of the liquid crystal injection port 26a is set from the surface of the laminated film of the gate insulating film 6 and the overcoat insulating film 15 provided on the inner surface of the rear substrate 2 to the inner surface of the front substrate 1. Light shielding film 24
The height of the liquid crystal injection port 26a when the substrate distance d2 is 3.32 μm is 2.56 μm.
【0091】したがって、この液晶表示素子は、画素部
の基板間ギャップを小さくしても、液晶注入口26aの
高さを充分に確保することができ、したがって、液晶の
注入時間を短くし、製造コストを低減することができ
る。Therefore, in this liquid crystal display element, even if the gap between the substrates in the pixel portion is reduced, the height of the liquid crystal injection port 26a can be sufficiently ensured. Cost can be reduced.
【0092】しかも、この実施例の液晶表示素子は、前
記クロス電極18が、ゲート配線11と同じ金属膜から
なる下層膜18aの上にデータ配線13と同じ金属膜か
らなる上層膜18bが形成された積層膜により形成され
ているが、画素部の基板間ギャップが1.5μmである
とき、つまり基板間隔d2が3.32μmであるときの
前記クロス電極18と対向電極23のクロス電極接続部
23bとの間隔は、2.510μmであり、したがっ
て、2.510μmの比較的大きい径(直径)の導電性
粒子材29aを混入したクロス材28により、前記クロ
ス電極18と対向電極23のクロス電極接続部23aと
を接続することができる。Further, in the liquid crystal display device of this embodiment, the cross electrode 18 is formed by forming an upper layer film 18b made of the same metal film as the data line 13 on a lower layer film 18a made of the same metal film as the gate line 11. When the inter-substrate gap of the pixel portion is 1.5 μm, that is, when the substrate interval d2 is 3.32 μm, the cross electrode connecting portion 23b of the cross electrode 18 and the counter electrode 23 is formed. Is 2.510 μm. Therefore, the cross electrode 28 of the cross electrode 18 and the counter electrode 23 is connected by the cross material 28 mixed with the conductive particles 29 a having a relatively large diameter (diameter) of 2.510 μm. Section 23a.
【0093】そして、この実施例によれば、前記クロス
電極18を、ゲート配線11と同じ金属膜からなる下層
膜18aの上にデータ配線13と同じ金属膜からなる上
層膜18bが形成された積層膜により形成しているた
め、前記クロス電極18の電気抵抗を小さくし、前記ク
ロス材28中の導電性粒子29aとを介して接続される
前記クロス18と対向電極23のクロス電極接続部23
aとの接続抵抗を小さく抑えることができる。According to this embodiment, the cross electrode 18 is formed by laminating an upper layer film 18b made of the same metal film as the data line 13 on a lower layer film 18a made of the same metal film as the gate line 11. Since the cross electrode 18 is formed of a film, the electric resistance of the cross electrode 18 is reduced, and the cross 18 connected to the cross electrode 28 via the conductive particles 29 a in the cross material 28 and the cross electrode connection portion 23 of the counter electrode 23 are formed.
The connection resistance with a can be reduced.
【0094】図10および図11はこの発明の第3の実
施例を示しており、図10は液晶表示素子の一部分の平
面図、図11は図10のXI−XI線に沿う拡大断面図であ
る。FIGS. 10 and 11 show a third embodiment of the present invention. FIG. 10 is a plan view of a part of a liquid crystal display element, and FIG. 11 is an enlarged sectional view taken along line XI-XI in FIG. is there.
【0095】この実施例の液晶表示素子は、図6〜図9
に示した第2の実施例の液晶表示素子の対向電極23と
遮光膜24とを、シール材26に対応するシール部を避
けて形成し、一対の基板1,2を、上記第2の実施例よ
りもさらに大きな径のギャップ材27bを混入したシー
ル材26により接合したものであり、他の構成は上記第
2の実施例と同じである。FIGS. 6 to 9 show the liquid crystal display device of this embodiment.
The counter electrode 23 and the light-shielding film 24 of the liquid crystal display element of the second embodiment shown in FIG. The structure is the same as that of the second embodiment except that the gap member 27b having a larger diameter than the example is mixed with the sealing material 26 mixed therein.
【0096】すなわち、この実施例では、前記対向電極
23を、第1の実施例と同様に、その外縁が前記シール
材26の内側縁よりも僅かに内側に位置する面積を有す
る矩形膜状に形成し、この対向電極23の前記シール材
26の面取り角部に対応する部分に、前記シール材26
の外側に突出するクロス電極接続部23aを一体に形成
するとともに、前記遮光膜24を、前記対向電極23の
クロス電極接続部23aを除く前記対向電極23の外形
とほぼ同じ形状に形成している。That is, in this embodiment, as in the first embodiment, the counter electrode 23 is formed into a rectangular film having an area whose outer edge is located slightly inside the inner edge of the sealing material 26. The sealing material 26 is formed on a portion of the counter electrode 23 corresponding to the chamfered corner of the sealing material 26.
The cross-electrode connecting portion 23a protruding outside is integrally formed, and the light-shielding film 24 is formed in substantially the same shape as the outer shape of the counter electrode 23 except for the cross-electrode connecting portion 23a of the counter electrode 23. .
【0097】この実施例の液晶表示素子は、上記第2の
実施例の液晶表示素子の対向電極23と遮光膜24と
を、シール材26に対応するシール部を避けて形成して
いるため、画素部の基板間ギャップを第2の実施例と同
じにした場合の前記シール部の基板間ギャップを、第2
の実施例よりも、前記対向電極23と遮光膜24の両方
の膜厚分だけさらに大きくすることができる。In the liquid crystal display device of this embodiment, the counter electrode 23 and the light shielding film 24 of the liquid crystal display device of the second embodiment are formed so as to avoid the sealing portion corresponding to the sealing material 26. When the inter-substrate gap of the pixel portion is the same as that of the second embodiment, the inter-substrate gap of the seal portion is the second.
It is possible to further increase the thickness by the thickness of both the counter electrode 23 and the light shielding film 24 as compared with the embodiment.
【0098】なお、前記対向電極23の膜厚は0.14
μm、遮光膜24の膜厚は0.17μmであるため、こ
の実施例によれば、前記シール部の基板間ギャップを、
第2の実施例よりも0.31μmだけ大きくすることが
でき、したがって、一対の基板1,2を、上記第2の実
施例よりも0.31μm大きい径のギャップ材27bを
混入したシール材26により接合することができるとと
もに、液晶注入口26a(図1参照)の高さを、第2の
実施例よりも0.31μmだけ高くし、さらに液晶の注
入時間を短くすることができる。The film thickness of the counter electrode 23 is 0.14.
μm, and the thickness of the light-shielding film 24 is 0.17 μm.
It is possible to increase the size of the pair of substrates 1 and 2 by 0.31 μm as compared with the second embodiment. Therefore, the sealing material 26 in which the gap material 27b having a diameter 0.31 μm larger than that of the second embodiment is mixed. And the height of the liquid crystal injection port 26a (see FIG. 1) can be increased by 0.31 μm as compared with the second embodiment, and the liquid crystal injection time can be further shortened.
【0099】なお、上記第2および第3の実施例では、
前記透明絶縁層31の膜厚を1.30μmとしたが、こ
の透明絶縁層31の膜厚は、前記シール部の基板間ギャ
ップおよびクロス電極18と対向電極23のクロス電極
接続部23aとの間隔が、前記シール材26に混入する
ギャップ材および前記クロス材28に混入する導電性粒
子の径(直径)の最小値以上になる範囲で任意に選べば
よい。In the second and third embodiments,
The thickness of the transparent insulating layer 31 was set to 1.30 μm. The thickness of the transparent insulating layer 31 was determined by the gap between the substrates of the seal portion and the distance between the cross electrode 18 and the cross electrode connection portion 23 a of the counter electrode 23. May be arbitrarily selected within a range that is equal to or larger than the minimum value of the diameter (diameter) of the gap material mixed in the seal material 26 and the conductive particles mixed in the cloth material 28.
【0100】また、上記第2および第3の実施例では、
透明絶縁層31を前側基板1の内面に設けているが、前
記透明絶縁層31は後側基板2の内面に設けてもよく、
さらに前側基板1および後側基板2の両方の内面にそれ
ぞれ透明絶縁層を設けてもよい。In the second and third embodiments,
Although the transparent insulating layer 31 is provided on the inner surface of the front substrate 1, the transparent insulating layer 31 may be provided on the inner surface of the rear substrate 2,
Further, a transparent insulating layer may be provided on both inner surfaces of the front substrate 1 and the rear substrate 2.
【0101】さらに、上記実施例の液晶表示素子は、液
晶層30の液晶分子を一方向にホモジニアス配向させた
ホモジニアス配向型のものであるが、この発明は、液晶
分子をツイスト配向させたTN(ツイステッドネマティ
ック)型のアクティブマトリックス液晶表示素子や、強
誘電性液晶または反強誘電性液晶を用いたアクティブマ
トリックス液晶表示素子等にも適用することができ、さ
らに、フィールドシーケンシャル液晶表示装置に用いら
れるものに限らず、白黒画像を表示するアクティブマト
リックス液晶表示素子にも適用することができる。Furthermore, the liquid crystal display device of the above embodiment is of a homogeneous alignment type in which the liquid crystal molecules of the liquid crystal layer 30 are homogeneously aligned in one direction. In the present invention, the TN (twisted liquid crystal molecules are twisted) is used. It can be applied to a twisted nematic) type active matrix liquid crystal display device, an active matrix liquid crystal display device using a ferroelectric liquid crystal or an antiferroelectric liquid crystal, and further used for a field sequential liquid crystal display device. The present invention is not limited to this, and can be applied to an active matrix liquid crystal display element that displays a black and white image.
【0102】[0102]
【発明の効果】この発明の液晶表示素子は、対向電極
を、枠状シール材に対応するシール部よりも内側の領域
のみに設けているため、カラーフィルタを備えないアク
ティブマトリックス型のものであっても、画素部の液晶
層厚を小さくするとともに、液晶注入口の高さを充分に
確保し、液晶の注入時間を短くすることができる。The liquid crystal display element of the present invention is of an active matrix type having no color filter because the opposing electrode is provided only in the area inside the sealing portion corresponding to the frame-shaped sealing material. However, the liquid crystal layer thickness of the pixel portion can be reduced, the height of the liquid crystal injection port can be sufficiently secured, and the liquid crystal injection time can be shortened.
【0103】この液晶表示素子において、画素電極およ
びTFTが設けられた一方の基板の内面の前記シール部
の外側に突出する基板縁部の内面に、複数のゲート配線
端子およびデータ配線端子と対向電極端子とを設けると
ともに、前記一方の基板の内面の前記シール部の外側の
領域に、前記対向電極端子に接続されたクロス電極を設
け、他方の基板の内面に設けられた対向電極に、前記シ
ール部の外側に突出するクロス電極接続部を形成して、
前記クロス電極と前記クロス電極接続部とを、導電性粒
子が混入されたクロス材により接続する場合、前記クロ
ス電極は、前記ゲート配線と同じ金属膜により形成する
のが望ましく、このようにすることにより、極狭いギャ
ップを有する液晶表示素子を、液晶層の厚さに比べて比
較的大きな径の導電性粒子を混入したクロス材により、
前記クロス電極と対向電極のクロス電極接続部とを、一
対の基板をクロス接続部付近において外側に反り変形さ
せること無く接続することができ、したがって、全ての
画素部の基板間ギャップ、つまり液晶層厚を均一にし、
表示むらの無い良好な表示品質を得ることができる。In this liquid crystal display element, a plurality of gate wiring terminals and data wiring terminals and a counter electrode are provided on the inner surface of the substrate on which the pixel electrode and the TFT are provided and which protrude outside the seal portion on the inner surface of the one substrate. A cross electrode connected to the counter electrode terminal in a region outside the seal portion on the inner surface of the one substrate, and the seal electrode is provided on a counter electrode provided on the inner surface of the other substrate. Forming a cross electrode connection part protruding outside the part,
When connecting the cross electrode and the cross electrode connection portion with a cross material mixed with conductive particles, the cross electrode is desirably formed of the same metal film as the gate wiring. Thus, a liquid crystal display element having an extremely narrow gap is formed by a cloth material mixed with conductive particles having a relatively large diameter compared to the thickness of the liquid crystal layer.
The cross electrode and the cross electrode connection portion of the counter electrode can be connected to each other without deforming the pair of substrates outwardly in the vicinity of the cross connection portion. Uniform thickness,
Good display quality without display unevenness can be obtained.
【0104】さらに、この液晶表示素子において、前記
対向電極が設けられた他方の基板の内面に、複数の画素
電極と前記対向電極とが互いに対向する複数の画素部の
間の領域に対応する遮光膜を設ける場合、前記遮光膜
は、前記シール部よりも内側の領域のみに形成するのが
望ましく、このようにすることにより、画素部の液晶層
厚をさらに小さくするとともに、液晶注入口の高さをさ
らに充分に確保し、液晶の注入時間を短くすることがで
きる。Further, in this liquid crystal display element, light shielding corresponding to a region between a plurality of pixel portions where a plurality of pixel electrodes and the counter electrode face each other is formed on an inner surface of the other substrate provided with the counter electrode. When a film is provided, it is desirable that the light-shielding film is formed only in a region inside the seal portion. In this manner, the liquid crystal layer thickness of the pixel portion is further reduced, and the height of the liquid crystal injection port is increased. And the injection time of the liquid crystal can be shortened.
【0105】また、この発明の他の液晶表示素子は、一
対の基板のうちの少なくとも一方の基板の内面の枠状シ
ール材により囲まれた領域の内側のみに透明絶縁層を設
けたものであるため、カラーフィルタを備えないアクテ
ィブマトリックス型のものであっても、画素部の液晶層
厚を小さくするとともに、液晶注入口の高さを充分に確
保し、液晶の注入時間を短くすることができるこの液晶
表示素子において、前記対向電極は、前記シール材に対
応するシール部よりも内側の領域のみに設けるのが好ま
しく、このようにすることにより、画素部の液晶層厚を
さらに小さくするとともに、液晶注入口の高さをさらに
充分に確保し、液晶の注入時間を短くすることができ
る。Further, another liquid crystal display element of the present invention is one in which a transparent insulating layer is provided only on the inner surface of at least one of a pair of substrates, which is surrounded by a frame-shaped sealing material. Therefore, even in the case of an active matrix type having no color filter, the liquid crystal layer thickness of the pixel portion can be reduced, the height of the liquid crystal injection port can be sufficiently secured, and the liquid crystal injection time can be shortened. In this liquid crystal display element, it is preferable that the counter electrode is provided only in a region inside the seal portion corresponding to the seal material. In this way, the liquid crystal layer thickness of the pixel portion is further reduced, The height of the liquid crystal injection port can be more sufficiently secured, and the liquid crystal injection time can be shortened.
【図1】この発明の第1の実施例を示す液晶表示素子の
平面図。FIG. 1 is a plan view of a liquid crystal display device according to a first embodiment of the present invention.
【図2】第1の実施例の液晶表示素子の1つの画素部の
拡大断面図。FIG. 2 is an enlarged cross-sectional view of one pixel portion of the liquid crystal display device of the first embodiment.
【図3】図1のIII−III線に沿う拡大断面図。FIG. 3 is an enlarged sectional view taken along the line III-III in FIG. 1;
【図4】図1のIV−IV線に沿う拡大断面図。FIG. 4 is an enlarged sectional view taken along the line IV-IV in FIG. 1;
【図5】図1のV−V線に沿う拡大断面図。FIG. 5 is an enlarged sectional view taken along line VV of FIG. 1;
【図6】この発明の第2の実施例を示す液晶表示素子の
一部分の平面図。FIG. 6 is a plan view of a part of a liquid crystal display device according to a second embodiment of the present invention.
【図7】第2の実施例の液晶表示素子の1つの画素部の
拡大断面図。FIG. 7 is an enlarged cross-sectional view of one pixel portion of the liquid crystal display device of the second embodiment.
【図8】図2のVIII線に沿う拡大断面図。FIG. 8 is an enlarged sectional view taken along line VIII of FIG. 2;
【図9】図2のIX−IX線に沿う拡大断面図。FIG. 9 is an enlarged sectional view taken along line IX-IX of FIG. 2;
【図10】この発明の第3の実施例を示す液晶表示素子
の一部分の平面図。FIG. 10 is a plan view of a part of a liquid crystal display device according to a third embodiment of the present invention.
【図11】図10のXI−XI線に沿う拡大断面図。FIG. 11 is an enlarged sectional view taken along line XI-XI in FIG. 10;
1,2…基板 3…画素電極 4…TFT 11…ゲート配線 12…ゲート配線端子 13…データ配線 14…データ配線配線端子 17…対向電極端子 18…クロス電極 23…対向電極 23a,23b…クロス電極接続部 24…遮光膜 26…シール材 27,27a,27b…ギャップ材 28…クロス材 29,29a…導電性粒子 30…液晶層 31…透明絶縁層 1, 2, substrate 3, pixel electrode 4, TFT 11, gate wiring 12, gate wiring terminal 13, data wiring 14, data wiring wiring terminal 17, counter electrode terminal 18, cross electrode 23, counter electrode 23a, 23b cross electrode Connection part 24 ... Light shielding film 26 ... Seal material 27,27a, 27b ... Gap material 28 ... Cross material 29,29a ... Conductive particles 30 ... Liquid crystal layer 31 ... Transparent insulating layer
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 349 349C Fターム(参考) 2H089 LA07 LA15 MA06 NA06 QA12 TA09 2H092 GA32 GA36 GA40 JB13 JB22 JB31 JB56 NA27 NA29 PA03 PA04 5C094 AA03 AA43 BA03 BA43 CA19 CA24 DA14 DA15 DB01 DB04 DB05 EA02 EA04 EA07 EB02 EC03 ED03 FB12 FB15 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) G09F 9/30 338 G09F 9/30 338 349 349C F term (Reference) 2H089 LA07 LA15 MA06 NA06 QA12 TA09 2H092 GA32 GA36 GA40 JB13 JB22 JB31 JB56 NA27 NA29 PA03 PA04 5C094 AA03 AA43 BA03 BA43 CA19 CA24 DA14 DA15 DB01 DB04 DB05 EA02 EA04 EA07 EB02 EC03 ED03 FB12 FB15
Claims (5)
ギャップ材が混入された枠状のシール材を介して接合さ
れ、前記一対の基板間の前記シール材により囲まれた領
域に液晶層が設けられるとともに、前記一対の基板のう
ち、一方の基板の内面に、前記シール材により囲まれた
領域にマトリックス状に配列された複数の画素電極と、
前記複数の画素電極にそれぞれ接続された複数の薄膜ト
ランジスタと、前記複数の薄膜トランジスタにゲート信
号を供給する複数のゲート配線と、前記複数の薄膜トラ
ンジスタにデータ信号を供給する複数のデータ配線とが
設けられ、他方の基板の前記シール材に対応するシール
部よりも内側の領域の内面に、前記複数の画素電極に対
向する対向電極が設けられていることを特徴とする液晶
表示素子。1. A pair of substrates are joined via a frame-shaped sealing material mixed with a gap material defining a gap therebetween, and a liquid crystal layer is formed in a region surrounded by the sealing material between the pair of substrates. And a plurality of pixel electrodes arranged in a matrix in a region surrounded by the sealant on an inner surface of one of the pair of substrates,
A plurality of thin film transistors respectively connected to the plurality of pixel electrodes, a plurality of gate lines for supplying a gate signal to the plurality of thin film transistors, and a plurality of data lines for supplying a data signal to the plurality of thin film transistors are provided, A liquid crystal display element, wherein a counter electrode facing the plurality of pixel electrodes is provided on an inner surface of a region inside a seal portion corresponding to the seal material on the other substrate.
れた一方の基板の内面のシール部の外側に突出する基板
縁部の内面に、複数のゲート配線端子およびデータ配線
端子と対向電極端子とが設けられるとともに、前記一方
の基板の内面の前記シール部の外側の領域に、ゲート配
線と同じ金属膜からなり、前記対向電極端子に接続され
たクロス電極が設けられ、前記他方の基板の内面に設け
られた対向電極に、前記シール部の外側に突出するクロ
ス電極接続部が形成されており、前記クロス電極と前記
クロス電極接続部とが、導電性粒子が混入されたクロス
材により接続されていることを特徴とする請求項1に記
載の液晶表示素子。2. A plurality of gate wiring terminals, data wiring terminals, and a counter electrode terminal are provided on an inner surface of a substrate edge portion protruding outside a seal portion on an inner surface of one substrate provided with a pixel electrode and a thin film transistor. In addition, a cross electrode made of the same metal film as the gate wiring and connected to the counter electrode terminal is provided in a region outside the seal portion on the inner surface of the one substrate, and provided on the inner surface of the other substrate. A cross electrode connecting portion protruding outside the seal portion is formed on the opposite electrode, and the cross electrode and the cross electrode connecting portion are connected by a cross material mixed with conductive particles. The liquid crystal display device according to claim 1, wherein:
部よりも内側の領域の内面に、複数の画素電極と前記対
向電極とが互いに対向する複数の画素部の間の領域に対
応する遮光膜が設けられていることを特徴とする請求項
1または2に記載の液晶表示素子。3. A plurality of pixel electrodes corresponding to a region between a plurality of pixel portions facing each other on an inner surface of a region inside the seal portion of the other substrate provided with the counter electrode. 3. The liquid crystal display device according to claim 1, further comprising a light-shielding film.
ギャップ材が混入された枠状のシール材を介して接合さ
れ、前記一対の基板間の前記シール材により囲まれた領
域に液晶層が設けられるとともに、前記一対の基板のう
ち、一方の基板の内面に、前記シール材により囲まれた
領域にマトリックス状に配列された複数の画素電極と、
前記複数の画素電極にそれぞれ接続された複数の薄膜ト
ランジスタと、前記複数の薄膜トランジスタにゲート信
号を供給する複数のゲート配線と、前記複数の薄膜トラ
ンジスタにデータ信号を供給する複数のデータ配線とが
設けられ、他方の基板の内面に、前記複数の画素電極に
対向する対向電極が設けられ、前記一対の基板のうちの
少なくとも一方の基板の内面の前記シール材により囲ま
れた領域に、透明絶縁層が設けられていることを特徴と
する液晶表示素子。4. A pair of substrates are joined via a frame-shaped sealing material mixed with a gap material defining a gap therebetween, and a liquid crystal layer is formed in a region between the pair of substrates surrounded by the sealing material. And a plurality of pixel electrodes arranged in a matrix in a region surrounded by the sealant on an inner surface of one of the pair of substrates,
A plurality of thin film transistors respectively connected to the plurality of pixel electrodes, a plurality of gate lines for supplying a gate signal to the plurality of thin film transistors, and a plurality of data lines for supplying a data signal to the plurality of thin film transistors are provided. A counter electrode facing the plurality of pixel electrodes is provided on the inner surface of the other substrate, and a transparent insulating layer is provided on a region surrounded by the sealant on the inner surface of at least one of the pair of substrates. A liquid crystal display device characterized in that:
よりも内側の領域に形成されていることを特徴とする請
求項4に記載の液晶表示素子。5. The liquid crystal display device according to claim 4, wherein the counter electrode is formed in a region inside a seal portion corresponding to the seal material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001129865A JP4096520B2 (en) | 2001-04-26 | 2001-04-26 | Liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001129865A JP4096520B2 (en) | 2001-04-26 | 2001-04-26 | Liquid crystal display element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002328379A true JP2002328379A (en) | 2002-11-15 |
JP4096520B2 JP4096520B2 (en) | 2008-06-04 |
Family
ID=18978335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001129865A Expired - Fee Related JP4096520B2 (en) | 2001-04-26 | 2001-04-26 | Liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096520B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060619A (en) * | 2008-09-01 | 2010-03-18 | Seiko Epson Corp | Electro-optical device, method of manufacturing the same, and electronic apparatus |
CN102736289A (en) * | 2011-04-13 | 2012-10-17 | 华映视讯(吴江)有限公司 | Display panel |
-
2001
- 2001-04-26 JP JP2001129865A patent/JP4096520B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060619A (en) * | 2008-09-01 | 2010-03-18 | Seiko Epson Corp | Electro-optical device, method of manufacturing the same, and electronic apparatus |
CN102736289A (en) * | 2011-04-13 | 2012-10-17 | 华映视讯(吴江)有限公司 | Display panel |
Also Published As
Publication number | Publication date |
---|---|
JP4096520B2 (en) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100412665C (en) | Liquid crystal display device and manufacturing method thereof | |
JP3697173B2 (en) | Liquid crystal device and electronic device | |
US7050131B2 (en) | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same | |
JP2002268074A (en) | Liquid crystal display | |
WO1999039239A1 (en) | Electrooptic device, electronic apparatus using it and method of producing the electrooptic device | |
US20030223021A1 (en) | Color filter substrate, electrooptic device and electronic apparatus, and methods for manufacturing color filter substrate and electrooptic device | |
CN101923231B (en) | Liquid crystal display device | |
WO2021035847A1 (en) | Liquid crystal display panel and manufacturing method therefor, and bezel-less liquid crystal display device | |
TW200304564A (en) | Electro-optic device and electronic device | |
JP4092894B2 (en) | Liquid crystal cell and assembly thereof | |
JP3399882B2 (en) | Liquid crystal display | |
JPH1185057A (en) | Color liquid crystal panel and manufacturing method thereof | |
JP4092888B2 (en) | Liquid crystal cell and liquid crystal cell assembly | |
JP4135344B2 (en) | Liquid crystal display element | |
JP2002328379A (en) | Liquid crystal display device | |
JP4092898B2 (en) | Liquid crystal cell assembly | |
JP4474818B2 (en) | Electro-optical panel, electro-optical device and electronic apparatus | |
JP2003029289A (en) | Liquid crystal device, method of manufacturing the same, and electronic equipment | |
JP2004294799A (en) | Liquid crystal display device | |
JP2004093844A (en) | Liquid crystal device, manufacturing method of liquid crystal device, electronic equipment | |
US11101297B2 (en) | Display device | |
JP4292829B2 (en) | Liquid crystal display element | |
JPH06258650A (en) | Liquid crystal display | |
JP2002350869A (en) | Liquid crystal display device | |
JP4045950B2 (en) | Liquid crystal element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |