JP2002314098A

JP2002314098A - 半導体装置

Info

Publication number: JP2002314098A
Application number: JP2001115684A
Authority: JP
Inventors: Hiromi Hasegawa; 博美長谷川
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2001-04-13
Filing date: 2001-04-13
Publication date: 2002-10-25

Abstract

(57)【要約】【課題】オン抵抗が低く、逆方向特性の優れた半導体
装置を提供する。【解決手段】ｎ型シリコン領域３の表面に、円形の開
口部を周期的に有するｐ型シリコン領域５を形成する。
ｐ型シリコン領域５により、ｎ型シリコン領域３が複数
の円柱形状の島状領域に分岐され、電流通路を形成す
る。表面に露出するｐ型シリコン領域５及びｎ型シリコ
ン領域３Ａ上にバリアメタル層７、表面電極層８が形成
してＳＢＤ構造を形成する。このＳＢＤにおいては、円
柱形状のｎ型シリコン領域３内に空乏層ａの先端面が、
中心軸に向かって拡がり、効率よくピンチオフする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置に関
し、更に詳しくは、例えばパワーエレクトロニクス機器
・システム、情報関連機器の電源、各種モータの制御な
どに用いることが出来るショットキバリアダイオード
（以下において、「ＳＢＤ」と言う。）に関する。

【０００２】

【従来の技術】一般に、ＳＢＤはオン電圧（順方向電圧
降下）は小さいものの、逆方向のリーク電流が大きい欠
点を有する。電力用半導体装置（パワーデバイス）の一
つに、ジャンクション・バリア・制御型ＳＢＤ(以下に
おいて、「ＪＢＳダイオード」と言う。）がある。この
ＪＢＳダイオードは、図９に示すように、通常のｎ型Ｓ
ＢＤにおいてショットキー電極１０４下に複数個のｐ型
半導体領域１０２を埋め込んだ構造を有している。ＪＢ
Ｓダイオードの特長は、逆方向特性において各ｐ型半導
体領域１０２から空乏層ａが伸びてピンチオフすること
によりショットキー界面に加わる電界を緩和し、逆方向
のリーク電流の抑制や逆方向降伏電圧特性の改良を図っ
たものである。図１０は、半導体基板１０１の一方の主
面に露出する円形状の複数のｐ型半導体領域１０２の配
置を示す平面図である。なお、ｐ型半導体領域１０２
は、図１１に示すように、矩形状のものを均一に配置す
る場合もある。

【０００３】又、半導体基板１０１の一方の主面には、
図９に示すように、フィールド酸化膜（ＳｉＯ₂）１０
３が形成されている。このフィールド酸化膜１０３の中
央部には、活性領域となるｎ型半導体基板１０１を露出
させる開口部１０３Ａが設けられている。活性領域とな
るｎ型半導体基板１０１には、複数のｐ型半導体領域１
０２が島状に配置されている。そして、フィールド酸化
膜１０３の開口部１０３Ａ内のｎ型半導体基板１０１に
接するように、ショットキ電極としての金属膜１０４が
形成されている。金属膜１０４は、島状に配置された複
数のｐ型半導体領域１０２に対しては、オーミック接触
をなす。金属膜１０４は、開口部１０３Ａの周縁のフィ
ールド酸化膜１０３上にまで、延長形成されている。こ
のＳＢＤ１００では、ショットキ電極１０４にｎ型半導
体基板１０１に対して負の電圧、即ち、逆方向バイアス
を印加したときに、図１２に示すように、島状のｐ型半
導体領域１０２とｎ型半導体基板１０１とのｐｎ接合界
面から、ｎ型半導体基板１０１に向かって空乏層ａが拡
がる。即ち、島状のｐ型半導体領域１０２を取り囲むよ
うに空乏層ａが形成され、ショットキ電極１０４とｎ型
半導体基板１０１とのなすショットキー界面に加わる電
界が緩和され、逆方向降伏電圧を高く維持出来、高耐圧
化が図られる。

【０００４】なお、図９に示すように、このＳＢＤ１０
０では、半導体基板１０１の一方の主面側にフィールド
酸化膜１０３の開口部１０３Ａの開口縁に沿うように、
半導体基板１０１の導電型と反対導電型のｐ^＋ガードリ
ング１０５が周回して形成されている。このガードリン
グ１０５を形成したことにより、金属−半導体接触の周
辺部の逆電流を小さくすることを図っている。

【０００５】

【発明が解決しようとする課題】しかし、図９に示した
幾何学的形状（トポロジー）のＳＢＤ１００では、島状
のｐ型半導体領域１０２の外側に空乏層ａを延ばして、
ｐ型半導体領域１０２間のチャネル領域となるｎ型半導
体基板１０１全体に空乏層ａを隈無く形成させるには、
比較的強い電界をかける必要があった。例えば、図１０
に示すような円形の島状パターンに配置されたｐ型半導
体領域１０２の場合は、逆方向バイアスを印加すること
により、図１３に示すように、それぞれのｐ型半導体領
域１０２から放射状に（外側に）空乏層ａを延びる。図
１３は、隣接する空乏層ａの先端面同士がピンチオフし
た状態を示す。この図１３に示す中性の間隙領域ｂを、
更に隈無く空乏層ａで埋め尽くす状態に至るまでには、
更に強い逆方向バイアスを印加する必要がある。即ち、
逆方向の漏れ電流を小さくするために、より大きな逆方
向バイアスが必要である。

【０００６】図１３に示した状態で、空乏化していない
中性領域ｂが残っているということは、ポテンシャル分
布に極点が存在することである。このポテンシャル分布
は、半導体装置の幾何学的構造（トポロジー）で決まる
境界条件によるものであり、したがって、完全にピンチ
オフした状態でのポテンシャル分布に影響を与える。こ
のため、完全にピンチオフした状態でも一様なポテンシ
ャル分布にするのが困難で、電界集中が生じ易く、電界
緩和に不利となるので、逆方向耐圧を大きくするのが困
難になる。

【０００７】ｐ型半導体領域１０２同士の間の中性領域
ｂを空乏層ａで、完全に埋め尽くすために強い逆方向バ
イアスを要することは、図１１に示したような矩形パタ
ーンのｐ型半導体領域１０２からなるトポロジーの場合
でも同様である。このため、それぞれのｐ型半導体領域
１０２から延びる空乏層ａが、より効率的に拡がり、平
面的に見て空乏層ａと空乏層ａとの間に一部にでも中性
領域ｂが残らないように出来る構造が望まれる。

【０００８】又、図１０及び図１１に示すトポロジーで
は、ｐ型半導体領域１０２同士の間隔がフォトリソグラ
フィ工程における露光量のばらつき、エッチング工程に
おけるパターン変換差、拡散深さのばらつき等の製造工
程に起因した種々の理由によりばらついた場合は、中性
領域ｂの面積や形状が大きく変化するので、逆方向特性
に影響を与え易い欠点がある。

【０００９】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、順方向電圧降
下（オン抵抗）が低く、逆方向特性の優れたショットキ
バリア半導体装置を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の特徴は、第１導電型の第１半導体領域と、
第１半導体領域の表面に形成され且つ第１半導体領域を
その内部に島状に露出させるための複数の開口部を有す
る第２導電型の第２半導体領域と、複数の開口部に露出
した第１半導体領域の表面に形成された第１半導体領域
とショットキ接合をなすショットキ電極層とを備えた半
導体装置であることを要旨とする。即ち、ショットキ電
極層は、第１半導体領域に対して所定のショットキ障壁
を有する金属が選定されている。ここで、「第１導電
型」と「第２導電型」とは互いに反対導電型である。即
ち、第１導電型がｎ型であれば、第２導電型はｐ型であ
り、第１導電型がｐ型であれば、第２導電型はｎ型であ
る。

【００１１】本発明の特徴において、「第２半導体領
域」は、「第１半導体領域」よりも高不純物密度の半導
体領域にしておくことが好ましい。第２半導体領域を高
不純物密度領域とすることで、ショットキ電極層は、第
２半導体領域に対してオーミック接触をなし、第１半導
体領域に対してのみショットキ接合をなす。例えば、第
１半導体領域に対して、ショットキ電極層にショットキ
接合の順方向となるバイアスを印加すれば、キャリアは
障壁の高さの低いショットキ接合を介して第１半導体領
域に注入される。第１半導体領域と第２半導体領域とは
ｐｎ接合をなすが、通常ｐｎ接合の接触電位（ビルトイ
ン電位）は、ショットキ障壁よりも高いので、第２半導
体領域を介してのキャリアの注入は、順方向バイアスを
高くしないと生じない。例えば、シリコンの場合は、第
１半導体領域の不純物密度を、不純物密度１ｘ１０¹⁵
ｃｍ^-3〜１ｘ１０¹⁷ｃｍ^-3程度とすれば、ｐｎ接合の接
触電位（ビルトイン電位）は０．８７Ｖ〜１．０Ｖ程度
である。一方、ｎ型シリコンに対するタングステン
（Ｗ）のショットキ障壁０．６５〜０．６７ｅＶ程度で
ある。

【００１２】開口部は、例えば円形とし、その直径は、
第１半導体領域と第２半導体領域となすｐｎ接合がゼロ
バイアスにおいて、円形の第２半導体領域の内部に中性
領域が残存するように設定しておけば良い。「中性領
域」とは、空乏層化していない半導体領域の意味であ
る。第１半導体領域と第２半導体領域とのなすｐｎ接合
が順バイアスとなる極性の電圧を印加した状態では、シ
ョットキ接合を介してキャリアが注入されるので、第１
半導体領域の中性領域をチャネル領域として、ショット
キバリアの順方向電流が流れる。開口部を円形とした場
合は、チャネル領域は、円柱形状になる。

【００１３】一方、第１半導体領域と第２半導体領域と
のなすｐｎ接合において逆バイアスとなる極性の電圧を
印加するとｐｎ接合界面から空乏層が拡がる。ここで、
第１半導体領域の不純物密度を第２半導体領域の不純物
密度に比較して十分低い、片側階段接合の構造にしてお
けば、空乏層は主に第１半導体領域側へ拡がる。例え
ば、第１半導体領域の不純物密度を、不純物密度１ｘ１
０¹⁵ｃｍ^-3〜１ｘ１０¹ ⁷ｃｍ^-3程度とし、第２半導体
領域の不純物密度を、不純物密度５ｘ１０¹⁷ｃｍ ^-3〜
１ｘ１０²¹ｃｍ^-3程度とすれば良い。

【００１４】しかし、ゼロバイアス近傍の低い逆バイア
ス状態では、第２半導体領域中に島状に露出する第１半
導体領域部分が空乏層で充たされず中性領域が残ってお
り、ショットキ電極層と第１半導体領域とのショットキ
接合界面を、逆方向電流が流れる。次第にこの逆バイア
ス電圧を増大させると、このｐｎ接合界面界面から拡が
る空乏層の先端面は、第１半導体領域の中心軸へ向けて
拡がり、中性領域は第１半導体領域の中心軸に向かって
縮小していく。開口部を円形とした場合は、空乏層の先
端面は円筒形状である。ある一定の逆バイアスを印加し
た状態では、柱状の第１半導体領域の中心軸に向けて拡
がった空乏層がピンチオフし、完全に一体化した空乏層
が第１半導体領域を占有する（充満する）。即ち、空乏
層がピンチオフするとき、中性領域は第１半導体領域の
中心軸において消滅する。この結果、ショットキバリア
の逆方向電流が流れるのが阻止される。

【００１５】又、第２半導体領域の底面とこの底面に接
する第１半導体領域とで形成されるｐｎ接合界面から
も、同様に空乏層が第１半導体領域側へ拡がるため、第
２半導体領域の底面を含むｐｎ接合界面でも、逆方向電
流が流れるのを阻止する。

【００１６】本発明の特徴に係る半導体装置では、逆バ
イアス電圧を印加した場合に、第２半導体領域で囲まれ
た柱状の第１半導体領域部分で空乏層の先端面が、中性
領域の径を次第に縮小するように均等に拡がり、最終的
に柱の中心部で、過不足なく空乏層の先端面が結び付き
一体化する。即ち、最終的に柱の中心部で中性領域が単
調に消滅する。このように、第２半導体領域で囲まれる
第１半導体領域部分を、より低い逆バイアスで効率良く
空乏層で完全に充たすことが出来る。

【００１７】そして、最終的に、第１半導体領域部分が
一様な空乏層で占有さる結果、ポテンシャル分布が均一
となり、ショットキ接合界面での電界緩和が容易であ
る。したがって、逆方向耐圧特性が改善される。

【００１８】本発明の特徴において、複数の開口部は、
同一ピッチで２次元的に配列されている半導体装置とす
ることことが好ましい。上述したように、第１半導体領
域に対して、ショットキ電極層にショットキ接合の順方
向となるバイアスを印加すれば、キャリアは障壁の高さ
の低いショットキ接合を介して第１半導体領域に注入さ
れ、柱状の第１半導体領域がチャネル領域となる。した
がって、複数の開口部を同一ピッチで２次元的に配列す
ることにより、マルチチャネル構造が実現され、大電流
を流すことが可能になる。複数の開口部は、定格電流を
考慮して決めれば良い。又、同一ピッチで２次元的に配
列することにより、電流分布の均一化を図ることが出来
る。

【００１９】開口部が円形の例を述べたが、開口部は多
角形で、その多角形の対向する２辺間の距離は、ゼロバ
イアスにおいて内部に中性領域が残存するように設定し
ても、同様である。特に、この多角形を正六角形とする
と面積効率が良く、単位チップ面積当たりのオン抵抗を
小さく出来る。例えば、相互に隣接する３つの正六角形
の中心を結ぶ形状が正三角形をなすようにすれば、第１
半導体領域とショットキ電極層とのショットキ接合界面
をより広く形成することが出来、面積効率を高めること
が出来る。

【００２０】なお、本発明のショットキ電極層は種々の
構造が採用可能である。例えば、ショットキ電極層を、
第１半導体領域に対してショットキ障壁を有し、且つ第
１半導体領域との金属学的反応性が弱いバリアメタル層
と、バリアメタル層よりも高電導性の表面電極層との２
層構造からなる構造で実現すれば、信頼性が高く且つ導
通損失の少ない半導体装置が実現出来る。

【００２１】

【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置をＪＢＳ構造のＳＢＤを例に説明する。
但し、図面は模式的なものであり、各層の厚みや厚みの
比率などは現実のものとは異なることに留意すべきであ
る。又、図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれている。したがって、具体的な厚
みや寸法は以下の説明を参酌して判断すべきものであ
る。

【００２２】図１に示すように、本発明の実施の形態に
係る半導体装置は、第１導電型の第１半導体領域（ｎ型
シリコン領域）３，３Ａと、第１半導体領域３，３Ａの
表面に形成され、且つ第１半導体領域３Ａをその内部に
島状に露出させるための複数の開口部を有する第２導電
型の第２半導体領域（ｐ型シリコン領域）５と、複数の
開口部に露出した第１半導体領域３Ａの表面に、第１半
導体領域３Ａとショットキ接合をなすように形成された
ショットキ電極層（７，８）とを備えている。第２半導
体領域５は、第１半導体領域３，３Ａよりも高不純物密
度であり、ショットキ電極層（７，８）は、第２半導体
領域５に対してオーミック接触をなす金属が選択されて
いる。ショットキ電極層（７，８）は、第１半導体領域
３，３Ａに対してショットキ障壁を有し、且つ第１半導
体領域３，３Ａとの金属学的反応性が弱いバリアメタル
層７と、バリアメタル層７よりも高電導性の表面電極層
８との２層構造からなる。第１半導体領域（ｎ型シリコ
ン領域）３は、オーミックコンタクト層となるｎ型の低
抵抗Ｓｉ基板２の上に形成されている。第１半導体領域
（ｎ型シリコン領域）３の表面が、ショットキ接合界面
となっているＪＢＳ構造のＳＢＤ１である。

【００２３】第２半導体領域（ｐ型シリコン領域）５
は、図２に斜線のハッチングで示すような連続した一体
のパターンとして、略網目状に形成されている。ｐ型シ
リコン領域５に形成されている複数の開口部は、図２に
示すように、同一ピッチで２次元的に配列されている。
開口部は円形で、その直径は、ｐ型シリコン領域５とｎ
型シリコン領域３Ａ間にゼロバイアス印加時において、
ｎ型シリコン領域３Ａの内部に中性領域が残存するよう
に設定されている。ｐ型シリコン領域５は、ｎ型シリコ
ン領域３の表面から、所定深さ寸法まで形成されてい
る。ｐ型シリコン領域５で囲まれる円形の開口部にｎ型
シリコン領域３Ａの表面が露出している。

【００２４】図３は、本発明の実施の形態に係るＳＢＤ
１の幾何学的形状を理解し易くするため模式的に描いた
分解斜視図である。図３に示すように、ｎ型シリコン領
域３における、ｐ型シリコン領域５で囲まれるｎ型シリ
コン領域３Ａは円柱形状の島状領域として表現出来る。
円柱形状のｎ型シリコン領域３Ａの直径は、ゼロバイア
スにおける拡散電位（ビルトイン電位）で、ｎ型シリコ
ン領域３Ａの内部に中性領域が残るように、ｎ型シリコ
ン領域３の不純物密度を考慮して設定する。

【００２５】又、図１及び図３に示すように、ｎ型シリ
コン領域３の表面にはフィールド酸化膜６が形成されて
いる。そして、フィールド酸化膜６のｎ型シリコン領域
３の表面を露出する開口部が活性領域６Ａを定義してい
る。このフィールド酸化膜６により定義された活性領域
の内部において、ｐ型シリコン領域５と、ｐ型シリコン
領域５で囲まれるｎ型シリコン領域３が配置されてい
る。そして、活性領域６Ａの表面に露出したｎ型シリコ
ン領域３の表面にショットキー電極（７，８）が形成さ
れている。ショットキー電極（７，８）は、活性領域６
Ａの全域、更には活性領域６Ａの周辺のフィールド酸化
膜６上にまで延長形成されている。

【００２６】ショットキー電極（７，８）は、ｎ型シリ
コン領域３に対する一定のショットキー障壁を有するバ
リアメタル層７及び表面電極層８の２層構造である。バ
リアメタル層７は、ｎ型シリコン領域３との金属学的反
応性が弱く、且つｎ型シリコン領域３に対する一定のシ
ョットキー障壁を有する金属である。例えば、タングス
テン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリ
ブデン（Ｍｏ）などが、バリアメタル層７として採用可
能である。このバリアメタル層７は、ｎ型シリコン領域
３と表面電極層８を構成する金属との金属学的反応を抑
制する金属である。例えば、表面電極層８としてアルミ
ニウム（Ａｌ）を用いた場合は、Ａｌとｎ型シリコン領
域３との合金反応や、Ａｌのｎ型シリコン領域３に対す
るスパイクを阻止するための金属である。そして、バリ
アメタル層７は、更に実質的なショットキバリア金属層
としての機能を果たしている。

【００２７】表面電極層８は、ｎ型シリコン領域３に対
する一定のショットキー障壁を有し、且つバリアメタル
層よりも高電導性の金属である。例えばアルミニウム
（Ａｌ）、アルミニウム合金（Ａｌ−１％Ｓｉ）、金
（Ａｕ）、銅（Ａｕ）、銀（Ａｇ）などが表面電極層８
として使用可能である。バリアメタル層７が実質的なシ
ョットキバリア金属層としての機能を果たしているの
で、表面電極層８のｎ型シリコン領域３に対するショッ
トキー障壁は低くても構わない。実用的には、加工の容
易なＡｌ若しくはアルミニウム合金（Ａｌ−１％Ｓｉ）
が好適である。更に、シリコン基板４の他方の主面、即
ち、オーミックコンタクト層２の裏面には、裏面電極層
（オーミック電極層）９が形成されている。

【００２８】なお、このＳＢＤ１においては、フィール
ド酸化膜６の下部のｎ型シリコン領域３の表面には、ｐ
型のガードリング領域１０が開口縁に沿うように環状に
形成されている。ガードリング領域１０は、ｐ型シリコ
ン領域５とは独立したパターンとして形成されている。
このガードリング領域１０は、ガードリング領域１０か
ら拡がる空乏層とｐ型シリコン領域５から拡がる空乏層
とが合成された曲率半径の大きな空乏層により、ショッ
トキ接合界面における電界を緩和し、活性領域６Ａにお
けるショットキバリア耐圧を向上させている。

【００２９】本発明の実施の形態に係るＳＢＤ１では、
拡散電位（ビルトイン電位）のみではｎ型シリコン領域
３Ａの内部に中性領域が残るようにされ、ｎ型チャネル
が形成されている。まず、表面電極層８と裏面電極層９
との間に、順方向バイアスを印加すると、図４に矢印で
示すように順電流が電圧降下の小さいショットキ接合界
面を通って、円柱形状の島状領域であるｎ型シリコン領
域３Ａをチャネルとして流れる。又、順方向バイアスを
深くすると、ｐ型シリコン領域５から、ｎ型シリコン領
域３、３Ａに正孔（ホール）が注入され、順電流に寄与
する。

【００３０】次に、表面電極層８と裏面電極層９との間
に逆方向バイアスを印加すると、ゼロバイアスに近い逆
方向バイアス値が低い状態では、バリアメタル層７とｎ
型シリコン領域３Ａとからなるショットキバリア領域
と、ｐ型シリコン領域５とｎ型シリコン領域３とからな
るｐｎ接合領域とを介して逆電流が流れる。

【００３１】そして、逆方向バイアスを更に高くする
と、図５に示すように、ｐ型シリコン領域５とｎ型シリ
コン領域３、３Ａとからなるｐｎ接合界面から拡がる空
乏層ａは、ｎ型シリコン領域３、３Ａ側に拡がる。即
ち、ｎ型シリコン領域３、３Ａの不純物密度に比して、
ｐ型シリコン領域５の不純物密度を十分高くしておけ
ば、片側階段接合とみなせるので、ｐｎ接合界面から拡
がる空乏層ａは、主にｎ型シリコン領域３、３Ａ側に拡
がる。このため、円柱形状の島状領域であるｎ型シリコ
ン領域３Ａの中央では、円柱の側面から拡がった空乏層
ａが同時に中心軸に沿ってピンチオフし、中性領域がな
くなる。したがって、シリコン基板４の表面に接触する
バリアメタル層７の下側の円柱形状の島状領域は完全に
空乏層ａが分布した領域となる。すべての円柱形状の島
状領域からなる経路が空乏層ａで完全に、且つ一様にピ
ンチオフした状態となる。

【００３２】円柱形状の島状領域３Ａの内部が完全に空
乏層ａでピンチオフすると、空乏層ａは、ｐ型シリコン
領域５の下方に拡がり、更にガードリング領域１０から
拡がる空乏層と合成される。この結果、ガードリング領
域１０から拡がる空乏層とｐ型シリコン領域５から拡が
る空乏層とが合成された曲率半径の大きな空乏層によ
り、ショットキ接合界面における電界を緩和し、ショッ
トキバリアの逆方向耐圧が向上する。図６に、本発明の
実施の形態に係るＳＢＤ１の順方向特性及び逆方向特性
を示す。低いオン電圧（順方向電圧降下）、小さな逆方
向リーク電流、及び大きな逆方向耐圧が示されている。

【００３３】空乏層ａが島状のｎ型シリコン領域３Ａ内
に拡がって、円柱形状のｎ型シリコン領域３Ａの中心軸
に沿って結ばれて一体化するまでの軌跡を図７を用いて
説明する。表面電極層８（バリアメタル層７）と裏面電
極層９との間に逆方向バイアスをかけると、図７に示す
ように、ｐ型シリコン領域５とｎ型シリコン領域３Ａと
のｐｎ接合界面Ｊから、円柱構造のｎ型シリコン領域３
Ａ内（矢印方向）に向けて同心円の径を小さくするよう
に、空乏層ａの先端面が拡がる。即ち、中性領域を形成
している円柱の外径は次第に縮まる。この空乏層ａの先
端面は、破線、一点鎖線で示す位置を順次経てｎ型シリ
コン領域３Ａの中心軸Ｃに到達した状態で同時に結び付
いて一体化し、中性領域が中心軸Ｃ上で消滅する。この
結果、ｎ型シリコン領域３Ａを空乏層ａで完全にピンチ
オフした状態となる。

【００３４】このように、本発明の実施の形態に係るＳ
ＢＤ１では、ｎ型シリコン領域３Ａを円柱形状（断面円
形）としたことにより、ｐ型シリコン領域５とｎ型シリ
コン領域３Ａとのｐｎ接合界面Ｊから空乏層ａが延びる
距離がいずれの位置でも等しくなるため、形成された空
乏層ａを無駄なく一様に結ばせる（一体化させる）こと
が出来る。このため、円柱形状のｎ型シリコン領域３Ａ
を、低い逆バイアスで、完全にピンチオフ出来るので、
逆方向リーク電流を抑制するのが容易である。しかも、
円柱形状のｎ型シリコン領域３Ａの内部のポテンシャル
分布が一様であるため、ショットキ接合界面にかかる電
界が緩和され、逆方向降伏電圧が向上する。

【００３５】又、ｎ型シリコン領域３Ａの半径を変える
ことにより耐圧を適宜設定することが出来るため、ＳＢ
Ｄ１の用途に応じて耐圧制御を容易に行うことが可能と
なる。

【００３６】図１に示す本発明の実施の形態に係るＳＢ
Ｄ１の製造方法説明する：（イ）最初に、図１に示すように、不純物密度１ｘ１０
¹⁹ｃｍ^-3、厚さ３００〜６００μｍのｎ型低抵抗Ｓｉ
基板２上に、エピタキシャル成長法により不純物密度１
ｘ１０¹⁵ｃｍ^-3〜１ｘ１０¹⁷ｃｍ^-3程度、好ましくは
３ｘ１０¹⁶ｃｍ ^-3程度、厚さ５〜５０μｍ程度、好ま
しくは１０μｍ〜２０μｍ程度のｎ型シリコン領域３を
形成する。

【００３７】（ロ）次に、そのｎ型シリコン領域３の表
面に、厚さ１００ｎｍ程度のバッファ酸化膜を形成す
る。そして、バッファ酸化膜の上にフォトレジスト膜
（以下において、単に「レジスト」と略記する。）をス
ピン塗布する。そして、フォトリソグラフィ技術によ
り、レジストをパターニングする。そして、パターニン
グされたレジストをイオン注入マスクとして、ｎ型シリ
コン領域３の表面からアクセプタ不純物となるイオンを
選択的に注入する。例えば、ボロン（¹¹Ｂ⁺）を選択的
にイオン注入する。一例を挙げれば、ボロンを加速エネ
ルギーＥ_ACC＝１００〜２００ｋｅＶ、総ドーズ量Φ＝
３ｘ１０¹⁵ｃｍ^-2の多段注入する。この結果、表面か
らの深さ０．３８〜０．７μｍの領域に不純物密度１ｘ
１０²⁰ｃｍ^-3のボロン注入層が形成される。例えば：第１イオン注入：Φ＝１×１０^１５ｃｍ^-2／Ｅ_ACC＝１
００ＫｅＶ；第２イオン注入：Φ＝１×１０^１５ｃｍ^-2／Ｅ_ACC＝１
５０ＫｅＶ；第３イオン注入：Φ＝２×１０^１５ｃｍ^-2／Ｅ_ACC＝２
００ＫｅＶ；のようにイオン注入する。

【００３８】（ハ）その後、イオン注入マスクとして用
いたレジストを除去し、基板温度Ｔ _SUB＝１０５０℃〜
１１５０℃程度の活性化熱処理により、図１に示すよう
に、選択的にｐ型のシリコン領域５及びｐ型ガードリン
グ領域１０を形成する。この活性化熱処理の一部をスチ
ーム雰囲気で行うことにより、ｎ型シリコン領域３の表
面に厚さ３５０ｎｍ〜１μｍの熱酸化膜６を形成する。

【００３９】（ニ）このとき、ｎ型低抵抗Ｓｉ基板２の
裏面にも熱酸化膜が形成されるので、ｎ型低抵抗Ｓｉ基
板２の表面をレジストでカバーして、ｎ型低抵抗Ｓｉ基
板２の裏面の熱酸化膜を除去し、ｎ型低抵抗Ｓｉ基板２
の裏面を露出する。更に、必要に応じて、ｎ型低抵抗Ｓ
ｉ基板２の裏面を化学的機械研磨（ＣＭＰ）等により研
磨し、ｎ型低抵抗Ｓｉ基板２の厚さを５０〜１００μｍ
に調整しても良い。そして、図１に示すように、ｎ型低
抵抗Ｓｉ基板２の裏面にＡｌ−Ｓｉ膜を約１〜４μｍの
厚さで蒸着する。更に、基板温度Ｔ_SUB＝４２０〜４５
０℃程度のシンター処理によりオーミック電極（裏面電
極層）９を形成する。

【００４０】（ホ）次に、ｎ型シリコン領域３の表面の
熱酸化膜の上にレジストをスピン塗布する。そして、フ
ォトリソグラフィ技術により、レジストをパターニング
し、エッチングマスクを形成する。そして、このエッチ
ングマスクを用いて、緩衝フッ酸溶液等のエッチング液
で、選択的にｎ型シリコン領域３の表面の熱酸化膜を除
去し、活性領域にｎ型シリコン領域３の表面を露出させ
る。そして、直ちに、ｎ型シリコン領域３の表面に約２
００ｎｍの厚さでＷ膜７を、更に約１〜２μｍの厚さで
Ａｌ膜８を順次蒸着する。

【００４１】（ヘ）そして、Ａｌ膜８の上にレジストを
スピン塗布する。そして、フォトリソグラフィ技術によ
り、レジストをパターニングし、エッチングマスクを形
成する。そして、このエッチングマスクを用いて、選択
的にＡｌ膜８及びＷ膜７をエッチング除去し、ショット
キー電極（７，８）を形成してＳＢＤ１を完成する。

【００４２】冒頭で述べたように、図１０及び図１１に
示す従来のトポロジーでは、ｐ型半導体領域１０２同士
の間隔がフォトリソグラフィ工程における露光量のばら
つき、エッチング工程におけるパターン変換差、拡散深
さのばらつき等の影響によりばらついた場合は、中性領
域ｂの面積や形状が大きく変化することの逆方向特性に
与える影響は、深刻であった。本発明の実施の形態に係
るＳＢＤ１では、ｐ型シリコン領域５を形成する工程に
おいて、選択的なイオン注入用のマスクや不純物の選択
気相拡散時のパターン形成に多少のずれが生じても、確
実に電界を緩和することが出来る。即ち、フォトリソグ
ラフィ工程、エッチング工程、拡散工程におけるプロセ
ス的な原因で、円形のｎ型シリコン領域３Ａの直径が多
少ばらついても、その内部が空乏層ａで効率良くピンチ
オフするトポロジーを採用しているので、製造プロセス
上の影響を受けにくい利点がある。円形のｎ型シリコン
領域３Ａの内部が完全にピンチオフするまでの逆方向電
圧が多少変化しても、ポテンシャルの一様性が維持出
来、逆方向特性に与える影響が小さいからである。

【００４３】（その他の実施の形態）以上、本発明の実
施の形態について説明したが、上記の実施の形態の開示
の一部おなす論述及び図面はこの発明を限定するもので
あると理解するべきではない。この開示から当業者には
様々な代替実施の形態、実施例及び運用技術が明らかと
なろう。

【００４４】例えば、上記の実施の形態では、ｎ型シリ
コン領域３Ａが円形状にシリコン基板４の表面（一方の
主面）で露出する例を示したが、図８に示すように、シ
リコン基板の表面に露出する複数のｎ型シリコン領域３
Ａを、平面形状が略正六角形に形成し、互いに隣接する
ｎ型シリコン領域３Ａの露出面の対向する辺同士が平行
をなすように、ハニカム形状に配置されている。なお、
このようにｎ型シリコン領域３Ａの露出形状が正六角形
である場合は、ｎ型シリコン領域３Ａの全体形状は六角
柱形状となり、互いに隣接するｎ型シリコン領域３Ａの
対向する面同士も平行をなす。この変形例における他の
構成は、上記した実施の形態と同様である。

【００４５】この変形例では、正六角形の各辺から内側
に拡がった空乏層の先端が互いにピンチオフした状態で
は、一部に中性領域が残存する。しかし、実際の実験結
果からすれば、この中性領域の寄与は少なく、ほぼ完全
に六角柱形の内部がピンチオフしているとみなせるよう
である。したがって、上記した実施の形態と略同様にｎ
型シリコン領域３Ａ内に空乏層ａを充たすための電界強
度を緩和出来ると共に、正六角形のトポロジーの採用に
より、ｎ型シリコン領域３Ａの占有面積を高めることが
出来る。このようにショットキ接合界面の面積効率がよ
くなるため、バリアメタル層７とｎ型シリコン領域３Ａ
とのショットキ接合界面を流れる電流量を大きくするこ
とが可能となる。又、六角形のｎ型シリコン領域３Ａの
大きさを変えることにより、耐圧制御を容易に行うこと
が可能となる。

【００４６】又、上記の実施の形態では、シリコン基板
と同じ導電型のキャリア不純物が低不純物密度で導入さ
れたエピタキシャル成長層をｎ型シリコン領域３Ａとし
たが、シリコン基板に直接ｐ型シリコン領域５を形成す
る構成としても良い。

【００４７】又、第１導電型としてｎ型を、第２導電型
としてｐ型を用いた場合を説明したが、導電型を全く反
対にしても良いことは勿論である。ｐ型シリコンに対す
るショットキー障壁を有する金属としては、Ａｌの他、
鉛（Ｐｂ），Ａｇ、ニッケル（Ｎｉ）等が使用可能であ
る。

【００４８】又、本発明では、シリコン以外の半導体材
料として、ガリウムヒ素（ＧａＡｓ）や炭化珪素（Ｓｉ
Ｃ）などの化合物半導体材料を用いることも可能であ
る。

【００４９】更に、上記の実施の形態では、活性領域６
Ａの近傍のフィールド酸化膜６の下部に沿って、ガード
リング領域１０を備える構成としたが、これに代えてダ
ブルガードリング構造や、フィールドリング構造、ＶＬ
Ｄ構造、ＳＩＰＯＳ構造などを設ける構成としても勿論
良い。

【００５０】このように、本発明はここでは記載してい
ない様々な実施の形態を含むことは勿論である。したが
って、本発明の技術的範囲は上記の説明から妥当な特許
請求の範囲に係る発明特定事項によってのみ定められる
ものである。

【００５１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、順方向電圧降下（オン抵抗）が低く、逆方向
特性の優れたショットキバリア半導体装置を実現するこ
とが出来る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）の断面図である。

【図２】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）におけるｎ型シリコン領域の表面露出形状を示す平
面図である。

【図３】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）の模式的な幾何学的形状を示す分解斜視図である。

【図４】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）におけるショットキ接合界面での順電流の流れる方
向を示す断面説明図である。

【図５】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）におけるｎ型シリコン領域に空乏層が充たされた状
態を示す断面説明図である

【図６】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）の順電圧特性と逆方向バイアス特性とを示す特性図
である。

【図７】本発明の実施の形態に係る半導体装置（ＳＢ
Ｄ）におけるｎ型シリコン領域に空乏層が漸次拡がる状
態を示す平面説明図である。

【図８】発明の他の実施の形態に係る半導体装置（ＳＢ
Ｄ）におけるｎ型シリコン領域の平面（露出）形状とｐ
型シリコン領域の平面形状を示す平面図である。

【図９】従来のＳＢＤの断面図である。

【図１０】従来のＳＢＤにおける（ｐ型）半導体領域の
形状を示す平面図である。

【図１１】従来のＳＢＤにおける（ｐ型）半導体領域の
他の形状を示す平面図である。

【図１２】従来のＳＢＤにおける（ｐ型）半導体領域同
士の間に空乏層が形成された状態を示す断面図である。

【図１３】従来のＳＢＤにおける（ｐ型）半導体領域同
士の間に空乏層が隙間を介して形成されている状態を示
す平面説明図である。

【符号の説明】

１ＳＢＤ３、３Ａｎ型シリコン領域（第１半導体領域）５ｐ型シリコン領域（第２半導体領域）７バリアメタル層（ショットキバリア用金属層）８表面電極層９裏面電極層

Claims

【特許請求の範囲】

【請求項１】第１導電型の第１半導体領域と、前記第１半導体領域の表面に形成され、且つ前記第１半
導体領域をその内部に島状に露出させるための複数の開
口部を有する第２導電型の第２半導体領域と、前記複数の開口部に露出した前記第１半導体領域の表面
に、前記第１半導体領域とショットキ接合をなすように
形成されたショットキ電極層とを備えたことを特徴とす
る半導体装置。
【請求項２】前記第２半導体領域は、前記第１半導体
領域よりも高不純物密度であり、前記ショットキ電極層
は、前記第２半導体領域に対してオーミック接触をなす
ことを特徴とする請求項１記載の半導体装置。
【請求項３】前記複数の開口部は、同一ピッチで２次
元的に配列されていることを特徴とする請求項１又は２
記載の半導体装置。
【請求項４】前記開口部は円形で、その直径は、ゼロ
バイアスにおいて内部に中性領域が残存するように設定
されていることを特徴とする請求項１〜３のいずれか１
項記載の半導体装置。
【請求項５】前記開口部は多角形で、その多角形の対
向する２辺間の距離は、ゼロバイアスにおいて内部に中
性領域が残存するように設定されていることを特徴とす
る請求項１〜３のいずれか１項記載の半導体装置。
【請求項６】前記多角形は、正六角形であることを特
徴とする請求項５に記載の半導体装置。
【請求項７】前記ショットキ電極層は、前記第１半導体領域に対してショットキ障壁を有し、且
つ前記第１半導体領域との金属学的反応性が弱いバリア
メタル層と、前記バリアメタル層よりも高電導性の表面電極層との２
層構造からなることを特徴とする請求項１〜６のいずれ
か１項記載の半導体装置。