[go: up one dir, main page]

JP2002303654A - 集積回路デバイス検査のための光結合システム - Google Patents

集積回路デバイス検査のための光結合システム

Info

Publication number
JP2002303654A
JP2002303654A JP2001390123A JP2001390123A JP2002303654A JP 2002303654 A JP2002303654 A JP 2002303654A JP 2001390123 A JP2001390123 A JP 2001390123A JP 2001390123 A JP2001390123 A JP 2001390123A JP 2002303654 A JP2002303654 A JP 2002303654A
Authority
JP
Japan
Prior art keywords
light
optical
test system
lens
fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001390123A
Other languages
English (en)
Other versions
JP4260393B2 (ja
Inventor
Kenneth R Wilsher
アール.ウィルシャー ケネス
Steven A Kasapi
エイ.カサピ スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of JP2002303654A publication Critical patent/JP2002303654A/ja
Application granted granted Critical
Publication of JP4260393B2 publication Critical patent/JP4260393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】 検査対象の半導体ICデバイス(DU
T)の互いに異なるターゲットを同時並行的にまたは高
速逐次的に顕微鏡の再整合を要することなく低コストで
レーザ光照射するICデバイス試験方法・システムを提
供する。 【解決方法】 光結合により集積回路(IC)を試験す
る方法およびシステム。この光学式システムは光ファイ
バと、取付具と、集束素子とを含む。また、集積回路を
取り付けた取付具にこの光学式システムの収容のための
チャネルを設ける。この取付具はヒートシンクとして作
用する。IC上の一つ以上の感光素子/ターゲットを、
各ターゲットに集束するように導いた光により精査す
る。この光により、試験プログラムの影響下で作動中の
ICにデータがラッチされ、そのICからテストパター
ン出力が得られ、そのテストパターン出力によってIC
が正しい動作状態にあるか否かを判定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は概括的には半導体集
積回路デバイスの光による試験システムおよび試験方法
に関し、より詳しくいうと集積回路デバイス上に区画さ
れた感光性ターゲットをそれらターゲットへの光ビーム
によりトリガしまたは精査するシステムおよび方法に関
する。
【0002】
【発明が解決しようとする課題】半導体集積回路(I
C)デバイスは、結晶シリコンなどのダイの内部に形成
し電子部品またはユニットとしてパッケージに納めた電
子回路である。
【0003】複雑な集積回路(IC)の試験には多様な
方法が開発されてきた。従来のIC試験方法は被検デバ
イス(DUT)入力端子に一連の試験ベクトル(電気信
号)を送り込み、それに対する応答(出力信号)を事前
発生ずみのデータの組と比較する。例えば、Schlumberg
er社製ITS9000KX型装置など通常のIC試験装置は特定
のディジタルテストパターンをDUTに送り込む。DU
Tはその入来信号に応答して出力信号を試験装置に送り
返す。次に、試験装置はこれらの出力信号を所期の応答
信号と比較し、不一致があった場合は不合格のフラグを
出力する。
【0004】ICがより複雑化するに伴って、上述の試
験方法により試験ベクトルおよびそれらに対する応答の
完全な組を発生することがほとんど不可能になった。こ
の問題に対する一つの解決方法はスキャンチェーンなど
チップ内蔵素子を用いた方法の導入である。スキャンチ
ェーン、すなわちシフトレジスタは、DUTに試験信号
を入力するとともにDUTからの出力信号を捕捉するの
に用いるチップ内蔵の回路である。より詳細に述べる
と、スキャンチェーンはICの一つの区画にシリアルに
データをロードして、その区画の入力ノードを既知の状
態にセットする。その区画からの応答、すなわち出力を
スキャンチェーンにラッチして試験プロセスをさらに円
滑化する。これによって、ICの互いに別々の部分の静
的論理機能を確認し試験できる。
【0005】スキャンチェーンによって低速のIC試験
は全体的に改善され円滑化されたが、スキャンチェーン
ではあらゆるICの内部の高速動作には対応できない。
例えば、高周波クロック発生器などのタイミング設定部
品を含む回路は、「飛行中の」内部ノードデータのスキ
ャンチェーン経由のロード動作およびラッチ動作を複雑
にする。したがって、二つ以上のノードでの電圧遷移の
チップ上の時間関係が従来のスキャンチェーン手法によ
るデータには正確に反映されない。
【0006】ICおよび関連デバイスにおけるこの問題
の解決策の一つの提案を発明者は特願2001−303
461明細書に記載した。その明細書において、チップ
内蔵データラッチへのトリガパルスとして光パルスを使
えることを示した。その構成によると、ICの選ばれた
ノードを光パルスでトリガしたラッチのデータ入力端子
に接続できる。光パルスは、ICの任意の部位の任意の
感光性ラッチに向け得る非常に正確なタイミング信号を
形成する。ラッチずみの状態をスキャンチェーン経由で
読み出す。光パルスはIC表面の互いに離れた位置の感
光性素子に導くことができるので、試験の反復によっ
て、これら互いに大きく離れた位置の選ばれたノードに
ついての試験データを、試験結果の時間関係が実際のチ
ップ内の電気的アクティビティを非常に正確に表すもの
と確信して収集できる。したがって、この試験方法を用
いて正確なクロック通路タイミング測定および論理通路
タイミング測定が可能になる。
【0007】上述のように光パルスを発生する光システ
ムとしてレーザ走査顕微鏡(LSM)が挙げられる。こ
の種の顕微鏡は例えばCheckpoint Technologies社から
市販されている。図1は一例として示す光システム10
およびDUT12の関連部分の断面図である。DUT1
2は、多層基板16にボールボンド18により電気的機
械的に結合した半導体デバイス14を含む。多層基板1
6と試験システム多層印刷配線基板15との間の信号配
線および電力供給配線をコンプライアント接続17によ
り形成する。デバイス14は内部に二つ以上の回路素子
(またはターゲット)22を形成した半導体基板(ダ
イ)20を含む。一般に、光システム10は光ビーム2
8を感光性素子/ターゲット22に集束させるための一
つ以上のレンズ26を有する顕微鏡24から成る。
【0008】IC表面上の種々のターゲット22を観察
できるようにし、またそれらターゲット22を光パルス
で照射できるようにするために、DUT12の付属のカ
バー板またはヒートシンクは除去する必要がある。しか
し、試験中のDUT12の動作を維持するには加熱防止
用のヒートシンク作用を確保する必要がある。
【0009】そこで、感光ターゲットの位置の上の基板
20の裏側の区画部分だけを露出させた代替のヒートシ
ンク構成30を利用することもできる。DUT12の基
板20の露出部を鏡面仕上げにして反射防止膜を形成す
るのが望ましい。
【0010】動作の際には、光ビームまたは光パルス2
8は一つ以上のレンズ26を通過してシリコン基板20
に達しターゲット22に集束される。ターゲット22は
通常1マイクロメートル以下のごく小さい垂直方向の広
がりを備える。解像度を上げるために、レンズ26は開
口数の大きいレンズで構成し、シリコン基板にごく近接
して配置する。したがってヒートシンク30はごく薄く
形成しなければならない。上述のとおり、この構成によ
って、DUT12の感光性素子22の光による精査がダ
イ上の特定の試験部位対応のヒートシンク構成30の孔
を通じた光パルスの集束によって可能になる。
【0011】IC試験に光パルスを用いる上述の方法は
操作の容易性やタイミングの正確性など従来の方法に比
べて多数の利点を備える。しかし、顕微鏡24からIC
基板上のターゲットに導ける光パルスは一つずつである
ので、顕微鏡の向きの再整合を要することなくDUT上
の二つ以上の互いに異なるターゲットを同時並行的に、
または高速逐次的に精査する低コストのシステム/方法
が得られれば有用である。また、良好なヒートシンクを
つけた状態でDUTを試験できるシステムおよび方法が
求められている。LSMおよび複雑なヒートシンクを不
要にすると、DUTをコンピュータボードなど実際のシ
ス動作環境で動作させながら光による精査を行うことが
できる。
【0012】
【課題を解決するための手段】上述の諸点を考慮して、
この発明の方法および装置はDUT上の多様なターゲッ
トを個々に精査できる試験システムを提供する。実施例
は、顕微鏡の向きの再整合を要することなくDUT上の
多様なターゲットを同時並行的にまたは高速逐次的に精
査できる試験システムを提供する。
【0013】上述の利点およびそれら以外の利点を光に
よるIC試験のための本発明の方法および装置はもたら
す。この光による試験システムは光ファイバ、機械式軸
合わせ取付具、および光集束素子を含む。この試験シス
テムの光ファイバは基部端で光源に光結合する。ファイ
バは整合取付具に区画した孔を通じて延びるようにして
あり、それによってIC上の一つ以上の感光性ターゲッ
トとほぼ位置整合するようになっている。コンピュータ
により作成したホログラフィ光学素子(CG−HO
E)、DUTに近接配置したレンズ、ファイバの末端な
どの集束素子は、ファイバから出てくる光ビームをIC
上の感光素子に集束する形状を備える。
【0014】光ファイバと軸合わせ取付具と光学素子の
組合せから成る集束素子とを含む光による試験装置もこ
の発明は対象としている。より詳細にいうと、光素子の
組合せは一つ以上のレンズと、ゾーン板と、一つ以上の
レンズと、CG−HOEまたは二つ以上のレンズとを含
む。それら光素子はDUT内部にもDUTとは別個にも
形成できるが、いずれも感光素子と軸合わせした状態で
形成する。
【0015】DUTの中のICの試験をそのDUTのヒ
ートシンクに設けたファイバ軸合わせ孔に光ファイバを
挿入することによって行うIC試験方法もこの発明は想
定している。光源からの光をファイバの基部端に加え
る。ファイバの末端から光が放射される際に集束素子で
その光をコリメートし、そのコリメートした光をIC上
の感光性ターゲットに集束させる。DUTにデータをラ
ッチし、テストパターンを形成してICの正規動作の確
認に用いる。
【0016】基部表面と末端部表面とを備える半導体基
板を含む電気部品も本願発明の対象物として想定してい
る。一つ以上の相互接続コンタクトおよびその関連の感
光性素子をその基板の末端部表面に配置する。また、一
つ以上の光集束素子をその基板の基部表面に接して感光
素子と位置合わせして保持する。そのデバイスの使用中
または試験中に生じた熱を消散させるために基部表面に
ヒートシンクを接触させて保持することができる。
【0017】上述の光学系は固体光学系、ゾーン板、屈
折素子、汎用コンピュータにより形成したホログラム板
またはこれらの組合せで構成できる。
【0018】
【発明の実施の形態】図2aはこの発明の一つの実施例
によるDUT40および光学式IC試験システム42の
一部の断面を示す。光学式IC試験システム42は光フ
ァイバ44と、透明基板46と、集束素子48と、ファ
イバ44の末端を強固に保持して軸合わせ取付具60へ
のファイバ44の挿入を円滑化する管または口環50と
を備える。軸合わせ取付具60はDUT40のターゲッ
ト部位58に対応し軸合わせした一つ以上の孔62を備
える(あとで詳述する)。ファイバ44を通す管50は
取付具60の孔62に正確にはめ合わされる。集束素子
48はファイバ44の末端の近傍に配置し、光源(図示
してない)はファイバ44の基部端の近傍に位置づけ
る。管の外形は約0.5乃至2.0mmである。
【0019】光ファイバ44は一般にガラス、溶融シリ
カ、プラスチックなどの慣用の透明材料で構成する。フ
ァイバ44は、光源(図示してない)から集束素子48
への光の伝達のための導管として用いる。光源は連続は
レーザまたはパルス動作レーザで構成できるが、それら
に限られない。
【0020】DUT40はICダイと一つ以上の相互接
続用金属配線層とを通常含む。より詳細に述べると、D
UT40はシリコンその他の半導体材料から成るダイ5
2と、パッケージ56上に形成したボールボンドその他
の相互接続コンタクト54と、金属コンタクトパッド5
5と、ターゲット58(コンプライアント相互接続およ
び印刷配線板は図示してないがICの動作には必要とな
る)。ターゲット58の各々はDUT40内のIC側の
被検接続点またはノードに接続した感光素子に対応す
る。DUT40の詳細は上記特願2001−30346
1明細書に記載してある(その記載内容をこの明細書に
組み入れる)。
【0021】この発明の感光素子、すなわちターゲット
は、シュミットトリガ回路(図示してない)の入力端子
に電気的に接続したダイオード(図示してない)で構成
できる。このトリガ回路の出力端子はDフリップフロッ
プ回路その他のラッチデバイスのクロック入力端子に接
続する。そのDフリップフロップその他のデータラッチ
デバイスのD入力端子には慣用のIC回路(図示してな
い)の論理回路(ノード)からの信号を加える。Dフリ
ップフロップ回路のQ出力端子はスキャンチェーンなど
の出力デバイスに接続する。
【0022】DUT40に関連づけた軸合わせ取付具6
0は良好なヒートシンクとしても作用する。すなわち、
軸合わせ取付具60はアルミニウム、銅その他の熱伝導
率の大きい材料で構成する。基板52で発生した熱は透
明基板46を通じて取付具/ヒートシンク60に伝導す
る必要がある。したがって、基板46にはサファイアや
ダイアモンドなど熱伝導率の大きい材料が望ましい。し
かし、このデバイスの取付具60も、ヒートシンク60
の末端部表面64から基部表面66に延びる一つ以上の
スルーホールまたはチャネル62を区画している。一つ
の実施例では、この発明の試験デバイスを収容できるよ
うに一つ以上の孔62を備えた形でヒートシンク60を
製造する。それら孔62の各々の位置は後述のとおりタ
ーゲット58の位置にほぼ対応する。
【0023】一つの実施例では、集束素子48はゾーン
板構成または位相板構成を備える。ゾーン板は、入射光
のごく一部だけが伝搬するように不透明領域および透明
領域を備えるほぼ平面状の光学層から成る。位相板は、
特定の領域の透過光がそれ以外の領域の透過光に比べて
大きい位相遅延を受けるように形成した複数の領域を備
えるほぼ平面状の光学層から成る。ゾーン板または位相
板48は当業者に周知のスクライビング手法で作成でき
る。ゾーン板または位相板48はコンピュータ利用によ
るホログラム光学素子(CG−HOE)で作成すること
もできる。この光学素子は回折光学素子(DOE)とし
ても周知である。CG−HOEを光伝達素子として用い
た場合の一つの利点は、ダイアモンドヒートシンク/基
板46と協動してDUT40上の任意の一点または複数
の点に光を集束できることである。、したがって、いく
つかのターゲット部位58を単一のレーザビームまたは
パルスで同時並行的に照射できる。なお、CG−HOE
が正しく機能するには光ビーム伝達用の光ファイバケー
ブル44は単一モード光ファイバで構成しなければなら
ない。
【0024】ゾーン板または位相板の作成は、DUT4
0でほぼ任意の形状に光を集束するコンピュータ作成ホ
ログラム光学素子の利用により一般化できる。回折光学
素子の作成は、ホログラム板の量産に用いるマスタホロ
グラムの作成による。
【0025】コンピュータ利用によるホログラムは、単
一モード光ファイバ44の出力ビームとターゲット部位
58とにより形成される回折または干渉パターンを計算
することによって形成する。そのパターンを、当業者に
周知のとおり、単一のターゲット部位について計算す
る。所要のターゲット点の各々について、回折像を計算
する。個々の回折像の振幅を加算して全ターゲット点を
符号化する回折像を形成する。全体の回折像を計算した
のち、振幅の各々を2乗して干渉パターンを形成し、次
に当業者に周知の離散的閾値処理手法を適用する。一つ
の実施例では、適当なレジストに電子ビームマスク描画
手法を適用してホログラムマスクをまず作り、次にその
レジストをエッチングして不透明材料にパターンを作
る。最新のIC製造技術との両立性を確保するようにシ
リコンの直接エッチング手法を用いることもできる。
【0026】直接エッチング手法は、電子ビームまたは
レーザビームのフォトレジストへの照射によりホログラ
ムを基板に直接に描画する過程を含む。しかし、電子ビ
ームによる直接描画は、とくにホログラム作成量が多い
場合は、長時間を要する。代替手段として、マスクをま
ず作成しそれによって多数のHOEを複製することもで
きる。電子ビームによりマスクパターンを基板上に描画
し、それによってマスタマスク組を作成する。そのマス
ク組は2進式でもグレースケールでも差し支えない。次
に、そのマスタマスク組によって、ポリマ材料でホログ
ラムを作る。パターンを描画したあとフォトレジストを
現像する。次に、現像したパターンをマスタとして用い
てコンピュータ利用によるホログラムの多数の複製をポ
リマーまたはプラスチック基板に形成し、それをシリコ
ン表面に接着する。
【0027】図2bに示した代わりの実施例では、ホロ
グラムをDUT40のシリコン基板52への直接エッチ
ングにより形成する。マスク68を電子ビーム描画その
他の周知の手法により作成したのち、ホログラムパター
ン70を通常のシリコンエッチング手法によりDUT4
0の基板52に転写する。周知のシリコンエッチング手
法は薄くして鏡面仕上げしたDUT40にレジスト70
をスピン塗布する過程を含む。パターンをレジスト72
に集束するのにレンズ系74を用いる。フォトレジスト
72を紫外線76に露光したのち適宜現像する。材料5
2の部分をエッチングで除去してホログラム70を形成
し、残余のレジスト72を除去する。このようにして形
成されたエッチングずみのパターン(図4bにその一例
を示す)は、単一モード光ファイバ44(図示してな
い)からのビームで直接に、または光ファイバによる拡
散のあとコリメートして照射すると所望の結像点を生ず
る。
【0028】図2aを参照すると、HOE基板46にお
けるHOE48をDUT基板52と接触状態で保持した
一つの実施例が示してある。シリコン基板52は、ダイ
アモンドやサファイアなど光透過率も熱伝導率もともに
大きい材料で構成したHOE基板46と良好な接触を保
つように、薄くして鏡面仕上げしてある。光システム4
2は互いに独立に制御した単一モード光ビームを伝達す
る。この光は光ファイバ44経由でシステム42に送り
込まれる。光はファイバ44を通ってHOE基板46に
導かれる。図2aに示すとおり、HOE46通過中に拡
がる。HOE基板46の表面にパターン形成されたCG
−HOE/ゾーン板48がファイバ44からの光を回折
させて、DUT40ターゲット部位58に集束させる。
【0029】上記CG−HOE/ゾーン板パターンおよ
び基板46はダイ52上で組み立ててあるが、CG−H
OE/ゾーン板パターンはダイ52から取付具60への
熱の伝達を妨げることはない。すなわち、その厚さはマ
イクロメータのオーダであり、しかも熱抵抗はごく小さ
いからである。銅やアルミウムなど適切な材料を選ぶこ
とによって、取付具60の全体の構造および機能でDU
T62試験時の熱放散を確保できる。取付具60に多数
のファイバ軸合わせ用孔62を設けた場合も同じであ
る。
【0030】図3はこの発明による試験装置および方法
の全体の構成を示す。正しく軸合わせしたHOE基板4
6(図示してない)を取り付けたDUT40を試験用取
付具86のソケット85に保持してある。一般に、DU
T40にはワークステーション(コンピュータ)Aの制
御下のシステムメモリに格納したデータで定まるテスト
系列を送り込む。ワークステーションAはテスト系列発
生器88にコマンドを送る。発生器88は試験ヘッド8
7にテスト系列信号を送り、この試験ヘッド87からD
UTソケット85取付先の負荷ボード84経由でDUT
40に正しい時間信号および振幅信号を送る。電子回路
90の中の遅延発生器をワークステーションBでセット
アップし、遅延値をテスト系列発生器88からの出力で
トリガする。この遅延発生器の出力でレーザ92をトリ
ガし、それによって軸合わせ取付具60の中の孔62に
挿入した一つ以上の光ファイバ44経由で光パルスを供
給し、これら光パルスでDUT40内部の感光素子を活
性化する。これら光ファイバ44の内の一つの光ファイ
バ94は電子回路90に帰還して遅延発生器出力とレー
ザパルスとの間のジッタを測定し最終測定値から誤差を
除去できるようにしている。光パルスはDUT40の内
部のノードのいくつかを内部ラッチの状態にラッチす
る。これら内部ラッチの状態はワークステーションAか
らスキャンチェーン経由で読み出すことができる。レー
ザパルスでラッチしたノードの論理出力波形は、ワーク
ステーションAまたはBで種々の遅延設定によるテスト
系列の反復により再構成して表示できる。試験用取付具
86および周辺部品の詳細については上述の特願200
1−303461明細書に記載してある。
【0031】慣用の試験システムと対照的に、この発明
の光システム42は多様な構成で利用できる。例えば、
図2aに示した(縮尺表示ではない)比較的厚い取付具
60はこの取付具60の特徴が光学的な制約を受けるこ
とがなくしたがって実効的なヒートシンクとしても作用
することを示している。
【0032】CG−HOE/ゾーン板構成48はシリコ
ン基板52の表面上の原位置または薄い基板上のターゲ
ット58のすぐ上の位置に形成できる。ターゲット部位
58全部の位置をDUT40のレイアウトファイルを調
べることにより見出すことができるので、上述の機能は
容易に達成できる。
【0033】DUT40の製造過程において、CG−H
OE/ゾーン板48の各々はDUT40のダイ52の一
部として形成することもでき、上述のとおり別個の部品
としてダイ52に付けることもできる。ゾーン板48は
DUT40のターゲット58と目合せして配置する。慣
用のDUT40を上述のとおり一つ以上のCG−HOE
/ゾーン板48を含むように変形することもできる。よ
り詳しくいうと、DUT40のヒートシンクを除去し
て、一つ以上のファイバ目合せ孔62を備えるように変
形することもできる。また、一つ以上のCG−HOE/
ゾーン板48を上述の製造技術によりダイ52に加える
こともできる。次にヒートシンクをダイ52に移動させ
てヒートシンクの孔62がCG−HOE/ゾーン板48
およびDUT40のターゲット58と目合わせされるよ
うにするのである。その場合のDUTは試験用に適宜加
工変形した標準ICで差し支えないものと理解された
い。CG−HOE/ゾーン板およびその関連の目合せ取
付手段を標準IC全部に設けて実際の試験はそれらIC
の一部について行うようにすることもできる。
【0034】図2aの光学式試験システムの構成はファ
イバ44からの光を感光素子58に集束させる単一HO
E48の実施例を示している。この構成では、取付具6
0の中のファイバの端の正確な位置がビーム集束の位置
をほぼ決める。ファイバからの光を予め正確にコリメー
トしてある場合はファイバ位置定めの誤差許容度はずっ
と大きくなる。
【0035】この光学式試験システムの代替的実施例を
図4aに示す。この実施例はファイバ軸合わせ管50に
付けたレンズまたはHOE93を備える。ファイバ44
および管の組立体の取付具60への挿入の前に、正確に
コリメートした光ビームを得るように管50内における
ファイバ端およびレンズの位置定めを慎重に行う。ファ
イバ44から出る光ビームをレンズまたはHOE板93
により平行ビーム95にする。単純な幾何光学で周知の
とおり、取付具60の軸合わせ孔62の横方向の小幅な
動きはビーム焦点の位置に何ら影響しないことは明らか
である。同様に、孔62内におけるファイバ/管組立体
の縦方向の偏位もビーム焦点の縦方向の位置にはほとん
ど影響しない。
【0036】ゾーン板を用いたこの発明の一つの実施例
では、ゾーン板48の環82および80の量および寸法
が図4bに示すとおりダイ52の厚さに応じて変動す
る。すなわち、ダイ52が焦点までの距離を左右するか
らである。一般に、環の寸法および量は特定のダイ52
に基づいて計算する。ゾーン板については、ゾーン板4
8の透明領域82全体からの光が同相でターゲットに到
達して、ゾーンパターンの中心でダイ52の厚さ方向の
ある深さの点で焦点を結ぶように寸法を定める。
【0037】例えば、DUT40のダイ52が屈折率
3.5のシリコンから成り、光がコリメートずみのレー
ザ光パルスであり、その波長が空気中で1.064マイ
クロメートル、シリコン中で0.304マイクロメート
ルであるとする。また、ダイの厚さは400マイクロメ
ートルであり、ゾーン板48がダイ52の末端表面で焦
点を結ぶような形状を備えるものとする。図4cに示す
とおり、ゾーン端は半径Rであり、光経路長は直接経路
の場合のdから1/4λ、3/4λ、5/4λ、・・
・、n/4λのように半波長ピッチで変わる。したがっ
て、半径Rはピタゴラスの定理により次式、すなわち で与えられる。ここで n=1,3,・・・,15、λ=
0.305、d=400である。
【0038】算出結果は次のとおりである。 これらの算出結果は半径Rをマイクロメートルで示し、
R1は内側透明領域の半径であり、R2は第1の不透明
領域の外径であり、R3は第2の透明領域の外径で以下
同様となる。
【0039】上述のとおり、CG−HOE/ゾーン板4
8は光を回折させ、その光がダイ52を通過して感光素
子58の焦点に達するように作用する。感光素子58は
入射光に応答して電流出力を生じ、その出力DUTまた
はその中の特定の回路と関連づけられた出力となる。集
束素子、すなわちCG−HOE/ゾーン板48には上記
以外の構成も可能である。例えば、図5に示すとおり、
単一のCG−HOE/板48と一つ以上のレンズ96と
を用いて回折光をDUT40に集束することもできる。
コリメートずみのレーザ回折光ビームをレンズ96で入
射させる。CG−HOE板48で一次回折光ビームを生
じ、それら一次回折光ビームをレンズ96でDUT40
上の拡散層のターゲット部位58に対応する一連のスポ
ットに変換するようにCG−HOE板48を構成する。
CG−HOE48を傾けることによって、互いに異なる
回折像、したがって互いに異なるスポットパターンをD
UT40上に形成できる。互いに異なるスポットパター
ンを、入力レーザビーム98に対してCG−HOE板4
8を傾けることによりCG−HOE48内で符号化でき
る。
【0040】図5においてはCG−HOE板48をレン
ズ96の手前に配置しているが、このCG−HOE板4
8はレンズ96の後段に配置することもできる。また、
光ファイバからの光をコリメートずみのレーザ光ビーム
98の代わりに用いることもできる。その場合は光学素
子の特性を必要に応じて変える。
【0041】図6に示したもう一つの実施例において
は、CG−HOE/ゾーン板構成の代わりに集束素子と
して追加のレンズ100を用いる。好ましくはシリコン
で構成したこのレンズ100をDUT40のダイ52に
付ける。この種のレンズ68の一例は浸漬レンズであ
る。浸漬レンズは光学的結合の相手の光学素子と同じ屈
折率を有するレンズである。この種のレンズは光効率
(開口数)を高め描画の画質を高める。シリコン製浸漬
レンズをここには開示しているが、浸漬ゾーン板など同
様の種類の多様な素子を利用できる。
【0042】一つの実施例のデバイスでは浸漬レンズ1
00の屈折率はDUT40のダイ52の屈折率と同じで
ある。浸漬レンズ100を薄い粘着剤層(図示してな
い)によりDUT40のダイ52に接着する。レンズ1
00は性能最適化のためにDUT40の感光素子58に
対して正確に位置定めする。上述の場合と同様にヒート
シンク60をダイ52に付着させてヒートシンク60の
ファイバ軸合わせ孔62が各浸漬レンズ100およびD
UT40の感光素子58と軸合わせされるようにする。
DUT40の試験のために、ファイバ44およびコリメ
ーション用レンズ96を含む管50を上述のとおり孔6
2の各々に挿入して光パルスを伝達する。この光によっ
てDUT40の多様な部位を精査して回路性能および動
作性能を試験する。
【0043】さらにもう一つの実施例では浸漬レンズ1
00をダイ52の一部として構成する。図7に示すとお
り、浸漬レンズ100をダイ52の基部102に形成す
る。ダイ52に直接にレンズ100を形成するには、研
磨プロセスその他のプロセスを用いる。DUT40のダ
イ材料からレンズ100を研磨で形成するプロセスは、
材料変動に起因する不都合な散乱光の発生を最小に抑え
るだけでなく、レンズ100の光学的特性を用途に適合
させる。また、このプロセスによって形成したレンズ1
00は、DUT40の製造組立時に周囲のダイ52によ
り保護され損傷を受けない。
【0044】図8に示したさらにもう一つの実施例で
は、浸漬レンズ100を光ファイバ44収容の管50の
末端に付けてある。一滴の高屈折率油(図示してない)
をシリコンダイ52の基部表面に付けてある。この油の
屈折率をシリコンの屈折率とほぼ等しくするのが好まし
い。浸漬レンズ100をこの油滴に浸漬してその油の大
部分がレンズ100とシリコンダイ52との間から除か
れるようにする。したがって、試験システム内で光パル
スを伝達する際にこの構成は伝達効率を高め解像度を高
めることができる。
【0045】光の大部分はDUT40で吸収されるが一
部はターゲット58で反射されて入射光ビームの経路沿
いに戻る。より詳細に述べると、反射された光はレンズ
によりファイバ44に再集束されそのファイバ44の末
端から出る。この反射光を光検出器などの適当な手段に
集めて分析することもできる。例えば、反射光の強度を
予め捕捉ずみの反射光レベルと比較してターゲットにお
ける集束が正しいか否かをチェックできる。また、レー
ザ光源とファイバとの間の光結合が正しいか否かの判定
にも上記反射光を利用できる。上記以外の分析も可能で
ある。
【0046】上述のとおり、CG−HOE/ゾーン板は
一つの入力光ビームをいくつかの位置に集束させたりい
くつかのスポットに分割したりすることを可能にする。
管50の末端とヒートシンク60とは基板46と密着さ
せる。管50およびヒートシンク60の表面は平坦であ
って表面46との良好な接触を確保する鏡面仕上げが可
能である。界面の影響を抑えるように光学接着剤や屈折
率整合油を用いることもできる。
【0047】図9aおよび図9bは多ファイバ光試験シ
ステム104と複数の感光性ターゲット58を有するD
UT40とを示す。より詳細に述べると、図9bはDU
T40のダイの表面に配置したターゲット部位58の平
面図を示す。この構成においては、複数の光トリガ信号
を複数のファイバ44経由でダイ上の複数の部位に伝達
する。この多ファイバ光試験装置は、光パルスサブシス
テム(図示してない)などの光源に基部端を結合した一
つ以上の光ファイバを含む。この実施例における個々の
光システムの各々は上述の光システムまたはそれら光シ
ステムの組合せで構成できる。したがって、図9aに示
すとおり、DUT40のヒートシンク構造60に位置す
る各ファイバ軸合わせ孔62に各光システムを挿入す
る。これら光システムのトリガ動作は、試験フォーマッ
トおよび手順に応じて同時並行的にも、区画ごとにも、
個々にも行うことができる。上述のとおり、光は各光シ
ステム内を伝搬しDUT40の感光素子58に集束され
る。光パルスによりDUT40にデータをラッチし、I
C動作確認のためのテストパターンの発生をトリガす
る。
【0048】この発明の方法および装置を特定の実施例
および応用分野について上に述べてきたが、当業者には
この出願の請求項記載の発明の範囲から逸脱することな
く上記以外の実施例や変形を想到できよう。したがっ
て、明細書および図面の記載は例示だけを目的とするも
のであって限定を意図するものではないことを理解され
たい。
【図面の簡単な説明】
【図1】代替のヒートシンク構成を有する被検デバイス
(DUT)と光学式IC試験システムの一例の概略的断
面図。
【図2a】この発明によるDUTおよび光学式IC試験
システムの断面図。
【図2b】この発明による試験用取付具および光システ
ムの斜視図。
【図3】この発明による試験システムの概略図。
【図4a】この発明によるDUTおよび光学式試験シス
テムの代わりの実施例の断面図。
【図4b】この発明によるゾーン板の上面図。
【図4c】ゾーン板環計算の図解。
【図5】この発明によるDUTおよび光学式試験システ
ムのもう一つの実施例の断面図。
【図6】この発明によるDUTおよび光学式試験システ
ムのさらにもう一つの実施例の断面図。
【図7】この発明によるDUTおよび光学式試験システ
ムのさらにもう一つの実施例の部分断面図。
【図8】この発明によるDUTおよび光学式試験システ
ムのさらにもう一つの実施例の断面図。
【図9a】この発明によるDUTおよび光学式試験シス
テムの断面図。
【図9b】この発明によるDUTの上面図。
【符号の説明】
10 光による半導体集積回路デバイス試
験装置 12 検査対象の半導体集積回路デバイス
(DUT) 14 半導体デバイス 16 多層基板 18 ボールボンド 20 半導体基板 22 感光素子/ターゲット 24 顕微鏡 26 レンズ 28 光ビーム 30 ヒートシンク構造 40 DUT 42 光システム 44 光ファイバ 46 透明基板 48 集束素子 50 管 52 ダイ 54 相互接続コンタクト 56 パッケージ 58 ターゲット 60 取付具 62 軸合わせ孔 68 マスク 70 ホログラムパターン 72 フォトレジスト膜 74 レンズ系 76 紫外光線 80、82 ゾーン板48のリング 84 負荷ボード 86 試験用取付具 88 試験系列発生器 90 電子回路装置 92 レーザ装置 93 レンズまたはホログラフィ光学素子
(HOE) 95 平行ビーム 96 レンズ 98 レーザ光ビーム 100 追加のレンズ 102 基部 104 多ファイバ光学式試験システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン エイ.カサピ アメリカ合衆国 カリフォルニア州 94114 サンフランシスコ,カストロ ス トリート 651 Fターム(参考) 2G011 AA01 AB10 AE03 AF06 AF07 2G132 AA00 AC14 AF14 AF15 AG00 AH04 AL00 AL11

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】被検デバイスの光学式試験システムであっ
    て、 被検集積回路に取り付けた取付具と、 前記取付具内に保持され基部端を光ビーム発生用光源に
    光学的に結合された光ファイバであって、前記被検デバ
    イスと光学的な軸合わせ状態で前記取付具に保持されて
    いる光ファイバと、 前記光ファイバに光学的に結合され前記光ビームを前記
    集積回路上の感光ターゲットに集束させる形状を備える
    集束素子とを含む光学式試験システム。
  2. 【請求項2】前記取付具が前記集積回路のためのヒート
    シンクとして作用する請求項1記載の光学式試験システ
    ム。
  3. 【請求項3】前記光源がレーザである請求項1記載の光
    学式試験システム。
  4. 【請求項4】前記集束素子がコンピュータの発生したホ
    ログラフィ光学素子(CG−HOE)である請求項1記
    載の光学式試験システム。
  5. 【請求項5】前記集束素子がゾーン板である請求項1記
    載の光学式試験システム。
  6. 【請求項6】前記集束素子がレンズである請求項1記載
    の光学式試験システム。
  7. 【請求項7】前記集積回路上の感光性ターゲットに前記
    ビームを集束させるように前記集束素子と組み合わせて
    位置づけた一つ以上のレンズをさらに含む請求項1記載
    の光学式試験システム。
  8. 【請求項8】取付具に取り付けた動作中の集積回路を備
    える被検デバイスを試験する方法であって、 光ファイバを前記取付具に区画された孔に挿入する過程
    と、 光源からの光を前記光ファイバの基部端に導く過程と、 前記光ファイバの末端を前記光が出る際にその光を前記
    集積回路の感光素子に集束させ、それによって前記集積
    回路にデータをラッチする過程とを含む方法。
  9. 【請求項9】前記感光素子で反射した光を前記ファイバ
    の基部端で捕捉する過程をさらに含む請求項1記載の光
    学式試験システム。
  10. 【請求項10】前記取付具が前記被検デバイスに対する
    ヒートシンクとして作用する請求項1記載の光学式試験
    システム。
  11. 【請求項11】前記光を前記感光素子に正しく集束させ
    るように前記反射光を分析する過程をさらに含む請求項
    9記載の光学式試験システム。
  12. 【請求項12】前記光が前記ファイバに正しく結合され
    ているか否かを判定するように前記反射光を分析する過
    程をさらに含む請求項9記載の光学式試験システム。
  13. 【請求項13】被検集積回路の取付具であって内部に区
    画された孔、すなわち管を通す孔を備える取付具と、 前記取付具の中に収容され基部端を光源に光学的に結合
    した光ファイバと、 前記光ファイバからのビームをコリメートするように前
    記管の末端に配置した第1のレンズと、 前記管の前記末端に前記第1のレンズとは離して取り付
    けられ、前記光を前記集積回路に集束させる第2のレン
    ズとを含む光学式試験システム。
  14. 【請求項14】前記第1のレンズがコリメーション用の
    レンズである請求項13記載の光学式試験システム。
  15. 【請求項15】前記第2のレンズが浸漬レンズである請
    求項13記載の光学式試験システム。
  16. 【請求項16】基部表面および端部表面を有する半導体
    基板と、 前記基板の前記端部表面にある一つ以上の相互接続コン
    タクトおよびその関連の感光素子と、 前記基板の前記基部表面に接触状態にあり前記感光素子
    の一つと軸合わせ状態にある一つ以上の光集束素子と、 前記光集束素子と接触状態にある取付具とを含む装置。
  17. 【請求項17】前記光集束素子がCG−HOE板である
    請求項16記載の装置。
  18. 【請求項18】前記光集束素子がゾーン板である請求項
    16記載の装置。
  19. 【請求項19】前記光集束素子がレンズである請求項1
    6記載の装置。
JP2001390123A 2000-12-21 2001-12-21 集積回路デバイス検査のための光結合システム Expired - Fee Related JP4260393B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/746,618 US6985219B2 (en) 2000-12-21 2000-12-21 Optical coupling for testing integrated circuits
US09/746618 2000-12-21

Publications (2)

Publication Number Publication Date
JP2002303654A true JP2002303654A (ja) 2002-10-18
JP4260393B2 JP4260393B2 (ja) 2009-04-30

Family

ID=25001617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390123A Expired - Fee Related JP4260393B2 (ja) 2000-12-21 2001-12-21 集積回路デバイス検査のための光結合システム

Country Status (6)

Country Link
US (2) US6985219B2 (ja)
JP (1) JP4260393B2 (ja)
KR (1) KR20020050743A (ja)
DE (1) DE10162222A1 (ja)
FR (1) FR2824640B1 (ja)
TW (1) TW525307B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047833A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519248B2 (en) 2000-03-16 2009-04-14 Lightsmyth Technologies Inc Transmission gratings designed by computed interference between simulated optical signals and fabricated by reduction lithography
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법
KR20030056573A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 고체 결상 렌즈의 경사각 측정 장치
US6823582B1 (en) * 2002-08-02 2004-11-30 National Semiconductor Corporation Apparatus and method for force mounting semiconductor packages to printed circuit boards
US7030977B2 (en) * 2003-05-06 2006-04-18 Visteon Global Technologies, Inc. Non-contact optical system for production testing of electronic assemblies
EP1665362A2 (en) * 2003-08-25 2006-06-07 Tau-Metrix, Inc. Technique for evaluating a fabrication of a semiconductor component and wafer
GB0406665D0 (en) * 2004-03-25 2004-04-28 Melexis Nv Testing intergrated circuits
US20070278666A1 (en) * 2004-04-13 2007-12-06 Jean-Charles Garcia Method for Production of Electronic and Optoelectronic Circuits
US20070007637A1 (en) * 2004-08-12 2007-01-11 Marinov Valery R Multi-layered substrate assembly with vialess electrical interconnect scheme
US7349599B1 (en) 2005-03-14 2008-03-25 Lightsmyth Technologies Inc Etched surface gratings fabricated using computed interference between simulated optical signals and reduction lithography
TW200717678A (en) * 2005-05-05 2007-05-01 Koninkl Philips Electronics Nv Method for analyzing an integrated circuit, apparatus and integrated circuit
US8068709B2 (en) * 2005-09-12 2011-11-29 Lightsmyth Technologies Inc. Transmission gratings designed by computed interference between simulated optical signals and fabricated by reduction lithography
US8245080B2 (en) * 2009-03-19 2012-08-14 International Business Machines Corporation Model-based testing of an application program under test
JP5314634B2 (ja) * 2010-05-17 2013-10-16 株式会社アドバンテスト 試験装置、試験方法、およびデバイスインターフェイス
US8456185B2 (en) * 2010-08-17 2013-06-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Test adapter and method for achieving optical alignment and thermal coupling thereof with a device under test
US20120286818A1 (en) * 2011-05-11 2012-11-15 Qualcomm Incorporated Assembly for optical backside failure analysis of wire-bonded device during electrical testing
US9383342B1 (en) 2012-06-19 2016-07-05 The Boeing Company Ultrasound inspection system for inspecting a test object with non-planar features
US9250213B1 (en) 2011-06-14 2016-02-02 The Boeing Company Ultrasound inspection system for inspecting a test object with non-planar features
WO2013101112A1 (en) 2011-12-29 2013-07-04 Intel Corporation Two-dimensional, high-density optical connector
WO2013101184A1 (en) 2011-12-30 2013-07-04 Intel Corporation Optical i/o system using planar light-wave integrated circuit
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US10230458B2 (en) 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
CN109849083A (zh) * 2017-11-30 2019-06-07 得力富企业股份有限公司 电路板裁切设备
US10173246B1 (en) * 2018-05-30 2019-01-08 Nanotronics Imaging, Inc. Systems, apparatus, and methods for sorting components using illumination
US11378551B2 (en) 2019-05-01 2022-07-05 Northrop Grumman Systems Corporation Inspection devices with laser emitters and optical microphones, and related systems and methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US160407A (en) 1875-03-02 Improvement in umbrellas
US4627731A (en) * 1985-09-03 1986-12-09 United Technologies Corporation Common optical path interferometric gauge
US5152962A (en) * 1988-07-22 1992-10-06 Ord Corp. Immunoassay apparatus
US5751159A (en) 1995-09-05 1998-05-12 Motorola, Inc. Semiconductor array and switches formed on a common substrate for array testing purposes
JP2970505B2 (ja) 1995-11-21 1999-11-02 日本電気株式会社 半導体デバイスの配線電流観測方法、検査方法および装置
US5631571A (en) 1996-04-03 1997-05-20 The United States Of America As Represented By The Secretary Of The Air Force Infrared receiver wafer level probe testing
US5812708A (en) * 1996-12-31 1998-09-22 Intel Corporation Method and apparatus for distributing an optical clock in an integrated circuit
JPH11176714A (ja) * 1997-12-08 1999-07-02 Toshiba Corp チャンバ内堆積膜測定装置とメンテナンス管理システム
US6052498A (en) * 1997-12-19 2000-04-18 Intel Corporation Method and apparatus providing an optical input/output bus through the back side of an integrated circuit die
JP3185878B2 (ja) * 1998-09-25 2001-07-11 日本電気株式会社 光学的検査装置
US6501288B1 (en) * 2000-09-28 2002-12-31 Schlumberger Technologies, Inc. On-chip optically triggered latch for IC time measurements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047833A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치
KR102594414B1 (ko) 2018-10-24 2023-10-30 삼성전자주식회사 프로브 장치 및 이를 포함하는 테스트 장치

Also Published As

Publication number Publication date
FR2824640A1 (fr) 2002-11-15
KR20020050743A (ko) 2002-06-27
US7042563B2 (en) 2006-05-09
US20050128471A1 (en) 2005-06-16
FR2824640B1 (fr) 2005-01-28
JP4260393B2 (ja) 2009-04-30
DE10162222A1 (de) 2002-07-11
US20020113958A1 (en) 2002-08-22
US6985219B2 (en) 2006-01-10
TW525307B (en) 2003-03-21

Similar Documents

Publication Publication Date Title
JP4260393B2 (ja) 集積回路デバイス検査のための光結合システム
US6608494B1 (en) Single point high resolution time resolved photoemission microscopy system and method
CN110998341B (zh) 用于接触光电子芯片的对位置公差不敏感的接触模块
TWI816773B (zh) 耦接光子積體電路的光電電路板
KR20060130679A (ko) 웨이퍼-레벨 광-전자 테스트 장치 및 방법
JP7558138B2 (ja) 半導体故障解析装置及び半導体故障解析方法
CN101600935A (zh) 折射产生同心发散的结构化光束和具有折射偏转元件的光学测量装置
TWI551856B (zh) 光子發射的光譜套圖
JP7186934B1 (ja) 半導体故障解析装置及び半導体故障解析方法
JPH0580083A (ja) 集積回路の試験方法および装置
WO2023002688A1 (ja) 半導体故障解析装置及び半導体故障解析方法
US7961307B2 (en) Angular spectrum tailoring in solid immersion microscopy for circuit analysis
JP7271283B2 (ja) 検査用接続装置
JP2004020404A (ja) 半導体デバイスの計測または観察方法およびその装置
JP2009272541A (ja) 検査用基板及び半導体装置の製造方法
CN116840162A (zh) 一种3d光谱共焦传感器及其检测设备
Kyriazis et al. Advancing VCSEL integration with femtosecond laser microstructuring and 3D nanoprinting
Andrus et al. A Rapid, Pulsed Laser Testing Approach for Single Event Latch-Up Screening
Lau et al. A laboratory system for X-ray assisted device alteration (XADA)
Idzik et al. Very compact calorimeters
CN119836590A (zh) 用于制造光学线材的设备和方法
JP2022124177A (ja) 接続装置及び集光基板
WO2024154237A1 (ja) 放射線ビーム走査光学系及び検査装置
Angeline¹ et al. Pattern search automation for combinational logic analysis
Herder Department of Precision and Microsystems Engineering

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees