JP2002290155A - Fm modulation device and frequency control method for the same - Google Patents
Fm modulation device and frequency control method for the sameInfo
- Publication number
- JP2002290155A JP2002290155A JP2001089685A JP2001089685A JP2002290155A JP 2002290155 A JP2002290155 A JP 2002290155A JP 2001089685 A JP2001089685 A JP 2001089685A JP 2001089685 A JP2001089685 A JP 2001089685A JP 2002290155 A JP2002290155 A JP 2002290155A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- locked loop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、FM変調装置及
びFM変調装置の周波数制御方法に係り、更に詳しく
は、例えば、地上マイクロ波通信、衛星通信の送信機に
おいて用いられる周波数が変更可能なFM変調装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FM modulator and a frequency control method for the FM modulator, and more particularly to an FM modulator capable of changing a frequency used in a transmitter for terrestrial microwave communication and satellite communication. The present invention relates to a modulation device.
【0002】[0002]
【従来の技術】図6は、従来のFM変調装置の構成を示
したブロック図であり、特開昭56−116307号公
報に開示されたものである。図中の51はサブシンセサ
イザ、52は混合器、53は主発振器、54は出力端
子、55は直流増幅器、56、57はローパスフィル
タ、58は位相検波器、59はFM変調用発振器、6
0、61は分周器、62は周波数変更確認回路、63は
スイッチ切替回路、SW1〜SW7は切替スイッチであ
る。2. Description of the Related Art FIG. 6 is a block diagram showing a configuration of a conventional FM modulator, which is disclosed in Japanese Patent Application Laid-Open No. 56-116307. In the figure, 51 is a subsynthesizer, 52 is a mixer, 53 is a main oscillator, 54 is an output terminal, 55 is a DC amplifier, 56 and 57 are low-pass filters, 58 is a phase detector, 59 is an FM modulation oscillator, 6
0 and 61 are frequency dividers, 62 is a frequency change confirmation circuit, 63 is a switch switching circuit, and SW1 to SW7 are changeover switches.
【0003】主発振器53において生成された信号は二
分され、一方は出力信号として出力端子54へ出力さ
れ、他方は混合器52に入力される。混合器52におい
て、サブシンセサイザ51からの周波数信号と、主発振
器の出力信号とが混合され、両信号の差の周波数を信号
が生成される。ローパスフィルタ57により、この信号
から不要な信号が除かれ、位相検波器58に信号が送ら
れる。The signal generated in the main oscillator 53 is divided into two parts, one of which is output as an output signal to an output terminal 54 and the other is input to a mixer 52. In the mixer 52, the frequency signal from the sub-synthesizer 51 and the output signal of the main oscillator are mixed, and a signal having a difference frequency between the two signals is generated. Unnecessary signals are removed from this signal by the low-pass filter 57, and the signal is sent to the phase detector 58.
【0004】位相検波器58は、FM変調用発振器59
の変調出力とローパスフィルタ57の出力信号との位相
比較を行って、位相誤差信号をローパスフィルタ56、
直流増幅器55を介して主発振器53に帰還させてい
る。A phase detector 58 is provided with an oscillator 59 for FM modulation.
Is compared with the output signal of the low-pass filter 57, and the phase error signal is converted to the low-pass filter 56,
The signal is fed back to the main oscillator 53 via the DC amplifier 55.
【0005】切替スイッチSW1〜SW7をa側に倒し
た場合には、閉ループ伝達特性のカットオフ周波数がF
M変調信号の最高周波数を十分に通し、b側に倒した場
合に最低周波数よりも十分に低くなるように、ローパス
フィルタ56の特性及び直流増幅器55の増幅度が決め
られている。When the switches SW1 to SW7 are turned to the side a, the cutoff frequency of the closed loop transfer characteristic becomes F
The characteristics of the low-pass filter 56 and the amplification of the DC amplifier 55 are determined so that the maximum frequency of the M-modulated signal is sufficiently passed and becomes sufficiently lower than the minimum frequency when the signal is tilted to the b side.
【0006】切替スイッチSW1〜SW7をb側に倒し
た場合、FM変調ひずみ特性や、FM分離度特性は良い
が、PLLの応答が非常に遅い。このため、周波数変更
時の一定時間のみ、切替スイッチSW1〜SW7をa側
に倒し、周波数が安定してからb側に戻す。When the switches SW1 to SW7 are turned to the b side, the FM modulation distortion characteristic and the FM isolation characteristic are good, but the response of the PLL is very slow. For this reason, the changeover switches SW1 to SW7 are turned to the a side only for a certain period of time when the frequency is changed, and are returned to the b side after the frequency is stabilized.
【0007】[0007]
【発明が解決しようとする課題】従来のFM変調装置は
以上のように構成されているので、2種類の位相同期ル
ープにより構成され、周波数を変更する場合には、切替
スイッチSW1〜SW7を制御してループ構成を切り替
えなければならず、多数の切替スイッチを制御する必要
があった。Since the conventional FM modulator is constructed as described above, it is composed of two types of phase-locked loops. When changing the frequency, the changeover switches SW1 to SW7 are controlled. Therefore, it was necessary to switch the loop configuration, and it was necessary to control many changeover switches.
【0008】また、切替スイッチSW1〜SW7を切り
替えることによって、位相同期ループを切り替えるた
め、周波数を変更する際、位相同期ループの位相が乱れ
て連続にならないという問題があった。例えば、同期信
号を含む画像信号をFM変調して伝送しようとする場合
に問題となる。Further, since the phase locked loop is switched by switching the changeover switches SW1 to SW7, there is a problem that when changing the frequency, the phase of the phase locked loop is disturbed and does not become continuous. For example, a problem arises when an image signal including a synchronization signal is FM-modulated and transmitted.
【0009】更に、位相同期ループ内に周波数変換器を
用いているため、FM変調用信号の周波数において主発
振器53が発振が可能であれば、位相同期ループに擬似
ロックが発生するという問題があった。Furthermore, since the frequency converter is used in the phase locked loop, there is a problem that if the main oscillator 53 can oscillate at the frequency of the FM modulation signal, a pseudo lock occurs in the phase locked loop. Was.
【0010】本発明は上記の事情に鑑みてなされたもの
であり、ループ構成を切り替えることなく、周波数変更
時における位相同期ループのロックアップタイムを短縮
したFM変調装置を提供することを目的とする。また、
周波数変更時における位相同期ループの擬似ロックを抑
制して、位相同期ループのロックアップタイムを短縮し
たFM変調装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an FM modulation apparatus in which the lockup time of a phase locked loop at the time of frequency change is reduced without switching the loop configuration. . Also,
An object of the present invention is to provide an FM modulator in which a pseudo lock of a phase locked loop at the time of frequency change is suppressed, and a lockup time of the phase locked loop is reduced.
【0011】[0011]
【課題を解決するための手段】請求項1に記載の本発明
によるFM変調装置は、入力信号をFM変調するFM変
調回路と、FM変調回路の出力信号に対し周波数変換を
行う位相同期ループとを備え、位相同期ループの出力周
波数を変更する際にFM変調回路から無変調信号が出力
されるように構成される。According to a first aspect of the present invention, there is provided an FM modulation apparatus comprising: an FM modulation circuit for FM-modulating an input signal; and a phase-locked loop for performing frequency conversion on an output signal of the FM modulation circuit. And when the output frequency of the phase locked loop is changed, a non-modulated signal is output from the FM modulation circuit.
【0012】この様な構成により、通常時には、FM変
調回路が入力信号のFM変調を行い、位相同期ループが
この変調信号に対し周波数変換を行うことにより、所望
周波数のFM変調信号が得られる。一方、位相同期ルー
プの出力周波数を変更する際には、FM変調回路から位
相同期ループへ無変調信号が入力される。周波数変更の
際、位相同期ループに周波数偏移のない無変調信号を入
力することにより、周波数変更時における位相同期ルー
プのロックアップタイムを短縮することができる。この
無変調信号は、例えば、周波数変更から所定時間だけ位
相同期ループに入力すればよい。With such a configuration, normally, the FM modulation circuit performs FM modulation of the input signal, and the phase locked loop performs frequency conversion on the modulation signal, thereby obtaining an FM modulation signal of a desired frequency. On the other hand, when changing the output frequency of the phase locked loop, an unmodulated signal is input from the FM modulation circuit to the phase locked loop. By inputting an unmodulated signal without frequency shift to the phase locked loop at the time of frequency change, the lockup time of the phase locked loop at the time of frequency change can be reduced. This unmodulated signal may be input to the phase locked loop for a predetermined time after the frequency change, for example.
【0013】請求項2に記載の本発明によるFM変調装
置は、位相同期ループが、FM変調回路の出力信号に対
する位相誤差信号を電圧制御発振器へ帰還するループフ
ィルタを備え、位相同期ループの出力周波数を変更する
際にループフィルタの時定数を低減するように構成され
る。According to a second aspect of the present invention, in the FM modulator, the phase locked loop includes a loop filter for feeding back a phase error signal corresponding to an output signal of the FM modulation circuit to the voltage controlled oscillator, and the output frequency of the phase locked loop is controlled. Is changed to reduce the time constant of the loop filter.
【0014】この様な構成により、周波数変更後におけ
る位相同期ループがロックするまでの間は時定数を短く
してロックアップタイムを短縮させる一方、ロック後は
時定数を長くして、位相同期ループの安定化させるとと
もに、ループ帯域を狭くして帯域外スプリアスを抑制す
ることができる。ループフィルタの時定数は、例えば、
周波数変更から所定時間だけ低減させればよい。With such a configuration, the time constant is shortened to lock-up time until the phase locked loop is locked after the frequency is changed, while the time constant is lengthened after the lock to increase the phase locked loop. , And the loop band is narrowed to suppress out-of-band spurious. The time constant of the loop filter is, for example,
What is necessary is just to reduce by a predetermined time after a frequency change.
【0015】請求項3に記載の本発明によるFM変調装
置は、入力信号をFM変調するFM変調回路と、所定の
周波数信号を生成するシンセサイザと、シンセサイザの
出力信号を用いてFM変調回路の出力信号に対し周波数
変換を行う位相同期ループとを備え、シンセサイザが、
周波数制御信号に基づき周波数信号を生成し、FM変調
回路が、周波数制御信号に基づき位相同期ループの出力
周波数が変更される際に無変調信号を出力するように構
成される。According to a third aspect of the present invention, there is provided an FM modulator for FM-modulating an input signal, a synthesizer for generating a predetermined frequency signal, and an output of the FM modulator using an output signal of the synthesizer. A phase locked loop that performs frequency conversion on the signal, and the synthesizer
A frequency signal is generated based on the frequency control signal, and the FM modulation circuit is configured to output an unmodulated signal when the output frequency of the phase locked loop is changed based on the frequency control signal.
【0016】この様な構成により、シンセサイザが、周
波数制御信号に基づき、位相同期ループの出力周波数に
応じた周波数信号を位相同期ループに供給し、位相同期
ループは、シンセサイザからの周波数信号に基づき、F
M変調回路の出力信号に対し周波数変換を行う。つま
り、位相同期ループの出力周波数は、周波数制御信号に
基づいて決められる。このため、FM変調回路が、周波
数制御信号に基づき無変調信号を出力することにより、
位相同期ループの出力周波数が変更される際に位相同期
ループに無変調信号を入力することができる。この無変
調信号は、例えば、周波数制御信号により周波数の変更
が指示されてから所定時間だけ位相同期ループに入力す
ればよい。With such a configuration, the synthesizer supplies a frequency signal corresponding to the output frequency of the phase locked loop to the phase locked loop based on the frequency control signal, and the phase locked loop generates the frequency signal based on the frequency signal from the synthesizer. F
Frequency conversion is performed on the output signal of the M modulation circuit. That is, the output frequency of the phase locked loop is determined based on the frequency control signal. Therefore, the FM modulation circuit outputs an unmodulated signal based on the frequency control signal,
When the output frequency of the phase locked loop is changed, an unmodulated signal can be input to the phase locked loop. The unmodulated signal may be input to the phase locked loop for a predetermined time after the frequency change signal is instructed by the frequency control signal, for example.
【0017】請求項4に記載の本発明によるFM変調装
置は、周波数制御信号に基づき、入力信号又は所定の一
定信号を選択的にFM変調器へ出力するスイッチング手
段を備えて構成される。According to a fourth aspect of the present invention, an FM modulator according to the present invention includes switching means for selectively outputting an input signal or a predetermined constant signal to an FM modulator based on a frequency control signal.
【0018】この様な構成により、このスイッチング手
段が、周波数制御信号に基づき、通常時には、入力信号
をFM変調器に入力させる一方、位相同期ループの出力
周波数が変更される際には一定信号をFM変調器に入力
させる。このため、出力周波数の変更時にFM変調器か
ら位相同期ループへ無変調信号を出力させることができ
る。With such a configuration, the switching means normally inputs an input signal to the FM modulator based on the frequency control signal, and outputs a constant signal when the output frequency of the phase locked loop is changed. Input to FM modulator. Therefore, it is possible to output an unmodulated signal from the FM modulator to the phase locked loop when the output frequency is changed.
【0019】請求項5に記載の本発明によるFM変調装
置は、位相同期ループがループフィルタを備えて構成さ
れ、このループフィルタは、FM変調回路の出力信号に
対する位相誤差信号を電圧制御発振器へ帰還させるとと
もに、周波数制御信号に基づき、位相同期ループの出力
周波数を変更する際に時定数を低減させるように構成さ
れる。According to a fifth aspect of the present invention, there is provided an FM modulation apparatus, wherein a phase locked loop includes a loop filter, and the loop filter feeds back a phase error signal corresponding to an output signal of the FM modulation circuit to a voltage controlled oscillator. The time constant is reduced when the output frequency of the phase locked loop is changed based on the frequency control signal.
【0020】この様な構成により、周波数制御信号に基
づき、位相同期ループの出力周波数を変更する際にルー
プフィルタの時定数を低減させることができる。つま
り、周波数変更後における位相同期ループがロックする
までの間は時定数を短くしてロックアップタイムを短縮
させる一方、ロック後は時定数を長くして、位相同期ル
ープの安定化させるとともに、ループ帯域を狭くして帯
域外スプリアスを抑制することができる。ループフィル
タの時定数は、例えば、周波数変更から所定時間だけ低
減させればよい。With such a configuration, the time constant of the loop filter can be reduced when changing the output frequency of the phase locked loop based on the frequency control signal. In other words, the lockup time is shortened by shortening the time constant until the phase locked loop locks after the frequency change, while the time constant is lengthened after the lock to stabilize the phase locked loop and Out of band spurious can be suppressed by narrowing the band. The time constant of the loop filter may be reduced, for example, by a predetermined time from the frequency change.
【0021】請求項6に記載の本発明によるFM変調装
置は、周波数制御信号に基づき、出力周波数に応じたオ
フセット信号を位相同期ループに供給するオフセット信
号源を備え、また、位相同期ループが加算器を備えて構
成され、この加算器は、FM変調回路の出力信号に対す
る位相誤差信号にオフセット信号源の出力信号を加算し
て電圧制御発振器へ帰還するように構成される。According to a sixth aspect of the present invention, an FM modulator includes an offset signal source for supplying an offset signal corresponding to an output frequency to a phase locked loop based on a frequency control signal. The adder is configured to add the output signal of the offset signal source to the phase error signal with respect to the output signal of the FM modulation circuit, and to feed back to the voltage controlled oscillator.
【0022】この様な構成により、オフセット信号源
が、出力周波数に応じたオフセット信号を位相同期ルー
プに供給し、位相同期ループを構成する加算器が、FM
変調回路の出力信号に対する位相誤差信号にオフセット
信号を加算して電圧制御発振器へ帰還する。つまり、位
相同期ループの出力周波数の変更に応じて、オフセット
信号も変更されるため、出力周波数の変更時における位
相同期ループの周波数変動幅を低減させるとともに、疑
似ロックの発生頻度を低減することができる。オフセッ
ト信号は、例えば、位相同期ループの出力周波数に相当
する値又はその付近となるように制御される。With such a configuration, the offset signal source supplies an offset signal corresponding to the output frequency to the phase locked loop, and the adder forming the phase locked loop has the FM
The offset signal is added to the phase error signal for the output signal of the modulation circuit, and the result is fed back to the voltage controlled oscillator. That is, since the offset signal is also changed in accordance with the change in the output frequency of the phase locked loop, it is possible to reduce the frequency fluctuation width of the phase locked loop when the output frequency is changed and to reduce the frequency of occurrence of the pseudo lock. it can. The offset signal is controlled to be, for example, a value corresponding to the output frequency of the phase locked loop or a value close to the value.
【0023】請求項7に記載の本発明によるFM変調装
置は、周波数制御信号に基づき、出力周波数に応じたオ
フセット信号を位相同期ループに供給するオフセット信
号源を備え、また、位相同期ループが加算器を備えて構
成され、この加算器は、ループフィルタの出力信号にオ
フセット信号源の出力信号を加算して電圧制御発振器へ
帰還するように構成される。According to a seventh aspect of the present invention, an FM modulator includes an offset signal source for supplying an offset signal corresponding to an output frequency to a phase locked loop based on a frequency control signal. The adder is configured to add the output signal of the offset signal source to the output signal of the loop filter and feed it back to the voltage controlled oscillator.
【0024】請求項8に記載の本発明によるFM変調装
置は、ループフィルタの出力信号にオフセット信号源の
出力信号を加算する加算器と、ループフィルタの出力信
号を検出す る検出手段と、周波数制御信号に
基づき、出力周波数に応じたオフセット信号
を位相同期ループに供給するオフセット信号源とを備
え、オフセット信号源が 、位相同期ループの
出力周波数を変更する際に、ループフィルタの出力信号
の 検出結果に基づきオフセット信号を変化さ
せるように構成される。According to the present invention, there is provided an FM modulator comprising: an adder for adding an output signal of an offset signal source to an output signal of a loop filter; detecting means for detecting an output signal of the loop filter; Offset signal according to output frequency based on control signal
And an offset signal source for supplying the phase-locked loop to the phase-locked loop. The offset signal source is configured to change the offset signal based on a detection result of the output signal of the loop filter when the output frequency of the phase-locked loop is changed. You.
【0025】この様な構成により、経年変化、温度変
化、電源電圧の変化等に起因するオフセット信号のずれ
を補正することができる。このため、周波数変更時にお
ける位相同期ループのロックアップタイムが短縮される
とともに、ロック時における安定性が向上する。With such a configuration, it is possible to correct a deviation of the offset signal due to aging, temperature change, power supply voltage change and the like. For this reason, the lockup time of the phase locked loop at the time of changing the frequency is reduced, and the stability at the time of locking is improved.
【0026】請求項9に記載の本発明によるFM変調装
置は、周波数制御信号に基づき、出力周波数に応じたオ
フセット信号を位相同期ループに供給するオフセット信
号源を備え、FM変調回路の出力信号に対する位相誤差
信号にオフセット信号源の出力信号を加算してループフ
ィルタへ出力する加算器を備えて構成される。According to a ninth aspect of the present invention, there is provided an FM modulation apparatus including an offset signal source for supplying an offset signal corresponding to an output frequency to a phase locked loop based on a frequency control signal. It is provided with an adder that adds the output signal of the offset signal source to the phase error signal and outputs the result to the loop filter.
【0027】この様な構成により、FM変調回路の出力
信号に対する位相誤差信号は、加算器でオフセット信号
が加算された後に、ループフィルタを介して電圧制御発
振器に帰還される。このため、ループフィルタによっ
て、オフセット信号に含まれる帯域外雑音を低減するこ
とができる。With such a configuration, the phase error signal with respect to the output signal of the FM modulation circuit is fed back to the voltage controlled oscillator via the loop filter after the offset signal is added by the adder. Therefore, out-of-band noise included in the offset signal can be reduced by the loop filter.
【0028】請求項10に記載の本発明によるFM変調
装置は、FM変調回路の出力信号に対する位相誤差信号
にオフセット信号源の出力信号を加算してループフィル
タへ出力する加算器と、ループフィルタの出力信号を検
出する検出手段と、周波数制御信号に基づき、出力周波
数に応じたオフセット信号を位相同期ループに供給する
オフセット信号源とを備え、オフセット信号源が、位相
同期ループの出力周波数を変更する際に、検出手段の検
出結果に基づきオフセット信号を変化させる様に構成さ
れる。According to a tenth aspect of the present invention, an FM modulator includes an adder that adds an output signal of an offset signal source to a phase error signal corresponding to an output signal of an FM modulation circuit and outputs the result to a loop filter; Detecting means for detecting an output signal; and an offset signal source for supplying an offset signal corresponding to the output frequency to the phase locked loop based on the frequency control signal, wherein the offset signal source changes the output frequency of the phase locked loop. At this time, it is configured to change the offset signal based on the detection result of the detection means.
【0029】この様な構成により、経年変化、温度変
化、電源電圧の変化等に起因するオフセット信号のずれ
を補正することができる。このため、周波数変更時にお
ける位相同期ループのロックアップタイムが短縮される
とともに、ロック時における安定性が向上する。With such a configuration, it is possible to correct a shift of the offset signal due to aging, temperature change, power supply voltage change and the like. For this reason, the lockup time of the phase locked loop at the time of changing the frequency is reduced, and the stability at the time of locking is improved.
【0030】請求項11に記載の本発明によるFM変調
装置は、位相同期ループは、電圧制御発振器及びシンセ
サイザの出力信号を混合する周波数変換器を備え、高域
通過フィルタ又は帯域通過フィルタを介して電圧制御発
振器及びシンセサイザの周波数の和に相当する周波数信
号を周波数変換器の出力信号から抽出するように構成さ
れる。According to an eleventh aspect of the present invention, in the FM modulator, the phase locked loop includes a frequency converter that mixes the output signals of the voltage controlled oscillator and the synthesizer, and the phase locked loop is provided via a high-pass filter or a band-pass filter. A frequency signal corresponding to the sum of the frequencies of the voltage controlled oscillator and the synthesizer is extracted from the output signal of the frequency converter.
【0031】この様な構成により、電圧制御発振器の出
力信号と、高域通過フィルタ又は帯域通過フィルタの出
力信号とを用いることができ、広帯域の出力周波数が得
られる。With such a configuration, the output signal of the voltage controlled oscillator and the output signal of the high-pass filter or the band-pass filter can be used, and a wide output frequency can be obtained.
【0032】請求項12に記載の本発明によるFM変調
装置の周波数制御方法は、入力信号をFM変調してFM
変調信号を生成する変調ステップと、FM変調信号を位
相同期ループへ入力し、周波数変換を行う周波数変換ス
テップと、位相同期ループの出力周波数を変更するとと
もに、出力周波数を変更する際に無変調信号を位相同期
ループへ入力する周波数変更ステップとを備えて構成さ
れる。According to a twelfth aspect of the present invention, in the frequency control method for an FM modulator according to the present invention, an input signal is FM-modulated and
A modulation step of generating a modulation signal, a frequency conversion step of inputting an FM modulation signal to a phase locked loop and performing frequency conversion, and changing an output frequency of the phase locked loop and an unmodulated signal when changing the output frequency Is input to the phase locked loop.
【0033】請求項13に記載の本発明によるFM変調
装置の周波数制御方法は、周波数変更ステップが、位相
同期ループの出力周波数を変更する際に位相同期ループ
を構成するループフィルタの時定数を低減するように構
成される。According to a thirteenth aspect of the present invention, in the frequency control method of the FM modulator according to the present invention, the frequency changing step reduces a time constant of a loop filter constituting the phase locked loop when changing the output frequency of the phase locked loop. It is configured to
【0034】[0034]
【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1によるFM変調装置の一構成例を示したブ
ロック図である。図中の11はFM変調器、12は位相
検波器、13はループフィルタ、14は加算器、15は
電圧制御発振器、16は周波数変換器、17は帯域通過
フィルタ、18はD/A(Digital/Analog)変換器、1
9は周波数制御回路、20は周波数シンセサイザ、21
は低域通過フィルタである。また、L1は位相同期ルー
プ(Phase Locked Loop )、SWa及びSWbは切替ス
イッチ、T1〜T4は入出力端子である。なお、図中の
破線は制御信号を示している。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a block diagram showing a configuration example of the FM modulation device according to the first embodiment of the present invention. In the figure, 11 is an FM modulator, 12 is a phase detector, 13 is a loop filter, 14 is an adder, 15 is a voltage controlled oscillator, 16 is a frequency converter, 17 is a band pass filter, 18 is D / A (Digital). / Analog) converter, 1
9 is a frequency control circuit, 20 is a frequency synthesizer, 21
Is a low-pass filter. L1 is a phase locked loop, SWa and SWb are changeover switches, and T1 to T4 are input / output terminals. Note that the broken lines in the figure indicate control signals.
【0035】位相同期ループL1は、位相検波器12、
ループフィルタ13、加算器14、電圧制御発振器1
5、周波数変換器16及び低域通過フィルタ21により
構成される。この位相同期ループL1は、FM変調器1
1から出力されるFM変調信号に対し周波数変換を行っ
ている。The phase locked loop L1 includes a phase detector 12,
Loop filter 13, adder 14, voltage controlled oscillator 1
5. It is composed of a frequency converter 16 and a low-pass filter 21. This phase locked loop L1 is connected to the FM modulator 1
The frequency conversion is performed on the FM modulation signal output from No. 1.
【0036】端子T1は、図1のFM変調装置により変
調される情報信号の入力端子であり、端子T1から入力
されたベースバンド信号はFM変調器11へ出力され
る。端子T3及びT4は、ベースバンド信号をFM変調
して得られたFM変調信号の出力端子であり、周波数の
異なるFM変調信号が各端子から出力される。例えば、
同期信号を含む画像信号をベースバンド信号として端子
T1に入力すれば、所定周波数のFM変調信号が端子T
3及びT4から出力される。ここでは、FM変調信号の
周波数とは、その搬送波の周波数を意味するものとす
る。The terminal T1 is an input terminal for an information signal modulated by the FM modulator of FIG. 1, and the baseband signal input from the terminal T1 is output to the FM modulator 11. Terminals T3 and T4 are output terminals of an FM modulation signal obtained by FM-modulating the baseband signal, and FM modulation signals having different frequencies are output from each terminal. For example,
When an image signal including a synchronization signal is input to the terminal T1 as a baseband signal, an FM modulated signal of a predetermined frequency is output to the terminal T1.
3 and output from T4. Here, the frequency of the FM modulation signal means the frequency of the carrier.
【0037】端子T2は、周波数制御信号が入力される
入力端子であり、端子T2から入力された周波数制御信
号は周波数制御回路19に入力される。周波数制御信号
は、端子T3及びT4から出力されるFM変調信号の周
波数を制御するための信号であり、この出力信号の周波
数は周波数制御信号に基づき変更される。The terminal T2 is an input terminal to which a frequency control signal is input. The frequency control signal input from the terminal T2 is input to the frequency control circuit 19. The frequency control signal is a signal for controlling the frequency of the FM modulation signal output from the terminals T3 and T4, and the frequency of the output signal is changed based on the frequency control signal.
【0038】切替スイッチSWa及びSWbは、周波数
制御回路19からの切替制御信号に基づき、2つの端子
a、bからの入力信号のいずれかを選択的に出力する切
替手段である。切替スイッチSWa及びSWbは、通常
時には端子a側が選択され、周波数変更時には所定の期
間だけ端子b側が選択される。The switching switches SWa and SWb are switching means for selectively outputting one of the input signals from the two terminals a and b based on the switching control signal from the frequency control circuit 19. As for the changeover switches SWa and SWb, the terminal a is normally selected, and when the frequency is changed, the terminal b is selected for a predetermined period.
【0039】切替スイッチSWaは、出力側端子がFM
変調器11に接続されるとともに、端子aが入力端子T
1に接続され、端子bが接地されている。このため、切
替スイッチSWaは、切替制御信号に基づき、通常のF
M変調時には入力端子T1からの入力信号をFM変調器
11へ出力する一方、周波数変更時には一定の電位レベ
ルをFM変調器11へ出力して、無信号状態を作り出
す。The switch SWa has an output terminal FM.
The terminal a is connected to the input terminal T
1 and the terminal b is grounded. For this reason, the changeover switch SWa operates the normal F based on the changeover control signal.
At the time of M modulation, the input signal from the input terminal T1 is output to the FM modulator 11, while at the time of frequency change, a constant potential level is output to the FM modulator 11 to create a no-signal state.
【0040】切替スイッチSWbは、ループフィルタ1
3の時定数を設定する手段であり、予め定められた2つ
の時定数のいずれかを選択する。端子b側を選択した場
合には、端子a側を選択した場合に比べて時定数が小さ
くなるように構成され、ループフィルタ13の時定数
は、周波数変更時には通常時よりも時定数が小さくな
る。なお、ここでは、ループフィルタ13の時定数制御
に切替スイッチSWbを用いる例について説明するが、
周波数制御回路19からの切替制御信号に基づきループ
フィルタ13の時定数の切替可能であれば他の構成を採
用してもよい。The changeover switch SWb is connected to the loop filter 1
This is a means for setting a time constant of 3 and selects one of two predetermined time constants. When the terminal b is selected, the time constant is configured to be smaller than when the terminal a is selected, and the time constant of the loop filter 13 becomes smaller than the normal time when the frequency is changed. . Here, an example in which the changeover switch SWb is used for controlling the time constant of the loop filter 13 will be described.
Another configuration may be adopted as long as the time constant of the loop filter 13 can be switched based on the switching control signal from the frequency control circuit 19.
【0041】FM変調器11は、切替スイッチSWaか
らの入力信号をベースバンド信号としてFM変調する変
調手段であり、周波数fmodのFM変調信号を位相同
期ループL1へ出力する。ただし、周波数変更時には、
切替スイッチSWaから一定レベルの信号が入力される
ため、FM変調器11からは周波数fmodの無変調信
号(すなわち搬送波)が出力されることになる。The FM modulator 11 is a modulating means for FM-modulating an input signal from the changeover switch SWa as a baseband signal, and outputs an FM-modulated signal having a frequency fmod to the phase locked loop L1. However, when changing the frequency,
Since a signal of a certain level is input from the changeover switch SWa, the FM modulator 11 outputs a non-modulated signal (that is, a carrier wave) having a frequency fmod.
【0042】周波数制御回路19は、周波数制御信号に
基づき、切替スイッチSWa、SWb、D/A変換器1
8及びシンセサイザ20に対し制御信号を出力して、位
相同期ループの出力周波数を制御している。すなわち、
位相同期ループの出力周波数は、周波数制御信号に基づ
いて決定され、その設定及び変更の制御は、周波数制御
回路19が行っている。The frequency control circuit 19 switches the switches SWa and SWb and the D / A converter 1 based on the frequency control signal.
8 and a synthesizer 20 to control the output frequency of the phase locked loop. That is,
The output frequency of the phase-locked loop is determined based on the frequency control signal, and the setting and the change of the output are controlled by the frequency control circuit 19.
【0043】シンセサイザ20は、周波数制御回路19
により指定された周波数信号を生成し、周波数変換器1
6へ出力する。シンセサイザ20の出力信号は、位相同
期ループL1における周波数変換幅(アップコンバート
幅)に相当する周波数を有し、この周波数をfsynと
する。The synthesizer 20 includes a frequency control circuit 19
Generates a frequency signal designated by
Output to 6. The output signal of the synthesizer 20 has a frequency corresponding to the frequency conversion width (up-conversion width) in the phase locked loop L1, and this frequency is fsyn.
【0044】D/A変換器18は、周波数制御回路19
から入力される電圧レベルを示すデジタル信号に基づ
き、アナログ電圧信号を生成し、加算器14へ出力す
る。このアナログ信号は、電圧制御発振器の出力周波数
又はその付近に相当する電圧レベルに制御される。The D / A converter 18 includes a frequency control circuit 19
An analog voltage signal is generated based on a digital signal indicating a voltage level input from the controller and output to the adder. This analog signal is controlled to a voltage level corresponding to or near the output frequency of the voltage controlled oscillator.
【0045】切替スイッチSWa及びSWbは、周波数
制御回路19からの切替信号に基づき、位相同期ループ
L1の出力周波数を変更する際には端子b側に、その他
の場合には端子a側に切替制御される。The changeover switches SWa and SWb are switched to the terminal b when changing the output frequency of the phase locked loop L1 based on the switching signal from the frequency control circuit 19, and to the terminal a in other cases. Is done.
【0046】電圧制御発振器15は、入力電圧レベルに
基づき発振周波数が制御されるVCO(Voltage Contro
lled Oscillator )であり、その出力信号は端子T3へ
出力される。周波数変換器16は、電圧制御発振器15
の出力信号と、シンセサイザ20の出力信号とを混合す
る混合器からなる。周波数変換器16の出力は、両信号
の周波数の和に相当する周波数成分と、両信号の周波数
の差に相当する周波数成分からなる混合信号であり、帯
域通過フィルタ17及び低域通過フィルタ21へ出力さ
れる。The voltage controlled oscillator 15 is a VCO (Voltage Control) whose oscillation frequency is controlled based on the input voltage level.
lled Oscillator), and its output signal is output to the terminal T3. The frequency converter 16 includes a voltage controlled oscillator 15
And a mixer that mixes the output signal of the synthesizer 20 with the output signal of the synthesizer 20. The output of the frequency converter 16 is a mixed signal composed of a frequency component corresponding to the sum of the frequencies of both signals and a frequency component corresponding to the difference between the frequencies of the two signals. Is output.
【0047】低域通過フィルタ21は、所定周波数以下
の信号成分を選択的に出力するフィルタであり、周波数
変換器16の出力信号から後者の周波数成分(周波数の
差に相当する成分)を抽出して、位相検波器12へ出力
する。位相検波器12は、FM変調器11の出力信号
と、低域通過フィルタ21の出力信号の位相を比較し、
両者の位相誤差に相当する位相誤差信号を出力する。The low-pass filter 21 is a filter for selectively outputting a signal component of a predetermined frequency or less, and extracts the latter frequency component (a component corresponding to a frequency difference) from the output signal of the frequency converter 16. And outputs it to the phase detector 12. The phase detector 12 compares the phase of the output signal of the FM modulator 11 with the phase of the output signal of the low-pass filter 21,
A phase error signal corresponding to both phase errors is output.
【0048】ループフィルタ13は、位相誤差信号を積
分する積分回路として構成することができ、所定の時定
数により、位相誤差信号を平均化された電圧信号に変換
する。加算器14は、ループフィルタ13の出力する電
圧レベルと、D/A変換器18の出力する電圧レベル値
とを加算し、その演算結果が電圧制御発振器15に帰還
される。つまり、D/Aコンバータの出力信号は、電圧
制御発振器15への入力信号のオフセット値である。The loop filter 13 can be configured as an integrating circuit for integrating the phase error signal, and converts the phase error signal into an averaged voltage signal according to a predetermined time constant. The adder 14 adds the voltage level output from the loop filter 13 and the voltage level value output from the D / A converter 18, and the operation result is fed back to the voltage controlled oscillator 15. That is, the output signal of the D / A converter is the offset value of the input signal to the voltage controlled oscillator 15.
【0049】帯域通過フィルタ17は、所定の帯域内に
ある周波数成分を選択的に出力するフィルタであり、周
波数変換器16の出力信号から前者の周波数成分(周波
数の和に相当する成分)を抽出して、端子T4へ出力す
る。なお、ここでは帯域通過フィルタを用いているが、
これに代えて高域通過フィルタを採用しても、周波数の
和に相当する成分を抽出することができる。The band-pass filter 17 is a filter for selectively outputting a frequency component within a predetermined band, and extracts the former frequency component (a component corresponding to the sum of frequencies) from the output signal of the frequency converter 16. Then, the signal is output to the terminal T4. Although a bandpass filter is used here,
If a high-pass filter is used instead, a component corresponding to the sum of frequencies can be extracted.
【0050】VCO15の出力周波数をfvco、シン
セサイザ20の出力周波数をfsynとすると、周波数
変換器16の出力信号は、周波数fvco+fsynの
信号と、周波数fvco−fsynの信号からなる混合
信号である。低域通過フィルタ21のカットオフ周波数
は、この混合信号から周波数fvco−fsynを取り
出すように決められる。また、帯域通過フィルタ17の
カットオフ周波数は、混合信号から周波数fvco+f
synを取り出すように決められる。Assuming that the output frequency of the VCO 15 is fvco and the output frequency of the synthesizer 20 is fsyn, the output signal of the frequency converter 16 is a mixed signal composed of a signal of the frequency fvco + fsyn and a signal of the frequency fvco-fsyn. The cut-off frequency of the low-pass filter 21 is determined so that the frequency fvco-fsyn is extracted from the mixed signal. The cut-off frequency of the band-pass filter 17 is calculated based on the frequency fvco + f
It is decided to take out syn.
【0051】位相検波器12からの位相誤差信号が十分
に小さくなり、位相同期ループL1がロックしている場
合、fmod=fvco−fsynが成立する(fmo
dはFM変調器11の出力周波数)。このとき、出力端
子T3からは、周波数がfvco=fsyn+fmod
のFM変調信号が出力され、出力端子T4からは、周波
数がfsyn+fvco=2fsyn+fmodのFM
変調信号が出力されている。つまり、端子T4には広帯
域のFM変調信号が得られる。When the phase error signal from the phase detector 12 is sufficiently small and the phase locked loop L1 is locked, fmod = fvco-fsyn is established (fmo).
d is the output frequency of the FM modulator 11). At this time, the frequency from the output terminal T3 is fvco = fsyn + fmod.
Is output from the output terminal T4, and the frequency is fsyn + fvco = 2fsyn + fmod.
A modulated signal is being output. That is, a broadband FM signal is obtained at the terminal T4.
【0052】図2は、図1の位相同期ループL1の出力
周波数を変更する際の動作の一例を示したタイミングチ
ャートである。図中の(a)には端子T2に入力される
周波数制御信号、(b)にはシンセサイザ20の出力周
波数、(c)にはD/A変換器18の出力電圧、(d)
には切替スイッチSWa、SWbの切替制御信号、
(e)にはFM変調器11の出力信号、(f)にはルー
プフィルタ13の時定数が示されている。FIG. 2 is a timing chart showing an example of the operation when changing the output frequency of the phase locked loop L1 of FIG. In the figure, (a) shows the frequency control signal input to the terminal T2, (b) shows the output frequency of the synthesizer 20, (c) shows the output voltage of the D / A converter 18, and (d).
Is a switching control signal of the changeover switches SWa and SWb,
(E) shows the output signal of the FM modulator 11, and (f) shows the time constant of the loop filter 13.
【0053】端子T2から入力される周波数制御信号に
は、位相同期ループL1の新たな出力周波数の指定が含
まれる。周波数制御回路19は、この周波数制御信号に
基づき、切替スイッチSWa及びSWbに対し切替制御
信号を出力した後、シンセサイザ20に対し、新たな周
波数を指示するとともに、D/A変換器18に新たなオ
フセット値を指示する。The frequency control signal input from the terminal T2 includes designation of a new output frequency of the phase locked loop L1. After outputting a switching control signal to the changeover switches SWa and SWb based on the frequency control signal, the frequency control circuit 19 instructs the synthesizer 20 of a new frequency, and also outputs a new frequency to the D / A converter 18. Indicate the offset value.
【0054】端子a側を選択していた切替スイッチSW
a、SWbは、この切替制御信号に基づいて端子b側を
選択する。このため、FM変調信号を出力していたFM
変調器11からは無変調信号が出力され、ループフィル
タ13の時定数が小さくなる。そして、その後にシンセ
サイザ20の出力信号の周波数が変化し、D/A変換器
18の出力レベルが変化する。Switch SW for selecting terminal a side
a and SWb select the terminal b based on the switching control signal. Therefore, the FM that outputs the FM modulation signal
The modulator 11 outputs a non-modulated signal, and the time constant of the loop filter 13 decreases. After that, the frequency of the output signal of the synthesizer 20 changes, and the output level of the D / A converter 18 changes.
【0055】シンセサイザ20の周波数が変化すること
により、位相同期ループL1は非ロック状態となる。こ
の時、位相検波器12には、FM変調器11からは無変
調信号が入力されており、位相同期ループL1には、端
子T1からの入力信号に起因する周波数偏移が生じてい
ない。また、ループフィルタ13の時定数を小さくして
いる。このため、位相同期ループL1のロックアップタ
イムが短縮される。When the frequency of the synthesizer 20 changes, the phase locked loop L1 enters the unlocked state. At this time, a non-modulated signal is input to the phase detector 12 from the FM modulator 11, and no frequency shift due to the input signal from the terminal T1 occurs in the phase locked loop L1. Further, the time constant of the loop filter 13 is reduced. Therefore, the lockup time of the phase locked loop L1 is reduced.
【0056】更に、位相同期ループL1が非ロック状態
に入る際には、D/A変換器18が新たなオフセット値
を出力している。このオフセット値は、電圧制御発振器
15の新たな発振周波数、すなわち、端子T3から出力
される新たな周波数の中心に設定されている。これによ
り、非ロック状態における位相検波器12の位相誤差信
号を小さくし、変更前後の実際の周波数差に比べて、見
かけ上の周波数差を小さくすることができるので、位相
同期ループL1のロックアップタイムが短縮されるとと
もに、擬似ロックの発生を抑制することができる。Further, when the phase locked loop L1 enters the unlocked state, the D / A converter 18 outputs a new offset value. This offset value is set to the new oscillation frequency of the voltage controlled oscillator 15, that is, the center of the new frequency output from the terminal T3. As a result, the phase error signal of the phase detector 12 in the unlocked state can be reduced, and the apparent frequency difference can be reduced as compared with the actual frequency difference before and after the change. The time can be reduced, and the occurrence of a pseudo lock can be suppressed.
【0057】位相同期ループL1が非ロック状態に入っ
てからロックするまでに十分な時間が経過すると、周波
数制御回路19は、切替スイッチSWa及びSWbに対
し切替制御信号を出力する。端子b側を選択していた切
替スイッチSWa及びSWbは、この切替制御信号に基
づいて端子a側を選択する。When a sufficient time elapses after the phase locked loop L1 enters the unlocked state and locks, the frequency control circuit 19 outputs a switching control signal to the changeover switches SWa and SWb. The changeover switches SWa and SWb that have selected the terminal b side select the terminal a side based on this switching control signal.
【0058】このため、無変調信号を出力していたFM
変調器11からはFM変調信号が出力されるとともに、
ループフィルタ13はその時定数が大きくなる。つま
り、ロック状態にある通常時には、位相同期ループが安
定化するとともに、ループ帯域が狭くなるので、帯域外
スプリアスを抑制することができる。For this reason, the FM that outputs the unmodulated signal
The modulator 11 outputs an FM modulated signal,
The time constant of the loop filter 13 increases. That is, in the normal state in the locked state, the phase locked loop is stabilized and the loop band is narrowed, so that out-of-band spurious can be suppressed.
【0059】本実施の形態によれば、位相同期ループL
1の出力周波数を変更する際、位相同期ループL1の位
相検波器12には、FM変調器11から無変調信号が入
力される。このため、非ロック状態の位相同期ループに
おける周波数偏移がなく、位相同期ループL1のロック
アップタイムを短縮させることができる。According to the present embodiment, the phase locked loop L
When changing the output frequency of No. 1, an unmodulated signal is input from the FM modulator 11 to the phase detector 12 of the phase locked loop L1. Therefore, there is no frequency shift in the phase locked loop in the unlocked state, and the lockup time of the phase locked loop L1 can be reduced.
【0060】また、位相同期ループL1の出力周波数を
変更する際に、位相誤差信号を電圧制御発振器15へ帰
還するループフィルタ13の時定数を変化させ、周波数
変更からロックするまでは短くし、ロック後は長くして
いる。このため、ロックアップタイムを短縮させるとと
もに、ロック時における安定化を図ることができるとと
もに、ループ帯域を狭くして帯域外スプリアスを抑制す
ることができる。When the output frequency of the phase locked loop L1 is changed, the time constant of the loop filter 13 for feeding back the phase error signal to the voltage controlled oscillator 15 is changed so that the time from the frequency change to the lock is shortened. The rest is longer. For this reason, the lock-up time can be shortened, stabilization at the time of locking can be achieved, and the loop band can be narrowed to suppress out-of-band spurious.
【0061】また、位相誤差信号にD/A変換器18の
オフセット値を加算して電圧制御発振器15へ帰還して
いるため、位相同期ループL1の出力周波数を変更する
際に、D/A変換器18から加算器14へ供給されるオ
フセット値が、新たな周波数の中心に設定されている。
このため、周波数変更時の見かけ上の周波数差を低減
し、ロックアップタイムを短縮することができるととも
に、擬似ロックの発生を抑制することができる。Further, since the offset value of the D / A converter 18 is added to the phase error signal and is fed back to the voltage controlled oscillator 15, when the output frequency of the phase locked loop L1 is changed, the D / A conversion is performed. The offset value supplied from the adder 18 to the adder 14 is set at the center of the new frequency.
For this reason, the apparent frequency difference at the time of frequency change can be reduced, the lock-up time can be shortened, and the occurrence of pseudo lock can be suppressed.
【0062】更に、本実施の形態では、従来のFM変調
装置とは異なり、位相同期ループの出力周波数を変更す
る際にループ切替を行っていない。このため、位相が連
続であり、ループフィルタの時定数切替時の位相変化量
を低減することができる。Further, in the present embodiment, unlike the conventional FM modulator, the loop switching is not performed when the output frequency of the phase locked loop is changed. For this reason, the phase is continuous, and the amount of phase change at the time of switching the time constant of the loop filter can be reduced.
【0063】なお、本実施の形態では、出力周波数を変
更する際にループ切替を行うことなくロックアップタイ
ムの短縮等を実現するための種々の方法について説明し
た。これら全ての方法を採用することが望ましいが、本
発明は、この様な場合に限定されず、いずれかの方法を
単独で採用し、あるいは、2つ以上を組み合わせて採用
することもできる。In the present embodiment, various methods have been described for realizing a reduction in lock-up time without switching the loop when changing the output frequency. Although it is desirable to employ all of these methods, the present invention is not limited to such a case, and any one of the methods can be employed alone, or two or more can be employed in combination.
【0064】実施の形態2.図3は、本発明の実施の形
態2によるFM変調装置の一構成例を示したブロック図
である。図中の11はFM変調器、12は位相検波器、
13はループフィルタ、14は加算器、15は電圧制御
発振器、16は周波数変換器、17は帯域通過フィル
タ、18はD/A変換器、19は周波数制御回路、20
は周波数シンセサイザ、21は低域通過フィルタであ
る。また、L2は位相同期ループ、SWa及びSWbは
切替スイッチ、T1〜T4は入出力端子である。図中の
位相同期ループL2を図1の位相同期ループL1と比較
すれば、ループを構成する加算器14の位置が異なる。Embodiment 2 FIG. 3 is a block diagram showing one configuration example of the FM modulator according to the second embodiment of the present invention. In the figure, 11 is an FM modulator, 12 is a phase detector,
13 is a loop filter, 14 is an adder, 15 is a voltage controlled oscillator, 16 is a frequency converter, 17 is a band-pass filter, 18 is a D / A converter, 19 is a frequency control circuit, 20
Is a frequency synthesizer, and 21 is a low-pass filter. L2 is a phase locked loop, SWa and SWb are changeover switches, and T1 to T4 are input / output terminals. Comparing the phase locked loop L2 in the figure with the phase locked loop L1 in FIG. 1, the position of the adder 14 forming the loop is different.
【0065】この位相同期ループL2では、位相検波器
12とループフィルタ13との間に加算器14が挿入さ
れ、この加算器14は、位相検波器12から出力される
位相誤差信号にD/A変換器18から出力されるオフセ
ット信号を加算して、ループフィルタ13へ出力してい
る。このため、オフセット信号に含まれる雑音のうち、
帯域外雑音についてはループフィルタ13の特性によっ
て低減された後に電圧制御発振器15へ入力される。In the phase locked loop L2, an adder 14 is inserted between the phase detector 12 and the loop filter 13, and the adder 14 adds a D / A signal to the phase error signal output from the phase detector 12. The offset signal output from the converter 18 is added and output to the loop filter 13. Therefore, of the noise contained in the offset signal,
The out-of-band noise is input to the voltage-controlled oscillator 15 after being reduced by the characteristics of the loop filter 13.
【0066】本実施の形態によれば、加算器14がFM
変調器11の出力信号に対する位相誤差信号にD/A変
換器18からのオフセット信号を加算してループフィル
タへ出力する。このため、FM変調装置の位相雑音特性
及び耐雑音特性を向上させることができる。According to the present embodiment, the adder 14
The offset signal from the D / A converter 18 is added to the phase error signal with respect to the output signal of the modulator 11 and output to the loop filter. For this reason, it is possible to improve the phase noise characteristic and the noise resistance characteristic of the FM modulator.
【0067】実施の形態3.図4は、本発明の実施の形
態3によるFM変調装置の一構成例を示したブロック図
である。図中の11はFM変調器、12は位相検波器、
13はループフィルタ、14は加算器、15は電圧制御
発振器、16は周波数変換器、17は帯域通過フィル
タ、18はD/A変換器、19は周波数制御回路、20
は周波数シンセサイザ、21は低域通過フィルタ、22
はA/D変換器である。また、L2は位相同期ループ、
SWa及びSWbは切替スイッチ、T1〜T4は入出力
端子である。この図を図1と比較すれば、A/D変換器
22を備えている点で異なる。Embodiment 3 FIG. 4 is a block diagram showing a configuration example of the FM modulation device according to the third embodiment of the present invention. In the figure, 11 is an FM modulator, 12 is a phase detector,
13 is a loop filter, 14 is an adder, 15 is a voltage controlled oscillator, 16 is a frequency converter, 17 is a band-pass filter, 18 is a D / A converter, 19 is a frequency control circuit, 20
Is a frequency synthesizer, 21 is a low-pass filter, 22
Is an A / D converter. L2 is a phase locked loop,
SWa and SWb are changeover switches, and T1 to T4 are input / output terminals. 1 is different from FIG. 1 in that an A / D converter 22 is provided.
【0068】A/D変換器22は、加算器14に入力さ
れる位相誤差信号を検出する。すなわち、ループフィル
タ13から出力されるアナログ信号としての位相誤差信
号をデジタル信号に変換して、周波数制御回路19へ出
力している。周波数制御回路19は、A/D変換器22
から入力される検出信号に基づき、位相同期ループL1
内の位相誤差が最小となる様にD/A変換器18のオフ
セット信号を制御する。The A / D converter 22 detects a phase error signal input to the adder 14. That is, the phase error signal as an analog signal output from the loop filter 13 is converted into a digital signal and output to the frequency control circuit 19. The frequency control circuit 19 includes an A / D converter 22
Phase-locked loop L1
The offset signal of the D / A converter 18 is controlled so as to minimize the phase error in the above.
【0069】本実施の形態では、A/D変換器22がル
ープフィルタ13の出力信号を検出し、周波数制御回路
19がこの検出結果に基づきオフセット信号を変化さ
せ、このオフセット信号をループフィルタ13の出力信
号に加算している。このため、各素子の経年変化、温度
変化、電源電圧の変化等に起因して生ずるオフセット信
号のずれを補正することができる。従って、周波数変更
時における位相同期ループのロックアップタイムを短縮
することができるとともに、通常時に置ける位相同期ル
ープの安定性を向上させることができる。In this embodiment, the A / D converter 22 detects the output signal of the loop filter 13 and the frequency control circuit 19 changes the offset signal based on the detection result. It is added to the output signal. For this reason, it is possible to correct a shift of the offset signal caused by an aging of each element, a change in temperature, a change in power supply voltage, and the like. Therefore, the lockup time of the phase locked loop at the time of changing the frequency can be shortened, and the stability of the phase locked loop that can be normally set can be improved.
【0070】実施の形態4.図5は、本発明の実施の形
態4によるFM変調装置の一構成例を示したブロック図
である。図中の11はFM変調器、12は位相検波器、
13はループフィルタ、14は加算器、15は電圧制御
発振器、16は周波数変換器、17は帯域通過フィル
タ、18はD/A変換器、19は周波数制御回路、20
は周波数シンセサイザ、21は低域通過フィルタ、22
はA/D変換器である。また、L2は位相同期ループ、
SWa及びSWbは切替スイッチ、T1〜T4は入出力
端子である。この図を図3と比較すれば、A/D変換器
22を備えている点で異なり、図4と比較すれば、位相
同期ループを構成する加算器14の位置が異なる。Embodiment 4 FIG. 5 is a block diagram showing one configuration example of the FM modulator according to the fourth embodiment of the present invention. In the figure, 11 is an FM modulator, 12 is a phase detector,
13 is a loop filter, 14 is an adder, 15 is a voltage controlled oscillator, 16 is a frequency converter, 17 is a band-pass filter, 18 is a D / A converter, 19 is a frequency control circuit, 20
Is a frequency synthesizer, 21 is a low-pass filter, 22
Is an A / D converter. L2 is a phase locked loop,
SWa and SWb are changeover switches, and T1 to T4 are input / output terminals. 3 is different from FIG. 3 in that an A / D converter 22 is provided, and compared with FIG. 4, the position of the adder 14 forming the phase locked loop is different.
【0071】A/D変換器22は、電圧制御発振器15
に入力される位相誤差信号を検出する。すなわち、ルー
プフィルタ13から出力されるアナログ信号としての位
相誤差信号をデジタル信号に変換して、周波数制御回路
19へ出力している。周波数制御回路19は、A/D変
換器22から入力される検出信号に基づき、位相同期ル
ープL1内の位相誤差が最小となる様にD/A変換器1
8のオフセット信号を制御する。The A / D converter 22 is connected to the voltage controlled oscillator 15
Is detected. That is, the phase error signal as an analog signal output from the loop filter 13 is converted into a digital signal and output to the frequency control circuit 19. The frequency control circuit 19 controls the D / A converter 1 based on the detection signal input from the A / D converter 22 so that the phase error in the phase locked loop L1 is minimized.
8 is controlled.
【0072】本実施の形態では、A/D変換器22がル
ープフィルタ13の出力信号を検出し、周波数制御回路
19がこの検出結果に基づきオフセット信号を変化さ
せ、このオフセット信号を位相検波器12の出力信号に
加算している。このため、各素子の経年変化、
温度変化、電源電圧の変化等に起因して生ずるオフセ
ット信号のずれを補正す ることができる。従
って、周波数変更時における位相同期ループのロックア
ッ プタイムを短縮することができるととも
に、通常時に置ける位相同期ループの 安定性
を向上させることができる。In this embodiment, the A / D converter 22 detects the output signal of the loop filter 13, the frequency control circuit 19 changes the offset signal based on the detection result, and converts the offset signal into the phase detector 12 Is added to the output signal. Therefore, aging of each element,
It is possible to correct a deviation of the offset signal caused by a temperature change, a power supply voltage change, or the like. Therefore, the lock-up time of the phase locked loop at the time of frequency change can be shortened, and the stability of the phase locked loop that can be normally set can be improved.
【0073】[0073]
【発明の効果】本発明によるFM変調装置は、入力信号
をFM変調するFM変調回路と、FM変調回路の出力信
号に対し周波数変換を行う位相同期ループとを備え、位
相同期ループの出力周波数を変更する際にFM変調回路
から無変調信号が出力される。このため、位相同期ルー
プの出力周波数を変更する際、位相同期ループに周波数
偏移のない無変調信号を入力することにより、周波数変
更時における位相同期ループのロックアップタイムを短
縮することができる。The FM modulator according to the present invention includes an FM modulation circuit for FM-modulating an input signal, and a phase locked loop for performing frequency conversion on an output signal of the FM modulation circuit. When changing, an unmodulated signal is output from the FM modulation circuit. For this reason, when changing the output frequency of the phase locked loop, by inputting an unmodulated signal without frequency shift to the phase locked loop, the lockup time of the phase locked loop at the time of changing the frequency can be reduced.
【図1】 本発明の実施の形態1によるFM変調装置の
一構成例を示したブロック図である。FIG. 1 is a block diagram illustrating a configuration example of an FM modulation device according to a first embodiment of the present invention.
【図2】 図1の位相同期ループL1の出力周波数を変
更する際の動作の一例を示したタイミングチャートであ
る。FIG. 2 is a timing chart showing an example of an operation when changing the output frequency of the phase locked loop L1 of FIG.
【図3】 本発明の実施の形態2によるFM変調装置の
一構成例を示したブロック図である。FIG. 3 is a block diagram illustrating a configuration example of an FM modulation device according to a second embodiment of the present invention.
【図4】 本発明の実施の形態3によるFM変調装置の
一構成例を示したブロック図である。FIG. 4 is a block diagram showing a configuration example of an FM modulation device according to a third embodiment of the present invention.
【図5】 本発明の実施の形態4によるFM変調装置の
一構成例を示したブロック図である。FIG. 5 is a block diagram showing a configuration example of an FM modulation device according to a fourth embodiment of the present invention.
【図6】 従来のFM変調装置の構成を示したブロック
図であり、特開昭56−116307号公報に開示され
たものである。FIG. 6 is a block diagram showing a configuration of a conventional FM modulator, which is disclosed in Japanese Patent Application Laid-Open No. 56-116307.
11 FM変調器、12 位相検波器、13 ループフ
ィルタ、14 加算器、15 電圧制御発振器、16
周波数変換器、17 帯域通過フィルタ、18 D/A
変換器、19 周波数制御回路、20 周波数シンセサ
イザ、21 低域通過フィルタ、22 A/D 変換器 L1及びL2 位相同期ループ、SWa及びSW2b
切替スイッチ、T1〜T4 入出力端子11 FM modulator, 12 phase detector, 13 loop filter, 14 adder, 15 voltage controlled oscillator, 16
Frequency converter, 17 band pass filter, 18 D / A
Converter, 19 frequency control circuit, 20 frequency synthesizer, 21 low-pass filter, 22 A / D converter L1 and L2 phase locked loop, SWa and SW2b
Selector switch, T1-T4 I / O terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 明夫 東京都千代田区丸の内二丁目2番3号 三 菱電機株式 会社内 Fターム(参考) 5J106 AA04 BB01 CC01 CC41 DD08 DD13 DD44 GG07 HH01 KK03 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Akio Iida 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term in Mitsubishi Electric Co., Ltd. (reference) 5J106 AA04 BB01 CC01 CC41 DD08 DD13 DD44 GG07 HH01 KK03
Claims (13)
と、FM変調回路の出力信号に対し周波数変換を行う位
相同期ループとを備え、位相同期ループの出力周波数を
変更する際にFM変調回路から無変調信号が出力される
ことを特徴とするFM変調装置。An FM modulation circuit for FM-modulating an input signal, and a phase-locked loop for performing frequency conversion on an output signal of the FM modulation circuit, wherein when the output frequency of the phase-locked loop is changed, An FM modulator, which outputs a non-modulated signal.
出力信号に対する位相誤差信号を電圧制御発振器へ帰還
するループフィルタを備え、位相同期ループの出力周波
数を変更する際にループフィルタの時定数を低減するこ
とを特徴とする請求項1に記載のFM変調装置。2. The phase-locked loop according to claim 1, further comprising a loop filter for feeding back a phase error signal corresponding to an output signal of the FM modulation circuit to a voltage-controlled oscillator, wherein the time constant of the loop filter is changed when changing the output frequency of the phase-locked loop. The FM modulator according to claim 1, wherein the frequency is reduced.
と、所定の周波数信号を生成するシンセサイザと、シン
セサイザの出力信号を用いてFM変調回路の出力信号に
対し周波数変換を行う位相同期ループとを備えたFM変
調装置において、シンセサイザが、周波数制御信号に基
づき周波数信号を生成し、FM変調回路が、周波数制御
信号に基づき位相同期ループの出力周波数が変更される
際に無変調信号を出力することを特徴とするFM変調装
置。3. An FM modulation circuit for FM-modulating an input signal, a synthesizer for generating a predetermined frequency signal, and a phase locked loop for performing frequency conversion on an output signal of the FM modulation circuit using an output signal of the synthesizer. In the FM modulator provided, a synthesizer generates a frequency signal based on the frequency control signal, and the FM modulation circuit outputs an unmodulated signal when the output frequency of the phase locked loop is changed based on the frequency control signal. An FM modulator characterized by the above-mentioned.
又は所定の一定信号を選択的にFM変調器へ出力するス
イッチング手段を備えたことを特徴とする請求項3に記
載のFM変調装置。4. The FM modulator according to claim 3, further comprising switching means for selectively outputting an input signal or a predetermined constant signal to an FM modulator based on the frequency control signal.
出力信号に対する位相誤差信号を電圧制御発振器へ帰還
させるとともに、周波数制御信号に基づき、位相同期ル
ープの出力周波数を変更する際に時定数を低減させるル
ープフィルタを備えたことを特徴とする請求項3に記載
のFM変調装置。5. The phase locked loop feeds back a phase error signal corresponding to an output signal of an FM modulation circuit to a voltage controlled oscillator, and sets a time constant when changing an output frequency of the phase locked loop based on a frequency control signal. The FM modulator according to claim 3, further comprising a loop filter for reducing the frequency.
数に応じたオフセット信号を位相同期ループに供給する
オフセット信号源を備え、上記位相同期ループは、FM
変調回路の出力信号に対する位相誤差信号にオフセット
信号源の出力信号を加算して電圧制御発振器へ帰還する
加算器を備えたことを特徴とする請求項3に記載のFM
変調装置。6. An offset signal source for supplying an offset signal corresponding to an output frequency to a phase locked loop based on the frequency control signal, wherein the phase locked loop includes an FM signal.
4. The FM according to claim 3, further comprising an adder for adding the output signal of the offset signal source to the phase error signal corresponding to the output signal of the modulation circuit and feeding back the output signal to the voltage controlled oscillator.
Modulation device.
号にオフセット信号源の出力信号を加算して電圧制御発
振器へ帰還することを特徴とする請求項6に記載のFM
変調装置。7. The FM according to claim 6, wherein the adder adds the output signal of the offset signal source to the output signal of the loop filter and feeds back to the voltage controlled oscillator.
Modulation device.
出手段を備え、上記オフセット信号源は、検出手段の検
出結果に基づきオフセット信号を変化させることを特徴
とする請求項7に記載のFM変調装置。8. The FM modulator according to claim 7, further comprising a detection unit for detecting an output signal of the loop filter, wherein the offset signal source changes the offset signal based on a detection result of the detection unit. .
に対する位相誤差信号にオフセット信号源の出力信号を
加算してループフィルタへ出力することを特徴とする請
求項6に記載のFM変調装置。9. The FM modulator according to claim 6, wherein the adder adds an output signal of an offset signal source to a phase error signal corresponding to an output signal of the FM modulation circuit and outputs the result to a loop filter. .
検出手段を備え、上記オフセット信号源は、検出手段の
検出結果に基づきオフセット信号を変化させることを特
徴とする請求項9に記載のFM変調装置。10. The FM modulator according to claim 9, further comprising a detection unit for detecting an output signal of the loop filter, wherein the offset signal source changes the offset signal based on a detection result of the detection unit. .
器及びシンセサイザの出力信号を混合する周波数変換器
を備え、高域通過フィルタ又は帯域通過フィルタを介し
て電圧制御発振器及びシンセサイザの周波数の和に相当
する周波数信号を周波数変換器の出力信号から抽出する
ことを特徴とする請求項3から10のいずれかに記載の
FM変調装置。11. The phase locked loop comprises a frequency converter for mixing output signals of a voltage controlled oscillator and a synthesizer, and corresponds to a sum of frequencies of the voltage controlled oscillator and the synthesizer via a high-pass filter or a band-pass filter. 11. The FM modulator according to claim 3, wherein a frequency signal to be extracted is extracted from an output signal of the frequency converter.
を生成する変調ステップと、FM変調信号を位相同期ル
ープへ入力し、周波数変換を行う周波数変換ステップ
と、位相同期ループの出力周波数を変更するとともに、
出力周波数を変更する際に無変調信号を位相同期ループ
へ入力する周波数変更ステップとを備えたFM変調装置
の周波数制御方法。12. A modulation step of FM-modulating an input signal to generate an FM-modulated signal, a frequency conversion step of inputting the FM-modulated signal to a phase-locked loop and performing frequency conversion, and changing an output frequency of the phase-locked loop. Along with
A frequency changing step of inputting a non-modulated signal to a phase locked loop when changing an output frequency.
ループの出力周波数を変更する際に位相同期ループを構
成するループフィルタの時定数を低減することを特徴と
する請求項12に記載のFM変調装置の周波数制御方
法。13. The FM modulator according to claim 12, wherein the frequency changing step reduces the time constant of a loop filter forming the phase locked loop when changing the output frequency of the phase locked loop. Frequency control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001089685A JP4002073B2 (en) | 2001-03-27 | 2001-03-27 | FM modulator and frequency control method for FM modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001089685A JP4002073B2 (en) | 2001-03-27 | 2001-03-27 | FM modulator and frequency control method for FM modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002290155A true JP2002290155A (en) | 2002-10-04 |
JP4002073B2 JP4002073B2 (en) | 2007-10-31 |
Family
ID=18944581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001089685A Expired - Fee Related JP4002073B2 (en) | 2001-03-27 | 2001-03-27 | FM modulator and frequency control method for FM modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4002073B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408416B2 (en) | 2005-05-24 | 2008-08-05 | Yokogawa Electric Corporation | Phase locked loop, signal generating apparatus and synchronization method |
JP2012080478A (en) * | 2010-10-06 | 2012-04-19 | Fujitsu Semiconductor Ltd | Clock generator, electronic device, and control method for generating clocks |
-
2001
- 2001-03-27 JP JP2001089685A patent/JP4002073B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408416B2 (en) | 2005-05-24 | 2008-08-05 | Yokogawa Electric Corporation | Phase locked loop, signal generating apparatus and synchronization method |
JP2012080478A (en) * | 2010-10-06 | 2012-04-19 | Fujitsu Semiconductor Ltd | Clock generator, electronic device, and control method for generating clocks |
Also Published As
Publication number | Publication date |
---|---|
JP4002073B2 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100193862B1 (en) | Frequency converter to get stable frequency | |
JP4808882B2 (en) | Wireless transmitter mechanism having a PLL and a delta-sigma modulator | |
US9793904B1 (en) | System and method of noise correcting PLL frequency synthesizers | |
JPH09505695A (en) | Phase / frequency modulator | |
CN103178840B (en) | A kind of phase-locked loop circuit and its method of work | |
US5712602A (en) | Phase-locked oscillator for microwave/millimeter-wave ranges | |
JP2000031898A (en) | Transmission and receiving system for mobile telephone and transmitting method | |
JPH0715371A (en) | Superheterodyne system transmission/reception method and transmitter/receiver | |
US8437442B2 (en) | Method and apparatus for generating a carrier frequency signal | |
JPH06268544A (en) | Communication system using improved synthesizer | |
CN100454757C (en) | frequency modulation transmission device | |
JP4002073B2 (en) | FM modulator and frequency control method for FM modulator | |
US7349672B2 (en) | Digital signal transceiver | |
US6625422B1 (en) | Signal generator | |
WO2006077992A1 (en) | Signal processing apparatus | |
US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
JP3203119B2 (en) | Frequency synthesizer circuit | |
JPH0969729A (en) | FM modulator with added PLL circuit | |
JP3053838B2 (en) | Video intermediate frequency circuit | |
US8412116B1 (en) | Wireless transceiver | |
JPH06291645A (en) | Frequency synthesizer | |
JP2003209481A (en) | High frequency receiver | |
KR100201815B1 (en) | Frequency generator and method | |
JPH09130434A (en) | Modulation circuit for frequency synthesizer | |
KR100656138B1 (en) | Quadrature Modulated Transmitter Using Two Phase-Locked Loops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |