JP2002289614A - 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法 - Google Patents
誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法Info
- Publication number
- JP2002289614A JP2002289614A JP2001086662A JP2001086662A JP2002289614A JP 2002289614 A JP2002289614 A JP 2002289614A JP 2001086662 A JP2001086662 A JP 2001086662A JP 2001086662 A JP2001086662 A JP 2001086662A JP 2002289614 A JP2002289614 A JP 2002289614A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- film
- dielectric film
- temperature
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 230000008859 change Effects 0.000 claims abstract description 25
- 238000011156 evaluation Methods 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 230000036962 time dependent Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 230000002596 correlated effect Effects 0.000 abstract description 2
- 230000002123 temporal effect Effects 0.000 abstract description 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 235
- 238000010586 diagram Methods 0.000 description 14
- 239000000047 product Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 108700042918 BF02 Proteins 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/21—Polarisation-affecting properties
- G01N21/211—Ellipsometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
(57)【要約】
【課題】誘電体膜の結晶性又は比誘電率を簡便かつ確実
に推測することができ、熱処理装置における温度のずれ
や経時的変動を正確に校正することができる誘電体膜の
評価方法、熱処理装置の温度校正方法及び半導体記憶装
置の製造方法の提供。 【解決手段】シリコンウェハ１上に堆積した酸化タンタ
ル膜２に対して結晶性を向上させるために酸素雰囲中で
熱処理を行う際、誘電体膜の結晶性の変化又は比誘電率
の変化をエリプソメータによる屈折率の測定によって評
価し、熱処理温度の妥当性を判断するものであり、特
に、誘電体膜が、熱処理によって結晶性が変化する酸化
タンタル膜２と熱処理によって膜厚が変化するシリコン
酸化膜３とを含む構成の場合に、熱処理の温度と積層膜
の屈折率とが極大点、極小点を持つ曲線で相関すること
を利用し、正確に熱処理の温度を評価することができ
る。
に推測することができ、熱処理装置における温度のずれ
や経時的変動を正確に校正することができる誘電体膜の
評価方法、熱処理装置の温度校正方法及び半導体記憶装
置の製造方法の提供。 【解決手段】シリコンウェハ１上に堆積した酸化タンタ
ル膜２に対して結晶性を向上させるために酸素雰囲中で
熱処理を行う際、誘電体膜の結晶性の変化又は比誘電率
の変化をエリプソメータによる屈折率の測定によって評
価し、熱処理温度の妥当性を判断するものであり、特
に、誘電体膜が、熱処理によって結晶性が変化する酸化
タンタル膜２と熱処理によって膜厚が変化するシリコン
酸化膜３とを含む構成の場合に、熱処理の温度と積層膜
の屈折率とが極大点、極小点を持つ曲線で相関すること
を利用し、正確に熱処理の温度を評価することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体膜の評価方
法、熱処理装置の温度校正方法及び半導体記憶装置の製
造方法に関し、特に、ＤＲＡＭのキャパシタ部に成膜す
る誘電体膜の結晶性の評価に用いて好適な誘電体膜の評
価方法、熱処理装置の温度校正方法及び半導体記憶装置
の製造方法に関する。
法、熱処理装置の温度校正方法及び半導体記憶装置の製
造方法に関し、特に、ＤＲＡＭのキャパシタ部に成膜す
る誘電体膜の結晶性の評価に用いて好適な誘電体膜の評
価方法、熱処理装置の温度校正方法及び半導体記憶装置
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体製造技術の発展に伴い大容
量のメモリ素子の開発が進められており、特に、１つの
メモリセルを１つのキャパシタと１つのトランジスタで
構成するＤＲＡＭ（Dynamic Random Access Memory）の
高集積化が急速に進められている。ＤＲＡＭ等の半導体
記憶装置は、ソフトエラー耐性等の信頼性を維持するた
めにキャパシタ容量の増加が求められる一方で、半導体
記憶装置の高集積化に伴ってキャパシタが占有できる面
積は逆に小さくなってきている。
量のメモリ素子の開発が進められており、特に、１つの
メモリセルを１つのキャパシタと１つのトランジスタで
構成するＤＲＡＭ（Dynamic Random Access Memory）の
高集積化が急速に進められている。ＤＲＡＭ等の半導体
記憶装置は、ソフトエラー耐性等の信頼性を維持するた
めにキャパシタ容量の増加が求められる一方で、半導体
記憶装置の高集積化に伴ってキャパシタが占有できる面
積は逆に小さくなってきている。
【０００３】キャパシタの電荷蓄積容量は、キャパシタ
の電極面積と誘電体膜の誘電率に比例して増加し、誘電
体膜の厚さに逆比例することから、キャパシタの電極面
積を大きくする方法が種々提案されており、例えば、ト
レンチ自体の形状をフィン型やクラウン型等に加工する
方法や、ＨＳＧ（Hemi-Spherical Grains）を形成する
方法等が知られている。
の電極面積と誘電体膜の誘電率に比例して増加し、誘電
体膜の厚さに逆比例することから、キャパシタの電極面
積を大きくする方法が種々提案されており、例えば、ト
レンチ自体の形状をフィン型やクラウン型等に加工する
方法や、ＨＳＧ（Hemi-Spherical Grains）を形成する
方法等が知られている。
【０００４】このＨＳＧの形成メカニズムについて簡単
に説明すると、清浄な表面を持つアモルファスシリコン
膜を結晶化が生じる程度の温度に加熱すると、シリコン
原子が高い移動度で膜中を拡散しシリコン原子が互いに
衝突して結晶核が形成される。そして、結晶核を中心と
した結晶化が膜の表面から深部に向かって進行し、直径
数十ｎｍ程度の半球状の結晶粒が形成され、表面に微細
な凹凸が形成されるというものである。このＨＳＧ技術
を用いることによって、平坦な面に比べて２倍以上の表
面積を有するキャパシタを形成することができる。
に説明すると、清浄な表面を持つアモルファスシリコン
膜を結晶化が生じる程度の温度に加熱すると、シリコン
原子が高い移動度で膜中を拡散しシリコン原子が互いに
衝突して結晶核が形成される。そして、結晶核を中心と
した結晶化が膜の表面から深部に向かって進行し、直径
数十ｎｍ程度の半球状の結晶粒が形成され、表面に微細
な凹凸が形成されるというものである。このＨＳＧ技術
を用いることによって、平坦な面に比べて２倍以上の表
面積を有するキャパシタを形成することができる。
【０００５】一方、電極面積を変えることなくキャパシ
タの容量を大きくする方法として、誘電体膜の薄膜化、
比誘電率の高い誘電体膜の研究も進められている。近
年、このような高誘電率の膜として五酸化タンタル（Ｔ
ａ２Ｏ５）、酸化イットリウム（Ｙ２Ｏ３）、二酸化ハ
フニウム（ＨｆＯ２）等が注目されており、これらの物
質は比誘電率が３〜４のシリコン酸化膜や６〜８のシリ
コン窒化膜に対して格段に比誘電率が大きく、ＤＲＡＭ
のキャパシタ材料としては特に材料自体の熱力学的安定
性から五酸化タンタルが有望視されている。
タの容量を大きくする方法として、誘電体膜の薄膜化、
比誘電率の高い誘電体膜の研究も進められている。近
年、このような高誘電率の膜として五酸化タンタル（Ｔ
ａ２Ｏ５）、酸化イットリウム（Ｙ２Ｏ３）、二酸化ハ
フニウム（ＨｆＯ２）等が注目されており、これらの物
質は比誘電率が３〜４のシリコン酸化膜や６〜８のシリ
コン窒化膜に対して格段に比誘電率が大きく、ＤＲＡＭ
のキャパシタ材料としては特に材料自体の熱力学的安定
性から五酸化タンタルが有望視されている。
【０００６】この五酸化タンタルは、薄膜でも２２〜２
５程度の比誘電率を有しており、スパッタリング法、Ｃ
ＶＤ（Chemical Vapor Deposition）法、ゾル・ゲル法
等により成膜することができる。そして、酸化タンタル
膜成膜後に酸素雰囲気中で熱処理を行うことにより、比
誘電率が４０程度にまで向上する。この熱処理は、酸化
タンタル膜の結晶性の改善を主な目的とするものであ
り、その際、酸化タンタル膜の結晶性を保つために酸素
雰囲気中で処理が行われる。
５程度の比誘電率を有しており、スパッタリング法、Ｃ
ＶＤ（Chemical Vapor Deposition）法、ゾル・ゲル法
等により成膜することができる。そして、酸化タンタル
膜成膜後に酸素雰囲気中で熱処理を行うことにより、比
誘電率が４０程度にまで向上する。この熱処理は、酸化
タンタル膜の結晶性の改善を主な目的とするものであ
り、その際、酸化タンタル膜の結晶性を保つために酸素
雰囲気中で処理が行われる。
【０００７】
【発明が解決しようとする課題】このように、ＤＲＡＭ
等の半導体記憶装置のキャパシタにＨＳＧを形成して表
面積を大きくし、その上に酸化タンタル等の高誘電率の
材料を成膜した後に熱処理を施すことによってキャパシ
タの容量を大きくすることができるが、この酸化タンタ
ル膜を用いるＤＲＡＭの製造方法では、酸化タンタル膜
の熱処理の良否を適切に判断することができないという
問題がある。
等の半導体記憶装置のキャパシタにＨＳＧを形成して表
面積を大きくし、その上に酸化タンタル等の高誘電率の
材料を成膜した後に熱処理を施すことによってキャパシ
タの容量を大きくすることができるが、この酸化タンタ
ル膜を用いるＤＲＡＭの製造方法では、酸化タンタル膜
の熱処理の良否を適切に判断することができないという
問題がある。
【０００８】前記したように電極面積を一定とすると、
キャパシタの静電容量は誘電体膜の膜厚及び比誘電率に
依存して変化する。ここで、誘電体膜の膜厚はＣＶＤ法
等の成膜装置の条件を調整することにより再現性を担保
することができるが、誘電体膜の誘電率は誘電体膜自体
の結晶性に依存して変化するため、熱処理の温度条件に
よって大きく変化してしまう。
キャパシタの静電容量は誘電体膜の膜厚及び比誘電率に
依存して変化する。ここで、誘電体膜の膜厚はＣＶＤ法
等の成膜装置の条件を調整することにより再現性を担保
することができるが、誘電体膜の誘電率は誘電体膜自体
の結晶性に依存して変化するため、熱処理の温度条件に
よって大きく変化してしまう。
【０００９】この問題について、熱処理の温度（ＲＴＯ
温度）と誘電体膜の屈折率との相関を示す図３を参照し
て説明する。図３（ａ）に示すように、誘電体膜の結晶
性を示す屈折率は熱処理の温度の上昇に伴って緩やかに
増加するのではなく、ある温度を境に急激に変化し、そ
の後一定の値となる。この現象は、熱エネルギーがある
閾値を越えると酸化タンタルの結晶性がアモルファス状
態から結晶状態に急速に改善され、結晶性改善後はそれ
以上温度を上げても密度が変化しないことに起因してい
る。
温度）と誘電体膜の屈折率との相関を示す図３を参照し
て説明する。図３（ａ）に示すように、誘電体膜の結晶
性を示す屈折率は熱処理の温度の上昇に伴って緩やかに
増加するのではなく、ある温度を境に急激に変化し、そ
の後一定の値となる。この現象は、熱エネルギーがある
閾値を越えると酸化タンタルの結晶性がアモルファス状
態から結晶状態に急速に改善され、結晶性改善後はそれ
以上温度を上げても密度が変化しないことに起因してい
る。
【００１０】従って、誘電体膜の結晶性を改善し誘電率
を所望の値にするには熱処理の温度をできるだけ高く設
定することが好ましいが、一方、キャパシタの下層には
トランジスタ等が形成されており、熱処理の温度を高く
設定すると拡散層の不純物濃度分布が変化したり、意図
しない部分に不純物が拡散されてトランジスタの特性が
変化してしまうという不具合が生じる。そこで、実際に
ＤＲＡＭ等の半導体記憶装置を製造する際には、熱処理
の温度を図３（ａ）の領域２と領域３の境界近傍に設定
することが好ましいが、この領域は温度の変化に対して
屈折率が大きく変化する領域であるため、熱処理装置の
温度設定を正確に行う必要がある。
を所望の値にするには熱処理の温度をできるだけ高く設
定することが好ましいが、一方、キャパシタの下層には
トランジスタ等が形成されており、熱処理の温度を高く
設定すると拡散層の不純物濃度分布が変化したり、意図
しない部分に不純物が拡散されてトランジスタの特性が
変化してしまうという不具合が生じる。そこで、実際に
ＤＲＡＭ等の半導体記憶装置を製造する際には、熱処理
の温度を図３（ａ）の領域２と領域３の境界近傍に設定
することが好ましいが、この領域は温度の変化に対して
屈折率が大きく変化する領域であるため、熱処理装置の
温度設定を正確に行う必要がある。
【００１１】一般に、熱処理装置等の半導体製造装置で
は、処理温度は装置内部に設置された温度センサの表示
に基づいて制御されるが、処理装置内における温度セン
サの設置場所や投入する試料の形態、量等によって実際
の処理温度と装置に表示される温度との間にずれが生じ
る場合があり、更に、このずれが装置の稼働時間等に応
じて経時的に変化してしまう場合がある。
は、処理温度は装置内部に設置された温度センサの表示
に基づいて制御されるが、処理装置内における温度セン
サの設置場所や投入する試料の形態、量等によって実際
の処理温度と装置に表示される温度との間にずれが生じ
る場合があり、更に、このずれが装置の稼働時間等に応
じて経時的に変化してしまう場合がある。
【００１２】そこで、この温度のずれを校正するため
に、誘電体膜を成膜した温度校正用の試料を用いて実際
に熱処理を行い、例えば、熱処理後の誘電体膜の結晶性
をＸ線回折法で評価することにより実際の処理温度を推
測し、装置の設定温度を調整するといった方法がとられ
る。しかしながら、Ｘ線回折法では測定に時間がかかる
上、誘電体膜の結晶性が改善された後はＸ線回折データ
と処理温度との対応付けができず、熱処理装置で最も重
要な偏曲点近傍の校正データが得られないという問題が
ある。
に、誘電体膜を成膜した温度校正用の試料を用いて実際
に熱処理を行い、例えば、熱処理後の誘電体膜の結晶性
をＸ線回折法で評価することにより実際の処理温度を推
測し、装置の設定温度を調整するといった方法がとられ
る。しかしながら、Ｘ線回折法では測定に時間がかかる
上、誘電体膜の結晶性が改善された後はＸ線回折データ
と処理温度との対応付けができず、熱処理装置で最も重
要な偏曲点近傍の校正データが得られないという問題が
ある。
【００１３】また、上記Ｘ線回折法を用いて、実際のＤ
ＲＡＭの製造プロセスにおける誘電体膜の評価を行う場
合、Ｘ線回折法はＸ線を照射し、また下地の構成物質に
依存するため、製品ウェハを用いて評価することができ
ず、誘電体膜成膜時に測定用のダミーウェハを成膜装置
に投入して製品ウェハと同時に成膜し、そのダミーウェ
ハを製品ウェハと同時に酸化処理して測定用試料を作製
しなければならないため、余分な工数が発生してしまう
と共に、ダミーウェハは実際の製品とはパターン、裏面
の状態の違いなどにより必ずしも同一にならない。
ＲＡＭの製造プロセスにおける誘電体膜の評価を行う場
合、Ｘ線回折法はＸ線を照射し、また下地の構成物質に
依存するため、製品ウェハを用いて評価することができ
ず、誘電体膜成膜時に測定用のダミーウェハを成膜装置
に投入して製品ウェハと同時に成膜し、そのダミーウェ
ハを製品ウェハと同時に酸化処理して測定用試料を作製
しなければならないため、余分な工数が発生してしまう
と共に、ダミーウェハは実際の製品とはパターン、裏面
の状態の違いなどにより必ずしも同一にならない。
【００１４】また、上記Ｘ線回折法では、測定試料の最
上層に形成された誘電体膜自体の結晶性を判断すること
はできるが、実際のＤＲＡＭにおけるキャパシタの容量
は最上層の誘電体膜のみならず、その下層に形成された
シリコン酸化膜やシリコン窒化膜、ポリシリコン等を含
む総合的な積層膜の誘電率を反映したものとなるため、
Ｘ線回折による評価ではキャパシタの容量を評価したこ
とにならない。特に、酸化処理の際には、酸素原子が誘
電体膜を通過してシリコンウェハに達し、シリコンウェ
ハ界面にシリコン酸化膜が形成されてしまうため、これ
らを総合した積層膜の誘電率を測定しなければ、製品と
してのＤＲＡＭの容量を正確に把握することはできな
い。
上層に形成された誘電体膜自体の結晶性を判断すること
はできるが、実際のＤＲＡＭにおけるキャパシタの容量
は最上層の誘電体膜のみならず、その下層に形成された
シリコン酸化膜やシリコン窒化膜、ポリシリコン等を含
む総合的な積層膜の誘電率を反映したものとなるため、
Ｘ線回折による評価ではキャパシタの容量を評価したこ
とにならない。特に、酸化処理の際には、酸素原子が誘
電体膜を通過してシリコンウェハに達し、シリコンウェ
ハ界面にシリコン酸化膜が形成されてしまうため、これ
らを総合した積層膜の誘電率を測定しなければ、製品と
してのＤＲＡＭの容量を正確に把握することはできな
い。
【００１５】このように、キャパシタをＨＳＧ構造と
し、誘電体膜として酸化タンタル膜を用いることによっ
て容量電極の表面積の向上と比誘電率の向上を図り、容
量の増加を図ることができるが、キャパシタ内の誘電体
膜の総合的な比誘電率を測定する有効な手段がないため
に、実際にＤＲＡＭが完成してみないと正確なキャパシ
タの静電容量が分からないという問題がある。
し、誘電体膜として酸化タンタル膜を用いることによっ
て容量電極の表面積の向上と比誘電率の向上を図り、容
量の増加を図ることができるが、キャパシタ内の誘電体
膜の総合的な比誘電率を測定する有効な手段がないため
に、実際にＤＲＡＭが完成してみないと正確なキャパシ
タの静電容量が分からないという問題がある。
【００１６】本発明は、上記問題点に鑑みてなされたも
のであって、その第１の目的は、ダミーウェハを設ける
ことなく、誘電体膜、特に積層された誘電体膜の結晶性
又は比誘電率を簡便かつ確実に推測することができる誘
電体膜の評価方法を提供することにある。
のであって、その第１の目的は、ダミーウェハを設ける
ことなく、誘電体膜、特に積層された誘電体膜の結晶性
又は比誘電率を簡便かつ確実に推測することができる誘
電体膜の評価方法を提供することにある。
【００１７】また、本発明の第２の目的は、熱処理装置
における設定温度と実際の処理温度とのずれや装置間の
処理温度のずれ、各々の装置の処理温度の経時的変動を
正確に校正することができる熱処理装置の温度校正方法
を提供することにある。
における設定温度と実際の処理温度とのずれや装置間の
処理温度のずれ、各々の装置の処理温度の経時的変動を
正確に校正することができる熱処理装置の温度校正方法
を提供することにある。
【００１８】更に、本発明の第３の目的は、誘電体膜の
熱処理後において、製品としてのＤＲＡＭのキャパシタ
の性能を正確に推測することが可能な半導体記憶装置の
製造方法を提供することにある。
熱処理後において、製品としてのＤＲＡＭのキャパシタ
の性能を正確に推測することが可能な半導体記憶装置の
製造方法を提供することにある。
【００１９】
【問題を解決するための手段】上記目的を達成するた
め、本発明の誘電体膜の評価方法は、基板上に堆積した
誘電体膜の酸素を含む雰囲気における熱処理前後の結晶
性の変化又は比誘電率の変化を、前記誘電体膜の屈折率
を測定することによって評価するものである。
め、本発明の誘電体膜の評価方法は、基板上に堆積した
誘電体膜の酸素を含む雰囲気における熱処理前後の結晶
性の変化又は比誘電率の変化を、前記誘電体膜の屈折率
を測定することによって評価するものである。
【００２０】本発明においては、前記誘電体膜が、比誘
電率が互いに異なる複数の誘電体膜の積層膜からなり、
前記積層膜の屈折率を測定することによって、前記複数
の誘電体膜全体の比誘電率を推測する構成とすることが
できる。
電率が互いに異なる複数の誘電体膜の積層膜からなり、
前記積層膜の屈折率を測定することによって、前記複数
の誘電体膜全体の比誘電率を推測する構成とすることが
できる。
【００２１】また、本発明においては、前記複数の誘電
体膜に、前記熱処理によって結晶性が変化する誘電体膜
と、前記熱処理によって膜厚が変化する誘電体膜とを含
む構成とすることもできる。
体膜に、前記熱処理によって結晶性が変化する誘電体膜
と、前記熱処理によって膜厚が変化する誘電体膜とを含
む構成とすることもできる。
【００２２】また、本発明においては、前記誘電体膜
に、酸化タンタル膜、酸化イットリウム又は酸化ハフニ
ウムのいずれかを含むことが好ましく、前記誘電体膜
が、シリコン又はポリシリコン膜上に直接あるいはシリ
コン酸化膜又はシリコン窒化膜を介在させて形成され、
また、前記シリコン又は前記ポリシリコンの界面に、前
記熱処理によってシリコン酸化膜が形成されている構成
とすることができる。
に、酸化タンタル膜、酸化イットリウム又は酸化ハフニ
ウムのいずれかを含むことが好ましく、前記誘電体膜
が、シリコン又はポリシリコン膜上に直接あるいはシリ
コン酸化膜又はシリコン窒化膜を介在させて形成され、
また、前記シリコン又は前記ポリシリコンの界面に、前
記熱処理によってシリコン酸化膜が形成されている構成
とすることができる。
【００２３】また、本発明においては、前記屈折率を、
分光エリプソメータにより測定することが好ましい。
分光エリプソメータにより測定することが好ましい。
【００２４】本発明は、基板上に堆積した誘電体膜を酸
素を含む雰囲気中で熱処理する熱処理装置の温度校正方
法において、前記熱処理の温度と該温度で熱処理した前
記誘電体膜の屈折率との相関データを用いて、前記熱処
理装置の設定温度と実際の処理温度とのずれを補正する
ものである。
素を含む雰囲気中で熱処理する熱処理装置の温度校正方
法において、前記熱処理の温度と該温度で熱処理した前
記誘電体膜の屈折率との相関データを用いて、前記熱処
理装置の設定温度と実際の処理温度とのずれを補正する
ものである。
【００２５】本発明においては、複数の前記熱処理装置
の各々について取得した前記熱処理の温度と前記誘電体
膜の屈折率との相関データを参照して、前記複数の熱処
理装置間の温度差を補正する構成とすることができる。
の各々について取得した前記熱処理の温度と前記誘電体
膜の屈折率との相関データを参照して、前記複数の熱処
理装置間の温度差を補正する構成とすることができる。
【００２６】また、本発明においては、前記熱処理装置
について、前記熱処理の温度と前記誘電体膜の屈折率と
の相関データを予め取得し、該相関データとその後に処
理した前記誘電体膜の屈折率のデータとを比較して、前
記熱処理装置の経時的な温度変動を補正する構成とする
こともできる。
について、前記熱処理の温度と前記誘電体膜の屈折率と
の相関データを予め取得し、該相関データとその後に処
理した前記誘電体膜の屈折率のデータとを比較して、前
記熱処理装置の経時的な温度変動を補正する構成とする
こともできる。
【００２７】また、本発明は、キャパシタ内に誘電体膜
を形成した後、酸素を含む雰囲気中で熱処理を施す工程
を含む半導体記憶装置の製造方法において、半導体記憶
装置が形成される基板の一部を用いて前記熱処理後の前
記誘電体膜の屈折率を測定することによって、前記誘電
体膜の結晶性の変化又は比誘電率の変化を評価し、前記
半導体記憶装置完成後の前記キャパシタの容量を推測す
るものである。
を形成した後、酸素を含む雰囲気中で熱処理を施す工程
を含む半導体記憶装置の製造方法において、半導体記憶
装置が形成される基板の一部を用いて前記熱処理後の前
記誘電体膜の屈折率を測定することによって、前記誘電
体膜の結晶性の変化又は比誘電率の変化を評価し、前記
半導体記憶装置完成後の前記キャパシタの容量を推測す
るものである。
【００２８】本発明においては、前記半導体記憶装置の
スクライブ線領域を用いて前記屈折率の測定を行うこと
が好ましい。
スクライブ線領域を用いて前記屈折率の測定を行うこと
が好ましい。
【００２９】このように、本発明の構成によれば、誘電
体膜の酸化処理後の屈折率を測定することにより、最上
層の誘電体膜の結晶性のみならず、界面に形成された膜
を含む積層膜全体の屈折率を測定することができ、製造
途中の段階においてもキャパシタの容量を簡便かつ確実
に予測することができる。また、装置毎に予め熱処理温
度と屈折率との相関データと測定することによって、装
置間の処理温度のばらつきや、装置の経時的な変動を知
ることができ、熱処理後に測定した屈折率のデータと比
較した結果をフィードバックすることにより、熱処理装
置の状態を常に一定に保つことができる。更に、ＤＲＡ
Ｍ等の半導体記憶装置の一部（スクライブ線等）を用い
て屈折率の測定を行うことにより、実際の製品ウェハに
成膜した誘電体膜の屈折率を測定することができ、半導
体記憶装置のセル容量を正確に予測することができる。
体膜の酸化処理後の屈折率を測定することにより、最上
層の誘電体膜の結晶性のみならず、界面に形成された膜
を含む積層膜全体の屈折率を測定することができ、製造
途中の段階においてもキャパシタの容量を簡便かつ確実
に予測することができる。また、装置毎に予め熱処理温
度と屈折率との相関データと測定することによって、装
置間の処理温度のばらつきや、装置の経時的な変動を知
ることができ、熱処理後に測定した屈折率のデータと比
較した結果をフィードバックすることにより、熱処理装
置の状態を常に一定に保つことができる。更に、ＤＲＡ
Ｍ等の半導体記憶装置の一部（スクライブ線等）を用い
て屈折率の測定を行うことにより、実際の製品ウェハに
成膜した誘電体膜の屈折率を測定することができ、半導
体記憶装置のセル容量を正確に予測することができる。
【００３０】
【発明の実施の形態】本発明に係る誘電体膜の評価方法
は、その好ましい一実施の形態において、シリコンウェ
ハ上に堆積した酸化タンタル膜、又は酸化タンタル膜と
ウェハ界面に形成されたシリコン酸化膜の積層膜、又は
酸化タンタル膜下層にシリコン窒化膜又はポリシリコン
膜が形成された積層膜等の誘電体膜に対して、結晶性を
向上させるために酸素雰囲中で熱処理を行う際、誘電体
膜又は積層膜の結晶性の変化又は比誘電率の変化をエリ
プソメータによる屈折率の測定によって評価し、熱処理
温度の妥当性を判断するものであり、特に、誘電体膜
が、熱処理によって結晶性が変化する酸化タンタル膜と
熱処理によって膜厚が変化するシリコン酸化膜とを含む
構成の場合に、熱処理の温度と積層膜の屈折率とが極大
点、極小点を持つ曲線で相関することを利用し、正確に
熱処理の温度を評価することができる。
は、その好ましい一実施の形態において、シリコンウェ
ハ上に堆積した酸化タンタル膜、又は酸化タンタル膜と
ウェハ界面に形成されたシリコン酸化膜の積層膜、又は
酸化タンタル膜下層にシリコン窒化膜又はポリシリコン
膜が形成された積層膜等の誘電体膜に対して、結晶性を
向上させるために酸素雰囲中で熱処理を行う際、誘電体
膜又は積層膜の結晶性の変化又は比誘電率の変化をエリ
プソメータによる屈折率の測定によって評価し、熱処理
温度の妥当性を判断するものであり、特に、誘電体膜
が、熱処理によって結晶性が変化する酸化タンタル膜と
熱処理によって膜厚が変化するシリコン酸化膜とを含む
構成の場合に、熱処理の温度と積層膜の屈折率とが極大
点、極小点を持つ曲線で相関することを利用し、正確に
熱処理の温度を評価することができる。
【００３１】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００３２】［実施例１］まず、本発明の第１の実施例
に係る誘電体膜の評価方法について、図１乃至図４を参
照して説明する。図１は、誘電体膜の評価サンプルの製
作方法を示す断面図であり、図２は、本評価方法で評価
可能な構造の一例を示す断面図である。また、図３は、
本実施例の評価方法の原理を示す図であり、図３（ａ）
は熱処理温度（ＲＴＯ温度）と誘電体膜の屈折率との相
関、図３（ｂ）は熱処理温度とシリコンウェハ界面に形
成される界面層（シリコン酸化膜）の膜厚との相関、図
３（ｃ）は熱処理温度と誘電体膜及び界面層を合わせた
積層膜全体の屈折率との相関を示す図である。また、図
４は、本実施例の効果を示す図であり、実際に作製した
サンプルで取得したＲＴＯ（Rapid Thermal Oxidatio
n）温度と屈折率との相関を示す図である。
に係る誘電体膜の評価方法について、図１乃至図４を参
照して説明する。図１は、誘電体膜の評価サンプルの製
作方法を示す断面図であり、図２は、本評価方法で評価
可能な構造の一例を示す断面図である。また、図３は、
本実施例の評価方法の原理を示す図であり、図３（ａ）
は熱処理温度（ＲＴＯ温度）と誘電体膜の屈折率との相
関、図３（ｂ）は熱処理温度とシリコンウェハ界面に形
成される界面層（シリコン酸化膜）の膜厚との相関、図
３（ｃ）は熱処理温度と誘電体膜及び界面層を合わせた
積層膜全体の屈折率との相関を示す図である。また、図
４は、本実施例の効果を示す図であり、実際に作製した
サンプルで取得したＲＴＯ（Rapid Thermal Oxidatio
n）温度と屈折率との相関を示す図である。
【００３３】まず、図１を参照して本実施例の誘電体膜
サンプルの作製方法について説明する。図１（ａ）、
（ｂ）に示すように、誘電体膜を成膜するシリコンウェ
ハ１等の基板を用意し、その上に酸化タンタル膜２等の
誘電体膜を成膜する。ここで、誘電体膜を成膜するウェ
ハは屈折率を測定する際に障害とならない材料であれば
よくシリコンウェハに限定されないが、本発明ではＤＲ
ＡＭのキャパシタとして成膜する誘電体膜の評価を主な
目的とするためシリコンウェハ１を用いている。また、
成膜する誘電体膜は酸化タンタル膜２に限定されず、酸
化処理等の熱処理によって結晶性が変化（例えば、アモ
ルファスから結晶に変化）する任意の膜を用いることが
でき、従来例で示したような酸化イットリウム（Ｙ２Ｏ
３）、二酸化ハフニウム（ＨｆＯ２）等であっても良
い。また、酸化タンタル膜２を成膜する方法としては、
スパッタ法、ＣＶＤ法等、任意の方法を用いることがで
きる。ここでは、ＣＶＤ法を用い、約１０ｎｍの膜厚で
酸化タンタル膜２を成膜している。
サンプルの作製方法について説明する。図１（ａ）、
（ｂ）に示すように、誘電体膜を成膜するシリコンウェ
ハ１等の基板を用意し、その上に酸化タンタル膜２等の
誘電体膜を成膜する。ここで、誘電体膜を成膜するウェ
ハは屈折率を測定する際に障害とならない材料であれば
よくシリコンウェハに限定されないが、本発明ではＤＲ
ＡＭのキャパシタとして成膜する誘電体膜の評価を主な
目的とするためシリコンウェハ１を用いている。また、
成膜する誘電体膜は酸化タンタル膜２に限定されず、酸
化処理等の熱処理によって結晶性が変化（例えば、アモ
ルファスから結晶に変化）する任意の膜を用いることが
でき、従来例で示したような酸化イットリウム（Ｙ２Ｏ
３）、二酸化ハフニウム（ＨｆＯ２）等であっても良
い。また、酸化タンタル膜２を成膜する方法としては、
スパッタ法、ＣＶＤ法等、任意の方法を用いることがで
きる。ここでは、ＣＶＤ法を用い、約１０ｎｍの膜厚で
酸化タンタル膜２を成膜している。
【００３４】次に、図１（ｃ）に示すように、酸化タン
タル膜２を成膜したシリコンウェハ１にＲＴＯ等の熱処
理を施す。熱処理としては、酸素雰囲気中でのランプ加
熱処理、酸素プラズマによる処理、オゾンガス雰囲気中
での紫外線照射処理等が可能である。このＲＴＯ処理に
よって酸化タンタル膜２の結晶性が改善されると共に、
酸素原子が酸化タンタル膜２を透過して下層のシリコン
ウェハ１と反応し、その界面にシリコン酸化膜３を形成
する。
タル膜２を成膜したシリコンウェハ１にＲＴＯ等の熱処
理を施す。熱処理としては、酸素雰囲気中でのランプ加
熱処理、酸素プラズマによる処理、オゾンガス雰囲気中
での紫外線照射処理等が可能である。このＲＴＯ処理に
よって酸化タンタル膜２の結晶性が改善されると共に、
酸素原子が酸化タンタル膜２を透過して下層のシリコン
ウェハ１と反応し、その界面にシリコン酸化膜３を形成
する。
【００３５】このようにして形成された試料を用いてシ
リコンウェハ１上の誘電体膜の屈折率を測定する。屈折
率の測定方法としては種々の方法があるが、被測定物に
偏光を入射し、その反射光の偏光状態の変化から薄膜の
膜厚と屈折率を測定する分光エリプソメータが一般的で
ある。このエリプソメータには、大別して消光法と回転
検光子法とがあり、消光法は反射した楕円偏光を補償板
等を用いて直線偏光とし偏光パラメータを求める方法で
あり、回転検光子法は、反射光の偏光状態を直接測定し
て偏光パラメータを求める方法である。なお、以下の説
明では、エリプソメータを用いて誘電体膜の屈折率を測
定する方法について説明するが、屈折率の測定方法とし
て非破壊で測定が可能な他の方法を用いてもよい。
リコンウェハ１上の誘電体膜の屈折率を測定する。屈折
率の測定方法としては種々の方法があるが、被測定物に
偏光を入射し、その反射光の偏光状態の変化から薄膜の
膜厚と屈折率を測定する分光エリプソメータが一般的で
ある。このエリプソメータには、大別して消光法と回転
検光子法とがあり、消光法は反射した楕円偏光を補償板
等を用いて直線偏光とし偏光パラメータを求める方法で
あり、回転検光子法は、反射光の偏光状態を直接測定し
て偏光パラメータを求める方法である。なお、以下の説
明では、エリプソメータを用いて誘電体膜の屈折率を測
定する方法について説明するが、屈折率の測定方法とし
て非破壊で測定が可能な他の方法を用いてもよい。
【００３６】図３（ａ）に、ＲＴＯ処理の温度を変化さ
せた時の酸化タンタル膜２単独の屈折率の変化を示す。
図３（ａ）に示すように、ＲＴＯの温度範囲（領域１か
ら領域３）によって酸化タンタル膜２の状態は３つに分
けることができる。すなわち、領域１は、ＲＴＯの温度
が低いために熱エネルギーが小さく、酸化タンタル膜２
の結晶性が変化しない状態であり、ＲＴＯ温度を徐々に
上昇させると、酸化タンタル膜２がアモルファス状態か
ら結晶状態に徐々に変化すると共に酸素原子が酸化タン
タル膜２中の空孔に入り込む（領域２）。そして、領域
３では、酸化タンタル膜２の結晶化が終了し、更にＲＴ
Ｏの温度を上げても結晶性はこれ以上改善されないこと
を示している。
せた時の酸化タンタル膜２単独の屈折率の変化を示す。
図３（ａ）に示すように、ＲＴＯの温度範囲（領域１か
ら領域３）によって酸化タンタル膜２の状態は３つに分
けることができる。すなわち、領域１は、ＲＴＯの温度
が低いために熱エネルギーが小さく、酸化タンタル膜２
の結晶性が変化しない状態であり、ＲＴＯ温度を徐々に
上昇させると、酸化タンタル膜２がアモルファス状態か
ら結晶状態に徐々に変化すると共に酸素原子が酸化タン
タル膜２中の空孔に入り込む（領域２）。そして、領域
３では、酸化タンタル膜２の結晶化が終了し、更にＲＴ
Ｏの温度を上げても結晶性はこれ以上改善されないこと
を示している。
【００３７】酸化タンタル膜２等の誘電体膜でこのよう
な屈折率の変化が生じるのは、酸化タンタル等の酸化物
をＣＶＤ法等で成膜する際、成膜時に酸素原子が容易に
抜け出して結晶性の悪いアモルファス状態で成膜される
ことに起因しており、ＲＴＯ処理によって酸化タンタル
膜２が結晶化し、酸素原子が酸化タンタル膜２等の空孔
を埋めて密度が大きくなると、それに伴って屈折率が大
きくなるためである。
な屈折率の変化が生じるのは、酸化タンタル等の酸化物
をＣＶＤ法等で成膜する際、成膜時に酸素原子が容易に
抜け出して結晶性の悪いアモルファス状態で成膜される
ことに起因しており、ＲＴＯ処理によって酸化タンタル
膜２が結晶化し、酸素原子が酸化タンタル膜２等の空孔
を埋めて密度が大きくなると、それに伴って屈折率が大
きくなるためである。
【００３８】一方、酸化タンタル膜２の下層に形成され
るシリコン酸化膜３の膜厚は、図３（ｂ）に示すように
変化する。すなわち、ＲＴＯ温度の上昇に伴って、酸素
原子のエネルギーが増加し、酸化タンタル膜２を透過し
てシリコンウェハ１に到達する酸素原子の量が多くな
り、シリコンウェハ１の界面に成長するシリコン酸化膜
３の膜厚も緩やかに大きくなる。
るシリコン酸化膜３の膜厚は、図３（ｂ）に示すように
変化する。すなわち、ＲＴＯ温度の上昇に伴って、酸素
原子のエネルギーが増加し、酸化タンタル膜２を透過し
てシリコンウェハ１に到達する酸素原子の量が多くな
り、シリコンウェハ１の界面に成長するシリコン酸化膜
３の膜厚も緩やかに大きくなる。
【００３９】そして、この酸化タンタル膜２とシリコン
酸化膜３を合わせた積層膜の屈折率は、図３（ｃ）のよ
うな極小値と極大値を持つ曲線となる。すなわち、領域
１では酸化タンタル膜２の膜質は改善されないため酸化
タンタル膜２単独の屈折率は約２．１９のまま変化しな
いが、酸化タンタル膜２に比べて屈折率が約１．４６と
小さいシリコン酸化膜３の膜厚が徐々に大きくなり、結
果として積層膜全体の屈折率は徐々に小さくなり、領域
１の右端で極小となる。
酸化膜３を合わせた積層膜の屈折率は、図３（ｃ）のよ
うな極小値と極大値を持つ曲線となる。すなわち、領域
１では酸化タンタル膜２の膜質は改善されないため酸化
タンタル膜２単独の屈折率は約２．１９のまま変化しな
いが、酸化タンタル膜２に比べて屈折率が約１．４６と
小さいシリコン酸化膜３の膜厚が徐々に大きくなり、結
果として積層膜全体の屈折率は徐々に小さくなり、領域
１の右端で極小となる。
【００４０】そして、領域２では、屈折率が小さいシリ
コン酸化膜３の膜厚は同様に徐々に大きくなるが、それ
以上に酸化タンタル膜２の屈折率が約２．１９から約
２．２３に大きく上昇するため、積層膜全体の屈折率は
急激に増加する。更に領域３では、領域１と同様に酸化
タンタルの屈折率は約２．２３で一定の値となるが、シ
リコン酸化膜３の膜厚が増加することによって積層膜全
体の屈折率は徐々に小さくなり、領域３の左端で極大と
なる。なお、この積層膜の屈折率がＲＴＯ温度に対して
偏曲点を持って変化するという性質は本願発明者の知見
により得られたものである。
コン酸化膜３の膜厚は同様に徐々に大きくなるが、それ
以上に酸化タンタル膜２の屈折率が約２．１９から約
２．２３に大きく上昇するため、積層膜全体の屈折率は
急激に増加する。更に領域３では、領域１と同様に酸化
タンタルの屈折率は約２．２３で一定の値となるが、シ
リコン酸化膜３の膜厚が増加することによって積層膜全
体の屈折率は徐々に小さくなり、領域３の左端で極大と
なる。なお、この積層膜の屈折率がＲＴＯ温度に対して
偏曲点を持って変化するという性質は本願発明者の知見
により得られたものである。
【００４１】ここで、ＤＲＡＭ等の半導体記憶装置を製
造する場合には、キャパシタの容量、すなわち誘電体膜
の比誘電率を安定して大きな値にすることが重要であ
り、ＲＴＯ処理の温度が低くなりすぎると所望の屈折
率、すなわち比誘電率が得られず、また、ＲＴＯ処理の
温度が高くなりすぎると、キャパシタ下層の拡散層が広
がってしまったり、不純物が意図しない領域に拡散して
トランジスタの特性が変化してしまうおそれがあり、ま
た、シリコン酸化膜３の成長により屈折率が逆に低下し
てしまう。従って、ＤＲＡＭの製造時には、酸化タンタ
ル膜２を含む積層膜の屈折率が最大となる極大点近傍で
ＲＴＯ処理を行う必要がある。
造する場合には、キャパシタの容量、すなわち誘電体膜
の比誘電率を安定して大きな値にすることが重要であ
り、ＲＴＯ処理の温度が低くなりすぎると所望の屈折
率、すなわち比誘電率が得られず、また、ＲＴＯ処理の
温度が高くなりすぎると、キャパシタ下層の拡散層が広
がってしまったり、不純物が意図しない領域に拡散して
トランジスタの特性が変化してしまうおそれがあり、ま
た、シリコン酸化膜３の成長により屈折率が逆に低下し
てしまう。従って、ＤＲＡＭの製造時には、酸化タンタ
ル膜２を含む積層膜の屈折率が最大となる極大点近傍で
ＲＴＯ処理を行う必要がある。
【００４２】従来は、ＲＴＯ処理後に熱処理の効果を測
定する手段として、Ｘ線回折法等により酸化タンタル膜
２の結晶性そのものを測定する方法が用いられていた
が、Ｘ線回折で得られる結果はウェハ最上層の酸化タン
タル膜２のみの情報であり、図３（ａ）に示すように、
ＲＴＯ温度が領域３になると温度の変化に対して結晶性
が変化しないため、この方法では領域２と領域３との境
界を正確に把握することができない。
定する手段として、Ｘ線回折法等により酸化タンタル膜
２の結晶性そのものを測定する方法が用いられていた
が、Ｘ線回折で得られる結果はウェハ最上層の酸化タン
タル膜２のみの情報であり、図３（ａ）に示すように、
ＲＴＯ温度が領域３になると温度の変化に対して結晶性
が変化しないため、この方法では領域２と領域３との境
界を正確に把握することができない。
【００４３】また、前記したようにＤＲＡＭのキャパシ
タ容量は、最上層の酸化タンタル膜２のみならず、シリ
コンウェハ１界面のシリコン酸化膜３を含む積層膜全体
として変化する。従って、キャパシタの容量を正確に予
測するには、積層膜全体の評価を行わなければならない
が、従来のＸ線回折法等では、最上層の酸化タンタル膜
２の結晶性のみを評価していたため、製品としてのＤＲ
ＡＭの容量を予測することができず、正確な値は製品完
成後の評価によらなければならなかった。
タ容量は、最上層の酸化タンタル膜２のみならず、シリ
コンウェハ１界面のシリコン酸化膜３を含む積層膜全体
として変化する。従って、キャパシタの容量を正確に予
測するには、積層膜全体の評価を行わなければならない
が、従来のＸ線回折法等では、最上層の酸化タンタル膜
２の結晶性のみを評価していたため、製品としてのＤＲ
ＡＭの容量を予測することができず、正確な値は製品完
成後の評価によらなければならなかった。
【００４４】これに対し、本実施例の誘電体膜の評価方
法は、誘電体膜の屈折率がＲＴＯ温度に対して図３
（ｃ）のような偏曲点を持つ曲線として変化をするとい
う性質を利用し、屈折率をエリプソメータ等で非破壊的
に測定することによってキャパシタの容量を推測するも
のであり、この方法では、最上層の酸化タンタル膜２の
みならず、その下層のシリコン酸化膜３も含めた積層膜
としての屈折率を測定することができるため、最終的な
製品のキャパシタを簡便かつ正確に推測することができ
ると共に、Ｘ線回折法等に比べて測定時間を短縮するこ
とができる。
法は、誘電体膜の屈折率がＲＴＯ温度に対して図３
（ｃ）のような偏曲点を持つ曲線として変化をするとい
う性質を利用し、屈折率をエリプソメータ等で非破壊的
に測定することによってキャパシタの容量を推測するも
のであり、この方法では、最上層の酸化タンタル膜２の
みならず、その下層のシリコン酸化膜３も含めた積層膜
としての屈折率を測定することができるため、最終的な
製品のキャパシタを簡便かつ正確に推測することができ
ると共に、Ｘ線回折法等に比べて測定時間を短縮するこ
とができる。
【００４５】ここで、図１に示す方法で各々成膜した２
つのサンプルについて温度を変化させてＲＴＯ処理を行
った後、エリプソメータで屈折率を測定した結果を図４
に示す。図４のサンプル１とサンプル２は、酸化タンタ
ル膜２の膜厚にわずかな差があるため図の上下方向にシ
フトしているが、ＲＴＯの温度と屈折率との相関関係、
特に、温度７７０℃で極大値となった後に徐々に屈折率
が低下する傾向は一致しており、本実施例の評価方法で
酸化タンタル膜２を含む積層膜全体の屈折率を再現性よ
く評価でき、製品としてのキャパシタの容量が最大とな
るように温度を正確に調整できることが分かる。
つのサンプルについて温度を変化させてＲＴＯ処理を行
った後、エリプソメータで屈折率を測定した結果を図４
に示す。図４のサンプル１とサンプル２は、酸化タンタ
ル膜２の膜厚にわずかな差があるため図の上下方向にシ
フトしているが、ＲＴＯの温度と屈折率との相関関係、
特に、温度７７０℃で極大値となった後に徐々に屈折率
が低下する傾向は一致しており、本実施例の評価方法で
酸化タンタル膜２を含む積層膜全体の屈折率を再現性よ
く評価でき、製品としてのキャパシタの容量が最大とな
るように温度を正確に調整できることが分かる。
【００４６】なお、上記実施例では、測定サンプルとし
てシリコンウェハ１上にシリコン酸化膜３と酸化タンタ
ル膜２とが積層された構造について記載したが、本発明
は上記実施例に限定されるものではなく、熱処理によっ
て結晶状態が変化する任意の誘電体膜や積層膜に適用す
ることができ、特に、図２（ａ）に示すように、シリコ
ンウェハ１と酸化タンタル膜２との間にＲＴＮ（Rapid
Thermal Nitridation）法等で成膜したシリコン窒化膜
４を有する構造や、図２（ｂ）に示すように、シリコン
ウェハ１と酸化タンタル膜２との間にポリシリコン５を
有する構造や、図２（ｃ）に示すように、ポリシリコン
５とシリコン窒化膜４の双方を有する構造に用いること
ができる。また、一般的にシリコン窒化膜は酸素を通さ
ないが、その膜厚が薄い場合は耐酸化性が弱く、シリコ
ンウェハ１界面においてシリコン酸化膜が成長すること
から、図２のシリコンウェハ１界面にシリコン酸化膜を
含む構造等に用いることもできる。
てシリコンウェハ１上にシリコン酸化膜３と酸化タンタ
ル膜２とが積層された構造について記載したが、本発明
は上記実施例に限定されるものではなく、熱処理によっ
て結晶状態が変化する任意の誘電体膜や積層膜に適用す
ることができ、特に、図２（ａ）に示すように、シリコ
ンウェハ１と酸化タンタル膜２との間にＲＴＮ（Rapid
Thermal Nitridation）法等で成膜したシリコン窒化膜
４を有する構造や、図２（ｂ）に示すように、シリコン
ウェハ１と酸化タンタル膜２との間にポリシリコン５を
有する構造や、図２（ｃ）に示すように、ポリシリコン
５とシリコン窒化膜４の双方を有する構造に用いること
ができる。また、一般的にシリコン窒化膜は酸素を通さ
ないが、その膜厚が薄い場合は耐酸化性が弱く、シリコ
ンウェハ１界面においてシリコン酸化膜が成長すること
から、図２のシリコンウェハ１界面にシリコン酸化膜を
含む構造等に用いることもできる。
【００４７】［実施例２］次に、本発明の第２の実施例
に係る上記誘電体膜の評価方法を用いた半導体製造装置
の校正方法について、図５及び図６を参照して説明す
る。図５は、異なるＲＴＯ装置におけるＲＴＯ温度（装
置設定値）と酸化タンタル膜を含む積層膜の屈折率との
相関を示す図であり、図６は、装置に導入するガス種を
変えた場合のＲＴＯ温度と酸化タンタル膜を含む積層膜
の屈折率との相関を示す図である。なお、本実施例は、
前記した第１の実施例の誘電体膜の評価方法を用いてＲ
ＴＯ装置等の半導体製造装置のモニタリング及び校正を
行うことを特徴とするものである。
に係る上記誘電体膜の評価方法を用いた半導体製造装置
の校正方法について、図５及び図６を参照して説明す
る。図５は、異なるＲＴＯ装置におけるＲＴＯ温度（装
置設定値）と酸化タンタル膜を含む積層膜の屈折率との
相関を示す図であり、図６は、装置に導入するガス種を
変えた場合のＲＴＯ温度と酸化タンタル膜を含む積層膜
の屈折率との相関を示す図である。なお、本実施例は、
前記した第１の実施例の誘電体膜の評価方法を用いてＲ
ＴＯ装置等の半導体製造装置のモニタリング及び校正を
行うことを特徴とするものである。
【００４８】上述したように、ＣＶＤ法等で成膜した酸
化タンタル膜等の誘電体膜は、その結晶性を改善するた
めに熱処理を施す必要があり、処理後の薄膜の結晶性す
なわち屈折率は熱処理装置の温度に大きく依存し、界面
層を含めた積層膜全体として屈折率を最大にする温度範
囲は狭い範囲に限定され、また、半導体記憶装置の製造
工程においては下層に形成されたトランジスタ等の特性
を変化させないように熱処理温度を極力低く設定する必
要がある。従って、熱処理の温度は正確に制御しなけれ
ばならないが、熱処理装置の設定温度と実際の処理温度
との間にずれが生じる場合がある。
化タンタル膜等の誘電体膜は、その結晶性を改善するた
めに熱処理を施す必要があり、処理後の薄膜の結晶性す
なわち屈折率は熱処理装置の温度に大きく依存し、界面
層を含めた積層膜全体として屈折率を最大にする温度範
囲は狭い範囲に限定され、また、半導体記憶装置の製造
工程においては下層に形成されたトランジスタ等の特性
を変化させないように熱処理温度を極力低く設定する必
要がある。従って、熱処理の温度は正確に制御しなけれ
ばならないが、熱処理装置の設定温度と実際の処理温度
との間にずれが生じる場合がある。
【００４９】例えば、酸化処理装置としてランプアニー
ル装置を用いる場合、装置に表示される温度値は装置内
に設けられた温度センサによってモニタされているが、
温度センサの測定値は温度センサを設置する場所によっ
て微妙に異なるため、装置の設定温度と実際の温度とは
厳密には一致しない。
ル装置を用いる場合、装置に表示される温度値は装置内
に設けられた温度センサによってモニタされているが、
温度センサの測定値は温度センサを設置する場所によっ
て微妙に異なるため、装置の設定温度と実際の温度とは
厳密には一致しない。
【００５０】そこで、このような加熱装置を半導体記憶
装置の製造に用いる場合、事前に設定温度と実際の装置
内の温度との相関を調べ、その相関データから設定温度
を調整する必要があるが、上記加熱機構を有する装置で
は、装置固有の温度のずれの他に、装置の稼働によりラ
ンプ等の加熱部の特性が変化したり、投入する試料の種
類、数量、配置によってもランプの光の反射や熱の対流
が変化し、その影響を受けて温度が変動する場合があ
る。
装置の製造に用いる場合、事前に設定温度と実際の装置
内の温度との相関を調べ、その相関データから設定温度
を調整する必要があるが、上記加熱機構を有する装置で
は、装置固有の温度のずれの他に、装置の稼働によりラ
ンプ等の加熱部の特性が変化したり、投入する試料の種
類、数量、配置によってもランプの光の反射や熱の対流
が変化し、その影響を受けて温度が変動する場合があ
る。
【００５１】そして、加熱処理を繰り返すと、装置の設
定温度が同じであるにも係わらず、場合によっては実際
の処理温度が設定温度より低くなり、誘電体膜の結晶性
が十分に改善されなかったり、逆に設定温度より高くな
り、トランジスタ等の特性が変化してしまう場合があ
る。従来はこの温度のずれを簡便に評価する方法がなか
ったために、実際に半導体記憶装置が完成してからその
性能を評価して熱処理における設定温度の妥当性を判断
なければならず、半導体記憶装置の歩留まりを著しく低
下させる原因となっていた。
定温度が同じであるにも係わらず、場合によっては実際
の処理温度が設定温度より低くなり、誘電体膜の結晶性
が十分に改善されなかったり、逆に設定温度より高くな
り、トランジスタ等の特性が変化してしまう場合があ
る。従来はこの温度のずれを簡便に評価する方法がなか
ったために、実際に半導体記憶装置が完成してからその
性能を評価して熱処理における設定温度の妥当性を判断
なければならず、半導体記憶装置の歩留まりを著しく低
下させる原因となっていた。
【００５２】そこで、本実施例では、定期校正やメンテ
ナンスの際に温度と屈折率との相関データを取得し、こ
のデータを基に装置間の処理温度のずれを調整してい
る。また、ＤＲＡＭ等の半導体記憶装置の加熱処理を行
う度に、製品ウェハの一部を用いて非破壊的に誘電体膜
の屈折率を調べ、その値と予め測定した相関データとを
比較し、その結果を随時フィードバックすることによっ
て装置の経時的な変動を抑制し、常に製造装置の状態が
一定となるように温度校正を行っている。
ナンスの際に温度と屈折率との相関データを取得し、こ
のデータを基に装置間の処理温度のずれを調整してい
る。また、ＤＲＡＭ等の半導体記憶装置の加熱処理を行
う度に、製品ウェハの一部を用いて非破壊的に誘電体膜
の屈折率を調べ、その値と予め測定した相関データとを
比較し、その結果を随時フィードバックすることによっ
て装置の経時的な変動を抑制し、常に製造装置の状態が
一定となるように温度校正を行っている。
【００５３】具体的には、例えば、図５に示すように、
装置１と装置２についてＲＴＯ設定温度と誘電体膜の屈
折率の相関を調べておき、このデータを用いて２つの装
置間の温度のずれや設定温度と実際の処理温度のずれを
調整する。そして、熱処理の度に半導体装置の一部（シ
リコンウェハ上に誘電体膜が成膜される箇所）を用いて
エリプソメータで屈折率を測定し、その値を上記データ
と比較して設定温度が妥当であるか否かを判断し、装置
の設定温度と実際の温度とに間に誤差が生じてきたと判
断される場合は、その装置に対して再度ＲＴＯ温度と屈
折率との相関データを取得して温度校正を行う。
装置１と装置２についてＲＴＯ設定温度と誘電体膜の屈
折率の相関を調べておき、このデータを用いて２つの装
置間の温度のずれや設定温度と実際の処理温度のずれを
調整する。そして、熱処理の度に半導体装置の一部（シ
リコンウェハ上に誘電体膜が成膜される箇所）を用いて
エリプソメータで屈折率を測定し、その値を上記データ
と比較して設定温度が妥当であるか否かを判断し、装置
の設定温度と実際の温度とに間に誤差が生じてきたと判
断される場合は、その装置に対して再度ＲＴＯ温度と屈
折率との相関データを取得して温度校正を行う。
【００５４】このような方法により、Ｘ線回折測定用の
ウェハを別途製作したり、時間のかかる測定を行う必要
がなく、熱処理装置等の半導体製造装置の温度を適宜正
確に校正することができる。この方法は同一の装置で異
なるガス種を用いる場合にも適用することができ、例え
ば、ガス種としてＯ２とＮ２Ｏを用いた場合は酸化タン
タル膜２を含む積層膜の屈折率は図６に示すようにな
り、このデータを参照することにより、成膜時のガスの
混合比等を調整することができる。
ウェハを別途製作したり、時間のかかる測定を行う必要
がなく、熱処理装置等の半導体製造装置の温度を適宜正
確に校正することができる。この方法は同一の装置で異
なるガス種を用いる場合にも適用することができ、例え
ば、ガス種としてＯ２とＮ２Ｏを用いた場合は酸化タン
タル膜２を含む積層膜の屈折率は図６に示すようにな
り、このデータを参照することにより、成膜時のガスの
混合比等を調整することができる。
【００５５】［実施例３］次に、本発明の第３の実施例
に係るＤＲＡＭの製造方法について、図７乃至図９を参
照して説明する。図７は、ＤＲＡＭの製造方法の一部を
模式的に示す工程断面図である。また、図８は製品ウェ
ハにおける屈折率の測定個所を示す図であり、（ａ）、
（ｂ）は断面図、（ｃ）はスクライブ線領域の平面図で
ある。また、図９は、本実施例の効果を示す図であり、
ＲＴＯ温度とＤＲＡＭの容量との相関を示す図である。
なお、本実施例は誘電体膜成膜後に製品ウェハを用いて
誘電体膜の屈折率を測定する工程を導入したＤＲＡＭの
製造方法について記載するものである。
に係るＤＲＡＭの製造方法について、図７乃至図９を参
照して説明する。図７は、ＤＲＡＭの製造方法の一部を
模式的に示す工程断面図である。また、図８は製品ウェ
ハにおける屈折率の測定個所を示す図であり、（ａ）、
（ｂ）は断面図、（ｃ）はスクライブ線領域の平面図で
ある。また、図９は、本実施例の効果を示す図であり、
ＲＴＯ温度とＤＲＡＭの容量との相関を示す図である。
なお、本実施例は誘電体膜成膜後に製品ウェハを用いて
誘電体膜の屈折率を測定する工程を導入したＤＲＡＭの
製造方法について記載するものである。
【００５６】まず、ＤＲＡＭの製造方法について説明す
るが、トランジスタ等は一般的な方法で製造されるため
本実施例では説明を省略し、誘電体膜の評価方法と関連
の深いキャパシタ形成工程から図７を参照して説明す
る。まず、図７（ａ）に示すように、シリコンウェハ１
上にプラズマＣＶＤ法等を用いてシリコン酸化膜６ａ等
の絶縁膜を１μｍ程度の膜厚で成膜し、その後、公知の
フォトリフォグラフィー及びエッチング技術を用いてコ
ンタクトホールを開孔し、イオン注入法によりｎ ＋拡散
層８を形成する。その後、リン等をドープしたポリシリ
コンを成膜し、エッチバックすることによりコンタクト
ホール内にポリシリコン７を埋設し、コンタクトの形成
を行う。
るが、トランジスタ等は一般的な方法で製造されるため
本実施例では説明を省略し、誘電体膜の評価方法と関連
の深いキャパシタ形成工程から図７を参照して説明す
る。まず、図７（ａ）に示すように、シリコンウェハ１
上にプラズマＣＶＤ法等を用いてシリコン酸化膜６ａ等
の絶縁膜を１μｍ程度の膜厚で成膜し、その後、公知の
フォトリフォグラフィー及びエッチング技術を用いてコ
ンタクトホールを開孔し、イオン注入法によりｎ ＋拡散
層８を形成する。その後、リン等をドープしたポリシリ
コンを成膜し、エッチバックすることによりコンタクト
ホール内にポリシリコン７を埋設し、コンタクトの形成
を行う。
【００５７】次に、図７（ｂ）に示すように、プラズマ
ＣＶＤ法等により、シリコン酸化膜６ｂ等の絶縁膜を２
μｍ程度の膜厚で成膜後、公知のフォトリフォグラフィ
ー及びエッチング技術を用いてコンタクト上部のシリコ
ン酸化膜６ｂをエッチングしてシリンダー構造のキャパ
シタ部９を形成する。
ＣＶＤ法等により、シリコン酸化膜６ｂ等の絶縁膜を２
μｍ程度の膜厚で成膜後、公知のフォトリフォグラフィ
ー及びエッチング技術を用いてコンタクト上部のシリコ
ン酸化膜６ｂをエッチングしてシリンダー構造のキャパ
シタ部９を形成する。
【００５８】次に、図７（ｃ）に示すように、キャパシ
タ部９内部の表面積を増大させるためのＨＳＧを形成す
る。具体的には、基板全面にリン等をドープしたアモル
ファスシリコンを４０μｍ程度の膜厚で成膜し、エッチ
バック法により表面のアモルファスシリコンのみを除去
してシリンダー構造の内壁のみにアモルファスシリコン
１０を形成する。その後、アモルファスシリコン１０を
結晶化が生じる程度の温度に加熱する。すると、シリコ
ン原子が高い移動度で拡散し、シリコン原子が互いに衝
突して結晶核が形成される。結晶化は結晶核が形成され
たところから深部に進行し、直径数十ｎｍ程度の半球状
の結晶粒となり、ＨＳＧ構造が形成される。
タ部９内部の表面積を増大させるためのＨＳＧを形成す
る。具体的には、基板全面にリン等をドープしたアモル
ファスシリコンを４０μｍ程度の膜厚で成膜し、エッチ
バック法により表面のアモルファスシリコンのみを除去
してシリンダー構造の内壁のみにアモルファスシリコン
１０を形成する。その後、アモルファスシリコン１０を
結晶化が生じる程度の温度に加熱する。すると、シリコ
ン原子が高い移動度で拡散し、シリコン原子が互いに衝
突して結晶核が形成される。結晶化は結晶核が形成され
たところから深部に進行し、直径数十ｎｍ程度の半球状
の結晶粒となり、ＨＳＧ構造が形成される。
【００５９】次に、図７（ｄ）に示すようにＲＴＮ法に
よりＨＳＧ構造の表面にシリコン窒化膜１２を形成す
る。その後、ＣＶＤ法等により酸化タンタル膜２を８ｎ
ｍ程度の膜厚で成膜し、引き続きＲＴＯにより酸化タン
タル膜２の酸化処理を行い、酸化タンタル膜２の結晶性
を向上させる。その際、ＲＴＯを、例えば常圧、酸素流
量５ＳＬＭの条件で１分間行うことにより酸化タンタル
膜２を含む積層膜の屈折率が極大となるように酸化タン
タル膜２の結晶性を向上させることができる。
よりＨＳＧ構造の表面にシリコン窒化膜１２を形成す
る。その後、ＣＶＤ法等により酸化タンタル膜２を８ｎ
ｍ程度の膜厚で成膜し、引き続きＲＴＯにより酸化タン
タル膜２の酸化処理を行い、酸化タンタル膜２の結晶性
を向上させる。その際、ＲＴＯを、例えば常圧、酸素流
量５ＳＬＭの条件で１分間行うことにより酸化タンタル
膜２を含む積層膜の屈折率が極大となるように酸化タン
タル膜２の結晶性を向上させることができる。
【００６０】その後、ＲＴＯ処理の妥当性を判断するた
めにＤＲＡＭウェハの一部を用いて屈折率の測定を行
う。エリプソメータによる測定は通常５０μｍ×５０μ
ｍ程度の大きさがあれば良いため、ＤＲＡＭのチップ領
域１３に測定用のパターンを形成することもできるが、
例えば、図８（ｃ）に示すように、スクライブ線１４を
利用することによりチップの面積を増加させることなく
評価を行うことが可能となる。その際、測定領域の断面
は、図８（ａ）に示すようにシリコンウェハ１上にポリ
シリコン７とシリコン窒化膜１２と酸化タンタル膜２が
３層積層された構造や、図８（ｂ）に示すようにシリコ
ンウェハ１上にシリコン窒化膜１２と酸化タンタル膜２
が２層積層された構造となることが好ましい。
めにＤＲＡＭウェハの一部を用いて屈折率の測定を行
う。エリプソメータによる測定は通常５０μｍ×５０μ
ｍ程度の大きさがあれば良いため、ＤＲＡＭのチップ領
域１３に測定用のパターンを形成することもできるが、
例えば、図８（ｃ）に示すように、スクライブ線１４を
利用することによりチップの面積を増加させることなく
評価を行うことが可能となる。その際、測定領域の断面
は、図８（ａ）に示すようにシリコンウェハ１上にポリ
シリコン７とシリコン窒化膜１２と酸化タンタル膜２が
３層積層された構造や、図８（ｂ）に示すようにシリコ
ンウェハ１上にシリコン窒化膜１２と酸化タンタル膜２
が２層積層された構造となることが好ましい。
【００６１】そして、積層構造の誘電体膜の屈折率を測
定することによって、ＤＲＡＭのキャパシタの容量を正
確に予測することが可能となり、ＲＴＯ処理が不十分な
場合は更にＲＴＯ処理を追加したり、設定温度と実際の
処理温度との間にずれがある場合には装置の設定温度を
調整する等の処置を施すことによって、不具合の発生を
最小限に抑えることができる。
定することによって、ＤＲＡＭのキャパシタの容量を正
確に予測することが可能となり、ＲＴＯ処理が不十分な
場合は更にＲＴＯ処理を追加したり、設定温度と実際の
処理温度との間にずれがある場合には装置の設定温度を
調整する等の処置を施すことによって、不具合の発生を
最小限に抑えることができる。
【００６２】なお、本実施例の方法で形成したＤＲＡＭ
の１セルあたりの容量（ｆＦ）とＲＴＯ温度との相関は
図９に示すようになり、このようなデータを予め用意す
ることによってＤＲＡＭとして完成する前の状態におい
てもＲＴＯ処理後の屈折率からＤＲＡＭのセル容量を正
確に予測することができる。
の１セルあたりの容量（ｆＦ）とＲＴＯ温度との相関は
図９に示すようになり、このようなデータを予め用意す
ることによってＤＲＡＭとして完成する前の状態におい
てもＲＴＯ処理後の屈折率からＤＲＡＭのセル容量を正
確に予測することができる。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
誘電体膜の熱処理後の屈折率を測定することにより、最
上層の誘電体膜の結晶性のみならず、界面に形成された
膜を含む積層膜全体の屈折率を測定することができ、製
造途中の段階においてもキャパシタの容量を簡便かつ確
実に推測することができる。
誘電体膜の熱処理後の屈折率を測定することにより、最
上層の誘電体膜の結晶性のみならず、界面に形成された
膜を含む積層膜全体の屈折率を測定することができ、製
造途中の段階においてもキャパシタの容量を簡便かつ確
実に推測することができる。
【００６４】また、屈折率を用いて誘電体膜の結晶性を
評価することにより、非破壊的に測定を行うことがで
き、測定用の試料を別途製作する必要がなくなり、測定
に要する工数を削減することができる。
評価することにより、非破壊的に測定を行うことがで
き、測定用の試料を別途製作する必要がなくなり、測定
に要する工数を削減することができる。
【００６５】また、本発明の方法を用いて、装置毎に予
めＲＴＯ温度と屈折率との相関データと測定することに
よって、装置間の処理温度のばらつきや、装置の経時的
な変動を知ることができ、熱処理後に測定した屈折率の
データと比較した結果をフィードバックすることによ
り、半導体製造装置の状態を常に一定に保つことができ
る。
めＲＴＯ温度と屈折率との相関データと測定することに
よって、装置間の処理温度のばらつきや、装置の経時的
な変動を知ることができ、熱処理後に測定した屈折率の
データと比較した結果をフィードバックすることによ
り、半導体製造装置の状態を常に一定に保つことができ
る。
【００６６】また、ＤＲＡＭ等の半導体記憶装置の一部
（スクライブ線等）を用いて屈折率の測定を行うことに
より、実際の製品ウェハに成膜した誘電体膜の屈折率を
測定することができ、半導体記憶装置のセル容量を正確
に予測することができる。
（スクライブ線等）を用いて屈折率の測定を行うことに
より、実際の製品ウェハに成膜した誘電体膜の屈折率を
測定することができ、半導体記憶装置のセル容量を正確
に予測することができる。
【図１】本発明の第１の実施例に係る誘電体膜の評価に
用いる試料の作製方法を示す断面図である。
用いる試料の作製方法を示す断面図である。
【図２】本発明の第１の実施例に係る誘電体膜の評価に
用いる試料の他の構造を示す断面図である。
用いる試料の他の構造を示す断面図である。
【図３】本発明の第１の実施例に係る誘電体膜の評価方
法の原理を説明するための図である。
法の原理を説明するための図である。
【図４】本発明の第１の実施例に係る誘電体膜の評価方
法を用いた測定結果を示す図である。
法を用いた測定結果を示す図である。
【図５】本発明の第２の実施例に係る誘電体膜の評価方
法を用いた測定結果を示す図である。
法を用いた測定結果を示す図である。
【図６】本発明の第２の実施例に係る誘電体膜の評価方
法を用いた測定結果を示す図である。
法を用いた測定結果を示す図である。
【図７】本発明の第３の実施例に係るＤＲＡＭの製造方
法の一部を模式的に示す工程断面図である。
法の一部を模式的に示す工程断面図である。
【図８】本発明の第３の実施例に係る誘電体膜の評価箇
所を示す図であり、（ａ）、（ｂ）は断面図、（ｃ）ス
クライブ線領域の平面図である。
所を示す図であり、（ａ）、（ｂ）は断面図、（ｃ）ス
クライブ線領域の平面図である。
【図９】本発明の第２の実施例に係る誘電体膜の評価方
法を用いた測定結果を示す図である。
法を用いた測定結果を示す図である。
１ シリコンウェハ ２ 酸化タンタル膜 ３ シリコン酸化膜 ４ シリコン窒化膜 ５ ポリシリコン ６ａ、６ｂ シリコン酸化膜 ７ ポリシリコン ８ ｎ＋拡散層 ９ キャパシタ部 １０ アモルファスシリコン １１ ＨＳＧ構造 １２ シリコン窒化膜 １３ チップ領域 １４ スクライブ線 １５ 屈折率測定箇所
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ Ｆターム(参考） 2G059 AA02 BB16 DD16 EE02 EE04 EE05 GG04 JJ19 JJ20 5F058 BA11 BA20 BD01 BD04 BD05 BD10 BF02 BF07 BF12 BF29 BF52 BF80 BH01 BJ01 BJ06 5F083 AD24 AD62 JA02 JA06 PR13 PR16 ZA20
Claims (19)
- 【請求項１】基板上に堆積した誘電体膜の酸素を含む雰
囲気における熱処理前後の結晶性の変化又は比誘電率の
変化を、前記誘電体膜の屈折率を測定することによって
評価することを特徴とする誘電体膜の評価方法。 - 【請求項２】前記誘電体膜が、比誘電率が互いに異なる
複数の誘電体膜の積層膜からなり、前記積層膜の屈折率
を測定することによって、前記複数の誘電体膜全体の比
誘電率を推測することを特徴とする請求項１記載の誘電
体膜の評価方法。 - 【請求項３】前記複数の誘電体膜に、前記熱処理によっ
て結晶性が変化する誘電体膜と、前記熱処理によって膜
厚が変化する誘電体膜とを含むことを特徴とする請求項
１又は２に記載の誘電体膜の評価方法。 - 【請求項４】前記誘電体膜に、酸化タンタル膜、酸化イ
ットリウム又は酸化ハフニウムのいずれかを含むことを
特徴とする請求項１乃至３のいずれか一に記載の誘電体
膜の評価方法。 - 【請求項５】前記誘電体膜が、シリコン又はポリシリコ
ン膜上に直接あるいはシリコン酸化膜又はシリコン窒化
膜を介在させて形成されていることを特徴とする請求項
４記載の誘電体膜の評価方法。 - 【請求項６】前記シリコン又は前記ポリシリコンの界面
に、前記熱処理によってシリコン酸化膜が形成されるこ
とを特徴とする請求項２乃至５のいずれか一に記載の誘
電体膜の評価方法。 - 【請求項７】前記屈折率を、分光エリプソメータにより
測定することを特徴とする請求項１乃至６のいずれか一
に記載の誘電体膜の評価方法。 - 【請求項８】基板上に堆積した誘電体膜を酸素を含む雰
囲気中で熱処理する熱処理装置の温度校正方法におい
て、 前記熱処理の温度と該温度で熱処理した前記誘電体膜の
屈折率との相関データを用いて、前記熱処理装置の設定
温度と実際の処理温度とのずれを補正することを特徴と
する熱処理装置の温度校正方法。 - 【請求項９】複数の前記熱処理装置の各々について取得
した前記熱処理の温度と前記誘電体膜の屈折率との相関
データを参照して、前記複数の熱処理装置間の温度差を
補正することを特徴とする請求項８記載の熱処理装置の
温度校正方法。 - 【請求項１０】前記熱処理装置について、前記熱処理の
温度と前記誘電体膜の屈折率との相関データを予め取得
し、該相関データとその後に処理した前記誘電体膜の屈
折率のデータとを比較して、前記熱処理装置の経時的な
温度変動を補正することを特徴とする請求項８記載の熱
処理装置の温度校正方法。 - 【請求項１１】前記誘電体膜が、前記熱処理によって結
晶性が変化する誘電体膜と、前記熱処理によって膜厚が
変化する誘電体膜とを含む積層膜からなることを特徴と
する請求項８乃至１０のいずれか一に記載の熱処理装置
の温度校正方法。 - 【請求項１２】前記誘電体膜が、酸化タンタル膜、酸化
イットリウム又は酸化ハフニウムのいずれかを含むこと
を特徴とする請求項８乃至１１のいずれか一に記載の熱
処理装置の温度校正方法。 - 【請求項１３】前記屈折率を、分光エリプソメータによ
り測定することを特徴とする請求項８乃至１２のいずれ
か一に記載の熱処理装置の温度校正方法。 - 【請求項１４】キャパシタ内に誘電体膜を形成した後、
酸素を含む雰囲気中で熱処理を施す工程を含む半導体記
憶装置の製造方法において、 半導体記憶装置が形成される基板の一部を用いて前記熱
処理後の前記誘電体膜の屈折率を測定することによっ
て、前記誘電体膜の結晶性の変化又は比誘電率の変化を
評価し、前記半導体記憶装置完成後の前記キャパシタの
容量を推測することを特徴とする半導体記憶装置の製造
方法。 - 【請求項１５】前記半導体記憶装置のスクライブ線領域
を用いて前記屈折率の測定を行うことを特徴とする請求
項１４記載の半導体記憶装置の製造方法。 - 【請求項１６】前記誘電体膜が、比誘電率が互いに異な
る複数の誘電体膜の積層膜からなり、前記積層膜の屈折
率を測定することによって、前記複数の誘電体膜全体の
比誘電率を推測することを特徴とする請求項１４又は１
５に記載の半導体記憶装置の製造方法。 - 【請求項１７】前記誘電体膜に、酸化タンタル膜、酸化
イットリウム又は酸化ハフニウムのいずれかを含むこと
を特徴とする請求項１４乃至１６のいずれか一に記載の
半導体記憶装置の製造方法。 - 【請求項１８】前記誘電体膜を、シリコン又はポリシリ
コン膜上に直接あるいはシリコン酸化膜又はシリコン窒
化膜を介在させて形成することを特徴とする請求項１７
記載の半導体記憶装置の製造方法。 - 【請求項１９】前記シリコン又は前記ポリシリコンの界
面に、前記熱処理によってシリコン酸化膜が形成される
ことを特徴とする請求項１４乃至１８のいずれか一に記
載の半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086662A JP2002289614A (ja) | 2001-03-26 | 2001-03-26 | 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法 |
| US10/083,612 US6509200B2 (en) | 2001-03-26 | 2002-02-27 | Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device |
| TW091105513A TW544809B (en) | 2001-03-26 | 2002-03-21 | Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device |
| KR10-2002-0016040A KR100430792B1 (ko) | 2001-03-26 | 2002-03-25 | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086662A JP2002289614A (ja) | 2001-03-26 | 2001-03-26 | 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289614A true JP2002289614A (ja) | 2002-10-04 |
Family
ID=18942005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001086662A Withdrawn JP2002289614A (ja) | 2001-03-26 | 2001-03-26 | 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6509200B2 (ja) |
| JP (1) | JP2002289614A (ja) |
| KR (1) | KR100430792B1 (ja) |
| TW (1) | TW544809B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7567872B2 (en) | 2004-09-27 | 2009-07-28 | Horiba, Ltd. | Film forming condition determination method, film forming method, and film structure manufacturing method |
| WO2022163806A1 (ja) * | 2021-02-01 | 2022-08-04 | 株式会社アルバック | 温度測定方法、温度測定装置、及び薄膜形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770521B2 (en) * | 2001-11-30 | 2004-08-03 | Texas Instruments Incorporated | Method of making multiple work function gates by implanting metals with metallic alloying additives |
| TW200402796A (en) * | 2002-03-29 | 2004-02-16 | Tokyo Electron Ltd | Forming method of substrate insulation film |
| US20060060565A9 (en) * | 2002-09-16 | 2006-03-23 | Applied Materials, Inc. | Method of etching metals with high selectivity to hafnium-based dielectric materials |
| KR100532434B1 (ko) * | 2003-05-09 | 2005-11-30 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 제조 방법 |
| US7025501B2 (en) * | 2003-06-18 | 2006-04-11 | J. A. Woollam Co., Inc | Tracking temperature change in birefringent materials |
| KR100604845B1 (ko) | 2004-04-12 | 2006-07-26 | 삼성전자주식회사 | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 |
| CN108598018B (zh) * | 2018-04-04 | 2020-05-05 | 北方工业大学 | 用于评估互连结构的特性的方法 |
| JP2022187915A (ja) * | 2021-06-08 | 2022-12-20 | 東京エレクトロン株式会社 | 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925221A (en) * | 1972-08-16 | 1975-12-09 | Gen Electric | Stabilized ester impregant |
| US4877988A (en) * | 1982-03-01 | 1989-10-31 | Battelle Memorial Institute | Piezoelectric and pyroelectric polymers |
| JPS6178125A (ja) * | 1984-09-25 | 1986-04-21 | Mitsubishi Electric Corp | プラズマ窒化シリコン絶縁膜の評価方法 |
| US5463014A (en) * | 1988-05-13 | 1995-10-31 | The Ohio State University Research Foundation | Electromagnetic radiation absorbers and modulators comprising polyaniline |
| US6059873A (en) * | 1994-05-30 | 2000-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Optical processing method with control of the illumination energy of laser light |
| US5985356A (en) * | 1994-10-18 | 1999-11-16 | The Regents Of The University Of California | Combinatorial synthesis of novel materials |
| US5478905A (en) * | 1995-02-06 | 1995-12-26 | E. I. Du Pont De Nemours And Company | Amorphous tetrafluoroethylene/hexafluoropropylene copolymers |
| US6149967A (en) * | 1995-10-09 | 2000-11-21 | Dai Nippon Printing Co., Ltd. | Sol solution and method for film formation |
| US6010538A (en) * | 1996-01-11 | 2000-01-04 | Luxtron Corporation | In situ technique for monitoring and controlling a process of chemical-mechanical-polishing via a radiative communication link |
| KR100546274B1 (ko) * | 1998-04-24 | 2006-03-23 | 삼성전자주식회사 | 반도체장치의 제조공정중 비정질량 측정방법 |
| US6166819A (en) * | 1998-06-26 | 2000-12-26 | Siemens Aktiengesellschaft | System and methods for optically measuring dielectric thickness in semiconductor devices |
| US6329058B1 (en) * | 1998-07-30 | 2001-12-11 | 3M Innovative Properties Company | Nanosize metal oxide particles for producing transparent metal oxide colloids and ceramers |
-
2001
- 2001-03-26 JP JP2001086662A patent/JP2002289614A/ja not_active Withdrawn
-
2002
- 2002-02-27 US US10/083,612 patent/US6509200B2/en not_active Expired - Lifetime
- 2002-03-21 TW TW091105513A patent/TW544809B/zh not_active IP Right Cessation
- 2002-03-25 KR KR10-2002-0016040A patent/KR100430792B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7567872B2 (en) | 2004-09-27 | 2009-07-28 | Horiba, Ltd. | Film forming condition determination method, film forming method, and film structure manufacturing method |
| WO2022163806A1 (ja) * | 2021-02-01 | 2022-08-04 | 株式会社アルバック | 温度測定方法、温度測定装置、及び薄膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100430792B1 (ko) | 2004-05-10 |
| US20020137239A1 (en) | 2002-09-26 |
| TW544809B (en) | 2003-08-01 |
| KR20020076145A (ko) | 2002-10-09 |
| US6509200B2 (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003271B1 (ko) | 집적회로 제조방법 | |
| KR100419683B1 (ko) | 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정 | |
| JP5957023B2 (ja) | 半導体デバイス製造を制御する方法 | |
| JP2638554B2 (ja) | 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法 | |
| JP2002289614A (ja) | 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法 | |
| US7719005B2 (en) | Structure and method for monitoring and characterizing pattern density dependence on thermal absorption in a semiconductor manufacturing process | |
| JPH03272165A (ja) | 半導体素子及びその製造方法 | |
| US7678588B2 (en) | Method for constructing module for optical critical dimension (OCD) and measuring method of module for optical critical dimension using the module | |
| KR100519777B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| US7033846B2 (en) | Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer | |
| KR100310620B1 (ko) | 표면불균일성 평가 장치 및 그 방법 | |
| US7017430B2 (en) | Inspection device and inspection method of dielectric film, and method of manufacturing semiconductor device | |
| JP2001094064A (ja) | 結晶化方法及び半導体装置の製造方法 | |
| US7763500B2 (en) | Method for manufacturing semiconductor storage device comprising a slow cooling step | |
| JP2010197262A (ja) | 膜の評価方法及び強誘電体メモリの製造方法 | |
| US6445194B1 (en) | Structure and method for electrical method of determining film conformality | |
| CN100517608C (zh) | 非晶电介质薄膜及其制造方法 | |
| US6369453B1 (en) | Semiconductor wafer for measurement and recordation of impurities in semiconductor insulators | |
| JP2903520B2 (ja) | シリコン単結晶の評価方法 | |
| KR100663346B1 (ko) | 실리콘-게르마늄 화합물막 패턴을 포함하는 스토리지 노드전극 및 그 형성방법 | |
| JP2013026554A (ja) | 半導体装置の製造方法 | |
| CN100428445C (zh) | 用于制造半导体存储器件的方法 | |
| CN113066735A (zh) | 一种高电阻高精度电阻器的实现方法 | |
| JP2001118903A (ja) | プロセス管理方法 | |
| JP2005129795A (ja) | 誘電体膜の検査装置及びその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060818 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |