[go: up one dir, main page]

JP2002285333A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002285333A
JP2002285333A JP2001086930A JP2001086930A JP2002285333A JP 2002285333 A JP2002285333 A JP 2002285333A JP 2001086930 A JP2001086930 A JP 2001086930A JP 2001086930 A JP2001086930 A JP 2001086930A JP 2002285333 A JP2002285333 A JP 2002285333A
Authority
JP
Japan
Prior art keywords
gas
ruthenium
film
partial pressure
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001086930A
Other languages
English (en)
Other versions
JP2002285333A5 (ja
Inventor
Yasuhiro Shimamoto
泰洋 嶋本
Masahiko Hiratani
正彦 平谷
Yuichi Matsui
裕一 松井
Toshihide Namatame
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001086930A priority Critical patent/JP2002285333A/ja
Priority to TW091104128A priority patent/TW557501B/zh
Priority to US10/101,600 priority patent/US6743739B2/en
Priority to KR1020020016057A priority patent/KR20020076147A/ko
Publication of JP2002285333A publication Critical patent/JP2002285333A/ja
Priority to US10/795,430 priority patent/US6992022B2/en
Publication of JP2002285333A5 publication Critical patent/JP2002285333A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】被覆性に優れたルテニウム膜を量産性よく形成
する半導体装置の製造方法を提供すること。 【解決手段】半導体装置の高誘電体キャパシタの下部電
極及び上部電極を有機ルテニウム化合物を原料とする化
学的気相成長法によって形成するものであって、この化
学的気相成長法を、有機ルテニウム化合物と、酸化性気
体と、Ａｒ等のルテニウム表面上に吸着しにくい気体又
はエチレン等のルテニウム表面上に吸着しやすい気体と
を用いて行うようにした半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高誘電体キャパシ
タを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）等の半導体装置は、セル面積の縮小により
高集積化が実現される。これは、キャパシタ部の占有面
積が必然的に減少することを意味する。それにもかかわ
らず、ソフトエラーを防止するためには、メモリの読み
出しに必要な一定の蓄積電荷量を確保しなければならな
い。すなわち、半導体装置の高集積化のためには、単位
面積当たりの蓄積電荷量を増大させる手段が必要とな
る。その手段の一つとして比誘電率が大きい酸化物誘電
体をキャパシタ絶縁膜に適用することがあげられる。現
在、キャパシタ絶縁膜として従来のメモリに用いられて
いるＳｉＯ2膜（比誘電率：３．８）やＳｉ3Ｎ 4膜（比
誘電率：７〜８）に変わり、Ｔａ2Ｏ5膜（比誘電率：２
０以上）が適用されている。今後、さらに蓄積電荷量を
増大させるため、キャパシタ絶縁膜として、１００以上
の比誘電率を有する酸化物誘電体、例えば、チタン酸ス
トロンチウム（ＳｒＴｉＯ3；以下、ＳＴＯと記す）、
チタン酸バリウムストロンチウム（（Ｂａ、Ｓｒ）Ｔｉ
Ｏ3；以下、ＢＳＴと記す）、チタン酸ジルコン酸鉛
（Ｐｂ（Ｚｒ、Ｔｉ）3；以下、ＰＺＴと記す）、ビス
マス系層状強誘電体などの採用も現在検討されている。
しかしながら、Ｔａ2Ｏ5膜を含めてこれらの酸化物誘電
体は、その電気的特性の向上のために、少なくとも３０
０℃から７００℃の高温、かつ、酸化性雰囲気での膜形
成や後熱処理が必要である。その際、雰囲気中の酸素に
よって下部電極が酸化されると、キャパシタ絶縁膜より
も誘電率の低い絶縁膜が形成され、キャパシタ容量の実
質的な低下を招くという問題がある。
【０００３】そこで、下部電極材料として、高温、か
つ、酸化性の雰囲気に対して比較的安定な白金（Ｐｔ）
や、酸化物が形成されても導電性を保つルテニウム（Ｒ
ｕ）やイリジウム（Ｉｒ）が有力な候補として検討され
ている。この中でも、特に微細加工性に優れるＲｕは酸
化物誘電体の下部電極として最も好ましい材料である。
さらに、Ｒｕ電極は仕事関数が大きく、キャパシタ絶縁
膜と電極の界面のショットキーバリアの高さに起因する
リーク電流を抑制できるため、上部電極としても有望な
材料である。しかしながら、ギガビットスケールのメモ
リに上記Ｒｕ電極と酸化物誘電体で構成されるキャパシ
タを適用したとしても、キャパシタが占有できる面積が
小さいため、読み出しに必要な蓄積電荷量を確保できな
い可能性がある。そこで、実質的なキャパシタ面積の増
大のために、キャパシタを立体化する必要性が生じる。
すなわち、下部電極のＲｕを立体構造に加工して、その
後キャパシタ絶縁膜である酸化物誘電体を形成する工程
や、予め立体的に加工された構造上に上記の下部電極を
被覆させ、その後酸化物誘電体を形成する工程や、酸化
物誘電体の上に上部電極のＲｕを形成する工程が必要で
ある。従って、化学的気相成長法によるＲｕ電極の形成
が必須である。
【０００４】なお、有機ルテニウム化合物を前駆体とす
る化学的気相成長法によるＲｕ膜の形成方法について
は、ジャパニーズ ジャーナル オブ アプライド フ
ィジクス 第３８巻（１９９９）２１９４頁（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３８（１９９９）ｐ２１９
４）に記載されている。この方法はシクロペンタジエニ
ル系材料であるビス（シクロペンタジエニル）ルテニウ
ム（Ｒｕ（Ｃ5Ｈ5）2）を原料に用いＲｕ膜を形成する
技術である。
【０００５】
【発明が解決しようとする課題】立体構造の下部電極と
上部電極の形成方法として、微細加工が容易なシリコン
酸化膜中にその表面から深孔を加工して、その後、化学
的気相成長法によりＲｕ電極を堆積して立体構造を形成
するときの問題について、図１１を用いて説明する。
【０００６】図は全て断面を表す。また、各部分の材質
は一例として示したものである。まず、窒化チタンから
なるプラグ１とＳｉＯ2からなるプラグ部層間絶縁膜２
上に、膜厚７００ｎｍのＳｉＯ2からなるキャパシタ部
層間絶縁膜３を堆積する。その後、周知のフォトリソグ
ラフィー法とドライエッチング法を用いて、キャパシタ
部層間絶縁膜３を開口部が円筒形、楕円筒形又は矩形と
なる深孔をプラグ部層間絶縁膜２の表面まで形成する。
ギガビットスケールのメモリでは、開口部の直径は１３
０ｎｍ以下である。このとき、１ビット当たり３０ｆＦ
以上のキャパシタ容量を確保するためには、ＳｉＯ2換
算膜厚が０．４ｎｍのＢＳＴを容量絶縁膜に用いた場合
でも、キャパシタ部層間絶縁膜３の膜厚（深孔の深さ）
は７００ｎｍ以上必要であり、深孔のアスペクト比（深
孔の深さと開口部の直径の比）は５以上である。また、
ＳｉＯ2換算膜厚が０．８ｎｍのＴａ2Ｏ5を容量絶縁膜
に用いた場合、キャパシタ部層間絶縁膜３の膜厚（深孔
の深さ）は１５００ｎｍ以上（アスペクト比は１１以
上）に及ぶ。この深孔内に膜厚が２０ｎｍの下部ルテニ
ウム電極１０を化学的気相成長法によって堆積する（図
１１（ａ））。
【０００７】ここで、前記従来の有機ルテニウム化合物
を前駆体とする化学的気相成長法の問題を挙げる。この
報告では、ビス（シクロペンタジエニル）ルテニウム
（Ｒｕ（Ｃ5Ｈ5）2）を原料に用い、０．０７Ｔｏｒｒ
の酸素分圧で、２５０℃以下の成膜温度で２．４８ｅＶ
の活性化エネルギーを持つ表面反応に律速された反応が
進行し、そして、２５０℃以上の温度で原料供給律速反
応に移行し、成膜速度は約２３ｎｍ／ｍｉｎで一定にな
るとしている。被覆性は高く、２３０℃の成膜温度で、
直径１３０ｎｍでアスペクト比４の深孔中にほぼ１００
％の被覆率のＲｕ膜を形成可能である。しかし、２３０
℃の温度で成膜速度は約２．８ｎｍであるため、例え
ば、２０ｎｍの薄膜を形成するために７分の時間がかか
る。従って、ウエハのスループットが遅く、量産性に向
かない。また、ギガビットクラスのＤＲＡＭのキャパシ
タに応用するためには、容量絶縁膜にＢＳＴを用いた場
合でも、上部電極のルテニウム膜をアスペクト比が１２
以上の深孔内に被覆性よく形成する必要がある。
【０００８】図１１に示した方法のＲｕ膜の形成後のプ
ロセスは下記の通りである。隣り合うキャパシタ間を電
気的に分離するために、キャパシタ部層間絶縁膜３の上
面に堆積した下部電極をスパッタエッチングによって除
去すれば、立体構造を持つ下部電極が形成できる（図１
１（ｂ））。その後、酸化物誘電体６を化学的気相成長
法によって堆積する。ＢＳＴを用いる場合、２０ｎｍの
厚みで堆積する。また、Ｔａ2Ｏ5を用いる場合１０ｎｍ
の厚みで堆積する。その後、Ｒｕからなる上部電極７を
化学的気相成長法により堆積してキャパシタ部が完成す
る（図１１（ｃ））。このとき、ルテニウム上部電極
は、直径が６０ｎｍ以下で、深さが７００ｎｍ以上の深
孔内（アスペクト比が１２以上）に被覆性よく堆積しな
ければならない。なお、被覆率とは、凹部の周囲の表面
上の堆積膜厚をａ、凹部下部付近の側壁の堆積膜厚（最
も薄いところの膜厚）をｂとしたとき、ｂ／ａをいう。
【０００９】以上まとめると、有機ルテニウム化合物の
化学的気相成長法は、少なくともアスペクト比が１２以
上の深孔表面に被覆性よく形成できる表面反応条件であ
ることが必要である。そして、量産性の観点から、成膜
速度が大きく（反応確率が高く）、インキュベーション
時間のない反応であることが求められる。
【００１０】本発明の目的は、被覆性に優れたルテニウ
ム膜を量産性よく形成する半導体装置の製造方法を提供
することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、基板上の凹部を
有する表面にルテニウム膜を形成するもので、このルテ
ニウム膜を、化学的気相成長法により、有機ルテニウム
化合物を原料とし、酸素及び基板表面の酸素吸着を阻害
する酸素吸着阻害気体を存在させ、有機ルテニウム化合
物の表面分解反応を制御して行うようにしたものであ
る。
【００１２】また、上記目的を達成するために、本発明
の半導体装置の製造方法は、半導体装置の高誘電体キャ
パシタの下部電極及び上部電極を有機ルテニウム化合物
を原料とする化学的気相成長法によって形成するもので
あって、この化学的気相成長法を、酸素及び基板表面の
酸素吸着を阻害する酸素吸着阻害気体を存在させ、有機
ルテニウム化合物の表面分解反応を制御して行うように
したものである。
【００１３】いずれの場合も、酸素吸着阻害気体は、室
温で液体の状態で、有機ルテニウム化合物を少なくとも
０．００１ｍｏｌ／ｌ溶解し、かつ、沸点が１５０℃以
下であるものが好ましい。例えば、メタノール、エタノ
ール、１−プロパノール、２−プロパノール、イソブチ
ルアルコール、１−ブタノール、２−ブタノール、ジエ
チルエーテル、ジイソプロプルエーテル、テトラヒドロ
フラン、テトラヒドロピラン、１，４−ジオキサン、ア
セトン、メチルエチルケトン及びトルエンからなる群か
ら選ばれた少なくとも１種の化合物を用いることが好ま
しい。
【００１４】また、化学的気相成長法を行う前に、予
め、ルテニウム、白金、イリジウム、ロジウム、オスミ
ウム、パラジウム、コバルト、鉄及びこれらの合金から
なる群から選ばれた少なくとも１種の金属からなるシー
ド層を形成しておくことが好ましい。
【００１５】上記のような方法により、凹部内面の表面
酸素吸着密度を制御することが可能である。以下、有機
ルテニウム化合物としてＲｕ（ＥｔＣｐ）2（ビス（エ
チルシクロペンタジエニル）ルテニウム：Ｒｕ（Ｃ2Ｈ5
Ｃ5Ｈ4）2）を、酸素吸着阻害気体としてテトラヒドロ
フラン（ＴＨＦ）を導入する場合を例に挙げて説明す
る。
【００１６】Ｒｕ（ＥｔＣｐ）2は、加熱、気化して供
給する方式（液体バブリング法）を用いる。ＴＨＦは、
８０℃以上の温度で加熱し、気化することによって反応
室内に導入する。ここで、各気体の分圧は、成膜室内に
存在する有機ルテニウム化合物と酸化性気体と不活性ガ
スと酸素吸着阻害気体からなる混合気体において、供給
されるそれぞれの気体のモル分率に全圧力を乗じた値と
して定義する。
【００１７】成膜速度の成膜温度依存を図６に示す。Ｔ
ＨＦガスを導入しない場合と２．８ＴｏｒｒのＴＨＦガ
ス分圧の場合に、ＳｉＯ2上とＲｕ上に成膜した結果を
それぞれ示した。酸素分圧は０．２４Ｔｏｒｒである。
予め凹部内にＲｕ層を形成するために、遠隔スパッタリ
ング法（ＬＴＳ法、Ｌｏｎｇ Ｔｈｒｏｗ Ｓｐｕｔｔ
ｅｒｉｎｇ法）を用いた。３００℃の成膜温度で平坦表
面上に５０ｎｍの膜厚を堆積すると、凹部内側面にはお
よそ１ｎｍ〜２ｎｍの厚さのＲｕシード層を形成でき
る。ここで、凹部のサイズは直径が１３０ｎｍ、深さが
８００ｎｍ（アスペクト比６．１）である。
【００１８】ＴＨＦガスを導入しない場合、下地基板に
関係なく、３００℃以下の成膜温度で０．３７ｅＶの活
性化エネルギーを持つ表面反応律速過程になる。さらに
この表面反応は、後述する図７の説明から明らかなよう
に、表面吸着酸素量に律速される反応である。また、３
００℃以上の成膜温度で原料供給量に律速された反応過
程になる。被覆性は、表面吸着酸素量に律速された反応
過程で比較的よいが、２３０℃の成膜温度で約４０％の
被覆率にとどまる。また、この反応過程ではＲｕ膜の形
成が始まるまでに一定のインキュベーション時間が存在
することが分かった。ただし、Ｒｕ上の場合、ＳｉＯ2
上に比べてインキュベーション時間は短い。２３０℃の
成膜温度で、ＳｉＯ2上で５分のインキュベーション時
間が存在するが、Ｒｕ上でほぼ０である。これは、Ｒｕ
表面上の方が短時間のうちに酸素が吸着するためと考え
られる。
【００１９】一方、２．８ＴｏｒｒのＴＨＦガス分圧下
では、ＳｉＯ2上とＲｕ上で成膜反応が大きく異なる。
ＳｉＯ2上では、０．３７ｅＶの活性化エネルギーをも
つ酸化性分解反応によってＲｕ膜は成膜するが、ＴＨＦ
ガスを導入しないときに比べて高温領域に約１３０℃移
動していることが分かる。このことは、低温領域でＴＨ
Ｆガスの存在が酸素吸着を妨げていることを示してい
る。インキュベーション時間は、ＴＨＦガスを導入しな
いときと同様に存在し、被覆率は２０％以下である。と
ころが、Ｒｕ上の場合、ＳｉＯ2上と異なり、２００℃
以上の成膜温度で成膜速度がほぼ一定に維持される。ま
た、インキュベーション時間も存在せず、上記の凹部内
でほぼ１００％の被覆率を実現できることを見出した。
【００２０】以上の反応過程を詳しく見るために、ＴＨ
Ｆガス分圧を２．８Ｔｏｒｒに固定して、酸素分圧を変
化させた。成膜速度と被覆率の酸素分圧依存を図７
（ａ）（ｂ）にそれぞれ示す。成膜温度は３００℃であ
る。成膜時間は２分である。図７（ａ）（ｂ）ともに
０．４Ｔｏｒｒの酸素分圧を境にして低酸素分圧下と高
酸素分圧下で振る舞いが異なる。Ｒｕ上の成膜速度は、
低酸素分圧下で、０．０７Ｔｏｒｒ付近から直線的に増
加し、高酸素分圧下でほぼ一定値になることが分かる。
また、被覆率は、低酸素分圧下で単調に減少し、高酸素
分圧下でほぼ５０％に収束する。図７（ｂ）には、Ｓｉ
Ｏ2上の成膜速度も示したが、０．４Ｔｏｒｒ以上の酸
素分圧で成膜速度が急激に増大する。０．４Ｔｏｒｒ以
下の酸素分圧ではインキュベーション時間が２分以上あ
るため、成膜速度は０である。
【００２１】Ｒｕ上の成膜機構は、０．４Ｔｏｒｒ付近
の酸素分圧を境に、低酸素分圧領域と高酸素分圧領域に
分けて考えることができる。低酸素分圧下の反応は、付
着確率が酸素分圧に比例して増大するので、酸素供給律
速過程にある。この律速領域で被覆性がよいのは、吸着
酸素量に依存した表面反応であり、凹部内部まで有機ル
テニウム化合物と酸素が拡散し、基板表面と変わらない
一定の酸素吸着密度が維持されるためである。一方、高
酸素分圧下の反応は、成膜速度が酸素分圧によらず一定
で、しかも図７（ａ）に示すように、成膜速度が飽和し
た温度領域であるので、原料供給律速過程にある。被覆
性が悪いのは、基板平面部で原料ガスが捕獲され、凹部
内部への原料ガスの供給が制限されるためと考えられ
る。
【００２２】ここで、ＴＨＦガス分圧が被覆率に与える
影響を評価した。被覆率と成膜速度のＴＨＦガス分圧依
存を図８に示す。酸素分圧を０．１１Ｔｏｒｒに固定し
た。凹部のアスペクト比を変えた３種類の基板を用意し
た。また、凹部内面に遠隔スパッタリング法によって厚
みが１ｎｍ〜２ｎｍのＲｕシード層を堆積した。最もア
スペクト比の大きい凹部のサイズは、直径が１３０ｎ
ｍ、深さが２０００ｎｍ（アスペクト比１５．４）であ
る。１．０Ｔｏｒｒ以下のＴＨＦガス分圧のときは、被
覆率と成膜速度はＴＨＦガス分圧に依存せずに、従来の
酸素吸着阻害気体（ＴＨＦ）のない形成方法の場合と変
わらない。しかし、１．０Ｔｏｒｒ以上のＴＨＦガス分
圧で被覆率は増加し、２．９ＴｏｒｒのＴＨＦガス分圧
でほぼ１００％の被覆率（アスペクト比１５．４）を実
現する。アスペクト比の小さい凹部の場合、１００％の
被覆率を実現するＴＨＦガス分圧は１．５Ｔｏｒｒに低
下する。一方、成膜速度は、ＴＨＦガス分圧の増加とと
もに減少する。以上のことから、ＴＨＦガス分圧が、酸
素吸着密度と凹部内の酸素の密度分布を制御していると
考えられる。ＴＨＦガス分圧が小さいときは、供給酸素
の殆どは孔パターン上の平坦部又は凹部内上部に吸着
し、凹部内部まで到達しないと考えられる。そして、吸
着酸素量に律速された有機ルテニウム化合物の酸化分解
反応が進行するため、凹部底部の被覆性が悪くなると考
えられる。一方、ＴＨＦガス分圧が大きいときは、ＴＨ
ＦガスがＲｕシード層表面に十分に吸着し、酸素の吸着
を阻害するため、酸素が凹部底部まで拡散し、一定の低
い酸素吸着密度を実現すると考えられる。従って、凹部
底部まで被覆性がよいと考えられる。また、酸素吸着密
度はＴＨＦガス分圧の増加とともに減少するため、図８
（ｂ）に示されるように成膜速度も減少すると考えられ
る。
【００２３】以上の図６、図７、図８の結果から、ＴＨ
Ｆの導入によって基板表面の酸素吸着状態を制御し、イ
ンキュベーション時間なしに高い成膜速度で被覆性のよ
いＲｕ膜を形成できることが分かる。また、酸素吸着密
度に律速された原料の分解反応であるため、原料供給量
を最適化できることが分かった。本発明は、従来の方法
と比較して、成膜時間を大幅に短縮し、また、原料の消
費効率を好適な状態にできるため、量産性を高め、生産
コストを下げる効果を持つ。従って、ギガスケールのＤ
ＲＡＭのキャパシタ電極の形成方法として有効であると
考える。
【００２４】酸素吸着阻害気体について、ＴＨＦ以外に
も前記のメタノール、エタノール、１−プロパノール、
２−プロパノール、イソブチルアルコール、１−ブタノ
ール、２−ブタノール、ジエチルエーテル、ジイソプロ
プルエーテル、テトラヒドロピラン、１，４−ジオキサ
ン、アセトン、メチルエチルケトン及びトルエンからな
る群から選ばれた少なくとも１種の化合物を用いて同様
の効果が得られることを確認した。
【００２５】有機ルテニウム化合物をＴＨＦ等の上記の
液体で希釈して一つの溶液として、これを加熱気化して
供給することによって、有機ルテニウム化合物と酸素吸
着阻害気体の両方を同時に供給可能である。希釈溶液の
供給量を制御し、さらに別系統で酸素吸着阻害気体を導
入することによって、成膜室内の酸素分圧とこれらの液
体のガス分圧を前に示した最適条件に調整可能である。
例えば、予め有機ルテニウム化合物のＲｕ（ＥｔＣｐ）
2をＴＨＦ溶媒に希釈した液体原料を用意して１５０℃
の恒温室で気化して供給する。成膜室内の酸素分圧を
０．１Ｔｏｒｒに、ＴＨＦガス分圧を３．０Ｔｏｒｒに
調整することによって、前記と同様に高い被覆率を有す
る反応条件を実現できる。
【００２６】有機ルテニウム化合物としてビス（エチル
シクロペンタジエニル）ルテニウム（Ｒｕ（Ｃ2Ｈ5Ｃ5
Ｈ4）2）だけでなく、同じシクロペンタジエニル系材料
であるビス（シクロペンタジエニル）ルテニウム（Ｒｕ
（Ｃ5Ｈ5）2）、ビス（メチルシクロペンタジエニル）
ルテニウム（Ｒｕ（ＣＨ3Ｃ5Ｈ4）2）、とβ―ジケトン
系のトリ（ジピバロイルメタナト）ルテニウム（Ｒｕ
（Ｃ11Ｈ19Ｏ2）3）等を用いることができる。化学的気
相成長のメカニズムはビス（エチルシクロペンタジエニ
ル）ルテニウム（Ｒｕ（Ｃ2Ｈ5Ｃ5Ｈ4）2）と同様であ
る。これらの有機ルテニウム化合物は、酸素吸着阻害気
体を導入することによって、最適な基板温度、酸素分圧
を制御することが可能である。それぞれの有機ルテニウ
ム化合物について、最適となる基板温度と酸素分圧、酸
素吸着阻害気体の分圧を表１にまとめて示す。表１に示
される有機ルテニウム化合物以外でも、表面吸着酸素に
よって分解する有機貴金属化合物であれば、上記の形成
方法が有効である。
【００２７】
【表１】 次に、被覆性のよいルテニウム膜を形成するために，Ｒ
ｕ表面に吸着しにくい気体を供給する方法について説明
する。上記で示したように被覆性よくルテニウム膜を堆
積するためには、成長表面上（Ｒｕ表面）の酸化性気体
の吸着密度を一定にすることと、その吸着密度を低く抑
えることの両方が必要である。原料として有機ルテニウ
ム化合物のＲｕ（Ｃ5Ｈ4Ｃ2Ｈ5）2［Ｒｕ（ＥｔＣ
ｐ）2］、酸化性気体にＯ2を用いる場合を例に挙げる。
原料の供給は液体バブリング法によって行った。予めＲ
ｕシード層をスパッタリング法によって２０ｎｍ形成し
た後に成膜を行っている。シード層の形成により成長核
の生成に要するインキュベーション時間を短縮できる。
また、Ｏ2の供給量とキャリアガス以外に供給するＡｒ
の供給量ならびに成膜室内の圧力は、所望のＯ2分圧と
Ａｒ分圧が得られるように調整した。
【００２８】図１３は，Ｒｕ（ＥｔＣｐ）2の分解反応
の活性化エネルギーを、Ｏ2分圧とＡｒ分圧のマップ上
で示した結果である。図１３から、約１．４ｅＶの活性
化エネルギーを有する分解機構から約０．４ｅＶの活性
化エネルギーを有する酸化性分解機構へ移行するＯ2分
圧は、Ａｒ分圧にほとんど依存しないことがわかる。ま
た、Ｏ2分圧が小さいほど被覆性が高く、Ａｒ分圧にほ
とんど依存しないことが分かった。被覆率の高い領域
（アスペクト比１５）は、図１３の斜線で示される領域
である。例えば、アスペクト比が１５の深孔内にＲｕ膜
を被覆性良く形成するためには、Ａｒ分圧に関係なく、
Ｏ2分圧は０．００７Ｔｏｒｒ以下であった。このこと
から、表面の酸素吸着密度は，主としてＯ2分圧のみで
決定されていると考えられる。以上の特徴は、Ａｒの代
わりにＮｅ、Ｈｅ、Ｘｅに代表される希ガスでも同様で
あった。また、窒素Ｎ2や二酸化炭素ＣＯ2の場合、図１
３に示される通り、その分圧が大きくなると、活性化エ
ネルギーが変化するＯ2分圧が高酸素分圧側に移動し
た。この場合、被覆率の高い領域はわずかに高酸素分圧
（図１３の横線の領域）に移動し、０．０１Ｔｏｒｒ以
下であった。しかし、後述する図１４の例に比べて、そ
の変化は小さく、この場合も表面の酸素吸着密度は，ほ
ぼＯ2分圧で決定されていると考えることができる。
【００２９】これらＡｒ、Ｎｅ、Ｈｅ、Ｘｅ、Ｎ2 、ＣＯ
2気体に共通する性質は、Ｏ2に比べてＲｕ上に吸着しに
くい点である。つまり、Ｒｕ上への吸着熱の絶対値がＯ
2に比べて小さいことを意味している。このとき、Ｒｕ
表面上におけるＯ2の吸着密度は、主としてＯ2分圧によ
って決定されると考えてよい。排気量を調整することで
成膜室内の全圧力を一定（例えば５Ｔｏｒｒ）に調整す
る条件のもとで、Ｒｕ上に吸着しにくい気体の供給量を
増大させることによってＯ2分圧を減少させる方法は、
被覆性を増大させる手段として有効である。ただし、図
１３に示したように、高い被覆性を実現するためには、
成膜室内のＯ2分圧が０．０１Ｔｏｒｒ以下の非常に小
さい値に制御しなければならない。そのため、ウエハ上
で酸素分圧がばらつかないように、シャワーヘッドの位
置やガス供給量を調整する必要があった。それでも、
０．００３Ｔｏｒｒ以下の酸素分圧では、Ｒｕ膜厚のウ
エハ面内分布が大きくなり、Ｏ2分圧を一定に制御する
ことが困難であった。
【００３０】以上では、ＣＶＤ原料としてＲｕ（Ｃ5Ｈ4
Ｃ2Ｈ5）2を代表させて説明したが、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ
5）2以外にもＲｕ（ＯＤ）3や室温で固体のＲｕ（ＣＨ3
Ｃ5Ｈ4）2、Ｒｕ（Ｃ5Ｈ5）2、Ｒｕ（Ｃ11Ｈ19Ｏ2）3に
ついて同様の効果を確認している。また、酸素分圧を減
少させるために導入する気体は、Ａｒ、Ｎｅ、Ｈｅ、Ｘ
ｅ、Ｎ2、ＣＯ2など、Ｒｕ上に吸着しにくい気体が有効
である。多重結合がなく、無極性分子の炭化水素化合物
は、同様の効果を示した。また、以上ではＣＶＤ原料の
分解のためにＯ2を用いたが、Ｎ2Ｏ、Ｈ2Ｏ、ＮＯ、Ｏ3
などの酸化性気体でも同様の効果を確認した。最適とな
る基板温度は、２００℃から４００℃の範囲であった。
【００３１】次に、被覆性のよいルテニウム膜を形成す
るため、Ｒｕ表面に吸着しやすい気体を供給する方法に
ついて説明する。以下では、原料として有機ルテニウム
化合物のＲｕ（ＥｔＣｐ）2を、酸化性気体にＯ2を、Ｒ
ｕ表面に吸着しやすい気体にＴＨＦを用いる場合を例に
挙げる。原料は、Ａｒをキャリアガスとした液体バブリ
ング法によって供給した。予めＲｕシード層をスパッタ
リング法によって２０ｎｍ形成した後に成膜を行った。
シード層の形成により成長核の生成に要するインキュベ
ーション時間を短縮できる。また、Ｏ2の供給量とＴＨ
Ｆ気体の供給量とキャリアガス以外に供給するＡｒの供
給量は、所望のＯ2分圧とＴＨＦ分圧が得られるように
調整した。なお、成膜室内の圧力は５Ｔｏｒｒになるよ
うに排気量を調整している。
【００３２】図１４は、Ｒｕ（ＥｔＣｐ）2の分解反応
の活性化エネルギーを、Ｏ2分圧とＴＨＦ分圧のマップ
上に示したものである。図１４から、約１．４ｅＶの活
性化エネルギーを有する分解機構から約０．４ｅＶの活
性化エネルギーを有する酸化性の分解機構へ移行するＯ
2分圧は、ＴＨＦ分圧が大きいほど大きくなることが分
かる。また、Ｏ2分圧が低く、ＴＨＦ分圧が高い領域ほ
ど、被覆率が大きいことが分かった。被覆率の高い領域
（アスペクト比１５）は、図１４の斜線で示される領域
である。例えば、ＴＨＦ液体の供給量が５ｓｃｃｍ、Ｏ
2気体の供給量が５０ｓｃｃｍ、キャリアガスを含めた
Ａｒの総供給量を９００ｓｃｃｍに制御することによっ
て、アスペクト比が１５の深孔内にＲｕ膜を被覆性良く
形成することができた。このとき、成膜室内の酸素分圧
は０．１１Ｔｏｒｒ、ＴＨＦガス分圧は２．９５Ｔｏｒ
ｒであった。これらのことは、表面の酸素吸着密度が、
Ｏ2分圧とＴＨＦ分圧の両方から決定されることを意味
している。そして、ＴＨＦ分圧を増大することによって
表面の酸素吸着密度を低減できることが分かった。以上
の特徴はＴＨＦの代わりに一酸化炭素ＣＯ、エチレンＣ
2Ｈ4、アセチレンＣ2Ｈ2を供給した場合も同様である。
図１４に示すように、その分圧を増大させることでＲｕ
表面の酸素吸着密度を減少させることができた。
【００３３】上記図１４の結果は、Ｒｕ表面上で混合気
体の吸着を考えることで理解できる。ＴＨＦ、ＣＯ、Ｃ
2Ｈ4、Ｃ2Ｈ2は共通して、Ｒｕ表面上の吸着熱の絶対値
が上記で挙げた不活性気体Ａｒ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ
2、ＣＯ2の場合に比べて大きい特徴がある。これはＲｕ
上に吸着しやすいことを意味している。一般的に、混合
気体中において金属表面上の各気体の吸着密度は、各気
体の分圧、吸着熱、飽和吸着密度、基板温度、表面の粗
さなどによって決定される。つまり、ＴＨＦなどのよう
にＲｕ表面上に吸着しやすい気体を導入し、その分圧を
制御することによって、Ｒｕ上における酸化性気体とそ
の他の気体の吸着密度比を変化させることができる。こ
れらのＲｕ上に吸着しやすい気体を導入することで、Ｒ
ｕ上のＯ 2吸着密度を減少させる上記の方法は、被覆性
を増大させる手段として有効である。また、これらの気
体を導入することで、最適なＯ2分圧が０．０１Ｔｏｒ
ｒ以上に設定できるので、ウエハ上のＯ2分圧分布を一
定に制御し、Ｒｕ膜厚と被覆率のウエハ面内ばらつきを
抑制できる利点がある。
【００３４】以上では、ＣＶＤ原料としてＲｕ（Ｃ5Ｈ4
Ｃ2Ｈ5）2を代表させて説明したが、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ
5）2以外にもＲｕ（ＯＤ）3や室温で固体のＲｕ（ＣＨ3
Ｃ5Ｈ4）2、Ｒｕ（Ｃ5Ｈ5）2、Ｒｕ（Ｃ11Ｈ19Ｏ2）3に
ついて同様の効果を確認している。また、Ｒｕ上の酸素
吸着密度を減少させるために導入する気体は、ＴＨＦ、
ＣＯ、Ｃ2Ｈ4、Ｃ2Ｈ2など、Ｒｕ上に吸着しやすい極性
分子や多重結合構造を有する気体が同様の効果を示し
た。これらは、常温で液体であっても沸点が１５０℃以
下のものであれば、気化して供給することが可能であ
る。被覆性の高い条件は、図１４の斜線で示される領域
であった。また、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ5）2分子など上記
有機ルテニウム化合物自身も、Ｒｕ表面上に吸着しやす
い性質を持つため、その供給量を大きくすることによっ
て、吸着酸素量を減少させ、被覆率を増大させることが
できた。ただし、被覆性を増大させるためには、有機ル
テニウム化合物の供給量は気体換算でＯ2供給量の１／
５以上必要である。従って、消費されるＲｕ原料が多く
なり、コストが高くなる欠点がある。また、以上では、
ＣＶＤ原料の分解のためにＯ2を用いたが、Ｎ2Ｏ、Ｈ2
Ｏ、ＮＯ、Ｏ3などの酸化性気体でも同様の効果を確認
した。最適となる基板温度は、用いた有機ルテニウム化
合物や酸化性気体やその他の気体によらず、２００℃か
ら４００℃の範囲であった。
【００３５】
【発明の実施の形態】（実施例１）以下に高誘電体キャ
パシタのＲｕ電極を化学的気相成長法によって形成する
装置の構成とその形成方法を説明する。
【００３６】図１は装置構成を示す模式図である。原料
容器内には、有機ルテニウム化合物が充填されている。
マスフローコントローラ（ＭＦＣ）によって流量を調整
したアルゴン（Ａｒ）ガスをキャリアガスに用いて、原
料をバブリング法によって搬送し、成膜室の前で反応ガ
スである酸素（Ｏ2）ガスと酸素吸着阻害気体を混合す
る。原料は固体昇華法によって搬送してもよい。原料容
器には加熱手段があるが図示しない。酸素吸着阻害気体
は、常温で液体のＴＨＦの場合、液体マスフローコント
ローラ（ＭＦＣ）によって流量を調整したＴＨＦ液体を
気化器で加熱、気化して、アルゴン（Ａｒ）ガスをキャ
リアガスに用いて搬送する。そして原料と酸素と酸素吸
着阻害気体とキャリアガスは、ディストリビューターを
介して、ヒーターで加熱されたウエハ上に供給される。
成膜室内の各ガスの分圧は、別系統で供給される不活性
ガスの流量と成膜室内の全圧力を一定にすることによっ
て調整する。
【００３７】以下、深孔の直径が１３０ｎｍ、深さが２
０００ｎｍの孔パターンを有する基板上にＲｕ電極を化
学的気相成長法によって形成する方法を以下に示す。深
孔のアスペクト比は１５である。まず、上記基板上にＲ
ｕからなるシード層をスパッタリング法によって形成す
る。シード層の下地層（基板表面）は、ＳｉＯ2等の絶
縁層、プラグ金属材料、絶縁層とシード層間の接着層又
は高誘電体膜である。スパッタリング法は、基板と電極
間の距離が長い長距離飛抹型のスパッタリング法によっ
て、３００℃の基板温度で形成する。この時、孔上面の
平坦部に５０ｎｍのＲｕを堆積すると、孔側面部に１ｎ
ｍ程度又はそれ以下のシード層を形成することができ
る。
【００３８】原料の供給方法として、有機ルテニウム化
合物のＲｕ（ＥｔＣｐ）2（Ｒｕ（Ｃ2Ｈ5Ｃ5Ｈ4）2：ビ
ス（エチルシクロペンタジエニル）ルテニウム）を５０
℃の恒温室内に保持して、一定流量のＡｒガス（不活性
ガス）によって気化原料を搬送する方法を用いる。ここ
では１００ｓｃｃｍのＡｒガスを供給した。原料供給量
は恒温室の温度とＡｒガスの流量によって調整すること
ができる。また、原料分解のため５０ｓｃｃｍの酸素ガ
スを反応室に供給した。さらに、シード層上の酸素吸着
量を制御するため、テトラヒドロフラン（ＴＨＦ）を供
給した。ＴＨＦは常温で液体であるが、８０℃以上の恒
温室で加熱、気化することによって反応室内に供給する
ことができる。例えば、ＴＨＦ液体を５ｓｃｃｍのレー
トで供給し、１５０℃に保持された恒温室内で気化して
反応室内に導入する。さらに、別系統で圧力調整用に８
００ｓｃｃｍのレートで不活性ガス（Ａｒガス）を供給
し、反応室の全圧を５Ｔｏｒｒに維持した。このとき反
応室内の酸素分圧は０．１１Ｔｏｒｒ、ＴＨＦガス分圧
は２．９５Ｔｏｒｒである。ここで、各ガスの分圧は、
成膜室内に存在する有機ルテニウム化合物と酸化性ガス
と不活性ガスと酸素吸着阻害気体からなる混合ガスのそ
れぞれのモル分率に全圧力を乗じた値として定義する。
【００３９】以上の条件のもとでシード層上に化学的気
相成長法によってＲｕ膜を形成する。上記の形成方法に
よって、深孔の孔底まで被覆性がよい膜を、１０ｎｍ／
ｍｉｎ以上の成膜速度で、インキュベーション時間なし
に形成できる。また、基板温度が２００℃から４５０℃
の広い温度範囲で所望の膜を形成できる。これは枚様式
の装置で基板温度の調整にかかる時間を低減できるた
め、膜形成時間を大幅に短縮できる利点がある。また、
深孔のアスペクト比が１５以下の場合は、ＴＨＦガス分
圧を下げることによって又は酸素分圧を増加させること
によって、より大きい反応確率（成膜速度）をもつ反応
条件で被覆性のよい膜を形成可能である。さらに、上部
電極の形成時のように深孔のアスペクト比が１５以上の
場合は、ＴＨＦガス分圧を増加させることによって又は
酸素分圧を減少させることによって、反応確率は減少す
るものの被覆性をほぼ１００％に維持することができ
る。所望の膜を得るためには、酸素分圧が０．０１Ｔｏ
ｒｒ以上、１．０Ｔｏｒｒ以下の範囲、ＴＨＦガス分圧
が０．１Ｔｏｒｒ以上、１０．０Ｔｏｒｒ以内の範囲で
なければならない。また、ルテニウム膜は酸素吸着量に
律速された酸化分解反応で成長するので、有機ルテニウ
ム化合物は、酸素吸着量と基板表面積に応じた供給量で
あれば十分である。例えば８インチ基板上の場合、１×
１０-4ｍｏｌ／ｍｉｎ以上のレートで供給すればよい。
【００４０】酸素吸着阻害気体として、ＴＨＦ、トルエ
ン、メタノール、エタノール、１−プロパノール、２−
プロパノール、イソブチルアルコール、１−ブタノー
ル、２−ブタノール、ジエチルエーテル、ジイソプロピ
ルエーテル、テトラヒドロフラン、テトラヒドロピラ
ン、１，４−ジオキサン、アセトン、メチルエチルケト
ン等の気体が挙げられる。また、上記シード層として
は、触媒作用が強いＲｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ等の白金族の金属やＣｏ、Ｆｅやこれらの合金が有効
である。これらの酸素吸着阻害気体を用いても、また、
これらの金属を用いても同様な効果が得られた。
【００４１】有機ルテニウム化合物としては、Ｒｕ（Ｅ
ｔＣｐ）2だけでなく、同じシクロペンタジエニル系材
料であるビス（シクロペンタジエニル）ルテニウム（Ｒ
ｕ（Ｃ5Ｈ5）2）、ビス（メチルシクロペンタジエニ
ル）ルテニウム（Ｒｕ（ＣＨ3Ｃ 5Ｈ4）2）、β―ジケト
ン系のトリ（ジピバロイルメタナト）ルテニウム（Ｒｕ
（Ｃ11Ｈ19Ｏ2）3）を用いることができる。化学的気相
成長のメカニズムは、Ｒｕ（ＥｔＣｐ）2と同様であ
る。また、酸素吸着阻害気体を導入することによって、
最適な基板温度、酸素分圧を制御することが可能であ
る。それぞれの有機ルテニウム化合物について、最適と
なる基板温度と酸素分圧、酸素吸着阻害気体の分圧は表
１と同じである。
【００４２】（実施例２）以下に高誘電体キャパシタの
Ｒｕ電極を化学的気相成長法によって形成する装置の構
成とその形成方法を説明する。本装置は、有機ルテニウ
ム化合物を予め酸素吸着阻害溶媒に希釈した液体原料を
用いている。
【００４３】装置の構成を図２に示す。原料容器内に
は、有機ルテニウム化合物を酸素吸着阻害溶媒に希釈し
た液体原料が充填されている。液体マスフローコントロ
ーラ（ＭＦＣ）によって流量を調整した希釈原料は、気
化器によって加熱、気化して、アルゴン（Ａｒ）ガスを
キャリアガスに用いて搬送し、成膜室の前で反応ガスで
ある酸素（Ｏ2）ガスと別系統から供給された酸素吸着
阻害気体と混合する。さらに、原料と酸素と酸素吸着阻
害気体とキャリアガスは、ディストリビューターを介し
て、ヒーターで加熱されたウエハ上に供給される。希釈
原料とは別系統で酸素吸着阻害気体を導入することによ
って、アスペクト比の異なる深孔内でも、原料の消費効
率を最適にした条件でＲｕ膜の形成ができる。成膜室内
の各ガスの分圧は、別系統で供給される不活性ガスの流
量と成膜室内の全圧力を一定にすることによって調整す
る。
【００４４】高誘電体キャパシタのＲｕ電極を化学的気
相成長法によって形成する方法を以下に示す。実施例１
で説明した酸素吸着阻害気体について、常温で液体で、
しかも有機ルテニウム化合物の溶解度が大きい溶媒を選
択する。このような溶媒として、実施例１に示したＴＨ
Ｆ、トルエン、アルコール類、エーテル類、ケトン類等
が挙げられる。有機ルテニウム化合物を上記溶媒で希釈
して一つの溶液として、これを加熱気化して供給する。
この方法は、有機ルテニウム化合物の供給制御性を向上
させることができる。また、その供給量と別系統で供給
される酸素吸着阻害気体の供給量を制御することによっ
て、成膜反応条件を実施例１で示した条件に調整可能で
ある。例えば、予め有機ルテニウム化合物のＲｕ（Ｅｔ
Ｃｐ）2を０．１ｍｏｌ／ｌの濃度でＴＨＦ溶媒に希釈
した液体原料を用意して、１５０℃の気化器で気化し
て、反応室に導入する。液体原料の供給量は２ｓｃｃｍ
とする。このとき、Ｒｕ（ＥｔＣｐ）2は、２×１０-4
ｍｏｌ／ｍｉｎ供給される。また、気化原料のキャリア
ガスとして１５０ｓｃｃｍのＡｒガスを供給し、５０ｓ
ｃｃｍの酸素ガスを供給した。また、各ガス分圧を調整
するために不活性ガスとして７５０ｓｃｃｍのアルゴン
ガスと、３ｓｃｃｍのＴＨＦ液体を加熱・気化して成膜
室内に供給する。反応室の全圧を５Ｔｏｒｒに維持する
と、反応室内の酸素分圧は０．１１Ｔｏｒｒ、ＴＨＦガ
ス分圧は２．９５Ｔｏｒｒになる。
【００４５】以上の条件のもとで実施例１に示したシー
ド層を堆積した基板上に化学的気相成長法によってＲｕ
膜を形成する。本発明の形成方法によって、深孔の孔底
まで被覆性がよい膜を、１０ｎｍ／ｍｉｎ以上の成膜速
度で、インキュベーション時間なしに形成できる。ま
た、基板温度が２００℃から４５０℃の広い温度範囲で
所望の膜を形成できる。これは、枚様式の装置で基板温
度の調整にかかる時間を低減できるため、膜形成時間を
大幅に短縮できる利点がある。また、深孔のアスペクト
比が１５以下の場合は、希釈原料溶液の供給量を減少さ
せてＴＨＦガス分圧を下げることによって又は酸素分圧
を増加させることによって、より大きい反応確率（成膜
速度）をもつ反応条件で被覆性のよい膜を形成可能であ
る。さらに、上部電極の形成時のように深孔のアスペク
ト比が１５以上の場合は、ＴＨＦガス分圧を増加させる
ことによって又は酸素ガスを減少させることによって、
成膜速度は減少するものの被覆性をほぼ１００％に維持
することができる。
【００４６】所望の膜を得るための条件は、実施例１の
場合と同様に酸素分圧が０．０１Ｔｏｒｒ以上、１．０
Ｔｏｒｒ以下の範囲、ＴＨＦガス分圧が０．１Ｔｏｒｒ
以上、５．０Ｔｏｒｒ以内の範囲である。また、ルテニ
ウム膜は酸素吸着量に律速された酸化分解反応で成長す
るので、有機ルテニウム化合物は酸素吸着量と基板表面
積に応じた供給量であれば十分である。８インチ基板上
の場合、１×１０-4ｍｏｌ／ｍｉｎ以上のレートで供給
すればよい。そのために希釈原料を１×１０-4ｍｏｌ／
ｍｉｎのレートで供給し、別系統でＴＨＦ気体を供給
し、最適条件に調整が可能である。或いは、有機ルテニ
ウム化合物のＴＨＦ溶媒への希釈濃度を、ＴＨＦガス分
圧と原料供給量を最適にするように調整してもよい。い
ずれの方法も、原料消費効率を上げることができるた
め、低コストを実現できる。
【００４７】上記シード層としては、Ｒｕの他に、実施
例１に示した金属が有効である。有機ルテニウム化合物
はＲｕ（ＥｔＣｐ）2だけでなく、実施例１に示したシ
クロペンタジエニル系の材料や、β―ジケトン系の材料
を用いることができる。化学的気相成長のメカニズムは
Ｒｕ（ＥｔＣｐ）2と同様である。それぞれの有機ルテ
ニウム化合物について、最適となる基板温度と酸素分
圧、酸素吸着阻害気体の分圧は実施例１に示した表１と
同じである。
【００４８】（実施例３）実施例１、実施例２に示した
Ｒｕ電極の形成方法を用いた高誘電体キャパシタの形成
方法を以下に示す。微細加工が容易なシリコン酸化膜中
にその表面から深孔を加工して、その後、化学的気相成
長法によりＲｕ電極を堆積して立体構造を形成する方法
について、図３を用いて説明する。図は全て断面模式図
である。まず、窒化チタンからなるプラグ１及びＳｉＯ
2からなるプラグ部層間絶縁膜２上に、膜厚１５００ｎ
ｍのＳｉＯ2からなるキャパシタ部層間絶縁膜３をモノ
シランガスを原料とするプラズマＣＶＤ法によって堆積
する。その後、周知のフォトリソグラフィー法とドライ
エッチング法を用いて、キャパシタ部層間絶縁膜３を開
口部が円筒形となるようにプラグ部層間絶縁膜２の表面
まで加工する。開口部の形状は楕円筒形又は矩形等であ
ってもよい。ギガビットスケールのメモリでは、開口部
の直径又は短辺は１３０ｎｍ以下に加工するのがよい。
レジストを除去後、深孔内に遠隔スパッタリング法によ
ってＲｕの下部シード層４を堆積し、さらに膜厚が２０
ｎｍの下部ルテニウム電極１０を堆積する。シード層と
下部ルテニウム電極の形成方法は実施例１又は実施例２
に示した方法の通りである（図３（ａ））。
【００４９】この方法によって、下部ルテニウム電極を
短時間のうちに被覆性よく堆積することができる。次
に、隣り合うキャパシタ間を電気的に分離するために、
化学的機械的研磨法又はスパッタエッチング法によっ
て、層間絶縁膜の上面に堆積したルテニウム膜を除去し
た（図３（ｂ））。なお、開口部を形成する前に、予め
キャパシタ部層間絶縁膜３の表面部にＳｉ3Ｎ4等を形成
しておくことが望ましい。化学的機械的研磨の際のスト
ッパーとなる。このストッパーは化学的機械的研磨後に
除去してもよいし、そのまま残しておいても差し支えな
い。また、化学的機械的研磨時にキャパシタ部層間絶縁
膜の凹部にパーティクルが落ちるのを防ぐためにシリコ
ン酸化膜を埋め込んでおくことが望ましい。このシリコ
ン酸化膜は化学的機械的研磨後に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形す
るのを防ぐ目的とＲｕ膜中に含まれる酸素を除去するた
めに、下部ルテニウム電極を熱処理によって焼き締める
ことが望ましい。具体的には、不活性雰囲気中、アルゴ
ン中で、７００℃、１分間の熱処理を行えばよい。熱処
理温度は、４５０〜７００℃の範囲が好ましく、５００
〜７００℃の範囲がより好ましい。熱処理時間は一般に
は１〜５分、好ましくは１〜２分である。
【００５０】その後、１０ｎｍの厚みのＴａ2Ｏ5からな
る酸化物誘電体６を化学的気相成長法によって堆積す
る。この厚みはＳｉＯ2換算膜厚として０．８ｎｍにな
る。或いは、２０ｎｍの厚みのＢＳＴからなる酸化物誘
電体６を化学的気相成長法によって堆積する。この厚み
はＳｉＯ2換算膜厚として０．４ｎｍになる。ＢＳＴの
場合、キャパシタ部層間絶縁膜３の厚みは７００ｎｍ以
上あればよい。ＢＳＴ膜の堆積条件は、Ｂａ原料として
Ｂａ（ＤＰＭ）2（バリウムジピバロイルメタン：Ｂａ
（（ＣＨ3）3ＣＣＯＣＨ2ＣＯＣ（ＣＨ3）3）2）、Ｓｒ
原料としてＳｒ（ＤＰＭ）2（ストロンチウムジピバロ
イルメタン：Ｓｒ（（ＣＨ3）3ＣＣＯＣＨ2ＣＯＣ（Ｃ
Ｈ3）3）2）、Ｔｉ原料としてＴｉ（ＯＣ3Ｈ7）4（トリ
イソプロポキシドチタニウム）を、キャリアガスとして
Ａｒを用いる液体バブリング法によって供給し、堆積温
度は４００℃、圧力は０．５Ｔｏｒｒである。さらに、
酸化物誘電体の結晶化のため、５５０℃から７００℃の
温度で熱処理を行う。
【００５１】その後、実施例１又は実施例２で示した方
法によって、直径が７０ｎｍで、深さが１５００ｎｍの
深孔（アスペクト比２２）内に遠隔スパッタリング法に
よってＲｕの上部シード層８を形成する。酸化物誘電体
としてＢＳＴを堆積した場合、実施例１で示した方法に
よって、直径が５０ｎｍで、深さが７００ｎｍの深孔
（アスペクト比１４）内に遠隔スパッタリング法によっ
てＲｕの上部シード層８を形成する。さらに、上部ルテ
ニウム電極９を実施例１、実施例２に示したいずれかの
化学的気相成長法によって深孔内に堆積する。アスペク
ト比が１５を超える場合には実施例１、実施例２に示し
たように、酸素吸着阻害気体の分圧を増加させることに
よって、被覆性を確保することができる。以上の方法に
よって、ルテニウム上部電極を短時間のうちに深孔内に
堆積できる。
【００５２】さらに、酸化性雰囲気で３００℃から５０
０℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。図９に、上部電極形成後の酸化性
雰囲気の熱処理温度とキャパシタの耐電圧（１０-7Ａ／
ｃｍ2）の電流を与える印可電圧（下部電極側に正の電
圧を印可した）の関係を示した。同図には、従来の技術
によって作製されたキャパシタの耐電圧と比較した結果
も示した。従来の高誘電体膜上に化学的気相成長法によ
ってＲｕ上部電極を形成する方法の場合、原料の酸化分
解反応時に酸化物絶縁体から酸素を奪うため、膜形成時
にすでに耐電圧が非常に小さく、その後の酸化性雰囲気
の熱処理によっても変化しない。しかし、本発明の方法
によって作製されたキャパシタは、シード層が酸化物誘
電体膜を保護するため、従来の技術に比べて膜形成時の
耐電圧が高い。さらに、同図に示すように、膜形成後に
酸素雰囲気で４００℃以上の熱処理を行うことによって
１Ｖの印加電圧でリーク電流を１×１０-7Ａ／ｃｍ2以
下に抑制できる。
【００５３】上記シード層に関してはＲｕだけでなく、
実施例１に示した金属が同様にシード層となりうる。シ
ード層の厚みは連続膜でない極薄膜でもよい。酸化物誘
電体膜の材料は上記のＢＳＴとＴａ2Ｏ5に限らず、チタ
ン酸ストロンチウム、チタン酸ジルコン酸鉛、ビスマス
系層状強誘電体を用いることができる。有機ルテニウム
化合物はＲｕ（ＥｔＣｐ）2だけでなく、実施例１に示
したシクロペンタジエニル系の材料や、β―ジケトン系
の材料を用いることができる。化学的気相成長のメカニ
ズムはＲｕ（ＥｔＣｐ）2と同様である。それぞれの有
機ルテニウム化合物について、最適となる基板温度と酸
素分圧、酸素吸着阻害気体の分圧は実施例１に示した表
１と同じである。
【００５４】（実施例４）実施例１、実施例２に示した
Ｒｕ電極の形成方法を用いた高誘電体キャパシタの形成
方法を図４で説明する。これは、化学的気相成長法で凸
型の下部ルテニウム電極と上部ルテニウム電極を形成す
る例である。図は全て断面模式図である。まず、窒化チ
タンからなるプラグ１及びＳｉＯ2からなるプラグ部層
間絶縁膜２上に、膜厚１５００ｎｍのＳｉＯ2からなる
キャパシタ部層間絶縁膜３を堆積する。その後、周知の
フォトリソグラフィー法とドライエッチング法を用い
て、キャパシタ部層間絶縁膜３を開口部が円筒形となる
ようにプラグ部層間絶縁膜２の表面まで加工する。開口
部の形状は楕円筒形や矩形であってもよい。ギガビット
スケールのメモリでは、開口部の直径又は短辺は１３０
ｎｍ以下に加工することが好ましい。レジストを除去後
に、凹部内に遠隔スパッタリング法によってＲｕの下部
シード層４を堆積し（図４（ａ））、さらに膜厚が８０
ｎｍの下部ルテニウム電極５を化学的気相成長法によっ
て全面に堆積した（図４（ｂ））。シード層と下部ルテ
ニウム電極の形成方法は実施例１又は２に示した方法の
通りである。この方法によって、層間絶縁膜の開口部を
埋め込むことができる。
【００５５】次に、隣り合うキャパシタ間を電気的に分
離するために、化学的機械的研磨法又はスパッタエッチ
ング法によって層間絶縁膜の上面に堆積したルテニウム
膜を除去した（図４（ｃ））。なお、開口部を形成する
前に、予めキャパシタ部層間絶縁膜３の表面部にＳｉ3
Ｎ4等を形成しておくことが好ましい。化学的機械的研
磨法によってＲｕ膜を除去する際のストッパーになる。
このストッパーは化学的機械的研磨後に除去してもよい
し、そのまま残しておいても差し支えない。ここで、後
熱処理によって下部ルテニウム電極が変形するのを防ぐ
目的とＲｕ膜中に含まれる酸素を除去するために、下部
ルテニウム電極を熱処理によって焼き締めることが望ま
しい。具体的には、不活性雰囲気中、例えばアルゴン中
で、４５０〜７００℃、１分間の熱処理を行えばよい。
ルテニウム膜を埋め込んだ後、キャパシタ部層間絶縁膜
３を除去すれば、凸型の下部ルテニウム電極が形成でき
る。
【００５６】その後、１０ｎｍの厚みのＴａ2Ｏ5からな
る酸化物誘電体６を化学的気相成長法によって堆積す
る。この厚みはＳｉＯ2換算膜厚として０．８ｎｍにな
る。或いは、２０ｎｍの厚みのＢＳＴからなる酸化物誘
電体６を化学的気相成長法によって堆積する。この厚み
はＳｉＯ2換算膜厚として０．４ｎｍとなる。ＢＳＴの
場合、キャパシタ部層間絶縁膜３の厚みは７００ｎｍ以
上あればよい。ＢＳＴ膜の堆積条件は実施例３と同じで
ある。さらに、酸化物誘電体の結晶化のため、５５０℃
から７００℃の温度で熱処理を行う。
【００５７】その後、実施例１又は実施例２で示した方
法によって、凸部間の最も狭い部分の距離が１１０ｎｍ
で、深さが１５００ｎｍの凹部（アスペクト比１３）内
に遠隔スパッタリング法によってＲｕの上部シード層８
を形成する。酸化物誘電体としてＢＳＴを堆積した場
合、実施例１又は実施例２で示した方法によって、凸部
間の最も狭い部分の距離が９０ｎｍで、深さが７００ｎ
ｍの凹部（アスペクト比８）内に遠隔スパッタリング法
によってＲｕのシード層を形成する。さらに、上部ルテ
ニウム電極９を実施例１、２に示したいずれかの化学的
気相成長法によって凹部内に堆積する。実施例に示した
方法によって、上部ルテニウム電極を短時間のうちに凹
部内に堆積できる。
【００５８】さらに、酸化性雰囲気で３００℃から５０
０℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。本実施例で形成したキャパシタに
ついて、上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧（１０-7Ａ／ｃｍ2）の電流を与え
る印可電圧（下部電極側に正の電圧を印可した）の関係
は図９と同様である。本発明の方法によって作製された
キャパシタは、シード層が酸化物誘電体膜を保護するた
め、従来の技術に比べて膜形成時の耐電圧が高い。さら
に、膜形成後に酸素雰囲気で４００℃以上の熱処理を行
うことによって１Ｖの印加電圧でリーク電流を１×１０
-7Ａ／ｃｍ2以下に抑制できる。
【００５９】上記シード層に関しては、Ｒｕだけでな
く、実施例１に示した金属が同様にシード層となりう
る。シード層の厚みは連続膜でない極薄膜でもよい。酸
化物誘電体膜の材料は上記のＢＳＴとＴａ2Ｏ5に限ら
ず、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、
ビスマス系層状強誘電体を用いることができる。有機ル
テニウム化合物はＲｕ（ＥｔＣｐ）2だけでなく、実施
例１に示したシクロペンタジエニル系材料やβ―ジケト
ン系の材料を用いることができる。化学的気相成長のメ
カニズムはＲｕ（ＥｔＣｐ）2と同様である。それぞれ
の有機ルテニウム化合物について、最適となる基板温度
と酸素分圧、酸素吸着阻害気体の分圧は実施例１に示し
た表１と同じである。
【００６０】（実施例５）スパッタリング法によって凸
型の下部電極を形成した後に、実施例１、実施例２に示
したＲｕ電極の形成方法を用いて上部ルテニウム電極を
形成する例を図５を用いて説明する。図は全て断面模式
図である。まず、窒化チタンからなるプラグ１及びＳｉ
Ｏ2からなるプラグ部層間絶縁膜２上に、膜厚１５００
ｎｍの下部ルテニウム電極１０を堆積する。その後、フ
ォトリソグラフィー法とドライエッチング法を用いて、
下部ルテニウム電極１０を円筒形となるようにプラグ部
層間絶縁膜２の表面まで加工してストレージノードを形
成する。下部ルテニウム電極１０の形状は楕円筒形又は
矩形であってもよい。ギガビットスケールのメモリで
は、ストレージノードの直径又は短辺は１３０ｎｍ以下
に加工することが好ましい。ここで、後熱処理によって
下部ルテニウム電極が変形するのを防ぐために、下部ル
テニウム電極を熱処理によって焼き締めることが望まし
い。具体的には、不活性雰囲気中、例えばアルゴン中
で、７００℃、１分間の熱処理を行えばよい。
【００６１】その後、１０ｎｍの厚みのＴａ2Ｏ5からな
る酸化物誘電体６を化学的気相成長法によって堆積す
る。この厚みはＳｉＯ2換算膜厚として０．８ｎｍにな
る。或いは、２０ｎｍの厚みのＢＳＴからなる酸化物誘
電体６を化学的気相成長法によって堆積する。この厚み
はＳｉＯ2換算膜厚として０．４ｎｍになる。ＢＳＴの
場合、下部電極１０の厚みは７００ｎｍ以上あればよ
い。ＢＳＴ膜の堆積条件は実施例３と同じである。さら
に、酸化物誘電体の結晶化のため、５５０℃から７００
℃の温度で熱処理を行う。
【００６２】その後、実施例１又は実施例２で示した方
法によって、酸化物誘電体６表面に遠隔スパッタリング
法によってＲｕの上部シード層８を形成する。さらに、
上部ルテニウム電極９を実施例１、２に示したいずれか
の化学的気相成長法によって凹部内に堆積する。実施例
に示した方法によって、ルテニウム上部電極を短時間の
うちに凹部内に堆積できる。
【００６３】さらに、酸化性雰囲気で３００℃から５０
０℃の熱処理を施すことによってリーク電流の低いキャ
パシタを形成できる。本実施例で形成したキャパシタに
ついて、上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧（１０-7Ａ／ｃｍ2）の電流を与え
る印可電圧（下部電極側に正の電圧を印可した）の関係
は図９と同様である。本発明の方法によって作製された
キャパシタは、シード層が酸化物誘電体膜を保護するた
め、従来の技術に比べて膜形成時の耐電圧が高い。さら
に、膜形成後に酸素雰囲気で４００℃以上の熱処理を行
うことによって１Ｖの印加電圧でリーク電流を１×１０
-7Ａ／ｃｍ2以下に抑制できる。
【００６４】上記シード層に関しては、Ｒｕだけでな
く、実施例１に示した金属が同様にシード層となりう
る。シード層の厚みは連続膜でない極薄膜でもよい。酸
化物誘電体膜の材料は上記のＢＳＴとＴａ2Ｏ5に限ら
ず、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、
ビスマス系層状強誘電体を用いることができる。有機ル
テニウム化合物はＲｕ（ＥｔＣｐ）2だけでなく、実施
例１に示したシクロペンタジエニル系の材料やβ―ジケ
トン系の材料を用いることができる。化学的気相成長の
メカニズムはＲｕ（ＥｔＣｐ）2と同様である。それぞ
れの有機ルテニウム化合物について、最適となる基板温
度と酸素分圧、酸素吸着阻害気体の分圧は実施例１に示
した表１と同じである。
【００６５】（実施例６）本発明の第６の実施例を図１
０を用いて説明する。これは、実施例３で説明した化学
的気相成長法で凹型の下部ルテニウム電極と上部ルテニ
ウム電極を形成する工程を用いて容量記憶素子を作製し
たものである。
【００６６】Ｓｉ基板１１に、熱酸化による素子分離１
２とイオン打ち込みによる拡散層１３を形成し、その上
にｐｏｌｙ−ＳｉとＷＳｉ2の積層からなるワード線１
４と１５を形成した。その後、Ｓｉ3Ｎ4からなるバリア
層１７上にｐｏｌｙ−ＳｉとＷＳｉ2の積層からなるビ
ット線１８と１９を形成した。また、ＳｉＯ2からなる
プラグ部層間絶縁膜２２とＳｉ3Ｎ4からなる層間絶縁膜
２３に、ｐｏｌｙ−Ｓｉからなる第一のプラグ１６と、
第二のプラグ２０と、ＴｉＮからなるバリア２１を形成
した。この積層プラグにより、トランジスタの拡散層１
３とキャパシタの下部電極２６を電気的に接続する。す
なわち、実施例３で説明した工程を用いて、ＳｉＯ2か
らなるキャパシタ部層間絶縁膜２４、スパッタリング法
によって形成した下部Ｒｕシード層２５、化学的気相成
長法によって形成した下部Ｒｕ電極２６、Ｔａ2Ｏ5から
なる容量絶縁膜２７を形成した。その後、同じく実施例
３で説明した工程を用いて、上部Ｒｕシード層２８と、
化学的気相成長法によって形成した上部Ｒｕ電極２９を
形成した。キャパシタの上部にＳｉＯ2からなる配線部
層間絶縁膜３０と、Ｗからなる第二の配線層３１を形成
した。この容量記憶素子のメモリ動作を確認したとこ
ろ、所望の特性が得られることが確認された。
【００６７】これに限らず、実施例４で説明した化学的
気相成長法によって凸型の下部ルテニウム電極を形成す
る工程と上部ルテニウム電極を形成する工程を用いて容
量記憶素子を作製しても、また、実施例５で説明したス
パッタリング法によって凸型の下部ルテニウム電極を形
成する工程と化学的気相成長法によって上部ルテニウム
電極を形成する工程を用いて容量記憶素子を作製して
も、所望のメモリ動作の特性が得られた。
【００６８】（実施例７）本実施例では、基板上の凹部
を有する表面上にルテニウム膜を化学的気相成長法によ
り形成する方法において、有機ルテニウム化合物原料及
びその酸化性気体及びＲｕ表面上に吸着しにくい不活性
気体を存在させて、成膜室内の酸素分圧を減少させるこ
とで、表面の酸素吸着量を低減して、被覆性のよいルテ
ニウム膜を形成する方法を開示する。
【００６９】原料として有機ルテニウム化合物のＲｕ
（Ｃ5Ｈ4Ｃ2Ｈ5）2［Ｒｕ（ＥｔＣｐ）2］、酸化性気体
にＯ2を用いる場合を例に挙げて本実施例を説明する。
成膜は図１２に示される装置によって行った。ＣＶＤ装
置は、準備室と成膜室とガス供給系から構成される。ま
た、ガス供給系は、ＣＶＤ原料の供給系と酸化性気体な
どその他の気体の供給系からなる。原料の供給は液体バ
ブリング法によって行った。６０℃の恒温室に保持され
たＲｕ（ＥｔＣｐ）2液体にＡｒキャリアガスを流すこ
とによって、気化原料を混合器に搬送する。そして、別
系統からＯ2及びＡｒを供給する。これらのＲｕ（Ｅｔ
Ｃｐ）2気体、Ａｒキャリアガス、別系統から供給した
Ｏ2、Ａｒを混合器において混合し、ディストリビュー
タを通じて基板上に供給した。気化器から成膜室までの
ガス供給系と成膜室の外壁は、原料の液化、分解を防ぐ
ために、１５０℃から１８０℃の温度に保持した。ま
た、ヒータ部へのＲｕ膜の堆積を防止するため、Ａｒは
チャンバ側面やウエハ下部からも導入した。また、実施
例１で示した方法によって予めＲｕシード層をスパッタ
リング法によって２０ｎｍ形成した後に成膜を行った。
シード層の形成により成長核の生成に要するインキュベ
ーション時間を短縮できる。ここで、キャリアガスのＡ
ｒの供給量は１５０ｓｃｃｍのレートに固定した。ま
た、Ｏ2の供給量とキャリアガス以外に供給するＡｒの
供給量並びに成膜室内の圧力は、所望のＯ2分圧とＡｒ
分圧が得られるように調整した。
【００７０】図１３は、Ｒｕ（ＥｔＣｐ）2の分解反応
の活性化エネルギーを、Ｏ2分圧とＡｒ分圧のマップ上
で示した結果である。被覆率の高い領域（アスペクト比
１５）は、図１３の斜線で示される領域である。例え
ば、アスペクト比が１５の深孔内にＲｕ膜を被覆性良く
形成するためには、Ａｒ分圧に関係なく、Ｏ2分圧は
０．００７Ｔｏｒｒ以下であった。以上の特徴は、Ａｒ
の代わりにＮｅ、Ｈｅ、Ｘｅに代表される希ガスでも同
様であった。また、窒素Ｎ2や二酸化炭素ＣＯ2の場合、
図１３に示される通り、その分圧が大きくなると、活性
化エネルギーが変化するＯ2分圧が高酸素分圧側に移動
した。この場合、被覆率の高い領域はわずかに高酸素分
圧に移動し、図１３の横線の領域を含めて０．０１Ｔｏ
ｒｒ以下であった。
【００７１】以上では、ＣＶＤ原料としてＲｕ（Ｃ5Ｈ4
Ｃ2Ｈ5）2を代表させて説明したが、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ
5）2以外にもＲｕ（ＯＤ）3や室温で固体のＲｕ（ＣＨ3
Ｃ5Ｈ4）2、Ｒｕ（Ｃ5Ｈ5）2、Ｒｕ（Ｃ11Ｈ19Ｏ2）3に
ついて同様の効果を確認している。また、酸素分圧を減
少させるために導入する気体は、Ａｒ、Ｎｅ、Ｈｅ、Ｘ
ｅ、Ｎ2、ＣＯ2など，Ｒｕ上に吸着しにくい気体が有効
である。多重結合がなく、無極性分子の炭化水素化合物
は、同様の効果を示した。被覆性の高い条件は、Ｒｕ上
に吸着しにくい気体によらず、図１３の斜線と横線で示
される領域である。また、以上ではＣＶＤ原料の分解の
ためにＯ2を用いたが、Ｎ2Ｏ，Ｈ2Ｏ、ＮＯ2、Ｏ3など
の酸化性気体でも同様の効果を確認した。最適となる基
板温度は、用いた有機ルテニウム化合物や酸化性気体や
その他の気体によらず、２００℃から４００℃の範囲で
あった。また、上記シード層としては、Ｒｕ、Ｒｈ、Ｐ
ｄ、Ｏｓ、Ｉｒ、Ｐｔ等の白金族の金属やＣｏ、Ｆｅや
これらの合金が有効であった。
【００７２】なお、本実施例で説明したルテニウム電極
の作製方法を用いて、実施例３、４、５で説明した高誘
電体キャパシタを形成した結果、所望の動作が得られる
ことを確認した。
【００７３】（実施例８）本実施例では、基板上の凹部
を有する表面上にルテニウム膜を化学的気相成長法によ
り形成する方法において、有機ルテニウム化合物原料及
びその酸化性気体及びＲｕ表面に吸着しやすい気体を存
在させて、表面の酸素吸着量を低減して、被覆性のよい
ルテニウム膜を形成する方法を開示する。
【００７４】原料として有機ルテニウム化合物のＲｕ
（ＥｔＣｐ）2を、酸化性気体にＯ2を、Ｒｕ表面に吸着
しやすい気体にＴＨＦを用いる場合を例に挙げて本実施
例を説明する。成膜は図１２に示される装置によって行
った。原料の供給方法は実施例７で説明した通り、Ａｒ
をキャリアガスとした液体バブリング法を用いた。本実
施例では、Ｒｕ表面に吸着しやすい気体を別系統から供
給した。ＴＨＦ気体の場合、図１２に示す通り、液体マ
スフローメーターで供給量を制御したＴＨＦ液体を１５
０℃に保持された気化器内で気化した後に、１５０ｓｃ
ｃｍのＡｒ気体をキャリアガスにして混合器に供給し
た。Ｒｕ表面に吸着しやすい気体が常温で気体の場合、
気化器は不要である。Ｒｕ（ＥｔＣｐ）2気体、Ａｒキ
ャリアガス、別系統から供給したＯ2、Ａｒ、ＴＨＦ気
体を、混合器において混合し、ディストリビュータを通
じて基板上に供給した。気化器から成膜室までのガス供
給系と成膜室の外壁は、原料の液化、分解を防ぐため
に、１５０℃から１８０℃の温度に保持した。また、ヒ
ータ部へのＲｕ膜の堆積を防止するため、Ａｒはチャン
バ側面やウエハ下部からも導入した。また、実施例１で
示した方法によって予めＲｕシード層をスパッタリング
法によって形成した後に成膜を行った。シード層の形成
により成長核の生成に要するインキュベーション時間を
短縮できる。ここで、キャリアガスのＡｒの供給量は１
５０ｓｃｃｍのレートに固定した。また、Ｏ 2の供給量
とＴＨＦ気体の供給量とキャリアガス以外に供給するＡ
ｒの供給量は、所望のＯ2分圧とＴＨＦ分圧が得られる
ように調整した。なお、成膜室内の圧力は５Ｔｏｒｒに
なるように排気量を調整している。
【００７５】図１４は、Ｒｕ（ＥｔＣｐ）2の分解反応
の活性化エネルギーを、Ｏ2分圧とＴＨＦ分圧のマップ
上に示したものである。被覆率の高い領域（アスペクト
比１５）は、図１４の斜線で示される領域である。例え
ば、ＴＨＦ液体の供給量が５ｓｃｃｍ、Ｏ2気体の供給
量が５０ｓｃｃｍ、キャリアガス以外のＡｒの供給量を
６００ｓｃｃｍに制御することによって、アスペクト比
が１５の深孔内にＲｕ膜を被覆性良く形成することがで
きた。このとき、成膜室内の酸素分圧は０．１１Ｔｏｒ
ｒ、ＴＨＦガス分圧は２．９５Ｔｏｒｒであった。ＴＨ
Ｆ気体の供給方法として、上記の代わりに、予めＲｕ
（ＥｔＣｐ）2をＴＨＦ溶媒に溶解した希釈原料を用い
ることによって、ＴＨＦ気体と原料を同時に供給するこ
とも可能である。この場合、液体マスフローメーターで
５ｓｃｃｍの供給量に制御したＲｕ（ＥｔＣｐ）2／Ｔ
ＨＦ液体（濃度０．１ｍｏｌ／ｌ）を１５０℃に保持さ
れた気化器内で気化した後に、１５０ｓｃｃｍのＡｒ気
体をキャリアガスにして混合器に供給することによって
高い被覆性を実現できる。また、上記で供給したＡｒの
代わりに、Ｎｅ、Ｈｅ、Ｘｅなどの希ガスや、Ｎ2、Ｃ
Ｏ2を用いることも可能である。以上の特徴は、ＴＨＦ
の代わりに一酸化炭素ＣＯ、エチレンＣ2Ｈ4、アセチレ
ンＣ2Ｈ2を供給した場合も同様である。図１４に示すよ
うに、その分圧を増大させることでＲｕ表面の酸素吸着
密度を減少させることができた。
【００７６】以上では、ＣＶＤ原料としてＲｕ（Ｃ5Ｈ4
Ｃ2Ｈ5）2を代表させて説明したが、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ
5）2以外にもＲｕ（ＯＤ）3や室温で固体のＲｕ（ＣＨ3
Ｃ5Ｈ4）2、Ｒｕ（Ｃ5Ｈ5）2、Ｒｕ（Ｃ11Ｈ19Ｏ2）3に
ついて同様の効果を確認している。また、酸素分圧を減
少させるために導入する気体は、ＴＨＦ、ＣＯ、Ｃ
2Ｈ4、Ｃ2Ｈ2など、Ｒｕ上に吸着しやすい極性分子や多
重結合構造を有する気体が同様の効果を示した。これら
は、常温で液体であっても沸点が１５０℃以下のもので
あれば、気化して供給することが可能である。被覆性の
高い条件（アスペクト比１５）は、図１４の斜線で示さ
れる領域で、酸素分圧は０．５Ｔｏｒｒ以下であった。
また、Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ5）2分子など上記有機ルテニ
ウム化合物自身も、Ｒｕ表面上に吸着しやすい性質を持
つため、その供給量を大きくすることによって、吸着酸
素量を減少させ、被覆率を増大させることができた。た
だし、被覆性を増大させるためには、有機ルテニウム化
合物の供給量は気体換算でＯ 2供給量の１／５以上必要
である。従って、消費されるＲｕ原料が多くなり、コス
トが高くなる欠点がある。また、以上では、ＣＶＤ原料
の分解のためにＯ2を用いたが、Ｎ2Ｏ、Ｈ2Ｏ、ＮＯ、
Ｏ3などの酸化性気体でも同様の効果を確認した。最適
となる基板温度は、用いた有機ルテニウム化合物や酸化
性気体やその他の気体によらず、２００℃から４００℃
の範囲であった。また、上記シード層としては、Ｒｕ、
Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の白金族の金属やＣ
ｏ、Ｆｅやこれらの合金が有効であった。
【００７７】なお、本実施例で説明したルテニウム電極
の作製方法を用いて、実施例３、４、５で説明した高誘
電体キャパシタを形成した結果、所望の動作が得られる
ことを確認した。
【００７８】
【発明の効果】本発明によれば、量産性と被覆性を併せ
持つ、化学的気相成長法によるルテニウム膜の形成が可
能となる。それにより、例えば、半導体容量素子の微細
化による高集積化、工程簡略化による歩留まりの向上、
工程数削減による低コスト化等が実現できる。
【図面の簡単な説明】
【図１】本発明の実施例１を説明する装置構成図であ
る。
【図２】本発明の実施例２を説明する装置構成図であ
る。
【図３】本発明の実施例３の製造工程を示す半導体装置
の断面図である。
【図４】本発明の実施例４の製造工程を示す半導体装置
の断面図である。
【図５】本発明の実施例５の製造工程を示す半導体装置
の断面図である。
【図６】Ｒｕ膜の成膜速度の成膜温度依存について、酸
素吸着阻害気体と下地基板の影響を示した図である。
【図７】Ｒｕ膜の被覆率と成膜速度の酸素分圧との関係
を示した図である。
【図８】Ｒｕ膜の被覆率と成膜速度の酸素吸着阻害気体
の分圧との関係を示した図である。
【図９】上部電極形成後の酸化性雰囲気の熱処理温度と
キャパシタの耐電圧の関係を示した図である。
【図１０】本発明の実施例６を説明する半導体装置の断
面図である。
【図１１】従来の製造方法を示すための半導体装置の断
面図である。
【図１２】本発明の実施例７と実施例８を説明する装置
構成図である。
【図１３】Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ5）2分解の活性化エネル
ギーが変化する条件について，Ru上に吸着しにくい気体
の分圧と酸素分圧のマップ上に示した図である。
【図１４】Ｒｕ（Ｃ5Ｈ4Ｃ2Ｈ5）2分解の活性化エネル
ギーが変化する条件について，Ru上に吸着しやすい気体
の分圧と酸素分圧のマップ上に示した図である。
【符号の説明】
１…プラグ ２…プラグ部層間絶縁膜 ３…キャパシタ部層間絶縁膜 ４…下部シード層 ５…（化学的気相成長法による）下部ルテニウム電極 ６…酸化物誘電体膜 ７…上部電極 ８…上部シード層 ９…（化学的気相成長法による）上部ルテニウム電極 １０…下部ルテニウム電極 １１…Ｓｉ基板 １２…素子分離（ＳｉＯ2） １３…拡散層 １４…ワード線（ｐｏｌｙ−Ｓｉ） １５…ワード線（ＷＳｉ2） １６…第一のプラグ（ｐｏｌｙ−Ｓｉ） １７…バリア層（Ｓｉ3Ｎ4） １８…ビット線（ｐｏｌｙ−Ｓｉ） １９…ビット線（ＷＳｉ2） ２０…第二のプラグ（ｐｏｌｙ−Ｓｉ） ２１…バリア（ＴｉＮ） ２２…プラグ部層間絶縁膜（ＳｉＯ2） ２３…層間絶縁膜（Ｓｉ3Ｎ4） ２４…キャパシタ部層間絶縁膜（ＳｉＯ2） ２５…下部Ｒｕシード層 ２６…下部Ｒｕ電極 ２７…容量絶縁膜 ２８…上部Ｒｕシード層 ２９…上部Ｒｕ電極 ３０…配線部層間絶縁膜（ＳｉＯ2） ３１…第二の配線層（Ｗ）
フロントページの続き (72)発明者 松井 裕一 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4K030 AA11 AA14 AA16 BA01 CA04 CA12 FA10 JA09 LA15 5F083 AD24 AD48 GA06 GA21 JA06 JA14 JA15 JA17 JA20 JA35 JA38 JA39 JA40 MA06 MA17 NA08 PR34

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】基板上の凹部を有する表面にルテニウム膜
    を形成する半導体装置の製造方法において、上記ルテニ
    ウム膜は、化学的気相成長法により、有機ルテニウム化
    合物を原料とし、酸化性気体及びルテニウム表面上に吸
    着しにくい不活性気体を存在させて、ルテニウム表面に
    おける酸化性気体の吸着密度を低減させて形成すること
    を特徴とする半導体装置の製造方法。
  2. 【請求項２】基板上の凹部を有する表面にルテニウム膜
    を形成する半導体装置の製造方法において、上記ルテニ
    ウム膜は、化学的気相成長法により、有機ルテニウム化
    合物を原料とし、酸化性気体及びルテニウム表面上に吸
    着しやすい気体を存在させて、ルテニウム表面における
    酸化性気体の吸着密度を制御して形成することを特徴と
    する半導体装置の製造方法。
  3. 【請求項３】上記酸化性気体は、Ｏ2、Ｎ2Ｏ、ＮＯ、Ｏ
    3及びＨ2Ｏからなる群から選ばれた少なくとも１種の気
    体であることを特徴とする請求項１又は２記載の半導体
    装置の製造方法。
  4. 【請求項４】上記酸化性気体の成膜室内における分圧が
    ０．０１Ｔｏｒｒ以下であることを特徴とする請求項１
    記載の半導体装置の製造方法。
  5. 【請求項５】上記ルテニウム表面上に吸着しにくい不活
    性気体は、Ａｒ、Ｎｅ、Ｈｅ、Ｘｅ、Ｎ2及びＣＯ2から
    なる群から選ばれた少なくとも一つであることを特徴と
    する請求項１に記載の半導体装置の製造方法。
  6. 【請求項６】上記ルテニウム表面上に吸着しやすい気体
    は、一定量の酸化性気体を供給する条件のもとで、その
    供給量を増大させることによってルテニウム表面におけ
    る酸化性気体の吸着密度を低減することを特徴とする請
    求項２に記載の半導体装置の製造方法。
  7. 【請求項７】上記ルテニウム表面上に吸着しやすい気体
    は、テトラヒドロフラン、ＣＯ、Ｃ 2Ｈ4及びＣ2Ｈ2から
    なる群から選ばれた少なくとも一つであることを特徴と
    する請求項２に記載の半導体装置の製造方法。
  8. 【請求項８】上記ルテニウム表面上に吸着しやすい気体
    は、原料である有機ルテニウム化合物であることを特徴
    とする請求項２に記載の半導体装置の製造方法。
  9. 【請求項９】成膜室における上記酸化性気体の分圧が
    ０．５Ｔｏｒｒ以下であることを特徴とする請求項２に
    記載の半導体装置の製造方法。
  10. 【請求項１０】上記化学的気相成長法は、予め、ルテニ
    ウム、白金、イリジウム、ロジウム、オスミウム、パラ
    ジウム、コバルト、鉄及びこれらの合金からなる群から
    選ばれた少なくとも一種の金属からなるシード層を形成
    した後に行うことを特徴とする請求項１又は２に記載の
    半導体装置の製造方法。
  11. 【請求項１１】上記有機ルテニウム化合物は、ビス（シ
    クロペンタジエニル）ルテニウム、ビス（メチルシクロ
    ペンタジエニル）ルテニウム）、ビス（エチルシクロペ
    ンタジエニル）ルテニウム及びトリ（ジピバロイルメタ
    ナト）ルテニウムからなる群から選ばれた少なくとも１
    種であることを特徴とする請求項１から１０のいずれか
    一に記載の半導体装置の製造方法。
JP2001086930A 2001-03-26 2001-03-26 半導体装置の製造方法 Pending JP2002285333A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001086930A JP2002285333A (ja) 2001-03-26 2001-03-26 半導体装置の製造方法
TW091104128A TW557501B (en) 2001-03-26 2002-03-06 Process for fabrication of semiconductor device
US10/101,600 US6743739B2 (en) 2001-03-26 2002-03-21 Fabrication method for semiconductor integrated devices
KR1020020016057A KR20020076147A (ko) 2001-03-26 2002-03-25 반도체 장치의 제조 방법
US10/795,430 US6992022B2 (en) 2001-03-26 2004-03-09 Fabrication method for semiconductor integrated devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086930A JP2002285333A (ja) 2001-03-26 2001-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002285333A true JP2002285333A (ja) 2002-10-03
JP2002285333A5 JP2002285333A5 (ja) 2005-03-17

Family

ID=18942238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086930A Pending JP2002285333A (ja) 2001-03-26 2001-03-26 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6743739B2 (ja)
JP (1) JP2002285333A (ja)
KR (1) KR20020076147A (ja)
TW (1) TW557501B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311922A (ja) * 2002-12-24 2004-11-04 Seiko Epson Corp 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JP2006041060A (ja) * 2004-07-23 2006-02-09 Nec Electronics Corp 半導体装置およびその製造方法
WO2007102333A1 (ja) * 2006-02-28 2007-09-13 Tokyo Electron Limited ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP2008538129A (ja) * 2005-03-31 2008-10-09 東京エレクトロン株式会社 低抵抗ルテニウム層の低温化学気相成長
JP2011517089A (ja) * 2008-04-08 2011-05-26 マイクロン テクノロジー， インク． 高アスペクト比の開口部

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7014709B1 (en) * 2001-01-19 2006-03-21 Novellus Systems, Inc. Thin layer metal chemical vapor deposition
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7404985B2 (en) * 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
JP2004091850A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd 処理装置及び処理方法
JP2004146559A (ja) * 2002-10-24 2004-05-20 Elpida Memory Inc 容量素子の製造方法
US20040146643A1 (en) * 2003-01-24 2004-07-29 Shih-Liang Chou Method of determining deposition temperature
KR100505674B1 (ko) * 2003-02-26 2005-08-03 삼성전자주식회사 루테늄 박막을 제조하는 방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US7285308B2 (en) * 2004-02-23 2007-10-23 Advanced Technology Materials, Inc. Chemical vapor deposition of high conductivity, adherent thin films of ruthenium
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
DE102004061094A1 (de) * 2004-12-18 2006-06-22 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen sowie dazu geeignete Ausgangsstoffe
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
KR100672731B1 (ko) * 2005-10-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7682946B2 (en) 2005-11-04 2010-03-23 Applied Materials, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
KR20080101893A (ko) * 2006-02-08 2008-11-21 제이에스알 가부시끼가이샤 금속막의 형성 방법
KR101488855B1 (ko) 2006-03-10 2015-02-04 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 티타네이트, 란타네이트 및 탄탈레이트 유전막의 원자층 증착 및 화학 증기 증착용 전구체 조성물
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
US7833358B2 (en) * 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
DE102006027932A1 (de) * 2006-06-14 2007-12-20 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen
WO2008088563A2 (en) * 2007-01-17 2008-07-24 Advanced Technology Materials, Inc. Precursor compositions for ald/cvd of group ii ruthenate thin films
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US20090236908A1 (en) * 2008-03-21 2009-09-24 Kun-Woo Park Reservoir capacitor and semiconductor memory device including the same
JP4764461B2 (ja) * 2008-09-17 2011-09-07 株式会社東芝 半導体装置
US8663735B2 (en) * 2009-02-13 2014-03-04 Advanced Technology Materials, Inc. In situ generation of RuO4 for ALD of Ru and Ru related materials
TWI491759B (zh) 2009-03-17 2015-07-11 Advanced Tech Materials 利用輔助性金屬物種以沉積釕的方法與組成物
KR101096840B1 (ko) * 2010-01-04 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314727A (en) 1992-07-28 1994-05-24 Minnesota Mining & Mfg. Co./Regents Of The University Of Minnesota Chemical vapor deposition of iron, ruthenium, and osmium
JP3334605B2 (ja) * 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
JP3905977B2 (ja) * 1998-05-22 2007-04-18 株式会社東芝 半導体装置の製造方法
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
EP1130628A4 (en) * 1998-10-14 2007-07-04 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4152028B2 (ja) * 1999-01-25 2008-09-17 株式会社Ａｄｅｋａ ルテニウム系薄膜の製造方法
KR100691495B1 (ko) * 1999-07-24 2007-03-09 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 형성 방법
US6440495B1 (en) * 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311922A (ja) * 2002-12-24 2004-11-04 Seiko Epson Corp 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JP2006041060A (ja) * 2004-07-23 2006-02-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2008538129A (ja) * 2005-03-31 2008-10-09 東京エレクトロン株式会社 低抵抗ルテニウム層の低温化学気相成長
WO2007102333A1 (ja) * 2006-02-28 2007-09-13 Tokyo Electron Limited ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP5207962B2 (ja) * 2006-02-28 2013-06-12 東京エレクトロン株式会社 ルテニウム膜の成膜方法
JP2011517089A (ja) * 2008-04-08 2011-05-26 マイクロン テクノロジー， インク． 高アスペクト比の開口部
US8760841B2 (en) 2008-04-08 2014-06-24 Micron Technology, Inc. High aspect ratio openings
US9595387B2 (en) 2008-04-08 2017-03-14 Micron Technology, Inc. High aspect ratio openings

Also Published As

Publication number Publication date
US6992022B2 (en) 2006-01-31
US6743739B2 (en) 2004-06-01
US20040171210A1 (en) 2004-09-02
US20020192899A1 (en) 2002-12-19
KR20020076147A (ko) 2002-10-09
TW557501B (en) 2003-10-11

Similar Documents

Publication Publication Date Title
JP2002285333A (ja) 半導体装置の製造方法
KR100334206B1 (ko) 반도체장치의 제조방법
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
US6440495B1 (en) Chemical vapor deposition of ruthenium films for metal electrode applications
US6881260B2 (en) Process for direct deposition of ALD RhO2
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
JP2003508902A (ja) チタン含有誘電体膜及びその形成方法
KR20080032174A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
US7071053B2 (en) Method of forming capacitor with ruthenium top and bottom electrodes by MOCVD
US6512297B2 (en) CVD source material for forming an electrode, and electrode and wiring film for capacitor formed therefrom
US6235649B1 (en) Method of forming high dielectric constant thin film and method of manufacturing semiconductor device
JP4008664B2 (ja) 薄膜形成方法
US20020100959A1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6297122B1 (en) Method of forming conductive film and capacitor
US20020012222A1 (en) Dielectric-constant-enhanced capacitor
US6989304B1 (en) Method for manufacturing a ruthenium film for a semiconductor device
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
KR20080038713A (ko) 원자층 증착을 이용하는 커패시터 제조 방법
JP2002033462A (ja) 半導体装置の製造方法
KR100507246B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703