JP2002270808A

JP2002270808A - Ｍｏｓ型撮像装置

Info

Publication number: JP2002270808A
Application number: JP2001070211A
Authority: JP
Inventors: Takumi Yamaguchi; ▲琢▼己山口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-03-13
Filing date: 2001-03-13
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】リーク電流に起因する雑音の小さいＭＯＳ型
撮像装置を提供する。【解決手段】同一基板上に、複数の画素が配列された
撮像領域と、前記撮像領域を動作させるための駆動回路
を含む周辺回路領域とを備え、前記撮像領域において
は、前記画素がフォトダイオードおよび少なくとも１つ
のＭＯＳトランジスタを含み、前記周辺回路領域におい
ては、前記駆動回路が複数のＭＯＳトランジスタを含む
ＭＯＳ型撮像装置において、前記撮像領域および前記周
辺回路領域において、ＭＯＳトランジスタ同士間を電気
的に分離する素子分離部を、前記基板を侵食しないよう
に前記基板上に形成された絶縁膜１８、および、前記基
板内に形成された不純物拡散領域１９の少なくとも一方
で構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルカメラ等
に使用されるＭＯＳ型撮像装置に関するものである。

【０００２】

【従来の技術】ＭＯＳ型撮像装置は、各画素に形成され
たＭＯＳトランジスタを含む増幅回路を用いて、各画素
の信号を増幅して読み出すイメージセンサである。近
年、このＭＯＳ型撮像装置、特に、ＣＭＯＳ（compleme
ntary MOS）プロセスで製造されるいわゆるＣＭＯＳイ
メージセンサは、低電圧・低消費電力であり、周辺回路
とワン・チップ化できるという長所を有するため、ＰＣ
用小型カメラなどの携帯機器の画像入力素子として注目
されている。

【０００３】図２は、ＭＯＳ型撮像装置の構成の一例を
示す図である。このＭＯＳ型撮像装置は、同一の半導体
基板上に、複数の画素６が二次元状に配列された撮像領
域７と、画素選択のための垂直シフトレジスタ８および
水平シフトレジスタ９と、前記シフトレジスタに必要な
パルスを供給するタイミング発生回路１０とを備えてい
る（以下、撮像領域７以外の領域、すなわち垂直シフト
レジスタ８、水平シフトレジスタ９およびタイミング発
生回路１０を含む領域を、「周辺回路領域」とい
う。）。撮像領域７においては、各画素６が、フォトダ
イオード１と、転送用トランジスタ２、リセット用トラ
ンジスタ３、増幅用トランジスタ４および選択用トラン
ジスタ５の４個のＭＯＳトランジスタとで構成されてい
る。また、周辺回路領域においては、垂直シフトレジス
タ８、水平シフトレジスタ９およびタイミング発生回路
１０が、複数のＭＯＳトランジスタを用いて構成されて
いる。

【０００４】従来のＭＯＳ型撮像装置においては、周辺
回路領域の各回路が、ｎチャンネルＭＯＳトランジスタ
とｐチャンネルＭＯＳトランジスタを両方使用するＣＭ
ＯＳ技術を用いて設計さている。一方、撮像領域におい
ては、各画素を構成するＭＯＳトランジスタの全てが、
ｎチャンネルＭＯＳトランジスタである。この画素を構
成するｎチャンネルＭＯＳトランジスタは、通常、周辺
回路領域で使用されるｎチャンネルＭＯＳトランジスタ
と同一構造とされる。

【０００５】図４は、従来のＭＯＳ型撮像装置の周辺回
路領域に用いられるＣＭＯＳトランジスタの構造を示す
断面図である。半導体基板２１内に、ｎ型ウェル２６お
よびｐ型ウェル２５が形成されている。ｎ型ウェル内２
６にｐチャンネルＭＯＳトランジスタ２２が、ｐ型ウェ
ル２５内にｎチャンネルＭＯＳトランジスタ２３がそれ
ぞれ形成されており、このトランジスタ同士間は、素子
分離部２４により電気的に分離されている。素子分離部
２４には、選択酸化法（ＬＯＣＯＳ：local oxidation
of silicon）により形成された酸化膜２７が用いられ
る。また、更に微細化が進むと、素子分離部には、図５
に示すように、ＳＴＩ（Shallow Trench Isolation）に
より形成された酸化膜２８が用いられる。

【０００６】

【発明が解決しようとする課題】ＭＯＳ撮像装置は、前
述したように各画素内に増幅回路を備えているため、少
ない信号を増幅でき、高感度を実現できるという特徴を
有している。その反面、フォトダイオードに漏れ込むリ
ーク電流が大きいと、それが増幅されてしまうため、大
きな雑音となるという問題があった。

【０００７】上記従来のＭＯＳ型撮像装置においては、
前述したように、画素を構成するｎチャンネルＭＯＳト
ランジスタは、周辺回路領域で使用されるｎチャンネル
ＭＯＳトランジスタ、すなわち、ＣＭＯＳトランジスタ
のｎチャンネルＭＯＳトランジスタと同一構造とされ
る。また、トランジスタ間の素子分離部の構造について
も、撮像領域と周辺回路領域とで同一構造とされる。

【０００８】しかしながら、周辺回路領域に用いられる
ＣＭＯＳトランジスタは、半導体ＬＳＩの微細化技術の
大きな流れを受けて開発されたものであり、高速化を主
な目的として製造がチューニングされており、リーク電
流には注意が払われていないのが現状である。例えば、
図４に示すようなＣＭＯＳトランジスタにおいては、素
子分離部に用いられる酸化膜２７は、基板２１の熱酸化
により形成されるため、その膜厚の約半分程度が基板２
１を侵食している。また、図５に示すＣＭＯＳトランジ
スタにおいては、素子分離部に用いられる酸化膜２８
は、基板２１に形成された溝を充填するものであり、そ
の膜厚全部が基板２１を侵食している。このような素子
分離部においては、基板の酸化膜で侵食された部分に大
きなストレスが発生するため、大きなリーク電流が発生
する。そのため、このようなＣＭＯＳトランジスタの素
子分離構造をそのまま撮像領域に適用すると、リーク電
流による雑音が非常に大きくなるという問題があった。

【０００９】本発明は、リーク電流に起因する雑音の小
さいＭＯＳ型撮像装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、同一基板上に、複数の増幅型単位画素が配列された
撮像領域と、前記撮像領域を動作させるための駆動回路
を含む周辺回路領域とを備え、前記撮像領域において
は、前記増幅型単位画素がフォトダイオードおよび複数
のＭＯＳトランジスタを含み、このＭＯＳトランジスタ
同士間が第１の素子分離部により電気的に分離されてお
り、前記周辺回路領域においては、前記駆動回路が複数
のＭＯＳトランジスタを含み、このＭＯＳトランジスタ
同士間が第２の素子分離部により電気的に分離されたＭ
ＯＳ型撮像装置であって、前記第１の素子分離部および
前記第２の素子分離部が、前記基板を侵食しないように
前記基板上に形成された絶縁膜、および、前記基板内に
形成された不純物拡散領域から選ばれる少なくとも一方
であることを特徴とする。

【００１１】なお、「第１の素子分離部」は、同一画素
内に存在するＭＯＳトランジスタ同士間、および、互い
に隣接する別の画素内に存在するＭＯＳトランジスタ同
士間に形成される。

【００１２】このような構成によれば、撮像領域および
周辺領域において、素子分離部が、基板を侵食しない絶
縁膜および不純物拡散領域から選ばれる少なくとも一方
で構成されるため、基板にかかるストレスが小さくな
り、リーク電流を抑制することができる。その結果、リ
ーク電流に起因した雑音を低減することができる。

【００１３】前記ＭＯＳ型撮像装置においては、前記不
純物拡散領域が、イオン注入により形成されたものであ
ることが好ましい。

【００１４】また、前記ＭＯＳ型撮像装置においては、
前記絶縁膜の膜厚が、１〜１０００ｎｍであることが好
ましい。

【００１５】また、前記ＭＯＳ型撮像装置においては、
前記撮像領域において、前記フォトダイオードに隣接す
るように形成された前記第１の素子分離部が、前記基板
内に形成された不純物拡散領域で構成されていることが
好ましい。

【００１６】また、前記ＭＯＳ型撮像装置においては、
前記画素を構成するＭＯＳトランジスタおよび前記駆動
回路を構成するＭＯＳトランジスタが、全てｎチャンネ
ルＭＯＳトランジスタであるか、または、全てｐチャン
ネルＭＯＳトランジスタであることが好ましい。この好
ましい例によれば、画素のＭＯＳトランジスタと、駆動
回路のＭＯＳトランジスタとを同一構造とすることがで
きるため、製造工程を簡素化することが可能となる。

【００１７】また、前記ＭＯＳ型撮像装置においては、
前記駆動回路の少なくとも一部が、ダイナミック回路で
あることが好ましい。消費電力を低下させることができ
るからである。

【００１８】前記ＭＯＳ型撮像装置においては、前記フ
ォトダイオードの表層部に、暗電流抑制層が形成されて
いることが好ましい。この好ましい例によれば、フォト
ダイオード上の基板表面付近の欠陥から発生するリーク
電流を抑制することができる。

【００１９】

【発明の実施の形態】図２は、本発明のＭＯＳ型撮像装
置の一例を示す図である。この固体撮像装置は、複数の
画素６が一次元状または二次元状に配置された撮像領域
７と、その周囲に配置された周辺回路領域とを備えてい
る。

【００２０】撮像領域７を構成する各画素６は、フォト
ダイオード１と、転送用トランジスタ２、リセット用ト
ランジスタ３、増幅用トランジスタ４および選択用トラ
ンジスタ５の４個のＭＯＳトランジスタとを含んでい
る。転送用トランジスタ２は、フォトダイオード１をソ
ースとし、ドレインが増幅用トランジスタ４のゲートと
電気的に接続されている。増幅用トランジスタ４は、ド
レインが電源電圧と、ソースが選択用トランジスタ５の
ドレインと電気的に接続されている。また、リセット用
トランジスタ２は、ソースが転送用トランジスタ２のド
レインと、ドレインが電源電圧と電気的に接続されてい
る。また、選択用トランジスタ５は、ソースが出力線に
接続されている。

【００２１】各トランジスタの役割を簡単に説明する
と、転送用トランジスタ２は、フォトダイオード１で光
電変換されて発生した信号電荷を検出部（転送用トラン
ジスタ２のドレイン）に転送するためのトランジスタで
ある。検出部は、信号電荷を蓄積し、その電荷に応じた
電圧を増幅用トランジスタ４へ入力するという機能を果
たす。増幅用トランジスタ４は、検出部の電圧を増幅す
る機能を果たし、選択用トランジスタ５は、増幅用トラ
ンジスタ４の出力を取り出すスイッチであり、信号を読
み出す画素を選択する機能を果たす。また、リセット用
トランジスタ２は、検出部に蓄積された信号電荷を一定
時間毎に排出する機能を果たす。

【００２２】図１（ａ）および図１（ｂ）は、ＭＯＳト
ランジスタおよびその周辺の構造の一例を示す断面図で
ある。このＭＯＳトランジスタ１２においては、ｐ型半
導体基板１１（または、ｐ型ウェル）内に、ｎ型拡散領
域であるソース１４およびドレイン１５が形成されてい
る。ソース１４とドレイン１５との間に対応する半導体
基板１１上には、絶縁膜１６を介して、ゲート電極１７
が形成されている。

【００２３】また、図１（ａ）および図１（ｂ）に示す
ように、ＭＯＳトランジスタ１２同士間は素子分離部１
３により電気的に分離されている。素子分離部１３は、
図１（ａ）に示すような、半導体基板１１上に分離酸化
膜１８が形成された構造、または、図１（ｂ）に示すよ
うな、半導体基板１１内に分離拡散領域１９が形成され
た構造とすることができる。また、分離酸化膜１８およ
び分離拡散領域１９の両方が形成された構造であっても
よい。なお、この素子分離部の構造については、後に詳
説する。

【００２４】フォトダイオード１は、ｐ型半導体基板
（またはｐ型ウェル）内に形成されたｎ型拡散領域であ
る。前述したように、フォトダイオードは転送用トラン
ジスタのソースを構成しており、他のＭＯＳトランジス
タのソースと同様に、フォトダイオードに隣接する領域
には素子分離部が形成されている。

【００２５】更に、フォトダイオードであるｎ型拡散領
域の表層部には、暗電流抑制層として、ｐ型拡散領域が
形成されていることが好ましい。この場合、暗電流抑制
層は、フォトダイオードに隣接するように形成された素
子分離部にまで伸長していることが好ましい。すなわ
ち、素子分離部が分離酸化膜で構成される場合は、分離
酸化膜の下方にまで伸長していることが好ましく、素子
分離部が分離拡散領域で構成される場合は、分離拡散領
域内にまで伸長していることが好ましい。

【００２６】なお、上記説明においては、各画素を構成
するＭＯＳトランジスタとして、ｎチャンネルＭＯＳト
ランジスタを用いた場合を例示したが、ｐチャンネルＭ
ＯＳトランジスタを用いることも可能である。この場
合、ＭＯＳトランジスタは、ｎ型半導体基板（または、
ｎ型ウェル）内に、ｐ型拡散領域であるソースおよびド
レインが形成された構造となる。また、フォトダイオー
ドはｐ型拡散領域で構成され、暗電流抑制層はｎ型拡散
領域で構成される。

【００２７】周辺回路領域は、図２に示すように、画素
選択のための水平シフトレジスタ８および垂直シフトレ
ジスタ９、これらのシフトレジスタの動作に必要なパル
スを供給するタイミング発生回路１０などの駆動回路を
含んでいる。

【００２８】駆動回路は、複数のＭＯＳトランジスタを
含んでおり、このＭＯＳトランジスタ同士間は素子分離
部で電気的に分離されている。素子分離部の構造として
は、撮像領域における素子分離部と同様の構造を採用す
ることができる。すなわち、半導体基板上に分離酸化膜
が形成された構造、半導体基板内に分離拡散領域が形成
された構造、または、分離酸化膜および分離拡散領域の
両方が形成された構造とすることができる。この素子分
離部の構造については、後に詳説する。

【００２９】駆動回路を構成するＭＯＳトランジスタの
構造としては、前述したような、画素を構成するＭＯＳ
トランジスタと同様の構造を採用することができる。こ
れらのＭＯＳトランジスタは、全てがｎチャンネルＭＯ
Ｓトランジスタであるか、または、全てがｐチャンネル
ＭＯＳトランジスタであることが好ましい。特に、駆動
回路の高速動作を実現できることから、全てのＭＯＳト
ランジスタが、ｎチャンネルＭＯＳトランジスタである
ことが好ましい。

【００３０】この場合、消費電力の低下を図るため、駆
動回路はダイナミック回路を用いて構成されることが好
ましい。図３は、水平シフトレジスタおよび垂直シフト
レジスタに用いることが可能なダイナミック回路の一例
を示す回路図である。通常、ダイナミック回路は、容量
（図３の２０ａ、２０ｂおよび２０ｃ）にデータをダイ
ナミックに保持するため、リーク電流が大きいと、デー
タがリーク電流により破壊されるおそれがある。しか
し、本実施形態においては、駆動回路のＭＯＳトランジ
スタ間を分離する素子分離部として、リーク電流の小さ
い構造を採用しているため、このような問題を軽減する
ことができる。

【００３１】また、本実施形態においては、撮像領域の
画素を構成するＭＯＳトランジスタおよび周辺回路領域
の駆動回路を構成するＭＯＳトランジスタが、全てｎチ
ャンネルＭＯＳトランジスタであるか、または、全てｐ
チャンネルＭＯＳトランジスタである。特に、撮像装置
の高速動作を実現できることから、撮像領域および周辺
回路領域における全てのＭＯＳトランジスタが、ｎチャ
ンネルＭＯＳトランジスタであることが好ましい。

【００３２】更に、撮像領域の画素を構成するＭＯＳト
ランジスタおよび周辺回路領域の駆動回路を構成するＭ
ＯＳトランジスタは、全て同一構造を有していることが
好ましい。製造プロセスの簡素化を図ることができるか
らである。

【００３３】次に、撮像領域および周辺回路領域におけ
る、ＭＯＳトランジスタ間の素子分離部について説明す
る。

【００３４】前述したように、撮像領域および周辺回路
領域のいずれにおいても、素子分離部の構造としては、
半導体基板上に分離酸化膜が形成された構造（以下、
「第１の形態」という。）、または、半導体基板内に分
離拡散領域が形成された構造（以下、「第２の形態」と
いう。）が採用される。

【００３５】図１（ａ）は、第１の形態に係る素子分離
部の一例を示す断面図である。この素子分離部１３にお
いては、半導体基板１１上に分離酸化膜１８が形成され
ている。分離酸化膜１８は、半導体基板１１を侵食しな
い膜であり、例えば、半導体基板の平坦な表面に形成さ
れた堆積膜である。このような分離酸化膜１８は、例え
ば、ＣＶＤ法などにより形成することができる。

【００３６】分離酸化膜１８の膜厚は、ＭＯＳトランジ
スタ１２を電気的に分離できる膜厚であれば特に限定す
るものではないが、例えば１〜１０００ｎｍ、好ましく
は３〜４００ｎｍ、更に好ましくは４〜２００ｎｍであ
る。

【００３７】図１（ｂ）は、第２の形態に係る素子分離
部の一例を示す断面図である。この素子分離部１３にお
いては、半導体基板１１内に、分離拡散領域１９が形成
されている。この第２の形態によれば、前記第１の形態
よりも更に優れたリーク電流抑制効果を得ることができ
る。分離拡散領域１９としては、ｎチャンネルＭＯＳト
ランジスタ同士間を分離する場合はｐ型拡散領域が用い
られ、ｐチャンネルＭＯＳトランジスタ同士間を分離す
る場合はｎ型拡散領域が用いられる。この分離拡散領域
１９は、例えば、半導体基板内にｐ型またはｎ型不純物
をイオン注入することにより形成することができる。

【００３８】分離拡散領域１９の不純物濃度および拡散
深さについては、ＭＯＳトランジスタ１２を電気的に分
離できればよく、特に限定するものではない。不純物濃
度は、例えば１０¹⁴〜１０²²ｃｍ^-3、好ましくは１０¹⁵
〜１０²⁰ｃｍ^-3、更に好ましくは１０¹⁷〜１０²⁰ｃｍ^-3
であり、拡散深さは、例えば０μｍを超え且つ７μｍ以
下、好ましくは０μｍを超え且つ２μｍ以下、更に好ま
しくは０μｍを超え且つ１μｍ以下である。

【００３９】また、素子分離部は、分離酸化膜および分
離拡散領域を併用した構造であってもよい（以下、この
ような構造を「第３の形態」という。）。このような構
造によれば、分離酸化膜と半導体基板との界面でリーク
電流が発生した場合でも、このリーク電流を分離拡散領
域で再結合させることができるため、更なるリーク電流
低減効果が得られる。

【００４０】撮像領域においては、少なくともフォトダ
イオードに隣接する素子分離部の構造として、前記第２
の形態を採用することが好ましい。優れたリーク電流抑
制効果を得ることができるからである。また、撮像領域
におけるその他の素子分離部の構造としては、前記第２
の形態を採用することもできるが、特に、前記第１の形
態または第３の形態を採用することが好ましい。画素内
の増幅回路の高速動作を実現することができるからであ
る。

【００４１】一方、周辺回路領域においては、素子分離
部の構造として、前記第１の形態または第３の形態を採
用することが好ましい。駆動回路の高速動作を実現する
ことができるからである。

【００４２】撮像領域における素子分離部の構造と、周
辺回路領域における素子分離部の構造は、第１の形態、
第２の形態および第３の形態から、それぞれ個別に選択
することができる。以下に、その組み合わせの好適な例
を挙げる。

【００４３】第１番目の例は、撮像領域における素子分
離部と周辺回路領域における素子分離部とを同一構造と
するものである。この場合、素子分離部の構造として
は、前記第２の形態を採用することもできるが、特に、
前記第１の形態または第３の形態を採用することが好ま
しい。

【００４４】第２番目の例は、撮像領域における素子分
離部の構造として、前記第２の形態を採用し、周辺回路
領域における素子分離部の構造として、前記第１の形態
または前記第３の形態を採用したものである。このよう
な構造によれば、フォトダイオードに漏れ込むリーク電
流を低減し、且つ、駆動回路の高速化を実現できる。

【００４５】第３番目の例は、撮像領域においては、フ
ォトダイオードに隣接する素子分離部の構造として前記
第２の形態を、その他の素子分離部の構造として前記第
１の形態または前記第３の形態を採用し、且つ、周辺回
路領域においては、素子分離部の構造として、前記第１
の形態または前記第３の形態を採用したものである。こ
のような構造によれば、フォトダイオードに漏れ込むリ
ーク電流を低減し、且つ、駆動回路および画素内の増幅
回路の高速化を実現できる。

【００４６】

【発明の効果】以上説明したように、本発明のＭＯＳ型
撮像装置によれば、ＭＯＳトランジスタ同士間の素子分
離部を特定の構造とすることにより、リーク電流に起因
した雑音を低減することができる。

【図面の簡単な説明】

【図１】本発明のＭＯＳ型撮像装置を構成するＭＯＳ
トランジスタおよび素子分離部の構造の一例を示す断面
図である。

【図２】本発明のＭＯＳ型撮像装置の構成を示す図で
ある。

【図３】本発明のＭＯＳ型撮像装置の駆動回路に用い
得るダイナミック回路の一例を示す回路図である。

【図４】従来のＭＯＳ型撮像装置を構成するＣＭＯＳ
トランジスタ及び素子分離部の構造を示す断面図であ
る。

【図５】従来のＭＯＳ型撮像装置を構成するＣＭＯＳ
トランジスタ及び素子分離部の構造を示す断面図であ
る。

【符号の説明】

１フォトダイオード２，３，４，５ＭＯＳトランジスタ６画素７撮像領域８垂直シフトレジスタ９水平シフトレジスタ１０タイミング発生回路１１半導体基板１２ＭＯＳトランジスタ１３素子分離部１４ソース１５ドレイン１６ゲート絶縁膜１７ゲート１８分離酸化膜１９分離拡散領域

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA05 AA10 AB01 BA14 CA02 CA04 FA06 FA08 FA26 FA28 FA42 5F048 AA04 AA07 AA09 AC01 AC03 AC10 BE03 BG12 5F049 MA02 NA04 NB05 QA03 RA04 SZ20 UA01 UA12 UA13

Claims

【特許請求の範囲】

【請求項１】同一基板上に、複数の増幅型単位画素が
配列された撮像領域と、前記撮像領域を動作させるため
の駆動回路を含む周辺回路領域とを備え、前記撮像領域
においては、前記増幅型単位画素がフォトダイオードお
よび複数のＭＯＳトランジスタを含み、このＭＯＳトラ
ンジスタ同士間が第１の素子分離部により電気的に分離
されており、前記周辺回路領域においては、前記駆動回
路が複数のＭＯＳトランジスタを含み、このＭＯＳトラ
ンジスタ同士間が第２の素子分離部により電気的に分離
されたＭＯＳ型撮像装置であって、前記第１の素子分離
部および前記第２の素子分離部が、前記基板を侵食しな
いように前記基板上に形成された絶縁膜、および、前記
基板内に形成された不純物拡散領域から選ばれる少なく
とも一方であることを特徴とするＭＯＳ型撮像装置。
【請求項２】前記不純物拡散領域が、イオン注入によ
り形成されたものである請求項１に記載のＭＯＳ型撮像
装置。
【請求項３】前記絶縁膜の膜厚が、１〜１０００ｎｍ
である請求項１または２に記載のＭＯＳ型撮像装置。
【請求項４】前記撮像領域において、前記フォトダイ
オードに隣接するように形成された前記第１の素子分離
部が、前記基板内に形成された不純物拡散領域で構成さ
れている請求項１〜３のいずれかに記載のＭＯＳ型撮像
装置。
【請求項５】前記増幅型単位画素を構成するＭＯＳト
ランジスタおよび前記駆動回路を構成するＭＯＳトラン
ジスタが、全てｎチャンネルＭＯＳトランジスタである
か、または、全てｐチャンネルＭＯＳトランジスタであ
る請求項１〜４のいずれかに記載のＭＯＳ型固体撮像装
置。
【請求項６】前記駆動回路の少なくとも一部が、ダイ
ナミック回路である請求項１〜５のいずれかに記載のＭ
ＯＳ型撮像装置。
【請求項７】前記フォトダイオードの表層部に、暗電
流抑制層が形成されている請求項１〜６のいずれかに記
載のＭＯＳ型撮像装置。