JP2002249400A - Method for producing compound semiconductor single crystal and use thereof - Google Patents
Method for producing compound semiconductor single crystal and use thereofInfo
- Publication number
- JP2002249400A JP2002249400A JP2001046837A JP2001046837A JP2002249400A JP 2002249400 A JP2002249400 A JP 2002249400A JP 2001046837 A JP2001046837 A JP 2001046837A JP 2001046837 A JP2001046837 A JP 2001046837A JP 2002249400 A JP2002249400 A JP 2002249400A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- compound semiconductor
- semiconductor single
- silicon substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 転位密度が小さい窒化物半導体単結晶を簡便
な方法で製造する方法を提供すること。
【解決手段】 円換算直径が1μm以下の貫通孔を有す
るマスクを設けた半導体シリコン基板上に、一般式In
xGayAlzN(ただし、x+y+z=1,0≦x≦
1、0≦y≦1、0≦z≦1)で表される化合物半導体
単結晶を選択的に成長させることを特徴とする、化合物
半導体単結晶の製造方法。(57) [Problem] To provide a method for manufacturing a nitride semiconductor single crystal having a low dislocation density by a simple method. SOLUTION: The general formula In is provided on a semiconductor silicon substrate provided with a mask having a through hole having a circle-converted diameter of 1 μm or less.
xGayAlzN (where x + y + z = 1, 0 ≦ x ≦
1. A method for producing a compound semiconductor single crystal, characterized by selectively growing a compound semiconductor single crystal represented by the following formula: 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1).
Description
【0001】[0001]
【発明の属する技術分野】本発明は、一般式InxGa
yAlzN(ただし、x+y+z=1,0≦x≦1、0
≦y≦1、0≦z≦1)で表される化合物半導体(以下
において単に「窒化物半導体」ということがある)の製
造方法、該方法により製造した化合物半導体単結晶、該
化合物半導体単結晶を有する半導体素子に関する。[0001] The present invention relates to the general formula InxGa
yAlzN (however, x + y + z = 1, 0 ≦ x ≦ 1, 0
≦ y ≦ 1, 0 ≦ z ≦ 1) Method for producing compound semiconductor (hereinafter sometimes simply referred to as “nitride semiconductor”), compound semiconductor single crystal produced by the method, and compound semiconductor single crystal And a semiconductor device having:
【0002】[0002]
【従来の技術】窒化物半導体は紫外線から黄色領域にわ
たる発光素子や光検知器などの光デバイスや高移動度ト
ランジスタとして用いられている。上記一般式で表され
る化合物半導体による発光ダイオ−ドやレ−ザダイオ−
ド、あるいは紫外線検出器などは、通常、サファイヤあ
るいは炭化珪素(SiC)基板上に結晶成長した上記化
合物半導体の組成の異なる(x、y、zの値の異なる)
複数の薄膜による積層構造を用いて作製されている。し
かし、基板材料と素子を構成する半導体材料との間に存
在する大きな格子定数差や熱膨張係数差のために通常の
方法で得られる半導体単結晶の品質は十分でなく、実用
化に必要な素子の特性を得るために、主として二通りの
方法が提案されてきた。第1の方法は成長中に異種薄膜
を挿入し、転位の伸長を防ぐ多段成長法である。例え
ば、レ−ザダイオ−ドの実現には、基板との界面付近に
発生する転位の低減のためにマスクとなる薄膜を挿入
し、横方向成長による転位の低減効果を用いている。こ
のような工業上の難点があるにも関わらずこれまでの上
記一般式を有する化合物半導体が前記基板上に作製され
たのは、基板として適当なものがその他に見つからなか
ったためである。2. Description of the Related Art Nitride semiconductors are used as light-emitting devices and optical devices such as photodetectors and high-mobility transistors in the ultraviolet to yellow range. A light emitting diode or a laser diode using a compound semiconductor represented by the above general formula.
In general, a compound or a UV detector has a different composition (x, y, z values) of the compound semiconductor grown on a sapphire or silicon carbide (SiC) substrate.
It is manufactured using a laminated structure of a plurality of thin films. However, the quality of a semiconductor single crystal obtained by a usual method is not sufficient due to a large lattice constant difference and a difference in thermal expansion coefficient existing between a substrate material and a semiconductor material constituting an element, and the quality required for practical use is not sufficient. In order to obtain device characteristics, two main methods have been proposed. The first method is a multi-stage growth method in which a different kind of thin film is inserted during growth to prevent dislocation extension. For example, to realize a laser diode, a thin film serving as a mask is inserted to reduce dislocations generated near the interface with the substrate, and the effect of reducing dislocations by lateral growth is used. In spite of such industrial difficulties, the reason that the compound semiconductor having the above-mentioned general formula was produced on the substrate was that no other suitable substrate was found.
【0003】このような技術上の問題点を解決する唯一
の方法として、基板としてGaN等の上記一般式で与え
られる材料を用いることが提案されてきたが、従来技術
ではプロセスに供する広い面積を有する基板を得ること
は事実上困難であり、素子の安定供給には難があった。As the only method for solving such a technical problem, it has been proposed to use a material given by the above general formula such as GaN as a substrate. It is practically difficult to obtain a substrate having the same, and it is difficult to stably supply the device.
【0004】シリコンを用いた半導体集積回路は単一基
板上に複数の素子をモノリシックに集積して搭載し、そ
の特性を向上させていることは周知の事実である。シリ
コン基板上に化合物半導体を結晶成長させ、光素子を作
製することができると、光通信等の光技術の高度化に貢
献することが期待されている。このような技術の確立の
試みは古くから行われているが成功した実施例は見あた
らない。これは光半導体として多用される化合物半導体
とシリコンとの格子定数や物性が大きく異なり、シリコ
ン基板上に実用に耐えうる良質な化合物半導体結晶を得
る方法が無かったことが主な理由である。たとえば、シ
リコン基板上に従来法で成長させたGaAsにはクラッ
クが入り素子作製に適さない。It is a well-known fact that a semiconductor integrated circuit using silicon has a plurality of elements monolithically integrated and mounted on a single substrate to improve its characteristics. If an optical device can be manufactured by growing a compound semiconductor on a silicon substrate by crystal growth, it is expected to contribute to advancement of optical technology such as optical communication. Attempts to establish such techniques have been made for a long time, but no successful examples have been found. This is mainly because the lattice constant and physical properties of the compound semiconductor and silicon, which are frequently used as optical semiconductors, are significantly different from each other, and there is no method for obtaining a practically high-quality compound semiconductor crystal on a silicon substrate. For example, GaAs grown on a silicon substrate by a conventional method has cracks and is not suitable for device fabrication.
【0005】一般式InxGayAlzN(ただし、x
+y+z=1,0≦x≦1、0≦y≦1、0≦z≦1)
で表される窒化物半導体では、結晶成長時に基板の表面
に適当なマスクを施すこと、ならびに結晶成長時の界面
の適当な処理を行うことによって基板との界面に発生す
る転位を低く抑えることによって、選択的にクラックを
含まない良質な単結晶を作製することができる。通常法
では転位密度は1010個/cm2程度であるが、例えば
結晶成長前にシリコン表面にアルミニウム処理を施すこ
とによって転位密度は108個/cm2程度に低減するこ
とができる。この理由は、クラックが導入される理由の
主なものは熱膨張係数の差であるが、その引き金になる
のが基板との界面における転位等の欠陥であるからであ
る。しかしながら、上述の方法によっても、上記一般式
で与えられる半導体に108個/cm2程度の転位が含ま
れていると半導体素子の性能に大きな影響を与える。こ
のため、半導体レ−ザを作製しても実用に供するだけの
寿命を有する素子を提供することはできなかった。The general formula InxGayAlzN (where x
+ Y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1)
In the nitride semiconductor represented by the formula, by applying an appropriate mask to the surface of the substrate during crystal growth, and by performing appropriate treatment of the interface during crystal growth, the dislocation generated at the interface with the substrate can be reduced. A high-quality single crystal free of cracks can be selectively produced. Although the dislocation density is about 10 10 / cm 2 in the usual method, the dislocation density can be reduced to about 10 8 / cm 2 by subjecting the silicon surface to aluminum treatment before crystal growth. The main reason for the introduction of cracks is that the difference in the coefficient of thermal expansion is mainly caused by defects such as dislocations at the interface with the substrate. However, even with the above method, if the semiconductor given by the above general formula contains about 10 8 dislocations / cm 2, it greatly affects the performance of the semiconductor element. For this reason, it has not been possible to provide a device having a lifetime sufficient for practical use even when a semiconductor laser is manufactured.
【0006】そこで、転位密度が少ない高品質な半導体
を得るために緩衝層を導入するなどの多段成長プロセス
が試みられてきた。しかしながら、そもそも成長界面に
発生する転位は、緩衝層の導入によって作られた複数の
成長核が合体することを起源としており、基板との格子
定数が大きく異なる一面成長の場合には避けることので
きない現象である。従来の技術ではこの成長核の発生と
合体を制御することができす、転位密度を107個/c
m2以下に抑えることは困難であった。Therefore, in order to obtain a high quality semiconductor having a low dislocation density, a multi-step growth process such as introducing a buffer layer has been attempted. However, the dislocations generated at the growth interface originate from the coalescence of multiple growth nuclei created by the introduction of the buffer layer, and cannot be avoided in the case of one-sided growth in which the lattice constant with the substrate is significantly different. It is a phenomenon. According to the conventional technology, the generation and coalescence of the growth nuclei can be controlled, and the dislocation density is 10 7 / c.
It was difficult to keep it below m 2 .
【0007】良質な窒化物半導体を成長させるもう一つ
の方法として、厚膜窒化ガリウムを得る方法も考え得
る。前記一般式で与えられる窒化物半導体を成長させる
方法としては、分子線エピタキシャル法、有機金属気相
成長法、ハイドライド気相成長法などがある。厚膜試料
を得る方法としてはハイドライド気相成長法が適してい
る。シリコン基板上に窒化物半導体を成長させる方法と
しては、分子線エピタキシャル法あるいは有機金属気相
成長法が用いられてきた。これは、ハイドライド気相成
長法ではシリコン基板と雰囲気ガスとの反応性が強く、
基板の安定性が保証されないためである。このため、シ
リコン基板上に窒化物半導体厚膜の作製に成功した例は
ない。従来はサファイア基板上に厚膜が成長され、基板
との分離にはレーザ照射などの特別の方法が採られてき
た。これは、サファイアを機械的あるいは化学的に除去
する方法が無かったからである。As another method of growing a high-quality nitride semiconductor, a method of obtaining a thick-film gallium nitride can be considered. Examples of a method for growing the nitride semiconductor represented by the general formula include a molecular beam epitaxy method, a metal organic chemical vapor deposition method, and a hydride vapor phase epitaxy method. The hydride vapor phase epitaxy is suitable as a method for obtaining a thick film sample. As a method for growing a nitride semiconductor on a silicon substrate, a molecular beam epitaxial method or a metal organic chemical vapor deposition method has been used. This is because hydride vapor phase epitaxy has strong reactivity between silicon substrate and atmospheric gas,
This is because the stability of the substrate is not guaranteed. For this reason, there is no example in which a nitride semiconductor thick film was successfully formed on a silicon substrate. Conventionally, a thick film is grown on a sapphire substrate, and a special method such as laser irradiation has been used for separation from the substrate. This is because there was no method for mechanically or chemically removing sapphire.
【0008】[0008]
【発明が解決しようとする課題】上記の従来技術の問題
点に鑑みて、本発明は、転位密度が小さい一般式Inx
GayAlzN(ただし、x+y+z=1,0≦x≦
1、0≦y≦1、0≦z≦1)で表される窒化物半導体
単結晶をシリコン基板上に簡便に形成する方法を提供す
ることを目的とした。また、転位密度が107個/cm2
以下の実用化に供し得る窒化物半導体膜を多段成長を行
わずに形成することも目的とした。さらに、比較的厚い
窒化物半導体結晶を効率の良い方法で形成する方法を提
供することも目的とした。SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, the present invention relates to the general formula Inx having a low dislocation density.
GayAlzN (where x + y + z = 1, 0 ≦ x ≦
It is an object to provide a method for easily forming a nitride semiconductor single crystal represented by (1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) on a silicon substrate. The dislocation density is 10 7 / cm 2
It is another object of the present invention to form a nitride semiconductor film that can be used for the following practical applications without performing multi-stage growth. Still another object is to provide a method for forming a relatively thick nitride semiconductor crystal by an efficient method.
【0009】[0009]
【課題を解決するための手段】本発明者らは、気相成長
法においてシリコン基板上で窒化物半導体が析出する領
域を、半導体微細加工技術を用いて作製したマスクによ
って制限し、同一場所に発生する成長核の数を少なくす
れば、種結晶の数密度を低減させ、シリコン基板上に転
位密度の低い窒化物半導体単結晶を得ることができるこ
とを見出した。Means for Solving the Problems The present inventors have limited a region where a nitride semiconductor is deposited on a silicon substrate in a vapor phase growth method by using a mask manufactured by using a semiconductor microfabrication technique, and located in the same place. It has been found that if the number of generated growth nuclei is reduced, the number density of seed crystals can be reduced, and a nitride semiconductor single crystal having a low dislocation density can be obtained on a silicon substrate.
【0010】すなわち本発明は、円換算直径が1μm以
下の貫通孔を有するマスクを設けた半導体シリコン基板
上に、一般式InxGayAlzN(ただし、x+y+
z=1,0≦x≦1、0≦y≦1、0≦z≦1)で表さ
れる化合物半導体単結晶を選択的に成長させることを特
徴とする、化合物半導体単結晶の製造方法を提供する。That is, according to the present invention, the general formula InxGayAlzN (where x + y +) is formed on a semiconductor silicon substrate provided with a mask having a through hole having a circle-converted diameter of 1 μm or less.
A method for producing a compound semiconductor single crystal, characterized by selectively growing a compound semiconductor single crystal represented by z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). provide.
【0011】本発明の製造方法の好ましい態様として、
貫通孔内に成長した化合物半導体単結晶を、さらに前記
マスク上を横方向に成長させる態様;前記半導体シリコ
ン基板として、円換算直径が1μm以下の貫通孔を複数
個有するマスクを設けた半導体シリコン基板を用いる態
様;前記貫通孔の数が1x107個/cm2以下であるマ
スクを用いる態様;貫通孔内を成長しマスク上を横方向
に成長した複数の化合物半導体単結晶を、マスク上で互
いに合体して一体となるようにさらに成長させる態様;
有機金属気相成長法により成長させる態様;有機金属気
相成長法により膜厚が1μm以上になるまで結晶成長さ
せた後、400℃以上の温度でさらにハイドライド気相
成長法により結晶成長させる態様を挙げることができ
る。As a preferred embodiment of the production method of the present invention,
A mode in which the compound semiconductor single crystal grown in the through-hole is further grown laterally on the mask; a semiconductor silicon substrate provided with a mask having a plurality of through-holes having a circular equivalent diameter of 1 μm or less as the semiconductor silicon substrate. An embodiment using a mask in which the number of the through holes is 1 × 10 7 / cm 2 or less; a plurality of compound semiconductor single crystals grown in the through holes and grown laterally on the mask; A mode in which the cells are further integrated and united;
An embodiment in which a crystal is grown by metalorganic vapor phase epitaxy until the film thickness becomes 1 μm or more, and then a crystal is grown by hydride vapor phase epitaxy at a temperature of 400 ° C. or more. Can be mentioned.
【0012】また本発明は、上記製造方法を用いて製造
し、シリコン基板から分離したことを特徴とする化合物
半導体単結晶も提供する。特に、一辺1mm角以上で厚
さ50μm以上の一般式InxGayAlzN(ただ
し、x+y+z=1,0≦x≦1、0≦y≦1、0≦z
≦1)で表される化合物半導体単結晶を提供することが
できる。The present invention also provides a compound semiconductor single crystal manufactured using the above manufacturing method and separated from a silicon substrate. In particular, the general formula InxGayAlzN having a side of 1 mm square or more and a thickness of 50 μm or more (provided that x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z
≦ 1) can be provided.
【0013】[0013]
【発明の実施の形態】以下において、本発明の半導体素
子について詳細に説明する。なお、本明細書において
「〜」はその前後に記載される数値をそれぞれ最小値お
よび最大値として含む範囲を意味する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device of the present invention will be described in detail. In this specification, “to” means a range including the numerical values described before and after it as a minimum value and a maximum value, respectively.
【0014】本発明の化合物半導体単結晶の製造方法で
は、円換算直径が1μm以下の貫通孔を有するマスク
(2)を設けた半導体シリコン基板(1)を用いる(図
1参照)。半導体シリコン基板の種類は特に制限され
ず、一般式InxGayAlzN(ただし、x+y+z
=1,0≦x≦1、0≦y≦1、0≦z≦1)で表され
る化合物半導体単結晶を成長させるために通常用いられ
るシリコン基板を広く用いることができる。本明細書の
以下の説明では、半導体シリコン基板の面方位として
(111)面を有するものを用いた場合を例にとって説
明するが、本発明で用いることができるシリコン基板は
これに限定されるものではない。In the method of manufacturing a compound semiconductor single crystal according to the present invention, a semiconductor silicon substrate (1) provided with a mask (2) having a through hole having a circular equivalent diameter of 1 μm or less is used (see FIG. 1). The type of the semiconductor silicon substrate is not particularly limited, and the general formula InxGayAlzN (where x + y + z
= 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) A silicon substrate generally used for growing a compound semiconductor single crystal represented by (1) can be widely used. In the following description of the present specification, a case where a semiconductor silicon substrate having a (111) plane is used as a plane orientation will be described as an example, but a silicon substrate that can be used in the present invention is not limited to this. is not.
【0015】シリコン基板上に形成されるマスク(2)
は、円換算直径が1μm以下の貫通孔を少なくとも1個
有する。貫通孔は複数個形成されていてもよく、量子ド
ットを形成するために使用する場合は、形成しようとす
るドットに対応する位置に貫通孔を設けておけばよい。
また、層状の化合物半導体単結晶を製造するために使用
する場合は、貫通孔は規則正しく開設されていることが
好ましい。このとき、貫通孔同士の間隔は0.5〜30
μmであることが好ましく、1〜15μmであることが
より好ましく、3〜10μmであることがさらに好まし
い。A mask (2) formed on a silicon substrate
Has at least one through hole having a circle-converted diameter of 1 μm or less. A plurality of through holes may be formed. When the through holes are used to form quantum dots, the through holes may be provided at positions corresponding to the dots to be formed.
In addition, when it is used for producing a layered compound semiconductor single crystal, it is preferable that the through holes are regularly opened. At this time, the interval between the through holes is 0.5 to 30.
μm, more preferably 1 to 15 μm, even more preferably 3 to 10 μm.
【0016】マスクに形成される貫通孔の円換算直径
は、20〜450nmであることが好ましく、30〜3
50nmであることがより好ましく、50〜250nm
であることがさらに好ましい。また、マスクの厚さは1
0〜1000nmであることが好ましく、20〜500
nmであることがより好ましく、30〜100nmであ
ることがさらに好ましい。The circle-converted diameter of the through hole formed in the mask is preferably 20 to 450 nm, and 30 to 3 nm.
More preferably 50 nm, 50 to 250 nm
Is more preferable. The thickness of the mask is 1
Preferably it is 0 to 1000 nm, and 20 to 500 nm
nm, more preferably 30 to 100 nm.
【0017】マスクを構成する材料は、シリコン基板上
に窒化物半導体を選択成長させるときにマスクとして機
能しうる材料であればその種類は特に制限されない。例
えば、窒化シリコン、二酸化シリコン等のアモルファス
材料や、窒化物半導体の結晶成長の温度(通常は100
0℃程度)と雰囲気に耐えうるタングステン系材料等の
高融点材料を用いることができる。The material of the mask is not particularly limited as long as it can function as a mask when a nitride semiconductor is selectively grown on a silicon substrate. For example, an amorphous material such as silicon nitride or silicon dioxide, or a crystal growth temperature of a nitride semiconductor (usually 100
(Approximately 0 ° C.) and a high melting point material such as a tungsten-based material that can withstand the atmosphere.
【0018】シリコン基板上にマスクを形成する方法は
特に制限されず、通常用いられる方法を採用することが
できる。例えば、シリコン基板(1)の上にスパッタリ
ングあるいはCVD法により窒化シリコン膜または二酸
化シリコン膜(2)を堆積させる。次に、この膜に、フ
ォトリソグラフィ−あるいは電子線リソグラフィーなど
の方法で円形あるいは矩形の貫通孔をあける。円換算直
径が200nm以下の貫通孔をあけるときには、電子線
露光法のほかに光リソグラフィ−の方法も用いることが
できる。貫通孔の大きさが200nm程度と小さい場合
は、その形状が後の結晶成長に与える影響はほとんどな
いため、貫通孔の形状は任意でよい。これは、窒化物半
導体の成長形態がファセットに依存するためである。The method for forming the mask on the silicon substrate is not particularly limited, and a commonly used method can be employed. For example, a silicon nitride film or a silicon dioxide film (2) is deposited on the silicon substrate (1) by sputtering or CVD. Next, a circular or rectangular through hole is formed in the film by a method such as photolithography or electron beam lithography. When a through hole having a circle-equivalent diameter of 200 nm or less is formed, a photolithography method can be used in addition to the electron beam exposure method. When the size of the through-hole is as small as about 200 nm, the shape of the through-hole has almost no effect on the subsequent crystal growth, and thus the shape of the through-hole may be arbitrary. This is because the growth form of the nitride semiconductor depends on facets.
【0019】本発明の製造方法では、このようにして作
製したマスク付きシリコン基板上に窒化物半導体を選択
成長させる。具体的には、マスク付きシリコン基板を窒
化物半導体の結晶成長炉に導入すること等により結晶成
長させることができる。結晶成長の方法としては、選択
成長の可能な有機金属気相成長法を用いることが好まし
い。原料としてはトリメチルガリウム、トリメチルイン
ジウム、トリメチルアルミニウム、アンモニアなどが用
いられ、成長温度は通常約800℃〜1200℃に設定
する。一般式InxGayAlzNで表される化合物半
導体の組成、すなわち、x、y、zの値は上記原料の供
給割合で制御する。p形あるいはn形半導体とする場合
は、MgあるいはSiを添加するためにそれぞれの別の
原料を用意する。pn接合を作製する場合は順次添加物
とすべき原料を供給する。In the manufacturing method of the present invention, a nitride semiconductor is selectively grown on the masked silicon substrate thus manufactured. Specifically, the crystal can be grown by introducing the masked silicon substrate into a nitride semiconductor crystal growth furnace, for example. As a method of crystal growth, it is preferable to use a metal organic chemical vapor deposition method capable of selective growth. As a raw material, trimethylgallium, trimethylindium, trimethylaluminum, ammonia, or the like is used, and the growth temperature is usually set to about 800 ° C to 1200 ° C. The composition of the compound semiconductor represented by the general formula InxGayAlzN, that is, the values of x, y, and z are controlled by the supply ratio of the raw material. When a p-type or n-type semiconductor is used, separate raw materials are prepared for adding Mg or Si. When producing a pn junction, raw materials to be added are sequentially supplied.
【0020】結晶成長はマスク材料上では起こらず、マ
スクに開けられた貫通孔内に露出したシリコン単結晶上
でのみ選択的に起こる。このようにしてシリコン基板上
に作製された窒化物半導体単結晶は、成長雰囲気で育成
するとマスク上への横方向成長が起こり、単結晶が肥大
し、貫通孔の大きさを越えた単結晶となる。この単結晶
には原理的に転位が含まれず一般的には無転位の結晶と
なる。貫通孔内に偶発的に発生した転位は膜内で面内横
方向マスク上に曲がり、結晶の上部では事実上転位のな
い結晶となる。この結晶を用いて作製した発光ダイオ−
ドの内部量子効率は従来法に比べて1桁以上、半導体レ
−ザの寿命は従来法に比べて2桁以上の改善が得られ
る。Crystal growth does not occur on the mask material, but only on silicon single crystals exposed in through holes formed in the mask. When the nitride semiconductor single crystal thus produced on the silicon substrate is grown in a growth atmosphere, lateral growth on the mask occurs, and the single crystal is enlarged, and the single crystal exceeds the size of the through hole. Become. This single crystal does not contain dislocations in principle, and generally becomes a dislocation-free crystal. Dislocations that occur accidentally in the through-holes bend on the in-plane lateral mask in the film, resulting in a crystal with virtually no dislocations above the crystal. A light emitting diode fabricated using this crystal
The internal quantum efficiency of the semiconductor laser can be improved by one digit or more compared with the conventional method, and the lifetime of the semiconductor laser can be improved by two orders or more as compared with the conventional method.
【0021】形成される窒化物半導体結晶(3)は通常
は六方晶であり、(111)シリコン基板上では一般的
に六角錘台形状の単結晶となる(図3)。六角錐台は窒
化物半導体の六つの(1−101)ファセット面(3
0)を側面とし(0001)面すなわちC面(31)を
頂面とする。この成長はエピタキシャル成長であるた
め、このようにして得られる六角錐台状単結晶の結晶方
位は貫通孔の形状とはほとんど無関係で、シリコン基板
の結晶方位によって決定される。The nitride semiconductor crystal (3) to be formed is usually hexagonal, and is generally a hexagonal frustum-shaped single crystal on a (111) silicon substrate (FIG. 3). The hexagonal truncated pyramid has six (1-101) facet faces (3
0) is a side surface, and a (0001) plane, that is, a C plane (31) is a top surface. Since this growth is an epitaxial growth, the crystal orientation of the hexagonal pyramid-shaped single crystal thus obtained is almost independent of the shape of the through hole, and is determined by the crystal orientation of the silicon substrate.
【0022】成長初期に得られる単結晶の大きさはマス
ク上にあけた貫通孔の大きさによって決まる。本発明者
らの当初の検討では、この結晶を転位のない単結晶にす
るためには、貫通孔の大きさを200nm以下にする必
要があった。これは、種結晶となる成長核の大きさが2
00nm以下であることを意味している。しかし、その
後の検討により、この条件は成長条件を変えることによ
って緩和することが可能であることが判明した。例え
ば、円換算直径が200nmより大きな貫通孔を開けた
場合、転位のない領域が得られる六角錐台結晶の高さ
は、貫通孔の寸法と同程度であった。例えば、円換算直
径が500nmの貫通孔を開けた場合、高さ500nm
までは転位が含まれることがあった。すなわち、厚さと
して500nm以上の成長を行うと、転位のない部分を
得ることが可能であった。The size of the single crystal obtained at the initial stage of growth depends on the size of the through hole formed on the mask. In the initial studies by the present inventors, in order to make this crystal a single crystal without dislocations, the size of the through hole had to be 200 nm or less. This is because the size of the seed growth nucleus is 2
It means that it is not more than 00 nm. However, subsequent studies have shown that this condition can be relaxed by changing the growth conditions. For example, when a through-hole having a circle-equivalent diameter larger than 200 nm was formed, the height of the truncated hexagonal crystal in which a dislocation-free region was obtained was about the same as the size of the through-hole. For example, when a through hole with a circle-converted diameter of 500 nm is opened, the height is 500 nm.
Until then, dislocations were sometimes included. That is, when growth was performed to a thickness of 500 nm or more, it was possible to obtain a portion without dislocation.
【0023】シリコン基板上への窒化物半導体のエピタ
キシャル成長は、典型的な異種材料上へのヘテロエピタ
キシャル成長であり、成長初期の成長核の形成条件が結
果を左右する。すなわち、窒物半導体の原料として供給
されるアンモニアがシリコンと反応して清浄表面にシリ
コン窒化膜ができると窒化物半導体結晶を得ることはで
きない。シリコン窒化膜ができる前に窒化物半導体結晶
ができるようにタイミングを計る必要がある。通常はア
ンモニアを供給する前にトリメチルアルミニウムを供給
すると、アルミニウムの強い反応性によりシリコン基板
の最表面がアルミニウムで覆われ核形成が順調に行わ
れ、その後の窒化物半導体単結晶の結晶成長がスムース
に行われる。本発明の実現にはこのアルミニウムによる
表面処理(前処理)技術がきわめて重要である。この前
処理が適正でない場合には、得られる成長核の結晶方位
が貫通孔によって異なり、素子特性の均一性が損なわ
れ、成長時間を長くし微結晶の合体を行わせたとき窒化
物半導体が複数の単結晶からなるグレイン構造が得られ
ることがある。The epitaxial growth of a nitride semiconductor on a silicon substrate is a typical type of heteroepitaxial growth on a different kind of material, and the condition for forming a growth nucleus at the initial stage of growth affects the result. That is, if ammonia supplied as a nitride semiconductor raw material reacts with silicon to form a silicon nitride film on a clean surface, a nitride semiconductor crystal cannot be obtained. Before the silicon nitride film can be formed, it is necessary to time the nitride semiconductor crystal. Normally, if trimethyl aluminum is supplied before supplying ammonia, the strongest reactivity of aluminum causes the outermost surface of the silicon substrate to be covered with aluminum and nucleation proceeds smoothly, and subsequent crystal growth of the nitride semiconductor single crystal is smooth. Done in The surface treatment (pretreatment) technique using aluminum is extremely important for realizing the present invention. If this pretreatment is not appropriate, the crystal orientation of the obtained growth nucleus differs depending on the through hole, the uniformity of the device characteristics is impaired, and when the growth time is lengthened and the microcrystals are combined, the nitride semiconductor becomes A grain structure composed of a plurality of single crystals may be obtained.
【0024】本発明による結晶成長は選択エピタキシャ
ル成長であり、マスク上には窒化物半導体の直接成長は
起こらないが、成長条件(温度、雰囲気ガス)によって
はマスク上に多結晶の析出が起こることもある。このよ
うなマスク上への多結晶の析出は、六角錐台状結晶がマ
スク上で横方向に成長するプロセスを阻害することがあ
るため、極力避ける必要がある。マスク上への多結晶の
析出は、おおむねアルミニウムを供給する時間を短くす
れば防ぐことができる。本発明者らの検討によれば、ア
ルミニウムの供給時間が4分以上になるとマスク上に多
結晶の析出が見られることがあるため、アルミニウムの
供給時間は4分以内にすることが好ましい。The crystal growth according to the present invention is a selective epitaxial growth, in which a nitride semiconductor is not directly grown on a mask, but depending on the growth conditions (temperature, atmosphere gas), polycrystals may be deposited on the mask. is there. Such polycrystal deposition on the mask may hinder the process in which the truncated hexagonal pyramidal crystal grows on the mask in the horizontal direction. Precipitation of polycrystals on the mask can be prevented by shortening the time for supplying aluminum in general. According to the study of the present inventors, if the supply time of aluminum is 4 minutes or more, polycrystals may be deposited on the mask, so the supply time of aluminum is preferably within 4 minutes.
【0025】複数の貫通孔を並べて形成したマスクを設
けたシリコン基板を用いて、長時間の成長を行うと六角
錐は大きく成長しやがて隣接する六角錐が互いに合体す
る。この合体に要する時間は、成長速度と貫通孔と貫通
孔との間隔によってきまる。たとえば、貫通孔と貫通孔
との間隔が2μmの場合20分の成長で合体し、30分
の成長で基板全面が窒化物半導体で覆われた試料が得ら
れる。この試料では転位は合体部分にみられるが、その
密度はおおよそ貫通孔の数で決まる。このため、貫通孔
密度が107/cm2以下であるマスクを用いて結晶成長
を行えば、転位密度が107/cm2以下の単結晶を得る
ことが可能である。このような転移密度の低い単結晶を
これまでシリコン基板上に形成した例はなく、従来は多
段成長を行わないと得ることができなかった。When a long period of growth is performed using a silicon substrate provided with a mask formed by arranging a plurality of through-holes, the hexagonal pyramids grow large, and then the adjacent hexagonal pyramids unite with each other. The time required for the coalescence is determined by the growth rate and the distance between the through holes. For example, when the distance between the through holes is 2 μm, the samples are united by growth for 20 minutes, and a sample in which the entire surface of the substrate is covered with the nitride semiconductor is obtained by growth for 30 minutes. In this sample, the dislocations are seen at the coalesced part, but the density is roughly determined by the number of through holes. Therefore, if crystal growth is performed using a mask having a through-hole density of 10 7 / cm 2 or less, a single crystal having a dislocation density of 10 7 / cm 2 or less can be obtained. There has been no example in which a single crystal having such a low transition density has been formed on a silicon substrate so far, and conventionally, it was not possible to obtain a single crystal without performing multi-stage growth.
【0026】本発明者らが、この試料を用いて有機金属
気相成長法より速い成長速度が得られるハイドライド気
相成長法によってGaNの成長を試みたところ、厚膜G
aNが得られた。例えば、2時間の成長で200μmの
厚さの単結晶がシリコン基板上に得られた。シリコン基
板を化学エッチングによって除去したところ、厚さ20
0μmのGaN単独結晶が得られた。この結晶の品質は
シリコン基板上に作製したものとしては従来のものに比
べて良質であった。たとえば、X線回折線の(000
4)ピ−ク半値幅は400秒とサファイア基板上で得ら
れたものより狭かった。The present inventors attempted to grow GaN using this sample by hydride vapor phase epitaxy, which can provide a higher growth rate than metalorganic vapor phase epitaxy.
aN was obtained. For example, a single crystal having a thickness of 200 μm was obtained on a silicon substrate by growth for 2 hours. When the silicon substrate was removed by chemical etching, a thickness of 20
A 0 μm GaN single crystal was obtained. The quality of this crystal was better than that of a conventional one fabricated on a silicon substrate. For example, the X-ray diffraction line (000
4) The peak half width was 400 seconds, which was narrower than that obtained on a sapphire substrate.
【0027】シリコン基板上に作製した窒化物半導体は
その膜厚が1μmを越えると従来法ではクラックが発生
する。このため、シリコン基板上に大面積にわたって均
一な1μm以上の厚膜を得ることは困難であった。たと
えば、これまで1辺が1mm以上の厚膜を得たという報
告はない。クラックの発生原因としては諸説があるが、
その主なものは(1)基板との格子不整合に基づくシリ
コン基板界面に発生した転位あるいは欠陥、(2)基板
との熱膨張係数さによる引っ張り歪み、があげられる。
有機金属気相成長法のみでは、基板界面における転位や
欠陥の発生は従来法に比べて格段に抑制され、クラック
の発生が抑えられたが、一辺が1mm以上の均一厚膜結
晶を得ることはできなかった。If the thickness of a nitride semiconductor formed on a silicon substrate exceeds 1 μm, cracks occur in the conventional method. For this reason, it has been difficult to obtain a uniform thick film of 1 μm or more over a large area on a silicon substrate. For example, there is no report that a thick film having a side of 1 mm or more has been obtained. There are various theories as to the cause of cracks,
The main factors are (1) dislocations or defects generated at the silicon substrate interface due to lattice mismatch with the substrate, and (2) tensile strain due to the coefficient of thermal expansion with the substrate.
With the metal organic chemical vapor deposition method alone, the generation of dislocations and defects at the substrate interface was significantly suppressed compared to the conventional method, and the generation of cracks was suppressed. However, it was not possible to obtain a uniform thick film crystal having a side of 1 mm or more. could not.
【0028】100μm以上の厚膜を得る方法としては
ハイドライド気相成長法がある。上記方法でシリコン基
板上に得られた1μm以上の厚膜を用いて、ハイドライ
ド気相成長法による100μm以上厚さの大面積均一膜
を得ようとすると、クラック部分からシリコン基板が成
長雰囲気により損傷を受け十分な結果が得られない。そ
こで、クラックの第2の発生原因である熱膨張係数差の
影響について検討した。その結果、有機金属気相成長法
による成長は1000℃の高温で行われ、試料温度を室
温に下げる過程でクラックが発生することが明らかにな
った。そこで、有機金属気相成長を行った後、試料の温
度を400℃以上、好ましくは500℃以上、さらに好
ましくは600℃以上に保ったままハイドライド気相成
長炉に転送し連続的にハイドライド気相成長を試みたと
ころ、クラックのない厚さ100μmの均一膜が得られ
た。この場合、ハイドライド気相成長法に供するシリコ
ン基板の裏面はあらかじめシリコン酸化膜などの保護膜
を堆積させておく必要があることは言うまでもない。As a method for obtaining a thick film of 100 μm or more, there is a hydride vapor phase epitaxy method. When an attempt is made to obtain a large-area uniform film having a thickness of 100 μm or more by hydride vapor phase epitaxy using a thick film of 1 μm or more obtained on a silicon substrate by the above method, the silicon substrate is damaged by a growth atmosphere from cracks. To obtain satisfactory results. Then, the influence of the difference in thermal expansion coefficient, which is the second cause of cracks, was examined. As a result, it was clarified that the growth by the metal organic chemical vapor deposition method was performed at a high temperature of 1000 ° C., and cracks occurred during the process of lowering the sample temperature to room temperature. Therefore, after the metal organic chemical vapor deposition is performed, the sample is transferred to a hydride vapor deposition reactor while maintaining the temperature of the sample at 400 ° C. or higher, preferably 500 ° C. or higher, more preferably 600 ° C. or higher, and continuously hydride vapor phase When growth was attempted, a uniform film having a thickness of 100 μm without cracks was obtained. In this case, needless to say, it is necessary to deposit a protective film such as a silicon oxide film on the back surface of the silicon substrate used for the hydride vapor phase epitaxy.
【0029】以上の方法によって得られる単結晶で、p
n接合を作製する場合の留意点について説明する。ま
ず、シリコンと窒化物半導体との格子定数の不整合が原
因となって、窒化物半導体のシリコン基板に近い部分は
一般にn形で抵抗が低い。このため、伝導型として、最
初にp形を作製するのは困難である場合が多い。まず、
n形層を形成し後からp形層を形成するのがよい。n形
窒化物半導体層を作製したあとp形窒化物半導体成長さ
せる場合、結晶のC面が現れると、C軸方向の成長速度
は一般的に(1−101)ファセット面方向の成長速度
より速い。このことに留意して、選択成長で成長条件を
整えると広い(0001)ファセット面すなわちC面を
得ることができる。たとえばC面の面積は成長温度が高
いほど、あるいはトリメチルガリウムなどのIII族原
料の供給量が少ないと広くなる傾向がある。このような
条件を勘案し、所要の広さのC面を得た後伝導形を変更
すると良質の接合面が得られる。p形半導体の結晶成長
時には、(1−101)ファセット面30にもp形の薄
い層ができ、ここにもpn接合ができるが(1−10
1)ファセット面上ではC面上よりp形層の厚さは薄く
結果に大きな影響はない。このp形層を厚くする必要が
ある場合には、リソグラフィによって改めて成長領域を
限定し、再成長を行えばよい。本方法によってシリコン
基板上にレーザダイオードを作ることもできる。選択成
長時にV族原料をIII族原料に比べて多く(たとえば
その比が10,000以上)供給すると、(0001)
面の成長速度が高くなり(1−101)ファセットが消
失し側面が基板に垂直になる。この面をレーザの端面と
することができる。In the single crystal obtained by the above method, p
Points to keep in mind when fabricating an n-junction will be described. First, due to the mismatch between the lattice constants of silicon and the nitride semiconductor, the portion of the nitride semiconductor close to the silicon substrate is generally n-type and has low resistance. For this reason, it is often difficult to first produce a p-type as a conduction type. First,
It is preferable to form the p-type layer after forming the n-type layer. In the case where a p-type nitride semiconductor is grown after an n-type nitride semiconductor layer is formed, the growth rate in the C-axis direction is generally higher than the growth rate in the (1-101) facet plane direction when the C plane of the crystal appears. . With this in mind, a wide (0001) facet plane, that is, a C plane can be obtained by adjusting the growth conditions by selective growth. For example, the area of the C-plane tends to increase as the growth temperature increases or as the supply amount of a group III raw material such as trimethylgallium decreases. Taking these conditions into consideration, if the conduction type is changed after obtaining the C-plane of the required size, a good quality bonding surface can be obtained. At the time of crystal growth of a p-type semiconductor, a thin p-type layer is also formed on the (1-101) facet plane 30, and a pn junction is formed here.
1) The thickness of the p-type layer is smaller on the facet surface than on the C surface and does not significantly affect the results. If it is necessary to increase the thickness of the p-type layer, the growth region may be limited again by lithography and regrowth may be performed. By this method, a laser diode can be formed on a silicon substrate. If the group V source is supplied in a larger amount (for example, the ratio is 10,000 or more) than the group III source during the selective growth, (0001)
The growth rate of the surface increases, the (1-101) facet disappears, and the side surface becomes perpendicular to the substrate. This surface can be used as the end surface of the laser.
【0030】次に電極の形成法について説明する。本発
明によるダイオードのpn接合などの接合面は窒化物半
導体結晶のC面に平行になる。すなわち、ダイオードを
流れる電流は多くの場合C面に垂直である。ダイオード
は二つの電極を必要とする。シリコン基板上に作製した
窒化物半導体とシリコンとの間には、作製原理上、電極
としての金属を挿入することはできないが、シリコン基
板としてn形の低抵抗材料を用いれば基板そのものを下
部電極として利用できる。たとえば、シリコン基板の裏
面に電極をつけることができる。Next, a method for forming an electrode will be described. The junction surface such as the pn junction of the diode according to the present invention is parallel to the C-plane of the nitride semiconductor crystal. That is, the current flowing through the diode is often perpendicular to the C-plane. Diodes require two electrodes. A metal as an electrode cannot be inserted between the nitride semiconductor and silicon fabricated on the silicon substrate due to the principle of fabrication. However, if an n-type low-resistance material is used as the silicon substrate, the substrate itself can be used as a lower electrode. Available as For example, an electrode can be provided on the back surface of the silicon substrate.
【0031】[0031]
【発明の効果】本発明の製造方法によれば、簡便な方法
でシリコン基板上に高品質の窒化物半導体が得られ、従
来からサファイア基板上に作製されてきた窒化物半導体
素子の制作コストを低減することができる。さらに、有
機金属気相成長法とハイドライド気相成長法とを組み合
わせることによってシリコン基板上を用いた厚膜窒化物
半導体結晶を作製することができ、大面積ホモエピタキ
シャル成長用窒化物半導体を提供することができ、その
工業的価値は極めて高い。According to the manufacturing method of the present invention, a high-quality nitride semiconductor can be obtained on a silicon substrate by a simple method, and the production cost of a nitride semiconductor device conventionally manufactured on a sapphire substrate can be reduced. Can be reduced. Further, by combining metalorganic vapor phase epitaxy and hydride vapor phase epitaxy, a thick-film nitride semiconductor crystal using a silicon substrate can be manufactured, and a nitride semiconductor for large-area homoepitaxial growth is provided. And its industrial value is extremely high.
【図1】 貫通孔を有するマスクを設けたシリコン基板
の一態様を示す図である。FIG. 1 is a diagram illustrating one embodiment of a silicon substrate provided with a mask having a through hole.
【図2】 本発明の製造方法にしたがって選択成長させ
た窒化物半導体単結晶の一例を示す図である。FIG. 2 is a diagram showing an example of a nitride semiconductor single crystal selectively grown according to the manufacturing method of the present invention.
【図3】 シリコン基板上に形成された窒化物半導体単
結晶の六角錘台構造の詳細を示す図である。FIG. 3 is a diagram showing details of a hexagonal frustum structure of a nitride semiconductor single crystal formed on a silicon substrate.
【図4】 複数の六角錘台が合体して得られる窒化物半
導体とシリコン基板の断面図である。FIG. 4 is a cross-sectional view of a nitride semiconductor and a silicon substrate obtained by combining a plurality of hexagonal pyramids.
【図5】 ハイドライド法を施した試料の断面図であ
る。FIG. 5 is a cross-sectional view of a sample subjected to a hydride method.
1 シリコン基板 2 マスク 3 窒化物半導体単結晶 30 窒化物半導体の(1−101)ファセット面 31 窒化物半導体の(0001)ファセット面 32 有機金属気相成長法により得られる窒化物半導体 33 ハイドライド気相成長法により得られる窒化物半
導体DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Mask 3 Nitride semiconductor single crystal 30 (1-101) facet plane of nitride semiconductor 31 (0001) facet plane of nitride semiconductor 32 Nitride semiconductor obtained by metal organic chemical vapor deposition 33 hydride vapor phase Nitride semiconductor obtained by growth method
フロントページの続き Fターム(参考) 4G077 AA03 BE11 DB05 DB08 EA01 ED06 EE07 EF01 TB03 TB05 TC01 TC06 TC13 TC19 5F041 AA40 CA23 CA33 CA34 CA40 CA65 CA67 CA74 5F045 AB18 AF03 BB12 BB13 CA10 DA67 DB02 DB04 5F073 AA75 CA02 CA17 CB04 DA05 DA07 DA35 EA29 Continued on front page F term (reference) 4G077 AA03 BE11 DB05 DB08 EA01 ED06 EE07 EF01 TB03 TB05 TC01 TC06 TC13 TC19 5F041 AA40 CA23 CA33 CA34 CA40 CA65 CA67 CA74 5F045 AB18 AF03 BB12 BB13 CA10 DA67 DB02 DB04 5F073 DA75 EA29
Claims (11)
るマスクを設けた半導体シリコン基板上に、一般式In
xGayAlzN(ただし、x+y+z=1,0≦x≦
1、0≦y≦1、0≦z≦1)で表される化合物半導体
単結晶を選択的に成長させることを特徴とする、化合物
半導体単結晶の製造方法。1. A semiconductor device according to claim 1, wherein a mask having a through hole with a circle-converted diameter of 1 μm or less is provided on a semiconductor silicon substrate.
xGayAlzN (where x + y + z = 1, 0 ≦ x ≦
1. A method for producing a compound semiconductor single crystal, characterized by selectively growing a compound semiconductor single crystal represented by the following formula: 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1).
を、さらに前記マスク上を横方向に成長させることを特
徴とする、請求項1に記載の化合物半導体単結晶の製造
方法。2. The method of manufacturing a compound semiconductor single crystal according to claim 1, wherein the compound semiconductor single crystal grown in the through hole is further grown laterally on the mask.
直径が1μm以下の貫通孔を複数個有するマスクを設け
た半導体シリコン基板を用いることを特徴とする、請求
項1または2に記載の化合物半導体単結晶の製造方法。3. The compound semiconductor unit according to claim 1, wherein a semiconductor silicon substrate provided with a mask having a plurality of through holes having a circle-equivalent diameter of 1 μm or less is used as said semiconductor silicon substrate. Method for producing crystals.
が1μm以下の貫通孔の数が1x107個/cm2以下で
あることを特徴とする、請求項3に記載の化合物半導体
単結晶の製造方法。4. The compound semiconductor single crystal according to claim 3, wherein the number of through holes having a circle-converted diameter of 1 μm or less formed in said mask is 1 × 10 7 / cm 2 or less. Production method.
長した複数の化合物半導体単結晶を、マスク上で互いに
合体して一体となるようにさらに成長させることを特徴
とする、請求項3または4に記載の化合物半導体単結晶
の製造方法。5. The method according to claim 1, wherein the plurality of compound semiconductor single crystals grown in the through-hole and grown laterally on the mask are further grown so as to be united and integrated on the mask. 5. The method for producing a compound semiconductor single crystal according to 3 or 4.
とを特徴とする、請求項1〜5のいずれかに記載の化合
物半導体単結晶の製造方法。6. The method for producing a compound semiconductor single crystal according to claim 1, wherein the compound semiconductor is grown by a metal organic chemical vapor deposition method.
以上になるまで結晶成長させた後、400℃以上の温度
でさらにハイドライド気相成長法により結晶成長させる
ことを特徴とする、請求項6に記載の化合物半導体単結
晶の製造方法。7. A film having a thickness of 1 μm by metal organic chemical vapor deposition.
The method for producing a compound semiconductor single crystal according to claim 6, wherein after the crystal is grown to the above, the crystal is further grown by a hydride vapor phase epitaxy at a temperature of 400 ° C. or more.
法を用いて製造し、シリコン基板から分離したことを特
徴とする化合物半導体単結晶。8. A compound semiconductor single crystal manufactured using the manufacturing method according to claim 1 and separated from a silicon substrate.
法を用いて製造した、一辺1mm角以上で、厚さ50μ
m以上である一般式InxGayAlzN(ただし、x
+y+z=1,0≦x≦1、0≦y≦1、0≦z≦1)
で表される化合物半導体単結晶。9. A 1 μm square or more side having a thickness of 50 μm, manufactured using the manufacturing method according to claim 1.
m or more of the general formula InxGayAlzN (where x
+ Y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1)
A compound semiconductor single crystal represented by
方法を用いて製造した化合物半導体単結晶を用いたこと
を特徴とする半導体素子。10. A semiconductor device using a compound semiconductor single crystal manufactured by using the manufacturing method according to claim 1.
用いて製造したことを特徴とする量子ドット。11. A quantum dot manufactured by using the manufacturing method according to claim 3 or 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046837A JP2002249400A (en) | 2001-02-22 | 2001-02-22 | Method for producing compound semiconductor single crystal and use thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046837A JP2002249400A (en) | 2001-02-22 | 2001-02-22 | Method for producing compound semiconductor single crystal and use thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002249400A true JP2002249400A (en) | 2002-09-06 |
Family
ID=18908382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001046837A Pending JP2002249400A (en) | 2001-02-22 | 2001-02-22 | Method for producing compound semiconductor single crystal and use thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002249400A (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153102A (en) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | Multilayer structure of semiconductor material and its producing process |
JP2004207610A (en) * | 2002-12-26 | 2004-07-22 | Sumitomo Electric Ind Ltd | White light emitting device and method of manufacturing the same |
JP2004228582A (en) * | 2003-01-21 | 2004-08-12 | Samsung Electronics Co Ltd | Method for manufacturing semiconductor device |
JP2007500935A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
JP2007500934A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
JP2009071279A (en) * | 2007-09-11 | 2009-04-02 | Siltron Inc | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate |
WO2011067872A1 (en) * | 2009-12-01 | 2011-06-09 | 国立大学法人北海道大学 | Light emitting element and method for manufacturing same |
JP2017533574A (en) * | 2014-09-18 | 2017-11-09 | インテル・コーポレーション | Wurtzite heteroepitaxial structure with inclined sidewall cut surface for defect propagation control in silicon CMOS compatible semiconductor devices |
US10211327B2 (en) | 2015-05-19 | 2019-02-19 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
US12125888B2 (en) | 2017-09-29 | 2024-10-22 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
-
2001
- 2001-02-22 JP JP2001046837A patent/JP2002249400A/en active Pending
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153102A (en) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | Multilayer structure of semiconductor material and its producing process |
JP2004207610A (en) * | 2002-12-26 | 2004-07-22 | Sumitomo Electric Ind Ltd | White light emitting device and method of manufacturing the same |
JP2004228582A (en) * | 2003-01-21 | 2004-08-12 | Samsung Electronics Co Ltd | Method for manufacturing semiconductor device |
US7896965B2 (en) | 2003-07-31 | 2011-03-01 | Osram Opto Semiconductors Gmbh | Method for the production of a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chip |
JP2007500934A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
KR101154168B1 (en) * | 2003-07-31 | 2012-06-14 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip |
JP2007500935A (en) * | 2003-07-31 | 2007-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method of manufacturing a plurality of optoelectronic semiconductor chips and optoelectronic semiconductor chips |
US8017416B2 (en) | 2003-07-31 | 2011-09-13 | Osram Opto Semiconductors Gmbh | Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip |
KR101148632B1 (en) * | 2003-07-31 | 2012-05-23 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for the production of a plurality of opto-electronic semiconductor chips and opto-electronic semiconductor chip |
WO2007066657A1 (en) * | 2005-12-05 | 2007-06-14 | Meijo University | Method of light therapy by semiconductor light emitting device and light therapeutic system by semiconductor light emitting device |
JP2007151807A (en) * | 2005-12-05 | 2007-06-21 | Univ Meijo | Phototherapy method using semiconductor light emitting device and phototherapy system using semiconductor light emitting device |
US20080281385A1 (en) * | 2005-12-05 | 2008-11-13 | Shunko Albano Inada | System and Method For Phototherapy With Semiconductor Light-Emitting Element |
JP2009071279A (en) * | 2007-09-11 | 2009-04-02 | Siltron Inc | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate |
US8895958B2 (en) | 2009-12-01 | 2014-11-25 | National University Corporation Hokkaido University | Light emitting element and method for manufacturing same |
WO2011067872A1 (en) * | 2009-12-01 | 2011-06-09 | 国立大学法人北海道大学 | Light emitting element and method for manufacturing same |
JP5943339B2 (en) * | 2009-12-01 | 2016-07-05 | 国立大学法人北海道大学 | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF |
JP2017533574A (en) * | 2014-09-18 | 2017-11-09 | インテル・コーポレーション | Wurtzite heteroepitaxial structure with inclined sidewall cut surface for defect propagation control in silicon CMOS compatible semiconductor devices |
US10325774B2 (en) | 2014-09-18 | 2019-06-18 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US10930500B2 (en) | 2014-09-18 | 2021-02-23 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
US10665708B2 (en) | 2015-05-19 | 2020-05-26 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10211327B2 (en) | 2015-05-19 | 2019-02-19 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
US11728346B2 (en) | 2017-09-29 | 2023-08-15 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
US12125888B2 (en) | 2017-09-29 | 2024-10-22 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4816277B2 (en) | Nitride semiconductor free-standing substrate and nitride semiconductor light emitting device | |
JP5099763B2 (en) | Substrate manufacturing method and group III nitride semiconductor crystal | |
US7728323B2 (en) | Nitride-based semiconductor substrate, method of making the same and epitaxial substrate for nitride-based semiconductor light emitting device | |
US8216869B2 (en) | Group III nitride semiconductor and a manufacturing method thereof | |
US20090001416A1 (en) | Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD) | |
JP2007506635A (en) | Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer | |
JP2002249400A (en) | Method for producing compound semiconductor single crystal and use thereof | |
JPH11162847A (en) | Semiconductor substrate and method of forming semiconductor substrate | |
WO2004079802A1 (en) | Substrate of gallium nitride single crystal and process for producing the same | |
JP2005343713A (en) | III-V nitride semiconductor free-standing substrate, method of manufacturing the same, and III-V nitride semiconductor | |
JP4529846B2 (en) | III-V nitride semiconductor substrate and method for manufacturing the same | |
KR101503618B1 (en) | Method for producing substrate for group iii nitride semiconductor element fabrication, method for producing group iii nitride semiconductor free-standing substrate or group iii nitride semiconductor element, and group iii nitride growth substrate | |
US9899564B2 (en) | Group III nitride semiconductor and method for producing same | |
JP2000228539A (en) | Manufacture of nitrogen compound semiconductor | |
US8529699B2 (en) | Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device | |
US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
JP6711975B2 (en) | Nitride semiconductor free-standing substrate manufacturing method | |
US20050066885A1 (en) | Group III-nitride semiconductor substrate and its manufacturing method | |
JP4236122B2 (en) | Manufacturing method of semiconductor substrate | |
JP2677221B2 (en) | Method for growing nitride-based III-V compound semiconductor crystal | |
JP4236121B2 (en) | Manufacturing method of semiconductor substrate | |
JP2002053398A (en) | Crystal substrate | |
KR101094409B1 (en) | Method for producing gallium nitride single crystal thick film | |
JP2003171200A (en) | Crystal growth method for compound semiconductor and compound semiconductor device | |
KR20010105305A (en) | Epitaxial aluminium-gallium nitride semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |