JP2002231961A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2002231961A JP2002231961A JP2001028270A JP2001028270A JP2002231961A JP 2002231961 A JP2002231961 A JP 2002231961A JP 2001028270 A JP2001028270 A JP 2001028270A JP 2001028270 A JP2001028270 A JP 2001028270A JP 2002231961 A JP2002231961 A JP 2002231961A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- liquid crystal
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタのソース・ゲート間容量及
びドレイン・ゲート間容量の液晶表示装置内におけるバ
ラツキを小さくすることができるアクティブマトリクス
型液晶表示装置を提供する。
【解決手段】 絶縁基板上に、ゲート電極と、ゲート絶
縁膜と、半導体膜と、ソース電極及びドレイン電極を有
し、ゲート電極付近の半導体膜とソース電極及びドレイ
ン電極との接点が、それぞれソース領域及びドレイン領
域となる薄膜トランジスタを備えたアクティブマトリク
ス型液晶表示装置において、薄膜トランジスタのゲート
電極と半導体膜により形成される段差を利用し、半導体
膜におけるゲート電極により形成されている凸部の上面
までエッチングすることにより、薄膜トランジスタのソ
ース電極及びドレイン電極を自己整合的に形成する。
(57) Abstract: Provided is an active matrix type liquid crystal display device capable of reducing variation in capacitance between a source and a gate and capacitance between a drain and a gate of a thin film transistor in the liquid crystal display device. SOLUTION: A gate electrode, a gate insulating film, a semiconductor film, a source electrode and a drain electrode are provided over an insulating substrate, and a contact between the semiconductor film near the gate electrode and the source electrode and the drain electrode is formed by a source electrode. In an active matrix type liquid crystal display device including a thin film transistor serving as a region and a drain region, a step formed by a gate electrode of a thin film transistor and a semiconductor film is used to etch up to an upper surface of a convex portion formed by the gate electrode in the semiconductor film. Thus, the source electrode and the drain electrode of the thin film transistor are formed in a self-aligned manner.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関する。The present invention relates to an active matrix type liquid crystal display device.
【0002】[0002]
【従来の技術】まず、従来のアクティブマトリクス型液
晶表示装置における薄膜トランジスタの構造例につい
て、図2を参照しながら説明する。図2は、従来のアク
ティブマトリクス型液晶表示装置における薄膜トランジ
スタの製造工程の断面フロー図である。2. Description of the Related Art First, an example of the structure of a thin film transistor in a conventional active matrix type liquid crystal display device will be described with reference to FIG. FIG. 2 is a cross-sectional flowchart of a manufacturing process of a thin film transistor in a conventional active matrix type liquid crystal display device.
【0003】まず、図2(a)において、ガラス基板1
1の上面にアルミニウム等のゲート電極導電膜12を形
成した後、感光剤13を塗布し、フォトマスクを用いた
フォトリソグラフィーにより所定のパターンを形成す
る。First, in FIG. 2A, a glass substrate 1
After forming a gate electrode conductive film 12 of aluminum or the like on the upper surface of 1, a photosensitive agent 13 is applied, and a predetermined pattern is formed by photolithography using a photomask.
【0004】次に、図2(b)において、感光剤13を
マスクとしてゲート電極導電膜12の一部をエッチング
により取り除き、ゲート電極導電膜12を所定のパター
ンに形成し、酸化膜等の絶縁膜14を上面に形成し、ア
モルファスシリコン等の半導体膜15を上面に形成し、
感光剤16を塗布し、フォトマスクを用いたフォトリソ
グラフィーにより所定のパターンを形成する。Next, in FIG. 2B, a part of the gate electrode conductive film 12 is removed by etching using the photosensitive agent 13 as a mask, the gate electrode conductive film 12 is formed in a predetermined pattern, and an insulating film such as an oxide film is formed. A film 14 is formed on the upper surface, and a semiconductor film 15 such as amorphous silicon is formed on the upper surface.
The photosensitive agent 16 is applied, and a predetermined pattern is formed by photolithography using a photomask.
【0005】そして、図2(c)において、感光剤16
をマスクとしてエッチングにより半導体膜15の一部を
取り除き所定のパターンを形成し、アルミニウム等のソ
ース・ドレイン配線導電膜17を上面に形成した後、感
光剤18を塗布し、フォトマスクを用いたフォトリソグ
ラフィーにより所定のパターンを形成する。[0005] Then, in FIG.
A portion of the semiconductor film 15 is removed by etching using a mask as a mask, a predetermined pattern is formed, a source / drain wiring conductive film 17 of aluminum or the like is formed on the upper surface, a photosensitive agent 18 is applied, and a photomask is used. A predetermined pattern is formed by lithography.
【0006】最後に、図2(d)において、感光剤18
をマスクとしてエッチングによりソース・ドレイン配線
導電膜17の一部を取り除き所定のパターンを形成す
る。このとき、半導体膜15の一部もエッチングにより
取り除く。[0006] Finally, in FIG.
Using a mask as a mask, a part of the source / drain wiring conductive film 17 is removed by etching to form a predetermined pattern. At this time, a part of the semiconductor film 15 is also removed by etching.
【0007】[0007]
【発明が解決しようとする課題】一般に、薄膜トランジ
スタを備えたアクティブマトリクス型液晶表示装置にお
ける薄膜トランジスタの構造は、LSIのようにシリコ
ン基板上にトランジスタ等の素子を形成する場合と異な
り、ゲート電極導電膜12の上面(下面)とソース・ド
レイン配線導電膜17の下面(上面)が重なる構造にな
る。このとき、ゲート電極導電膜12とソース・ドレイ
ン配線導電膜17が重なることで容量が形成される。In general, the structure of a thin film transistor in an active matrix type liquid crystal display device having a thin film transistor is different from a case where an element such as a transistor is formed on a silicon substrate like an LSI, and a gate electrode conductive film is formed. The upper surface (lower surface) of the substrate 12 and the lower surface (upper surface) of the source / drain wiring conductive film 17 overlap each other. At this time, the capacitance is formed by the overlap of the gate electrode conductive film 12 and the source / drain wiring conductive film 17.
【0008】かかる薄膜トランジスタのソース・ドレイ
ン配線導電膜17とゲート電極導電膜12が重なる構造
に起因して形成される容量は、フォトリソグラフィー時
のアライメントのズレにより大きく変動する。実際に、
液晶用露光装置の開発は、液晶表示装置の大画面化に対
応するため、一回で露光できる領域の拡大に重点をおか
れており、液晶表示装置が大画面化するのに伴い、液晶
表示装置内における薄膜トランジスタのソース・ゲート
又はドレイン・ゲートの重なり量が1μm以上にもズレ
る場合もある。例えば、設計上の重なり量が3μmとす
れば、ソース・ドレイン配線導電膜17とゲート電極導
電膜12が重なる構造により形成される容量の変化量
は、30%以上にもなる。かかる容量の液晶表示装置内
におけるバラツキは、表示画面のチラツキ(フリッカ
ー)等に現れ、表示品質を低下させる原因の一つにな
る。The capacitance formed due to the overlapping structure of the source / drain wiring conductive film 17 and the gate electrode conductive film 12 of such a thin film transistor greatly varies due to misalignment at the time of photolithography. actually,
The development of LCD exposure equipment focuses on expanding the area that can be exposed at one time in order to respond to the increase in the screen size of LCDs. In some cases, the overlapping amount of the source / gate or drain / gate of the thin film transistor in the device may be shifted by 1 μm or more. For example, if the designed overlap amount is 3 μm, the change amount of the capacitance formed by the structure in which the source / drain wiring conductive film 17 and the gate electrode conductive film 12 overlap with each other is 30% or more. Variations in the liquid crystal display device having such a capacity appear as flickers or the like on the display screen, which is one of the causes of deteriorating the display quality.
【0009】本発明は、上記問題を解消するために、薄
膜トランジスタのソース・ゲート間容量及びドレイン・
ゲート間容量の液晶表示装置内におけるバラツキを小さ
くすることができるアクティブマトリクス型液晶表示装
置を提供することを目的とする。According to the present invention, in order to solve the above-mentioned problems, a source-gate capacitance and a drain-gate of a thin film transistor are provided.
It is an object of the present invention to provide an active matrix type liquid crystal display device capable of reducing variation in capacitance between gates in the liquid crystal display device.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に本発明にかかるアクティブマトリクス型液晶表示装置
は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、半
導体膜と、ソース電極及びドレイン電極を有し、ゲート
電極付近の半導体膜とソース電極及びドレイン電極との
接点が、それぞれソース領域及びドレイン領域となる薄
膜トランジスタを備えたアクティブマトリクス型液晶表
示装置であって、薄膜トランジスタのゲート電極と半導
体膜により形成される段差を利用し、半導体膜における
ゲート電極により形成されている凸部の上面までエッチ
ングすることにより、薄膜トランジスタのソース電極及
びドレイン電極を自己整合的に形成することを特徴とす
る。In order to achieve the above object, an active matrix type liquid crystal display device according to the present invention comprises a gate electrode, a gate insulating film, a semiconductor film, a source electrode and a drain formed on an insulating substrate. An active matrix liquid crystal display device comprising a thin film transistor having electrodes, and a contact between the semiconductor film near the gate electrode and the source electrode and the drain electrode is a source region and a drain region, respectively. A source electrode and a drain electrode of a thin film transistor are formed in a self-aligned manner by utilizing a step formed by a film and etching the upper surface of a projection formed by a gate electrode in a semiconductor film.
【0011】かかる構成により、薄膜トランジスタのソ
ース・ゲート間容量及びドレイン・ゲート間容量がフォ
トリソグラフィーのアライメントのズレに依存すること
なく、ゲート電極と半導体層により形成される段差を利
用し、半導体膜におけるゲート電極により形成されてい
る凸部の上面までエッチングすることによって、自己整
合的に薄膜トランジスタのソース・ドレイン電極を形成
することができるので、薄膜トランジスタのソース・ゲ
ート間容量及びドレイン・ゲート間容量の液晶表示装置
内におけるバラツキをほとんど生じなくさせることがで
き、表示画面のチラツキ(フリッカー)等が生じること
のない高い表示品質のアクティブマトリクス型液晶表示
装置を提供することが可能となる。[0011] With this configuration, the capacitance between the source and the gate and the capacitance between the drain and the gate of the thin film transistor do not depend on the misalignment of the photolithography, and the step formed by the gate electrode and the semiconductor layer is used. By etching up to the upper surface of the convex portion formed by the gate electrode, the source / drain electrodes of the thin film transistor can be formed in a self-aligned manner. An active matrix type liquid crystal display device with high display quality can be provided in which almost no variation occurs in the display device and flicker (flicker) of the display screen does not occur.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施の形態にかか
るアクティブマトリクス型液晶表示装置について、図面
を参照しながら説明する。図1は本発明にかかるアクテ
ィブマトリクス型液晶表示装置における薄膜トランジス
タの製造工程の断面フロー図を示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an active matrix type liquid crystal display according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional flowchart showing a manufacturing process of a thin film transistor in an active matrix liquid crystal display device according to the present invention.
【0013】まず、図1(a)において、ガラス基板1
の上面にゲート電極導電膜2を形成した後、感光剤3を
塗布し、フォトマスクを用いたフォトリソグラフィーに
より所定のパターンを形成する。First, in FIG. 1A, a glass substrate 1
After a gate electrode conductive film 2 is formed on the upper surface of the substrate, a photosensitive agent 3 is applied, and a predetermined pattern is formed by photolithography using a photomask.
【0014】次に、図1(b)において、感光剤3をマ
スクとしてアルミニウム等のゲート電極導電膜2の一部
をエッチングにより取り除き、ゲート電極導電膜2を所
定のパターンに形成し、酸化膜等の絶縁膜4を上面に形
成後、アモルファスシリコン等の半導体膜5を上面に形
成し、感光剤6を塗布し、フォトマスクを用いたフォト
リソグラフィーにより所定のパターンを形成する。Next, in FIG. 1B, a part of the gate electrode conductive film 2 such as aluminum is removed by etching using the photosensitive agent 3 as a mask, and the gate electrode conductive film 2 is formed in a predetermined pattern. After forming an insulating film 4 on the upper surface, a semiconductor film 5 of amorphous silicon or the like is formed on the upper surface, a photosensitive agent 6 is applied, and a predetermined pattern is formed by photolithography using a photomask.
【0015】そして、図1(c)において、感光剤6を
マスクとしてエッチングにより半導体膜5の一部を取り
除き所定のパターンに形成し、アルミニウム等のソース
・ドレイン配線導電膜7を上面に形成した後、感光剤8
を塗布する。このとき感光剤8は平坦となるように塗布
する。次にフォトマスクを用いフォトリソグラフィーに
より所定のパターンを形成する。In FIG. 1C, a part of the semiconductor film 5 is removed by etching using the photosensitive agent 6 as a mask to form a predetermined pattern, and a source / drain wiring conductive film 7 of aluminum or the like is formed on the upper surface. Later, photosensitive agent 8
Is applied. At this time, the photosensitive agent 8 is applied so as to be flat. Next, a predetermined pattern is formed by photolithography using a photomask.
【0016】最後に、図1(d)において、感光剤8を
マスクとしてソース・ドレイン配線導電膜7の一部をエ
ッチングにより取り除いた後、感光剤8とソース・ドレ
イン配線導電膜7のエッチングレートを約1:1で半導
体膜5の上面までエッチングにより取り除きソース・ド
レイン配線導電膜7を形成する。Finally, in FIG. 1D, after a part of the source / drain wiring conductive film 7 is removed by etching using the photosensitive agent 8 as a mask, the etching rate of the photosensitive agent 8 and the source / drain wiring conductive film 7 is reduced. To about 1: 1 by etching to the upper surface of the semiconductor film 5 to form the source / drain wiring conductive film 7.
【0017】かかる工程により、ソース・ドレイン配線
導電膜7とゲート電極導電膜2により形成される容量
は、ソース・ドレイン配線導電膜7のエッジは半導体膜
5のエッジの位置により決定され、半導体膜5のエッジ
はゲート電極導電膜2の位置により決定されるため、ソ
ース・ドレイン配線導電膜7を形成するためのフォトリ
ソグラフィーにより形成されるアライメントのズレの影
響は全く受けることがなく、液晶表示装置内における薄
膜トランジスタのソース・ゲート間又はドレイン・ゲー
ト間容量のバラツキは、ほとんど生じるおそれがなくな
る。In this process, the capacitance formed by the source / drain wiring conductive film 7 and the gate electrode conductive film 2 is determined by the position of the edge of the semiconductor film 5 at the edge of the source / drain wiring conductive film 7. 5 is determined by the position of the gate electrode conductive film 2, the alignment is not affected at all by the alignment deviation formed by photolithography for forming the source / drain wiring conductive film 7, and the liquid crystal display device The variation in the capacitance between the source and the gate or between the drain and the gate of the thin film transistor within the transistor hardly occurs.
【0018】さらに、ゲート電極導電膜2の上面(下
面)とソース・ドレイン配線導電膜7の下面(上面)の
重なる部分が従来に比べ極端に小さくなることから、1
画素に占める薄膜トランジスタのソース・ゲート間容量
又はドレイン・ゲート間容量自体も小さくなり、容量の
バラツキによる表示品質への影響がより小さくなること
が期待できる。Further, since the overlapping portion between the upper surface (lower surface) of the gate electrode conductive film 2 and the lower surface (upper surface) of the source / drain wiring conductive film 7 is extremely small as compared with the prior art, 1
The capacitance between the source and the gate or the capacitance between the drain and the gate of the thin film transistor occupying the pixel is also reduced, and it can be expected that the variation in the capacitance has less influence on the display quality.
【0019】なお、ソース・ドレイン電極を形成する工
程において、感光剤8を平坦にして、感光剤8をマスク
としてソース・ドレイン配線導電膜7をエッチングする
工程と、ソース・ドレイン配線導電膜7と感光剤8を
1:1のエッチングレートでエッチングする工程を行っ
たが、それぞれの工程を別々にし、2回の工程に分けて
も良い。In the step of forming the source / drain electrodes, the photosensitive agent 8 is flattened, the source / drain wiring conductive film 7 is etched using the photosensitive agent 8 as a mask, Although the step of etching the photosensitive agent 8 at an etching rate of 1: 1 was performed, each step may be performed separately and divided into two steps.
【0020】また、ソース・ドレイン配線導電膜7と
1:1のエッチングレートでエッチングする物質は、平
坦化できる絶縁性物質であれば特に感光剤に限定される
ものではない。さらに、1:1のエッチングレートでエ
ッチングするのでなく物理的に研磨することによってソ
ース・ドレイン電極を形成するものであっても同様の効
果が期待できる。The material to be etched at an etching rate of 1: 1 with the source / drain wiring conductive film 7 is not particularly limited to a photosensitive agent as long as it is an insulating material that can be planarized. Further, similar effects can be expected even if the source / drain electrodes are formed by polishing physically instead of etching at an etching rate of 1: 1.
【0021】以上のように本実施の形態によれば、薄膜
トランジスタのソース・ゲート間容量及びドレイン・ゲ
ート間容量がフォトリソグラフィーのアライメントのズ
レに依存することなく、ゲート電極と半導体層により形
成される段差を利用することによって、自己整合的に薄
膜トランジスタのソース・ドレイン電極を形成すること
ができるので、薄膜トランジスタのソース・ゲート間容
量及びドレイン・ゲート間容量の液晶表示装置内のバラ
ツキを極端に小さくすることができ、表示画面のチラツ
キ(フリッカー)等が生じることのない高い表示品質の
アクティブマトリクス型液晶表示装置を提供することが
可能となる。As described above, according to this embodiment, the capacitance between the source and the gate and the capacitance between the drain and the gate of the thin film transistor are formed by the gate electrode and the semiconductor layer without depending on the misalignment of the photolithography. By utilizing the steps, the source / drain electrodes of the thin film transistor can be formed in a self-aligned manner, so that variations in the source-gate capacitance and the drain-gate capacitance of the thin film transistor in the liquid crystal display device are extremely reduced. Thus, it is possible to provide an active matrix type liquid crystal display device having high display quality without causing flickers or the like on the display screen.
【0022】[0022]
【発明の効果】以上のように本発明にかかるアクティブ
マトリクス型液晶表示装置によれば、薄膜トランジスタ
のソース・ドレイン電極を自己整合的に形成することに
よって、薄膜トランジスタのソース・ゲート間容量及び
ドレイン・ゲート間容量の液晶表示装置内のバラツキを
極端に小さくし、薄膜トランジスタのソース・ゲート間
容量及びドレイン・ゲート間容量の液晶表示装置内のバ
ラツキによる表示品質の低下を抑止し、従来のアクティ
ブマトリクス液晶表示装置に比べ高い表示品質を保持す
ることが可能となる。As described above, according to the active matrix type liquid crystal display device of the present invention, by forming the source and drain electrodes of the thin film transistor in a self-aligned manner, the capacity between the source and the gate and the drain and the gate of the thin film transistor are formed. The conventional active matrix liquid crystal display is designed to minimize the variation in the inter-capacitance in the liquid crystal display device and to suppress the deterioration of the display quality due to the variation in the source-gate capacitance and the drain-gate capacitance of the thin film transistor in the liquid crystal display device. It is possible to maintain a higher display quality than the device.
【図1】 本発明の実施の形態にかかるアクティブマト
リクス型液晶表示装置における製造工程の断面フロー図FIG. 1 is a cross-sectional flowchart of a manufacturing process in an active matrix type liquid crystal display device according to an embodiment of the present invention.
【図2】 従来のアクティブマトリクス型液晶表示装置
における製造工程の断面フロー図FIG. 2 is a cross-sectional flowchart of a manufacturing process in a conventional active matrix type liquid crystal display device.
1、11 ガラス基板 2、12 ゲート電極導電膜 3、6、8、13、16、18 感光剤 4、14 絶縁膜 5、15 半導体膜 7、17 ソース・ドレイン配線導電膜 DESCRIPTION OF SYMBOLS 1, 11 Glass substrate 2, 12 Gate electrode conductive film 3, 6, 8, 13, 16, 18 Photosensitizer 4, 14 Insulating film 5, 15 Semiconductor film 7, 17 Source / drain wiring conductive film
Claims (1)
縁膜と、半導体膜と、ソース電極及びドレイン電極を有
し、 前記ゲート電極付近の前記半導体膜と前記ソース電極及
び前記ドレイン電極との接点が、それぞれソース領域及
びドレイン領域となる薄膜トランジスタを備えたアクテ
ィブマトリクス型液晶表示装置であって、 前記薄膜トランジスタの前記ゲート電極と前記半導体膜
により形成される段差を利用し、前記半導体膜における
前記ゲート電極により形成されている凸部の上面までエ
ッチングすることにより、前記薄膜トランジスタの前記
ソース電極及び前記ドレイン電極を自己整合的に形成す
ることを特徴とするアクティブマトリクス型液晶表示装
置。A gate electrode, a gate insulating film, a semiconductor film, a source electrode and a drain electrode on an insulating substrate, wherein the semiconductor film near the gate electrode and the source electrode and the drain electrode An active matrix type liquid crystal display device including a thin film transistor whose contacts are a source region and a drain region, respectively, wherein a step formed by the gate electrode and the semiconductor film of the thin film transistor is used to form the gate in the semiconductor film. An active matrix type liquid crystal display device, wherein the source electrode and the drain electrode of the thin film transistor are formed in a self-aligned manner by etching up to an upper surface of a projection formed by an electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028270A JP2002231961A (en) | 2001-02-05 | 2001-02-05 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028270A JP2002231961A (en) | 2001-02-05 | 2001-02-05 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002231961A true JP2002231961A (en) | 2002-08-16 |
Family
ID=18892796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001028270A Pending JP2002231961A (en) | 2001-02-05 | 2001-02-05 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002231961A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592879B2 (en) | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2001
- 2001-02-05 JP JP2001028270A patent/JP2002231961A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592879B2 (en) | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8969144B2 (en) | 2010-09-13 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4417072B2 (en) | Substrate for liquid crystal display device and liquid crystal display device using the same | |
US7235813B2 (en) | Thin film transistor and pixel structure thereof | |
US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109494257B (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
KR100653467B1 (en) | Method of manufacturing thin film transistor-liquid crystal display device | |
TW200411728A (en) | Method of forming TFT and forming TFT on color filter | |
CN103681514B (en) | Array base palte and preparation method thereof, display unit | |
US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
JP2008042218A (en) | Method for manufacturing thin film transistor panel | |
US6261880B1 (en) | Process for manufacturing thin film transistors | |
US6184069B1 (en) | Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers | |
JP3019047B2 (en) | Active matrix type TFT element array | |
KR0176179B1 (en) | Vertical thin film transistor and its manufacturing method, and pixel array for ultra thin liquid crystal display device using same | |
JP2002231961A (en) | Liquid crystal display | |
US20050167634A1 (en) | Etchant for nickel silicide | |
US6803263B1 (en) | Method of fabricating TFT with self-aligned structure | |
CN112635574A (en) | Liquid crystal display panel, thin film transistor and preparation method thereof | |
KR0174032B1 (en) | Tft for lcd | |
KR100289654B1 (en) | Liquid crystal display device with a vertical thin film transistor and its manufacturing method | |
KR20020057032A (en) | Method for manufacturing thin film transistor liquid crystal display device | |
JPH02211635A (en) | Method of manufacturing field effect transistor | |
KR100527080B1 (en) | Method of manufacturing TFT array substrate | |
KR20050068241A (en) | Method for manufacturing lcd | |
KR100705615B1 (en) | Thin film transistor - method of manufacturing liquid crystal display device |