[go: up one dir, main page]

JP2002231503A - チップ形抵抗器およびその製造方法 - Google Patents

チップ形抵抗器およびその製造方法

Info

Publication number
JP2002231503A
JP2002231503A JP2001029323A JP2001029323A JP2002231503A JP 2002231503 A JP2002231503 A JP 2002231503A JP 2001029323 A JP2001029323 A JP 2001029323A JP 2001029323 A JP2001029323 A JP 2001029323A JP 2002231503 A JP2002231503 A JP 2002231503A
Authority
JP
Japan
Prior art keywords
film
electrode film
insulating substrate
resistor
undercoat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001029323A
Other languages
English (en)
Other versions
JP4504577B2 (ja
Inventor
Suguru Toyama
英 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP2001029323A priority Critical patent/JP4504577B2/ja
Publication of JP2002231503A publication Critical patent/JP2002231503A/ja
Application granted granted Critical
Publication of JP4504577B2 publication Critical patent/JP4504577B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 表裏電極膜範囲を均一化でき、セルフアライ
メント効果が発揮できるとともに、平坦性の確保により
ツームストン現象の発生を抑制可能にする。 【解決手段】 裏電極膜3と、抵抗体膜4と、アンダー
コート膜5と、トリミング溝6と、オーバーコート膜
と、表電極膜上層8とを設け、絶縁基板1の左右端面を
覆うように、または該左右端面を覆いかつ前記裏電極膜
2および表電極膜上層8の一部に重畳するようにスパッ
タ工法による端面電極膜9を形成し、前記裏電極膜2、
表電極膜上層8および端面電極膜9を電極めっき膜10
により覆う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、抵抗体膜を配置し
た絶縁基板を分割して形成されるチップ形抵抗器および
そのチップ形抵抗器の製造方法に関するものである。
【0002】
【従来の技術】昨今、携帯端末等の小形化と普及に伴っ
て極小寸法を有するチップ形抵抗器の供給が要請される
ようになった。そして、この極小寸法を有するチップ形
抵抗器の、小形電子機器における回路基板への採用と実
装に際しては、実装の効率化とはんだ接合の信頼性の確
保に向けて、部品メーカおよび機器メーカが協力するこ
とが望まれる。
【0003】一方、部品メーカ等における前記チップ形
抵抗器の製造方法は、例えば下記の手順にて形成され
る。すなわち、まず、両面分割スリッド入りの絶縁基板
を用意し、これにメタルグレーズ(AgまたはAg・P
d系グレーズ)の印刷を行って例えば約850℃で焼成
し、膜厚が8〜12μmの裏面電極を形成形成する。こ
の裏面電極は、一次方向分割スリッドを跨ぎ、さらに二
次方向分割スリッドから離間して形成するか、または一
次方向および二次方向の分割スリッドを跨いでスクリー
ン印刷により形成する。
【0004】次に、絶縁基板にメタルグレーズ(Ag・
Pd系グレーズ)を印刷、例えば850℃で焼成し、膜
層が8〜12μmの表電極膜下層を形成する。すなわ
ち、表電極膜下層は一次方向分割スリッドを跨ぎ、さら
に二次方向分割スリッドから離間して形成する。続い
て、一対の表電極膜下層間にRuO2 系グレーズをス
クリーン印刷し、これを850℃で焼成して抵抗体膜を
形成し、その抵抗体膜上に硼珪酸鉛ガラスで二層化した
コート膜を形成する。
【0005】このコート膜は抵抗体膜を覆い、二次方向
分割スリッドを跨いで形成して600℃で焼成するアン
ダーコート膜と、このアンダーコート膜を覆い、二次方
向分割スリッドから離間して形成して600℃で焼成す
るオーバーコート膜とからなる。なお、レーザ工法によ
る抵抗値調整のためのトリミング溝の刻設が、オーバー
コート膜形成前のアンダーコート膜上から行われる。続
いて、AgまたはAg・Pd系グレーズで一次方向およ
び二次方向の分割スリッドを跨いで、表電極膜下層上に
スクリーン印刷をし、これを600℃で焼成して、約8
〜12μmの膜厚の表電極膜上層を形成した、いわゆる
表電極が二層化した構造に形成されている。
【0006】短冊状に絶縁基板の分割基板に続き、Ag
またはAg・Pd系グレーズで表電極膜上層および裏電
極膜の一部に重畳するように印刷塗布し、約600℃で
焼成して端面電極膜を形成し、この焼成後に個々のチッ
プに分割を行って、Niめっき膜に続くSn系めっき膜
又はSn・Pbめっき膜を電極めっき膜として形成す
る。
【0007】図10はこのような従来のチップ形抵抗器
の製造工程を示し、以下、これを説明する。このチップ
形抵抗器は一次方向および二次方向に形成された分割ス
リットに絶縁基板を分割して、矩形のチップに形成され
る。図10(a)乃至図10(j)はそのチップ単位で
見たチップ抵抗器の製造工程を示す。まず、図10
(a)に示すように、矩形状に区画された絶縁基板1の
裏側の左右両端部に位置するように、該絶縁基板1の左
右の両端および前後両端までの領域、または図10
(b)に示すように、この前後両端から所定距離だけ離
間した領域に裏電極膜2を形成する。一方、前記絶縁基
板1の表側の左右両端部に位置するように、該絶縁基板
1の前後両端からそれぞれ所定距離離間した位置までの
領域に、図10(c)に示すような表電極膜下層3を形
成する。そして、図10(d)に示すように、前記の左
右両端部の表電極膜下層3どうしをこれらの一部に重な
るように抵抗体膜4により接続し、さらにその抵抗体膜
4を前記絶縁基板1の前後両端までアンダーコート膜5
にて、図10(e)に示すように覆う。また、このアン
ダーコート膜5の上から前記抵抗体膜4の抵抗値調整の
ために、図10(f)に示すようにトリミング溝6を刻
設し、前記絶縁基板1の前後両端まで、図10(g)に
示すように、前記アンダーコート膜5およびトリミング
溝6をオーバーコート膜7により覆う。
【0008】次に、図10(h)に示すように、前記絶
縁基板1の左右両端および前後両端まで、前記表電極膜
下層3を表電極膜上層8にて覆い、前記絶縁基板1の左
右端面を覆うように、または、その左右端面を覆いかつ
前記裏電極膜2および表電極膜上層8の一部とに重畳す
るように、図10(i)に示すような端面電極膜9を形
成し、最後に、図10(j)に示すように、前記裏電極
膜2、表電極膜上層8および端面電極膜9を電極めっき
膜10にて覆い、チップ形抵抗器を形成する。図11は
このような工程を経て製造されたチップ抵抗器の図10
(j)のA−A線における断面図であり、図12は図1
1のC−C線における断面図である。また、図13は、
裏電極にあって、図10(b)の実施態様における図1
1のCーC線対応部位の断面図である。
【0009】
【発明が解決しようとする課題】しかしながら、前記の
ような従来のチップ抵抗器の製造方法では、両面分割ス
リッド入り絶縁基板を採用して、図10(a)及び図1
0(h)に図示するようにメタルグレーズの表裏電極膜
が分割スリッドに表裏電極膜材料が入り込んだ状態で機
械的応力で分割するので、分割面の仕上がり精度が得ら
れず、また絶縁基板、表裏電極膜のバリ、欠けが発生
し、仕上がり精度と寸法が厳密に要求される微小寸法を
有するチップ形抵抗器の製造には適さないという問題が
あった。
【0010】また、図10(b)のように裏電極膜の形
成において、二次方向の分割スリッドから離間して形成
した実施態様もあるが、微小寸法のチップ形抵抗器にあ
っては、印刷の位置ズレが無視できず、確保すべき裏電
極膜範囲にバラツキが生じ、回路基板取付ランドへのは
んだ接合の際にセルフアライメント効果が希薄になり、
回路基板ランド、取付ランドに対して位置ズレが生じた
状態ではんだ結合されたり、はんだ結合強度の信頼性が
低下したり、回路基板の実装における部品隣接間隔が十
分に確保できないなどの不具合が生じていた。
【0011】さらに、表裏電極膜の一部に重畳する所定
の膜厚を有するグレーズ系の端面電極膜の形成によっ
て、表裏電極上で不均一な段差を生じ、特に微小寸法を
有するチップ形抵抗器にあっては、回路基板ランドとの
はんだ溶融の際に、はんだの濡れ応力によって、ツーム
ストン現象(チップ立ち)が生じる要因になるという問
題があった。
【0012】本発明は前記のような問題を解決するもの
であり、その目的とするところは、表側または裏側のい
ずれでも回路基板へ実装でき、すなわち、テーピング加
工してまたはバルクによるいずれの方法による供給も可
能にし、また、一次方向および二次方向の分割時に絶縁
基板、表裏電極膜およびコート膜のバリや欠けの発生を
抑制でき、しかも寸法(長さ方向および幅方向)の仕上
がり精度が安定する、小型化が可能なチップ形抵抗器お
よびその製造方法を提供することにある。
【0013】また、本発明の他の目的は、表裏電極膜範
囲が均一に確保でき、セルフアライメント効果が発揮で
きるとともに、表裏電極面上の平坦性が確保されツーム
ストン現象の発生を抑制でき、さらにチップ形抵抗器の
各製造工程における供給シュートでの搬送を円滑にして
製造効率を向上できるとともに、テーピング加工供給方
式におけるキャビティからのチップ形抵抗器の、実装機
ノズルによる吸着取り出しを容易にできるチップ形抵抗
器およびその製造方法を提供することにある。
【0014】
【課題を解決するための手段】前記目的達成のため、請
求項1の発明にかかるチップ形抵抗器は、矩形状に区画
された絶縁基板の裏側の左右両端部に位置するように、
該絶縁基板の左右の両端および前後両端までの領域に形
成された裏電極膜と、前記絶縁基板の表側の左右両端部
に位置するように、該絶縁基板の左右両端および前後両
端からそれぞれ所定距離離間した位置までの領域に形成
された表電極膜下層と、該表電極膜下層どうしを接続
し、これらの一部を覆う抵抗体膜と、該抵抗体膜を前記
絶縁基板の前後両端まで覆うアンダーコート膜と、該ア
ンダーコート膜の上から前記抵抗体膜の抵抗値調整のた
めに刻設されるトリミング溝と、前記絶縁基板の前後両
端まで、または一部が前記絶縁基板の前後両端まで、前
記アンダーコート膜およびトリミング溝を覆うオーバー
コート膜と、前記絶縁基板の左右両端および前後両端ま
で、前記表電極膜下層を覆う表電極膜上層と、前記絶縁
基板の左右端面を覆うように、または該左右端面を覆う
前記裏電極膜および表電極膜上層の各一部とに重畳する
ように形成されたスパッタ工法による端面電極膜とを有
し、前記裏電極膜、表電極膜上層および端面電極膜を電
極めっき膜で覆うことを特徴とする。
【0015】また、請求項2の発明にかかるチップ形抵
抗器は、前記裏電極膜および表電極膜下層を導電性のメ
タルグレーズ系の膜とし、前記表電極膜上層を導電性レ
ジン系の膜とし、前記アンダーコート膜をガラス系の膜
とし、前記オーバーコート膜をレジン系の膜とすること
を特徴とする。
【0016】また、請求項3の発明にかかるチップ形抵
抗器の製造方法は、矩形状に区画するように一次方向お
よび二次方向の分割スリッドが表裏面に刻設された絶縁
基板の裏面に、前記一次方向および二次方向の分割スリ
ッドを跨いで裏電極膜を形成する裏電極膜形成工程と、
前記絶縁基板の表面に、前記一次方向の分割スリッドを
跨ぎ、かつ前記二次方向の分割スリッドから離間するよ
うに表電極膜下層を形成する表電極膜下層形成工程と、
該表電極膜下層どうしを接続し、これらの一部を覆う抵
抗体膜を形成する抵抗体膜形成工程と、前記抵抗体膜を
覆うように、前記二次方向の分割スリッドを跨いでアン
ダーコート膜を形成するアンダーコート膜形成工程と、
前記アンダーコート膜上から前記抵抗体膜の抵抗値調整
のためのトリミング溝を刻設するトリミング溝刻設工程
と、前記アンダーコート膜とトリミング溝を覆うよう
に、前記絶縁基板の二次方向の分割スリッドを跨ぐか、
または前記絶縁基板の二次方向の分割スリッドの一部を
跨いでオーバーコート膜を形成するオーバーコート膜形
成工程と、前記表電極膜下層を被うように、前記絶縁基
板の一次方向および二次方向の分割スリッドを跨いで表
面電極膜上層を形成する表面電極膜上層形成工程と、前
記裏電極膜または/および前記表電極膜下層、表電極膜
上層、アンダーコート膜、オーバーコート膜を、前記絶
縁基板の一次方向の分割スリッドに沿って分断する分断
工程と、前記絶縁基板を一次方向の分割スリッドに沿っ
て、機械敵応力を利用して短冊状に分割する絶縁基板分
割工程と、前記絶縁基板の左右端面を覆うように、また
はその左右端面を覆い、前記裏電極膜および表電極膜上
層の一部に重畳するように、スパッタ工法により端面電
極膜を形成する端面電極膜形成工程と、前記絶縁基板を
二次方向の分割スリッドに沿って機械的応力を利用して
チップ状に分割するチップ状分割工程と、前記裏電極
膜、表電極膜上層および端面電極膜を覆うように電極め
っき膜を形成する電極めっき膜形成工程とを実行するこ
とを特徴とする。
【0017】また、請求項4の発明にかかるチップ形抵
抗器の製造方法は、前記裏電極膜および表電極膜下層を
導電性のメタルグレーズ系の膜とし、前記表電極膜上層
を導電性レジン系の膜とし、前記アンダーコート膜をガ
ラス系の膜とし、前記オーバーコート膜をレジン系の膜
とし、前記裏電極膜、表電極膜下層、表電極膜上層、ア
ンダーコート膜およびオーバーコート膜の各形成工程の
いずれかに続いて、レーザ工法によって一次方向二次方
向の分割スリッドをなぞるように裏電極膜のみの分断を
行うことを特徴とする。
【0018】また、請求項5の発明にかかるチップ形抵
抗器の製造方法は、前記裏電極膜、表電極膜下層および
表電極膜上層をメタルグレーズ系の膜とし、前記アンダ
ーコート膜およびオーバーコート膜をガラス系の膜と
し、前記オーバーコート膜の形成工程に続いて、レーザ
工法によって一次方向二次方向の分割スリッドをなぞる
ように前記裏面電極膜、表電極膜下層、表電極膜上層、
アンダーコート膜およびオーバーコート膜の分断を行う
ことを特徴とする。
【0019】
【発明の実施の形態】以下、本発明の実施の一形態を詳
細に説明する。まず、本発明の抵抗チップの製造方法を
概念的に述べる。まず、96%以上のアルミナを含有
し、かつ表裏面に一次方向および二次方向の分割スリッ
ドが入った絶縁基板を用意し、これの裏面に、Agまた
はAg・Pd系のグレーズで印刷をし、これを約850
℃で焼成して8〜12μmの膜厚の裏面電極を形成す
る。ここでは、一次方向および二次方向の分割スリッド
を跨いで、スクリーン印刷を行う。次に、絶縁基板の表
面にAg・Pd系グレーズで印刷を行い、約850℃で
焼成して表電極膜下層を形成する。このとき、一次方向
および二次方向の分割スリッドから離間してスクリーン
印刷を行う。
【0020】次に、一対の表電極膜下層にRuO2 系グ
レーズにより抵抗体膜の両端をスクリーン印刷にて接続
し、これを約850℃で焼成し、その抵抗体膜の上に、
硼珪酸鉛ガラスを二次方向の分割スリッドを跨いでスク
リーン印刷して、アンダーコート膜としてこれを約60
0℃で焼成する。続いて、このアンダーコート膜上から
レーザ工法により抵抗値調整のためのトリミングを行
い、その上にエポキシ系樹脂塗料を二次方向の分割スリ
ットから離間して、アンダーコート膜を覆うようにスク
リーン印刷を行った後、約200℃で硬化させてオーバ
ーコート膜とする。また、この外のオーバーコート膜と
して、硼珪酸鉛ガラスを二次方向の分割スリッドの一部
または全部を跨いで、アンダーコート膜を覆うようにス
クリーン印刷して、約600℃で焼成したものとしても
よい。
【0021】続いて、表電極膜下層に重なるように、フ
ェノール系導電性樹脂塗料を一次方向および二次方向の
分割スリッドを跨いでスクリーン印刷し、約200℃で
硬化させて表電極膜上層を形成する。なお、前記オーバ
ーコート膜として前記硼珪酸ガラスを用いた場合には、
この表電極膜上層をAg系またはAg・Pd系グレーズ
を用い、一次方向および二次方向の分割スリッドを跨い
で表電極膜下層上からスクリーン印刷をし、これを60
0℃で焼成して、膜厚8〜12μmの表電極膜上層を形
成する。
【0022】このような表電極膜上層の形成後は、レー
ザ工法によって絶縁基板の一次方向および二次方向の分
割スリッドをなぞるように裏電極膜を分断し、続いて、
レーザ工法により前記一次方向および二次方向の分割ス
リッドをなぞるように、前記アンダーコート膜およびオ
ーバーコート膜、さらには表電極膜を分断する。そし
て、端面電極形成に伴う表電極膜上層および裏電極膜の
一部重畳部分を確保するように、マスキングレジストを
塗布した後、絶縁基板を一次方向の分割スリッドに沿っ
て短冊状にブレークする。そして、その上にスパッタ法
によって、Cr薄膜およびNi膜を形成し、前記マスキ
ングレジストを除去し、絶縁基板を二次方向の分割スリ
ッドでブレークして、個々のチップ状に分割し、最後に
Niめっき膜とSn系めっきまたはSn・Pbめっき膜
を電極めっき膜として施すことにより、チップ形抵抗器
を得る。
【0023】図4、図5および図6は前記裏電極膜の分
断溝を示し、11は裏電極膜の一次方向の分割スリッド
に沿った分断溝、12は裏電極膜の二次方向の分割スリ
ッドに沿った分断溝、13は絶縁基板上の二次方向の分
割スリッドである。また、図7、図8および図9は前記
表電極膜、アンダーコート膜、オーバーコート膜の分断
した例を示し、14は一次方向の分割スリッドに沿った
レーザ分断溝、15は二次方向の分割スリッドに沿った
レーザ分断溝である。なお、前記分断を行うためのレー
ザ工法では、レーザトリマーやレーザスクライバのいず
れを使用してもよい。裏電極膜の分断工程は、裏電極膜
形成後、表電極膜下層形成後、抵抗体膜形成後、アンダ
ーコート膜形成後、トリミング溝形成後、オーバーコー
ト膜形成後および表電極膜上層形成後のいずれかに行う
ことができる。また、レーザー工法による膜の分断は、
本実施の形態に示すように表電極上層膜とオーバコート
の材料によって適宜選択できる。
【0024】次に、チップ単位で見た本発明のチップ抵
抗器およびその製造工程を、図1(a)〜(m)につい
て説明する。まず、図1(a)に示すように、矩形状に
区画された絶縁基板1の裏側の左右両端部に位置するよ
うに、該絶縁基板1の左右両端および前後両端までの領
域に裏電極膜2を形成する。一方、前記絶縁基板1の表
側の左右両端部に位置するように、該絶縁基板1の左右
両端および前後両端からそれぞれ所定距離離間した位置
までの領域に、図1(b)に示すような表電極膜下層3
を形成する。そして、図1(c)に示すように、前記の
左右両端部の表電極膜下層3どうしを、これらの一部に
重なるように抵抗体膜4により接続し、さらにその抵抗
体膜4を前記絶縁基板1の前後両端までアンダーコート
膜5にて図1(d)に示すように覆う。また、このアン
ダーコート膜5の上から前記抵抗体膜4の抵抗値調整の
ために、図1(e)に示すようなトリミング溝6を刻設
して、図1(f)に示すように前記絶縁基板1の前後両
端まで、または図1(g)に示すように一部が前記絶縁
基板1の前後両端に至るまで、前記アンダーコート膜5
およびトリミング溝6をオーバーコート膜7aまたは7
bにより覆う。
【0025】さらに、図1(h)または(i)に示すよ
うに、前記絶縁基板1の左右両端および前後両端まで、
前記表電極膜下層3を表電極膜上層8により覆い、前記
絶縁基板1の左右端面を覆うように、または該左右端面
を覆い、かつ前記裏電極膜2および表電極膜上層8の一
部に重畳するように、図1(j)または図1(k)に示
すようにスパッタ工法による端面電極膜9を形成し、最
後に、図1(l)または(m)に示すように、前記裏電
極膜2、表電極膜上層8および端面電極膜9を電極めっ
き膜10により覆うようにしてチップ抵抗器を形成す
る。図2および図3はこのような工程を経て製造された
チップ抵抗器の正面断面図および図2のDーD線におけ
る側面断面図であり、図2は図1(l)又は(m)のB
−B線の断面図、図3は図2のD−D線の断面図であ
る。
【0026】従って、このようにして製造されるチップ
形抵抗器は、裏電極膜2および表電極膜上層8の一部に
重畳されたスパッタ膜としての端面電極膜9が、これら
の各電極膜上で不均一な段差の発生を抑制し、特に微小
寸法を有するチップ形抵抗器にあっては、回路基板1上
のランドとのはんだ溶融の際に、はんだの濡れ応力によ
って生じるツームストン現象(チップ立ち)の発生を抑
制することができる。
【0027】また、表電極膜を表電極膜下層3と表電極
膜上層8との二層とし、表電極膜下層3を一次方向およ
び二次方向の分割スリッドから離間して形成し、表電極
膜上層8は一次方向および二次方向の分割スリッドまで
形成することによって、電気的接続の信頼性が確保され
る。裏電極膜2も一次方向および二次方向の分割スリッ
ドまで形成しているので、チップ形抵抗器の表裏面に拘
らず実装に適し、広い範囲の表裏電極膜と表裏電極面上
の平坦性を確保することができる。さらに、セルフアラ
イメント効果にも寄与し、回路基板実装の際の位置ずれ
も抑制できる。
【0028】さらに、レーザ工程工法による裏電極膜2
または表電極膜3、8および各コート膜7a、7bの分
断を採用することにより、一次方向および二次方向の分
割スリッドに沿った機械的応力による絶縁基板の分割時
に、裏電極膜2または表電極膜3、8およびコート膜7
a、7bにバリや欠けが発生するのを抑制でき、分割ス
リッドに入り込んだ膜材を昇華させることで、機械的応
力による絶縁基板1の分割の際に刻設された絶縁基板の
分割スリッドを有効に活用でき、絶縁基板1の良好な分
割面の仕上がりおよび寸法精度の向上を確保できる。
【0029】なお、前記導電性樹脂系塗料の表電極膜上
層を二次方向の分割スリッドの一部を跨ぎ、かつ一部か
ら離間して形成する場合には、表電極膜3、8およびコ
ート膜7a、7bのレーザによる分割が不要となり、工
程の簡略化が可能となる。
【0030】また、前記のような絶縁基板の良好な分割
面の仕上がりおよび寸法精度の向上によって、チップ形
抵抗器の各製造工程における供給シュートでの搬送が円
滑になり、製造効率が向上するとともに、テーピング加
工供給方式におけるキャビティからのチップ形抵抗器の
実装機ノズルによる吸着取り出しが容易になる。
【0031】
【発明の効果】以上のように、本発明によれば、チップ
形抵抗器の表側または裏側のいずれも回路基板への実装
が可能であり、テーピング加工およびバルクのいずれの
方法による供給も可能になるほか、一次方向および二次
方向のブレーク時における絶縁基板、表裏電極膜および
コート膜のバリや欠けが抑制され、かつ、チップ形抵抗
器の長さ方向、幅方向の仕上がり精度が安定化し、小形
化が可能になるという効果が得られる。
【0032】また、表裏電極膜の領域の厚みの均一性が
確保できて、セルフアライメント効果を発揮でき、また
平坦性が確保されることで、ツームストン現象の発生を
抑制できるという効果が得られる。さらに、各製造工程
におけるチップ形抵抗器の供給シュートでの流れが円滑
に進むとともに、テーピング加工供給方式でのキャビテ
ィからのチップ形抵器の実装器ノズルによる吸着取り出
しが容易になるなどの効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の一形態によるチップ形抵抗器の
製造工程を示す説明図である。
【図2】図1に示すチップ形抵抗器の縦断面図である。
【図3】図2のD−D線における断面図である。
【図4】本発明における絶縁基板上の裏電極膜の分断構
造を示す要部の平面図である。
【図5】図4のE−E線における縦断面図である。
【図6】図4のF−F線における縦断面図である。
【図7】本発明における絶縁基板上の表電極膜およびコ
ート膜の分断構造を示す要部の平面図である。
【図8】図7のH−H線における縦断面図である。
【図9】図7のJ−J線における縦断面図である。
【図10】従来のチップ形抵抗器の製造工程を示す説明
図である。
【図11】従来のチップ形抵抗器を示す縦断面図であ
る。
【図12】図11のC−C線における縦断面図である。
【図13】従来の他の例のチップ形抵抗器における前記
C−C線対応部位での縦断面図である。
【符号の説明】
1 絶縁基板 2 裏電極膜 3 表電極膜下層 4 抵抗体膜 5 アンダーコート膜 6 トリミング溝 7 オーバーコート膜 8 表電極膜上層 9 端面電極膜 10 電極めっき膜 13 二次方向の分割スリッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 矩形状に区画された絶縁基板の裏側の左
    右両端部に位置するように、該絶縁基板の左右の両端お
    よび前後両端までの領域に形成された裏電極膜と、前記
    絶縁基板の表側の左右両端部に位置するように、該絶縁
    基板の左右両端および前後両端からそれぞれ所定距離離
    間した位置までの領域に形成された表電極膜下層と、該
    表電極膜下層どうしを接続して、これらの一部を覆う抵
    抗体膜と、該抵抗体膜を前記絶縁基板の前後両端まで覆
    うアンダーコート膜と、該アンダーコート膜の上から前
    記抵抗体膜の抵抗値調整のために刻設されるトリミング
    溝と、前記絶縁基板の前後両端まで、または一部が前記
    絶縁基板の前後両端まで前記アンダーコート膜およびト
    リミング溝を覆うオーバーコート膜と、前記絶縁基板の
    左右両端および前後両端まで、前記表電極膜下層を覆う
    表電極膜上層と、前記絶縁基板の左右端面、または該左
    右端面と前記裏電極膜および表電極膜上層の各一部に重
    畳するようにスパッタ工法により形成した端面電極膜
    と、前記裏電極膜、表電極膜上層および端面電極膜を覆
    う電極めっき膜とを備えたことを特徴とするチップ形抵
    抗器。
  2. 【請求項2】 前記裏電極膜および表電極膜下層が導電
    性のメタルグレーズ系の膜であり、前記表電極膜上層が
    導電性レジン系の膜であり、前記アンダーコート膜がガ
    ラス系の膜であり、前記オーバーコート膜がレジン系の
    膜であることを特徴とする請求項1に記載のチップ形抵
    抗器。
  3. 【請求項3】 矩形状に区画するように一次方向および
    二次方向の分割スリッドが表裏面に刻設された絶縁基板
    の裏面に、前記一次方向および二次方向の分割スリッド
    を跨いで裏電極膜を形成する裏電極膜形成工程と、前記
    絶縁基板の表面に、前記一次方向の分割スリッドを跨
    ぎ、かつ前記二次方向の分割スリッドから離間するよう
    に表電極膜下層を形成する表電極膜下層形成工程と、該
    表電極膜下層どうしを接続し、これらの一部を覆う抵抗
    体膜を形成する抵抗体膜形成工程と、前記抵抗体膜を覆
    うように、前記二次方向の分割スリッドを跨いでアンダ
    ーコート膜を形成するアンダーコート膜形成工程と、前
    記アンダーコート膜上から前記抵抗体膜の抵抗値調整の
    ためのトリミング溝を刻設するトリミング溝刻設工程
    と、前記アンダーコート膜とトリミング溝を覆うよう
    に、前記絶縁基板の二次方向の分割スリッドを跨ぐか、
    または前記絶縁基板の二次方向の分割スリッドの一部を
    跨いでオーバーコート膜を形成するオーバーコート膜形
    成工程と、前記表電極膜下層を被うように、前記絶縁基
    板の一次方向および二次方向の分割スリッドを跨いで表
    面電極膜上層を形成する表面電極膜上層形成工程と、前
    記裏電極膜または/および前記表電極膜下層、表電極膜
    上層、アンダーコート膜、オーバーコート膜を、前記絶
    縁基板の一次方向の分割スリッドに沿って分断する分断
    工程と、前記絶縁基板を一次方向の分割スリッドに沿っ
    て、機械敵応力を利用して短冊状に分割する絶縁基板分
    割工程と、前記絶縁基板の両端面を覆うように、または
    該左右端面を覆い前記裏電極膜および表電極膜上層の各
    一部に重畳するように、スパッタ工法により端面電極膜
    を形成する端面電極膜形成工程と、前記絶縁基板を二次
    方向の分割スリッドに沿って機械的応力を利用してチッ
    プ状に分割するチップ状分割工程と、前記裏電極膜、表
    電極膜上層および端面電極膜を覆うように電極めっき膜
    を形成する電極めっき膜形成工程とを実行することを特
    徴とするチップ形抵抗器の製造方法。
  4. 【請求項4】 前記裏電極膜および表電極膜下層を導電
    性のメタルグレーズ系の膜とし、前記表電極膜上層を導
    電性レジン系の膜とし、前記アンダーコート膜をガラス
    系の膜とし、前記オーバーコート膜をレジン系の膜と
    し、前記裏電極膜、表電極膜下層、表電極膜上層、アン
    ダーコート膜およびオーバーコート膜の各形成工程のい
    ずれかに続いて、レーザ工法による裏電極膜のみの分断
    を行うことを特徴とする請求項3に記載のチップ形抵抗
    器の製造方法。
  5. 【請求項5】 前記裏電極膜、表電極膜下層および表電
    極膜上層をメタルグレーズ系の膜とし、前記アンダーコ
    ート膜およびオーバーコート膜をガラス系の膜とし、前
    記オーバーコート膜の形成工程に続いて、レーザ工法に
    よる前記裏面電極膜、表電極膜下層、表電極膜上層、ア
    ンダーコート膜およびオーバーコート膜の分断を行うこ
    とを特徴とする請求項3に記載のチップ形抵抗器の製造
    方法。
JP2001029323A 2001-02-06 2001-02-06 チップ形抵抗器の製造方法 Expired - Lifetime JP4504577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001029323A JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001029323A JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2002231503A true JP2002231503A (ja) 2002-08-16
JP4504577B2 JP4504577B2 (ja) 2010-07-14

Family

ID=18893685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001029323A Expired - Lifetime JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4504577B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091140A (ja) * 2009-10-21 2011-05-06 Koa Corp 基板内蔵用チップ抵抗器およびその製造方法
JP2019153712A (ja) * 2018-03-05 2019-09-12 ローム株式会社 チップ抵抗器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600216A (zh) * 2019-07-19 2019-12-20 丽智电子(南通)有限公司 一种厚膜电阻的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144203A (ja) * 1990-10-05 1992-05-18 Aoi Denshi Kk チップ抵抗器の製造方法
JPH0774007A (ja) * 1993-06-29 1995-03-17 Kyocera Corp 固定抵抗器の製造方法
JPH08236325A (ja) * 1996-01-16 1996-09-13 Hokuriku Electric Ind Co Ltd チップ抵抗器の製造方法
JP2000269010A (ja) * 1999-03-15 2000-09-29 Kamaya Denki Kk チップ抵抗器の製造方法及びチップ抵抗器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144203A (ja) * 1990-10-05 1992-05-18 Aoi Denshi Kk チップ抵抗器の製造方法
JPH0774007A (ja) * 1993-06-29 1995-03-17 Kyocera Corp 固定抵抗器の製造方法
JPH08236325A (ja) * 1996-01-16 1996-09-13 Hokuriku Electric Ind Co Ltd チップ抵抗器の製造方法
JP2000269010A (ja) * 1999-03-15 2000-09-29 Kamaya Denki Kk チップ抵抗器の製造方法及びチップ抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091140A (ja) * 2009-10-21 2011-05-06 Koa Corp 基板内蔵用チップ抵抗器およびその製造方法
JP2019153712A (ja) * 2018-03-05 2019-09-12 ローム株式会社 チップ抵抗器
JP7117114B2 (ja) 2018-03-05 2022-08-12 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP4504577B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
CN101271750B (zh) 电子器件及其制造方法
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP2002231503A (ja) チップ形抵抗器およびその製造方法
US4756928A (en) Method of forming electrodes of an electronic component of chip type for connecting to the external
JP2002231505A (ja) チップ形抵抗器およびその製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP4522226B2 (ja) 電子部品素子の実装方法及び電子装置の製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JP3447728B2 (ja) チップ抵抗器
JP4077854B2 (ja) 電子部品
JPH01283809A (ja) チップ形電子部品
JP3955047B2 (ja) 電子部品
JP2806802B2 (ja) チップ抵抗器
JP3297642B2 (ja) チップ抵抗器
JP3659432B2 (ja) 電子部品の製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
CN115472360A (zh) 晶片零件
JPS607363B2 (ja) チツプ抵抗部品の製造方法
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法
JP2866808B2 (ja) チップ抵抗器の製造方法
JP4109645B2 (ja) チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4504577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term