[go: up one dir, main page]

JP2002190517A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002190517A
JP2002190517A JP2000387408A JP2000387408A JP2002190517A JP 2002190517 A JP2002190517 A JP 2002190517A JP 2000387408 A JP2000387408 A JP 2000387408A JP 2000387408 A JP2000387408 A JP 2000387408A JP 2002190517 A JP2002190517 A JP 2002190517A
Authority
JP
Japan
Prior art keywords
insulating film
connection hole
forming
layer
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000387408A
Other languages
English (en)
Inventor
Tamao Takase
珠生 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000387408A priority Critical patent/JP2002190517A/ja
Publication of JP2002190517A publication Critical patent/JP2002190517A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】接続孔の底部に段差部を生じても接続孔の内面
を覆うバリアメタルの段差切れを生じないＣｕ多層配線
を具備する半導体装置を提供する。 【解決手段】層間絶縁膜に形成される接続孔の底部にお
いて、拡散防止絶縁膜の開口部に露出した下層配線金属
の上面を覆うように金属層を形成し、接続孔の底部にお
ける拡散防止絶縁膜開口部の横広がりにより生じる段差
を実質的に小さくすることにより、接続孔の内面を覆う
バリアメタルの段差切れによる下層配線金属の層間絶縁
膜への拡散を防止することができる。また、拡散防止絶
縁膜の開口部に生じる段差部を埋め込むように、電気伝
導度が高く、かつ、下層配線金属の拡散防止効果の高い
金属層を厚く形成することにより、下層配線金属の層間
絶縁膜への拡散を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の多層配
線技術に係り、特に微細化に適した低抵抗の銅（Ｃｕ）
等を用いた高性能半導体装置の多層配線に使用されるも
のである。
【０００２】
【従来の技術】従来の高集積化半導体装置には、主とし
てアルミニウムの多層配線技術が用いられてきたが、近
年半導体装置の微細化、高性能化の要求が高まるに従
い、配線の多層化、低抵抗化の傾向がさらに進み、アル
ミニウムに比べて抵抗の低いＣｕ等の多層配線が用いら
れるようになった。
【０００３】しかし、Ｃｕはシリコン酸化膜中に拡散し
易い金属元素であるため、後処理としての熱処理工程に
おいてシリコン酸化膜からなる層間絶縁膜中に拡散し、
さらに半導体装置の電界印加時に拡散してリーク電流を
生じる原因となっていた。シリコン酸化膜中にＣｕが拡
散すればシリコン酸化膜からなる層間絶縁膜の比誘電率
が増加して半導体装置の高速動作に悪影響を及ぼし、ま
た、Ｃｕがゲート酸化膜に拡散すればＭＯＳトランジス
タのしきい値電圧が変動し、ゲート絶縁膜の信頼性が低
下する。このため、Ｃｕ拡散を抑制する金属化合物から
なるバリアメタルを用いてＣｕ配線の周囲を覆い、ま
た、トップバリアと呼ばれる拡散防止絶縁膜をＣｕ配線
間に設けるＣｕ多層配線構造が提案されてきた。
【０００４】次に、図１１、図１２を用いて、従来のＣ
ｕ多層配線構造とその問題点について説明する。図１１
（ａ）は、２層Ｃｕ配線の形成工程における問題点を示
す図である。図１１（ａ）に示す多層配線構造は、半導
体基板１０１と、半導体基板１０１に形成されたＭＯＳ
トランジスタ等の能動素子１０２と、層間絶縁膜１０３
と、層間絶縁膜１０３上に埋め込まれ、底面及び側面が
拡散防止バリアメタル１０４で覆われた第１層Ｃｕ配線
１０５と、拡散防止絶縁膜１０６と、層間絶縁膜１０７
と、第１層Ｃｕ配線１０５の上面に達する接続孔１０８
と、底部に接続孔１０８の開口部を備える第２層Ｃｕ配
線の配線溝１０９と、前記接続孔１０８の底面（第１層
Ｃｕ配線１０５の上面）及び側面、前記配線溝１０９の
底面及び側面、及び前記層間絶縁膜１０７の上面を覆う
ように形成された拡散防止バリアメタル１１０から構成
される。
【０００５】図１１（ｂ）は図１１（ａ）における破線
の囲み１１１の部分拡大図である。図１１（ｂ）に拡散
防止バリアメタル１１０による接続孔１０８の底面及び
側面の被覆状態が示されている。以下、接続孔及び配線
溝の形成工程に含まれる従来の問題点について詳細に説
明する。
【０００６】層間絶縁膜１０７に接続孔１０８及び配線
溝１０９を形成するには、例えば、先ずリソグラフィを
用いて接続孔のパターンを形成し、反応性イオンエッチ
ングＲＩＥ(Reactive Ion Etching）を用いて層間絶縁
膜１０７に接続孔１０８を形成し、リソグラフィ及びＲ
ＩＥ法を用いて配線溝１０９を形成する。次に接続孔１
０８の底部に露出した拡散防止絶縁膜１０６（トップバ
リア）をＲＩＥ法を用いて開口する。このとき、拡散防
止絶縁膜１０６はサイドエッチングを伴いながらエッチ
ングが進行するため、拡散防止絶縁膜の開口部１０８ａ
は図１１（ｂ）に示すように層間絶縁膜１０７の接続孔
１０８よりも広がった形状になる。
【０００７】次に、スパッタリング法を用いてバリアメ
タル１１０を接続孔１０８の内面に堆積すれば、接続孔
１０８の底部において拡散防止絶縁膜１０６が後退して
いるため、段差部１０８ｂにはバリアメタル１１０が付
着せず、バリアメタル１１０の段差切れを生じる。段差
部１０８ｂが小さい場合にはバリアメタル１１０の段差
切れは生じないが、段差部１０８ｂにおけるバリアメタ
ル１１０の厚さは極めて薄くなる。
【０００８】次に、図１２（ａ）に示すように、内面に
バリアメタル１１０が形成された接続孔１０８及び第２
層Ｃｕ配線の配線溝１０９に、第１、第２層Ｃｕ配線を
互いに接続するコンタクトプラグ、及び第２層Ｃｕ配線
の材料となる一続きのＣｕ１１２を充填する。Ｃｕ１１
２が充填されたコンタクトプラグ底部における破線の囲
み１１１の部分拡大図を図１２（ｂ）に示す。
【０００９】先に図１１（ｂ）を用いて説明したよう
に、図１２（ｂ）の段差部１０８ｂにおいて、接続孔１
０８に充填されたＣｕ１１２と層間絶縁膜１０７とが直
接、又は極めて薄いバリアメタル１１０を介して接続さ
れるので、Ｃｕが層間絶縁膜１０７に侵入し、第１、第
２層Ｃｕ配線の配線層間リーク電流や同一配線層内の配
線間リーク電流を発生させる。また、層間絶縁膜１０７
に進入したＣｕは誘電率の上昇を招いたり、さらにＣｕ
が広範囲に拡散してＭＯＳトランジスタの特性変動や信
頼性の低下を生じる原因になっていた。
【００１０】
【発明が解決しようとする課題】上記したように従来の
Ｃｕ多層配線を備える半導体装置は、拡散防止絶縁膜
（トップバリア）に下層配線と接続する開口部を形成す
る際、サイドエッチングにより開口部の横広がりによる
段差部を生じ、接続孔の内面を覆うバリアメタルの段差
切れが発生するという問題があった。このため、バリア
メタルを介して接続孔の内部を充填するＣｕが層間絶縁
膜に侵入し、半導体装置の性能や信頼性を低下させると
いう問題があった。
【００１１】本発明は上記の問題点を解決すべくなされ
たもので、接続孔の底部において拡散防止絶縁膜の横広
がりによる段差部を生じても、接続孔の内面を覆うバリ
アメタルの段差切れを生じない、多層配線を具備する高
性能、高信頼性の半導体装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明の多層配線を備え
る半導体装置は、層間絶縁膜に形成される接続孔の底部
において、拡散防止絶縁膜の開口部に露出した下層Ｃｕ
配線をなすＣｕの上面を覆うように金属層を形成し、拡
散防止絶縁膜の開口部に生じる段差を実質的に埋めるこ
とにより、接続孔の内面を覆うバリアメタルの段差切れ
を回避することを特徴とする。また、拡散防止絶縁膜の
開口部に生じる段差部を完全に埋め込むように、電気伝
導度が高くＣｕ拡散防止効果の高い金属層を厚く形成す
ることにより、段差部におけるＣｕ拡散を回避すること
を特徴とする。
【００１３】具体的には本発明の多層配線を備える半導
体装置は、半導体基板上に形成された第１層配線と、第
１層配線上に形成された拡散防止絶縁膜と、拡散防止絶
縁膜上に形成された層間絶縁膜と、層間絶縁膜上に形成
された第２層配線と、拡散防止絶縁膜及び層間絶縁膜を
介して、第１層配線及び第２層配線を互いに接続する接
続孔と、接続孔の底部で第１層配線の上面に接するよう
に拡散防止絶縁膜の厚さ未満に形成された金属層と、少
なくとも金属層の上面及び前記接続孔の内面に露出した
層間絶縁膜の表面を覆う一続きのバリアメタルと、バリ
アメタルで覆われた接続孔の内部を満たすコンタクトプ
ラグとを具備することを特徴とする。好ましくは前記金
属層の材料としてＣｕ、タングステン（Ｗ）、白金（Ｐ
ｔ）及びニッケル（Ｎｉ）のいずれか１つを用いること
を特徴とする。
【００１４】また、本発明の多層配線を備える半導体装
置は、金属層としてＷのように電気伝導度が高くＣｕ拡
散防止効果の高い材料を用い、接続孔の底部で第１層配
線の上面に接するように拡散防止絶縁膜の厚さ以上接続
孔の深さの１／２以下に形成された第１層配線をなす金
属材料の拡散防止用金属層と、少なくとも金属層の上面
及び接続孔の内面に露出した層間絶縁膜の表面を覆う一
続きのバリアメタルと、バリアメタルで覆われた接続孔
の内部を満たすコンタクトプラグとを具備することを特
徴とする。
【００１５】本発明の多層配線を備える半導体装置の製
造方法は、半導体基板上に第１層配線を形成する工程
と、第１層配線上に拡散防止絶縁膜を形成する工程と、
拡散防止絶縁膜上に層間絶縁膜を形成する工程と、拡散
防止絶縁膜及び層間絶縁膜に対して第１層配線を上層配
線と接続するための接続孔を形成する工程と、接続孔の
底部で第１層配線の上面に接するように、かつ拡散防止
絶縁膜の厚さ未満に金属層を形成する工程と、少なくと
も金属層の上面及び接続孔の内面に露出した層間絶縁膜
の表面を覆う一続きのバリアメタルを形成する工程と、
バリアメタルで覆われた接続孔の内部を満たすコンタク
トプラグを形成する工程とを具備することを特徴とす
る。好ましくは金属層の材料としてＣｕ、Ｗ、Ｐｔ、及
びＮｉのいずれか１つを用いることを特徴とする。
【００１６】また、金属層を形成する工程は、金属層と
してＷのように電気伝導度が高くＣｕ拡散防止効果の高
い材料を用い、接続孔の底部で第１層配線の上面に接す
るように、かつ拡散防止絶縁膜の厚さ以上接続孔の深さ
の１／２以下に、第１層配線をなす金属材料の拡散防止
用金属層を形成する工程と、少なくとも金属層の上面及
び接続孔の内面に露出した層間絶縁膜の表面を覆う一続
きのバリアメタルを形成する工程と、バリアメタルで覆
われた接続孔の内部を満たすコンタクトプラグを形成す
る工程とを具備することを特徴とする。好ましくはこれ
らの金属層を形成する工程は、無電解メッキか又は選択
ＣＶＤによることを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１乃至図９は、本発明の
第１の実施の形態に係る多層配線を備える半導体装置の
製造工程を示す図である。
【００１８】図１に示すように、半導体基板１の上に能
動素子２が形成される。図１では、能動素子２の一例と
して素子分離領域２１とソース／ドレイン領域２２とゲ
ート電極２３からなるＭＯＳＦＥＴが示されている。能
動素子２が形成された半導体基板１の上面に層間絶縁膜
３を堆積し、層間絶縁膜３に第１層Ｃｕ配線の配線溝を
形成する。この配線溝の内面に例えば窒化タンタル（Ｔ
ａＮ）からなるＣｕ拡散防止バリアメタル４を形成し、
Ｃｕ５を埋め込むことにより第１層Ｃｕ配線を形成す
る。
【００１９】図１に示すＴａＮバリアメタル４とＣｕ５
からなる第１層Ｃｕ配線を形成する工程は、ＴａＮ膜と
Ｃｕ膜を全面に堆積し、化学的機械研磨（ＣＭＰ; Chem
icalMechanical Polish）を用いて層間絶縁膜３の上に
堆積したＴａＮ膜とＣｕ膜を除去することにより表面を
平坦化し、配線溝にのみＴａＮとＣｕとを残すことによ
り行われる。
【００２０】しかし、本発明において、第１層配線は必
ずしも図１に示すようなＣｕ埋め込み配線である必要は
なく、層間絶縁膜上に金属膜を堆積し、通常のリソグラ
フィとＲＩＥを用いてパターン形成したものであっても
よい。また、第１層配線の金属材料は必ずしもＣｕであ
る必要はなく、他の金属を配線材料として用いても同様
に本発明の主要部をなす以下の工程を進めることができ
る。
【００２１】次に、図２に示すように、例えばプラズマ
エンハンスト化学的気相成長法(Plasma Enhanced Chemi
cal Vapor Deposition)を用いてシリコン窒化膜（以
下、プラズマ窒化膜と呼ぶ）からなる拡散防止絶縁膜６
を堆積する。次に、図３に示すように、プラズマエンハ
ンスト化学的気相成長法を用いてシリコン酸化膜（以
下、プラズマ酸化膜と呼ぶ）からなる層間絶縁膜７を堆
積する。
【００２２】次に、図４（ａ）に示すように、プラズマ
酸化膜からなる層間絶縁膜７に接続孔８と配線溝９を形
成する。例えば、リソグラフィとＲＩＥを用いて層間絶
縁膜７に接続孔８を形成し、再度リソグラフィとＲＩＥ
を用いて底面に接続孔８の開口部を備える配線溝９（デ
ュアルダマシン構造）を形成する。この接続孔８と配線
溝９からなるデュアルダマシン構造の底部には、図４
（ｂ）に示すように、プラズマ窒化膜からなる拡散防止
絶縁膜６が露出される。
【００２３】次に、図５（ａ）に示すように、第１層配
線として埋め込まれたＣｕ５とのコンタクトをとるた
め、ＲＩＥを用いてプラズマ窒化膜からなる拡散防止絶
縁膜６を開口する。拡散防止絶縁膜６の開口部近傍の拡
大図を図５（ｂ）に示す。拡散防止絶縁膜６のＲＩＥに
よる開口過程において、拡散防止絶縁膜６の開口部８ａ
にサイドエッチングにより横広がりを生じ、拡散防止絶
縁膜６と層間絶縁膜７との間に段差部８ｂを生じる。
【００２４】先に図１１（ｂ）において説明したよう
に、この状態でバリアメタルをスパッタすれば、段差部
８ｂにおいてバリアメタルの段差切れが発生するか又は
バリアメタルの極めて薄い部分が発生する。本発明の多
層配線を備える半導体装置ではこの問題を解決するため
に、図６（ａ）、図６（ｂ）に示すように、あらかじめ
開口部８ａの底部に露出したＣｕ５の上面に選択的にＣ
ｕからなる金属層１２ａを形成する。
【００２５】ここで、Ｃｕからなる金属層１２ａは、無
電解メッキ法を用いてＣｕ５の上面に選択的に形成する
ことができる。金属層１２ａの材料は、必ずしもＣｕに
限定されず、例えばＮｉ、Ｐｔ等を無電解メッキ法を用
いてＣｕ５の上面に選択的に形成してもよい。また、金
属層１２ａを形成する工程は、必ずしも無電解メッキ法
に限定されず、例えば、選択ＣＶＤ法を用いてＣｕ５の
上面にＷを選択的に形成することができる。なお、開口
部８ａの底部に露出した下層配線の材料は、必ずしもＣ
ｕに限定されず、無電解メッキ法又は選択ＣＶＤ法にお
ける下地金属として選択性を示す材料であれば、全て第
１の実施の形態に係る対象として用いることができる。
【００２６】第１の実施の形態において、開口部８ａの
底部に露出したＣｕ５の上面に形成する金属層１２ａの
厚さは、プラズマ窒化膜からなる拡散防止絶縁膜６の厚
さを超えない範囲内とする。図６（ｂ）に示すように、
拡散防止絶縁膜６の横広がりを生じた開口部８ａが金属
層１２ａで底上げされた状態で、例えばＴａＮからなる
拡散防止バリアメタル１０を接続孔８を介してスパッタ
リングにより形成すれば、図７（ａ）、図７（ｂ）に示
すように、段差部８ｂにおいて拡散防止バリアメタル１
０の厚さを一様にすることができる。
【００２７】次に、図８に示すように、層間絶縁膜７に
形成されたデュアルダマシン構造の内面、及び層間絶縁
膜７の上面を覆う拡散防止バリアメタル１０の表面に、
一続きのＣｕ１２を無電解メッキ法を用いて堆積する。
次に、図９に示すように、ＣＭＰを用いて層間絶縁膜７
の上面に堆積した拡散防止バリアメタル１０及びＣｕ１
２を除去し、平坦化することにより、第１層Ｃｕ配線上
の接続孔８を埋めるコンタクトプラグと配線溝９を埋め
る第２層Ｃｕ配線からなるデュアルダマシン構造の２層
Ｃｕ配線を形成することができる。
【００２８】図９（ｂ）に示すように、拡散防止絶縁膜
６の開口部８ａと層間絶縁膜７の間の段差部８ｂにおい
て、拡散防止バリアメタル１０の厚さが一様な第１の実
施の形態に係るデュアルダマシン構造の２層、又は多層
Ｃｕ配線を用いれば、先に図１２で説明した段差部１０
８ｂから層間絶縁膜１０７へのＣｕ拡散を回避すること
ができるので、高集積密度で高速性に優れ、かつ、信頼
性の高い多層配線を備える半導体装置を提供することが
可能になる。
【００２９】ここで、金属層１２ａの厚さを拡散防止絶
縁膜６の厚さを超えない範囲とする理由について説明す
る。金属層１２ａの材料としてＣｕを用いる場合には、
金属層１２ａの厚さが拡散防止絶縁膜６の厚さを超えれ
ば、段差部８ｂにおいて金属層１２ａを構成するＣｕと
層間絶縁膜７とが直接接触するので、層間絶縁膜７への
Ｃｕ拡散を防止することができない。しかし、金属層１
２ａの材料として例えばＷのように導電性が高く、かつ
Ｃｕに対する拡散係数が小さい材料を用いる場合には、
以下の第２の実施の形態で説明するように、金属層１２
ａに対する厚さの制限が大幅に緩和される。
【００３０】次に、図１０を用いて第２の実施の形態に
ついて説明する。図１０（ａ）は、第２の実施の形態で
説明する配線構造の全体図であり、図１０（ｂ）はその
部分拡大図である。第２の実施の形態において、例えば
Ｗからなる金属層１２ｂの厚さが第１の実施の形態にお
ける金属層１２ａに比べて十分厚く、拡散防止絶縁膜６
の厚さを超えて深さＤの接続孔８の下半部分をなすＤ／
２以下の範囲を満たすように形成されることに特徴があ
る。
【００３１】図１０（ａ）、図１０（ｂ）に示すよう
に、例えば選択ＣＶＤを用いて図９（ｂ）に示す段差部
８ｂを埋め込むようにＷを成長すれば、例えばＴａＮか
らなる拡散防止バリアメタル１０が存在しなくても、第
１層配線の材料となるＣｕ５の層間絶縁膜７への進入を
回避することができる。第２の実施の形態において、そ
の他の部分の構成は第１の実施の形態と同様であるた
め、対応する部分に同一の参照番号を付して詳細な説明
を省略する。
【００３２】第２の実施の形態において、Ｗからなる金
属層１２ｂの厚さをＤ／２以下とした理由は、Ｗの電気
伝導度がＣｕに比べて約１／３程度と低く、コンタクト
プラグの深さＤの全てをＣｕからＷに置き換えた場合
に、第１層配線と第２層配線とを接続するコンタクト抵
抗の値が無視できない大きさとなるためである。なお、
Ｃｕ拡散に対するＷのバリアメタル効果はＴａＮに比べ
て小さいが、図１０（ｂ）に示すように、第１層配線の
材料をなすＣｕ５と層間絶縁膜７との間に介在するＷの
実効的な厚さは、ＴａＮからなる拡散防止バリアメタル
１０の厚さよりも大きいので、Ｗを用いて層間絶縁膜７
へのＣｕ５の拡散を回避することができる。
【００３３】なお本発明は上記の実施の形態に限定され
ない。例えば第１、第２の実施の形態において、第２層
配線の配線溝及び第１、第２層配線を接続する接続孔が
デュアルダマシン構造として形成され、一続きのＣｕが
これに埋め込まれるデュアルダマシン配線を例として本
発明の多層配線の構成を説明したが、本発明の核心をな
す部分は、接続孔にコンタクトプラグを充填する前に、
拡散防止絶縁膜の底部における横広がりを生じた開口部
に、あらかじめ金属層を形成することにあるので、第１
層、第２層配線の構成方法の如何にかかわらず、本発明
を適用することができる。
【００３４】また、第２の実施の形態において、接続孔
の底部を埋める金属層としてＷを用いる場合について説
明したが、金属層の材料は必ずしもＷに限定されない。
第１層配線をなす金属材料上に選択成長が可能で電気伝
導度が高く、かつ、第１層配線をなす金属材料に対する
拡散防止効果がある金属材料であれば、全て第２の実施
の形態に適用することができる。その他本発明の要旨を
逸脱しない範囲で、種々変形して実施することができ
る。
【００３５】
【発明の効果】上述したように本発明の多層配線構造に
よれば、接続孔の底部において拡散防止絶縁膜の横広が
りによる段差部を生じても、接続孔の内面を覆うバリア
メタルの段差切れを生じない多層配線を備える高性能、
高信頼性の半導体装置を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る第１層配線の形成工程
を示す断面図。
【図２】第１の実施の形態に係る拡散防止絶縁膜の形成
工程を示す断面図。
【図３】第１の実施の形態に係る層間絶縁膜の形成工程
を示す断面図。
【図４】第１の実施の形態に係る第２層配線の配線溝と
接続孔の形成工程を示す断面図であって、（ａ）は全体
の構成を示す断面図。（ｂ）は接続孔の底部における部
分拡大図。
【図５】第１の実施の形態に係る拡散防止絶縁膜の開口
部の形成工程を示す断面図であって、（ａ）は全体の構
成を示す断面図。（ｂ）は開口部の横広がりを示す断面
図。
【図６】第１の実施の形態に係る金属層の形成工程を示
す断面図であって、（ａ）は全体の構成を示す断面図。
（ｂ）は金属層の形成工程を示す部分拡大図。
【図７】第１の実施の形態に係る拡散防止バリアメタル
の形成工程を示す断面図であって、（ａ）は全体の構成
を示す断面図。（ｂ）は接続孔の底部におけるバリアメ
タルの被覆状態を示す断面図。
【図８】第１の実施の形態に係る第２層配線溝と接続孔
へのＣｕ埋め込み工程を示す断面図。
【図９】第１の実施の形態に係る第２層配線溝と接続孔
へのＣｕ埋め込み工程を示す断面図であって、（ａ）は
ＣＭＰ後の埋め込み状態を示す断面図。（ｂ）は拡散防
止絶縁膜開口部周辺のバリアメタル被覆状態を示す拡大
図。
【図１０】第２の実施の形態に係る多層配線の形成工程
を示す断面図であって、（ａ）は全体の構成を示す断面
図。（ｂ）は接続孔の底部における金属層の形成工程を
示す断面図。
【図１１】従来の多層配線の形成工程の問題点を示す断
面図であって、（ａ）は拡散防止バリアメタル形成後の
全体を示す断面図。（ｂ）は拡散防止絶縁膜の開口部の
横広がりによるバリアメタルの段差切れの発生を示す部
分拡大図。
【図１２】従来の多層配線の形成工程の問題点を示す断
面図であって、（ａ）はＣｕ埋め込み後の全体の構成を
示す断面図。（ｂ）は段差部からのＣｕの進入を示す断
面図。
【符号の説明】
１、１０１…半導体基板 ２、１０２…能動素子 ３、７、１０３、１０７…ＳｉＯ2層間絶縁膜 ４、１０、１０４、１１０…ＴａＮ拡散防止バリアメタ
ル ５、１２、１２ａ、１０５、１１２、…Ｃｕ層 １２ｂ…Ｗ選択ＣＶＤ層 ６、１０６…ＳｉＮ拡散防止絶縁膜 ８、１０８…接続孔 ８ａ、１０８ａ…ＳｉＮ拡散防止絶縁膜の横広がりした
開口部 ８ｂ、１０８ｂ…ＳｉＯ2層間絶縁膜の段差部 ９、１０９…第２層配線の配線溝 １１、１１１…拡大部分 ２１…ＳｉＯ2素子分離領域 ２２…ソース／ドレイン領域 ２３…ゲート電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH32 JJ01 JJ07 JJ11 JJ19 JJ32 KK11 KK32 MM01 MM02 MM12 MM13 NN03 NN06 NN07 PP07 PP15 PP28 QQ08 QQ09 QQ10 QQ13 QQ21 QQ37 QQ48 RR04 RR06 SS15 TT02 WW01 XX02 XX28

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された第１層配線
    と、 前記第１層配線上に形成された拡散防止絶縁膜と、 前記拡散防止絶縁膜上に形成された層間絶縁膜と、 前記層間絶縁膜上に形成された第２層配線と、 前記拡散防止絶縁膜及び前記層間絶縁膜を介して、前記
    第１層配線及び前記第２層配線を互いに接続する接続孔
    と、 前記接続孔の底部で、前記第１層配線の上面に接するよ
    うに前記拡散防止絶縁膜の厚さ未満に形成された金属層
    と、 少なくとも前記金属層の上面及び前記接続孔の内面に露
    出した前記層間絶縁膜の表面を覆う一続きのバリアメタ
    ルと、 前記バリアメタルで覆われた前記接続孔の内部を満たす
    コンタクトプラグとを具備することを特徴とする半導体
    装置。
  2. 【請求項２】 前記金属層は、銅、タングステン、白
    金、及びニッケルのいずれか１つからなることを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 半導体基板上に形成された第１層配線
    と、 前記第１層配線上に形成された拡散防止絶縁膜と、 前記拡散防止絶縁膜上に形成された層間絶縁膜と、 前記層間絶縁膜上に形成された第２層配線と、 前記拡散防止絶縁膜及び前記層間絶縁膜を介して、前記
    第１層配線及び前記第２層配線を互いに接続する接続孔
    と、 前記接続孔の底部で、前記第１層配線の上面に接するよ
    うに前記拡散防止絶縁膜の厚さ以上前記接続孔の深さの
    １／２以下に形成された、前記第１層配線をなす金属材
    料の拡散防止用金属層と、 少なくとも前記金属層の上面及び前記接続孔の内面に露
    出した前記層間絶縁膜の表面を覆う一続きのバリアメタ
    ルと、 前記バリアメタルで覆われた前記接続孔の内部を満たす
    コンタクトプラグとを具備することを特徴とする半導体
    装置。
  4. 【請求項４】 前記金属層は、タングステンからなるこ
    とを特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 半導体基板上に第１層配線を形成する工
    程と、 前記第１層配線上に拡散防止絶縁膜を形成する工程と、 前記拡散防止絶縁膜上に層間絶縁膜を形成する工程と、 前記拡散防止絶縁膜及び前記層間絶縁膜に対して、前記
    第１層配線を上層配線と接続するための接続孔を形成す
    る工程と、 前記接続孔の底部で前記第１層配線の上面に接するよう
    に、かつ前記拡散防止絶縁膜の厚さ未満に金属層を形成
    する工程と、 少なくとも前記金属層の上面及び前記接続孔の内面に露
    出した前記層間絶縁膜の表面を覆う一続きのバリアメタ
    ルを形成する工程と、 前記バリアメタルで覆われた前記接続孔の内部を満たす
    コンタクトプラグを形成する工程とを具備することを特
    徴とする半導体装置の製造方法。
  6. 【請求項６】 前記金属層は、銅、タングステン、白
    金、及びニッケルのいずれか１つからなることを特徴と
    する請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 半導体基板上に第１層配線を形成する工
    程と、 前記第１層配線上に拡散防止絶縁膜を形成する工程と、 前記拡散防止絶縁膜上に層間絶縁膜を形成する工程と、 前記拡散防止絶縁膜及び前記層間絶縁膜に対し、前記第
    １層配線を上層配線と接続するための接続孔を形成する
    工程と、 前記接続孔の底部で前記第１層配線の上面に接するよう
    に、かつ前記拡散防止絶縁膜の厚さ以上前記接続孔の深
    さの１／２以下に、前記第１層配線をなす金属材料の拡
    散防止用金属層を形成する工程と、 少なくとも前記金属層の上面及び前記接続孔の内面に露
    出した前記層間絶縁膜の表面を覆う一続きのバリアメタ
    ルを形成する工程と、 前記バリアメタルで覆われた前記接続孔の内部を満たす
    コンタクトプラグを形成する工程とを具備することを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 前記金属層は、タングステンからなるこ
    とを特徴とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記金属層を形成する工程は、無電解メ
    ッキによることを特徴とする請求項５、７のいずれか１
    つに記載の半導体装置の製造方法。
  10. 【請求項１０】 前記金属層を形成する工程は、選択Ｃ
    ＶＤによることを特徴とする請求項５、７いずれか１つ
    に記載の半導体装置の製造方法。
JP2000387408A 2000-12-20 2000-12-20 半導体装置及びその製造方法 Pending JP2002190517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000387408A JP2002190517A (ja) 2000-12-20 2000-12-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000387408A JP2002190517A (ja) 2000-12-20 2000-12-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002190517A true JP2002190517A (ja) 2002-07-05

Family

ID=18854344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000387408A Pending JP2002190517A (ja) 2000-12-20 2000-12-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002190517A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
CN112420659A (zh) * 2019-08-22 2021-02-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
CN112420659A (zh) * 2019-08-22 2021-02-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US6787907B2 (en) Semiconductor device with dual damascene wiring
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
US7553756B2 (en) Process for producing semiconductor integrated circuit device
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
KR20030035909A (ko) 반도체장치 및 그 제조방법
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
KR20050073949A (ko) 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
WO2006003760A1 (ja) 半導体装置及びその製造方法
JP2000195864A (ja) 半導体装置およびその製造方法
JP2005050903A (ja) 半導体装置およびその製造方法
US7932187B2 (en) Method for fabricating a semiconductor device
US8164160B2 (en) Semiconductor device
JP4272168B2 (ja) 半導体装置及び半導体集積回路装置
US20080296772A1 (en) Semicondutor device
US7679192B2 (en) Semiconductor device including cover layer
US20040251552A1 (en) Semiconductor device and manufacturing method the same
JP2002064140A (ja) 半導体装置およびその製造方法
JP2002190517A (ja) 半導体装置及びその製造方法
US6509257B1 (en) Semiconductor device and process for making the same
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
JP4108189B2 (ja) 配線構造、及びその形成方法
JP2002280450A (ja) 半導体装置とその製造方法