JP2002171147A - Wide band preamplifier - Google Patents
Wide band preamplifierInfo
- Publication number
- JP2002171147A JP2002171147A JP2000364057A JP2000364057A JP2002171147A JP 2002171147 A JP2002171147 A JP 2002171147A JP 2000364057 A JP2000364057 A JP 2000364057A JP 2000364057 A JP2000364057 A JP 2000364057A JP 2002171147 A JP2002171147 A JP 2002171147A
- Authority
- JP
- Japan
- Prior art keywords
- preamplifier
- offset
- voltage
- amplifiers
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 230000003287 optical effect Effects 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 3
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、広帯域プリアンプ
に関し、特に光通信用受光モジュール等に搭載される広
帯域プリアンプに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a broadband preamplifier, and more particularly to a wideband preamplifier mounted on a light receiving module for optical communication.
【0002】[0002]
【従来の技術】近年、IT(情報技術)の進展に伴い通
信需要が高まり、それに連れて光通信の重要性が高まり
つつある。光通信を支えるキーデバイスの一つに受光モ
ジュールがある。この受光モジュールには、アバランシ
ェフォトダイオード等の受光素子と、受光素子によって
検出された微小な光電流を電圧信号に変換し、この信号
を規格に適合するロジックレベルにまで増幅するIC
(MMIC)とが搭載される。而して、規格を満たすに
は、受光モジュール内の増幅回路において、光電流を1
00kHz〜2.5GHzの帯域で800mVにまで増
幅することが求められる。このような広い帯域にわたる
信号を高い増幅度にて増幅するには、HEMTないしM
ESFETなどを用いたコモンソース型差動増幅器を、
回路段間のカプッリングコンデンサを用いない直流結合
で縦続接続することが必要となる。2. Description of the Related Art In recent years, with the development of IT (information technology), the demand for communication has been increased, and accordingly, the importance of optical communication has been increasing. One of the key devices that support optical communication is a light receiving module. The light-receiving module includes a light-receiving element such as an avalanche photodiode, and an IC that converts a minute photocurrent detected by the light-receiving element into a voltage signal and amplifies the signal to a logic level conforming to the standard.
(MMIC). Therefore, in order to satisfy the standard, the photocurrent must be 1
It is required to amplify up to 800 mV in a band of 00 kHz to 2.5 GHz. In order to amplify a signal over such a wide band with a high amplification degree, HEMT or M
Common source type differential amplifier using ESFET etc.
It is necessary to cascade connection by DC coupling without using a coupling capacitor between circuit stages.
【0003】図3は、従来の光通信用受光モジュールの
回路図である。図中、太線は受光モジュールのパッケー
ジを示し、従って太線内が受光モジュールを構成する回
路である。受光モジュール内には、光の強弱を検出す
る、アバランシェフォトダイオード(APD)等からな
る受光素子1と、受光素子1において生成された光電流
を電圧信号に変換するプリアンプ2と、プリアンプ2の
出力信号を増幅する差動型の電圧増幅器3〜5と、抵抗
R1とコンデンサC1とによって構成される積分回路
と、が搭載されている。この内、受光素子1とコンデン
サC1とが個別部品であり、プリアンプ2、電圧増幅器
3〜5および抵抗R1は、ワンチップ上に構成されてい
る。入力される光信号はduty=50%であることが
想定されており、そのため積分回路の出力信号はプリア
ンプ2の出力信号のほぼ振幅中心を示すことになる。FIG. 3 is a circuit diagram of a conventional light receiving module for optical communication. In the figure, the bold line indicates the package of the light receiving module, and accordingly, the circuits inside the bold line are circuits constituting the light receiving module. In the light receiving module, a light receiving element 1 such as an avalanche photodiode (APD) for detecting the intensity of light, a preamplifier 2 for converting a photocurrent generated in the light receiving element 1 into a voltage signal, and an output of the preamplifier 2 The differential type voltage amplifiers 3 to 5 for amplifying a signal, and an integrating circuit including a resistor R1 and a capacitor C1 are mounted. Among them, the light receiving element 1 and the capacitor C1 are individual components, and the preamplifier 2, the voltage amplifiers 3 to 5 and the resistor R1 are configured on one chip. It is assumed that the input optical signal has a duty = 50%, so that the output signal of the integration circuit substantially indicates the amplitude center of the output signal of the preamplifier 2.
【0004】[0004]
【発明が解決しようとする課題】上述したように、広帯
域プリアンプでは、電圧増幅器が直流結合で多段に接続
されるため、初段の増幅器にオフセットが発生すると、
これが各段で次々と増幅されていくことになる。オフセ
ットは、対となるトランジスタを近接して対称配置する
ことによって軽減することができるが、高周波回路では
正相信号と逆相信号とのクロストークを避けるための配
線配置が優先され、相対精度が犠牲にされることがある
ため、対のトランジスタのしきい値電圧Vthが異なって
形成されることがありオフセットが生じやすい。As described above, in a wideband preamplifier, since voltage amplifiers are connected in multiple stages by DC coupling, when an offset occurs in the first stage amplifier,
This will be amplified one after another in each stage. The offset can be reduced by symmetrically arranging the paired transistors in close proximity.However, in a high-frequency circuit, the wiring arrangement for avoiding crosstalk between the positive-phase signal and the negative-phase signal is prioritized and the relative accuracy is reduced Since the transistors may be sacrificed, the threshold voltages Vth of the paired transistors may be formed differently, and offset is likely to occur.
【0005】図4は、図3の回路の各部の信号波形を示
す図である。図4の波形上に記載されている記号は、図
3の各部に付された記号に対応している。受光素子1に
光が入射するとその光信号に応じて波形Aの電流が流
れ、プリアンプ2より負極性の波形Bの電圧が出力され
る。この電圧信号とその積分値が入力される電圧増幅器
3にオフセットVosが発生していると、その出力信号
は波形D、Eに示すように、オフセットを含んだものと
なる。そして、このオフセットVosは次段の増幅器の
増幅率をAとすると次段の出力信号でのオフセット分は
波形F、Gに示されるようにA・Vosとなる。このよ
うにオフセットは各段において増幅されるため、最集段
からは大きなオフセットが出力されることになる。そし
て、これが出力ダイナミックレンジを越えるとき、信号
の判別が不可能になる。また、出力ダイナミックレンジ
を越えないまでも信号に大きなオフセットが含まれてい
るとき、波形F、G;波形J、Kに示されるように、波
形歪みが生じ誤判別の原因となる。本発明の課題は、上
述した従来技術の問題点を解決することであって、その
目的は、初段増幅器にて生じたオフセットを後段でキャ
ンセルできるようにして、誤りなく判定することのでき
る信号を出力する広帯域プリアンプを提供できるように
することである。FIG. 4 is a diagram showing signal waveforms at various parts of the circuit of FIG. The symbols described on the waveforms in FIG. 4 correspond to the symbols given to each part in FIG. When light enters the light receiving element 1, a current having a waveform A flows according to the optical signal, and a voltage having a negative waveform B is output from the preamplifier 2. If an offset Vos is generated in the voltage amplifier 3 to which this voltage signal and its integrated value are input, the output signal includes an offset as shown in waveforms D and E. When the amplification factor of the amplifier at the next stage is A, the offset Vos at the output signal of the next stage is A · Vos as shown by waveforms F and G. As described above, since the offset is amplified in each stage, a large offset is output from the highest stage. When this exceeds the output dynamic range, it becomes impossible to determine the signal. Further, when the signal contains a large offset without exceeding the output dynamic range, as shown in waveforms F and G; waveforms J and K, waveform distortion occurs and causes erroneous determination. An object of the present invention is to solve the above-described problems of the related art, and an object of the present invention is to make it possible to cancel an offset generated in a first-stage amplifier in a subsequent stage so that a signal that can be determined without error is provided. The purpose is to provide a broadband preamplifier for outputting.
【0006】[0006]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、多段に接続された差動型の増幅器
を含む広帯域プリアンプにおいて、第n(nは正の整
数)段目の増幅器の出力回路に現れるオフセットを検出
するオフセットレベル検出手段を備え、該オフセットレ
ベル検出手段の出力信号を第(n+1)段目以降の増幅
器の出力回路に入力することによりオフセットをキャン
セルすることを特徴とする広帯域プリアンプ、が提供さ
れる。そして、好ましくは、前記オフセットレベル検出
手段は、前記第n段目の増幅器の2つの出力端子のそれ
ぞれに接続された積分回路と、各積分回路の積分値が入
力される差動増幅回路とにより構成される。According to the present invention, there is provided a broadband preamplifier including a differential amplifier connected in multiple stages, the nth (n being a positive integer) stage of the present invention. Offset level detection means for detecting an offset appearing in the output circuit of the amplifier of the above (1), and canceling the offset by inputting the output signal of the offset level detection means to the output circuits of the (n + 1) th and subsequent amplifiers. A broadband preamplifier is provided. Preferably, the offset level detecting means includes an integrating circuit connected to each of two output terminals of the n-th stage amplifier, and a differential amplifier circuit to which an integrated value of each integrating circuit is input. Be composed.
【0007】[0007]
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について実施例に即して詳細に説明する。図1
は、本発明の一実施例を示す回路であって、図の太線の
内部が光通信用受光モジュールを構成する回路である。
また、図中、VDD、VSS、VPDは、それぞれ電源
を示す。アバランシェフォトダイオードである受光素子
1の一端は、受光素子用電源VPDに接続され、その他
端は、受光素子1の出力電流を電圧信号を変換するプリ
アンプ2の入力端子に接続されている。プリアンプ2の
出力は電圧増幅器3の正入力端子(+)に入力されると
ともに、抵抗R1(200kΩ)とコンデンサC1(1
00pF)とから構成される積分回路に入力される。こ
の積分回路の出力信号は電圧増幅器3の負入力端子
(−)に入力される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG.
Is a circuit showing an embodiment of the present invention, and the inside of the bold line in the figure is a circuit constituting a light receiving module for optical communication.
In the drawing, VDD, VSS, and VPD indicate power sources, respectively. One end of the light receiving element 1, which is an avalanche photodiode, is connected to a power supply VPD for the light receiving element, and the other end is connected to an input terminal of a preamplifier 2 that converts an output current of the light receiving element 1 into a voltage signal. The output of the preamplifier 2 is input to a positive input terminal (+) of the voltage amplifier 3, and a resistor R1 (200 kΩ) and a capacitor C1 (1
00pF). The output signal of this integration circuit is input to the negative input terminal (-) of the voltage amplifier 3.
【0008】電圧増幅器3の正相出力端子(+)と逆相
出力端子(−)は、それぞれ電圧増幅器4の正入力端子
(+)と負入力端子(−)に接続され、さらに電圧増幅
器4の正相出力端子(+)と逆相出力端子(−)は、そ
れぞれ電圧増幅器5の正入力端子(+)と負入力端子
(−)に接続されている。そして、電圧増幅器5の逆相
出力端子(−)と正相出力端子(+)は、それぞれコン
デンサC4(0.1μF)、C5(0.1μF)を介し
て抵抗R4(50Ω)、R5(50Ω)で終端されてい
る。また、プリアンプ2と電圧増幅器3〜5の電源端子
は、それぞれ電源VDD、VSSに接続されている。A positive output terminal (+) and a negative output terminal (−) of the voltage amplifier 3 are connected to a positive input terminal (+) and a negative input terminal (−) of the voltage amplifier 4 respectively. Are connected to a positive input terminal (+) and a negative input terminal (-) of the voltage amplifier 5, respectively. The negative-phase output terminal (−) and the positive-phase output terminal (+) of the voltage amplifier 5 are connected to the resistors R4 (50Ω) and R5 (50Ω) via capacitors C4 (0.1 μF) and C5 (0.1 μF), respectively. ). The power terminals of the preamplifier 2 and the voltage amplifiers 3 to 5 are connected to power sources VDD and VSS, respectively.
【0009】電圧増幅器4には、本発明に係るオフセッ
トキャンセル回路が並列に接続されている。オフセット
キャンセル回路10は、抵抗R3(100kΩ)と抵抗
R4(100kΩ)およびコンデンサC2(100p
F)とC3(100pF)により構成される2つの積分
回路と、これらの積分回路の出力信号が入力される、電
界効果型のトランジスタ6、7と定電流源8により構成
される差動増幅回路と、を備えている。すなわち、抵抗
R2(R3)の一端は、電圧増幅器4の負(正)入力端
子(−)〔(+)〕に接続され、その他端は、トランジ
スタ6(7)のゲートに接続されるとともにコンデンサ
C2(C3)を介して接地されており、そしてトランジ
スタ6(7)のドレインは電圧増幅器4の逆(正)相出
力端子(−)〔(+)〕に接続されている。またトラン
ジスタ6、7のソースは共通に定電流源8を介して電源
VSSに接続されている。ここで、プリアンプ2と電圧
増幅器3〜5は、電界効果型のトランジスタを用いて構
成されており、また、光通信用受光モジュールの回路
は、受光素子1とチップコンデンサであるC1〜C3を
除いてワンチップ上に構成されている。An offset canceling circuit according to the present invention is connected to the voltage amplifier 4 in parallel. The offset cancel circuit 10 includes a resistor R3 (100 kΩ), a resistor R4 (100 kΩ), and a capacitor C2 (100pΩ).
F) and two integrating circuits composed of C3 (100 pF), and a differential amplifying circuit composed of field-effect transistors 6, 7 and a constant current source 8 to which output signals of these integrating circuits are inputted. And That is, one end of the resistor R2 (R3) is connected to the negative (positive) input terminal (-) [(+)] of the voltage amplifier 4, and the other end is connected to the gate of the transistor 6 (7) and the capacitor. It is grounded via C2 (C3), and the drain of transistor 6 (7) is connected to the opposite (positive) phase output terminal (-) [(+)] of voltage amplifier 4. The sources of the transistors 6 and 7 are commonly connected to a power supply VSS via a constant current source 8. Here, the preamplifier 2 and the voltage amplifiers 3 to 5 are configured using field-effect transistors, and the circuit of the optical communication light receiving module except for the light receiving element 1 and the chip capacitors C1 to C3. It is configured on one chip.
【0010】次に、図1の本発明の一実施例の回路動作
について、図2に示す各部の波形と併せて詳細に説明す
る。図2の波形上に記載されている記号は、図1の各部
に付された記号に対応している。受光素子1に光が入射
するとその光信号に応じて波形Aの電流が流れ、プリア
ンプ2より負極性の波形Bの電圧が出力される。この波
形Bの信号は抵抗R1とコンデンサC1により構成され
る積分回路に入力される。ここで、入力信号をduty
=50%と仮定すると、波形Cは、波形Bの振幅のほぼ
1/2の直流電圧を示す。Next, the circuit operation of the embodiment of the present invention shown in FIG. 1 will be described in detail together with the waveforms of the respective parts shown in FIG. The symbols described on the waveform in FIG. 2 correspond to the symbols given to the respective parts in FIG. When light enters the light receiving element 1, a current having a waveform A flows according to the optical signal, and a voltage having a negative waveform B is output from the preamplifier 2. The signal of the waveform B is input to an integrating circuit constituted by the resistor R1 and the capacitor C1. Here, the input signal is
Assuming = 50%, waveform C shows a DC voltage that is approximately の the amplitude of waveform B.
【0011】電圧増幅器3の出力は、波形D、Eのよう
にオフセット電圧Vosを含んだ波形となり、それぞれ
の信号は次段の電圧増幅器4と本発明に係るオフセット
キャンセル回路10に並列に入力される。波形D、Eの
信号が抵抗R2、R3、コンデンサC2、C3により構
成される積分回路に入力されると、積分回路は波形D、
Eの振幅のほぼ中間値の波形H、Iを出力する(dut
y=50%と仮定して)。The output of the voltage amplifier 3 has a waveform including the offset voltage Vos as shown by waveforms D and E, and the respective signals are input in parallel to the voltage amplifier 4 at the next stage and the offset cancel circuit 10 according to the present invention. You. When the signals of the waveforms D and E are input to the integration circuit formed by the resistors R2 and R3 and the capacitors C2 and C3, the integration circuit
The waveforms H and I having substantially the intermediate value of the amplitude of E are output (dut
assuming y = 50%).
【0012】すなわち、両波形の電圧差がオフセット電
圧Vosとなる。このオフセット電圧Vosはトランジ
スタ6、7のゲート電極に入力される。ここで、トラン
ジスタ6、7により構成される差動増幅回路の増幅度を
電圧増幅器4の増幅度と一致するようにしておけば、オ
フセットを電圧増幅器4の出力部においてキャンセルす
ることができる。すなわち、電圧増幅器5へは、オフセ
ット分を含まない波形F、Gの信号が入力される。その
結果、この光通信用受光モジュールからは、波形J、K
に示されるような歪みのない信号が出力されることにな
り、出力信号に対して誤った判定がなされることが回避
される。That is, the voltage difference between the two waveforms becomes the offset voltage Vos. This offset voltage Vos is input to the gate electrodes of the transistors 6 and 7. Here, if the amplification of the differential amplifier circuit constituted by the transistors 6 and 7 is made to match the amplification of the voltage amplifier 4, the offset can be canceled at the output section of the voltage amplifier 4. That is, the signals of the waveforms F and G not including the offset are input to the voltage amplifier 5. As a result, the waveforms J and K
As a result, a signal having no distortion as shown in (1) is output, and erroneous determination is not made on the output signal.
【0013】以上、本発明の好ましい実施例について説
明したが、本発明は、上記実施例に限定されるものでは
なく、本発明の要旨を逸脱することのない範囲内におい
て適宜の変更が可能なものである。例えば、本実施例で
は電圧増幅器が3段構成と成っているが、適宜増幅率の
関係で段数を増加しても構わない。また、オフセットキ
ャンセル回路が並列接続される電圧増幅器は2段目に限
定されずそれ以降の増幅器であってもよく、さらにオフ
セットキャンセル回路が複数段の増幅器を跨ぐように接
続されてもよい。また、抵抗、コンデンサの定数は実施
例での値に限定されるものではなく、適宜変更可能であ
る。また、実施例では、電界効果型のトランジスタを用
いて回路を構成していたが、電界効果型トランジスタに
代えてバイポーラ型のトランジスタを用いてもよい。Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and appropriate modifications can be made without departing from the spirit of the present invention. Things. For example, in this embodiment, the voltage amplifier has a three-stage configuration, but the number of stages may be increased as appropriate in relation to the amplification factor. Further, the voltage amplifier to which the offset cancel circuit is connected in parallel is not limited to the second stage, and may be a subsequent amplifier. Further, the offset cancel circuit may be connected so as to straddle a plurality of stages of amplifiers. Further, the constants of the resistor and the capacitor are not limited to the values in the embodiment, but can be changed as appropriate. Further, in the embodiment, the circuit is configured using the field effect transistor, but a bipolar transistor may be used instead of the field effect transistor.
【0014】[0014]
【発明の効果】以上説明したように、本発明による広帯
域プリアンプは、多段増幅器を構成する一増幅器の出力
信号に含まれるオフセット分を検出し、これを用いてそ
の後段の増幅器の出力信号に含まれるオフセットをキャ
ンセルするものであるので、直流結合により広帯域の増
幅回路を形成しても、オフセットの発生を抑制すること
ができ、波形歪みの少ない出力電圧を得ることが可能に
なる。従って、この広帯域プリアンプを用いて受光モジ
ュールを構成した場合には、出力信号の誤判定を防止し
て安定した動作の受光モジュールを実現することができ
る。As described above, the wideband preamplifier according to the present invention detects the offset contained in the output signal of one amplifier constituting the multistage amplifier, and uses this to detect the offset contained in the output signal of the subsequent amplifier. Therefore, even if a wide-band amplifier circuit is formed by DC coupling, the occurrence of the offset can be suppressed, and an output voltage with less waveform distortion can be obtained. Therefore, when a light receiving module is configured by using this broadband preamplifier, erroneous determination of an output signal can be prevented and a light receiving module with stable operation can be realized.
【図1】 本発明の一実施例の回路図。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図2】 図1に示す実施例の各部の波形図。FIG. 2 is a waveform chart of each part of the embodiment shown in FIG.
【図3】 従来例の回路図。FIG. 3 is a circuit diagram of a conventional example.
【図4】 図3に示す従来例の各部の波形図。FIG. 4 is a waveform chart of each part of the conventional example shown in FIG.
1 受光素子 2 プリアンプ 3、4、5 電圧増幅器 6、7 トランジスタ 8 定電流源 10 オフセットキャンセル回路 Reference Signs List 1 light receiving element 2 preamplifier 3, 4, 5 voltage amplifier 6, 7 transistor 8 constant current source 10 offset cancel circuit
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03F 3/68 H03F 3/68 Z Fターム(参考) 5J066 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 PD02 SA01 TA01 TA06 5J069 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J090 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 GN02 GN07 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J091 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J092 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 UL03 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H03F 3/68 H03F 3/68 Z F term (reference) 5J066 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 PD02 SA01 TA01 TA06 5J069 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J090 AA01 AA11 AA12 CA19 HA19 CA21 CA19 CA21 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J091 AA01 AA11 AA12 AA56 CA13 CA21 CA62 CA91 FA09 HA02 HA09 HA19 HA25 HA29 HA44 KA02 KA05 KA31 MA08 MA22 SA01 TA01 TA06 5J092 AA01 AA11 AA12 CA29 HA19 CA21 KA05 KA31 MA08 MA22 SA01 TA01 TA06 UL03
Claims (6)
広帯域プリアンプにおいて、第n(nは正の整数)段目
の増幅器の出力回路に現れるオフセットを検出するオフ
セットレベル検出手段を備え、該オフセットレベル検出
手段の出力信号を第(n+1)段目以降の増幅器の出力
回路に入力することによりオフセットをキャンセルする
ことを特徴とする広帯域プリアンプ。1. A wideband preamplifier including a differential amplifier connected in multiple stages, comprising an offset level detecting means for detecting an offset appearing in an output circuit of an n-th (n is a positive integer) amplifier, A wide-band preamplifier wherein an offset signal is canceled by inputting an output signal of the offset level detecting means to an output circuit of an amplifier of the (n + 1) th and subsequent stages.
第n段目の増幅器の2つの出力端子のそれぞれに接続さ
れた積分回路と、各積分回路の積分値が入力される差動
増幅回路により構成されていることを特徴とする請求項
1記載の広帯域プリアンプ。2. The offset level detecting means comprises an integrating circuit connected to each of two output terminals of the n-th stage amplifier, and a differential amplifier circuit to which an integrated value of each integrating circuit is input. The wideband preamplifier according to claim 1, wherein
接続された1若しくは複数の増幅器の増幅率(複数の増
幅器の場合には総合増幅率)と、前記差動増幅回路の増
幅率が等しいことを特徴とする請求項2記載の広帯域プ
リアンプ。3. The method according to claim 1, wherein an amplification factor of one or more amplifiers connected in parallel to said offset level detection means (total amplification factor in the case of a plurality of amplifiers) is equal to an amplification factor of said differential amplifier circuit. 3. The wideband preamplifier according to claim 2, wherein:
出力するプリアンプが接続されていることを特徴とする
請求項1〜3の何れかに記載の広帯域プリアンプ。4. The wideband preamplifier according to claim 1, wherein a preamplifier for outputting a unipolar signal is connected to a stage preceding the first stage amplifier.
増幅器および前記差動増幅回路、または、前記複数の増
幅器、前記差動増幅回路および前記プリアンプが、1チ
ップ上に形成されていることを特徴とする請求項1〜4
の何れかに記載の広帯域プリアンプ。5. The method according to claim 1, wherein the plurality of amplifiers, or the plurality of amplifiers and the differential amplifier circuit, or the plurality of amplifiers, the differential amplifier circuit and the preamplifier are formed on one chip. Claims 1-4
The wideband preamplifier according to any one of the above.
増幅器および前記差動増幅回路、または、前記複数の増
幅器、前記差動増幅回路および前記プリアンプが、電界
効果トランジスタを含んで構成されていることを特徴と
する請求項1〜5の何れかに記載の広帯域プリアンプ。6. The plurality of amplifiers, or the plurality of amplifiers and the differential amplifier circuit, or the plurality of amplifiers, the differential amplifier circuit and the preamplifier are configured to include a field effect transistor. The wideband preamplifier according to any one of claims 1 to 5, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364057A JP4567177B2 (en) | 2000-11-30 | 2000-11-30 | Wideband preamplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364057A JP4567177B2 (en) | 2000-11-30 | 2000-11-30 | Wideband preamplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002171147A true JP2002171147A (en) | 2002-06-14 |
JP4567177B2 JP4567177B2 (en) | 2010-10-20 |
Family
ID=18835068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000364057A Expired - Fee Related JP4567177B2 (en) | 2000-11-30 | 2000-11-30 | Wideband preamplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4567177B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239330A (en) * | 2008-03-25 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Amplitude limit amplifier circuit |
JP2010136169A (en) * | 2008-12-05 | 2010-06-17 | Mitsubishi Electric Corp | Preamplifier |
WO2011027387A1 (en) * | 2009-09-02 | 2011-03-10 | 株式会社 東芝 | Amplifier |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456506A (en) * | 1990-06-26 | 1992-02-24 | Nec Corp | Offset component elimination circuit |
JPH0474010A (en) * | 1990-07-13 | 1992-03-09 | Iwatsu Electric Co Ltd | Differential amplifier |
JPH07154162A (en) * | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | Cascaded differential circuit |
JPH08116243A (en) * | 1994-09-16 | 1996-05-07 | Texas Instr Inc <Ti> | Offset comparator having in-phase voltage stability |
JPH08223228A (en) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | Equalizing amplifier, receiver using the same, and preamplifier |
JPH08279718A (en) * | 1995-04-07 | 1996-10-22 | Nec Corp | Offset eliminating amplifier circuit |
JPH10126183A (en) * | 1996-10-21 | 1998-05-15 | Oki Electric Ind Co Ltd | Differential amplifier and limiter amplifier |
JP2814990B2 (en) * | 1996-05-20 | 1998-10-27 | 日本電気株式会社 | Optical receiving circuit |
JP2000106509A (en) * | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | Compensation device |
JP2002524899A (en) * | 1998-08-31 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | Linear and composite sinh transconductance circuits |
-
2000
- 2000-11-30 JP JP2000364057A patent/JP4567177B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456506A (en) * | 1990-06-26 | 1992-02-24 | Nec Corp | Offset component elimination circuit |
JPH0474010A (en) * | 1990-07-13 | 1992-03-09 | Iwatsu Electric Co Ltd | Differential amplifier |
JPH07154162A (en) * | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | Cascaded differential circuit |
JPH08223228A (en) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | Equalizing amplifier, receiver using the same, and preamplifier |
JPH08116243A (en) * | 1994-09-16 | 1996-05-07 | Texas Instr Inc <Ti> | Offset comparator having in-phase voltage stability |
JPH08279718A (en) * | 1995-04-07 | 1996-10-22 | Nec Corp | Offset eliminating amplifier circuit |
JP2814990B2 (en) * | 1996-05-20 | 1998-10-27 | 日本電気株式会社 | Optical receiving circuit |
JPH10126183A (en) * | 1996-10-21 | 1998-05-15 | Oki Electric Ind Co Ltd | Differential amplifier and limiter amplifier |
JP2002524899A (en) * | 1998-08-31 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | Linear and composite sinh transconductance circuits |
JP2000106509A (en) * | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | Compensation device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239330A (en) * | 2008-03-25 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Amplitude limit amplifier circuit |
JP2010136169A (en) * | 2008-12-05 | 2010-06-17 | Mitsubishi Electric Corp | Preamplifier |
WO2011027387A1 (en) * | 2009-09-02 | 2011-03-10 | 株式会社 東芝 | Amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP4567177B2 (en) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502584B1 (en) | Capacitive isolation receiver circuitry | |
KR102073367B1 (en) | Buffer amplifier and trans impedance amplifier including buffer amplifier | |
US7635837B2 (en) | Optical receiving circuit | |
JP5942552B2 (en) | Signal processing device | |
US7015750B2 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
JP2001119250A (en) | Optical preamplifier | |
EP2141803A1 (en) | Signal amplifier for optical receiving circuit | |
US6781468B1 (en) | Photo-amplifier circuit with improved power supply rejection | |
JP2014003567A (en) | Transimpedance amplifier | |
CN106018926B (en) | A kind of micro-current sensing circuit | |
JP6192179B2 (en) | Transimpedance amplifier circuit and semiconductor device thereof | |
US9246601B2 (en) | Optical receiver | |
JP2010278753A (en) | Differential amplifier and optical receiver | |
US6831521B1 (en) | Method and apparatus for detecting interruption of an input signal with cancellation of offset level | |
JP2002171147A (en) | Wide band preamplifier | |
US7183859B2 (en) | Power supply rejection for high bandwidth transimpedance amplifier circuits (TIAs) | |
US7265632B2 (en) | Amplifier circuit, and system incorporating same | |
US7405623B2 (en) | Sensing circuit | |
JP3599274B2 (en) | Transimpedance amplifier | |
CN209627330U (en) | Promote the circuit across RSSI foot anti-noise ability in resistance amplifying circuit | |
JPH1154738A (en) | Photodetector/amplifier device | |
JP4060597B2 (en) | Pulse width detection circuit and reception circuit | |
CN110086434A (en) | A kind of circuit promoted across RSSI foot anti-noise ability in resistance amplifying circuit | |
JP4791435B2 (en) | DC component cancellation circuit | |
US7602251B2 (en) | Arrangement for carrying out current-to-voltage conversion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091219 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |