[go: up one dir, main page]

JP2002134610A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002134610A
JP2002134610A JP2000323622A JP2000323622A JP2002134610A JP 2002134610 A JP2002134610 A JP 2002134610A JP 2000323622 A JP2000323622 A JP 2000323622A JP 2000323622 A JP2000323622 A JP 2000323622A JP 2002134610 A JP2002134610 A JP 2002134610A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring layer
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000323622A
Other languages
English (en)
Inventor
Hideshi Miyajima
秀史 宮島
Tadashi Iijima
匡 飯島
Renpei Nakada
錬平 中田
Hisafumi Kaneko
尚史 金子
Nobuo Hayasaka
伸夫 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000323622A priority Critical patent/JP2002134610A/ja
Publication of JP2002134610A publication Critical patent/JP2002134610A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】多層配線層を形成するにあたり、金属配線層か
らの成分の拡散を抑制するために、金属配線層と上層の
層間絶縁膜の間にプラズマＣＶＤ法を用いてバリア膜を
形成する。それゆえに、励起状態にある成膜用のガスの
成分と反応して、露出する金属配線層や層間絶縁膜の表
面が変質し、配線抵抗値及び絶縁特性を低下させるとい
う問題がある。 【解決手段】バリア膜をスパッタリング法によって低温
で形成し、成膜用のガスと金属配線層や層間絶縁膜の表
面の反応を抑制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化及び高速化に
伴い、配線構造の多層化が大幅に進み、ロジック回路を
使用する製品等では５層以上の配線構造を有する半導体
装置も開発生産されてきている。しかしながら、配線構
造の多層化が進むにつれて、半導体素子間及び配線間の
間隔は狭まり、配線抵抗と配線間の寄生容量とに起因す
る信号伝達の遅延が非常に大きな問題となってきてい
る。これに対し、配線構造の多層化において、信号伝達
の遅延を抑制し、半導体装置の高速化に与える影響を回
避する様々な方法が試みられている。
【０００３】一般的に、半導体装置における信号伝達の
遅延の程度は、配線の抵抗値と配線間の寄生容量値との
積で示すことができる。従って、配線の抵抗値を低減さ
せるために、配線材料を、従来のアルミニウム（Ａｌ）
から、更に抵抗値の低い銅（Ｃｕ）へと移行することが
検討されている。但し、現在のドライエッチング技術で
は、銅（Ｃｕ）を所定の配線形状に加工することは非常
に困難であるので、銅（Ｃｕ）を絶縁膜中に埋め込む配
線構造、いわゆるダマシン配線構造が採用されてきてい
る。また、配線間の容量を低減するために、比誘電率の
低い絶縁膜を使用することが必要となり、ＣＶＤ法によ
って形成された酸化珪素(ＳｉＯ２)膜等を使用する替わ
りに、ＣＶＤ法によって形成されたＳｉＯＦ膜、あるい
は、スピンコート法によって回転塗布形成されたSpin-O
n-Glass膜（以下、ＳＯＧ膜とする）等を層間絶縁膜に
用いることが検討されている。
【０００４】以下、多層配線構造の形成方法に関し、具
体的な従来技術を説明する。 （従来の技術−１）アルミニウム（Ａｌ）に替わって、
銅（Ｃｕ）を配線に使用する場合、銅（Ｃｕ）は酸化膜
中での拡散係数が極めて高く、層間絶縁膜の絶縁特性を
劣化させ易いという問題がある。そこで、従来、図３
（ａ）〜（ｄ）に示すような工程を行い、層間絶縁膜中
への銅（Ｃｕ）の拡散を抑制する方法が行われている。
ここでは、ダマシン配線構造の製造工程を例として、従
来の技術の説明を行う。
【０００５】まず、シリコン基板３０１上に、所定の膜
厚で１層目の層間絶縁膜３０２を形成する。層間絶縁膜
３０２には、ＣＶＤ法によって形成された酸化珪素（Ｓ
ｉＯ 2）膜を使用する。その後、層間絶縁膜３０２の所
定の位置に、ドライエッチング技術を用いて配線用の溝
を形成する。ドライエッチング技術としては、反応性イ
オンエッチング法（以下、ＲＩＥ法とする）が用いられ
る。その後、この配線用の溝の内部に、バリアメタル層
３０３を介して、配線材料である銅（Ｃｕ）をスパッタ
リング法等で埋め込む。その後、化学的機械的研磨法
（以下ＣＭＰ法とする）表面を平坦化し、１層目の銅
（Ｃｕ）配線層３０４を所定の間隔をおいて埋め込み形
成する。その後、図３（ａ）に示すように、層間絶縁膜
３０２及び銅（Ｃｕ）配線層３０４の上にプラズマＣＶ
Ｄ法を用いて窒化珪素（ＳｉxＮy、以下、ｘ、ｙは省略
する）膜３０５を形成する。
【０００６】次に、図３（ｂ）に示すように、窒化珪素
（ＳｉＮ）膜３０５上に、２層目の層間絶縁膜３０６を
形成する。層間絶縁膜３０６には、比誘電率の低い絶縁
膜が使用される。具体的には、有機シリコン酸化膜等、
有機成分（＝炭化水素（ＣＨ）成分）を含む酸化珪素膜
（ＳｉＯ2膜））が使用される。
【０００７】次に、リソグラフィー技術及びＲＩＥ法等
のドライエッチング技術を用いて、層間絶縁膜３０６に
配線用の溝３０７及びスルーホール３０８を形成する。
その後、配線用の溝３０７及びスルーホール３０８内に
バリアメタル層３０９を形成し、バリアメタル層３０９
を介して、２層目の銅（Ｃｕ）配線層３１０を埋め込み
形成する。その後、銅（Ｃｕ）配線層３１０及び層間絶
縁膜３０６上に残存する余分な膜（バリアメタル層や銅
（Ｃｕ）等）をＣＭＰ法等で取り除き、図３（ｃ）に示
すように、いわゆるデュアルダマシン配線構造を形成す
る。
【０００８】次に、図３（ｄ）に示すように、層間絶縁
膜３０６及び銅（Ｃｕ）配線層３１０上にバリア膜３１
１を形成する。通常、バリア膜には、プラズマＣＶＤ法
で形成された窒化珪素（ＳｉＮ）膜を使用する。プラズ
マＣＶＤ法は、成膜用ガスとして、モノシラン（ＳｉＨ
4）及びアンモニア（ＮＨ3）からなる混合ガスを使用
し、３００℃以上の高温下で行われる。
【０００９】バリア膜３１１を形成する過程では、プラ
ズマ状態に達した成膜用ガスの影響により、銅（Ｃｕ）
配線層３１０及び比誘電率の低い層間絶縁膜３０６の表
面はダメージを受ける。また、銅（Ｃｕ）配線層３１０
の表面は、成膜用のガスに含まれるモノシラン（ＳｉＨ
4）との反応によってシリサイド膜（ＣｕＳｉXなる反応
生成物）が形成され、更に著しいダメージを受ける（図
３（ｄ）の銅（Ｃｕ）配線層３１０の表面状態を参照す
る。）。
【００１０】次に、バリア膜３１１を介して、更に上層
の３層目の層間絶縁膜（特に図示せず）を形成する。こ
の３層目の層間絶縁膜には、必要に応じて比誘電率の低
い絶縁膜を使用する。この３層目の層間絶縁膜には、リ
ソグラフィー技術及びドライエッチング技術によって、
２層目の層間絶縁膜の場合と同様に配線用の溝及びスル
ーホールを形成する。その後、これら配線用の溝及びス
ルーホールに銅（Ｃｕ）を埋め込み、３層目の銅（Ｃ
ｕ）配線層を形成する。
【００１１】尚、バリア膜３１１は、銅（Ｃｕ）配線層
３１０から３層目の層間絶縁膜への銅（Ｃｕ）成分の拡
散を抑制する効果を有している。（従来の技術−２）比
誘電率の低い絶縁膜は、構造上、膜質が弱く変化しやす
い。従って、（従来の技術１）で示したように、バリア
膜をその直上に形成すると、膜質の変化、引いては比誘
電率の上昇を招くことになる。そこで、層間絶縁膜とし
て使用する場合には、その表面を保護して比誘電率の変
化を抑制する必要がある。具体的には、図４（ａ）〜
（ｄ）に示すような工程を行い、比誘電率の低い絶縁膜
上に、いわゆるキャップ膜を形成して、その表面を保護
する。
【００１２】まず、シリコン基板４０１上に、１層目の
層間絶縁膜４０２を所定の膜厚で形成する。層間絶縁膜
４０２には、ＣＶＤ法によって形成された酸化珪素（Ｓ
ｉＯ 2）膜を使用する。その後、層間絶縁膜４０２の所
定の位置に、ＲＩＥ法等のドライエッチング技術を用い
て配線用の溝を形成する。その後、この配線用の溝の内
部に、バリアメタル層４０３を介して配線材料である銅
（Ｃｕ）を埋め込み、表面をＣＭＰ法で平坦化し、１層
目の銅（Ｃｕ）配線層４０４を所定の間隔をおいて埋め
込み形成する。その後、図４（ａ）に示すように、層間
絶縁膜４０２及び銅（Ｃｕ）配線層４０４の上にプラズ
マＣＶＤ法で窒化珪素（ＳｉＮ）膜４０５を形成する。
【００１３】次に、窒化珪素（ＳｉＮ）膜４０５上に２
層目の層間絶縁膜４０６を形成する。層間絶縁膜４０６
には、比誘電率の低い絶縁膜として、有機成分を含む酸
化珪素膜が適している。具体的には、有機シリコン酸化
膜等が使用される。その後、図 ４（ｂ）に示すよう
に、層間絶縁膜４０６上にキャップ膜４０７を形成して
層間絶縁膜４０６の表面を保護する。通常、キャップ膜
４０７には、酸化珪素(ＳｉＯ2)膜を用いる。この酸化
珪素(ＳｉＯ2)膜は、テトラエトキシシラン（以下ＴＥ
ＯＳとする）等の有機シランと酸素（Ｏ2）からなる混
合ガスを成膜用のガスに用い、プラズマＣＶＤ法で形成
される。
【００１４】キャップ膜４０７を形成する過程では、層
間絶縁膜４０６の表面に変質層が形成される（図４
（ｄ）に示す、層間絶縁膜４０６の表面の変質層４１３
を参照する。）ここでは、成膜用のガス中でラジカル状
態に達した酸素（Ｏ*）と膜中の有機成分（＝炭化水素
（ＣＨ）成分）とが化学反応し、層間絶縁膜４０６、即
ち有機成分を含む酸化珪素膜の表面がダメージを受けた
状態になっている。
【００１５】次に、図４（ｃ）に示すように、層間絶縁
膜４０６に配線用の溝４０８及びスルーホール４０９を
形成する。その後、配線用の溝４０８及びスルーホー４
０９内にバリアメタル層４１０を形成し、バリアメタル
層４１０を介して２層目の銅（Ｃｕ）配線層４１１を埋
め込み形成する。その後、層間絶縁膜４０６及び銅（Ｃ
ｕ）配線層４１１上に残存する余分な膜（バリアメタル
層や銅（Ｃｕ）等）をＣＭＰ法等で取り除き、図４
（ｃ）に示すように、いわゆるデュアルダマシン配線構
造を形成する。
【００１６】次に、図４（ｄ）に示すように、層間絶縁
膜４０６及び銅（Ｃｕ）配線層４１１上にバリア膜４１
２を形成する。通常、バリア膜には窒化珪素（ＳｉＮ）
膜、を使用し、（従来の技術１）で説明した如くプラズ
マＣＶＤ法で形成する。また、このプラズマＣＶＤ法
は、成膜用のガスにモノシラン（ＳｉＨ4）及びアンモ
ニア（ＮＨ3）からなる混合ガスを使用し、３００℃以
上の高温下で行われる。その後、バリア膜４１２を介し
て、更に上層の３層目の層間絶縁膜（特に図示せず）を
形成する。この３層目の層間絶縁膜には、必要に応じて
比誘電率の低い絶縁膜を使用する。また、この３層目の
層間絶縁膜には、リソグラフィー技術及びＲＩＥ法等の
ドライエッチング技術によって、２層目の層間絶縁膜の
場合と同様に、配線用の溝及びスルーホールを形成す
る。その後、これら配線用の溝及びスルーホールに銅
（Ｃｕ）を埋め込み、３層目の銅（Ｃｕ）配線層を形成
する。
【００１７】バリア膜４１２を形成する過程で、銅（Ｃ
ｕ）配線層４１１の表面は、プラズマ状態に達した成膜
用ガスの影響によってダメージを受ける。また、銅（Ｃ
ｕ）配線層４１１の表面は、成膜用のガスに含まれるモ
ノシラン（ＳｉＨ4）との反応によってシリサイド膜
（ＣｕＳｉXなる反応生成物）が形成され、更に著しい
ダメージを受ける。
【００１８】尚、キャップ膜４０７は、層間絶縁膜４０
６とバリア膜４１２との密着性を改善する効果がある。
また、バリア膜４１２は、銅（Ｃｕ）配線層４１１から
３層目の層間絶縁膜への銅（Ｃｕ）成分の拡散を抑制す
る効果を有している。
【００１９】
【発明が解決しようとする課題】従来の技術において
は、プラズマＣＶＤ法を用いて高温下でバリア膜及びキ
ャップ膜を形成している。それゆえに、励起状態にある
成膜用ガスの成分と表面に露出している配線層や層間絶
縁膜との間で不必要な反応が発生するという問題があ
る。
【００２０】（従来の技術１）では、バリア膜３１１と
して用いる窒化珪素（ＳｉＮ）膜は、成膜用のガスにモ
ノシラン（ＳｉＨ4）及びアンモニア（ＮＨ3）からなる
混合ガスを使用し、プラズマＣＶＤ法によって形成され
る。また、３００℃以上の高温下で行われるので、プラ
ズマ状態のガス中で励起状態に達した酸素（Ｏ*）及び
窒素（Ｎ*）等の影響を受け、銅（Ｃｕ）配線層３１０
及び比誘電率の低い層間絶縁膜３０６の表面にはダメー
ジが生じる。更に、銅（Ｃｕ）配線層３１０の表面は、
プラズマ状態に達したモノシラン（ＳｉＨ4）の各成分
と化学反応を起こし、シリサイド膜（ＣｕＳｉXなる反
応生成物）が形成されて著しくダメージを受ける（図３
（ｄ）の銅（Ｃｕ）配線３１０の表面状態を参照す
る。）。
【００２１】また、層間絶縁膜３０６に、比誘電率の低
い、有機成分を含む酸化珪素膜を用いると、その表面は
アンモニア（ＮＨ3）のプラズマによって有機成分（炭
化水素（ＣＨ）成分）がダメージを受け、比誘電率の上
昇・吸湿等を起こすという問題が発生する。
【００２２】（従来の技術２）では、層間絶縁膜４０６
に、比誘電率の低い、有機成分を含む酸化珪素膜を使用
しているので、その表面を保護すべく、いわゆるキャッ
プ膜４０７として酸化珪素（ＳｉＯ2）膜を直上に形成
する。しかしながら、成膜用のガス中でラジカル状態に
達した酸素（Ｏ*）と膜中の有機成分（＝炭化水素（Ｃ
Ｈ）成分）とが化学反応し、有機成分を含む酸化珪素膜
は不要なダメージを受け、図４（ｄ）に示すように、変
質層４１３を形成してしまう。従って、有機成分を含む
酸化珪素膜には、比誘電率の上昇・吸湿等の問題が起き
る。更に、銅（Ｃｕ）配線層４１１上にバリア膜４１２
を形成すると、（従来の技術１）で述べたのと同様の問
題が発生する（図４（ｄ）の銅（Ｃｕ）配線層４１１の
表面状態を参照する。）。
【００２３】また、比誘電率の低い絶縁膜として、高分
子状の有機樹脂（いわゆるポリマー材）膜を層間絶縁膜
に用いる場合にも、同様にラジカル状態に達した酸素
（Ｏ*）によって表面にダメージを受け、比誘電率の上
昇・熱による脱ガス量の増加等の問題が発生する。
【００２４】以上のように、多層配線構造を形成する過
程で、半導体装置の高速性及び信頼性を低下させる問題
が多々発生している。従って、本発明の目的は、上記の
問題を解決して、高速性を有し、尚且つ高い信頼性を有
する半導体装置の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】本発明は、多層配線構造
を有する半導体装置の製造方法に関するものである。
【００２６】即ち、本発明は、半導体基板上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜中に第１の配
線層を形成する工程と、前記第１の絶縁膜及び前記第１
の配線層上に、第２の絶縁膜をスパッタリング法で形成
する工程と、前記第２の絶縁膜上に、第３の絶縁膜を形
成する工程と、前記第３の絶縁膜中に第２の配線層を形
成し、第１の配線層と電気的に接続させる工程とを有
し、前記第２の絶縁膜は、前記第１の配線層の成分が前
記第３の絶縁膜へ拡散することを抑制することを特徴と
する半導体装置の製造方法である。本発明では、スパッ
タリング法を用いて、絶縁性を有するバリア膜を層間絶
縁膜及び配線層上に形成し、配線層の成分が上層の層間
絶縁膜へ拡散することを抑制する。従って、本発明によ
れば、成膜用のガスの成分が励起状態に達することを抑
制し、配線層の抵抗値を低下させることなく、上層の層
間絶縁膜へ配線層の成分が拡散することを抑制すること
ができる。
【００２７】また、本発明は、半導体基板上に第１の絶
縁膜を形成する工程と、前記第１の絶縁膜中に第１の配
線層を形成する工程と、前記第１の絶縁膜上に、第２の
絶縁膜をスパッタリング法で形成する工程と、前記第２
の絶縁膜及び前記第１の配線層上に、第３の絶縁膜をス
パッタリング法で形成する工程と、前記第３の絶縁膜上
に第４の絶縁膜を形成する工程と、前記第４の絶縁膜中
に第２の配線層を形成し、前記第１の配線層と電気的に
接続させる工程とを有し、前記第３の絶縁膜は、前記第
１の配線層の成分が前記第４の絶縁膜へ拡散することを
抑制することを特徴とする半導体装置の製造方法であ
る。本発明によれば、層間絶縁膜上に表面の組成にダメ
ージを与えることなく、保護膜を形成し、絶縁膜の比誘
電率の値を維持することができる。
【００２８】以上、本発明を用いることによって、半導
体装置の高速性及び信頼性を向上させることができる。
【００２９】
【発明の実施の形態】以下、図面（図１及び２）を参照
しながら、本発明の各実施の形態について説明する。 （第１の実施の形態）以下、本発明の第１の実施の形態
について、図１（ａ）〜（ｆ）を参照しながら説明す
る。本実施の形態では、埋め込み型の多層配線構造を形
成する方法を例にとり、説明を行う。
【００３０】尚、図１（ａ）〜（ｆ）の各図面は、配線
パターンの長さ方向に対して垂直な方向の断面形状を示
す。
【００３１】まず、予め所定の加工が施されたシリコン
基板１０１上に、１層目の層間絶縁膜１０２を形成す
る。その後、リソグラフィー技術を用いて、層間絶縁膜
１０２上にフォトレジストのマスクパターンを形成す
る。ここで、１層目の層間絶縁膜１０２には、プラズマ
ＣＶＤ法で形成された酸化珪素（ＳｉＯ2）膜を使用す
る。
【００３２】その後、このマスクパターンを用いて、所
定の位置にドライエッチング技術で配線用の溝を形成す
る。ドライエッチング技術としては、ＲＩＥ法を用い
る。この配線用の溝の内部には、所定の膜厚で形成され
た窒化タンタル（ＴａＮ）膜１０３を介して配線材料の
銅（Ｃｕ）を埋め込み、ＣＭＰ法等で表面を平坦化して
銅（Ｃｕ）配線層１０４を埋め込み形成する。このよう
に、所定の間隔をおいて１層目の銅（Ｃｕ）配線層を形
成した後、図１（ａ）に示すように、窒化珪素（Ｓｉ
Ｎ）膜１０５をスパッタリング法で１００ｎｍ程度の膜
厚で形成する。
【００３３】次に、図１（ｂ）に示すように、弗素
（Ｆ）を添加した酸化珪素膜、即ちＳｉＯＦ膜１０６を
窒化珪素（ＳｉＮ）１０５上に１２００ｎｍ程度の膜厚
で形成する。ＳｉＯＦ膜１０６は２層目の層間絶縁膜と
して使用される。ここで、比誘電率が低くなるように、
ＳｉＯＦ膜１０６はプラズマＣＶＤ法で形成し、２層目
の層間絶縁膜における配線間の容量を抑制する。具体的
には、ＳｉＯＦ膜１０６は、平行平板型のプラズマＣＶ
Ｄ装置を用い、成膜用のガスには、モノシラン（ＳｉＨ
4）、一酸化二窒素(Ｎ2Ｏ)及び弗化珪素（ＳｉＦ4）か
らなる混合ガスを使用し、周波数１３．５６ＭＨｚの高
周波を利用して堆積させる。また、各ガスの流量は、モ
ノシラン（ＳｉＨ4）：５０ｓｃｃｍ、一酸化二窒素
（Ｎ2Ｏ）ガス：８００ｓｃｃｍ、弗化珪素（Ｓｉ
Ｆ4）：３０ｓｃｃｍ程度に設定する。
【００３４】尚、以上の如くプラズマＣＶＤ法で形成さ
れたＳｉＯＦ膜１０６の比誘電率は、約３．６程度とな
った。
【００３５】次に、ＳｉＯＦ膜１０６上にフォトレジス
ト膜を形成する。このフォトレジスト膜に、リソグラフ
ィー技術を用いて露光工程及び現像工程を施し、マスク
パターンを形成する。その後、このマスクパターンを用
いてＳｉＯＦ膜１０６をドライエッチング技術で加工
し、図１（ｃ）に示すように、配線用の溝１０７及びス
ルーホール１０８を形成する。ドライエッチング技術に
は、微細加工に適したＲＩＥ法を使用するのがよい。
【００３６】次に、配線用の溝１０７とスルーホール１
０８の内部に、スパッタリング法を用いて窒化タンタル
（ＴａＮ）膜１０９を２０ｎｍ程度、銅（Ｃｕ）を２０
ｎｍ程度の薄膜状に順次堆積させる。その後、公知の電
解メッキ法を用いて配線用の溝１０７及びスルーホール
１０８の内部に銅（Ｃｕ）を埋め込み、ＣＭＰ法でＳｉ
ＯＦ膜１０６上の余分な金属膜（窒化タンタル（Ｔａ
Ｎ）、銅（Ｃｕ）等）を除去し、図１（ｄ）に示すよう
に、銅（Ｃｕ）配線層１１０を使用したデュアルダマシ
ン配線構造を形成した。ここで、配線用の溝１０７に埋
め込まれた銅（Ｃｕ）は２層目の銅（Ｃｕ）配線層とし
て機能し、１層目と２層目の配線層はスルーホール１０
８内に埋め込まれた銅（Ｃｕ）を介して、所定の位置で
電気的に接続する。ここで、窒化タンタル（ＴａＮ）膜
１０９はバリアメタル膜として形成され、埋め込まれた
銅（Ｃｕ）配線層１１０の銅（Ｃｕ）成分が、配線用の
溝１０７及びスルーホール１０８の側面からＳｉＯＦ膜
１０６内へと拡散することを抑制する。また、薄膜状の
銅（Ｃｕ）は、電解メッキ法で形成される銅（Ｃｕ）の
下地膜として必要である。この下地膜上に銅（Ｃｕ）を
堆積させることで、電解メッキ法による配線用の溝１０
７及びスルーホール１０８の内部への銅（Ｃｕ）の埋め
込み形成は可能となる。
【００３７】次に、前述のデュアルダマシン配線構造の
上に、更に上層の３層目の銅（Ｃｕ）配線を形成する場
合に備え、図１（ｅ）に示すように、銅（Ｃｕ）配線層
１１０及びＳｉＯＦ膜１０６上に窒化珪素（ＳｉＮ）膜
１１１を形成する。ここでは、窒化珪素（ＳｉＮ）膜１
１１をバリア膜として用い、２層目の銅（Ｃｕ）配線
層、即ち銅（Ｃｕ）配線層１１０から３層目の層間絶縁
膜への銅（Ｃｕ）成分の拡散を抑制する。
【００３８】ここで、バリア膜を形成する場合には、銅
（Ｃｕ）配線層等、低抵抗配線層の表面に過剰な反応生
成物が形成されないように成膜条件を設定する必要があ
る。従来の技術において述べたように、配線層の表面に
シリサイド膜等が過剰に残存した状態では、更に上層の
銅（Ｃｕ）配線と電気的に接続する場合、このシリサイ
ド膜が原因となって配線層の抵抗値が上昇し、引いては
半導体装置の信号伝達速度を低下させることになるから
である。
【００３９】本実施の形態では、窒化珪素（ＳｉＮ）膜
１１１をスパッタリング法によって形成する。このスパ
ッタリング法では、窒化珪素（ＳｉＮ）からなるターゲ
ットを使用し、シリコン基板１０１を１２０℃程度の比
較的低い温度に維持しながら、ＳｉＯＦ膜１０６及び銅
（Ｃｕ）配線層１１０の直上に、窒化珪素（ＳｉＮ）膜
１１１をバリア膜として堆積させる。また、この場合、
反応容器内の圧力を０．１Ｐａｓ以下の高真空に設定す
ると良い。このような高真空下でスパッタリング法を行
えば、バリア膜、即ち窒化珪素（ＳｉＮ）膜１１１を形
成する過程で、銅（Ｃｕ）配線層１１０及びＳｉＯＦ膜
１０６との反応を抑制することができるからである。
【００４０】本実施の形態では、窒化珪素（ＳｉＮ）か
らなるターゲットを使用し、銅（Ｃｕ）配線１１０の表
面を窒化することなく、窒化珪素（ＳｉＮ）膜１１１を
ＳｉＯＦ膜１０６及び銅（Ｃｕ）配線層１１０の直上に
形成することができる。尚、窒化珪素（ＳｉＮ）膜１１
１の膜厚は、３０乃至１５０ｎｍの範囲で適当な膜厚の
値を選択すればよい。この程度の膜厚であれば、バリア
膜としての効果を十分に有し、層間絶縁膜の比誘電率も
許容の範囲に維持することができる。
【００４１】従来、バリア膜として使用される窒化珪素
(ＳｉＮ) 膜は、プラズマＣＶＤ法によって、下層の銅
（Ｃｕ）配線層及び層間絶縁膜上に直接堆積させてい
る。この場合、成膜用のガスとしてモノシラン（ＳｉＨ
4）及びアンモニア（ＮＨ3）からなる混合ガスが用いら
れる。また、バリア膜として十分に機能するように、３
５０℃以上の高温及びプラズマの状態で成膜を行い、膜
の構造が緻密な状態となるように形成する。それゆえ
に、成膜用ガスの成分は励起状態になり、シリコン（Ｓ
ｉ）または水素（Ｈ）成分が銅（Ｃｕ）成分と反応し、
銅（Ｃｕ）配線層の表面にシリサイド膜（ＣｕＳｉX）
が形成され易くなるという問題があった。従って、バリ
ア膜を形成する過程で、成膜用ガスの成分が励起状態に
至らないように、成膜の条件を設定する必要がある。
【００４２】本実施の形態では、スパッタリング法を用
いて、銅（Ｃｕ）配線層１１０上にバリア膜として窒化
珪素（ＳｉＮ）膜１１１を形成し、前述の問題を解決し
た。
【００４３】スパッタリング法では、成膜用ガスに含ま
れるシリコン（Ｓｉ）や水素（Ｈ）が励起状態になり難
いため、銅（Ｃｕ）成分との反応を減少させ、銅（Ｃ
ｕ）配線の表面の異常成長、即ちシリサイド化を抑制す
ることができる。
【００４４】また、本実施の形態では、一例として、シ
リコン基板１０１の温度を１２０℃に設定したが、室温
程度（２５℃程度）乃至４５０℃の範囲であれば同様の
効果が得られた。但し、窒化珪素（ＳｉＮ）膜１１１の
構造を緻密な状態にして、バリア膜の機能を高めるため
には、成膜中の温度を４５０℃の付近まで可能な限り高
く設定すると良い。
【００４５】次に、３層目の層間絶縁膜として、例えば
弗素（Ｆ）を添加した酸化珪素膜、即ちＳｉＯＦ膜１１
２を、プラズマＣＶＤ法で窒化珪素（ＳｉＮ）膜１１１
上に形成する。ＳｉＯＦ膜１１２上には、リソグラフィ
ー技術を用いて露光工程及び現像工程を施し、フォトレ
ジストのマスクパターンを形成する。その後、このマス
クパターンを用いて、２層目と３層目の銅（Ｃｕ）配線
層を接続させるべく、所定の位置に配線用の溝１１３及
びスルーホール１１４を形成する。ここで、スパッタリ
ング法によって形成された窒化珪素（ＳｉＮ）膜１１１
は、上層に位置するＳｉＯＦ膜１１２に対するエッチン
グ選択比が２０程度（即ち、窒化珪素（ＳｉＮ）膜の単
位時間当たりのエッチング量は、酸化珪素（ＳｉＯ2）
膜の１／２０）である。これより、窒化珪素（ＳｉＮ）
膜１１１は、ＳｉＯＦ膜１１２のエッチングに対するス
トッパー膜として十分な効果を有する。従って、ＳｉＯ
Ｆ膜１１２に対するドライエッチングは、バリア膜、即
ち窒化珪素（ＳｉＮ）膜１１１で一旦停止し、その後、
窒化珪素（ＳｉＮ）膜１１１を除去する工程を行うこと
で、下層に位置する銅（Ｃｕ）配線層１１０にダメージ
を与えずに配線用の溝１１３及びスルーホール１１４を
形成することができる。
【００４６】その後、２層目の配線層と同様の要領で、
配線用の溝１１３及びスルーホール１１４内に銅（Ｃ
ｕ）配線層を埋め込み形成する。まず、スパッタリング
法で、配線用の溝１１３及びスルーホール１１４の内部
に、バリアメタル層として窒化タンタル（ＴａＮ）１１
５を２０ｎｍ程度、銅（Ｃｕ）を２０ｎｍ程度に薄膜状
に順次形成し、続いて、公知の電解メッキ法を用いて銅
（Ｃｕ）を埋め込む。その後、ＣＭＰ法等で表面を平坦
化して銅（Ｃｕ）配線層１１６を埋め込み形成し、図１
（ｆ）に示すように、３層目の銅（Ｃｕ）配線層を形成
する。
【００４７】スパッタリング法で形成された窒化珪素
（ＳｉＮ）膜１１１の特性を調べるために、温度４５０
℃及び常圧下で、窒素雰囲気による熱アニールを２時間
程度行ったところ、銅（Ｃｕ）成分のＳｉＯＦ膜１１２
への拡散は殆ど見られなかった。従って、本実施の形態
で形成された窒化珪素（ＳｉＮ）１１１は、埋め込み型
の銅（Ｃｕ）配線層を使用した場合に、上層の層間絶縁
膜に対して十分なバリア膜としての効果を有しているこ
とが分かった。
【００４８】スパッタリング法に使用するターゲット
は、一例として、窒化珪素（ＳｉＮ）からなるターゲッ
トを使用したが、これに限るわけではない。例えば、シ
リコン（Ｓｉ）からなるターゲットを用い、窒素
（Ｎ2）とアルゴン（Ａｒ）の混合ガス雰囲気中で、い
わゆる、化成スパッタリング法を行って窒化珪素（Ｓｉ
Ｎ）膜を形成しても同様の効果を得られる。ここでは、
ターゲットより散乱するシリコン（Ｓｉ）が、雰囲気中
の酸素（Ｎ2）と反応して窒化珪素（ＳｉＮ）を構成
し、窒化珪素（ＳｉＮ）の状態で銅（Ｃｕ）配線及び酸
化珪素（ＳｉＯ2）上に堆積する。
【００４９】また、本実施の形態では、比誘電率が３．
９以下の範囲にある絶縁膜を用いて、各層間絶縁膜にお
ける配線間容量の上昇を抑制しいる。例えば、２層目及
び３層目の層間絶縁膜として、プラズマＣＶＤ法によっ
て形成された酸化珪素（ＳｉＯ2）膜を用いたが、これ
に限定されるわけではない。更に誘電率の低い絶縁膜を
層間絶縁膜に使用する場合、ポリメチルシロキサン等の
有機成分を含有した酸化珪素（ＳｉＯ2）膜や、ハイド
ロジェンシルセスキオキサン等の水素（Ｈ）を含有した
無機系の酸化珪素（ＳｉＯ2）膜、または、いわゆるポ
リマー材として、ポリアリルエーテルやポリイミド等の
（高分子状の）有機系の樹脂膜等を用いることも可能で
ある。これらの絶縁膜は、誘電率は低いが、構造上膜質
が弱く、直上にプラズマＣＶＤ法でバリア膜を形成する
と表面においてダメージを受けやすい。しかしながら、
まず、これらの絶縁膜を本実施の形態の如く成膜し、続
いて、直上にスパッタリング法でバリア膜を形成すれ
ば、配線層からの銅（Ｃｕ）成分の拡散を抑制するとと
もに、更に誘電率の低い絶縁膜を必要な箇所に使用する
ことができる。
【００５０】また、本実施の形態では、比誘電率の低い
絶縁膜の形成方法としてＣＶＤ法を用いたが、これに限
定されるわけではなく、塗布法、真空蒸着法、または蒸
着重合法等の中から、使用する絶縁膜の材質等を考慮
し、必要に応じて選択して用いることができる。蒸着重
合法等は、前述したポリマー材（高分子状の材料）を成
膜する上で有効な方法である。
【００５１】尚、４層目及び５層目と、更に上層の埋め
込み配線層を形成する場合は、２層目及び３層目の配線
層を形成する要領に従って行えばよい。
【００５２】また、本実施の形態では、一例として、バ
リア膜に窒化珪素（ＳｉＮ）膜を用いた場合について説
明した。しかしながら、バリア膜としては、ＳｉＯＮ
膜、ＳｉＣ膜、ＳｉＣ：Ｈ膜等、シリコン（Ｓｉ）を成
分に含む絶縁膜を使用することも可能である。従って、
スパッタリング法を用い、これらの絶縁膜を本実施の形
態で説明した要領で形成すれば、窒化珪素（ＳｉＮ）膜
を用いた場合と同様な効果が得られる。
【００５３】以上述べたように、本実施の形態により、
スパッタリング法で前述のバリア膜を形成すれば、配線
の抵抗値及び層間絶縁膜の比誘電率の上昇を抑制しなが
ら、配線の成分が上層の絶縁膜中に拡散することを抑制
することができる。従って、半導体装置の配線構造にお
いて、配線の抵抗値及び配線間容量の影響度の大きい領
域に効果があり、特に、多層配線構造を必要とするロジ
ック型の半導体装置等には有効である。
【００５４】また、本実施の形態においては、本発明の
趣旨を逸脱しない範囲で種々の変形が可能である。（第
２の実施の形態）以下に、本発明の第２の実施の形態に
ついて図２（ａ）〜（ｆ）を参照しながら説明する。本
実施の形態では、第１の実施の形態と同様に、埋め込み
型の多層配線構造の形成方法を例にとり説明を行う。但
し、本実施の形態では、層間絶縁膜の一例として、有機
成分を含む酸化珪素膜等、比誘電率の低い絶縁膜を使用
し、この絶縁膜上には膜質の変化を抑制する保護膜（後
述のキャップ膜）を形成することを特徴とするものであ
る。
【００５５】尚、図２（ａ）〜（ｆ）の各図面は、配線
パターンの長さ方向に垂直な方向の断面形状を表す。
【００５６】まず、シリコン基板２０１上に１層目の層
間絶縁膜２０２を形成し、リソグラフィー技術を用いて
フォトレジストのマスクパターンを形成する。その後、
このマスクパターンを用いて、所定の位置にドライエッ
チング技術で配線用の溝を形成する。ドライエッチング
技術としては、ＲＩＥ法を使用する。この溝の内部に
は、所定の膜厚で形成された窒化タンタル（ＴａＮ）膜
２０３を介して配線材料の銅（Ｃｕ）を埋め込み、ＣＭ
Ｐ法等で表面を平坦化して、銅（Ｃｕ）配線２０４を埋
め込み形成する。このように、所定の間隔をおいて１層
目の銅（Ｃｕ）配線層を形成した後、図２（ａ）に示す
ように、窒化珪素（ＳｉＮ）膜２０５をスパッタリング
法で１００ｎｍ程度形成する。
【００５７】１層目の層間絶縁膜２０２には、プラズマ
ＣＶＤ法で形成された酸化珪素（ＳｉＯ2）膜を使用す
る。ここで、シリコン基板２０１に最も近い１層目の層
間絶縁膜に関しては、プラズマＣＶＤ法で形成された酸
化珪素（ＳｉＯ2）膜を使用しても十分可能である。ま
た、必要に応じて、この１層目の層間絶縁膜に、有機成
分を含む酸化珪素膜等、更に比誘電率の低い絶縁膜を使
用することも当然可能である。
【００５８】次に、窒化珪素（ＳｉＮ）膜２０５上に有
機成分を含む酸化珪素膜２０６を１１００ｎｍ程度形成
する。ここで、有機成分を含む酸化珪素膜２０６は、２
層目の層間絶縁膜として使用する。有機成分を含む酸化
珪素膜２０６は、プラズマＣＶＤ法によって形成される
酸化珪素（ＳｉＯ2）膜よりも更に比誘電率が低く、Spi
n-On-Glass法等、公知の回転塗布法を用いて形成され
る。本実施の形態では、一例として、メチルポリシロキ
サン膜を用いる。メチルポリシロキサンは、下記式
（１）のようにシリコン（Ｓｉ）を中心とする酸素
（Ｏ）との結合を主たる構造とするが、その構造の一部
において、酸素（Ｏ）がメチル基（ＣＨ3）に置換され
ている状態の有機構造を特徴とする。
【００５９】
【化１】 メチルポリシロキサン等、有機成分を含む酸化珪素膜２
０６を形成する方法は、まず、シリコン基板２０１をス
ピンコーター上に載置し、銅（Ｃｕ）配線層２０４及び
層間絶縁膜２０２の上にワニスを均一に回転塗布する。
その後、ホットプレート上にシリコン基板２０１を載置
し、窒素雰囲気下において８０℃で１分間程度、続いて
２００℃で１分間程度加熱する。さらに、電気炉内にシ
リコン基板２０１を移送し、窒素雰囲気を供給して、４
２０℃程度の温度で３０分間焼成する。
【００６０】尚、ここでは、スピンコーターの回転数を
調整して、一度所定の膜厚に塗布形成し、焼成後に、有
機成分を含む酸化珪素膜２０６の膜厚が１１００ｎｍと
なるように成膜条件を設定する。
【００６１】その後、図２（ｂ）に示すように、有機成
分を含む酸化珪素膜２０６上には、スパッタリング法で
酸化珪素（ＳｉＯ2）膜２０７を１００ｎｍ程度形成し
た。この酸化珪素（ＳｉＯ2）膜２０９は、いわゆるキ
ャップ膜というもので、構造上膜質が弱く組成が変化し
やすい、比誘電率の低い絶縁膜の直上に形成して、その
表面を保護し、引いては誘電率の変化を抑制するもので
ある。
【００６２】従来、キャップ膜に用いられる酸化珪素
（ＳｉＯ2）膜は、周波数１３．５６ＭＨｚの高周波を
利用した平行平板型のプラズマＣＶＤ装置で成膜が行わ
れていた。また、その成膜用のガスには、ＴＥＯＳガス
と酸素(Ｏ2)ガスからなる混合ガス等が用いられる。そ
れゆえに、プラズマＣＶＤ法によって酸化珪素（ＳｉＯ
2）膜を形成する場合には、直下にある比誘電率の低い
絶縁膜中の有機成分が、プラズマ中で励起状態にある酸
素（Ｏ2）成分によって酸化され、絶縁膜の比誘電率の
増大、吸湿、耐熱性の劣化等が生じるという問題があっ
た。
【００６３】これに対して、本実施の形態では、酸化珪
素（ＳｉＯ2）からなるターゲットを用い、スパッタリ
ング法によって、有機成分を含む酸化珪素膜２０６上に
酸化珪素（ＳｉＯ2）膜２０７を１００ｎｍ程度堆積し
た。このときのシリコン基板２０１の温度は、２００℃
程度の比較的低い値に設定される。また、この場合、反
応容器内の圧力を０．１Ｐａｓ以下の高真空に設定する
と良い。このような高真空下でスパッタリング法を行え
ば、キャップ膜、即ち酸化珪素（ＳｉＯ2）膜２０７を
形成する過程で、有機成分を含む酸化珪素膜２０６の酸
化を抑制することができるからである。
【００６４】次に、酸化珪素（ＳｉＯ2）膜２０７上に
フォトレジスト膜を形成し、リソグラフィー技術を用い
て露光工程及び現像工程を施し、マスクパターンを形成
する。その後、このマスクパターンを用いて酸化珪素
（ＳｉＯ2）膜２０７及び有機成分を含む酸化珪素膜２
０６を順次ドライエッチング技術で加工し、図２（ｃ）
に示すように、配線用の溝２０８及びスルーホール２０
９を形成する。配線用の溝２０８は２層目の銅（Ｃｕ）
配線層が、スルーホール２０９には１層目及び２層目の
配線を電気的に接続する銅（Ｃｕ）が埋め込み形成され
る。使用するドライエッチング技術は、微細化に適して
いるＲＩＥ法が適当である。
【００６５】次に、第１の実施の形態に示した方法と同
様の手段を用いて、配線用の溝２０８及びスルーホール
２０９内に配線材料の銅（Ｃｕ）を埋め込み、２層目の
配線層を形成する。即ち、配線用の溝２０８とスルーホ
ール２０９内に、スパッタリング法を用いて窒化タンタ
ル（ＴａＮ）２１０を２０ｎｍ程度、銅（Ｃｕ）を２０
ｎｍ程度の薄膜状に順次堆積させる。その後、電解メッ
キ法を用いて配線用の溝２０８及びスルーホール２０９
の内部に配線材料の銅（Ｃｕ）を埋め込み、ＣＭＰ法で
酸化珪素（ＳｉＯ2）膜２０７上の余分な金属膜（窒化
タンタル（ＴａＮ）、銅（Ｃｕ）等）を除去し、図２
（ｄ）に示すように、銅（Ｃｕ）配線層２１１を使用し
たデュアルダマシン配線構造を形成する。
【００６６】ここで、窒化タンタル（ＴaＮ）２１０は
バリアメタル層として機能し、銅（Ｃｕ）成分が配線用
の溝２０８及びスルーホール２０９の側面から有機成分
を含む酸化珪素膜２０６内へと拡散することを抑制す
る。また、薄膜状の銅（Ｃｕ）は、電解メッキ法で形成
される銅（Ｃｕ）の下地膜として必要であり、この下地
膜上に銅（Ｃｕ）を堆積させることで、電解メッキ法に
よる配線用の溝２０８及びスルーホール２０９の内部へ
の銅（Ｃｕ）の埋め込み形成は可能となる。
【００６７】次に、図２（ｅ）に示すように、前述のデ
ュアルダマシン配線構造の上に、更に上層の３層目の配
線層を形成する場合に備え、２層目の銅（Ｃｕ）配線層
２１１及び酸化珪素（ＳｉＯ2）膜２０７の上に、バリ
ア膜として窒化珪素（ＳｉＮ）膜２１２を形成する。こ
こでは、２層目の銅（Ｃｕ）配線層２１１から、３層目
の層間絶縁膜への銅（Ｃｕ）成分の拡散を抑制するため
に、バリア膜が形成されている。
【００６８】従来、バリア膜として窒化珪素（ＳｉＮ）
膜を形成する場合には、成膜ガスとしてシラン（ＳｉＨ
4）とアンモニア（ＮＨ3）からなる混合ガスを用い、プ
ラズマＣＶＤ法によって形成する。この場合、バリア膜
として十分に機能するように、３５０℃以上の高温及び
プラズマの状態で成膜を行い、膜の構造が緻密な状態に
なるように形成する。それゆえ、第１の実施の形態で説
明したように、銅（Ｃｕ）配線層の表面にはシリサイド
膜が形成され易くなることが問題になっていた。従っ
て、バリア膜を形成する過程で、成膜用のガスの成分が
励起状態に至らないように、成膜の条件を設定する必要
がある。
【００６９】それゆえ、本実施の形態では、第１の実施
の形態と同様に、スパッタリング法を用いて銅（Ｃｕ）
配線層２１１上に窒化珪素（ＳｉＮ）２１２をバリア膜
として形成する。ここで、窒化珪素（ＳｉＮ）膜２１２
をスパッタリング法で形成するために、窒化珪素（Ｓｉ
Ｎ）からなるターゲットを使用した。また、シリコン基
板の温度は１２０℃、膜厚は５０乃至１００ｎｍの範囲
で適当な膜厚の値を選択すればよい。この程度の膜厚で
あれば、バリア膜としての効果を十分に有し、層間絶縁
膜の比誘電率も許容の範囲に維持することができる。ま
た、この場合、反応容器内の圧力を０．１Ｐａｓ以下の
高真空に設定すると良い。このような高真空下でスパッ
タリング法を行えば、バリア膜、即ち窒化珪素（Ｓｉ
Ｎ）膜２１２を形成する過程で、銅（Ｃｕ）配線層２１
１及び酸化珪素（ＳｉＯ2）膜２０７との反応を抑制す
ることができるからである。
【００７０】本実施の形態では、一例として、シリコン
基板２０１の温度を１２０℃に設定したが、２５℃（室
温）乃至４５０℃の範囲であれば同様の効果が得られ
た。但し、窒化珪素（ＳｉＮ）膜２１２の構造を緻密な
状態にして、バリア膜の機能を高めるためには、成膜中
の温度を４５０℃の付近まで可能な限り高く設定すると
良い。
【００７１】尚、酸化珪素（ＳｉＯ2）膜２０７は、有
機成分を含む酸化珪素膜２０６とバリア膜、即ち窒化珪
素（ＳｉＮ）膜２１２との間の密着性を高める緩衝層と
しての働きをも有する。
【００７２】次に、窒化珪素（ＳｉＮ）膜２１２上に、
３層目の層間絶縁膜として、例えば有機成分を含む酸化
珪素膜２１３を形成する。有機成分を含む酸化珪素膜２
１３上には、リソグラフィー技術を用いてフォトレジス
トのマスクパターンを形成し、その後、このマスクパタ
ーンを用いて、上層（３層目）及び２層目の銅（Ｃｕ）
配線層２１１を接続させるべく、所定の位置に配線用の
溝２１４及びスルーホール２１５をドライエッチング技
術で形成する。ここで、スパッタリング法によって形成
された窒化珪素（ＳｉＮ）２１２膜は、有機成分を含む
酸化珪素膜２１３に対するエッチング選択比が１０程度
（即ち、窒化珪素（ＳｉＮ）膜の単位時間当たりのエッ
チング量は、有機成分を含む酸化珪素膜の１／１０）で
ある。これより、第１の実施の形態と同様に、窒化珪素
（ＳｉＮ）膜２１２は、３層目の層間絶縁膜のエッチン
グに対するストッパー膜として十分な効果を有する。従
って、有機成分を含む酸化珪素膜２１３へのドライエッ
チングは、バリア膜である窒化珪素（ＳｉＮ）２１２で
一旦停止し、その後、窒化珪素（ＳｉＮ）２１２を除去
することで、下層に位置する２層目の銅（Ｃｕ）配線層
２１１に不用意にダメージを与えず、配線用の溝２１４
及びスルーホール２１５を形成することができる。その
後、２層目の配線層と同様の要領で、配線用の溝２１４
及びスルーホール２１５の内部に銅（Ｃｕ）配線層を埋
め込み形成する。まず、配線用の溝２１４及びスルーホ
ール２１５の内部に、スパッタリング法で、バリアメタ
ル層として窒化タンタル（ＴａＮ）２１６を２０ｎｍ、
銅（Ｃｕ）を２０ｎｍ程度に薄膜状に順次形成し、銅
（Ｃｕ）を電解メッキ法で埋め込む。その後、ＣＭＰ法
等で表面を平坦化して銅（Ｃｕ）の埋め込み配線層を形
成し、図２（ｆ）に示すように、３層目の銅（Ｃｕ）配
線層を形成する。
【００７３】ここで、スパッタリング法で形成された窒
化珪素（ＳｉＮ）膜２１２の特性を調べるために、温度
４５０℃及び常圧下で、窒素雰囲気による熱アニールを
２時間程度行ったところ、銅（Ｃｕ）成分の酸化珪素
（ＳｉＯ2）膜２１３への拡散は殆ど見られなかった。
従って、本実施の形態で形成された窒化珪素（ＳｉＮ）
２１２は、埋め込み型の銅（Ｃｕ）配線を使用した場合
に、上層の層間絶縁膜に対して十分なバリア膜としての
効果を有していることが分かった。
【００７４】また、本実施の形態では、比誘電率が３．
９以下の範囲にある絶縁膜を用いて、各層間絶縁膜にお
ける配線間容量の上昇を抑制している。従って、層間絶
縁膜の一例として、有機成分を含むポリメチルシロキサ
ン膜使用しているが、他の有機成分を含有した酸化珪素
（ＳｉＯ2）膜や、ハイドロジェンシルセスキオキサン
等の水素（Ｈ）を含有した無機系の酸化珪素（Ｓｉ
Ｏ2）膜、または、いわゆるポリマー材として、ポリア
リルエーテルやポリイミド等、高分子状の有機系の樹脂
膜などを用いることも可能であり、これらを本実施の形
態の如く成膜すればよい。これらの絶縁膜は、比誘電率
は低いが、構造上、膜の機械的強度が弱い。従って、更
に比誘電率の低い絶縁膜を使用する場合には、その表面
上に保護膜としてキャップ膜を形成しておけば、尚一
層、半導体装置の信頼性が高まる。
【００７５】これらの絶縁膜を本実施の形態の如く成膜
し、直上にスパッタリング法でバリア膜を形成すれば、
上層の絶縁膜への銅（Ｃｕ）成分の拡散を抑制するとと
もに、必要な箇所に更に誘電率の低い絶縁膜を使用する
ことができるまた、ここでは、バリア膜の一例として、
窒化珪素（ＳｉＮ）膜を用いた場合について説明した。
しかしながら、スパッタリング法を用い、本実施の形態
で説明した要領で形成すれば、ＳｉＯＮ膜、ＳｉＣ膜、
ＳｉＣ：Ｈ膜等、シリコン（Ｓｉ）を成分として含む他
の絶縁膜を使用することも可能であり、窒化珪素（Ｓｉ
Ｎ）膜を用いた場合と同様な効果が得られる。
【００７６】本実施の形態では、比誘電率の低い絶縁膜
を形成する方法として塗布法を用いたが、これに限定さ
れるわけではなく、ＣＶＤ法、真空蒸着法または蒸着重
合法等の中から、使用する絶縁膜の材質等を考慮して、
必要に応じて選択して用いることができる。蒸着重合法
等は、前述したポリマー材（高分子状の材料）を成膜す
る上で有効な方法である。
【００７７】尚、４層目及び５層目と、更に上層の埋め
込み配線層を形成する場合には、２層目及び３層目の埋
め込み配線層を形成する要領に従って行えばよい。
【００７８】本実施の形態では、キャップ膜として、酸
化珪素（ＳｉＯ2）からなるターゲットを使用したスパ
ッタリング法によって形成した。しかしながら、これに
限るわけではなく、シリコン（Ｓｉ）からなるターゲッ
トを用い、酸素（Ｏ2）及びアルゴン（Ａｒ）からなる
混合ガスの雰囲気中で、いわゆる化成スパッタリング法
を行い 酸化珪素（ＳｉＯ2）膜を用いても形成しても
同様の効果が得られた。ここでは、ターゲットより散乱
するシリコン（Ｓｉ）が、雰囲気中の酸素（Ｏ２）と反
応して酸化珪素（ＳｉＯ2）を形成し、酸化珪素（Ｓｉ
Ｏ2）の状態で有機成分を含む酸化珪素２０６上に堆積
する。また、キャップ膜は、シリコン基板２０１の温度
を２００℃に設定し、スパッタリング法を用いて形成さ
れるが、室温（２５℃程度）乃至４５０℃の範囲にシリ
コン基板２０１の温度を設定すれば同様の効果が得られ
る。
【００７９】また、スパッタリング法に使用するターゲ
ットは、一例として、窒化珪素（ＳｉＮ）からなるター
ゲットを使用したが、これに限るわけではない。例え
ば、シリコン（Ｓｉ）からなるターゲットを用い、窒素
（Ｎ2）とアルゴン（Ａｒ）の混合ガス雰囲気中で、い
わゆる、化成スパッタリング法を行って窒化珪素（Ｓｉ
Ｎ）膜を形成しても同様の効果を得られる。ここでは、
ターゲットより散乱するシリコン（Ｓｉ）が、雰囲気中
の酸素（Ｎ２）と反応して窒化珪素（ＳｉＮ）を構成
し、窒化珪素（ＳｉＮ）の状態で銅（Ｃｕ）配線層２１
１及び酸化珪素（ＳｉＯ２）膜２０７上に堆積する。
【００８０】尚、本実施の形態では、銅（Ｃｕ）の替り
にアルミニウム（Ａｌ）、またはアルミニウム（Ａｌ）
を主成分とする合金膜を配線材料として使用することも
可能である。その場合には、アルミニウム（Ａｌ）を主
たる配線材料としているために、配線の表面がシリサイ
ド化する等の問題は殆ど生じないが、層間絶縁膜の表面
の膜質を維持することができる。
【００８１】また、アルミニウム（Ａｌ）、またはアル
ミニウム（Ａｌ）を主成分とする合金膜を配線とする場
合には、銅（Ｃｕ）配線の場合と同様に、層間絶縁膜中
に埋め込み配線を形成することが可能である。また、Ｒ
ＩＥ法等のドライエッチング技術を用い、公知の技術で
所定の寸法及び形状を有する配線に加工し、多層配線構
造を形成することも可能である。
【００８２】以上述べたように、本実施の形態により、
スパッタリング法で前述のキャップ膜を層間絶縁膜上に
形成し、層間絶縁膜の比誘電率の値を維持することがで
きる。その後、本実施の形態のように、スパッタリング
法で前述のバリア膜を形成すれば配線の成分が上層の絶
縁膜中に拡散することを抑制することもできる。従っ
て、本実施の形態は、半導体装置の配線構造において、
配線の抵抗値及び配線間容量の影響度の大きい領域に効
果があり、特に、多層配線構造を必要とするロジック型
の半導体装置等には有効である。
【００８３】また、本実施の形態は、本発明の趣旨を逸
脱しない範囲で種々の変形が可能である。
【００８４】
【発明の効果】本発明では、スパッタリング法を用い、
成膜用のガスの成分が励起状態になるのを抑制しなが
ら、絶縁性を有するバリア膜またはキャップ膜等を層間
絶縁膜及び配線層上に形成する。従って、配線層の抵抗
値を維持しながら、上層の層間絶縁膜へ配線層の成分が
拡散することを抑制することができる。
【００８５】また、層間絶縁膜の表面にダメージを与え
ることなく、層間絶縁膜を保護し、その比誘電率の値を
維持することができる。
【００８６】以上、本発明を用いることによって、半導
体装置の高速性及び信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 図１（ａ）〜（ｆ）は、第１の実施の形態を
示す工程断面図である。
【図２】 図２（ａ）〜（ｆ）は、第２の実施の形態を
示す工程断面図である。
【図３】 図３（ａ）〜（ｄ）は、従来の技術を示す工
程断面図である。
【図４】 図４（ａ）〜（ｄ）は、従来の技術を示す工
程断面図である。
【符号の説明】
１０１、２０１、３０１、４０１・・・・・・シリコン基板 １０２、２０２、３０２、３０６、４０２、４０６・・・・
・・層間絶縁膜 １０３、１０９、１１５、２０３、２１０、 ２１６・・・・・・窒化タンタル（ＴａＮ）膜 １０４、１１０、１１６、２０４、２１１、２１７、 ３０４、３１０、４０４、４１１・・・・・・銅（Ｃｕ）配線
層 １０５、１１１、２０５、２１２、３０５、 ４０５・・・・・・窒化珪素（ＳｉＮ）膜 １０６、１１２・・・・・・ＳｉＯＦ膜、 １０７、１１３、２０８、２１４、３０７、３０８、４
０８・・・・・・配線用の溝 １０８、１１４、２０９、２１５、４０９・・・・・・スルー
ホール ２０６、２１３・・・・・・有機成分を含む酸化珪素膜 ２０７・・・・・・酸化珪素（ＳｉＯ2）膜 ３０３、３０９、４０３、４１０・・・・・・ バリアメタル
層 ３１１、４１２・・・・・・バリア膜 ４０７・・・・・・キャップ膜 ４１３・・・・・・変質層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 錬平 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 金子 尚史 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH08 HH09 HH11 HH32 JJ01 JJ08 JJ09 JJ11 JJ32 KK08 KK09 KK11 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP27 PP33 QQ09 QQ10 QQ13 QQ25 QQ37 QQ48 RR01 RR04 RR06 RR08 RR11 RR21 RR22 RR25 SS01 SS02 SS08 SS09 SS15 SS22 TT04 WW03 WW09 XX00 XX10 XX24 XX31 5F058 AC03 AC10 AH02 BD02 BD04 BD06 BD10 BD18 BF02 BF07 BF12 BF23 BF24 BF29 BJ02 5F103 AA08 DD27 NN01 PP15

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に第１の絶縁膜を形成する工
    程と、 前記第１の絶縁膜中に第１の配線層を形成する工程と、 前記第１の絶縁膜及び前記第１の配線層上に、第２の絶
    縁膜をスパッタリング法で形成する工程と、 前記第２の絶縁膜上に、第３の絶縁膜を形成する工程
    と、 前記第３の絶縁膜中に第２の配線層を形成し、第１の配
    線層と電気的に接続させる工程とを有し、 前記第２の絶縁膜は、前記第１の配線層の成分が前記第
    ３の絶縁膜へ拡散することを抑制することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】前記第１または第３の絶縁膜は、比誘電率
    が３．９以下であることを特徴とする請求項１に記載の
    半導体装置の製造方法。
  3. 【請求項３】前記第１の配線層は、銅の埋め込み配線層
    であることを特徴とする請求項１または２に記載の半導
    体装置の製造方法。
  4. 【請求項４】前記第２の絶縁膜は、ＳｉＮ膜、ＳｉＯＮ
    膜、ＳｉＣ膜またはＳｉＣを主成分とする膜の何れか一
    つであることを特徴とする請求項１に記載の半導体装置
    の製造方法。
  5. 【請求項５】前記スパッタリング法は、４５０℃以下で
    行われることを特徴とする請求項１に記載の半導体装置
    の製造方法。
  6. 【請求項６】半導体基板上に第１の絶縁膜を形成する工
    程と、 前記第１の絶縁膜中に第１の配線層を形成する工程と、 前記第１の絶縁膜上に、第２の絶縁膜をスパッタリング
    法で形成する工程と、 前記第２の絶縁膜及び前記第１の配線層上に、第３の絶
    縁膜をスパッタリング法で形成する工程と、 前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、 前記第４の絶縁膜中に第２の配線層を形成し、前記第１
    の配線層と電気的に接続させる工程とを有し、 前記第３の絶縁膜は、前記第１の配線層の成分が前記第
    ４の絶縁膜へ拡散することを抑制することを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】半導体基板上に第１の絶縁膜を形成する工
    程と、 前記第１の絶縁膜上に、第２の絶縁膜をスパッタリング
    法で形成する工程と、 前記第１及び第２の絶縁膜中に第１の配線層を形成する
    工程と、 前記第２の絶縁膜及び前記第１の配線層上に、第３の絶
    縁膜をスパッタリング法で形成する工程と、 前記第３の絶縁膜上に第４の絶縁膜を形成する工程とを
    有し、 前記第３の絶縁膜は、前記第１の配線層の成分が前記第
    ４の絶縁膜へ拡散することを抑制することを特徴とする
    半導体装置の製造方法。
  8. 【請求項８】前記第１の配線層は、銅の埋め込み配線層
    であることを特徴とする請求項６または７に記載の半導
    体装置の製造方法。
  9. 【請求項９】前記第１または第４の絶縁膜は、比誘電率
    が３．９以下であることを特徴とする請求項６乃至８の
    何れかに記載の半導体装置の製造方法。
  10. 【請求項１０】前記第２の絶縁膜は、ＳｉＯ2膜、Ｓｉ
    Ｏ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜またはＳｉＣを
    主成分とする膜の何れか一つであることを特徴とする請
    求項６または７に記載の半導体装置の製造方法。
  11. 【請求項１１】前記第３の絶縁膜は、ＳｉＮ膜、ＳｉＯ
    Ｎ膜、ＳｉＣ膜またはＳｉＣを成分とする膜の何れか一
    つであることを特徴とする請求項６または７に記載の半
    導体装置の製造方法。
  12. 【請求項１２】前記スパッタリング法は、４５０℃以下
    で行われることを特徴とする請求項６または７に記載の
    半導体装置の製造方法。
JP2000323622A 2000-10-24 2000-10-24 半導体装置の製造方法 Pending JP2002134610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323622A JP2002134610A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323622A JP2002134610A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002134610A true JP2002134610A (ja) 2002-05-10

Family

ID=18801266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323622A Pending JP2002134610A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002134610A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
US7256118B2 (en) 2002-08-02 2007-08-14 Fujitsu Limited Semiconductor device using low-K material as interlayer insulating film and its manufacture method
KR100854898B1 (ko) * 2002-06-29 2008-08-28 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성 방법
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854898B1 (ko) * 2002-06-29 2008-08-28 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성 방법
US7256118B2 (en) 2002-08-02 2007-08-14 Fujitsu Limited Semiconductor device using low-K material as interlayer insulating film and its manufacture method
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US6159842A (en) Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
CN100461352C (zh) 互连结构及其形成方法
US7164206B2 (en) Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
JP3898133B2 (ja) ＳｉＣＨＮ膜の成膜方法。
US5607773A (en) Method of forming a multilevel dielectric
JP4425432B2 (ja) 半導体装置の製造方法
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
JP3211950B2 (ja) 半導体装置およびその製造方法
US20040173908A1 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US20010022388A1 (en) Method of fabricating the same
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
JP2001077196A (ja) 半導体装置の製造方法
WO2004107434A1 (ja) 配線構造およびその製造方法
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
JP4746829B2 (ja) 半導体装置およびその製造方法
JP2004095865A (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
US6436850B1 (en) Method of degassing low k dielectric for metal deposition
US20030228750A1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
JP2002203899A (ja) 銅相互接続構造の形成方法
JP2004523891A (ja) 低誘電率技術における銅バイア用のクロム接着層

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606