JP2002124566A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層配線の接続部の信頼性を向上させた半導
体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
シリコン酸化膜２上に第１のＡｌ合金配線３ａを形成す
る工程と、第１のＡｌ合金配線及びシリコン酸化膜上に
第１の層間絶縁膜４を形成する工程と、第１の層間絶縁
膜上に第２のＡｌ合金配線８ａを形成する工程と、第２
のＡｌ合金配線及び第１の層間絶縁膜上に第２の層間絶
縁膜１２を形成する工程と、第１及び第２の層間絶縁膜
に、第１及び第２のＡｌ合金配線それぞれの端部側面が
接触するようなビアホール４ａを形成する工程と、この
ビアホール内にＷプラグ７を埋め込む工程と、を具備す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、接続孔を用いて接
続した多層配線を有する半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】図８〜図１１は、従来の半導体装置の製
造方法を示す断面図である。この半導体装置は、ビアホ
ール（stacked via）を用いて接続した多層配線を有す
るものである。

【０００３】まず、図８に示すように、酸化膜１０１上
にＣＶＤ（Chemical Vapor Deposition）法により不純
物が導入されていないシリコン酸化膜（ＳｉＯ₂膜）１
０２を堆積する。次に、このシリコン酸化膜１０２上に
スパッタ法によりＡｌ合金膜を堆積し、このＡｌ合金膜
をパターニングすることにより、シリコン酸化膜１０２
上には第１のＡｌ合金配線１０３が形成される。

【０００４】この後、第１のＡｌ合金配線１０３を含む
全面上にＣＶＤ法によりシリコン酸化膜などの層間絶縁
膜１０４を堆積し、この層間絶縁膜１０４をＣＭＰ（Ch
emical Mechanical Polishing）により研磨する。これ
により、層間絶縁膜１０４の表面は平坦化される。次
に、層間絶縁膜１０４上にレジスト膜を塗布し、このレ
ジスト膜を露光、現像することにより、層間絶縁膜１０
４上にはレジストパターン１０５が形成される。

【０００５】この後、図９に示すように、このレジスト
パターン１０５をマスクとして層間絶縁膜１０４をエッ
チングする。これにより、層間絶縁膜１０４には第１の
Ａｌ合金配線１０３の端部上に位置するビアホール（接
続孔）１０４ａが形成される。次に、レジストパターン
１０５を剥離する。この後、このビアホール１０４ａ内
及び層間絶縁膜１０４上にスパッタ法によりＴｉＮ層な
どのバリアメタル層１０６を堆積し、このバリアメタル
層１０６上にスパッタ法によりＷ膜１０７を堆積する。

【０００６】次に、図１０に示すように、層間絶縁膜１
０４上に存在するＷ膜１０７及びバリアメタル層１０６
を除去することにより、ビアホール１０４ａ内にＷプラ
グ１０７ａが埋め込まれる。この後、層間絶縁膜１０４
上にスパッタ法によりＡｌ合金膜１０８を堆積し、この
Ａｌ合金膜１０８上にレジスト膜を塗布し、このレジス
ト膜を露光、現像する。これにより、Ａｌ合金膜１０８
上にはレジストパターン１０９が形成される。

【０００７】次に、図１１に示すように、レジストパタ
ーン１０９をマスクとしてＡｌ合金膜１０８をエッチン
グする。これにより、層間絶縁膜１０４上には第２のＡ
ｌ合金配線１０８ａが形成され、第２のＡｌ合金配線は
Ｗプラグ１０７ａを介して第１のＡｌ合金配線１０３に
電気的に接続される。この後、レジストパターン１０９
を剥離する。

【０００８】

【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、第１のＡｌ合金配線１０３
の端部と第２のＡｌ合金配線１０８ａの端部をＷプラグ
１０７ａによって接続するため、層間絶縁膜１０４に形
成するビアホール１０４ａには合わせ余裕がほとんどな
い。このため、ビアホール１０４ａの位置が多少ずれる
ことがある。すると、図１１に示すように、第２のＡｌ
合金配線１０８ａがビアホール１０４ａを完全にオーバ
ーラップすることができない。それにより、図１１に示
す工程で、Ａｌ合金膜１０８をエッチングする際、Ｗプ
ラグ１０７ａの一部表面が露出してＷプラグの一部がエ
ッチングされてしまい、その結果、接続手段であるＷプ
ラグ１０７ａの信頼性が低下することがある。

【０００９】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、多層配線の接続部の信頼
性を向上させた半導体装置の製造方法を提供することに
ある。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、絶縁膜上に
第１の配線を形成する工程と、第１の配線及び絶縁膜上
に第１の層間絶縁膜を形成する工程と、第１の層間絶縁
膜上に第２の配線を形成する工程と、第２の配線及び第
１の層間絶縁膜上に第２の層間絶縁膜を形成する工程
と、第１及び第２の層間絶縁膜に、第１及び第２の配線
それぞれの端部側面が接触するような接続孔を形成する
工程と、この接続孔内に金属膜を埋め込む工程と、を具
備することを特徴とする。

【００１１】上記半導体装置の製造方法によれば、第１
及び第２の配線を形成した後、これら配線の端部側面に
接触するような接続孔を第１及び第２の層間絶縁膜に形
成している。従って、多層配線の接続部の信頼性を向上
させることができる。

【００１２】本発明に係る半導体装置の製造方法は、第
１の絶縁膜に第１の配線用溝を形成する工程と、第１の
配線用溝内及び第１の絶縁膜上に第１配線材料を形成す
る工程と、第１の絶縁膜上に存在する第１の配線材料を
ＣＭＰにより研磨除去することにより、第１の配線用溝
内に埋め込まれた第１の配線材料からなる第１の配線を
形成する工程と、第１の配線及び第１の絶縁膜の上に第
２の絶縁膜を形成する工程と、第２の絶縁膜に第２の配
線用溝を形成する工程と、第２の配線用溝内及び第２の
絶縁膜上に第２の配線材料を形成する工程と、第２の絶
縁膜上に存在する第２の配線材料をＣＭＰにより研磨除
去することにより、第２の配線用溝内に埋め込まれた第
２の配線材料からなる第２の配線を形成する工程と、第
１及び第２の絶縁膜に、第１及び第２の配線それぞれの
端部側面が接触するような接続孔を形成する工程と、こ
の接続孔内に金属膜を埋め込む工程と、を具備すること
を特徴とする。

【００１３】上記半導体装置の製造方法によれば、ダマ
シン法により第１及び第２の配線を形成した後、これら
配線の端部側面に接触するような接続孔を第１及び第２
の絶縁膜に形成している。従って、多層配線の接続部の
信頼性を向上させることができる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１〜図３は、本発明の第
１の実施の形態による半導体装置の製造方法を示す断面
図である。この半導体装置は、ビアホール（stacked vi
a）を用いて接続した多層配線を有するものである。

【００１５】まず、図１に示すように、酸化膜１上にＣ
ＶＤ法により不純物が導入されていない厚さ５００ｎｍ
程度のシリコン酸化膜（ＳｉＯ₂膜）２を堆積する。次
に、このシリコン酸化膜２上にスパッタ法により厚さ１
０００ｎｍ程度のＡｌ合金膜３を堆積する。この後、こ
のＡｌ合金膜３上にレジスト膜を塗布し、このレジスト
膜を露光、現像することにより、Ａｌ合金膜３上にはレ
ジストパターン１１が形成される。

【００１６】次に、このレジストパターン１１をマスク
としてＡｌ合金膜３をエッチングすることにより、図２
に示すように、シリコン酸化膜２上には第１のＡｌ合金
配線３ａが形成される。

【００１７】この後、第１のＡｌ合金配線３ａを含む全
面上にＣＶＤ法によりシリコン酸化膜などの第１の層間
絶縁膜４を堆積し、第１の層間絶縁膜４をＣＭＰにより
研磨する。これにより、第１の層間絶縁膜４の表面は平
坦化される。次に、第１の層間絶縁膜４上にスパッタ法
によりＡｌ合金膜を堆積する。この後、このＡｌ合金膜
をパターニングすることにより、第１の層間絶縁膜４上
には第２のＡｌ合金配線８ａが形成される。

【００１８】次に、第２のＡｌ合金配線８ａを含む全面
上にＣＶＤ法によりシリコン酸化膜などの第２の層間絶
縁膜１２を堆積し、第２の層間絶縁膜１２をＣＭＰによ
り研磨する。これにより、第２の層間絶縁膜１２の表面
は平坦化される。この後、第２の層間絶縁膜１２上にレ
ジスト膜を塗布し、このレジスト膜を露光、現像するこ
とにより、第２の層間絶縁膜１２上にはレジストパター
ン５が形成される。

【００１９】次に、図３に示すように、このレジストパ
ターン５をマスクとして第１及び第２の層間絶縁膜４，
１２をエッチングする。これにより、第１及び第２の層
間絶縁膜４，１２には第１及び第２のＡｌ合金配線３
ａ，８ａそれぞれの端部側面に接触するビアホール（接
続孔）４ａが形成される。この後、レジストパターン５
を剥離する。次に、ビアホール４ａ内及び第２の層間絶
縁膜１２上にスパッタ法によりＴｉＮ層などのバリアメ
タル層６を堆積し、このバリアメタル層６上にスパッタ
法によりＷ膜を堆積する。

【００２０】次に、第２の層間絶縁膜１２上に存在する
Ｗ膜をエッチバックし、第２の層間絶縁膜１２上に存在
するバリアメタル層６をＣＭＰにより研磨除去する。こ
れにより、ビアホール４ａ内にＷプラグ７が埋め込ま
れ、このＷプラグ７はバリアメタル層６を介して第１及
び第２のＡｌ合金配線３ａ，８ａそれぞれの端部側面に
接続される。従って、第２のＡｌ合金配線８ａはＷプラ
グ７を介して第１のＡｌ合金配線３ａに電気的に接続さ
れる。

【００２１】上記第１の実施の形態によれば、第１及び
第２のＡｌ合金配線３ａ，８ａを形成した後、これらＡ
ｌ合金配線の端部側面に接触するようなビアホール４ａ
を層間絶縁膜４，１２に形成している。このため、従来
の半導体装置の製造方法のようにＷプラグの一部がエッ
チングされてしまうことがない。従って、従来技術のよ
うなＷプラグと第２のＡｌ合金配線との合わせずれを原
因とする多層配線の接続手段であるＷプラグ７の信頼性
低下を抑制することができる。即ち、信頼性の高いＷプ
ラグ７を形成することができる。

【００２２】図４〜図７は、本発明の第２の実施の形態
による半導体装置の製造方法を示す断面図である。この
半導体装置は、ビアホール（stacked via）を用いて接
続した多層配線を有し、その多層配線はダマシン法を用
いて形成するものである。

【００２３】まず、図４に示すように、酸化膜１上にＣ
ＶＤ法により厚さ３０ｎｍ程度のシリコン窒化膜（Ｓｉ
Ｎ）１３を堆積し、このシリコン窒化膜１３上に厚さ６
５０ｎｍ程度の第１のシリコン酸化膜（ＳｉＯ₂膜）１
５を堆積する。この後、第１のシリコン酸化膜１５上に
レジスト膜を塗布し、このレジスト膜を露光、現像する
ことにより、第１のシリコン酸化膜１５上にはレジスト
パターン１６が形成される。

【００２４】次に、図５に示すように、レジストパター
ン１６をマスクとしてシリコン酸化膜１５及びシリコン
窒化膜１３をエッチングする。これにより、第１のシリ
コン酸化膜１５及びシリコン窒化膜１３には配線用溝１
５ａが形成される。この後、この配線用溝１５ａ内及び
シリコン酸化膜１５上にスパッタ法によりＡｌ合金膜を
堆積する。次に、第１のシリコン酸化膜１５上に存在す
るＡｌ合金膜をＣＭＰにより研磨除去する。これによ
り、配線用溝１５ａ内にＡｌ合金膜が埋め込まれ、酸化
膜１上には第１のＡｌ合金配線１８が形成される。

【００２５】この後、第１のＡｌ合金配線１８を含む全
面上にＣＶＤ法により厚さ９００ｎｍ程度の第２のシリ
コン酸化膜１９を堆積する。次に、第２のシリコン酸化
膜１９上にＣＶＤ法によりシリコン窒化膜１４を堆積
し、このシリコン窒化膜１４上にＣＶＤ法により第３の
シリコン酸化膜２０を堆積する。この後、第３のシリコ
ン酸化膜２０上にレジスト膜を塗布し、このレジスト膜
を露光、現像することにより、第３のシリコン酸化膜２
０上にはレジストパターン（図示せず）が形成される。

【００２６】次に、このレジストパターンをマスクとし
てシリコン酸化膜２０及びシリコン窒化膜１４をエッチ
ングする。これにより、第３のシリコン酸化膜２０及び
シリコン窒化膜１４には配線用溝２０ａが形成される。
この後、この配線用溝２０ａ内及びシリコン酸化膜２０
上にスパッタ法によりＡｌ合金膜を堆積する。次に、第
３のシリコン酸化膜２０上に存在するＡｌ合金膜をＣＭ
Ｐにより研磨除去する。これにより、配線用溝２０ａ内
にＡｌ合金膜が埋め込まれ、第２のシリコン酸化膜１９
上には第２のＡｌ合金配線２１が形成される。

【００２７】この後、図６に示すように、第２のＡｌ合
金配線２１を含む全面上にＣＶＤ法により第４のシリコ
ン酸化膜２２を堆積する。次に、第４のシリコン酸化膜
２２上にレジスト膜を塗布し、このレジスト膜を露光、
現像することにより、第４のシリコン酸化膜２２上には
レジストパターン１７が形成される。

【００２８】この後、図７に示すように、このレジスト
パターン１７をマスクとして第１乃至第４のシリコン酸
化膜１５，１９，２０，２２、シリコン窒化膜１３，１
４をエッチングする。これにより、第１乃至第４のシリ
コン酸化膜、シリコン窒化膜には第１及び第２のＡｌ合
金配線１８，２１それぞれの端部側面に接触するビアホ
ール２２ａが形成される。次に、レジストパターン１７
を剥離する。この後、ビアホール２２ａ内及び第４のシ
リコン酸化膜２２上にスパッタ法によりＴｉＮ層などの
バリアメタル層６を堆積し、このバリアメタル層６上に
スパッタ法によりＷ膜を堆積する。

【００２９】次に、第４のシリコン酸化膜２２上に存在
するＷ膜及びバリアメタル層をＣＭＰにより研磨除去す
る。これにより、ビアホール２２ａ内にはＷプラグ７が
埋め込まれ、このＷプラグ７はバリアメタル層６を介し
て第１及び第２のＡｌ合金配線１８，２１それぞれの端
部側面に接続される。従って、第２のＡｌ合金配線２１
はＷプラグ７を介して第１のＡｌ合金配線１８に電気的
に接続される。

【００３０】上記第２の実施の形態によれば、ダマシン
法により第１及び第２のＡｌ合金配線１８，２１を形成
した後、これらＡｌ合金配線の端部側面に接触するよう
なビアホール２２ａをシリコン酸化膜に形成している。
このため、従来の半導体装置の製造方法のようにＷプラ
グの一部がエッチングされてしまうことがない。従っ
て、従来技術のようなＷプラグと第２のＡｌ合金配線と
の合わせずれを原因とする多層配線の接続手段であるＷ
プラグ７の信頼性低下を抑制することができる。即ち、
信頼性の高いＷプラグ７を形成することができる。

【００３１】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記第２の実施の形態では、Ａｌ合金配線を用いている
が、Ｃｕ配線又はＣｕ合金配線を用いることも可能であ
る。

【００３２】また、上記第２の実施の形態において、シ
リコン窒化膜１３，１４は上記実施の形態で説明してい
ない部分のエッチングストッパーとして作用するもので
あるが、シリコン窒化膜１３，１４を用いることなく上
記半導体装置を製造することも可能であるので、シリコ
ン窒化膜１３，１４の堆積工程を省略することも可能で
ある。

【００３３】

【発明の効果】以上説明したように本発明によれば、第
１及び第２の配線を形成した後、これら配線の端部側面
に接触するような接続孔を第１及び第２の層間絶縁膜に
形成している。したがって、多層配線の接続部の信頼性
を向上させた半導体装置の製造方法を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体装置の
製造方法を示す断面図である。

【図２】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図１の次の工程を示す断面
図である。

【図３】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図２の次の工程を示す断面
図である。

【図４】本発明の第２の実施の形態による半導体装置の
製造方法を示す断面図である。

【図５】本発明の第２の実施の形態による半導体装置の
製造方法を示すものであり、図４の次の工程を示す断面
図である。

【図６】本発明の第２の実施の形態による半導体装置の
製造方法を示すものであり、図５の次の工程を示す断面
図である。

【図７】本発明の第２の実施の形態による半導体装置の
製造方法を示すものであり、図６の次の工程を示す断面
図である。

【図８】従来の半導体装置の製造方法を示す断面図であ
る。

【図９】従来の半導体装置の製造方法を示すものであ
り、図８の次の工程を示す断面図である。

【図１０】従来の半導体装置の製造方法を示すものであ
り、図９の次の工程を示す断面図である。

【図１１】従来の半導体装置の製造方法を示すものであ
り、図１０の次の工程を示す断面図である。

【符号の説明】 １，１０１…酸化膜 ２，１０２…シリコン酸化膜 ３…Ａｌ合金膜 ３ａ，１０３…第１のＡｌ合金配線 ４…第１の層間絶縁膜 ４ａ，１０４ａ…ビアホール（接続孔） ５，１０５…レジストパターン ６，１０６…バリアメタル層 ７，１０７ａ…Ｗプラグ ８ａ，１０８ａ…第２のＡｌ合金配線 １１…レジストパターン １２…第２の層間絶縁膜 １３，１４…シリコン窒化膜 １５…第１のシリコン酸化膜 １５ａ…配線用溝 １６，１７…レジストパターン １８…第２のＡｌ合金配線 １９…第２のシリコン酸化膜 ２０…第３のシリコン酸化膜 ２０ａ…配線用溝 ２１…第２のＡｌ合金配線 ２２…第４のシリコン酸化膜 ２２ａ…ビアホール １０４…層間絶縁膜 １０７…Ｗ膜 １０８…Ａｌ合金膜 １０９…レジストパターン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁膜上に第１の配線を形成する工程
   と、 第１の配線及び絶縁膜上に第１の層間絶縁膜を形成する
   工程と、 第１の層間絶縁膜上に第２の配線を形成する工程と、 第２の配線及び第１の層間絶縁膜上に第２の層間絶縁膜
   を形成する工程と、 第１及び第２の層間絶縁膜に、第１及び第２の配線それ
   ぞれの端部側面が接触するような接続孔を形成する工程
   と、 この接続孔内に金属膜を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。
2. 【請求項２】 第１の絶縁膜に第１の配線用溝を形成す
   る工程と、 第１の配線用溝内及び第１の絶縁膜上に第１配線材料を
   形成する工程と、 第１の絶縁膜上に存在する第１の配線材料をＣＭＰによ
   り研磨除去することにより、第１の配線用溝内に埋め込
   まれた第１の配線材料からなる第１の配線を形成する工
   程と、 第１の配線及び第１の絶縁膜の上に第２の絶縁膜を形成
   する工程と、 第２の絶縁膜に第２の配線用溝を形成する工程と、 第２の配線用溝内及び第２の絶縁膜上に第２の配線材料
   を形成する工程と、 第２の絶縁膜上に存在する第２の配線材料をＣＭＰによ
   り研磨除去することにより、第２の配線用溝内に埋め込
   まれた第２の配線材料からなる第２の配線を形成する工
   程と、 第１及び第２の絶縁膜に、第１及び第２の配線それぞれ
   の端部側面が接触するような接続孔を形成する工程と、 この接続孔内に金属膜を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。