JP2002123219A - Display device and its driving method - Google Patents
Display device and its driving methodInfo
- Publication number
- JP2002123219A JP2002123219A JP2001239058A JP2001239058A JP2002123219A JP 2002123219 A JP2002123219 A JP 2002123219A JP 2001239058 A JP2001239058 A JP 2001239058A JP 2001239058 A JP2001239058 A JP 2001239058A JP 2002123219 A JP2002123219 A JP 2002123219A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display device
- constant current
- film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000008859 change Effects 0.000 abstract description 9
- 239000011159 matrix material Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000005401 electroluminescence Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 174
- 239000010408 film Substances 0.000 description 170
- 239000000463 material Substances 0.000 description 70
- 239000012535 impurity Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 32
- 239000000945 filler Substances 0.000 description 29
- 238000005530 etching Methods 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 24
- 239000003566 sealing material Substances 0.000 description 23
- 238000002347 injection Methods 0.000 description 17
- 239000007924 injection Substances 0.000 description 17
- 239000000126 substance Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000005525 hole transport Effects 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical class [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- 239000000565 sealant Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 6
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000005038 ethylene vinyl acetate Substances 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 6
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 6
- 229920002620 polyvinyl fluoride Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 241001270131 Agaricus moelleri Species 0.000 description 4
- 229920002799 BoPET Polymers 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- -1 polyparaphenylene vinylene Polymers 0.000 description 4
- 239000004800 polyvinyl chloride Substances 0.000 description 4
- 229920000915 polyvinyl chloride Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000002274 desiccant Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920000547 conjugated polymer Polymers 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000002990 reinforced plastic Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910004529 TaF 5 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229920006158 high molecular weight polymer Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- VOFUROIFQGPCGE-UHFFFAOYSA-N nile red Chemical compound C1=CC=C2C3=NC4=CC=C(N(CC)CC)C=C4OC3=CC(=O)C2=C1 VOFUROIFQGPCGE-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- ODHXBMXNKOYIBV-UHFFFAOYSA-N triphenylamine Chemical class C1=CC=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 ODHXBMXNKOYIBV-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はEL(エレクトロル
ミネッセンス)素子を基板上に作り込んで形成された電
子表示装置及びその駆動方法に関する。特に半導体素子
(半導体薄膜を用いた素子)を用いたEL表示装置及び
その駆動方法に関する。またEL表示装置を表示部に用
いた電子機器に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an electronic display device formed by forming an EL (electroluminescence) element on a substrate and a driving method thereof. In particular, the present invention relates to an EL display device using a semiconductor element (an element using a semiconductor thin film) and a driving method thereof. Further, the present invention relates to an electronic device using the EL display device for a display portion.
【0002】[0002]
【従来の技術】近年、自発光型素子としてEL素子を有
したEL表示装置の開発が活発化している。EL表示装
置は有機ELディスプレイ(OELD:Organic EL Dis
play)又は有機ライトエミッティングダイオード(OL
ED:Organic Light EmittingDiode)とも呼ばれてい
る。2. Description of the Related Art In recent years, the development of EL display devices having EL elements as self-luminous elements has been activated. The EL display device is an organic EL display (OELD: Organic EL Dis
play) or organic light emitting diode (OL
It is also called ED (Organic Light Emitting Diode).
【0003】EL表示装置は、液晶表示装置と異なり自
発光型である。EL素子は一対の電極(陽極と陰極)間
にEL層が挟まれた構造となっているが、EL層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマン・カンパニーのTangらが提案した「正孔輸送
層/発光層/電子輸送層」という積層構造が挙げられ
る。この構造は非常に発光効率が高く、現在、研究開発
が進められているEL表示装置は殆どこの構造を採用し
ている。An EL display device is a self-luminous type unlike a liquid crystal display device. An EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode). The EL layer usually has a laminated structure. A typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. This structure has extremely high luminous efficiency, and almost all EL display devices currently under research and development adopt this structure.
【0004】また他にも、陽極上に「正孔注入層/正孔
輸送層/発光層/電子輸送層」、または「正孔注入層/
正孔輸送層/発光層/電子輸送層/電子注入層」の順に
積層する構造でも良い。発光層に対して蛍光性色素等を
ドーピングしても良い。[0004] In addition, a "hole injection layer / hole transport layer / light emitting layer / electron transport layer" or "hole injection layer /
A structure in which the layers are stacked in the order of “hole transport layer / light emitting layer / electron transport layer / electron injection layer” may be used. The light emitting layer may be doped with a fluorescent dye or the like.
【0005】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してEL層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てEL層に含まれる。In this specification, all layers provided between a cathode and an anode are collectively called an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light-emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.
【0006】そして、上記構造でなるEL層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてEL素子が発光することを、EL素子が駆動すると
呼ぶ。また、本明細書中では、陽極、EL層及び陰極で
形成される発光素子をEL素子と呼ぶ。Then, a predetermined voltage is applied to the EL layer having the above structure from a pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that in this specification, emission of an EL element is referred to as driving of the EL element. In this specification, a light-emitting element including an anode, an EL layer, and a cathode is referred to as an EL element.
【0007】ここで本明細書中において、EL素子の陽
極及び陰極を、EL素子の両電極と呼ぶ場合もある。[0007] In this specification, the anode and the cathode of the EL element may be referred to as both electrodes of the EL element.
【0008】なお、本明細書中において、EL素子と
は、一重項励起子からの発光(蛍光)を利用するもの
と、三重項励起子からの発光(燐光)を利用するものの
両方を示すものとする。[0008] In this specification, an EL element refers to an element utilizing both light emission (fluorescence) from a singlet exciton and an element utilizing light emission (phosphorescence) from a triplet exciton. And
【0009】EL表示装置の駆動方法として、アクティ
ブマトリクス方式が挙げられる。As a driving method of the EL display device, there is an active matrix method.
【0010】図6に、アクティブマトリクス方式の表示
装置の例をブロック図で示す。画素部には、ソース信号
線駆動回路から信号が入力されるソース信号線と、ゲー
ト信号線駆動回路から信号が入力されるゲート信号線
が、マトリクス状に形成されている。また、ソース信号
線と平行に電源供給線が形成されている。本明細書中で
は、電源供給線の電位を電源電位という。FIG. 6 is a block diagram showing an example of an active matrix type display device. In the pixel portion, a source signal line to which a signal is input from a source signal line driver circuit and a gate signal line to which a signal is input from a gate signal line driver circuit are formed in a matrix. Further, a power supply line is formed in parallel with the source signal line. In this specification, the potential of a power supply line is referred to as a power supply potential.
【0011】図5に、アクティブマトリクス型EL表示
装置の画素部の構成を示す。ゲート信号線駆動回路から
選択信号を入力するゲート信号線(G1〜Gy)は、各
画素が有するスイッチング用TFT301のゲート電極
に接続されている。また、各画素が有するスイッチング
用TFT301のソース領域とドレイン領域は、一方が
ソース信号線駆動回路から信号を入力するソース信号線
(S1〜Sx)に、他方がEL駆動用TFT302のゲ
ート電極及び各画素が有するコンデンサ303の一方の
電極に接続されている。コンデンサ303のもう一方の
電極は、電源供給線(V1〜Vx)に接続されている。
各画素の有するEL駆動用TFT302のソース領域と
ドレイン領域の一方は、電源供給線(V1〜Vx)に、
他方は、各画素が有するEL素子304に接続されてい
る。FIG. 5 shows a configuration of a pixel portion of an active matrix EL display device. Gate signal lines (G1 to Gy) for inputting a selection signal from the gate signal line driving circuit are connected to the gate electrode of the switching TFT 301 included in each pixel. Further, one of a source region and a drain region of the switching TFT 301 included in each pixel is connected to a source signal line (S1 to Sx) for inputting a signal from a source signal line driving circuit, and the other is connected to a gate electrode of the EL driving TFT 302 and It is connected to one electrode of a capacitor 303 included in the pixel. The other electrode of the capacitor 303 is connected to power supply lines (V1 to Vx).
One of a source region and a drain region of the EL driving TFT 302 included in each pixel is connected to a power supply line (V1 to Vx).
The other is connected to the EL element 304 of each pixel.
【0012】EL素子304は、陽極と、陰極と、陽極
と陰極の間に設けられたEL層とを有する。EL素子3
04の陽極がEL駆動用TFT302のソース領域また
はドレイン領域と接続している場合、EL素子304の
陽極が画素電極、陰極が対向電極となる。逆に、EL素
子304の陰極がEL駆動用TFT302のソース領域
またはドレイン領域と接続している場合、EL素子30
4の陰極が画素電極、陽極が対向電極となる。The EL element 304 has an anode, a cathode, and an EL layer provided between the anode and the cathode. EL element 3
When the anode 04 is connected to the source or drain region of the EL driving TFT 302, the anode of the EL element 304 is a pixel electrode and the cathode is a counter electrode. Conversely, when the cathode of the EL element 304 is connected to the source region or the drain region of the EL driving TFT 302, the EL element 30
The cathode 4 is a pixel electrode, and the anode is a counter electrode.
【0013】なお、本明細書において、対向電極の電位
を対向電位という。なお、対向電極に対向電位を与える
電源を対向電源と呼ぶ。画素電極の電位と対向電極の電
位の電位差がEL駆動電圧であり、このEL駆動電圧が
EL層に印加される。In this specification, the potential of the counter electrode is called a counter potential. Note that a power supply that applies a counter potential to the counter electrode is referred to as a counter power supply. The potential difference between the potential of the pixel electrode and the potential of the counter electrode is the EL drive voltage, and this EL drive voltage is applied to the EL layer.
【0014】上記EL表示装置の階調表示方法として、
アナログ階調方式と、時間階調方式が挙げられる。As a gradation display method of the above EL display device,
There are an analog gray scale method and a time gray scale method.
【0015】まず、EL表示装置のアナログ階調方式に
ついて説明する。図5で示した表示装置をアナログ階調
方式で駆動した場合のタイミングチャートを図7に示
す。1つのゲート信号線が選択されてから、その次のゲ
ート信号線が選択されるまでの期間を1ライン期間
(L)と呼ぶ。また、1つの画像が選択されてから、次
の画像が選択されるまでの期間が、1フレーム期間に相
当する。図5のEL表示装置の場合、ゲート信号線はy
本あるので、1フレーム期間中にy個のライン期間(L
1〜Ly)が設けられている。First, the analog gray scale method of the EL display device will be described. FIG. 7 shows a timing chart when the display device shown in FIG. 5 is driven by an analog gray scale method. The period from when one gate signal line is selected to when the next gate signal line is selected is called one line period (L). Further, a period from when one image is selected to when the next image is selected corresponds to one frame period. In the case of the EL display device of FIG. 5, the gate signal line is y
Since there are books, y line periods (L
1 to Ly) are provided.
【0016】解像度が高くなるにつれ、1フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。As the resolution increases, the number of line periods in one frame period increases, and the driving circuit must be driven at a high frequency.
【0017】電源供給線(V1〜Vx)は、一定の電位
に保たれている。また、対向電位も一定に保たれてい
る。対向電位は、EL素子が発光する程度に電源電位と
の間に電位差を有している。The power supply lines (V1 to Vx) are kept at a constant potential. The opposing potential is also kept constant. The opposing potential has a potential difference from the power supply potential to such an extent that the EL element emits light.
【0018】第1のライン期間(L1)においてゲート
信号線G1にはゲート信号線駆動回路からの選択信号が
入力される。そして、ソース信号線(S1〜Sx)に順
にアナログのビデオ信号が入力される。ゲート信号線G
1に接続された全てのスイッチング用TFT301はオ
ンの状態になるので、ソース信号線(S1〜Sx)に入
力されたアナログのビデオ信号は、スイッチング用TF
T301を介してEL駆動用TFT302のゲート電極
に入力される。In the first line period (L1), a selection signal from the gate signal line driving circuit is input to the gate signal line G1. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx). Gate signal line G
1 are turned on, the analog video signals input to the source signal lines (S1 to Sx) are
The signal is input to the gate electrode of the EL driving TFT 302 through T301.
【0019】スイッチング用TFT301がオンとなっ
て画素内に入力されたアナログのビデオ信号はEL駆動
用TFT302のゲート電圧となる。このときEL駆動
用TFT302のId−Vg特性に従ってゲート電圧に
対してドレイン電流が1対1で決まる。即ち、EL駆動
用TFT302のゲート電極に入力されるアナログのビ
デオ信号の電圧に対応して、ドレイン領域の電位(オン
のEL駆動電位)が定まり、所定のドレイン電流がEL
素子に流れ、その電流量に対応した発光量で前記EL素
子が発光する。When the switching TFT 301 is turned on, the analog video signal input into the pixel becomes the gate voltage of the EL driving TFT 302. At this time, the drain current is determined one-to-one with respect to the gate voltage according to the Id-Vg characteristics of the EL driving TFT 302. That is, the potential of the drain region (ON EL drive potential for ON) is determined in accordance with the voltage of the analog video signal input to the gate electrode of the EL drive TFT 302, and the predetermined drain current becomes EL.
The EL element emits light at a light emission amount corresponding to the amount of current flowing through the element.
【0020】上述した動作を繰り返し、ソース信号線
(S1〜Sx)へのアナログのビデオ信号の入力が終了
すると、第1のライン期間(L1)が終了する。なお、
ソース信号線(S1〜Sx)へのアナログのビデオ信号
の入力が終了するまでの期間と水平帰線期間とを合わせ
て1つのライン期間としても良い。そして次に第2のラ
イン期間(L2)となりゲート信号線G2に選択信号が
入力される。そして第1のライン期間(L1)と同様に
ソース信号線(S1〜Sx)に順にアナログのビデオ信
号が入力される。When the above operation is repeated and the input of the analog video signal to the source signal lines (S1 to Sx) ends, the first line period (L1) ends. In addition,
The period until the input of the analog video signal to the source signal lines (S1 to Sx) ends and the horizontal retrace period may be combined into one line period. Then, in the second line period (L2), a selection signal is input to the gate signal line G2. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx) in the same manner as in the first line period (L1).
【0021】そして全てのゲート信号線(G1〜Gy)
に選択信号が入力されると、全てのライン期間(L1〜
Ly)が終了する。全てのライン期間(L1〜Ly)が
終了すると、1フレーム期間が終了する。1フレーム期
間中において全ての画素が表示を行い、1つの画像が形
成される。なお全てのライン期間(L1〜Ly)と垂直
帰線期間とを合わせて1フレーム期間としても良い。Then, all the gate signal lines (G1 to Gy)
When the selection signal is input to all the line periods (L1 to L1)
Ly) ends. When all the line periods (L1 to Ly) end, one frame period ends. All the pixels display during one frame period, and one image is formed. Note that all the line periods (L1 to Ly) and the vertical flyback period may be combined into one frame period.
【0022】以上のように、アナログのビデオ信号によ
ってEL素子の発光量が制御され、その発光量の制御に
よって階調表示がなされる。このように、アナログ階調
方式では、ソース信号線に入力されるアナログのビデオ
信号の電位の変化で階調表示が行われる。As described above, the light emission amount of the EL element is controlled by the analog video signal, and gradation display is performed by controlling the light emission amount. As described above, in the analog gray scale method, gray scale display is performed by changing the potential of the analog video signal input to the source signal line.
【0023】次に、時間階調方式について説明する。Next, the time gray scale method will be described.
【0024】時間階調方式では、画素にデジタル信号を
入力し、このデジタル信号によって、画素のEL素子の
発光時間を制御して階調を表現する。In the time gray scale method, a digital signal is input to a pixel, and the digital signal controls the light emission time of an EL element of the pixel to express a gray scale.
【0025】ここではn(nは、2以上の自然数)ビッ
トのデジタル信号を入力し、2n階調表示をする場合を
例に説明する。Here, an example will be described in which a digital signal of n (n is a natural number of 2 or more) bits is input and 2 n gray scales are displayed.
【0026】図5で示した表示装置を、時間階調方式で
駆動した場合のタイミングチャートを図8に示す。ま
ず、1フレーム期間をn(nは、2以上の自然数)個の
サブフレーム期間(SF1〜SFn)に分割する。なお、
画素部の全ての画素が1つの画像を表示する期間を1フ
レーム期間(F)と呼ぶ。1フレーム期間をさらに複数
に分割した期間がサブフレーム期間である。階調数が多
くなるにつれて1フレーム期間の分割数も増え、駆動回
路を高い周波数で駆動しなければならない。FIG. 8 shows a timing chart when the display device shown in FIG. 5 is driven by the time gray scale method. First, one frame period is divided into n (n is a natural number of 2 or more) subframe periods (SF 1 to SF n ). In addition,
A period in which all the pixels in the pixel portion display one image is called one frame period (F). A subframe period is a period obtained by further dividing one frame period into a plurality. As the number of gradations increases, the number of divisions in one frame period also increases, and the driving circuit must be driven at a high frequency.
【0027】1つのサブフレーム期間は書き込み期間
(Ta)と表示期間(Ts)とに分けられる。書き込み
期間とは、1サブフレーム期間中、全画素にデジタル信
号を入力する期間であり、表示期間(点灯期間とも呼
ぶ)とは、EL素子の発光または非発光状態を選択し表
示を行う期間を示している。One sub-frame period is divided into a writing period (Ta) and a display period (Ts). The writing period is a period during which a digital signal is input to all the pixels in one sub-frame period, and the display period (also referred to as a lighting period) is a period during which the light emitting or non-light emitting state of the EL element is selected and displayed. Is shown.
【0028】また、図8に示したEL駆動電圧は、発光
状態を選択されたEL素子のEL駆動電圧を表す。すな
わち、発光状態を選択されたEL素子のEL駆動電圧
は、書き込み期間中は0Vとなり、表示期間中はEL素
子が発光する程度の大きさを有する。The EL driving voltage shown in FIG. 8 represents the EL driving voltage of the EL element whose light emitting state is selected. That is, the EL driving voltage of the EL element whose light emitting state is selected is 0 V during the writing period, and has such a magnitude that the EL element emits light during the display period.
【0029】対向電位は外部スイッチ(図示せず)によ
り制御され、対向電位は、書き込み期間において電源電
位と同じ高さに保たれ、表示期間において電源電位との
間にEL素子が発光する程度の電位差を有する。The opposing potential is controlled by an external switch (not shown). The opposing potential is maintained at the same level as the power supply potential during the writing period, and is such a level that the EL element emits light with the power supply potential during the display period. It has a potential difference.
【0030】まず、それぞれのサブフレーム期間が有す
る書き込み期間と表示期間について、図5と図8の記号
を用いて詳しく説明し、その後、時間階調表示について
詳しく説明する。First, the writing period and the display period of each sub-frame period will be described in detail with reference to FIGS. 5 and 8, and then the time gradation display will be described in detail.
【0031】まずゲート信号線G1に信号が入力され、
ゲート信号線G1に接続されている全てのスイッチング
用TFT301がオンの状態になる。そしてソース信号
線(S1〜Sx)に順にデジタル信号が入力される。対
向電位は電源供給線(V1〜Vx)の電源電位と同じ高
さに保たれている。デジタル信号は「0」または「1」
の情報を有している。「0」と「1」のデジタル信号は
それぞれHiまたはLoのいずれかの電圧を有する信号
を意味する。First, a signal is input to the gate signal line G1,
All the switching TFTs 301 connected to the gate signal line G1 are turned on. Then, digital signals are sequentially input to the source signal lines (S1 to Sx). The counter potential is kept at the same level as the power supply potential of the power supply lines (V1 to Vx). Digital signal is "0" or "1"
Information. The digital signals “0” and “1” mean signals having a voltage of either Hi or Lo, respectively.
【0032】そしてソース信号線(S1〜Sx)に入力
されたデジタル信号は、オンの状態のスイッチング用T
FT301を介してEL駆動用TFT302のゲート電
極に入力される。またコンデンサ303にデジタル信号
が入力され保持される。The digital signal input to the source signal lines (S1 to Sx) is a switching T
The signal is input to the gate electrode of the EL driving TFT 302 via the FT 301. Also, a digital signal is input to and held in the capacitor 303.
【0033】そして順にゲート信号線G2〜Gyに信号
を入力することで上述した動作を繰り返し、全ての画素
にデジタル信号が入力され、各画素において入力された
デジタル信号が保持される。この様にして、全ての画素
にデジタル信号が入力されるまでの期間を書き込み期間
と呼ぶ。The above operation is repeated by sequentially inputting the signals to the gate signal lines G2 to Gy, and the digital signals are input to all the pixels, and the input digital signals are held in the respective pixels. In this manner, a period until a digital signal is input to all pixels is called a writing period.
【0034】全ての画素にデジタル信号が入力される
と、全てのスイッチング用TFT301はオフの状態と
なる。そして対向電極に接続されている外部スイッチ
(図示せず)によって、対向電位は、電源電位との間に
EL素子304が発光する程度の電位差を有するよう変
化する。When digital signals are input to all the pixels, all the switching TFTs 301 are turned off. Then, an external switch (not shown) connected to the opposite electrode changes the opposite potential so as to have a potential difference between the power supply potential and the EL element 304 such that the EL element 304 emits light.
【0035】デジタル信号が「0」の情報を有していた
場合、EL駆動用TFT302はオフの状態となりEL
素子304は発光しない。逆に、「1」の情報を有して
いた場合、EL駆動用TFT302はオンの状態とな
る。その結果EL素子304の画素電極はほぼ電源電位
に保たれ、EL素子304は発光する。このようにデジ
タル信号によって、EL素子の発光または非発光状態が
選択され、全ての画素が一斉に表示を行う。全ての画素
が表示を行うことによって、画像が形成される。画素が
表示を行う期間を表示期間と呼ぶ。When the digital signal has information of "0", the EL driving TFT 302 is turned off and the EL driving TFT 302 is turned off.
The element 304 does not emit light. Conversely, when the information has “1”, the EL driving TFT 302 is turned on. As a result, the pixel electrode of the EL element 304 is kept almost at the power supply potential, and the EL element 304 emits light. As described above, the light emitting state or the non-light emitting state of the EL element is selected by the digital signal, and all the pixels simultaneously perform display. An image is formed when all the pixels perform display. A period in which the pixel performs display is called a display period.
【0036】ここで、n個のサブフレーム期間(SF1
〜SFn)がそれぞれ有する書き込み期間(Ta1〜Ta
n)の長さは全て同じとし、SF1〜SFnがそれぞれ有
する表示期間(Ts)を、それぞれTs1〜Tsnとす
る。Here, n sub-frame periods (SF 1
To SF n ) have respective writing periods (Ta 1 to Ta 1 ).
n) of length are all the same city, SF 1 - SF n display periods each having a (Ts), respectively, and Ts 1 ~Ts n.
【0037】例えば、表示期間Ts1〜Tsnの長さを、
Ts1:Ts2:Ts3:…:Ts(n- 1):Tsn=20:2
-1:2-2:…:2-(n-2):2-(n-1)となるように設定す
る。この表示期間の組み合わせで2n階調のうち所望の
階調表示を行うことができる。For example, the length of the display periods Ts 1 to Ts n is
Ts 1: Ts 2: Ts 3 : ...: Ts (n- 1): Ts n = 2 0: 2
-1 : 2 -2 : ...: 2- (n-2) : 2- (n-1) A desired gradation display out of 2 n gradations can be performed by the combination of the display periods.
【0038】表示期間はTs1〜Tsnのいずれかの期間
である。ここではTs1の期間、所定の画素を点灯させ
たとする。The display period is any one of Ts 1 to Ts n . Here, it is assumed that by lighting periods Ts 1, the predetermined pixel.
【0039】次に、再び書き込み期間に入り、全画素に
デジタル信号を入力したら表示期間に入る。このときは
Ts2〜Tsnのいずれかの期間が表示期間となる。ここ
ではTs2の期間、所定の画素を点灯させたとする。Next, the writing period is started again, and after the digital signals are input to all the pixels, the display period is started. Any one period of this time Ts 2 ~Ts n is the display period. Here, it is assumed that by lighting periods Ts 2, a predetermined pixel.
【0040】以下、残りのn−2個のサブフレームにつ
いて同様の動作を繰り返し、順次Ts3、Ts4…Tsn
と表示期間を設定し、それぞれのサブフレームで所定の
画素を点灯させたとする。Hereinafter, the same operation is repeated for the remaining n-2 sub-frames, and sequentially Ts 3 , Ts 4 ... Ts n
And a display period are set, and a predetermined pixel is turned on in each subframe.
【0041】n個のサブフレーム期間が出現したら1フ
レーム期間を終えたことになる。このとき、画素が点灯
していた表示期間の長さを積算することによって、その
画素の階調がきまる。例えば、n=8のとき、全部の表
示期間で画素が発光した場合の輝度を100%とする
と、Ts1とTs2において画素が発光した場合には75
%の輝度が表現でき、Ts3とTs5とTs8を選択した
場合には16%の輝度が表現できる。When n sub-frame periods appear, one frame period has ended. At this time, the gradation of the pixel is determined by integrating the length of the display period in which the pixel is lit. For example, when n = 8, if the pixel at all the display periods is 100% of luminance in the case where the light emission, the pixels in Ts 1 and Ts 2 emitted 75
% Luminance can be expressed, in the case of selecting the Ts 3 and Ts 5 and Ts 8 can be expressed 16% luminance.
【0042】なお本明細書中では、表示装置に入力した
デジタル信号のうち上位ビットの信号によって、画素の
EL素子が発光状態または非発光状態となる表示期間
を、上位ビットの表示期間とよぶ。また、表示装置に入
力したデジタル信号のうち下位ビットの信号によって、
画素のEL素子が発光状態または非発光状態となる表示
期間を、下位ビットの表示期間とよぶ。In this specification, a display period in which the EL element of a pixel is in a light emitting state or a non-light emitting state by a higher bit signal of a digital signal input to a display device is referred to as a higher bit display period. Also, the lower bit signal of the digital signal input to the display device allows
A display period in which the EL element of the pixel is in a light emitting state or a non-light emitting state is referred to as a lower bit display period.
【0043】[0043]
【発明が解決しようとする課題】従来のアナログ階調方
式を用いた場合、次のような問題がある。When the conventional analog gray scale method is used, there are the following problems.
【0044】アナログ階調方式では、TFTの特性のバ
ラツキが、階調表示に大きく影響するという問題点があ
る。例えばスイッチング用TFTのId−Vg特性が、
同じ階調を表示する2つの画素で異なる場合(どちらか
の画素の特性が、もう一方に対して全体的にプラス又は
マイナス側へシフトした場合)を想定する。The analog gray scale method has a problem that variations in TFT characteristics greatly affect gray scale display. For example, the Id-Vg characteristic of the switching TFT is
It is assumed that two pixels displaying the same gradation are different (a characteristic of one of the pixels is entirely shifted to the plus or minus side with respect to the other).
【0045】その場合、各スイッチング用TFTのゲー
ト電極に同じ電圧が印加されても、各スイッチング用T
FTのドレイン電流は異なる値となり、各画素のEL駆
動用TFTには異なる値のゲート電圧が印加されること
になる。即ち、各EL素子に対して異なる量の電流が流
れ、結果として異なる発光量となり、同じ階調表示を行
うことができなくなる。In this case, even if the same voltage is applied to the gate electrode of each switching TFT, each switching TFT
The drain current of the FT has a different value, and a different value of gate voltage is applied to the EL driving TFT of each pixel. That is, a different amount of current flows to each EL element, resulting in a different amount of light emission, making it impossible to perform the same gradation display.
【0046】また、仮に各画素のEL駆動用TFTに等
しいゲート電圧が印加されたとしても、EL駆動用TF
TのId−Vg特性にバラツキがあれば、同じドレイン
電流を出力することはできない。そのため、Id−Vg
特性が僅かでも異なれば、等しいゲート電圧がかかって
も、出力される電流量は大きく異なるといった事態が生
じうる。すると僅かなId−Vg特性のバラツキによっ
て、同じ電圧の信号を入力してもEL素子の発光量が隣
接画素で大きく異なってしまう。Even if the same gate voltage is applied to the EL driving TFT of each pixel, the EL driving TF
If the Id-Vg characteristics of T vary, the same drain current cannot be output. Therefore, Id−Vg
If the characteristics are slightly different, even if the same gate voltage is applied, a situation may occur in which the amount of output current is significantly different. Then, even if a signal of the same voltage is input, the light emission amount of the EL element greatly differs between adjacent pixels due to a slight variation in the Id-Vg characteristics.
【0047】実際には、スイッチング用TFTとEL駆
動用TFTとの、両者のバラツキの相乗効果となるの
で、さらに大きく階調表示がバラつくことになる。この
ように、アナログ階調表示はTFTの特性バラツキに対
して極めて敏感である。そのため、このEL表示装置
が、階調表示を行う場合、その表示にムラが多いことが
問題となる。In practice, the switching TFT and the EL driving TFT have a synergistic effect, and the gradation display is further greatly varied. Thus, analog gray scale display is extremely sensitive to variations in TFT characteristics. Therefore, when this EL display device performs gradation display, there is a problem that the display has many irregularities.
【0048】一方、従来の時間階調方式を用いた場合、
次のような問題点がある。On the other hand, when the conventional time gray scale method is used,
There are the following problems.
【0049】階調数が多くなってくると、1フレームの
分割数も増える。すると、特に下位ビットの表示期間が
短くなる。As the number of gradations increases, the number of divisions per frame also increases. Then, the display period of the lower bits is particularly shortened.
【0050】この際、EL素子に印加される電圧の波形
のなまりが問題となる。At this time, the rounding of the waveform of the voltage applied to the EL element poses a problem.
【0051】書き込み期間後、表示期間において、EL
素子に電圧を印加する際、全画素のEL素子の対向電極
の電圧を一斉に変化させるため、EL素子や配線に付く
負荷の影響が非常に大きく、全画素のEL素子に加わる
電圧の波形がなまる。After the writing period, in the display period, the EL
When a voltage is applied to the elements, the voltage of the counter electrode of the EL elements of all the pixels is changed at the same time, so that the load applied to the EL elements and the wiring is very large, and the waveform of the voltage applied to the EL elements of all the pixels is very large. Calm down.
【0052】このように、EL素子に印加される電圧の
波形がなまる場合、特に表示期間が短くなる下位ビット
に対応する表示期間では、表示期間の間、十分に所定の
電圧をEL素子に印加することができず、正確な階調表
示が困難となる。As described above, when the waveform of the voltage applied to the EL element is rounded, a predetermined voltage is sufficiently applied to the EL element during the display period, especially in the display period corresponding to the lower bits in which the display period is shortened. Since it cannot be applied, accurate gradation display becomes difficult.
【0053】また、電源供給線より画素部のEL素子に
印加される電圧は、電源供給線の配線抵抗等によりバラ
つきを生じる。そのため、印加電圧の変動により画素部
のEL素子を流れる電流が変化し、輝度がバラつきをも
ってしまう。Further, the voltage applied from the power supply line to the EL element in the pixel portion varies due to the wiring resistance of the power supply line and the like. Therefore, the current flowing through the EL element in the pixel portion changes due to the fluctuation of the applied voltage, and the luminance varies.
【0054】また、EL素子に流れる電流の大きさは、
温度によっても左右される。The magnitude of the current flowing through the EL element is:
It also depends on the temperature.
【0055】ここで、EL素子の輝度は、EL素子を流
れる電流に比例する。よって、EL素子を流れる電流が
変化すると、EL素子の輝度も変化してしまう。Here, the luminance of the EL element is proportional to the current flowing through the EL element. Therefore, when the current flowing through the EL element changes, the luminance of the EL element also changes.
【0056】図4は、EL素子のI−V特性の温度によ
る変化(温度特性)を示すグラフである。このグラフに
より、ある温度下で、EL素子の両電極間に印加された
電圧に対して、EL素子を流れる電流量を知ることがで
きる。ここで、温度T1は、温度T2よりも高く、温度T
2は温度T3よりも高い。このグラフより、画素部のEL
素子の電極間にかかる電圧が同じであっても、EL素子
が有する温度特性によって、EL層の温度が高くなれば
高くなるほど、EL素子を流れる電流は大きくなる。こ
の様に、EL表示装置を使用する環境温度によって、画
素部のEL素子を流れる電流が変動し、画素部のEL素
子の輝度が変化してしまう。FIG. 4 is a graph showing a change (temperature characteristic) of the IV characteristic of the EL element with temperature. From this graph, it is possible to know the amount of current flowing through the EL element with respect to the voltage applied between both electrodes of the EL element at a certain temperature. Here, the temperature T 1 is higher than the temperature T 2 and the temperature T 1
2 is higher than the temperature T 3. From this graph, the EL of the pixel portion
Even when the voltage applied between the electrodes of the element is the same, the higher the temperature of the EL layer, the higher the current flowing through the EL element due to the temperature characteristics of the EL element. As described above, the current flowing through the EL element in the pixel portion varies depending on the environmental temperature at which the EL display device is used, and the luminance of the EL element in the pixel portion changes.
【0057】これらの理由により、正確な階調表現がで
きなくなり、EL表示装置の信頼性を損なう原因の1つ
となっている。For these reasons, accurate gradation expression cannot be performed, which is one of the causes of deteriorating the reliability of the EL display device.
【0058】そこで、画素部のTFTの特性のバラツキ
の影響を受けづらく、EL駆動電圧を高速で変化させる
必要のない階調表示方法を用い、EL素子の環境温度に
よる輝度の変動を抑えた表示装置を提供することを課題
とする。Therefore, a gradation display method which does not need to change the EL drive voltage at high speed, which is hardly affected by the variation in the characteristics of the TFTs in the pixel portion, is used, and a display in which the fluctuation of the luminance due to the environmental temperature of the EL element is suppressed. It is an object to provide a device.
【0059】[0059]
【課題を解決するための手段】1フレーム期間を複数の
サブフレーム期間に分割し、発光状態を選択された画素
のEL素子(第1のEL素子)の両電極間に加えられる
電圧を、サブフレーム期間毎に変化させる、時間階調方
式を用い表示を行う。Means for Solving the Problems One frame period is divided into a plurality of sub-frame periods, and a voltage applied between both electrodes of an EL element (first EL element) of a pixel whose light emission state is selected is applied to a sub-frame. Display is performed using a time gray scale method, which changes every frame period.
【0060】下位ビットの表示期間において、発光状態
を選択された画素のEL素子(第1のEL素子)の両電
極間に加えられる電圧を、上位ビットの表示期間におけ
る、発光状態を選択された画素のEL素子(第1のEL
素子)の両電極間に加えられる電圧に対して小さく設定
する。こうして、下位ビットの表示期間を、従来の時間
階調方式と比較して長くとることができる。In the lower bit display period, the voltage applied between the two electrodes of the EL element (first EL element) of the pixel whose light emission state is selected is set to the light emission state in the upper bit display period. EL element of pixel (first EL
The voltage is set smaller than the voltage applied between both electrodes of the element. Thus, the display period of the lower bits can be made longer as compared with the conventional time gray scale method.
【0061】なお、発光状態を選択された画素のEL素
子(第1のEL素子)の両電極間に印加される電圧は、
第1のEL素子を含む画素部が形成された基板と同じ基
板上に形成されたモニター用EL素子(第2のEL素
子)の両電極間に、階調の基準となる複数の定電流源の
うちの1つを選択し、一定の電流を流して、発生させ
る。The voltage applied between both electrodes of the EL element (first EL element) of the pixel whose emission state has been selected is:
A plurality of constant current sources serving as gradation references are provided between both electrodes of a monitor EL element (second EL element) formed on the same substrate as a substrate on which a pixel portion including the first EL element is formed. And generating a current by flowing a constant current.
【0062】また、バッファアンプを用いて、画素のE
L素子(第1のEL素子)の両電極間に印加する電圧を
一定に保つ。Further, the E of the pixel is
The voltage applied between both electrodes of the L element (first EL element) is kept constant.
【0063】これにより、画素部のTFTの特性バラツ
キの影響を受けづらく、EL駆動電圧の高速応答も必要
としない階調表示方法で、EL素子の環境温度による輝
度の変動を抑えた表示装置を提供することができる。This makes it possible to provide a display device in which the variation in luminance due to the environmental temperature of the EL element is suppressed by a gradation display method which is not easily affected by the variation in the characteristics of the TFT in the pixel portion and does not require a high-speed response of the EL drive voltage. Can be provided.
【0064】以下に、本発明の構成を示す。The configuration of the present invention will be described below.
【0065】本発明によって、第1の電極と、第2の電
極と、前記第1の電極と前記第2の電極の間に設けられ
たEL層とによりそれぞれ構成される、第1のEL素子
及び第2のEL素子を有する表示装置の駆動方法であっ
て、1フレーム期間を複数のサブフレーム期間に分割
し、前記複数の各サブフレーム期間毎に、前記第1のE
L素子が発光状態または非発光状態となり、前記複数の
各サブフレーム期間において、前記第2のEL素子の第
1の電極と第2の電極の間に一定の電流を流し、前記発
光状態となった前記第1のEL素子の第1の電極と第2
の電極の間の電圧は、前記一定の電流が流れる前記第2
のEL素子の第1の電極と第2の電極の間の電圧と等し
く、前記複数のサブフレーム期間のうち、2つのサブフ
レーム期間において、前記一定の電流の値が互いに異な
ることを特徴とする表示装置の駆動方法が提供される。According to the present invention, a first EL element is constituted by a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. And a method for driving a display device having a second EL element, wherein one frame period is divided into a plurality of sub-frame periods, and the first E period is set for each of the plurality of sub-frame periods.
The L element enters a light emitting state or a non-light emitting state, and a constant current flows between the first electrode and the second electrode of the second EL element during each of the plurality of subframe periods, thereby causing the light emitting state. The first electrode of the first EL element and the second electrode
The voltage between the electrodes of the second
The constant current value is different from each other in two sub-frame periods of the plurality of sub-frame periods, the voltage being equal to the voltage between the first electrode and the second electrode of the EL element. A method for driving a display device is provided.
【0066】本発明によって、第1の電極と、第2の電
極と、前記第1の電極と前記第2の電極の間に設けられ
たEL層とによりそれぞれ構成される、第1のEL素子
及び第2のEL素子を有する表示装置の駆動方法であっ
て、1フレーム期間を複数のサブフレーム期間に分割
し、前記複数の各サブフレーム期間毎に前記第1のEL
素子が発光状態または非発光状態となり、前記複数の各
サブフレーム期間において、前記第2のEL素子の第1
の電極と第2の電極の間に一定の電流を流し、前記発光
状態となった前記第1のEL素子の第1の電極と第2の
電極の間の電圧は、前記一定の電流が流れる前記第2の
EL素子の第1の電極と第2の電極の間の電圧に等し
く、前記複数の各サブフレーム期間における、前記一定
の電流の値が異なることを特徴とする表示装置の駆動方
法が提供される。According to the present invention, a first EL element is constituted by a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. And a method of driving a display device having a second EL element, wherein one frame period is divided into a plurality of sub-frame periods, and the first EL device is provided for each of the plurality of sub-frame periods.
The element is in a light emitting state or a non-light emitting state, and the first EL element of the second EL element
A constant current flows between the first electrode and the second electrode, and the constant current flows as a voltage between the first electrode and the second electrode of the first EL element in the light emitting state. A method of driving a display device, wherein the constant current value is different in each of the plurality of sub-frame periods and equal to a voltage between a first electrode and a second electrode of the second EL element. Is provided.
【0067】前記複数の各サブフレーム期間の長さが同
じであることを特徴とする表示装置の駆動方法であって
もよい。The driving method of a display device may be characterized in that the plurality of sub-frame periods have the same length.
【0068】本発明によって、第1の電極と、第2の電
極と、前記第1の電極と前記第2の電極の間に設けられ
たEL層とによりそれぞれ構成される、第1のEL素子
及び第2のEL素子を有する表示装置の駆動方法であっ
て、1フレーム期間をn(nは、2以上の自然数)個の
サブフレーム期間に分割し、前記n個の各サブフレーム
期間毎に、前記第1のEL素子が発光状態または非発光
状態となり、前記n個の各サブフレーム期間において、
前記第2のEL素子の第1の電極と第2の電極の間に一
定の電流を流し、前記発光状態となった前記第1のEL
素子の第1の電極と第2の電極の間の電圧は、前記一定
の電流が流れる前記第2のEL素子の第1の電極と第2
の電極の間の電圧に等しく、前記n個の各サブフレーム
期間における、前記一定の電流の値の比が20:2- 1:
2-2:・・・:2-(n-2):2-(n-1)となることを特徴と
する表示装置の駆動方法が提供される。According to the present invention, a first EL element is constituted by a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. And a method of driving a display device having a second EL element, wherein one frame period is divided into n (n is a natural number of 2 or more) subframe periods, and each subframe period is divided into n subframe periods. , The first EL element is in a light emitting state or a non-light emitting state, and in each of the n subframe periods,
A constant current flows between a first electrode and a second electrode of the second EL element, and the first EL element in the light emitting state is turned on.
The voltage between the first electrode and the second electrode of the element is equal to the voltage between the first electrode and the second electrode of the second EL element through which the constant current flows.
Equal to the voltage between the electrodes, the n in each sub-frame period number, the ratio of the value of the constant current 2 0: 2 - 1:
2−2 :...: 2 − (n−2) : 2− (n−1) is provided.
【0069】前記表示装置の駆動方法を用いることを特
徴とするビデオカメラ、画像再生装置、ヘッドマウント
ディスプレイ、パーソナルコンピュータまたは情報端末
機器であってもよい。A video camera, an image reproducing device, a head-mounted display, a personal computer, or an information terminal device characterized by using the method for driving the display device may be used.
【0070】本発明によって、TFTと、第1のEL素
子とをそれぞれ有する複数の画素と、電源供給線と、バ
ッファアンプと、第2のEL素子と、互いに異なる値の
一定の電流を出力する第1の定電流源A1と第2の定電
流源A2とを有する表示装置であって、前記第1のEL
素子及び前記第2のEL素子はそれぞれ、第1の電極
と、第2の電極と、前記第1の電極と前記第2の電極の
間に設けられたEL層とを有し、前記第1の定電流源A
1の出力端子と、前記第2のEL素子の第1の電極とを
接続するか、前記第2の定電流源A2の出力端子と、前
記第2のEL素子の第1の電極とを接続するかを選択す
るスイッチを有し、前記第2のEL素子の第1の電極
は、前記バッファアンプの非反転入力端子と接続され、
前記バッファアンプの出力端子は、前記電源供給線と接
続され、前記電源供給線の電位は、前記TFTを介して
前記第1のEL素子の第1の電極に与えられていること
を特徴とする表示装置が提供される。According to the present invention, a plurality of pixels each having a TFT and a first EL element, a power supply line, a buffer amplifier, and a second EL element output constant currents having different values from each other. A display device having a first constant current source A1 and a second constant current source A2, wherein the first EL device
The element and the second EL element each include a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. Constant current source A
1 is connected to the first electrode of the second EL element, or the output terminal of the second constant current source A2 is connected to the first electrode of the second EL element. A first electrode of the second EL element is connected to a non-inverting input terminal of the buffer amplifier;
An output terminal of the buffer amplifier is connected to the power supply line, and a potential of the power supply line is supplied to a first electrode of the first EL element via the TFT. A display device is provided.
【0071】本発明によって、TFTと、第1のEL素
子とをそれぞれ有する複数の画素と、電源供給線と、バ
ッファアンプと、第2のEL素子と、それぞれ同じ値の
一定の電流を出力するn(nは、2以上の自然数)個の
定電流源とを有する表示装置であって、前記第1のEL
素子及び前記第2のEL素子はそれぞれ、第1の電極
と、第2の電極と、前記第1の電極と前記第2の電極の
間に設けられたEL層とを有し、前記n個の定電流源の
うちm(mは、n以下の自然数)個の出力端子と、前記
第2のEL素子の第1の電極とを接続するか、前記n個
の定電流源のうちk(kは、mと異なるn以下の自然
数)個の出力端子と、前記第2のEL素子の第1の電極
とを接続するかを選択するスイッチを有し、前記第2の
EL素子の第1の電極は、前記バッファアンプの非反転
入力端子と接続され、前記バッファアンプの出力端子
は、前記電源供給線と接続され、前記電源供給線の電位
は、前記TFTを介して前記第1のEL素子の第1の電
極に与えられていることを特徴とする表示装置が提供さ
れる。According to the present invention, a plurality of pixels each having a TFT and a first EL element, a power supply line, a buffer amplifier, and a second EL element each output a constant current of the same value. n (n is a natural number of 2 or more) constant current sources, and wherein the first EL
The element and the second EL element each include a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. M (m is a natural number not more than n) of the output terminals and the first electrode of the second EL element are connected, or k (m is a natural number) of the n constant current sources. k is a natural number of n or less different from m) and a switch for selecting whether to connect to the first electrode of the second EL element, and a switch for selecting whether to connect the first electrode of the second EL element. Are connected to the non-inverting input terminal of the buffer amplifier, the output terminal of the buffer amplifier is connected to the power supply line, and the potential of the power supply line is set to the first EL via the TFT. A display device is provided, wherein the display device is provided to a first electrode of an element.
【0072】前記第1のEL素子及び前記第2のEL素
子の、第1の電極は陽極であり、第2の電極は陰極であ
ることを特徴とする表示装置であってもよい。The display device may be characterized in that the first electrode of the first EL element and the second EL element is an anode, and the second electrode is a cathode.
【0073】前記第1のEL素子及び前記第2のEL素
子の、第1の電極は陰極であり、第2の電極は陽極であ
ることを特徴とする表示装置であってもよい。The display device may be characterized in that the first electrode of the first EL element and the second EL element is a cathode, and the second electrode is an anode.
【0074】前記表示装置を用いることを特徴とするビ
デオカメラ、画像再生装置、ヘッドマウントディスプレ
イ、パーソナルコンピュータまたは情報端末機器であっ
てもよい。A video camera, an image reproducing device, a head-mounted display, a personal computer or an information terminal device characterized by using the display device may be used.
【0075】[0075]
【発明の実施の形態】本発明の構成について図1を用い
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described with reference to FIG.
【0076】ここでは、2n(nは、2以上の自然数)
階調の表示装置について説明するが、本発明は、2n階
調には限定されず、他の階調を用いる表示装置に対して
も自由に応用することが可能である。Here, 2 n (n is a natural number of 2 or more)
Although a gray scale display device will be described, the present invention is not limited to 2 n gray scales and can be freely applied to display devices using other gray scales.
【0077】101はモニター用EL素子(第2のEL
素子)、102はバッファアンプ(緩衝増幅器)、A1
〜Anは、それぞれ一定の電流I1〜Inを流す定電流源
である。Reference numeral 101 denotes a monitor EL element (a second EL element).
Element), 102 is a buffer amplifier (buffer amplifier), A 1
To A n are each a constant current source for supplying a constant current I 1 ~I n.
【0078】ここで、本明細書中では定電流源とは、そ
の出力端子から、常に一定の電流を出力する素子である
とする。Here, in this specification, a constant current source is an element that always outputs a constant current from its output terminal.
【0079】本発明の表示装置が有する定電流源として
は、公知の構成のものを自由に用いることができる。As the constant current source included in the display device of the present invention, a device having a known configuration can be used freely.
【0080】ここで、画素部の各画素が有するEL素子
(第1のEL素子)と、モニター用EL素子(第2のE
L素子)101とは、それぞれ、第1の電極と、第2の
電極と、前記第1の電極と第2の電極の間に設けられた
EL層とを有し、そのI−V特性が、同じ温度におい
て、ほぼ同じとなるように作製されている。Here, the EL element (first EL element) of each pixel in the pixel portion and the EL element for monitoring (second EL element)
L element) 101 includes a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode, and has an IV characteristic. , At the same temperature.
【0081】また、103はスイッチであり、定電流源
A1〜Anのうちどれかを選択し、その出力端子と、モニ
ター用EL素子(第2のEL素子)101の一方の電極
(第1の電極)と接続する。[0081] Further, 103 denotes a switch, and select one of the constant current source A 1 to A n, and the output terminal, monitoring EL element (the second EL element) one electrode of 101 (the 1 electrode).
【0082】モニター用EL素子(第2のEL素子)1
01は、画素部が形成された基板と同じ基板上に形成さ
れている。なお、本明細書中では、画素部が形成された
基板を画素基板という。Monitor EL element (second EL element) 1
01 is formed on the same substrate as the substrate on which the pixel portion is formed. Note that in this specification, a substrate on which a pixel portion is formed is referred to as a pixel substrate.
【0083】ここで、モニター用EL素子(第2のEL
素子)と画素部のEL素子(第1のEL素子)とは、同
時に作製することが可能である。Here, the monitor EL element (the second EL element)
The element and the EL element (first EL element) in the pixel portion can be manufactured at the same time.
【0084】定電流源A1〜An及びバッファアンプ10
2をまとめて1001で示した。1001は、画素基板
上に形成されていてもよいし、単結晶ICチップ上に形
成され画素基板上に貼り付けられていてもよいし、外部
基板上に作製されていてもよい。The constant current sources A 1 to An and the buffer amplifier 10
2 are collectively indicated by 1001. 1001 may be formed over a pixel substrate, may be formed over a single crystal IC chip, may be attached to a pixel substrate, or may be formed over an external substrate.
【0085】ここで今、モニター用EL素子(第2のE
L素子)101の一方の電極(第1の電極)は、スイッ
チ103により定電流源A1の出力端子に接続されてい
るとする。このときモニター用EL素子(第2のEL素
子)101の両電極(第1の電極と第2の電極)間に
は、一定の電流I1が入力されている。Here, the monitor EL element (the second E
One electrode of the L element) 101 (first electrode), and is connected to the output terminal of the constant current source A 1 by the switch 103. At this time, a constant current I 1 is input between both electrodes (first electrode and second electrode) of the monitoring EL element (second EL element) 101.
【0086】定電流源A1に接続されたモニター用EL
素子(第2のEL素子)101は、周りの環境の温度が
変化すると、素子の両電極(第1の電極と第2の電極)
間を流れる電流I1が変化しない代わりに、図4に示し
たEL素子の温度特性によりモニター用EL素子(第2
のEL素子)の両電極(第1の電極と第2の電極)間の
電圧が変化する。Monitor EL connected to constant current source A 1
When the temperature of the surrounding environment changes, the element (second EL element) 101 has both electrodes (first electrode and second electrode) of the element.
Instead of the current I 1 flowing between does not change, monitor EL element due to the temperature characteristic of the EL element shown in FIG. 4 (second
The voltage between both electrodes (the first electrode and the second electrode) of the EL element changes.
【0087】ここで、モニター用EL素子(第2のEL
素子)の電極で、定電流源A1と接続されていない側の
電極(第2の電極)は、一定の電位が与えられている。
この一定の電位は、表示期間中における画素部のEL素
子(第1のEL素子)の対向電極(第2の電極)の電位
とほぼ同じに設定されている。Here, the monitor EL element (the second EL element)
In the electrode of the device), on the side not connected to the constant current source A 1 electrode (second electrode), it is supplied with a predetermined potential.
This constant potential is set to be substantially the same as the potential of the counter electrode (second electrode) of the EL element (first EL element) in the pixel portion during the display period.
【0088】ここで、バッファアンプ102は、非反転
入力端子(+)、反転入力端子(−)及び出力端子を有
している。バッファアンプ102は、非反転入力端子
(+)に入力された電位が、出力端子に接続された負荷
や配線抵抗などによって変化するのを抑える働きがあ
る。Here, the buffer amplifier 102 has a non-inverting input terminal (+), an inverting input terminal (-), and an output terminal. The buffer amplifier 102 has a function of suppressing a change in the potential input to the non-inverting input terminal (+) due to a load connected to the output terminal, wiring resistance, or the like.
【0089】本発明の表示装置が有するバッファアンプ
としては、公知の構成のものを自由に用いることができ
る。As the buffer amplifier included in the display device of the present invention, a buffer amplifier having a known configuration can be used freely.
【0090】バッファアンプの非反転入力端子(+)
は、モニター用EL素子(第2のEL素子)の、定電流
源A1の出力端子に接続された側の電極(第1の電極)
と接続され、モニター用EL素子(第2のEL素子)の
電極(第1の電極)の電位が入力されている。このモニ
ター用EL素子(第2のEL素子)の電極(第1の電
極)の電位は、バッファアンプ102を介して、電源供
給線104に入力される。ここで、電源供給線104に
接続された画素のEL駆動用TFTがオンになると、こ
のモニター用EL素子(第2のEL素子)101の電極
(第1の電極)の電位が画素部のEL素子(第1のEL
素子)の第1の電極に入力される。Non-inverting input terminal (+) of buffer amplifier
Is an electrode (first electrode) on the side of the monitor EL element (second EL element) connected to the output terminal of the constant current source A1
And the potential of the electrode (first electrode) of the monitoring EL element (second EL element) is input. The potential of the electrode (first electrode) of the monitor EL element (second EL element) is input to the power supply line 104 via the buffer amplifier 102. Here, when the EL driving TFT of the pixel connected to the power supply line 104 is turned on, the potential of the electrode (first electrode) of the monitor EL element (second EL element) 101 becomes the EL of the pixel portion. Element (first EL
Element).
【0091】モニター用EL素子(第2のEL素子)の
定電流源の出力端子に接続された側の電極(第1の電
極)の電位は、接続された定電流源の設定された一定の
電流を流すように、温度に応じて変化している。この電
位を画素のEL素子(第1のEL素子)の画素電極(第
1の電極)の電位とする。これによって、表示期間にお
いて、モニター用EL素子(第2のEL素子)の両電極
(第1の電極と第2の電極)間に印加された電圧と同じ
電圧が、発光状態を選択された画素のEL素子(第1の
EL素子)の両電極(第1の電極と第2の電極)間に印
加される。こうして、画素のEL素子(第1のEL素
子)の両電極(第1の電極と第2の電極)間に一定の電
流が流れる。The potential of the electrode (first electrode) on the side connected to the output terminal of the constant current source of the monitor EL element (second EL element) is set to a constant value set by the connected constant current source. It changes according to the temperature so that a current flows. This potential is used as the potential of the pixel electrode (first electrode) of the EL element (first EL element) of the pixel. Accordingly, in the display period, the same voltage as the voltage applied between both electrodes (the first electrode and the second electrode) of the monitor EL element (the second EL element) is applied to the pixel whose emission state is selected. Is applied between both electrodes (first electrode and second electrode) of the EL element (first EL element). Thus, a constant current flows between both electrodes (the first electrode and the second electrode) of the EL element (the first EL element) of the pixel.
【0092】この様に、画素部のEL素子(第1のEL
素子)には、温度変化に対しても、その第1の電極と第
2の電極間に、一定の電流を流すように変化した電圧が
印加される。こうして、画素部EL素子(第1のEL素
子)を流れる電流を、温度変化に対して一定に保つこと
ができる。As described above, the EL element (the first EL element) in the pixel portion is used.
The element is also applied with a voltage that changes so that a constant current flows between the first electrode and the second electrode in response to a temperature change. Thus, the current flowing through the pixel portion EL element (first EL element) can be kept constant with respect to the temperature change.
【0093】ここで、画素部のEL素子とモニター用E
L素子とは、同一基板上に形成されているので、そのI
−V特性が、同じ温度においてほぼ同じものが得られ
る。そのため、モニター用EL素子(第2のEL素子)
の第1の電極と第2の電極の間を流れる電流を調節する
ことで、画素部EL素子(第1のEL素子)を必要な明
るさで点灯させることができる。Here, the EL element in the pixel portion and the monitor E
Since the L element is formed on the same substrate, its I element
The same -V characteristics can be obtained at the same temperature. Therefore, the monitor EL element (second EL element)
By adjusting the current flowing between the first electrode and the second electrode, the pixel portion EL element (first EL element) can be turned on with required brightness.
【0094】また、スイッチ103を切り換えること
で、残りの定電流源A2〜Anを順次選択し、一定の電流
I2〜Inをモニター用EL素子(第2のEL素子)に入
力する。一定の電流I2〜InによりモニターEL素子
(第2のEL素子)の第1の電極と第2の電極の間に生
じた電圧をバッファアンプを用いて、画素部のEL素子
(第1のEL素子)の第1の電極と第2の電極の間に印
加する。[0094] Also, by switching the switch 103 sequentially selects the remaining constant current source A 2 to A n, and inputs a constant current I 2 ~I n to monitor the EL element (the second EL element) . The voltage generated between the first electrode and the second electrode of the monitor EL elements by constant current I 2 ~I n (second EL element) using a buffer amplifier, the EL element of the pixel portion (first Is applied between the first electrode and the second electrode.
【0095】ここで、本発明の駆動方法について、図2
のタイミングチャートを用いて説明する。なお、一部、
図1で用いた符号と同じ符号を用いて示す。Here, the driving method of the present invention will be described with reference to FIG.
This will be described with reference to the timing chart of FIG. In addition, some
The same reference numerals as those used in FIG. 1 are used.
【0096】1フレーム期間は、複数のサブフレーム期
間SF1〜SFnに分割されている。このサブフレーム期
間SF1〜SFnごとに図1に示した定電流源A1〜Anの
うち1つが、スイッチ103によって、順次選択され、
選択された定電流源の出力端子とモニター用EL素子
(第2のEL素子)の第1の電極とが接続される。この
とき、電源供給線には、一定の電流I1〜Inに対応した
電圧V1〜Vnが、印加される。One frame period is divided into a plurality of sub-frame periods SF 1 to SF n . One of the constant current source A 1 to A n shown in each the sub-frame periods SF 1 - SF n in FIG. 1, the switch 103 are sequentially selected,
The output terminal of the selected constant current source is connected to the first electrode of the monitor EL element (second EL element). At this time, the power supply line, the voltage V 1 ~V n corresponding to the constant current I 1 ~I n is applied.
【0097】サブフレーム期間は、全ての画素に信号が
書き込まれそれぞれの画素が発光するかしないかを選択
する書き込み期間Ta1〜Tanと、書き込み期間Ta1
〜Tanに書き込まれた信号により全ての画素のEL素
子(第1のEL素子)がそれぞれ発光するかしないかす
る表示期間Ts1〜Tsnとを有する。[0097] sub-frame period, a write period Ta 1 to Ta n each pixel signal is written into all the pixels to select whether or not to emit light, the write period Ta 1
EL elements of all pixels (the first EL element) and a display period Ts 1 ~Ts n to whether or not to emit light respectively by the signal written in to Ta n.
【0098】なお、書き込み期間Ta1〜Tanの長さは
全て同じであり、表示期間Ts1〜Tsnの長さも全て同
じであるとする。[0098] The length of the writing period Ta 1 to Ta n are all the same, and all the length of the display period Ts 1 ~Ts n is the same.
【0099】サブフレーム期間毎に定電流源A1〜Anが
順次選択され、それぞれが出力する一定の電流I1〜In
によって、モニター用EL素子(第2のEL素子)の第
1の電極の電位が変化し、その電位に対応して、電源供
給線の電位は、V1〜Vnに変化する。[0099] is the sub every frame period to a constant current source A 1 to A n are sequentially selected, constant current, each of which outputs I 1 ~I n
By changing the potential of the first electrode of the monitoring EL element (the second EL element), in response to the potential, the potential of the power supply line is changed to V 1 ~V n.
【0100】各書き込み期間Ta1〜Tan中はそれぞ
れ、画素部EL素子(第1のEL素子)の対向電極(第
2の電極)の電位は、電源供給線の電位V1〜Vnそれぞ
れと同じに保たれている。そのため書き込み期間Ta1
〜Tan中は、EL駆動電圧は0Vである。一方、表示
期間Ts1〜Tsn中は、画素部EL素子(第1のEL素
子)の対向電極(第2の電極)の電位は、電源供給線の
電位との間に、EL素子が発光する程度の電位差が生じ
るように設定される。[0100] counter electrode potential (second electrode), the potential V 1 ~V n each power supply line of each during each write period Ta 1 to Ta n, the pixel portion EL element (a first EL element) And are kept the same. Therefore, the writing period Ta 1
The EL drive voltage is 0 V during the period from ~ Ta n . On the other hand, during the display periods Ts 1 to Ts n , the potential of the counter electrode (second electrode) of the pixel EL element (first EL element) is between the potential of the power supply line and the EL element. It is set so that a small potential difference occurs.
【0101】ここで、書き込み期間中の画素部EL素子
(第1のEL素子)の対向電極(第2の電極)の電位
は、サブフレーム期間毎に異なる電源供給線の電位に対
応して変化する。なお、表示期間中の対向電極の電位
は、全てのサブフレーム期間において、同じで構わな
い。Here, the potential of the counter electrode (the second electrode) of the pixel EL element (the first EL element) during the writing period changes according to the potential of the power supply line which differs for each sub-frame period. I do. Note that the potential of the counter electrode during the display period may be the same in all subframe periods.
【0102】ここでは、表示期間Ts1〜Tsn中の画素
部EL素子(第1のEL素子)の対向電極の電位を、0
Vとする。すると、発光状態を選択された画素のEL素
子(第1のEL素子)の両電極(第1の電極と第2の電
極)間に、表示期間Ts1〜Tsn中に印加されるEL駆
動電圧は、サブフレーム期間毎にV1〜Vnの値に変化す
る。Here, the potential of the counter electrode of the pixel EL element (first EL element) during the display period Ts 1 to Ts n is set to 0.
V. Then, the EL driving applied during the display periods Ts 1 to Ts n is applied between both electrodes (first electrode and second electrode) of the EL element (first EL element) of the pixel whose light emission state is selected. voltage changes of the value of V 1 ~V n for each sub-frame period.
【0103】このEL駆動電圧V1〜Vnにより、画素部
のEL素子(第1のEL素子)には、定電流源A1〜An
の出力する一定の電流I1〜Inに比例した一定の電流I
EL1〜IELnが流れる。ここで、EL素子は、素子を流れ
る電流IEL1〜IELnに対して、発光輝度がほぼ正比例す
る性質がある。そのため、電流I1〜In、つまり定電流
源A1〜Anを流れる電流I1〜Inの比I1:I2:・・
・:In-1:Inを、2 0:2-1:・・・:2-(n-2):2
-(n-1)となるように設定すれば、画素部のEL素子(第
1のEL素子)を各表示期間Ts1〜Tsn発光させた場
合の発光輝度Lm1〜Lmnの比Lm1:Lm2:・・・:
Lm(n-1):Lmnも、20:2-1:・・・:2-(n-2):
2-(n-1)となる。This EL drive voltage V1~ VnBy the pixel part
(The first EL element) has a constant current source A1~ An
Constant current I output by1~ InConstant current I proportional to
EL1~ IELnFlows. Here, the EL element flows through the element.
Current IEL1~ IELnThe emission luminance is almost directly proportional to
There is a property. Therefore, the current I1~ In, That is, constant current
Source A1~ AnCurrent I flowing through1~ InRatio I1: ITwo: ・ ・
・ : In-1: In, 2 0: 2-1: ・ ・ ・: 2-(n-2): 2
-(n-1)Is set so that the EL element of the pixel portion (the
1 EL element) in each display period Ts1~ TsnThe place where light was emitted
Light emission luminance Lm1~ LmnRatio Lm1: LmTwo: ・ ・ ・:
Lm(n-1): LmnAlso 20: 2-1: ・ ・ ・: 2-(n-2):
2-(n-1)Becomes
【0104】このとき、1フレーム期間中に画素が点灯
していた表示期間Ts1〜Tsnの発光量を積算すること
により、その画素の輝度が決まる。例えば、n=8のと
き、全部の表示期間Ts1〜Tsnで画素が発光した場合
の輝度を100%とすると、Ts1とTs2において画素
が発光した場合は、約75%の輝度を表現することがで
きる。一方、Ts3とTs5とTs8を選択した場合に
は、約16%の輝度が表現できる。At this time, the luminance of the pixel is determined by integrating the light emission amounts in the display periods Ts 1 to Ts n in which the pixel is lit during one frame period. For example, when n = 8, if the luminance when the pixel emits light in all display periods Ts 1 to Ts n is 100%, if the pixel emits light in Ts 1 and Ts 2 , about 75% luminance is obtained. Can be expressed. On the other hand, if you select Ts 3 and Ts 5 and Ts 8 it can be expressed luminance of about 16%.
【0105】なお表示期間Ts1〜Tsnは、どのような
順序で出現させてもよい。例えば、1フレーム期間中に
おいて、Ts1の次に、Ts4、Ts3、Ts2・・・とい
った順序で表示期間を出現させることも可能である。The display periods Ts 1 to Ts n may appear in any order. For example, during one frame period, the next Ts 1, Ts 4, Ts 3, it is possible to reveal the display period in the order such as Ts 2 · · ·.
【0106】また、上記の様に、それぞれ異なる値の電
流を出力する定電流源が複数個存在する場合に、1フレ
ーム期間のうち複数のサブフレーム期間で同じ定電流源
を選択し、同じ定電流源を選択したそれぞれのサブフレ
ーム期間の表示期間の長さを異ならせて、階調を表現す
ることも可能である。Further, as described above, when there are a plurality of constant current sources outputting currents of different values, the same constant current source is selected in a plurality of subframe periods in one frame period, and the same constant current source is selected. It is also possible to express gradation by making the length of the display period of each sub-frame period in which the current source is selected different.
【0107】例えば、図19のタイミングチャートに示
す様に、1フレーム期間中のn個のサブフレーム期間の
うち複数のサブフレーム期間で同じ定電流源を選択し、
同じ定電流源を選択したそれぞれのサブフレーム期間の
表示期間の長さを変えて階調を表現することも可能であ
る。For example, as shown in the timing chart of FIG. 19, the same constant current source is selected in a plurality of subframe periods out of n subframe periods in one frame period.
It is also possible to express gradation by changing the length of the display period of each sub-frame period in which the same constant current source is selected.
【0108】図19において、サブフレーム期間SF1
とSF2は、同じ定電流源A1が選択されている。この
とき、サブフレーム期間SF1とSF2の表示期間Ts
1とTs2の長さを異ならせている。In FIG. 19, subframe period SF1
And SF2, the same constant current source A1 is selected. At this time, the display period Ts of the sub-frame periods SF1 and SF2
1 and Ts2 have different lengths.
【0109】このように、異なるサブフレーム期間にお
いて、表示期間の長さを変化させる手法と、異なるサブ
フレーム期間において、モニター用EL素子(第2のE
L素子)の両電極(第1の電極と第2の電極)間を流れ
る電流を変化させる手法とを組み合わせることによっ
て、下位ビットの表示期間を長くとり、且つ階調表示に
必要な定電流源の数を減らすことが可能である。As described above, the method of changing the length of the display period in different sub-frame periods and the method of monitoring EL element (second E) in different sub-frame periods are described.
A constant current source required for a longer display period of lower bits and a gradation display by combining with a method of changing a current flowing between both electrodes (first electrode and second electrode) of the L element). Can be reduced.
【0110】更に、n(nは、2以上の自然数)個の定
電流源の出力する電流値が同じ場合で、1フレーム期間
中において、あるサブフレーム期間では、m(mは、n
以下の自然数)個の定電流源の出力端子とモニター用E
L素子(第2のEL素子)の第1の電極とを接続し、別
のサブフレーム期間では、k(kは、mとは異なるn以
下の自然数)個の定電流源の出力端子と、モニター用E
L素子(第2のEL素子)の第1の電極とを接続する。Further, when the current values output from n (n is a natural number of 2 or more) constant current sources are the same, and m (m is n
The following natural numbers) output terminals of constant current sources and monitor E
Connecting the first electrode of the L element (the second EL element) to output terminals of k (k is a natural number of n or less different from m) constant current sources in another subframe period; E for monitor
The first electrode of the L element (the second EL element) is connected.
【0111】このように、選択した複数の定電流源の出
力電流の和をもって、モニター用EL素子(第2のEL
素子)の第1の電極と第2の電極の間に流す電流として
も良い。As described above, the sum of the output currents of the selected plurality of constant current sources is used as the monitor EL element (the second EL element).
The current may flow between the first electrode and the second electrode of the element.
【0112】[0112]
【実施例】以下に、本発明の実施例について説明する。Embodiments of the present invention will be described below.
【0113】(実施例1)本実施例では、本発明の表示
装置が有するバッファアンプの構造について説明する。(Embodiment 1) In this embodiment, the structure of a buffer amplifier included in a display device of the present invention will be described.
【0114】TFTを用いてバッファアンプを作製した
例を、図3に示す。FIG. 3 shows an example in which a buffer amplifier is manufactured using TFTs.
【0115】バッファアンプはTFT1901〜190
9、コンデンサ1910、定電流源1911、1912
等により構成される。TFT1901、1902、19
06、1909は、nチャネル型TFTであり、TFT
1903〜1905、1907、1908は、pチャネ
ル型TFTである。The buffer amplifiers are TFTs 1901 to 190
9. Capacitor 1910, constant current sources 1911, 1912
And so on. TFT 1901, 1902, 19
Reference numerals 06 and 1909 denote n-channel TFTs.
Reference numerals 1903 to 1905, 1907, and 1908 denote p-channel TFTs.
【0116】また、1930は高電位側電源線であり、
1931は低電位側電源線である。Reference numeral 1930 denotes a high potential side power supply line.
1931 is a low potential side power supply line.
【0117】このバッファアンプの動作について以下に
詳しく説明する。The operation of the buffer amplifier will be described in detail below.
【0118】TFT1901及び1902によって構成
される差動増幅回路1921について説明する。バッフ
ァアンプの非反転入力端子に相当するTFT1901の
ゲート電極と、バッファアンプの反転入力端子に相当す
るTFT1902のゲート電極に入力された電圧の差に
より、それぞれのTFTのドレイン・ソース間に流れる
電流量が異なる。この電流をそれぞれi1とi2とす
る。The differential amplifier circuit 1921 constituted by the TFTs 1901 and 1902 will be described. The amount of current flowing between the drain and source of each TFT due to the difference between the voltage input to the gate electrode of TFT 1901 corresponding to the non-inverting input terminal of the buffer amplifier and the gate electrode of TFT 1902 corresponding to the inverting input terminal of the buffer amplifier Are different. This current is referred to as i1 and i2, respectively.
【0119】ここで、カレントミラー回路1922は、
TFT1903及び1904によって構成される。TF
T1903のゲート電極とTFT1904のゲート電極
は、接続されているため、この2つのTFTのゲート電
極の電位は等しい。そのため、TFT1903とTFT
1904のそれぞれのソース・ドレイン間を流れる電流
量は、等しくなる。それ故、差動増幅回路1921のT
FT1901とTFT1902を流れる電流i1とi2
の差分に相当する電流i3が、差動増幅回路1921に
入力されなくてはならない。Here, the current mirror circuit 1922 is
It is composed of TFTs 1903 and 1904. TF
Since the gate electrode of T1903 and the gate electrode of TFT1904 are connected, the potentials of the gate electrodes of the two TFTs are equal. Therefore, the TFT 1903 and the TFT
The amount of current flowing between the source and the drain in 1904 becomes equal. Therefore, T of the differential amplifier circuit 1921
Currents i1 and i2 flowing through FT1901 and TFT1902
Must be input to the differential amplifier circuit 1921.
【0120】電流i3は、コンデンサ1910から供給
される。これにより、コンデンサ1910の電極間の電
位差Vが増大する。電位差Vは、ソース接地増幅回路1
923に入力される。The current i3 is supplied from the capacitor 1910. Thereby, the potential difference V between the electrodes of the capacitor 1910 increases. The potential difference V is equal to
923.
【0121】ソース接地増幅回路1923は、TFT1
905によって構成される。入力された電位差Vは、T
FT1905のソース・ドレイン間の電位差となる。こ
の電位差Vに対応して、電流i4が流れ込む。ここで、
定電流源1912は、一定の電流i0しか流さない。そ
のため、電流i4とi0の差分i5は、ソースフォロウ
バッファ回路1924に入力される。この電流i5は、
増幅された電位差Vに対応して増大している。The common source amplifier circuit 1923 is connected to the TFT 1
905. The input potential difference V is T
This is the potential difference between the source and the drain of the FT 1905. A current i4 flows in accordance with the potential difference V. here,
The constant current source 1912 passes only a constant current i0. Therefore, the difference i5 between the currents i4 and i0 is input to the source follow buffer circuit 1924. This current i5 is
It increases in accordance with the amplified potential difference V.
【0122】ソースフォロウバッファ回路1924は、
TFT1906及び1907によって構成されている。
ソース接地増幅回路1923からの入力i5は、TFT
1906のゲート電極に入力される。この入力電流i5
により、TFT1906のソース・ドレイン間を流れる
電流i6の量は大きくなる。すなわち、バッファアンプ
より、大きな電流が出力される。The source follow buffer circuit 1924 is
It is composed of TFTs 1906 and 1907.
An input i5 from the common source amplifier 1923 is a TFT
Input to the gate electrode of 1906. This input current i5
Accordingly, the amount of the current i6 flowing between the source and the drain of the TFT 1906 increases. That is, a larger current is output from the buffer amplifier.
【0123】この様に、バッファアンプは、電流を増幅
して出力する。As described above, the buffer amplifier amplifies and outputs the current.
【0124】なお、ここでは、nチャネル型TFTで差
動回路を構成しているが、pチャネル型TFTで構成し
ても良い。Although the differential circuit is composed of n-channel TFTs here, it may be composed of p-channel TFTs.
【0125】(実施例2)本実施例では、本発明の表示
装置の画素部とその周辺に設けられる駆動回路部(ソー
ス信号線側駆動回路、ゲート信号線側駆動回路)のTF
Tを同時に作製する方法について説明する。但し、説明
を簡単にするために、駆動回路部に関しては基本単位で
あるCMOS回路を図示することとする。(Embodiment 2) In this embodiment, the TFs of the pixel portion of the display device of the present invention and the drive circuit portions (source signal line side drive circuit and gate signal line side drive circuit) provided around the pixel portion are provided.
A method for simultaneously manufacturing T will be described. However, for the sake of simplicity, a CMOS circuit, which is a basic unit for the drive circuit unit, is illustrated.
【0126】まず、図9(A)に示すように、コーニン
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板5001上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜5002を形成する。例
えば、プラズマCVD法でSiH4、NH3、N2Oから
作製される酸化窒化シリコン膜5002aを10〜20
0[nm](好ましくは50〜100[nm])形成し、同様に
SiH4、N2Oから作製される酸化窒化水素化シリコン
膜5002bを50〜200[nm](好ましくは100〜
150[nm])の厚さに積層形成する。本実施例では下地
膜5002を2層構造として示したが、前記絶縁膜の単
層膜または2層以上積層させた構造として形成しても良
い。First, as shown in FIG. 9A, oxidation is performed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass. A base film 5002 made of an insulating film such as a silicon film, a silicon nitride film, or a silicon oxynitride film is formed. For example, a plasma CVD method SiH 4, NH 3, N 2 O silicon oxynitride film 5002a made from 10 to 20
0 [nm] (preferably 50 to 100 [nm]) is formed, similarly SiH 4, N 2 O hydrogenated silicon oxynitride film 5002b made from 50 to 200 [nm] (preferably 100 to
150 [nm]). Although the base film 5002 has a two-layer structure in this embodiment, the base film 5002 may have a single-layer structure or a structure in which two or more insulating films are stacked.
【0127】島状半導体層5003〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5003〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム(SiGe)合金
などで形成すると良い。The island-shaped semiconductor layers 5003 to 5006 are formed of a crystalline semiconductor film formed by using a semiconductor film having an amorphous structure by a laser crystallization method or a known thermal crystallization method.
The thickness of the island-shaped semiconductor layers 5003 to 5006 is 25 to 8
It is formed with a thickness of 0 [nm] (preferably 30 to 60 [nm]). The material of the crystalline semiconductor film is not limited, but is preferably formed of silicon or a silicon germanium (SiGe) alloy.
【0128】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数30[Hz]とし、レーザーエ
ネルギー密度を100〜400[mJ/cm2](代表的には2
00〜300[mJ/cm2])とする。また、YAGレーザー
を用いる場合にはその第2高調波を用いパルス発振周波
数1〜10[kHz]とし、レーザーエネルギー密度を30
0〜600[mJ/cm2](代表的には350〜500[mJ/c
m2])とすると良い。そして幅100〜1000[μm]、
例えば400[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率(オーバーラップ率)を80〜98[%]として行
う。In order to form a crystalline semiconductor film by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser is used.
In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 [Hz], and the laser energy density is 100 to 400 [mJ / cm 2 ] (typically, 2
00 to 300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used, the pulse oscillation frequency is set to 1 to 10 [kHz], and the laser energy density is set to 30.
0 to 600 [mJ / cm 2 ] (typically 350 to 500 [mJ / c]
m 2 ]). And a width of 100 to 1000 [μm],
For example, a laser beam condensed linearly at 400 [μm] is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser beam at this time is set to 80 to 98 [%].
【0129】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、120[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOS(Tetraethyl Orthosilicat
e)とO2とを混合し、反応圧力40[Pa]、基板温度30
0〜400[℃]とし、高周波(13.56[MHz])、電
力密度0.5〜0.8[W/cm2]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後400〜500[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。Next, island-like semiconductor layers 5003 to 5006
Is formed to cover the gate insulating film 5007. The gate insulating film 5007 is formed by a plasma CVD method or a sputtering method.
It is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm]. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicat
e) and O 2 were mixed, the reaction pressure was 40 [Pa], and the substrate temperature was 30.
It can be formed by discharging at a high frequency (13.56 [MHz]) and a power density of 0.5 to 0.8 [W / cm 2 ] at 0 to 400 [° C.]. The silicon oxide film thus manufactured can obtain favorable characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].
【0130】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成し、
第2の導電膜5009をWで100〜300[nm]の厚さ
に形成する。[0130] Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed of Ta to a thickness of 50 to 100 [nm],
A second conductive film 5009 is formed with W to a thickness of 100 to 300 [nm].
【0131】Ta膜はスパッタ法で、Taのターゲット
をArでスパッタすることにより形成する。この場合、
Arに適量のXeやKrを加えると、Ta膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のTa膜の抵抗率は20[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のTa膜の抵抗率は
180[μΩcm]程度でありゲート電極とするには不向き
である。α相のTa膜を形成するために、Taのα相に
近い結晶構造をもつ窒化タンタルを10〜50[nm]程度
の厚さでTaの下地に形成しておくとα相のTa膜を容
易に得ることが出来る。The Ta film is formed by a sputtering method by sputtering a Ta target with Ar. in this case,
When an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relaxed and the film can be prevented from peeling. Also, α
The phase Ta film has a resistivity of about 20 [μΩcm] and can be used as a gate electrode, but the β phase Ta film has a resistivity of about 180 [μΩcm] and is not suitable for a gate electrode. . In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to the Ta α-phase is formed on a Ta base with a thickness of about 10 to 50 [nm]. Can be easily obtained.
【0132】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することが出来る。When a W film is formed, it is formed by a sputtering method using W as a target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode.
[μΩcm] or less is desirable. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when there are many impurity elements such as oxygen in W, the crystallization is inhibited and the resistance is increased. From this, in the case of using the sputtering method, a W target having a purity of 99.9999 [%] is used, and a W film is formed by giving sufficient consideration so as not to mix impurities from the gas phase during film formation. Resistivity 9-20
[μΩcm] can be realized.
【0133】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第1の
導電膜5008を窒化タンタル(TaN)で形成し、第
2の導電膜5009をWとする組み合わせ、第1の導電
膜5008を窒化タンタル(TaN)で形成し、第2の
導電膜5009をAlとする組み合わせ、第1の導電膜
5008を窒化タンタル(TaN)で形成し、第2の導
電膜5009をCuとする組み合わせが挙げられる。In this embodiment, the first conductive film 500
8 was Ta, and the second conductive film 5009 was W. However, there is no particular limitation, and any of Ta, W, Ti, Mo, Al, and Cu was used.
Alternatively, it may be formed of an element selected from the above, or an alloy material or a compound material containing the element as a main component. Also,
A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. As a desirable example of another combination other than this embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W, Is formed of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. No.
【0134】次に、レジストによりマスク5010を形
成し、電極及び配線を形成するための第1のエッチング
処理を行う。本実施例ではICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2を混合し、1[Pa]の圧
力でコイル型の電極に500[W]のRF(13.56[MH
z])電力を投入してプラズマを生成して行う。基板側
(試料ステージ)にも100[W]のRF(13.56[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。CF4とCl2を混合した場合にはW膜及びTa
膜とも同程度にエッチングされる。Next, a mask 5010 is formed using a resist, and a first etching process for forming electrodes and wirings is performed. In this embodiment, ICP (Inductively Coupled)
d Plasma: Inductively coupled plasma) etching method,
CF 4 and Cl 2 are mixed as an etching gas, and RF (13.56 [MH]) of 500 [W] is applied to the coil-type electrode at a pressure of 1 [Pa].
z]) Power is supplied to generate plasma. 100 [W] RF (13.56 [MH] also on the substrate side (sample stage)
z]) Apply power and apply a substantially negative self-bias voltage. When CF 4 and Cl 2 are mixed, the W film and Ta
The film is etched to the same extent.
【0135】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第1の導電層及び第
2の導電層の端部がテーパー形状となる。テーパー部の
角度は15〜45°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、10〜20[%]程
度の割合でエッチング時間を増加させると良い。W膜に
対する酸化窒化シリコン膜の選択比は2〜4(代表的に
は3)であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は20〜50[nm]程度エ
ッチングされることになる。こうして、第1のエッチン
グ処理により第1の導電層と第2の導電層から成る第1
の形状の導電層5011〜5016(第1の導電層50
11a〜5016aと第2の導電層5011b〜501
6b)を形成する。このとき、ゲート絶縁膜5007に
おいては、第1の形状の導電層5011〜5016で覆
われない領域は20〜50[nm]程度エッチングされ薄く
なった領域が形成される。(図9(B))Under the above-mentioned etching conditions, the shape of the resist mask is made appropriate, so that the ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. Become. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 [nm] by over-etching. become. Thus, by the first etching process, the first conductive layer and the second conductive layer
Conductive layers 5011 to 5016 (first conductive layer 50
11a to 5016a and second conductive layers 5011b to 501
6b) is formed. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched to a thickness of about 20 to 50 [nm] to form a thinned region. (FIG. 9 (B))
【0136】そして、第1のドーピング処理を行いn型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100[keV]とし
て行う。n型を付与する不純物元素として15族に属す
る元素、典型的にはリン(P)または砒素(As)を用
いるが、ここではリン(P)を用いる。この場合、導電
層5011〜5015がn型を付与する不純物元素に対
するマスクとなり、自己整合的に第1の不純物領域50
17〜5025が形成される。第1の不純物領域501
7〜5025には1×1020〜1×1021[atoms/cm3]
の濃度範囲でn型を付与する不純物元素を添加する。
(図9(B))Then, a first doping process is performed to add an impurity element imparting n-type. The doping may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10
14 [atoms / cm 2 ] and an acceleration voltage of 60 to 100 [keV]. An element belonging to Group 15 of the periodic table, typically phosphorus (P) or arsenic (As) is used as the n-type impurity element. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5015 serve as a mask for the impurity element imparting n-type, and are self-aligned in the first impurity region 50.
17 to 5025 are formed. First impurity region 501
For 7 to 5025, 1 × 10 20 to 1 × 10 21 [atoms / cm 3 ]
Is added in the concentration range of n.
(FIG. 9 (B))
【0137】次に、図9(C)に示すように、レジスト
マスクは除去しないまま、第2のエッチング処理を行
う。エッチングガスにCF4とCl2とO2とを用い、W
膜を選択的にエッチングする。この時、第2のエッチン
グ処理により第2の形状の導電層5026〜5031
(第1の導電層5026a〜5031aと第2の導電層
5026b〜5031b)を形成する。このとき、ゲー
ト絶縁膜5007においては、第2の形状の導電層50
26〜5031で覆われない領域はさらに20〜50[n
m]程度エッチングされ薄くなった領域が形成される。Next, as shown in FIG. 9C, a second etching process is performed without removing the resist mask. Using CF 4 , Cl 2 and O 2 as an etching gas,
The film is selectively etched. At this time, the second shape conductive layers 5026 to 5031 are formed by the second etching process.
(First conductive layers 5026a to 5031a and second conductive layers 5026b to 5031b) are formed. At this time, in the gate insulating film 5007, the second shape conductive layer 50 is formed.
The area not covered by 26 to 5031 is further 20 to 50 [n
m] to form a thinned region.
【0138】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
l5、TaF5、TaCl5は同程度である。従って、C
F4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。The etching reaction of the W film or the Ta film by the mixed gas of CF 4 and Cl 2 can be estimated from the generated radicals or ionic species and the vapor pressure of the reaction product.
Comparing the vapor pressures of fluorides and chlorides of W and Ta, W
WF 6 is extremely high and other WC
l 5 , TaF 5 and TaCl 5 are comparable. Therefore, C
With the mixed gas of F 4 and Cl 2 , both the W film and the Ta film are etched. However, when an appropriate amount of O 2 is added to this mixed gas, CF 4 and O 2 react to form CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure increases. On the other hand, in Ta, the increase in the etching rate is relatively small even if F increases. Further, since Ta is more easily oxidized than W, the surface of Ta is oxidized by adding O 2 .
Since the oxide of Ta does not react with fluorine or chlorine,
The etching rate of the a film decreases. Therefore, the W film and Ta
It is possible to make a difference in the etching rate with the film, and it is possible to make the etching rate of the W film larger than that of the Ta film.
【0139】そして、図10(A)に示すように第2の
ドーピング処理を行う。この場合、第1のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてn
型を付与する不純物元素をドーピングする。例えば、加
速電圧を70〜120[keV]とし、1×1013[atoms/cm
2]のドーズ量で行い、図9(B)で島状半導体層に形成
された第1の不純物領域の内側に新たな不純物領域を形
成する。ドーピングは、第2の形状の導電層5026〜
5030を不純物元素に対するマスクとして用い、第1
の導電層5026a〜5030aの下側の領域にも不純
物元素が添加されるようにドーピングする。こうして、
第3の不純物領域5032〜5036が形成される。こ
の第3の不純物領域5032〜5036に添加されたリ
ン(P)の濃度は、第1の導電層5026a〜5030
aのテーパー部の膜厚に従って緩やかな濃度勾配を有し
ている。なお、第1の導電層5026a〜5030aの
テーパー部と重なる半導体層において、第1の導電層5
026a〜5030aのテーパー部の端部から内側に向
かって若干、不純物濃度が低くなっているものの、ほぼ
同程度の濃度である。Then, a second doping process is performed as shown in FIG. In this case, the dose is lower than that of the first doping process, and n is set as a condition of a high acceleration voltage.
Doping with an impurity element for giving a mold. For example, the acceleration voltage is set to 70 to 120 [keV], and 1 × 10 13 [atoms / cm]
2 ], a new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 9B. The doping is performed in the second shape conductive layer 5026-
5030 as a mask for the impurity element,
The regions below the conductive layers 5026a to 5030a are also doped so as to add an impurity element. Thus,
Third impurity regions 5032 to 5036 are formed. The concentration of phosphorus (P) added to third impurity regions 5032 to 5036 depends on that of first conductive layers 5026 a to 5030.
It has a gentle concentration gradient according to the film thickness of the tapered portion a. Note that in the semiconductor layer overlapping the tapered portions of the first conductive layers 5026a to 5030a, the first conductive layer 5
Although the impurity concentration slightly decreases from the end of the tapered portion of 026a to 5030a toward the inside, the impurity concentration is almost the same.
【0140】図10(B)に示すように第3のエッチン
グ処理を行う。エッチングガスにCHF3を用い、反応
性イオンエッチング法(RIE法)を用いて行う。第3
のエッチング処理により、第1の導電層5026a〜5
031aのテーパー部を部分的にエッチングして、第1
の導電層が半導体層と重なる領域が縮小される。第3の
エッチング処理によって、第3の形状の導電層5037
〜5042(第1の導電層5037a〜5042aと第
2の導電層5037b〜5042b)を形成する。この
とき、ゲート絶縁膜5007においては、第3の形状の
導電層5037〜5042で覆われない領域はさらに2
0〜50[nm]程度エッチングされ薄くなった領域が形成
される。A third etching process is performed as shown in FIG. This is performed using a reactive ion etching method (RIE method) using CHF 3 as an etching gas. Third
Of the first conductive layers 5026a to 5026a-5
031a is partially etched to form the first portion.
The region where the conductive layer overlaps with the semiconductor layer is reduced. By the third etching treatment, the third shape conductive layer 5037 is formed.
To 5042 (first conductive layers 5037a to 5042a and second conductive layers 5037b to 5042b). At this time, in the gate insulating film 5007, a region that is not covered with the third shape conductive layers 5037 to 5042 is two more.
A region that is etched and thinned by about 0 to 50 [nm] is formed.
【0141】第3のエッチング処理によって、第3のエ
ッチング前の第3の不純物領域5032〜5036にお
いては、第1の導電層5037a〜5041aと重なる
第3の不純物領域5032a〜5036aと、第1の不
純物領域と第3の不純物領域の間の第2の不純物領域5
032b〜5036bとが形成される。By the third etching process, third impurity regions 5032a to 5036a overlapping with first conductive layers 5037a to 5041a are formed in third impurity regions 5032 to 5036 before the third etching. Second impurity region 5 between impurity region and third impurity region
032b to 5036b are formed.
【0142】そして、図10(C)に示すように、pチ
ャネル型TFTを形成する島状半導体層5004、50
06に第1の導電型とは逆の導電型の第4の不純物領域
5043〜5054を形成する。第3の形状の導電層5
038b、5041bを不純物元素に対するマスクとし
て用い、自己整合的に不純物領域を形成する。このと
き、nチャネル型TFTを形成する島状半導体層500
3、5005および配線部5042はレジストマスク5
200で全面を被覆しておく。不純物領域5043〜5
054には既にそれぞれ異なる濃度でリンが添加されて
いるが、ジボラン(B2H6)を用い、イオンドープ法
で、そのいずれの領域においても不純物濃度が2×10
20〜2×1021[atoms/cm3]となるように形成する。Then, as shown in FIG. 10C, island-shaped semiconductor layers 5004 and 50 forming a p-channel TFT are formed.
In 06, fourth impurity regions 5043 to 5054 having a conductivity type opposite to the first conductivity type are formed. Third shape conductive layer 5
Using 038b and 5041b as masks for impurity elements, impurity regions are formed in a self-aligned manner. At this time, the island-shaped semiconductor layer 500 forming the n-channel TFT is formed.
3, 5005 and the wiring portion 5042
The entire surface is covered with 200. Impurity regions 5043-5
054 has already been doped with different concentrations of phosphorus, but the impurity concentration is 2 × 10 5 in any of the regions using diborane (B 2 H 6 ) and ion doping.
It is formed so as to be 20 to 2 × 10 21 [atoms / cm 3 ].
【0143】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第3
の形状の導電層5037〜5041がゲート電極として
機能する。また、5042は島状のソース信号線として
機能する。Through the above steps, impurity regions are formed in each of the island-shaped semiconductor layers. Third overlapping with the island-shaped semiconductor layer
The conductive layers 5037 to 5041 each having the shape described above function as gate electrodes. 5042 functions as an island-shaped source signal line.
【0144】レジストマスク5200を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(RTA法)を適用することが出来る。熱
アニール法では酸素濃度が1[ppm]以下、好ましくは
0.1[ppm]以下の窒素雰囲気中で400〜700
[℃]、代表的には500〜600[℃]で行うものであ
り、本実施例では500[℃]で4時間の熱処理を行う。
ただし、第3の形状の導電層5037〜5042に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜(シリコンを主成分とする)を形成した後で
活性化を行うことが好ましい。After removing the resist mask 5200, a step of activating the impurity element added to each island-shaped semiconductor layer is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace.
In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 to 700 in a nitrogen atmosphere of 1 [ppm] or less, preferably 0.1 [ppm] or less.
In this embodiment, the heat treatment is performed at 500 ° C. for 4 hours.
However, when the wiring material used for the third shape conductive layers 5037 to 5042 is weak to heat, activation is performed after an interlayer insulating film (mainly containing silicon) is formed to protect the wiring and the like. It is preferred to do so.
【0145】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the island-like semiconductor layer. In this step, dangling bonds in the semiconductor layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
【0146】次いで、図11(A)に示すように、第1
の層間絶縁膜5055を酸化窒化シリコン膜から100
〜200[nm]の厚さで形成する。その上に有機絶縁物材
料から成る第2の層間絶縁膜5056を形成した後、第
1の層間絶縁膜5055、第2の層間絶縁膜5056、
およびゲート絶縁膜5007に対してコンタクトホール
を形成し、各配線(接続配線、信号線を含む)5057
〜5062、5064をパターニング形成した後、接続
配線5062に接する画素電極5063をパターニング
形成する。Next, as shown in FIG.
Of the interlayer insulating film 5055 from the silicon oxynitride film to 100
It is formed with a thickness of about 200 [nm]. After a second interlayer insulating film 5056 made of an organic insulating material is formed thereon, the first interlayer insulating film 5055, the second interlayer insulating film 5056,
And a contact hole is formed in the gate insulating film 5007, and each wiring (including a connection wiring and a signal line) 5057 is formed.
After patterning 5062 and 5064, the pixel electrode 5063 in contact with the connection wiring 5062 is formed by patterning.
【0147】第2の層間絶縁膜5056としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を使用することが出来る。特に、第2の層間
絶縁膜5056は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではTFTによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは1〜5[μm](さらに好ま
しくは2〜4[μm])とすれば良い。As the second interlayer insulating film 5056, a film made of an organic resin is used. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. Preferably, it is 1 to 5 [μm] (more preferably, 2 to 4 [μm]).
【0148】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、n型の不純物領
域5017、5018、5021、5023またはp型
の不純物領域5043〜5054に達するコンタクトホ
ール、配線5042に達するコンタクトホール、電源供
給線に達するコンタクトホール(図示せず)、およびゲ
ート電極に達するコンタクトホール(図示せず)をそれ
ぞれ形成する。The contact holes are formed by dry etching or wet etching. The contact holes reach the n-type impurity regions 5017, 5018, 5021, 5023 or the p-type impurity regions 5043 to 5054, the contact holes reach the wiring 5042, A contact hole (not shown) reaching the power supply line and a contact hole (not shown) reaching the gate electrode are formed.
【0149】また、配線(接続配線)5057〜506
2、5064として、Ti膜を100[nm]、Tiを含む
アルミニウム膜を300[nm]、Ti膜150[nm]をスパ
ッタ法で連続形成した3層構造の積層膜を所望の形状に
パターニングしたものを用いる。勿論、他の導電膜を用
いても良い。In addition, wiring (connection wiring) 5057 to 506
2, 5064, a three-layer laminated film in which a Ti film was continuously formed by a sputtering method, a Ti-containing aluminum film having a thickness of 100 nm, a Ti-containing aluminum film having a thickness of 300 nm, and a Ti film having a thickness of 150 nm was patterned into a desired shape. Use something. Of course, another conductive film may be used.
【0150】また、本実施例では、画素電極5063と
してITO膜を110[nm]の厚さに形成し、パターニン
グを行った。画素電極5063を接続配線5062と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに2〜20[%]の酸化亜鉛
(ZnO)を混合した透明導電膜を用いても良い。この
画素電極5063がEL素子の陽極となる。(図11
(A))In this embodiment, an ITO film having a thickness of 110 [nm] was formed as the pixel electrode 5063, and was patterned. Contact is established by arranging the pixel electrode 5063 so as to be in contact with and overlap with the connection wiring 5062. Alternatively, a transparent conductive film in which 2 to 20% of zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 5063 becomes the anode of the EL element. (FIG. 11
(A))
【0151】次に、図11(B)に示すように、珪素を
含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の
厚さに形成し、画素電極5063に対応する位置に開口
部を形成して、バンクとして機能する第3の層間絶縁膜
5065を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するEL層の劣化が顕著な問題となって
しまうため、注意が必要である。Next, as shown in FIG. 11B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and is formed at a position corresponding to the pixel electrode 5063. An opening is formed, and a third interlayer insulating film 5065 functioning as a bank is formed. When the opening is formed, a tapered side wall can be easily formed by using a wet etching method. Care must be taken because if the side wall of the opening is not sufficiently smooth, deterioration of the EL layer due to the step will become a significant problem.
【0152】次に、EL層5066および陰極(MgA
g電極)5067を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、EL層5066の膜厚は80
〜200[nm](典型的には100〜120[nm])、陰極
5067の厚さは180〜300[nm](典型的には20
0〜250[nm])とすれば良い。Next, the EL layer 5066 and the cathode (MgA
g electrode) 5067 is continuously formed using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 5066 is 80
The thickness of the cathode 5067 is 180 to 300 [nm] (typically, 20 to 200 [nm] (typically 100 to 120 [nm]).
0 to 250 [nm]).
【0153】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、EL層および陰極を形成する。但し、EL層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にEL層および陰極を形成するのが好ましい。In this step, an EL layer and a cathode are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable that a metal mask is used to hide portions other than the desired pixels, and that the EL layer and the cathode are selectively formed only in necessary portions.
【0154】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のEL層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のEL層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and a red light emitting EL layer is selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and a green light-emitting EL layer is selectively formed using the mask. Next, a mask for covering all pixels other than the pixel corresponding to blue is similarly set, and an EL layer for emitting blue light is selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again.
【0155】ここではRGBに対応した3種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のEL素子と蛍光体(蛍光性の色変換層:CCM)とを
組み合わせた方式、陰極(対向電極)に透明電極を利用
してRGBに対応したEL素子を重ねる方式などを用い
ても良い。Here, a method of forming three types of EL elements corresponding to RGB was used. However, a method of combining a white light emitting EL element and a color filter, a blue or blue-green light emitting EL element and a phosphor (fluorescent And a method in which an EL element corresponding to RGB is stacked on a cathode (a counter electrode) using a transparent electrode.
【0156】なお、EL層5066としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
4層構造をEL層とすれば良い。Note that a known material can be used for the EL layer 5066. As a known material, it is preferable to use an organic material in consideration of a driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the EL layer.
【0157】次に、同じゲート信号線にゲート電極が接
続されたスイッチング用TFTを有する画素(同じライ
ンの画素)上に、メタルマスクを用いて陰極5067を
形成する。なお本実施例では陰極5067としてMgA
gを用いたが、本発明はこれに限定されない。陰極50
67として他の公知の材料を用いても良い。Next, a cathode 5067 is formed using a metal mask on a pixel having a switching TFT in which a gate electrode is connected to the same gate signal line (a pixel on the same line). In this embodiment, MgA is used as the cathode 5067.
Although g was used, the present invention is not limited to this. Cathode 50
Other known materials may be used as 67.
【0158】最後に、窒化珪素膜でなるパッシベーショ
ン膜5068を300[nm]の厚さに形成する。パッシベ
ーション膜5068を形成しておくことで、EL層50
66を水分等から保護することができ、EL素子の信頼
性をさらに高めることが出来る。Finally, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the EL layer 50
66 can be protected from moisture and the like, and the reliability of the EL element can be further improved.
【0159】なお上記工程にしたがって、モニター用E
L素子(第2のEL素子)は、画素のEL素子(第1の
EL素子)を作製するのと同時に、同じ基板上に作製す
ることができる。According to the above steps, the monitor E
The L element (the second EL element) can be formed over the same substrate at the same time as the EL element of the pixel (the first EL element).
【0160】こうして図11(B)に示すような構造の
EL表示装置が完成する。なお、本実施例におけるEL
表示装置の作製工程においては、回路の構成および工程
の関係上、ゲート電極を形成している材料であるTa、
Wによってソース信号線を形成し、ドレイン・ソース電
極を形成している配線材料であるAlによってゲート信
号線を形成しているが、異なる材料を用いても良い。Thus, an EL display device having a structure as shown in FIG. 11B is completed. Note that EL in this embodiment is
In the manufacturing process of the display device, Ta, which is a material forming the gate electrode,
The source signal line is formed of W, and the gate signal line is formed of Al, which is a wiring material forming the drain and source electrodes, but different materials may be used.
【0161】ところで、本実施例のEL表示装置は、画
素部だけでなく駆動回路部にも最適な構造のTFTを配
置することにより、非常に高い信頼性を示し、動作特性
も向上しうる。また結晶化工程においてNi等の金属触
媒を添加し、結晶性を高めることも可能である。それに
よって、ソース信号線駆動回路の駆動周波数を10[MH
z]以上にすることが可能である。By the way, the EL display device of this embodiment exhibits very high reliability and can improve the operating characteristics by arranging the TFT having the optimum structure not only in the pixel portion but also in the drive circuit portion. It is also possible to add a metal catalyst such as Ni in the crystallization step to enhance the crystallinity. Thereby, the driving frequency of the source signal line driving circuit is set to 10 [MH].
z] or more.
【0162】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のnチャネル型TF
Tとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。First, a TFT having a structure in which hot carrier injection is reduced so as not to lower the operation speed as much as possible,
N-channel type TF of CMOS circuit forming drive circuit section
Used as T. In addition, as the drive circuit here,
It includes a shift register, a buffer, a level shifter, a latch in line-sequential driving, a transmission gate in point-sequential driving, and the like.
【0163】本実施例の場合、nチャネル型TFTの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップLDD領域
(L OV領域)、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットLDD領域(LOFF領域)および
チャネル形成領域を含む。In the case of this embodiment, the activity of the n-channel TFT is
The conductive layer is between the source region, the drain region, and the gate insulating film.
Overlap LDD region that overlaps with the gate electrode
(L OVRegion), with the gate electrode sandwiching the gate insulating film
Offset LDD areas (LOFFArea) and
Including a channel forming region.
【0164】また、CMOS回路のpチャネル型TFT
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にLDD領域を設けなくても良い。勿論、nチ
ャネル型TFTと同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。Also, a p-channel type TFT of a CMOS circuit
Since there is almost no concern about deterioration due to hot carrier injection, it is not necessary to provide an LDD region. Needless to say, it is also possible to provide an LDD region similarly to the n-channel type TFT and take measures against hot carriers.
【0165】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなCMOS回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なCMOS回路が用いられる場合、CMOS回路を形成
するnチャネル型TFTは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でLDD領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流を極力低く抑える
必要のあるCMOS回路が用いられる場合、CMOS回
路を形成するnチャネル型TFTは、LOV領域を有して
いることが好ましい。このような例としては、やはり、
点順次駆動に用いられるトランスミッションゲートなど
が挙げられる。In addition, when a CMOS circuit in which current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are exchanged is used in the driver circuit, n In the channel type TFT, it is preferable to form an LDD region on both sides of the channel formation region so as to sandwich the channel formation region. An example of such a transmission gate is a transmission gate used for dot sequential driving. Further, in the case where a CMOS circuit in which off-state current needs to be suppressed as low as possible is used in the driver circuit, the n-channel TFT forming the CMOS circuit preferably has an L OV region. As such an example,
A transmission gate used for point-sequential driving is exemplified.
【0166】なお、実際には図11(B)の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりする
とEL素子の信頼性が向上する。[0166] When the structure shown in Fig. 11 (B) is actually completed, the protective film (laminate film, ultraviolet curable resin film, etc.) with high airtightness and low degassing is used to prevent further exposure to the outside air. It is preferable to package (enclose) with an optical sealing material. At this time, the reliability of the EL element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.
【0167】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ(フレキシブルプリントサーキット:FPC)を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では表示装置という。When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. To complete the product. Such a state in which the product can be shipped is referred to as a display device in this specification.
【0168】また、本実施例で示す工程に従えば、表示
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。According to the steps described in this embodiment, the number of photomasks required for manufacturing a display device can be reduced. As a result, the process can be shortened, which can contribute to a reduction in manufacturing cost and an improvement in yield.
【0169】(実施例3)本実施例では、本発明のEL
表示装置を作製した例について説明する。Embodiment 3 In this embodiment, the EL of the present invention is used.
An example in which a display device is manufactured will be described.
【0170】図12(A)は本発明のEL表示装置の上
面図である。図12(A)において、4010は基板、
4011は画素部、4012はソース信号側駆動回路、
4013はゲート信号側駆動回路であり、画素部及びそ
れぞれの駆動回路は配線4014〜4016を経てFP
C4017に至り、外部機器へと接続される。FIG. 12A is a top view of the EL display device of the present invention. In FIG. 12A, reference numeral 4010 denotes a substrate;
4011 is a pixel portion, 4012 is a source signal side driving circuit,
Reference numeral 4013 denotes a gate signal side driving circuit. The pixel portion and each driving circuit are connected to the FP through wirings 4014 to 4016.
It reaches C4017 and is connected to an external device.
【0171】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材600
0、シーリング材(ハウジング材ともいう)7000、
密封材(第2のシーリング材)7001が設けられてい
る。At this time, the cover member 600 is formed so as to surround at least the pixel portion, preferably, the driving circuit and the pixel portion.
0, sealing material (also referred to as housing material) 7000,
A sealing material (a second sealing material) 7001 is provided.
【0172】また、図12(B)は本実施例のEL表示
装置の断面構造であり、基板4010、下地膜4021
の上に駆動回路用TFT(但し、ここではnチャネル型
TFTとpチャネル型TFTを組み合わせたCMOS回
路を図示している。)4022及び画素部用TFT40
23(但し、ここではEL素子への電流を制御するTF
Tだけ図示している。)が形成されている。これらのT
FTは公知の構造(トップゲート構造またはボトムゲー
ト構造)を用いれば良い。FIG. 12B shows a cross-sectional structure of the EL display device of this embodiment.
A driving circuit TFT 4022 (here, a CMOS circuit combining an n-channel TFT and a p-channel TFT is illustrated) 4022 and a pixel portion TFT 40
23 (however, here, TF for controlling the current to the EL element)
Only T is shown. ) Is formed. These T
The FT may use a known structure (top gate structure or bottom gate structure).
【0173】駆動回路用TFT4022、画素部用TF
T4023が完成したら、樹脂材料でなる層間絶縁膜
(平坦化膜)4026の上に画素部用TFT4023の
ドレインと電気的に接続する透明導電膜でなる画素電極
4027を形成する。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物(ITOと呼ばれる)または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極4027を形成したら、絶縁膜
4028を形成し、画素電極4027上に開口部を形成
する。Driving circuit TFT 4022, pixel portion TF
When T4023 is completed, a pixel electrode 4027 made of a transparent conductive film electrically connected to the drain of the pixel portion TFT 4023 is formed on an interlayer insulating film (flattening film) 4026 made of a resin material. As the transparent conductive film, a compound of indium oxide and tin oxide (called ITO) or a compound of indium oxide and zinc oxide can be used. After the pixel electrode 4027 is formed, an insulating film 4028 is formed, and an opening is formed over the pixel electrode 4027.
【0174】次に、EL層4029を形成する。EL層
4029は公知のEL材料(正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層)を自由に組み合
わせて積層構造としても良いし、単層構造としても良
い。どのような構造とするかは公知の技術を用いれば良
い。また、EL材料には低分子系材料と高分子系(ポリ
マー系)材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピン
コート法、印刷法またはインクジェット法等の簡易な方
法を用いることが可能である。Next, an EL layer 4029 is formed. The EL layer 4029 is formed of a known EL material (a hole injection layer, a hole transport layer,
A light emitting layer, an electron transport layer, or an electron injection layer) may be freely combined to form a stacked structure or a single layer structure. A known technique may be used to determine the structure. EL materials include low molecular weight materials and high molecular weight (polymer) materials. When a low molecular material is used, an evaporation method is used. When a high molecular material is used, a simple method such as a spin coating method, a printing method, or an ink jet method can be used.
【0175】本実施例では、シャドーマスクを用いて蒸
着法によりEL層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層(赤色発光
層、緑色発光層及び青色発光層)を形成することで、カ
ラー表示が可能となる。その他にも、色変換層(CC
M)とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のEL表示装
置とすることもできる。In this embodiment, an EL layer is formed by an evaporation method using a shadow mask. By forming a light-emitting layer (a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer) capable of emitting light having different wavelengths for each pixel using a shadow mask, color display becomes possible. In addition, the color conversion layer (CC
M) and a color filter are combined, and a white light-emitting layer and a color filter are combined. Either method may be used. Needless to say, a monochromatic EL display device can be used.
【0176】EL層4029を形成したら、その上に陰
極4030を形成する。陰極4030とEL層4029
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でEL層4029と陰極40
30を連続成膜するか、EL層4029を不活性雰囲気
で形成し、大気解放しないで陰極4030を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式(クラスターツール方式)の成膜装置を用いるこ
とで上述のような成膜を可能とする。After forming the EL layer 4029, the cathode 4030 is formed thereon. Cathode 4030 and EL layer 4029
It is desirable to remove as much as possible moisture and oxygen existing at the interface. Therefore, the EL layer 4029 and the cathode 40 in vacuum
It is necessary to devise a method of continuously forming the film 30 or forming the EL layer 4029 in an inert atmosphere and forming the cathode 4030 without opening to the atmosphere. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus.
【0177】なお、本実施例では陰極4030として、
LiF(フッ化リチウム)膜とAl(アルミニウム)膜
の積層構造を用いる。具体的にはEL層4029上に蒸
着法で1nm厚のLiF(フッ化リチウム)膜を形成
し、その上に300nm厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるMgAg電極を用いて
も良い。そして陰極4030は4031で示される領域
において配線4016に接続される。配線4016は陰
極4030に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料4032を介してFPC401
7に接続される。In this embodiment, as the cathode 4030,
A laminated structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used. Specifically, a 1-nm-thick LiF (lithium fluoride) film is formed over the EL layer 4029 by a vapor deposition method, and a 300-nm-thick aluminum film is formed thereover. Of course, a MgAg electrode which is a known cathode material may be used. The cathode 4030 is connected to the wiring 4016 in a region indicated by 4031. A wiring 4016 is a power supply line for applying a predetermined voltage to the cathode 4030, and the FPC 401 via the conductive paste material 4032.
7 is connected.
【0178】4031に示された領域において陰極40
30と配線4016とを電気的に接続するために、層間
絶縁膜4026及び絶縁膜4028にコンタクトホール
を形成する必要がある。これらは層間絶縁膜4026の
エッチング時(画素電極用コンタクトホールの形成時)
や絶縁膜4028のエッチング時(EL層形成前の開口
部の形成時)に形成しておけば良い。また、絶縁膜40
28をエッチングする際に、層間絶縁膜4026まで一
括でエッチングしても良い。この場合、層間絶縁膜40
26と絶縁膜4028が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。In the region indicated by 4031, the cathode 40
In order to electrically connect the wiring 30 and the wiring 3016, it is necessary to form contact holes in the interlayer insulating film 4026 and the insulating film 4028. These are at the time of etching the interlayer insulating film 4026 (at the time of forming the contact hole for the pixel electrode).
Or when the insulating film 4028 is etched (when an opening is formed before the EL layer is formed). Also, the insulating film 40
When etching 28, etching may be performed all at once up to the interlayer insulating film 4026. In this case, the interlayer insulating film 40
If the same resin material is used for the insulating film 26 and the insulating film 4028, the shape of the contact hole can be made good.
【0179】このようにして形成されたEL素子の表面
を覆って、パッシベーション膜6003、充填材600
4、カバー材6000が形成される。The passivation film 6003 and the filler 600 cover the surface of the EL element thus formed.
4. The cover material 6000 is formed.
【0180】さらに、EL素子部を囲むようにして、カ
バー材6000と基板4010の間にシーリング材70
00が設けられ、さらにシーリング材7000の外側に
は密封材(第2のシーリング材)7001が形成され
る。Further, a sealing material 70 is provided between the cover material 6000 and the substrate 4010 so as to surround the EL element portion.
The sealing material (second sealing material) 7001 is formed outside the sealing material 7000.
【0181】このとき、この充填材6004は、カバー
材6000を接着するための接着剤としても機能する。
充填材6004としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ
ニルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材6004の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。At this time, the filler 6004 also functions as an adhesive for bonding the cover material 6000.
As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.
【0182】また、充填材6004の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。Further, a spacer may be contained in the filler 6004. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.
【0183】スペーサーを設けた場合、パッシベーショ
ン膜6003はスペーサー圧を緩和することができる。
また、パッシベーション膜6003とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。When a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
In addition to the passivation film 6003, a resin film or the like for relaxing a spacer pressure may be provided.
【0184】また、カバー材6000としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibe
rglass−Reinforced Plastic
s)板、PVF(ポリビニルフルオライド)フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材600
4としてPVBやEVAを用いる場合、数十μmのアル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。As the cover member 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Fiber)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.
【0185】但し、EL素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。However, depending on the direction of light emission (the direction of light emission) from the EL element, the cover material 6000 needs to have translucency.
【0186】また、配線4016はシーリング材700
0および密封材7001と基板4010との隙間を通っ
てFPC4017に電気的に接続される。なお、ここで
は配線4016について説明したが、他の配線401
4、4015も同様にしてシーリング材7000および
密封材7001の下を通ってFPC4017に電気的に
接続される。The wiring 4016 is made of a sealing material 700.
0 and through the gap between the sealing material 7001 and the substrate 4010, and is electrically connected to the FPC 4017. Although the wiring 4016 has been described here, the other wiring 401
4, 4015 are similarly electrically connected to the FPC 4017 under the sealant 7000 and the sealant 7001.
【0187】なお図12では、充填材6004を設けて
からカバー材6000を接着し、充填材6004の側面
(露呈面)を覆うようにシーリング材7000を取り付
けているが、カバー材6000及びシーリング材700
0を取り付けてから、充填材6004を設けても良い。
この場合、基板4010、カバー材6000及びシーリ
ング材7000で形成されている空隙に通じる充填材の
注入口を設ける。そして前記空隙を真空状態(10-2T
orr以下)にし、充填材の入っている水槽に注入口を
浸してから、空隙の外の気圧を空隙の中の気圧よりも高
くして、充填材を空隙の中に充填する。In FIG. 12, the sealing material 7000 is attached so as to cover the side surface (exposed surface) of the filling material 6004 after the filling material 6004 is provided, and then the cover material 6000 and the sealing material are attached. 700
After attaching 0, the filler 6004 may be provided.
In this case, an injection port for a filler is provided to communicate with a space formed by the substrate 4010, the cover material 6000, and the sealing material 7000. Then, the gap is evacuated to a vacuum (10 −2 T).
or less), the inlet is immersed in a water tank containing the filler, and the pressure outside the gap is made higher than the pressure inside the gap to fill the gap with the filler.
【0188】(実施例4)次に、図12(A)、(B)
とは異なる形態のEL表示装置を作製した例について、
図13(A)、(B)を用いて説明する。図12
(A)、(B)と同じ番号のものは同じ部分を指してい
るので説明は省略する。(Embodiment 4) Next, FIGS. 12A and 12B
An example of manufacturing an EL display device having a different form from
This will be described with reference to FIGS. FIG.
Elements having the same numbers as (A) and (B) indicate the same parts, and thus description thereof will be omitted.
【0189】図13(A)は本実施例のEL表示装置の
上面図であり、図13(A)をA-A'で切断した断面図
を図13(B)に示す。FIG. 13A is a top view of the EL display device of this embodiment, and FIG. 13B is a cross-sectional view taken along line AA ′ of FIG.
【0190】図12に従って、EL素子の表面を覆って
パッシベーション膜6003までを形成する。According to FIG. 12, a passivation film 6003 is formed to cover the surface of the EL element.
【0191】さらに、EL素子を覆うようにして充填材
6004を設ける。この充填材6004は、カバー材6
000を接着するための接着剤としても機能する。充填
材6004としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ
ニルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材6004の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。[0191] Further, a filler 6004 is provided so as to cover the EL element. This filler 6004 is used as the cover material 6
000 also functions as an adhesive for bonding. As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.
【0192】また、充填材6004の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。[0192] The filler 6004 may contain a spacer. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.
【0193】スペーサーを設けた場合、パッシベーショ
ン膜6003はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。In the case where a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.
【0194】また、カバー材6000としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibe
rglass−Reinforced Plastic
s)板、PVF(ポリビニルフルオライド)フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材600
4としてPVBやEVAを用いる場合、数十μmのアル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。As the cover material 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Five)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.
【0195】但し、EL素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。However, depending on the light emitting direction (light emitting direction) from the EL element, the cover material 6000 needs to have a light transmitting property.
【0196】次に、充填材6004を用いてカバー材6
000を接着した後、充填材6004の側面(露呈面)
を覆うようにフレーム材6001を取り付ける。フレー
ム材6001はシーリング材(接着剤として機能する)
6002によって接着される。このとき、シーリング材
6002としては、光硬化性樹脂を用いるのが好ましい
が、EL層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材6002はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材6002の内部に乾燥剤を添加してあっても良
い。Next, the cover material 6
After bonding 000, the side surface of filler 6004 (exposed surface)
Frame material 6001 is attached so as to cover. The frame material 6001 is a sealing material (functions as an adhesive)
Glued by 6002. At this time, a photocurable resin is preferably used as the sealing material 6002, but a thermosetting resin may be used as long as the heat resistance of the EL layer is allowed. Note that the sealing material 6002 is preferably a material that does not transmit moisture or oxygen as much as possible. Further, a desiccant may be added to the inside of the sealing material 6002.
【0197】また、配線4016はシーリング材600
2と基板4010との隙間を通ってFPC4017に電
気的に接続される。なお、ここでは配線4016につい
て説明したが、他の配線4014、4015も同様にし
てシーリング材6002の下を通ってFPC4017に
電気的に接続される。The wiring 4016 is made of a sealing material 600.
2 is electrically connected to the FPC 4017 through a gap between the substrate 2 and the substrate 4010. Note that although the wiring 4016 has been described here, the other wirings 4014 and 4015 are also electrically connected to the FPC 4017 under the sealing material 6002 in the same manner.
【0198】なお図13では、充填材6004を設けて
からカバー材6000を接着し、充填材6004の側面
(露呈面)を覆うようにフレーム材6001を取り付け
ているが、カバー材6000及びフレーム材6001を
取り付けてから、充填材6004を設けても良い。この
場合、基板4010、カバー材6000及びフレーム材
6001で形成されている空隙に通じる充填材の注入口
を設ける。そして前記空隙を真空状態(10-2Torr
以下)にし、充填材の入っている水槽に注入口を浸して
から、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。In FIG. 13, the frame material 6001 is attached so as to cover the side surface (exposed surface) of the filler material 6004 after the filler material 6004 is provided and then the cover material 6000 is bonded. After the 6001 is attached, the filler 6004 may be provided. In this case, an inlet for a filler is provided to communicate with a gap formed by the substrate 4010, the cover member 6000, and the frame member 6001. Then, the gap is evacuated to a vacuum (10 -2 Torr).
After filling the filler in the water tank containing the filler, the pressure outside the gap is made higher than the pressure inside the gap, and the filler is filled into the gap.
【0199】(実施例5)本実施例では、本発明のEL
表示装置の画素部の構造の例を示す。Embodiment 5 In this embodiment, the EL of the present invention is used.
4 illustrates an example of a structure of a pixel portion of a display device.
【0200】画素部の詳細な断面構造を図14に示す。
図14において、基板3501上に設けられたスイッチ
ング用TFT3502は公知の方法を用いて作製され
る。46はゲート絶縁膜である。本実施例ではダブルゲ
ート構造としている。なお、本実施例ではダブルゲート
構造としているが、シングルゲート構造でも構わない
し、トリプルゲート構造やそれ以上のゲート本数を持つ
マルチゲート構造でも構わない。FIG. 14 shows a detailed sectional structure of the pixel portion.
In FIG. 14, a switching TFT 3502 provided over a substrate 3501 is manufactured by a known method. 46 is a gate insulating film. This embodiment has a double gate structure. Although the double gate structure is used in this embodiment, a single gate structure, a triple gate structure, or a multi-gate structure having more gates may be used.
【0201】なお本実施例では、スイッチング用TFT
のゲート電極38は、第一の導電層38aと第二の導電
層38bの積層構造になっている。In this embodiment, the switching TFT
Has a laminated structure of a first conductive layer 38a and a second conductive layer 38b.
【0202】また、EL駆動用TFT3503はnチャ
ネル型TFTであり、公知の方法を用いて作製される。
このとき、スイッチング用TFTのソース配線41は、
ソース信号線39に接続されている。なお、本実施例で
は、ソース信号線は、第一の導電層39aと第二の導電
層39bの積層構造となっている。スイッチング用TF
T3502のドレイン配線35はEL駆動用TFT35
03のゲート電極37に電気的に接続されている。EL
駆動用TFT3503のドレイン配線40をEL素子の
陰極43に接続している。また、EL駆動用TFT35
03のソース配線34は電源供給線(図示せず)に接続
され、電圧が加えられている。The EL driving TFT 3503 is an n-channel TFT, and is manufactured by using a known method.
At this time, the source wiring 41 of the switching TFT is
It is connected to the source signal line 39. In this embodiment, the source signal line has a stacked structure of the first conductive layer 39a and the second conductive layer 39b. Switching TF
The drain wiring 35 of T3502 is an EL driving TFT 35
03 is electrically connected to the gate electrode 37. EL
The drain wiring 40 of the driving TFT 3503 is connected to the cathode 43 of the EL element. The EL driving TFT 35
The source wiring 34 is connected to a power supply line (not shown) and is supplied with a voltage.
【0203】本実施例ではEL駆動用TFT3503を
シングルゲート構造で図示しているが、複数のTFTを
直列につなげたマルチゲート構造としても良い。さら
に、複数のTFTを並列につなげて実質的にチャネル形
成領域を複数に分割し、熱の放射を高い効率で行えるよ
うにした構造としても良い。このような構造は熱による
劣化対策として有効である。In this embodiment, the TFT 3503 for EL driving is shown in a single gate structure, but a multi-gate structure in which a plurality of TFTs are connected in series may be used. Further, a structure in which a plurality of TFTs are connected in parallel to substantially divide the channel formation region into a plurality of regions so that heat can be radiated with high efficiency may be employed. Such a structure is effective as a measure against deterioration due to heat.
【0204】なお本実施例では、EL駆動用TFTのゲ
ート電極は、第一の導電層37aと第二の導電層37b
の積層構造となっている。In this embodiment, the gate electrodes of the EL driving TFTs are formed by the first conductive layer 37a and the second conductive layer 37b.
Has a laminated structure.
【0205】スイッチング用TFT3502及びEL駆
動用TFT3503の上には、層間絶縁膜49及び樹脂
絶縁膜でなる平坦化膜42が形成される。平坦化膜42
を用いてTFTによる段差を平坦化することは非常に重
要である。後に形成されるEL層は非常に薄いため、段
差が存在することによって発光不良を起こす場合があ
る。従って、EL層をできるだけ平坦面に形成しうるよ
うに画素電極を形成する前に平坦化しておくことが望ま
しい。On the switching TFT 3502 and the EL driving TFT 3503, an interlayer insulating film 49 and a flattening film 42 made of a resin insulating film are formed. Flattening film 42
It is very important to flatten the step due to the TFT by using the method. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.
【0206】また、43は反射性の高い導電膜でなる画
素電極(EL素子の陰極)である。画素電極43として
はアルミニウム合金膜、銅合金膜または銀合金膜など低
抵抗な導電膜またはそれらの積層膜を用いることが好ま
しい。勿論、他の導電膜との積層構造としても良い。Reference numeral 43 denotes a pixel electrode (cathode of an EL element) made of a highly reflective conductive film. As the pixel electrode 43, a low-resistance conductive film such as an aluminum alloy film, a copper alloy film, or a silver alloy film, or a stacked film thereof is preferably used. Of course, a stacked structure with another conductive film may be employed.
【0207】また、絶縁膜(好ましくは樹脂)で形成さ
れたバンク44a、44bにより形成された溝の中に発光
層45が形成される。なお、ここでは一画素しか図示し
ていないが、R(赤)、G(緑)、B(青)の各色に対
応した発光層を作り分けても良い。発光層とする有機E
L材料としてはπ共役ポリマー系材料を用いる。代表的
なポリマー系材料としては、ポリパラフェニレンビニレ
ン(PPV)系、ポリビニルカルバゾール(PVK)
系、ポリフルオレン系などが挙げられる。A light emitting layer 45 is formed in a groove formed by banks 44a and 44b formed of an insulating film (preferably resin). Although only one pixel is shown here, light emitting layers corresponding to each of R (red), G (green), and B (blue) may be separately formed. Organic E to be a light emitting layer
As the L material, a π-conjugated polymer material is used. Typical polymer materials include polyparaphenylene vinylene (PPV) and polyvinyl carbazole (PVK).
And polyfluorenes.
【0208】なお、PPV系有機EL材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平10−92576号公報に記
載されたような材料を用いれば良い。There are various types of PPV-based organic EL materials, for example, “H. Shenk, H. Becker, O. Ge.
lsen, E. Kluge, W. Kreuder, and H. Spreitzer, “Polymers
forLight Emitting Diodes ”, Euro Display, Proceeding
s, 1999, p.33-37 "and JP-A-10-92576.
【0209】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150n
m(好ましくは40〜100nm)とすれば良い。As a specific light emitting layer, cyanopolyphenylene vinylene is used for a light emitting layer emitting red light, polyphenylene vinylene is used for a light emitting layer emitting green light, and polyphenylene vinylene or polyalkylphenylene is used for a light emitting layer emitting blue light. Good. The film thickness is 30-150n
m (preferably 40 to 100 nm).
【0210】但し、以上の例は発光層として用いること
のできる有機EL材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてEL層(発光及びそのための
キャリアの移動を行わせるための層)を形成すれば良
い。However, the above example is an example of the organic EL material that can be used for the light emitting layer, and it is not necessary to limit the invention to this. An EL layer (a layer for performing light emission and carrier movement therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer.
【0211】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機EL材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機EL材料や無機材料は公知の材料を用いること
ができる。For example, in this embodiment, an example is shown in which a polymer material is used for the light emitting layer, but a low molecular organic EL material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used for these organic EL materials and inorganic materials.
【0212】本実施例では発光層45の上に、透明導電
膜でなる陽極47が設けられる。本実施例の場合、発光
層45で生成された光は上面側に向かって(TFTの上
方に向かって)放射されるため、陽極は透光性でなけれ
ばならない。透明導電膜としては酸化インジウムと酸化
スズとの化合物や酸化インジウムと酸化亜鉛との化合物
を用いることができるが、耐熱性の低い発光層や正孔注
入層を形成した後で形成するため、可能な限り低温で成
膜できるものが好ましい。In this embodiment, an anode 47 made of a transparent conductive film is provided on the light emitting layer 45. In the case of this embodiment, since the light generated in the light emitting layer 45 is emitted toward the upper surface side (toward the upper side of the TFT), the anode must be translucent. As the transparent conductive film, a compound of indium oxide and tin oxide or a compound of indium oxide and zinc oxide can be used; however, it is possible to form after forming a light-emitting layer or a hole-injecting layer with low heat resistance. A material that can form a film at a temperature as low as possible is preferable.
【0213】陽極47まで形成された時点でEL素子3
504が完成する。なお、ここでいうEL素子3504
は、画素電極(陰極)43、発光層45及び陽極47で
形成されている。When the anode 47 is formed, the EL element 3
504 is completed. Note that the EL element 3504 mentioned here
Is formed of a pixel electrode (cathode) 43, a light emitting layer 45, and an anode 47.
【0214】ところで、本実施例では、陽極47の上に
さらにパッシベーション膜48を設けている。パッシベ
ーション膜48としては窒化珪素膜または窒化酸化珪素
膜が好ましい。この目的は、外部とEL素子とを遮断す
ることであり、有機EL材料の酸化による劣化を防ぐ意
味と、有機EL材料からの脱ガスを抑える意味との両方
を併せ持つ。これによりEL表示装置の信頼性が高めら
れる。In the present embodiment, a passivation film 48 is further provided on the anode 47. As the passivation film 48, a silicon nitride film or a silicon nitride oxide film is preferable. The purpose of this is to shut off the EL element from the outside, and has both the meaning of preventing the organic EL material from being deteriorated due to oxidation and the effect of suppressing outgassing from the organic EL material. Thereby, the reliability of the EL display device is improved.
【0215】(実施例6)本実施例では、実施例5に示
した画素部において、EL素子3504の構造を反転さ
せた構造について説明する。説明には図15を用いる。
なお、実施例5で示した、図14の構造と異なる点はE
L素子の部分とEL駆動用TFTだけであるので、その
他の説明は省略することとする。(Embodiment 6) In this embodiment, a structure in which the EL element 3504 is inverted in the pixel portion shown in Embodiment 5 will be described. FIG. 15 is used for the description.
It is to be noted that the point different from the structure of FIG.
Since only the L element portion and the EL driving TFT are used, other explanations are omitted.
【0216】図15において、EL駆動用TFT450
3はpチャネル型TFTであり、公知の方法を用いて作
製することができる。本実施例では、EL駆動用TFT
4503のドレイン配線440をEL素子の陽極447
に接続し、EL駆動用TFTのソース配線434を電源
供給線(図示せず)に接続する構造としている。Referring to FIG. 15, an EL driving TFT 450 is provided.
Reference numeral 3 denotes a p-channel TFT, which can be manufactured by using a known method. In this embodiment, the EL driving TFT
The drain wiring 440 of 4503 is connected to the anode 447 of the EL element.
, And the source wiring 434 of the EL driving TFT is connected to a power supply line (not shown).
【0217】本実施例では、画素電極(陽極)447と
して透明導電膜を用いる。具体的には酸化インジウムと
酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化
インジウムと酸化スズとの化合物でなる導電膜を用いて
も良い。In this embodiment, a transparent conductive film is used as the pixel electrode (anode) 447. Specifically, a conductive film formed using a compound of indium oxide and zinc oxide is used. Needless to say, a conductive film made of a compound of indium oxide and tin oxide may be used.
【0218】そして、絶縁膜でなるバンク44a、44b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層445が形成される。その上には、アル
ミニウム合金でなる陰極443が形成される。この場
合、陰極443がパッシベーション膜としても機能す
る。こうしてEL素子3701が形成される。Then, the banks 44a and 44b made of an insulating film are used.
Is formed, a light emitting layer 445 made of polyvinyl carbazole is formed by solution coating. A cathode 443 made of an aluminum alloy is formed thereon. In this case, the cathode 443 also functions as a passivation film. Thus, an EL element 3701 is formed.
【0219】本実施例の場合、発光層445で発生した
光は、矢印で示されるようにTFTが形成された基板の
方に向かって放射される。In the case of this embodiment, the light generated in the light emitting layer 445 is radiated toward the substrate on which the TFT is formed as indicated by the arrow.
【0220】(実施例7)本発明のEL表示装置におい
て、EL素子が有するEL層に用いられる材料は、有機
EL材料に限定されず、無機EL材料を用いても実施で
きる。但し、現在の無機EL材料は非常に駆動電圧が高
いため、そのような駆動電圧に耐えうる耐圧特性を有す
るTFTを用いなければならない。(Embodiment 7) In the EL display device of the present invention, the material used for the EL layer included in the EL element is not limited to the organic EL material, but may be an inorganic EL material. However, since a current inorganic EL material has a very high driving voltage, a TFT having a withstand voltage characteristic capable of withstanding such a driving voltage must be used.
【0221】または、将来的にさらに駆動電圧の低い無
機EL材料が開発されれば、本発明に適用することは可
能である。Alternatively, if an inorganic EL material having a further lower driving voltage is developed in the future, it can be applied to the present invention.
【0222】(実施例8)本発明において、EL層とし
て用いる有機物質は低分子系有機物質であってもポリマ
ー系(高分子系)有機物質であっても良い。低分子系有
機物質はAlq3(トリス−8−キノリライト−アルミ
ニウム)、TPD(トリフェニルアミン誘導体)等を中
心とした材料が知られている。ポリマー系有機物質とし
て、π共役ポリマー系の物質が挙げられる。代表的に
は、PPV(ポリフェニレンビニレン)、PVK(ポリ
ビニルカルバゾール)、ポリカーボネート等が挙げられ
る。(Embodiment 8) In the present invention, the organic substance used for the EL layer may be a low molecular organic substance or a polymer (high molecular) organic substance. As the low molecular weight organic substance, materials mainly including Alq 3 (tris-8-quinolilite-aluminum), TPD (triphenylamine derivative) and the like are known. Examples of the polymer-based organic substance include a π-conjugated polymer-based substance. Typically, PPV (polyphenylene vinylene), PVK (polyvinyl carbazole), polycarbonate and the like can be mentioned.
【0223】ポリマー系(高分子系)有機物質は、スピ
ンコーティング法(溶液塗布法ともいう)、ディッピン
グ法、ディスペンス法、印刷法またはインクジェット法
など簡易な薄膜形成方法で形成でき、低分子系有機物質
に比べて耐熱性が高い。The polymer (polymer) organic substance can be formed by a simple thin film forming method such as a spin coating method (also referred to as a solution coating method), a dipping method, a dispensing method, a printing method or an ink jet method. High heat resistance compared to substances.
【0224】また本発明のEL表示装置が有するEL素
子において、そのEL素子が有するEL層が、電子輸送
層と正孔輸送層とを有している場合、電子輸送層と正孔
輸送層とを無機の材料、例えば非晶質のSiまたは非晶
質のSi1-xCx等の非晶質半導体で構成しても良い。[0224] In the EL element included in the EL display device of the present invention, when the EL layer included in the EL element has an electron transport layer and a hole transport layer, the electron transport layer, the hole transport layer, May be made of an inorganic material, for example, an amorphous semiconductor such as amorphous Si or amorphous Si 1-x C x .
【0225】非晶質半導体には多量のトラップ準位が存
在し、かつ非晶質半導体が他の層と接する界面において
多量の界面準位を形成する。そのため、EL素子は低い
電圧で発光させることができるとともに、高輝度化を図
ることもできる。A large amount of trap levels exist in an amorphous semiconductor, and a large amount of interface states are formed at an interface where the amorphous semiconductor is in contact with another layer. Therefore, the EL element can emit light at a low voltage and can achieve high luminance.
【0226】また有機EL層にドーパント(不純物)を
添加し、有機EL層の発光の色を変化させても良い。ド
ーパントとして、DCM1、ナイルレッド、ルブレン、
クマリン6、TPB、キナクリドン等が挙げられる。Further, a dopant (impurity) may be added to the organic EL layer to change the light emission color of the organic EL layer. As a dopant, DCM1, Nile Red, Rubrene,
Coumarin 6, TPB, quinacridone and the like.
【0227】(実施例9)本実施例では、本発明を用い
てEL表示装置を作製した例について図16(A)、
(B)を用いて説明する。図16(A)は、EL素子の
形成されたアクティブマトリクス基板において、EL素
子の封入まで行った状態を示す上面図である。点線で示
された6801はソース信号線駆動回路、6802はゲ
ート信号線駆動回路、6803は画素部である。また、
6804はカバー材、6805は第1シール材、680
6は第2シール材であり、第1シール材6805で囲ま
れた内側のカバー材とアクティブマトリクス基板の間に
は充填材6807(図16(B)参照)が設けられる。Embodiment 9 In this embodiment, an example in which an EL display device is manufactured by using the present invention will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 16A is a top view showing a state in which the steps up to encapsulation of the EL element are performed on the active matrix substrate on which the EL element is formed. Reference numeral 6801 indicated by a dotted line denotes a source signal line driver circuit, 6802 denotes a gate signal line driver circuit, and 6803 denotes a pixel portion. Also,
6804 is a cover material, 6805 is a first seal material, 680
Reference numeral 6 denotes a second seal material, and a filler 6807 (see FIG. 16B) is provided between the inner cover material surrounded by the first seal material 6805 and the active matrix substrate.
【0228】なお、6808は、ソース信号線駆動回路
6801、ゲート信号線駆動回路6802及び画素部6
803に入力される信号を伝達するための接続配線であ
り、外部機器との接続端子となるFPC(フレキシブル
プリントサーキット)6809からビデオ信号やクロッ
ク信号を受け取る。[0228] Reference numeral 6808 denotes a source signal line driver circuit 6801, a gate signal line driver circuit 6802, and the pixel portion 6.
A connection wiring for transmitting a signal input to the external device 803, and receives a video signal and a clock signal from an FPC (flexible print circuit) 6809 serving as a connection terminal with an external device.
【0229】ここで、図16(A)をA−A’で切断し
た断面に相当する断面図を図16(B)に示す。なお、
図16(A)、(B)では同一の部位に同一の符号を用
いている。Here, FIG. 16B is a cross-sectional view corresponding to a cross section taken along line AA ′ of FIG. In addition,
16A and 16B, the same reference numerals are used for the same parts.
【0230】図16(B)に示すように、基板6800
上には画素部6803、ソース信号線駆動回路6801
が形成されており、画素部6803はEL素子に流れる
電流を制御するためのEL駆動用TFT6851及びそ
のドレイン領域に電気的に接続された画素電極6852
等を含む複数の画素により形成される。なお、本実施例
ではEL駆動用TFT6851をpチャネル型TFTと
する。また、ソース信号線駆動回路6801はnチャネ
ル型TFT6853とpチャネル型TFT6854とを
相補的に組み合わせたCMOS回路を用いて形成され
る。As shown in FIG. 16B, the substrate 6800
Over the pixel portion 6803, a source signal line driver circuit 6801
Are formed. The pixel portion 6803 includes an EL driving TFT 6851 for controlling a current flowing to the EL element and a pixel electrode 6852 electrically connected to a drain region thereof.
And the like. In this embodiment, the EL driving TFT 6851 is a p-channel TFT. In addition, the source signal line driver circuit 6801 is formed using a CMOS circuit in which an n-channel TFT 6853 and a p-channel TFT 6854 are complementarily combined.
【0231】各画素は画素電極の下にカラーフィルタ
(R)6855、カラーフィルタ(G)6856及びカ
ラーフィルタ(B)(図示せず)を有している。ここで
カラーフィルタ(R)とは赤色光を抽出するカラーフィ
ルタであり、カラーフィルタ(G)は緑色光を抽出する
カラーフィルタ、カラーフィルタ(B)は青色光を抽出
するカラーフィルタである。なお、カラーフィルタ
(R)6855は赤色発光の画素に、カラーフィルタ
(G)6856は緑色発光の画素に、カラーフィルタ
(B)は青色発光の画素に設けられる。Each pixel has a color filter (R) 6855, a color filter (G) 6856, and a color filter (B) (not shown) below the pixel electrode. Here, the color filter (R) is a color filter for extracting red light, the color filter (G) is a color filter for extracting green light, and the color filter (B) is a color filter for extracting blue light. Note that the color filter (R) 6855 is provided for a pixel emitting red light, the color filter (G) 6856 is provided for a pixel emitting green light, and the color filter (B) is provided for a pixel emitting blue light.
【0232】これらのカラーフィルタを設けた場合の効
果としては、まず発光色の色純度が向上する点が挙げら
れる。例えば赤色発光の画素からはEL素子から赤色光
が放射される(本実施例では画素電極側に向かって放射
される)が、この赤色光を、赤色光を抽出するカラーフ
ィルタに通すことにより赤色の純度を向上させることが
できる。このことは、他の緑色光、青色光の場合におい
ても同様である。The effect of providing these color filters is that the color purity of the emitted light is improved. For example, a red light-emitting pixel emits red light from the EL element (in this embodiment, is emitted toward the pixel electrode side), and the red light is passed through a color filter that extracts red light to emit red light. Can be improved in purity. This applies to other green light and blue light.
【0233】また、従来のカラーフィルタを用いない構
造ではEL表示装置の外部から侵入した可視光がEL素
子の発光層を励起させてしまい、所望の発色が得られな
い問題が起こりうる。しかしながら、本実施例のように
カラーフィルタを設けることでEL素子には特定の波長
の光しか入らないようになる。即ち、外部からの光によ
りEL素子が励起されてしまうような不具合を防ぐこと
が可能である。In the conventional structure without using a color filter, visible light entering from the outside of the EL display device excites the light emitting layer of the EL element, which may cause a problem that a desired color cannot be obtained. However, by providing a color filter as in this embodiment, only light of a specific wavelength can enter the EL element. That is, it is possible to prevent a problem that the EL element is excited by external light.
【0234】なお、カラーフィルタを設ける構造は従来
提案されているが、EL素子は白色発光のものを用いて
いた。この場合、赤色光を抽出するには他の波長の光を
カットしていたため、輝度の低下を招いていた。しかし
ながら、本実施例では、例えばEL素子から発した赤色
光を、赤色光を抽出するカラーフィルタに通すため、輝
度の低下を招くようなことがない。Although a structure in which a color filter is provided has been conventionally proposed, an EL element having a white light emission was used. In this case, in order to extract the red light, light of other wavelengths is cut, which causes a decrease in luminance. However, in the present embodiment, for example, the red light emitted from the EL element is passed through the color filter that extracts the red light, so that the luminance does not decrease.
【0235】次に、画素電極6852は透明導電膜で形
成され、EL素子の陽極として機能する。また、画素電
極6852の両端には絶縁膜6857が形成され、さら
に赤色に発光する発光層6858、緑色に発光する発光
層6859が形成される。なお、図示しないが隣接する
画素には青色に発光する発光層が設けられ、赤、緑及び
青に対応した画素によりカラー表示が行われる。勿論、
青色の発光層が設けられた画素は青色を抽出するカラー
フィルタが設けられている。Next, the pixel electrode 6852 is formed of a transparent conductive film and functions as an anode of an EL element. Further, an insulating film 6857 is formed at both ends of the pixel electrode 6852, and a light-emitting layer 6858 that emits red light and a light-emitting layer 6859 that emits green light are formed. Although not shown, a light-emitting layer that emits blue light is provided in adjacent pixels, and color display is performed by pixels corresponding to red, green, and blue. Of course,
The pixel provided with the blue light emitting layer is provided with a color filter for extracting blue.
【0236】なお、EL材料として有機材料だけでなく
無機材料を用いることができる。また、発光層だけでな
く電子注入層、電子輸送層、正孔輸送層または正孔注入
層を組み合わせた積層構造としても良い。Note that not only organic materials but also inorganic materials can be used as EL materials. Further, not only the light emitting layer but also a layered structure combining an electron injection layer, an electron transport layer, a hole transport layer, or a hole injection layer may be used.
【0237】また、各発光層の上にはEL素子の陰極6
860が遮光性を有する導電膜でもって形成される。こ
の陰極6860は全ての画素に共通であり、接続配線6
808を経由してFPC6809に電気的に接続されて
いる。The cathode 6 of the EL element is provided on each light emitting layer.
860 is formed of a conductive film having a light shielding property. This cathode 6860 is common to all the pixels,
It is electrically connected to the FPC 6809 via the 808.
【0238】次に、第1シール材6805をディスペン
サー等で形成し、スペーサ(図示せず)を撒布してカバ
ー材6804を貼り合わせる。そして、アクティブマト
リクス基板6800、カバー材6804及び第1シール
材6805で囲まれた領域内に充填材6807を真空注
入法により充填する。Next, a first sealing material 6805 is formed with a dispenser or the like, and a spacer (not shown) is scattered to attach a cover material 6804. Then, a filler 6807 is filled in a region surrounded by the active matrix substrate 6800, the cover material 6804, and the first sealant 6805 by a vacuum injection method.
【0239】また、本実施例では充填材6807に予め
吸湿性物質6861として酸化バリウムを添加してお
く。なお、本実施例では吸湿性物質を充填材に添加して
用いるが、塊状に分散させて充填材中に封入することも
できる。また、図示されていないがスペーサの材料とし
て吸湿性物質を用いることも可能である。In this embodiment, barium oxide is added to the filler 6807 in advance as the hygroscopic substance 6861. In this embodiment, the hygroscopic substance is used by adding to the filler. However, the substance may be dispersed in a lump and sealed in the filler. Although not shown, it is also possible to use a hygroscopic substance as a material of the spacer.
【0240】次に、充填材6807を紫外線照射または
加熱により硬化させた後、第1シール材6805に形成
された開口部(図示せず)を塞ぐ。第1シール材680
5の開口部を塞いだら、導電性材料6862を用いて接
続配線6808及びFPC6809を電気的に接続させ
る。さらに、第1シール材6805の露呈部及びFPC
6809の一部を覆うように第2シール材6806を設
ける。第2シール材6806は第1シール材6805と
同様の材料を用いても良い。Next, after the filler 6807 is cured by irradiating ultraviolet rays or heating, an opening (not shown) formed in the first sealant 6805 is closed. First sealing material 680
After the opening of No. 5 is closed, the connection wiring 6808 and the FPC 6809 are electrically connected using the conductive material 6862. Further, the exposed portion of the first sealing material 6805 and the FPC
A second sealant 6806 is provided so as to cover part of the 6809. The same material as the first sealant 6805 may be used for the second sealant 6806.
【0241】以上のような方式を用いてEL素子を充填
材6807に封入することにより、EL素子を外部から
完全に遮断することができ、外部から水分や酸素等の有
機材料の酸化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高いEL表示装置を作製するこ
とができる。By enclosing the EL element in the filler 6807 using the above-described method, the EL element can be completely shut off from the outside, and a substance that promotes the oxidation of organic materials such as moisture and oxygen from the outside. Can be prevented from entering. Therefore, a highly reliable EL display device can be manufactured.
【0242】(実施例10)本実施例では、実施例9に
示したEL表示装置において、EL素子から発する光の
放射方向とカラーフィルタの配置を異ならせた場合の例
について示す。説明には図17を用いるが、基本的な構
造は図16(B)と同様であるので変更部分に新しい符
号を付して説明する。(Embodiment 10) In this embodiment, an example will be described in which, in the EL display device shown in Embodiment 9, the emission direction of light emitted from an EL element and the arrangement of color filters are different. Although FIG. 17 is used for the description, the basic structure is the same as that of FIG.
【0243】画素部6901はEL駆動用TFT690
2及びそのドレイン領域に電気的に接続された画素電極
6903等を含む複数の画素により形成されるThe pixel portion 6901 is provided with an EL driving TFT 690
2 and a plurality of pixels including a pixel electrode 6903 and the like electrically connected to the drain region thereof.
【0244】本実施例では画素部6901にはEL駆動
用TFT6902としてnチャネル型TFTが用いられ
ている。また、EL駆動用TFT6902のドレインに
は画素電極6903が電気的に接続され、この画素電極
6903は遮光性を有する導電膜で形成されている。本
実施例では画素電極6903がEL素子の陰極となる。In this embodiment, an n-channel TFT is used as the EL driving TFT 6902 in the pixel portion 6901. A pixel electrode 6903 is electrically connected to a drain of the EL driving TFT 6902, and the pixel electrode 6903 is formed of a light-shielding conductive film. In this embodiment, the pixel electrode 6903 serves as a cathode of the EL element.
【0245】また、赤色に発光する発光層6858、緑
色に発光する発光層6859の上には各画素に共通な透
明導電膜6904が形成される。この透明導電膜690
4はEL素子の陽極となる。A transparent conductive film 6904 common to each pixel is formed on the light emitting layer 6858 that emits red light and the light emitting layer 6859 that emits green light. This transparent conductive film 690
Reference numeral 4 is an anode of the EL element.
【0246】さらに、本実施例ではカラーフィルタ
(R)6905、カラーフィルタ(G)6906及びカ
ラーフィルタ(B)(図示せず)がカバー材6804に
形成されている点に特徴がある。本実施例のEL素子の
構造とした場合、発光層から発した光の放射方向がカバ
ー材6804側に向かうため、図17の構造とすればそ
の光の経路にカラーフィルタを設置することができる。Further, this embodiment is characterized in that a color filter (R) 6905, a color filter (G) 6906, and a color filter (B) (not shown) are formed on a cover material 6804. In the case of the structure of the EL element of this embodiment, the direction of emission of light emitted from the light emitting layer is directed to the cover material 6804 side. Therefore, with the structure of FIG. 17, a color filter can be provided in the light path. .
【0247】本実施例のようにカラーフィルタ(R)6
905、カラーフィルタ(G)6906及びカラーフィ
ルタ(B)(図示せず)をカバー材6804に設ける
と、アクティブマトリクス基板の工程を少なくすること
ができ、歩留まり及びスループットの向上を図ることが
できるという利点がある。As in this embodiment, the color filter (R) 6
When the cover material 6905 and the color filter (G) 6906 and the color filter (B) (not shown) are provided on the cover material 6804, the number of steps of the active matrix substrate can be reduced, and the yield and the throughput can be improved. There are advantages.
【0248】(実施例11)本実施例では、本発明を用
いて形成されたEL表示装置を表示媒体として組み込ん
だ電子機器について説明する。(Embodiment 11) In this embodiment, an electronic device in which an EL display device formed by using the present invention is incorporated as a display medium will be described.
【0249】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、ゲーム機、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末(モバイル
コンピュータ、携帯電話または電子書籍等)などが挙げ
られる。それらの一例を図18に示す。Examples of such electronic devices include a video camera, a digital camera, a head mounted display (goggle type display), a game machine, a car navigation, a personal computer, a portable information terminal (a mobile computer, a mobile phone or an electronic book, etc.). Is mentioned. One example of them is shown in FIG.
【0250】図18(A)はパーソナルコンピュータで
あり、本体2001、筐体2002、表示部2003、
キーボード2004等を含む。本発明のEL表示装置は
パーソナルコンピュータの表示部2003に用いること
ができる。FIG. 18A shows a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003,
And a keyboard 2004 and the like. The EL display device of the present invention can be used for the display portion 2003 of a personal computer.
【0251】図18(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明のEL表示装置はビデオカメラの表
示部2102に用いることができる。FIG. 18B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The EL display device of the present invention can be used for the display portion 2102 of a video camera.
【0252】図18(C)は頭部取り付け型の表示装置
の一部(右片側)であり、本体2301、信号ケーブル
2302、頭部固定バンド2303、表示モニタ230
4、光学系2305、表示部2306等を含む。本発明
のEL表示装置は頭部取り付け型の表示装置の表示部2
306に用いることができる。FIG. 18C shows a part (right side) of a head-mounted display device, which includes a main body 2301, a signal cable 2302, a head fixing band 2303, and a display monitor 230.
4, including an optical system 2305, a display unit 2306, and the like. The EL display device of the present invention is a display unit 2 of a head-mounted display device.
306 can be used.
【0253】図18(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体240
1、記録媒体(CD、LDまたはDVD等)2402、
操作スイッチ2403、表示部(a)2404、表示部
(b)2405等を含む。表示部(a)2404は主と
して画像情報を表示し、表示部(b)2405は主とし
て文字情報を表示するが、本発明のEL表示装置は記録
媒体を備えた画像再生装置の表示部(a)2404、
(b)2405に用いることができる。なお、記録媒体
を備えた画像再生装置としては、CD再生装置、ゲーム
機器などに本発明を用いることができる。FIG. 18D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (CD, LD, DVD, etc.) 2402,
An operation switch 2403, a display unit (a) 2404, a display unit (b) 2405, and the like are included. The display unit (a) 2404 mainly displays image information, and the display unit (b) 2405 mainly displays character information. The EL display device of the present invention employs the display unit (a) of an image reproduction device provided with a recording medium. 2404,
(B) Can be used for 2405. Note that the present invention can be applied to a CD playback device, a game machine, and the like as an image playback device provided with a recording medium.
【0254】図18(E)は携帯型(モバイル)コンピ
ュータであり、本体2501、カメラ部2502、受像
部2503、操作スイッチ2504、表示部2505等
を含む。本発明のEL表示装置は携帯型(モバイル)コ
ンピュータの表示部2505に用いることができる。FIG. 18E shows a portable computer, which includes a main body 2501, a camera section 2502, an image receiving section 2503, operation switches 2504, a display section 2505, and the like. The EL display device of the present invention can be used for the display portion 2505 of a portable computer.
【0255】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜10のどの
ような組み合わせからなる構成を用いても実現すること
ができる。As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 10.
【0256】[0256]
【発明の効果】従来のアナログ階調方式のEL表示装置
では、画素部のTFTの特性のバラつきにより輝度がバ
ラつく。また、従来の時間階調方式のEL表示装置で
は、多階調を表現する際、下位ビットの信号に対応する
サブフレーム期間の表示期間が短くなり、一定のEL駆
動電圧を印加し続けることが困難となる。また、使用す
る際の環境温度が変化すると、EL素子の温度特性によ
って、同じ電圧をEL素子に印加していても、EL素子
に流れる電流量が変化してしまい、輝度にバラつきが起
こるという問題があった。In the conventional analog gray scale EL display device, the luminance varies due to the variation in the characteristics of the TFT in the pixel portion. Further, in the conventional time gray scale EL display device, when expressing multiple gray scales, the display period of the sub-frame period corresponding to the lower bit signal is shortened, and the constant EL drive voltage may be continuously applied. It will be difficult. Further, when the ambient temperature at the time of use changes, the amount of current flowing through the EL element changes due to the temperature characteristics of the EL element even when the same voltage is applied to the EL element, causing a variation in luminance. was there.
【0257】しかし、本発明は、上記構成によって、E
L素子の輝度のバラつきを抑えることができる。これに
より、高画質なEL表示装置を提供することができる。However, according to the present invention, E
Variation in luminance of the L element can be suppressed. Thereby, a high-quality EL display device can be provided.
【図1】 本発明のEL表示装置の構成を示す図。FIG. 1 is a diagram showing a configuration of an EL display device of the present invention.
【図2】 本発明のEL表示装置の階調方式のタイミ
ングチャートを示す図。FIG. 2 is a diagram showing a timing chart of a gray scale method of the EL display device of the present invention.
【図3】 本発明のEL表示装置のバッファアンプの
構成を示す図。FIG. 3 is a diagram showing a configuration of a buffer amplifier of the EL display device of the present invention.
【図4】 EL素子の温度特性を示す図。FIG. 4 is a graph showing temperature characteristics of an EL element.
【図5】 EL表示装置の画素部の構成を示す図。FIG. 5 illustrates a structure of a pixel portion of an EL display device.
【図6】 EL表示装置の構成を示すブロック図。FIG. 6 is a block diagram illustrating a structure of an EL display device.
【図7】 従来のアナログ階調方式のタイミングチャ
ートを示す図。FIG. 7 is a diagram showing a timing chart of a conventional analog gradation method.
【図8】 従来の時間階調方式のタイミングチャート
を示す図。FIG. 8 is a diagram showing a timing chart of a conventional time gray scale method.
【図9】 本発明のEL表示装置の作製工程を示す
図。FIG. 9 illustrates a manufacturing process of an EL display device of the present invention.
【図10】 本発明のEL表示装置の作製工程を示す
図。FIG. 10 illustrates a manufacturing process of an EL display device of the present invention.
【図11】 本発明のEL表示装置の作製工程を示す
図。FIG. 11 illustrates a manufacturing process of an EL display device of the present invention.
【図12】 本発明のEL表示装置の上面図及び断面
図。FIG. 12 is a top view and a cross-sectional view of an EL display device of the present invention.
【図13】 本発明のEL表示装置の上面図及び断面
図。FIG. 13 is a top view and a cross-sectional view of an EL display device of the present invention.
【図14】 本発明のEL表示装置の断面図。FIG. 14 is a cross-sectional view of an EL display device of the present invention.
【図15】 本発明のEL表示装置の断面図。FIG. 15 is a cross-sectional view of an EL display device of the present invention.
【図16】 本発明のEL表示装置の上面図及び断面
図。FIG. 16 is a top view and a cross-sectional view of an EL display device of the present invention.
【図17】 本発明のEL表示装置の断面図。FIG. 17 is a cross-sectional view of an EL display device of the present invention.
【図18】 本発明のEL表示装置を用いた応用電子機
器を示す図。FIG. 18 illustrates an applied electronic device using the EL display device of the present invention.
【図19】 本発明のEL表示装置の階調方式のタイミ
ングチャートを示す図。FIG. 19 is a diagram showing a timing chart of a gradation method of the EL display device of the present invention.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/14 H05B 33/14 A Fターム(参考) 3K007 AB02 AB04 AB17 BA06 BB01 BB03 BB04 BB05 BB06 BB07 CA01 CB01 DA01 DB03 EA01 EB00 GA04 5C080 AA06 BB05 DD03 EE28 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43 5C094 AA07 AA08 AA53 AA54 AA56 BA03 BA12 BA27 CA19 CA24 DB01 DB02 DB04 EA04 EA05 EA06 EA07 EA10 EB02 EC02 EC03 ED03 FA01 FB01 FB12 FB14 FB15 GA10 HA08 HA10 JA01 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/14 H05B 33/14 A F term (Reference) 3K007 AB02 AB04 AB17 BA06 BB01 BB03 BB04 BB05 BB06 BB07 CA01 CB01 DA01 DB03 EA01 EB00 GA04 5C080 AA06 BB05 DD03 EE28 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43 5C094 AA07 AA08 AA53 AA54 AA56 BA03 BA12 BA27 CA19 CA24 DB01 DB02 DB04 EA04 EA05 EA05 EA04 EA04 EA05 HA10 JA01
Claims (10)
電極と前記第2の電極の間に設けられたEL層とにより
それぞれ構成される、第1のEL素子及び第2のEL素
子を有する表示装置の駆動方法であって、 1フレーム期間を複数のサブフレーム期間に分割し、前
記複数の各サブフレーム期間毎に、前記第1のEL素子
が発光状態または非発光状態となり、 前記複数の各サブフレーム期間において、前記第2のE
L素子の第1の電極と第2の電極の間に一定の電流を流
し、 前記発光状態となった前記第1のEL素子の第1の電極
と第2の電極の間の電圧は、前記一定の電流が流れる前
記第2のEL素子の第1の電極と第2の電極の間の電圧
と等しく、 前記複数のサブフレーム期間のうち、2つのサブフレー
ム期間において、前記一定の電流の値が互いに異なるこ
とを特徴とする表示装置の駆動方法。A first EL element and a second EL element each including a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. A method for driving a display device having two EL elements, wherein one frame period is divided into a plurality of subframe periods, and the first EL element emits light or does not emit light for each of the plurality of subframe periods. State, and in each of the plurality of subframe periods, the second E
A constant current is passed between the first electrode and the second electrode of the L element, and the voltage between the first electrode and the second electrode of the first EL element in the light emitting state is A voltage equal to the voltage between the first electrode and the second electrode of the second EL element through which a constant current flows, and the value of the constant current in two of the plurality of subframe periods Are different from each other.
電極と前記第2の電極の間に設けられたEL層とにより
それぞれ構成される、第1のEL素子及び第2のEL素
子を有する表示装置の駆動方法であって、 1フレーム期間を複数のサブフレーム期間に分割し、前
記複数の各サブフレーム期間毎に前記第1のEL素子が
発光状態または非発光状態となり、 前記複数の各サブフレーム期間において、前記第2のE
L素子の第1の電極と第2の電極の間に一定の電流を流
し、 前記発光状態となった前記第1のEL素子の第1の電極
と第2の電極の間の電圧は、前記一定の電流が流れる前
記第2のEL素子の第1の電極と第2の電極の間の電圧
に等しく、 前記複数の各サブフレーム期間における、前記一定の電
流の値が異なることを特徴とする表示装置の駆動方法。2. A first EL element and a first EL element each comprising a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. A method for driving a display device having two EL elements, wherein one frame period is divided into a plurality of sub-frame periods, and the first EL element emits light or does not emit light in each of the plurality of sub-frame periods. In the plurality of subframe periods, the second E
A constant current is passed between the first electrode and the second electrode of the L element, and the voltage between the first electrode and the second electrode of the first EL element in the light emitting state is A constant current is equal to a voltage between a first electrode and a second electrode of the second EL element, and the value of the constant current is different in each of the plurality of subframe periods. A method for driving a display device.
を特徴とする表示装置の駆動方法。3. The method according to claim 2, wherein the plurality of subframe periods have the same length.
電極と前記第2の電極の間に設けられたEL層とにより
それぞれ構成される、第1のEL素子及び第2のEL素
子を有する表示装置の駆動方法であって、 1フレーム期間をn(nは、2以上の自然数)個のサブ
フレーム期間に分割し、前記n個の各サブフレーム期間
毎に、前記第1のEL素子が発光状態または非発光状態
となり、 前記n個の各サブフレーム期間において、前記第2のE
L素子の第1の電極と第2の電極の間に一定の電流を流
し、 前記発光状態となった前記第1のEL素子の第1の電極
と第2の電極の間の電圧は、前記一定の電流が流れる前
記第2のEL素子の第1の電極と第2の電極の間の電圧
に等しく、 前記n個の各サブフレーム期間における、前記一定の電
流の値の比が20:2- 1:2-2:・・・:2-(n-2):2
-(n-1)となることを特徴とする表示装置の駆動方法。4. A first EL device and a second EL device each comprising a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. A method for driving a display device having two EL elements, wherein one frame period is divided into n (n is a natural number of 2 or more) subframe periods, and the subframe period is divided into n subframe periods. The first EL element is in a light emitting state or a non-light emitting state, and in each of the n subframe periods, the second EL element
A constant current is passed between the first electrode and the second electrode of the L element, and the voltage between the first electrode and the second electrode of the first EL element in the light emitting state is A constant current is equal to the voltage between the first electrode and the second electrode of the second EL element, and the ratio of the constant current value in each of the n subframe periods is 2 0 : 2 - 1: 2 -2: ··· : 2 - (n-2): 2
-(n-1) , a method for driving a display device.
載の前記表示装置の駆動方法を用いることを特徴とする
ビデオカメラ、画像再生装置、ヘッドマウントディスプ
レイ、パーソナルコンピュータまたは情報端末機器。5. A video camera, an image reproducing apparatus, a head mounted display, a personal computer, or an information terminal device, wherein the method for driving the display device according to claim 1 is used. .
する複数の画素と、電源供給線と、バッファアンプと、
第2のEL素子と、互いに異なる値の一定の電流を出力
する第1の定電流源A1と第2の定電流源A2とを有す
る表示装置であって、 前記第1のEL素子及び前記第2のEL素子はそれぞ
れ、第1の電極と、第2の電極と、前記第1の電極と前
記第2の電極の間に設けられたEL層とを有し、 前記第1の定電流源A1の出力端子と、前記第2のEL
素子の第1の電極とを接続するか、前記第2の定電流源
A2の出力端子と、前記第2のEL素子の第1の電極と
を接続するかを選択するスイッチを有し、 前記第2のEL素子の第1の電極は、前記バッファアン
プの非反転入力端子と接続され、 前記バッファアンプの出力端子は、前記電源供給線と接
続され、 前記電源供給線の電位は、前記TFTを介して前記第1
のEL素子の第1の電極に与えられていることを特徴と
する表示装置。6. A plurality of pixels each having a TFT, a first EL element, a power supply line, a buffer amplifier,
A display device comprising: a second EL element; and a first constant current source A1 and a second constant current source A2 that output constant currents having different values from each other, wherein the first EL element and the second 2 EL elements each include a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode. The first constant current source A1 output terminal and the second EL
A switch for selecting whether to connect to a first electrode of the element or to connect an output terminal of the second constant current source A2 to a first electrode of the second EL element; The first electrode of the second EL element is connected to a non-inverting input terminal of the buffer amplifier, the output terminal of the buffer amplifier is connected to the power supply line, and the potential of the power supply line is the TFT Through the first
A display device provided to the first electrode of the EL element.
する複数の画素と、電源供給線と、バッファアンプと、
第2のEL素子と、それぞれ同じ値の一定の電流を出力
するn(nは、2以上の自然数)個の定電流源とを有す
る表示装置であって、 前記第1のEL素子及び前記第2のEL素子はそれぞ
れ、第1の電極と、第2の電極と、前記第1の電極と前
記第2の電極の間に設けられたEL層とを有し、 前記n個の定電流源のうちm(mは、n以下の自然数)
個の出力端子と、前記第2のEL素子の第1の電極とを
接続するか、前記n個の定電流源のうちk(kは、mと
異なるn以下の自然数)個の出力端子と、前記第2のE
L素子の第1の電極とを接続するかを選択するスイッチ
を有し、 前記第2のEL素子の第1の電極は、前記バッファアン
プの非反転入力端子と接続され、 前記バッファアンプの出力端子は、前記電源供給線と接
続され、 前記電源供給線の電位は、前記TFTを介して前記第1
のEL素子の第1の電極に与えられていることを特徴と
する表示装置。7. A plurality of pixels each having a TFT and a first EL element, a power supply line, a buffer amplifier,
A display device comprising: a second EL element; and n (n is a natural number of 2 or more) constant current sources each outputting a constant current having the same value, wherein the first EL element and the second 2 EL elements each having a first electrode, a second electrode, and an EL layer provided between the first electrode and the second electrode, wherein the n constant current sources M (m is a natural number less than or equal to n)
The number of output terminals and the first electrode of the second EL element, or k (k is a natural number of n or less different from m) out of the n constant current sources. , The second E
A switch for selecting whether to connect to a first electrode of the L element; a first electrode of the second EL element connected to a non-inverting input terminal of the buffer amplifier; The terminal is connected to the power supply line, and the potential of the power supply line is set to the first voltage via the TFT.
A display device provided to the first electrode of the EL element.
電極は陽極であり、第2の電極は陰極であることを特徴
とする表示装置。8. The device according to claim 6, wherein the first electrode of the first EL element and the second EL element is an anode, and the second electrode is a cathode. Display device.
電極は陰極であり、第2の電極は陽極であることを特徴
とする表示装置。9. The method according to claim 6, wherein the first electrode of the first EL element and the second EL element is a cathode, and the second electrode is an anode. Display device.
記載の前記表示装置を用いることを特徴とするビデオカ
メラ、画像再生装置、ヘッドマウントディスプレイ、パ
ーソナルコンピュータまたは情報端末機器。10. A video camera, an image reproducing apparatus, a head-mounted display, a personal computer, or an information terminal device using the display device according to claim 6. Description:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001239058A JP4884609B2 (en) | 2000-08-10 | 2001-08-07 | Display device, driving method thereof, and electronic apparatus |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243272 | 2000-08-10 | ||
JP2000-243272 | 2000-08-10 | ||
JP2000243272 | 2000-08-10 | ||
JP2001239058A JP4884609B2 (en) | 2000-08-10 | 2001-08-07 | Display device, driving method thereof, and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002123219A true JP2002123219A (en) | 2002-04-26 |
JP2002123219A5 JP2002123219A5 (en) | 2008-08-14 |
JP4884609B2 JP4884609B2 (en) | 2012-02-29 |
Family
ID=26597761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001239058A Expired - Fee Related JP4884609B2 (en) | 2000-08-10 | 2001-08-07 | Display device, driving method thereof, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4884609B2 (en) |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003043998A (en) * | 2001-07-30 | 2003-02-14 | Pioneer Electronic Corp | Display device |
JP2004045769A (en) * | 2002-07-11 | 2004-02-12 | Toyota Industries Corp | Display device |
JP2004047446A (en) * | 2002-05-15 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
JP2004191608A (en) * | 2002-12-11 | 2004-07-08 | Sony Corp | Display device and method of manufacturing the same |
JP2005321526A (en) * | 2004-05-07 | 2005-11-17 | Renesas Technology Corp | Semiconductor integrated circuit system, display apparatus and system |
JP2006011388A (en) * | 2004-05-21 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | Display device, its driving method and electronic apparatus |
WO2006009294A1 (en) * | 2004-07-23 | 2006-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
WO2006011666A1 (en) * | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
JP2006058873A (en) * | 2004-07-23 | 2006-03-02 | Semiconductor Energy Lab Co Ltd | Display device and driving method thereof |
JP2006065319A (en) * | 2004-07-30 | 2006-03-09 | Semiconductor Energy Lab Co Ltd | Display device, active matrix type display device, passive matrix type display device and electronic appliance, and driving method of display device |
JP2006189806A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
JP2006189804A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Light-emitting device and electronic apparatus using the light-emitting device |
JP2006337986A (en) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | Light emitting device and electronic apparatus |
JP2007121757A (en) * | 2005-10-28 | 2007-05-17 | Tohoku Pioneer Corp | Driving device and driving method of light emitting display panel |
JP2007171728A (en) * | 2005-12-26 | 2007-07-05 | Tohoku Pioneer Corp | Display device and inspecting method for the same |
JP2007199693A (en) * | 2005-12-27 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
CN100378778C (en) * | 2003-02-19 | 2008-04-02 | 东北先锋电子股份有限公司 | Active drive type light emitting display device and drive control method thereof |
US7482629B2 (en) | 2004-05-21 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2009025742A (en) * | 2007-07-23 | 2009-02-05 | Hitachi Displays Ltd | Display device |
JP2009223145A (en) * | 2008-03-18 | 2009-10-01 | Pioneer Electronic Corp | Display device |
US7864171B2 (en) | 2003-04-09 | 2011-01-04 | Panasonic Corporation | Display apparatus, source driver and dispaly panel |
JP2012083777A (en) * | 2005-12-27 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
JP2012098742A (en) * | 2004-08-23 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | Light-emitting device and driving method for the same |
US8421715B2 (en) | 2004-05-21 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
US8692740B2 (en) | 2005-07-04 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP2021061405A (en) * | 2009-10-16 | 2021-04-15 | 株式会社半導体エネルギー研究所 | Display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09101759A (en) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | Driving method and driving device for light emitting element |
JPH09138659A (en) * | 1995-08-21 | 1997-05-27 | Motorola Inc | Active drive type LED matrix |
JPH10232649A (en) * | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | Electroluminescent display device and driving method thereof |
JPH11272223A (en) * | 1998-03-26 | 1999-10-08 | Toyota Motor Corp | Power unit for light emissive display |
-
2001
- 2001-08-07 JP JP2001239058A patent/JP4884609B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09138659A (en) * | 1995-08-21 | 1997-05-27 | Motorola Inc | Active drive type LED matrix |
JPH09101759A (en) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | Driving method and driving device for light emitting element |
JPH10232649A (en) * | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | Electroluminescent display device and driving method thereof |
JPH11272223A (en) * | 1998-03-26 | 1999-10-08 | Toyota Motor Corp | Power unit for light emissive display |
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003043998A (en) * | 2001-07-30 | 2003-02-14 | Pioneer Electronic Corp | Display device |
JP2004047446A (en) * | 2002-05-15 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
JP2004045769A (en) * | 2002-07-11 | 2004-02-12 | Toyota Industries Corp | Display device |
US6954239B2 (en) | 2002-07-11 | 2005-10-11 | Kabushiki Kaisha Toyota Jidoshokki | Display unit |
JP2004191608A (en) * | 2002-12-11 | 2004-07-08 | Sony Corp | Display device and method of manufacturing the same |
CN100378778C (en) * | 2003-02-19 | 2008-04-02 | 东北先锋电子股份有限公司 | Active drive type light emitting display device and drive control method thereof |
US7864171B2 (en) | 2003-04-09 | 2011-01-04 | Panasonic Corporation | Display apparatus, source driver and dispaly panel |
JP2005321526A (en) * | 2004-05-07 | 2005-11-17 | Renesas Technology Corp | Semiconductor integrated circuit system, display apparatus and system |
JP2006011388A (en) * | 2004-05-21 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | Display device, its driving method and electronic apparatus |
US8421715B2 (en) | 2004-05-21 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
US7834355B2 (en) | 2004-05-21 | 2010-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US7482629B2 (en) | 2004-05-21 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2006058873A (en) * | 2004-07-23 | 2006-03-02 | Semiconductor Energy Lab Co Ltd | Display device and driving method thereof |
WO2006009294A1 (en) * | 2004-07-23 | 2006-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8134546B2 (en) | 2004-07-23 | 2012-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8482493B2 (en) | 2004-07-23 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8154541B2 (en) | 2004-07-30 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
WO2006011666A1 (en) * | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
JP2006065319A (en) * | 2004-07-30 | 2006-03-09 | Semiconductor Energy Lab Co Ltd | Display device, active matrix type display device, passive matrix type display device and electronic appliance, and driving method of display device |
US8576147B2 (en) | 2004-08-23 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2012098742A (en) * | 2004-08-23 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | Light-emitting device and driving method for the same |
JP2006189806A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
JP2006189804A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Light-emitting device and electronic apparatus using the light-emitting device |
JP2006337986A (en) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | Light emitting device and electronic apparatus |
US8692740B2 (en) | 2005-07-04 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP2007121757A (en) * | 2005-10-28 | 2007-05-17 | Tohoku Pioneer Corp | Driving device and driving method of light emitting display panel |
JP2007171728A (en) * | 2005-12-26 | 2007-07-05 | Tohoku Pioneer Corp | Display device and inspecting method for the same |
JP2012083777A (en) * | 2005-12-27 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US8237641B2 (en) | 2005-12-27 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
KR101362678B1 (en) | 2005-12-27 | 2014-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light emitting device |
JP2007199693A (en) * | 2005-12-27 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US8264481B2 (en) | 2007-07-23 | 2012-09-11 | Hitachi Displays, Ltd. | Display device |
JP2009025742A (en) * | 2007-07-23 | 2009-02-05 | Hitachi Displays Ltd | Display device |
JP2009223145A (en) * | 2008-03-18 | 2009-10-01 | Pioneer Electronic Corp | Display device |
JP2021061405A (en) * | 2009-10-16 | 2021-04-15 | 株式会社半導体エネルギー研究所 | Display device |
US11302824B2 (en) | 2009-10-16 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
JP7101743B2 (en) | 2009-10-16 | 2022-07-15 | 株式会社半導体エネルギー研究所 | Display device |
US11742432B2 (en) | 2009-10-16 | 2023-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
US12170338B2 (en) | 2009-10-16 | 2024-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4884609B2 (en) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6419229B2 (en) | Display device | |
JP4884609B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP6695407B2 (en) | Light emitting device | |
JP6651587B2 (en) | Display device | |
US6828950B2 (en) | Display device and method of driving the same | |
KR100707886B1 (en) | Display device | |
JP4831862B2 (en) | Electronic equipment | |
JP2002108285A (en) | Drive method for display device | |
US7952541B2 (en) | Method of driving a display device | |
KR100773823B1 (en) | Light emitting device | |
KR20010105273A (en) | Electronic device and method of driving the same | |
JP2002072964A (en) | Display device | |
JP2001343911A (en) | Electronic equipment | |
JP2002040990A (en) | Electronic device and method for driving device therefor | |
JP2002014653A (en) | Electronic device and its driving method | |
JP2002062845A (en) | Display device | |
JP2002023696A (en) | Light emitting device | |
JP2001356734A (en) | Electronic device and drive method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4884609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |