JP2002118169A - Semiconductor device and its fabricating method - Google Patents
Semiconductor device and its fabricating methodInfo
- Publication number
- JP2002118169A JP2002118169A JP2000311538A JP2000311538A JP2002118169A JP 2002118169 A JP2002118169 A JP 2002118169A JP 2000311538 A JP2000311538 A JP 2000311538A JP 2000311538 A JP2000311538 A JP 2000311538A JP 2002118169 A JP2002118169 A JP 2002118169A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- organic polymer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、さらに詳しくは、絶縁膜に有機高分子
絶縁膜を用いた配線構造を有する半導体装置とその製造
方法に関するものである。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a wiring structure using an organic polymer insulating film as an insulating film and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、集積回路の配線材料にはアルミニ
ウム(Al)もしくはAl合金が、配線間および配線層
間の絶縁膜にはシリコン酸化膜(SiO2)が広く用い
られてきた。しかし、LSIの微細化の進行に伴い、配
線における信号伝送の遅延を抑制、低減するうえで、配
線抵抗の低減のために配線材には銅(Cu)が、配線間
容量の低減のために配線間および配線層間の絶縁膜には
誘電率の低い有機物や空孔を含んだシリコン酸化膜が使
用されるようになってきた。しかし、Cuを主成分とす
る配線においては、シリコン(Si)やSiO2をはじ
めとする絶縁膜中におけるCuの拡散がAlよりも速
く、トランジスタをはじめとするシリコンデバイス部へ
の侵入、配線間の絶縁耐圧劣化等を防いで信頼性を確保
するために、Cuの周囲に拡散を防止するバリア膜を形
成することが必要となる。2. Description of the Related Art Conventionally, aluminum (Al) or an Al alloy has been widely used as a wiring material of an integrated circuit, and a silicon oxide film (SiO 2 ) has been widely used as an insulating film between wirings and between wiring layers. However, with the progress of miniaturization of LSIs, copper (Cu) is used as a wiring material to reduce wiring resistance and to reduce capacitance between wirings in suppressing and reducing signal transmission delay in wiring. As the insulating film between the wirings and between the wiring layers, a silicon oxide film containing an organic substance having a low dielectric constant or a hole has been used. However, in a wiring containing Cu as a main component, diffusion of Cu in an insulating film such as silicon (Si) or SiO 2 is faster than that of Al. It is necessary to form a barrier film for preventing diffusion around Cu in order to prevent the deterioration of the withstand voltage and the like and secure the reliability.
【0003】[従来例1]以下に、Cu膜の下面および
側面をCuの拡散防止(バリア)膜となる導体膜で覆う
構造と製造方法について説明する。図7は、現在一般に
用いられるダマシン構造の配線の製造方法を示す工程順
の断面図である。シリコン基板501上にシリコン酸化
膜502、シリコン酸窒化膜(SiON)膜503、シ
リコン酸化膜504を順次堆積し、シリコン酸化膜50
4、シリコン酸窒化膜503を選択的に除去して配線溝
を形成する。次に、全面に導電性のバリア膜505とC
u膜を堆積し、化学機械研磨(Chemical Me
chanical Polishing:CMP)によ
って余剰なCu膜およびバリア膜505除去してCu配
線506を形成する[図7(a)]。[Conventional Example 1] A structure and a manufacturing method for covering the lower surface and side surfaces of a Cu film with a conductor film serving as a Cu diffusion prevention (barrier) film will be described below. FIG. 7 is a cross-sectional view in the order of steps showing a method of manufacturing a wiring having a damascene structure generally used at present. A silicon oxide film 502, a silicon oxynitride film (SiON) film 503, and a silicon oxide film 504 are sequentially deposited on a silicon substrate 501.
4. A wiring groove is formed by selectively removing the silicon oxynitride film 503. Next, a conductive barrier film 505 and C
u film is deposited, and a chemical mechanical polishing (Chemical Me
Excessive Cu film and barrier film 505 are removed by chemical polishing (CMP) to form a Cu wiring 506 [FIG. 7A].
【0004】次に、下層のCu配線506の埋め込まれ
たシリコン酸化膜504上に絶縁性のバリア膜507、
シリコン酸化膜508、シリコン酸窒化膜509、シリ
コン酸化膜510を順次堆積し[図7(b)]、その上
にビアホール形成領域に開口を有するレジスト膜511
を形成する[図7(c)]。そしてレジスト膜511を
マスクとして異方性エッチングによってシリコン酸化膜
510、シリコン酸窒化膜509、シリコン酸化膜50
8を順にエッチングした後、レジスト膜511を除去す
ることでビアホール512を形成する[図7(d)]。Next, an insulating barrier film 507 is formed on the silicon oxide film 504 in which the lower Cu wiring 506 is embedded.
A silicon oxide film 508, a silicon oxynitride film 509, and a silicon oxide film 510 are sequentially deposited (FIG. 7B), and a resist film 511 having an opening in a via hole formation region is formed thereon.
Is formed [FIG. 7 (c)]. Then, silicon oxide film 510, silicon oxynitride film 509, and silicon oxide film 50 are anisotropically etched using resist film 511 as a mask.
8 are sequentially etched, and then the resist film 511 is removed to form a via hole 512 (FIG. 7D).
【0005】次に、シリコン酸化膜510上に配線溝形
成領域に開口を有するレジスト膜513を形成し[図7
(e)]、レジスト膜513をマスクに異方性エッチン
グを行って配線溝514に相当するシリコン酸化膜51
0を除去する。そして、レジスト膜513を除去した
後、ビアホール512の底にあるバリア膜507をエッ
チング除去して底部にCuが露出したビアホールを形成
する[図7(f)]。次に、この全表面に、導電性のバ
リア膜515を成膜した後、スパッタ法によるCuシー
ド膜堆積しこれを電極として電解メッキ法にてCuを堆
積してCu膜516を形成する[図7(g)]。続い
て、CMP法によって配線溝およびビアホール以外の余
剰なCu膜516および余剰なバリア膜515を除去し
て、ビアホール内のCuプラグ517とこのCuプラグ
517によって下層のCu配線506に接続されたCu
配線518を形成する。そして、その上に絶縁性のバリ
ア膜519を成膜する[図7(h)]。Next, a resist film 513 having an opening in a wiring groove forming region is formed on the silicon oxide film 510 [FIG.
(E)], anisotropic etching is performed using the resist film 513 as a mask, and the silicon oxide film 51 corresponding to the wiring groove 514 is formed.
Remove 0. Then, after removing the resist film 513, the barrier film 507 at the bottom of the via hole 512 is removed by etching to form a via hole with Cu exposed at the bottom (FIG. 7F). Next, after a conductive barrier film 515 is formed on the entire surface, a Cu seed film is deposited by a sputtering method, and Cu is deposited by an electrolytic plating method using the Cu seed film as an electrode to form a Cu film 516 [FIG. 7 (g)]. Subsequently, the excess Cu film 516 and the excess barrier film 515 other than the wiring groove and the via hole are removed by the CMP method, and the Cu plug 517 in the via hole and the Cu connected to the lower Cu wiring 506 by the Cu plug 517 are removed.
The wiring 518 is formed. Then, an insulating barrier film 519 is formed thereon [FIG. 7 (h)].
【0006】以上の工程により、下面、側面および上面
が全て導電性ないし絶縁性のバリア膜で覆われた、Cu
配線506と、Cuプラグ517およびCu配線518
が形成される。ところで、これらダマシンプロセスに用
いられるバリア膜のうち導電性のバリア膜には、Cuの
拡散防止能力が高いこと、下地となる絶縁膜およびCu
配線部との密着性が高いこと、およびプロセス上の熱的
安定性が高いことが要求され、これらを満たすものとし
て、比較的高融点であるチタン(Ti)、タンタル(T
a)、タングステン(W)などの金属およびその窒化物
または珪化物若しくはそれらを積層したものがよく用い
られる。なお、このようなダマシン構造の銅配線を有す
る半導体装置は、例えば特開平11−186274号公
報等により公知となっている。[0006] By the above process, the lower surface, the side surface and the upper surface are all covered with the conductive or insulating barrier film.
Wiring 506, Cu plug 517 and Cu wiring 518
Is formed. By the way, among the barrier films used in these damascene processes, a conductive barrier film has a high ability to prevent diffusion of Cu, an insulating film serving as a base, and a Cu film.
It is required to have high adhesiveness to the wiring part and high thermal stability in the process, and titanium (Ti) and tantalum (T
a), a metal such as tungsten (W) and a nitride or silicide thereof or a laminate thereof. A semiconductor device having such a copper wiring having a damascene structure is known, for example, from Japanese Patent Application Laid-Open No. H11-186274.
【0007】[従来例2]上述したように、ダマシン構
造のCu膜を形成するには、導電性のバリア膜上にスパ
ッタ法によって銅シード膜を形成した後これを電極とし
て電解メッキ法にCuを堆積していたが、ビアホール径
が0.1μmにまで微細化が進行すると、スパッタ法に
よる銅シード膜を配線溝やビアホールの表面に均一かつ
連続に成膜することが困難となる。[Conventional example 2] As described above, in order to form a Cu film having a damascene structure, a copper seed film is formed on a conductive barrier film by sputtering, and then this is used as an electrode to form a Cu film by electrolytic plating. However, if the via hole diameter is reduced to 0.1 μm, it becomes difficult to uniformly and continuously form a copper seed film by sputtering on the surface of the wiring groove or the via hole.
【0008】[0008]
【化1】 Embedded image
【0009】かかる微細開口部への埋め込みを改善する
方法として、MOCVD法によるCu成膜も検討されて
いる。このMOCVD法によるCu成膜の反応式を化1
に示す(但し、係数は省略)。このCu成長方法では、
ヘキサフルオロアセチルアセトンジハイドレート[hexa
fluoro-acetylacetone dihydrate(Hhfacs)]とトリメチ
ルビニルシラン[tri-methylvinylsilane (tmvs)]とか
らなる添加剤(Hhfac・tmvs)が添加された、ヘキサフル
オロアセチルアセトネート銅[hexafluoro-acetylaceto
nate copper;Cu(hfac)]とトリメチルビニルシラン[tr
i-methylvinylsilane (tmvs)]からなる有機銅錯体Cu(h
fac)tmvsを気化し、窒素キャリアガスにより真空チャン
バー内の200℃程度に加熱された基板上に導入する。
そこで、Cu(hfac)tmvsの 熱化学反応により、Cuを遊
離させ、基板上にCu膜を析出させる。As a method of improving the filling of the fine opening, Cu film formation by the MOCVD method has been studied. The reaction formula of the Cu film formation by the MOCVD method is represented by Formula 1.
(However, the coefficient is omitted). In this Cu growth method,
Hexafluoroacetylacetone dihydrate [hexa
Hexafluoroacetylacetonate copper [hexafluoro-acetylaceto] with an additive (Hhfac ・ tmvs) consisting of fluoro-acetylacetone dihydrate (Hhfacs)] and trimethylvinylsilane (tmvs)
nate copper; Cu (hfac)] and trimethylvinylsilane [tr
i-methylvinylsilane (tmvs)]
fac) tmvs is vaporized and introduced on a substrate heated to about 200 ° C. in a vacuum chamber by a nitrogen carrier gas.
Therefore, Cu is liberated by a thermochemical reaction of Cu (hfac) tmvs, and a Cu film is deposited on the substrate.
【0010】[従来例3]上述したように、層間の絶縁
膜として用いられる低誘電率材料には、有機物が用いら
れているが、中でもベンゾシクロブテン( Benzocyclob
utene :BCB)モノマーを出発原料として得られる有
機高分子絶縁膜が有望視されている。図8は、BCB絶
縁膜を形成するために従来より一般的に用いられている
熱重合法の反応過程を説明する図である。この熱重合法
では、基板上に塗布されたベンゾシクロブテン・モノマ
ー膜を300℃程度に加熱することで炭素4員環の開環
反応を起こさせ、これにより得られるビニル基とジビニ
ル基とに熱重合反応を生じさせてBCB絶縁膜を得る。
この熱重合法により得られるBCB膜の比誘電率は2.
7程度(シリコン酸化膜の比誘電率は3.8程度)で、
また耐熱性は350℃程度である。[Prior art 3] As described above, an organic substance is used as a low dielectric constant material used as an interlayer insulating film. Benzocyclobene is particularly preferable.
(utene: BCB) An organic polymer insulating film obtained by using a monomer as a starting material is considered to be promising. FIG. 8 is a diagram for explaining a reaction process of a thermal polymerization method generally used conventionally to form a BCB insulating film. In this thermal polymerization method, a benzocyclobutene-monomer film applied on a substrate is heated to about 300 ° C. to cause a ring-opening reaction of a four-membered carbon ring. A BCB insulating film is obtained by causing a thermal polymerization reaction.
The relative permittivity of the BCB film obtained by this thermal polymerization method is 2.
About 7 (the relative permittivity of the silicon oxide film is about 3.8)
The heat resistance is about 350 ° C.
【0011】特開平8−264962号公報には、熱重
合法を用いたBCB絶縁膜上に導電性バリア膜を介する
ことなくCu配線を形成する技術が開示されている。す
なわち、基板上に層間絶縁膜となるベンゾシクロブテン
樹脂をコーティングし熱硬化法を用いて硬化させた後、
必要に応じてビアホールを形成しスパッタ法により若し
くはスパッタ法とメッキ法を併用してBCB樹脂膜上に
直接Cu膜を形成しこれをパターニングしてCu配線を
得る。Japanese Patent Application Laid-Open No. Hei 8-264962 discloses a technique for forming a Cu wiring on a BCB insulating film using a thermal polymerization method without using a conductive barrier film. That is, after coating a benzocyclobutene resin to be an interlayer insulating film on a substrate and curing it using a thermosetting method,
If necessary, a via hole is formed, a Cu film is directly formed on the BCB resin film by sputtering or a combination of sputtering and plating, and the Cu film is patterned to obtain a Cu wiring.
【0012】[0012]
【発明が解決しようとする課題】従来例1にて説明した
ように、シリコン酸化膜を層間絶縁膜としてCu配線を
形成する場合、Cu配線やCuプラグの下面と側面は導
電性のバリア膜にて被覆する必要があり、配線の断面に
おけるCu膜の面積が狭められる。而して、バリアメタ
ルによってCuの拡散を防止するためにはある一定以上
の厚さが必要となるため、LSIの設計ルールの縮小化
に伴い、配線幅、ビアホール径が共に0.1μm以下に
微細化されると、配線全体に占めるバリアメタルの割合
が大きくなる。そして、多くのバリアメタルの抵抗率は
約200μΩ・cm以上でありCuの抵抗率約2μΩ・
cmに比較して2桁以上大きいため、銅配線の抵抗が増
大する。また、下層のCu配線と上層のCuプラグとの
接合は、抵抗の高いバリア膜を挟み込む構成となるた
め、配線抵抗を低く抑えることが困難となる。そのた
め、配線遅延が増大し配線材料に低比抵抗のCuを採用
したことの効果が阻害される。さらに、導電性のバリア
膜が高抵抗であることにより配線温度が上昇し、エレク
トロマイグレーション(Electro−migrat
ion)に対する耐性が低くなるという問題が生じる。As described in Conventional Example 1, when a Cu wiring is formed using a silicon oxide film as an interlayer insulating film, the lower surface and side surfaces of the Cu wiring or Cu plug are formed of a conductive barrier film. The area of the Cu film in the cross section of the wiring is reduced. In order to prevent the diffusion of Cu by the barrier metal, a certain thickness or more is required. Therefore, as the LSI design rule is reduced, both the wiring width and the via hole diameter are reduced to 0.1 μm or less. When miniaturized, the ratio of the barrier metal to the entire wiring increases. The resistivity of many barrier metals is about 200 μΩ · cm or more, and the resistivity of Cu is about 2 μΩ · cm.
cm or more, the resistance of the copper wiring increases. In addition, since the lower Cu wiring and the upper Cu plug are joined with a barrier film having a high resistance interposed therebetween, it is difficult to reduce the wiring resistance. Therefore, the wiring delay increases, and the effect of adopting low specific resistance Cu as the wiring material is hindered. Further, the wiring temperature rises due to the high resistance of the conductive barrier film, and electro-migration (electro-migration) is performed.
ionic) is reduced.
【0013】従来例2で説明した、MOCVD法によっ
てCu膜を形成する方法では、 熱化学反応は下地膜が
導電性バリア膜の場合、例えばTaやTaNの場合、有
機銅錯体であるCu(hfac)tmvsに含まれるフッ素とTaが
反応して、Cu/TaあるいはCu/TaN界面にTaF
5等のフッ化物が形成されてしまう。これら導電性バリ
ア膜とのフッ化物は抵抗が非常に高く、また300℃以
上でフッ素を放出し、密着性を劣化させる。このこと
が、微細な開口部への埋め込み性に優れているMOCV
D法によるCu成膜の実用化を阻む要因となっていた。In the method of forming a Cu film by the MOCVD method described in the conventional example 2, the thermochemical reaction is performed when the underlying film is a conductive barrier film, for example, Ta or TaN, and the organic copper complex Cu (hfac ) Fluorine contained in tmvs reacts with Ta to form TaF on Cu / Ta or Cu / TaN interface.
Fluoride such as 5 is formed. Fluoride with these conductive barrier films has a very high resistance and releases fluorine at 300 ° C. or higher, deteriorating the adhesion. This is because MOCV which is excellent in the embedding property in a fine opening is
This is a factor that hinders practical use of Cu film formation by the D method.
【0014】一方、低誘電率膜であるBCB膜にCu膜
を形成する場合には、その耐熱性が問題となる。ビアホ
ールを埋め込んで成長した銅膜は結晶粒が小さいため、
結晶化のために400℃程度のアニールが必要となる。
ところが、熱重合法によって形成したBCB絶縁膜では
耐熱性が350℃であり、十分な結晶成長ができないと
いう課題があった。さらに、熱重合法によるBCB絶縁
膜では、MOCVD法によりCu膜を直接成長させる際
に、原料ガスがBCBと反応を起こし、BCB絶縁膜中
にCuが拡散してしまうという問題が起こる。On the other hand, when a Cu film is formed on a BCB film which is a low dielectric constant film, its heat resistance becomes a problem. Since the copper film grown by filling the via hole has small crystal grains,
Annealing at about 400 ° C. is required for crystallization.
However, the BCB insulating film formed by the thermal polymerization method has a problem that the heat resistance is 350 ° C. and sufficient crystal growth cannot be performed. Further, in the BCB insulating film formed by the thermal polymerization method, when the Cu film is directly grown by the MOCVD method, a problem occurs in that the source gas reacts with the BCB and Cu diffuses into the BCB insulating film.
【0015】本発明の課題は上述した従来技術の問題点
を解決することであって、その目的は、低誘電率膜であ
るBCB膜に直接銅膜をMOCVD法によって形成でき
るようにして、配線抵抗の低減と配線容量の低減を図る
と共に、Cu膜に対する結晶化のための熱処理を行い得
るようにすることにある。An object of the present invention is to solve the above-mentioned problems of the prior art, and an object of the present invention is to make it possible to form a copper film directly on a BCB film, which is a low dielectric constant film, by an MOCVD method so that wiring can be performed. It is an object of the present invention to reduce the resistance and the wiring capacitance, and to perform a heat treatment for crystallization of a Cu film.
【0016】[0016]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体素子が形成された基板上の
有機高分子絶縁膜に形成された配線溝およびビアホール
に銅を主成分とする金属配線材を充填して形成された配
線および接続プラグを有する半導体装置において、前記
有機高分子絶縁膜がプラズマ重合法にて作製されたジビ
ニルシロキサンベンゾシクロブテンあるいはその誘導体
を骨格とする有機高分子絶縁膜であり、かつ、少なくと
も1層の配線とこれに連なる接続プラグとは前記有機高
分子膜に直接接触して形成されていることを特徴とする
半導体装置、が提供される。また、上記の目的を達成す
るため、本発明によれば、半導体素子が形成された基板
上の有機高分子絶縁膜に銅を主成分とする金属配線材か
らなる配線埋設されている半導体装置において、前記有
機高分子絶縁膜がプラズマ重合法にて作製されたジビニ
ルシロキサンベンゾシクロブテンあるいはその誘導体を
骨格とする有機高分子絶縁膜であり、かつ、前記配線の
側面は前記有機高分子膜に直接接触して形成されている
ことを特徴とする半導体装置、が提供される。そして、
好ましくは、前記有機高分子絶縁膜の層間に無機バリア
絶縁膜が介在している。また、好ましくは、前記配線と
前記接続プラグは、少なくとも底面および外周部分がM
OCVD法により形成される。According to the present invention, there is provided, according to the present invention, copper as a main component in a wiring groove and a via hole formed in an organic polymer insulating film on a substrate on which a semiconductor element is formed. In a semiconductor device having a wiring and a connection plug formed by filling a metal wiring material, the organic polymer insulating film has an organic skeleton composed of divinylsiloxane benzocyclobutene or a derivative thereof produced by a plasma polymerization method. A semiconductor device is provided, wherein the semiconductor device is a polymer insulating film, and at least one layer of wiring and a connection plug connected thereto are formed in direct contact with the organic polymer film. In order to achieve the above object, according to the present invention, there is provided a semiconductor device in which a wiring made of a metal wiring material containing copper as a main component is embedded in an organic polymer insulating film on a substrate on which a semiconductor element is formed. The organic polymer insulating film is an organic polymer insulating film having divinylsiloxane benzocyclobutene or a derivative thereof as a skeleton prepared by a plasma polymerization method, and the side surface of the wiring is directly on the organic polymer film. A semiconductor device characterized by being formed in contact is provided. And
Preferably, an inorganic barrier insulating film is interposed between the organic polymer insulating films. Preferably, at least a bottom surface and an outer peripheral portion of the wiring and the connection plug are M
It is formed by the OCVD method.
【0017】また、上記の目的を達成するため、本発明
によれば、(1)半導体素子が形成されその上に下層配
線が形成された基板上に、気化したベンゾシクロブテン
・モノマーを用いプラズマ重合法によりベンゾシクロブ
テン若しくはその誘導体を骨格として含む有機高分子絶
縁膜を形成する工程と、(2)前記有機高分子絶縁膜を
選択的にエッチング除去して、該有機高分子絶縁膜に、
配線溝、および/または、ビアホール、を開設する工程
と、(3)前記有機高分子絶縁膜に直接接触するよう
に、銅を主成分とする金属配線材を堆積する工程と、を
有することを特徴とする半導体装置の製造方法、が提供
される。そして、好ましくは、前記ベンゾシクロブテン
はジビニルシロキサンベンゾシクロブテンである。ま
た、好ましくは、前記第(3)の工程においては、少な
くとも該工程の初期において有機銅錯体を出発原料とす
るMOCVD法によって銅を主成分とする金属配線材を
堆積する。In order to achieve the above object, according to the present invention, there is provided (1) a method using a vaporized benzocyclobutene monomer on a substrate on which a semiconductor element is formed and a lower wiring is formed thereon. Forming an organic polymer insulating film containing benzocyclobutene or a derivative thereof as a skeleton by a polymerization method; and (2) selectively removing the organic polymer insulating film by etching to form an organic polymer insulating film.
Forming a wiring groove and / or a via hole; and (3) depositing a metal wiring material containing copper as a main component so as to directly contact the organic polymer insulating film. A method for manufacturing a semiconductor device is provided. And, preferably, the benzocyclobutene is divinylsiloxane benzocyclobutene. Preferably, in the step (3), a metal wiring material containing copper as a main component is deposited by MOCVD using an organic copper complex as a starting material at least at the beginning of the step.
【0018】[0018]
【発明の実施の形態】特別なバリア材を用いずにCuを
配線材料として使用するためには、Cuの拡散係数が小
さくかつCuとの密着性の高い絶縁膜を用いる必要があ
る。そのような有機絶縁膜としては、BCB絶縁膜が知
られている。本発明においては、このBCB絶縁膜を形
成する方法として、ジビニルシロキサンベンゾシクロブ
テン・モノマーを気化させて、気化したこのモノマーを
He等のプラズマ中に導入して重合BCB膜を得るプラ
ズマ重合法が用いられる。なお、プラズマ重合法を用い
たBCB膜の形成方法は、特開2000−100803
号公報に開示されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to use Cu as a wiring material without using a special barrier material, it is necessary to use an insulating film having a low Cu diffusion coefficient and a high adhesion to Cu. As such an organic insulating film, a BCB insulating film is known. In the present invention, as a method of forming the BCB insulating film, there is a plasma polymerization method in which divinylsiloxane benzocyclobutene monomer is vaporized, and the vaporized monomer is introduced into a plasma such as He to obtain a polymerized BCB film. Used. Note that a method of forming a BCB film using a plasma polymerization method is described in JP-A-2000-100803.
No. 6,086,045.
【0019】プラズマ重合法では、例えば、0.1g/
minで供給されるBCBモノマーの気化温度を200
℃とし、流量500sccmのHeキャリアガスで反応
室に送り、13.56MHzのRFパワーの印加された
シャワーヘッドからHeプラズマ中にBCBモノマーガ
スを供給し、400℃に加熱した基板上にプラズマ重合
BCB絶縁膜を成長させる。このプラズマ重合BCB絶
縁膜の比誘電率は2.5〜2.6であり、前記熱重合B
CB絶縁膜よりも小さい。In the plasma polymerization method, for example, 0.1 g /
The evaporation temperature of the BCB monomer supplied in min.
° C, and sent to the reaction chamber with a He carrier gas at a flow rate of 500 sccm, a BCB monomer gas was supplied into the He plasma from a shower head to which RF power of 13.56 MHz was applied, and plasma polymerization BCB was applied to the substrate heated to 400 ° C. Growing an insulating film. The relative permittivity of the plasma polymerized BCB insulating film is 2.5 to 2.6.
It is smaller than the CB insulating film.
【0020】図5に、プラズマ重合BCB絶縁膜と熱重
合法で得たBCB絶縁膜(熱重合BCB絶縁膜)に対す
るフーリエ変換赤外線分光スペクトルを示す。この図か
ら、プラズマ重合BCB絶縁膜の構造は熱重合BCB絶
縁膜とは完全には一致していないが、その基本骨格は保
たれていることが確認される。プラズマ重合BCB絶縁
膜の構造は化2に示されるように、一部のベンゼン環あ
るいは炭素6員環の一部が開環した分子鎖状ポアを含む
構造を有しているものと推定されている。このプラズマ
重合BCB絶縁膜では400℃以上の耐熱性が得られる
と共に化学的安定性の向上が図られ、さらに機械的強度
も十分であることが確認されている。FIG. 5 shows a Fourier transform infrared spectrum of the plasma polymerized BCB insulating film and the BCB insulating film (thermopolymerized BCB insulating film) obtained by the thermal polymerization method. From this figure, it is confirmed that the structure of the plasma polymerized BCB insulating film does not completely match the structure of the thermally polymerized BCB insulating film, but its basic skeleton is maintained. The structure of the plasma polymerized BCB insulating film is presumed to have a structure containing a molecular chain pore in which a part of a benzene ring or a part of a 6-membered carbon ring is opened as shown in Chemical formula 2. I have. It has been confirmed that this plasma-polymerized BCB insulating film achieves heat resistance of 400 ° C. or higher, improves chemical stability, and has sufficient mechanical strength.
【0021】[0021]
【化2】 Embedded image
【0022】図6に、プラズマ重合BCB絶縁膜の低C
u拡散性を示すSIMSプロファイルを示す。Si基板
上にプラズマ重合BCB絶縁膜を0.3μmの膜厚に成
膜した後、有機銅錯体Cu(hfac)tmvsを用いたMOCVD
法によりCu膜を0.2μm厚に成膜し、400℃にて
7時間の熱処理を行った。得られた試料についてSi基
板側からSIMS測定を行った。比較のためにSiO2
上にCuを成膜した試料の測定結果をも示す。絶縁膜中
のCuの濃度は1016(atoms/cm3)以下であ
ることが望まれるところ、SiO2の場合には、この濃
度に変化するまでの深さが0.15μm程度であるのに
対して、プラズマ法によるBCB絶縁膜の場合には0.
03μm程度である。このことから、プラズマ重合BC
B絶縁膜では、MOCVDによるCuの成膜時に絶縁膜
中に取り込まれるCuの量が少なくかつCuの熱拡散に
対する高い耐性を有していることが分かる。FIG. 6 shows the low C of the plasma polymerized BCB insulating film.
5 shows a SIMS profile indicating u-diffusion. After forming a plasma-polymerized BCB insulating film to a thickness of 0.3 μm on a Si substrate, MOCVD using an organic copper complex Cu (hfac) tmvs
A Cu film was formed to a thickness of 0.2 μm by a method and heat-treated at 400 ° C. for 7 hours. SIMS measurement was performed on the obtained sample from the Si substrate side. SiO 2 for comparison
The measurement results of a sample having a Cu film formed thereon are also shown. Although it is desired that the concentration of Cu in the insulating film be 10 16 (atoms / cm 3 ) or less, in the case of SiO 2 , the depth to change to this concentration is about 0.15 μm. On the other hand, in the case of the BCB insulating film formed by the plasma method, the thickness is set to 0.1.
It is about 03 μm. From this, the plasma polymerization BC
It can be seen that the B insulating film has a small amount of Cu incorporated into the insulating film when Cu is formed by MOCVD and has high resistance to thermal diffusion of Cu.
【0023】残る課題は銅と有機膜との密着性の問題で
あり、この問題をクリアできるならば配線間容量が小さ
く、かつ比抵抗の小さい銅配線によるLSIの実現が可
能である。CuとBCB絶縁膜との密着性について評価
を行うため、プラズマ重合BCB絶縁膜上にMOCVD
法にてCuを成膜し、住友3M社製スコッチテープ(S
cotch Brand Tape No.56)を用
いてCu/BCB界面の密着性を評価した。1mm×1
mmのメッシュを切り出した部分100個に対してテー
プテスト評価を行った結果、いずれの試料においても剥
がれは確認されず、Cu/BCB界面は強固な密着性を
有することが確認された。The remaining problem is the problem of the adhesion between copper and the organic film. If this problem can be solved, it is possible to realize an LSI using a copper wiring having a small capacitance between wirings and a small specific resistance. In order to evaluate the adhesion between Cu and the BCB insulating film, MOCVD was performed on the plasma polymerized BCB insulating film.
Film by Cu method, Sumitomo 3M Scotch tape (S
cotch Brand Tape No. 56) was used to evaluate the adhesion at the Cu / BCB interface. 1mm x 1
As a result of performing a tape test evaluation on 100 portions obtained by cutting out a mesh of mm, no peeling was confirmed in any of the samples, and it was confirmed that the Cu / BCB interface had strong adhesion.
【0024】これらの結果はCu上にBCB絶縁膜を成
膜した場合にも同様の結果が得られた。さらに、プラズ
マ重合BCB絶縁膜に作製した配線溝パターンに対し
て、MOCVD法を用いてCuの埋め込みを行い、40
0℃で30分結晶化アニールした後、CMP法で研磨を
行うことで、BCB/Cu配線を作製したところ、Cu
バリア膜を用いることなく配線の作製が可能であり、C
u/BCB界面の密着性はデバイス作製プロセスに耐え
得る十分な強度を有していることが確認された。さら
に、かかる配線を400℃で10時間アニールしても配
線間リーク電流の増大は見られず、10-9A/cm2程
度の十分な絶縁耐性を確保していた。The same results were obtained when a BCB insulating film was formed on Cu. Further, Cu was buried in the wiring groove pattern formed in the plasma-polymerized BCB insulating film by MOCVD,
After crystallization annealing at 0 ° C. for 30 minutes, polishing was performed by a CMP method to form a BCB / Cu wiring.
Wiring can be manufactured without using a barrier film.
It was confirmed that the adhesion at the u / BCB interface had sufficient strength to withstand the device fabrication process. Further, even if the wiring was annealed at 400 ° C. for 10 hours, no increase in leakage current between the wirings was observed, and a sufficient insulation resistance of about 10 −9 A / cm 2 was secured.
【0025】MOCVD法による銅膜とプラズマ重合B
CB絶縁膜との密着性が改善されたことの原因として、
まず出発原料であるCu(hfac)tmvsに含まれるフッ素と反
応する金属あるいはその窒化物が下地に存在しないこと
が挙げられる。さらに、Cu(hfac)tmvsの構造をみれば明
らかなように、Cu原子はビニル基に見られるような炭
素のπ電子との親和性がよい。このことは、ベンゼン環
やビニル基といった炭素原子の不飽和結合、すなわちπ
電子を有する有機高分子絶縁膜に対して、MOCVD−
Cu膜は密着性がよいことを意味し、これは実験によっ
ても確認された。Copper film by MOCVD and plasma polymerization B
The reason why the adhesion to the CB insulating film has been improved is as follows.
First, there is no metal or nitride thereof which reacts with fluorine contained in the starting material Cu (hfac) tmvs, which is not present on the base. Furthermore, as is clear from the structure of Cu (hfac) tmvs, the Cu atom has a good affinity for carbon π electrons as seen in a vinyl group. This means that carbon atoms such as benzene rings and vinyl groups are unsaturated bonds,
MOCVD-
The Cu film means good adhesion, which was also confirmed by experiments.
【0026】以上説明したように、プラズマ重合BCB
絶縁膜とMOCVD−Cu膜とを組み合わせることによ
って、バリアメタルの使用を排除できるCuに対する高
い耐拡散性と、0.1μm以下といった微細パターンに
対する銅膜の埋め込みと、バリア膜を排除したことによ
る低抵抗化と、配線間容量の低減という技術課題を同時
に解決することができる。As described above, plasma polymerization BCB
By combining the insulating film and the MOCVD-Cu film, high diffusion resistance to Cu that can eliminate the use of a barrier metal, embedding of a copper film in a fine pattern such as 0.1 μm or less, and lowering by eliminating the barrier film are achieved. It is possible to simultaneously solve the technical problems of increasing the resistance and reducing the capacitance between wirings.
【0027】[0027]
【実施例】次に、プラズマ重合BCB絶縁膜とMOCV
D−Cu膜とを組み合わせた本発明の実施例について、
図面を参照して詳細に説明する。 [第1の実施例]図1は、本発明の第1の実施例の配線
構造の製造方法を示す工程順の断面図である。素子を形
成した半導体基板上に、プラズマ重合BCB絶縁膜10
1を0.6μm厚に堆積する。ここでは、0.1g/m
inで供給されるBCBモノマーの気化温度を200℃
とし、流量500sccmのHeキャリアガスで反応室
に送り、13.56MHzのRFパワーの印加されたシ
ャワーヘッドからHeプラズマ中にBCBモノマーガス
を供給し、400℃に加熱した基板上にプラズマ重合B
CB絶縁膜を成長させた。EXAMPLE Next, a plasma polymerized BCB insulating film and an MOCV
Regarding the embodiment of the present invention in combination with the D-Cu film,
This will be described in detail with reference to the drawings. [First Embodiment] FIG. 1 is a sectional view showing a method of manufacturing a wiring structure according to a first embodiment of the present invention in the order of steps. A plasma polymerized BCB insulating film 10 is formed on a semiconductor substrate on which an element is formed.
1 is deposited to a thickness of 0.6 μm. Here, 0.1 g / m
The evaporation temperature of the BCB monomer supplied at 200 ° C.
Then, a BCB monomer gas is supplied into the He plasma from a shower head to which 13.56 MHz RF power is applied by supplying a He carrier gas having a flow rate of 500 sccm to the reaction chamber, and plasma polymerization B is applied onto the substrate heated to 400 ° C.
A CB insulating film was grown.
【0028】その上面に、トリメチルシランを原料とす
るプラズマCVD法によりSiC膜102を0.03μ
m厚に成膜する。このSiC膜は、プラズマ重合BCB
絶縁膜に配線溝を形成する際のエッチストップ膜として
機能する。さらに、0.4μm厚のプラズマ重合BCB
絶縁膜103とエッチングハードマスクとなる膜厚0.
03μmのSiC膜104を成膜する。これらSiC膜
102および104をSiN膜に変更することも可能で
ある[図1(a)]。On the upper surface, a SiC film 102 is formed to a thickness of 0.03 μm by a plasma CVD method using trimethylsilane as a raw material.
An m-thick film is formed. This SiC film is plasma-polymerized BCB
It functions as an etch stop film when forming a wiring groove in the insulating film. In addition, a 0.4 μm thick plasma polymerized BCB
The insulating film 103 and a film thickness of 0.
A 03 μm SiC film 104 is formed. These SiC films 102 and 104 can be changed to SiN films [FIG. 1 (a)].
【0029】リソグラフィによって配線溝形状に開口を
有するフォトレジスト膜を形成し、これをマスクとして
フッ素系エッチングガス、例えばCF4/Ar/O2ガスに
てSiC膜104を異方性エッチングし、さらにエッチ
ングガスをN2/O2系に切り替えてフォトレジスト膜を
除去しながら、プラズマ重合BCB絶縁膜103をエッ
チングして配線溝107を形成する。ここで、N2/O2
系ガスでは、SiC膜102および104はエッチング
されないため、フォトレジストが完全に除去されるまで
オーバーエッチングを行っても配線溝深さは一定に保た
れる[図1(b)]。A photoresist film having an opening in the shape of a wiring groove is formed by lithography, and the SiC film 104 is anisotropically etched with a fluorine-based etching gas, for example, CF 4 / Ar / O 2 gas using the photoresist film as a mask. The plasma polymerization BCB insulating film 103 is etched to form the wiring groove 107 while removing the photoresist film by switching the etching gas to N 2 / O 2 system. Where N 2 / O 2
Since the SiC films 102 and 104 are not etched with the system gas, the depth of the wiring groove is kept constant even if over-etching is performed until the photoresist is completely removed (FIG. 1B).
【0030】この全表面に、MOCVD法によりCu膜
105を0.6μm厚に成膜する。ここでは、基板温度
を195℃としてMOCVD−Cu膜を成長させた[図
1(c)]。400℃、20分のCu膜の結晶化アニー
ルを行った後、CMPによって配線溝以外の余剰なCu
を除去し、Cu配線108を形成する。このCMPで
は、シリカ(SiO2)を主成分とする研磨剤に過酸化
水素(H2O2)を混合した研磨溶液(スラリー)を用い
た。ここで、CuのCMPにおいて、プラズマ重合にて
作製されたBCB絶縁膜とMOCVD−Cuとの密着性
は十分高く、剥がれ等が起こらないことが確認された
[図1(d)]。次に、プラズマ重合BCB絶縁膜10
6を0.4μmの厚さに成膜することで、Cu配線側面
および上面がプラズマ重合BCB絶縁膜で覆われるCu
配線108を得る[図1(e)]。A Cu film 105 having a thickness of 0.6 μm is formed on the entire surface by MOCVD. Here, the MOCVD-Cu film was grown at a substrate temperature of 195 ° C. [FIG. 1 (c)]. After performing crystallization annealing of the Cu film at 400 ° C. for 20 minutes, the excess Cu other than the wiring groove is removed by CMP.
Is removed, and a Cu wiring 108 is formed. In this CMP, a polishing solution (slurry) in which hydrogen peroxide (H 2 O 2 ) was mixed with an abrasive mainly composed of silica (SiO 2 ) was used. Here, in the CMP of Cu, it was confirmed that the adhesion between the BCB insulating film produced by plasma polymerization and MOCVD-Cu was sufficiently high, and no peeling or the like occurred (FIG. 1D). Next, the plasma polymerization BCB insulating film 10
6 is formed to a thickness of 0.4 μm, so that the Cu wiring side and upper surfaces are covered with a plasma polymerized BCB insulating film.
The wiring 108 is obtained [FIG. 1 (e)].
【0031】以上の工程により間隔0.28μmで隣接
する10mm長の配線対を形成し、400℃で10時間
のアニールを行った後に配線間リーク電流を測定したと
ころ10-9A/cm2程度と低く、アニール後にも十分
な絶縁耐性を確保していることが確認された。さらに、
導電性バリア膜である0.03μm厚のTa/TaN膜
を用いた場合と配線抵抗を比較した結果、配線抵抗率は
2.5μΩ・cmから2.0μΩ・cmへと約25%低
減することも確認された。A pair of adjacent 10 mm-long wires was formed at an interval of 0.28 μm by the above process, and after annealing at 400 ° C. for 10 hours, a leak current between the wires was measured to be about 10 −9 A / cm 2. It was confirmed that sufficient insulation resistance was secured even after annealing. further,
As a result of comparing the wiring resistance with the case where a 0.03 μm thick Ta / TaN film as a conductive barrier film is used, the wiring resistivity is reduced by about 25% from 2.5 μΩ · cm to 2.0 μΩ · cm. Was also confirmed.
【0032】[第2の実施例]第1の実施例は、下層の
配線部上に埋め込みと研磨によって単層の上層配線を形
成する、すなわちシングルダマシン(Single D
amascene)法と呼ばれる手法に係るものであっ
たが、層間絶縁膜に上層の配線溝および下層の配線と接
続するビアホールを形成した後両者に配線材を埋め込ん
で研磨を行う、デュアルダマシン(Dual Dama
scene)法に関しても同様に本発明を適用すること
ができる。以下にその実施例について図面を参照して詳
細に説明する。図2は、本発明の第2の実施例の配線構
造の製造方法を示す工程順の断面図である。図2は図1
と同様の手法をデュアルダマシン法に適用したものであ
る。[Second Embodiment] In the first embodiment, a single-layer upper wiring is formed by embedding and polishing on a lower wiring portion, that is, a single damascene (Single D) method.
A dual damascene (Dual Dama) method in which an upper wiring groove and a via hole connected to a lower wiring are formed in an interlayer insulating film, and a wiring material is buried in both of them and then polished.
The present invention can be similarly applied to the scene) method. Hereinafter, the embodiment will be described in detail with reference to the drawings. FIG. 2 is a sectional view in the order of steps showing a method for manufacturing a wiring structure according to a second embodiment of the present invention. FIG. 2 shows FIG.
A method similar to the above is applied to a dual damascene method.
【0033】シングルダマシン法により、図1(d)ま
での工程によりCu配線108を形成する[図2
(a)]。プラズマ重合BCB絶縁膜201を0.6μ
m厚、エッチストップ膜であるSiC膜202を0.0
3μm厚に成膜し、さらにプラズマ重合BCB絶縁膜2
03を0.3μm厚、エッチングハードマスクとなるS
iC膜204を0.03μm厚に成膜する[図2
(b)]。リソグラフィによって形成すべきビアホール
のパターンの開口を有するフォトレジスト膜(図示せ
ず)を形成した後、CF4/Ar/O2ガスにて、SiC膜
204とプラズマ重合BCB絶縁膜203とエッチスト
ップ膜であるSiC膜202を異方性エッチングし、さ
らにエッチングガスをN2/O2ガスに切り替えてフォト
レジストを除去しながらプラズマ重合BCB絶縁膜20
1にビアホール207を形成する[図2(c)]。A Cu wiring 108 is formed by the single damascene process through the steps up to FIG.
(A)]. 0.6 μm of plasma polymerized BCB insulating film 201
The thickness of the SiC film 202 as an etch stop film is 0.0
3 μm thick film, and plasma-polymerized BCB insulating film 2
03 having a thickness of 0.3 μm and serving as an etching hard mask S
An iC film 204 is formed to a thickness of 0.03 μm [FIG.
(B)]. After forming a photoresist film (not shown) having an opening of a via hole pattern to be formed by lithography, a SiC film 204, a plasma-polymerized BCB insulating film 203, and an etch stop film are formed with CF 4 / Ar / O 2 gas. Is etched anisotropically, and the etching gas is changed to N 2 / O 2 gas to remove the photoresist, and the plasma polymerized BCB insulating film 20 is removed.
Then, a via hole 207 is formed in FIG. 1 (FIG. 2C).
【0034】続いて、リソグラフィによって形成すべき
配線溝のパターン形状の開口を有するフォトレジスト膜
(図示なし)を形成した後、N2/O2ガスを用いた異方
性エッチングによって、SiC膜204上のフォトレジ
ストを除去しながらプラズマ重合BCB絶縁膜203に
配線溝208を形成する[図2(d)]。有機洗浄で残
留するフォトレジストを完全に除去した後、この全表面
にMOCVD法により0.8μm厚のCu膜205を成
膜する。この際、ビアホール底には下地配線のCuが存
在するため、このCuを触媒としてMOCVD−Cuが
成長することから、ビアホール底部では清浄なCu/C
u界面が形成される[図2(e)]。400℃、20分
の結晶化アニールを行った後、CMPによって配線溝2
08およびビアホール207以外の余剰なCuを除去し
てCu配線209、Cuプラグ210を形成する[図2
(f)]。Subsequently, after forming a photoresist film (not shown) having an opening having a pattern shape of a wiring groove to be formed by lithography, the SiC film 204 is anisotropically etched using N 2 / O 2 gas. A wiring groove 208 is formed in the plasma-polymerized BCB insulating film 203 while removing the upper photoresist (FIG. 2D). After the remaining photoresist is completely removed by organic cleaning, a Cu film 205 having a thickness of 0.8 μm is formed on the entire surface by MOCVD. At this time, since Cu of the underlying wiring exists at the bottom of the via hole, MOCVD-Cu grows using this Cu as a catalyst.
A u interface is formed [FIG. 2 (e)]. After crystallization annealing at 400 ° C. for 20 minutes, the wiring trench 2 is formed by CMP.
2 and the Cu wiring 209 and the Cu plug 210 are formed by removing the excess Cu other than the wirings 08 and the via holes 207 [FIG.
(F)].
【0035】さらに、プラズマ重合BCB絶縁膜206
を成膜することで、Cu配線209およびCuプラグ2
10の周囲がプラズマ重合BCB絶縁膜で覆われるCu
配線構造が形成される。但し、この場合Cu配線209
の底面には、エッチストップ膜であるSiC膜202が
存在するが、SiC膜も優れたCu拡散バリア性を有し
ていることから、Cu拡散の恐れはない。すなわち、こ
の配線構造によって、ビアホール接続部と配線底面およ
び配線側面にTa/TaN膜等の高抵抗の導電性バリア
膜の存在しないCu配線構造が形成される[図2
(g)]。Further, the plasma polymerized BCB insulating film 206
To form the Cu wiring 209 and the Cu plug 2
Cu around 10 covered with plasma polymerized BCB insulating film
A wiring structure is formed. However, in this case, the Cu wiring 209
There is a SiC film 202 serving as an etch stop film on the bottom surface of the substrate, but since the SiC film also has an excellent Cu diffusion barrier property, there is no fear of Cu diffusion. That is, this wiring structure forms a Cu wiring structure in which a high-resistance conductive barrier film such as a Ta / TaN film does not exist on the via hole connection portion, the wiring bottom surface, and the wiring side surface [FIG.
(G)].
【0036】以上の工程により間隔0.28μmで隣接
する10mm長の配線対を形成し、400℃で10時間
のアニール行った後配線間リーク電流を測定したところ
10 -9A/cm2程度であり、長時間のアニール後にお
いても十分な絶縁耐性を確保していることが確認され
た。さらに、導電性のバリア膜である0.03μm厚の
Ta/TaN膜を用いた場合と配線抵抗を比較した結
果、配線抵抗率は2.5μΩ・cmから2.0μΩ・c
mへと約25%低減し、ビアホール接続抵抗は1Ω程度
から0.1Ω以下に低減することも確認された。Adjacent at an interval of 0.28 μm by the above steps
To form a 10 mm long wire pair,
Measurement of inter-wiring leakage current after annealing
10 -9A / cmTwoAfter annealing for a long time.
It is confirmed that sufficient insulation resistance is secured even if
Was. Further, a conductive barrier film having a thickness of 0.03 μm
The result of comparing the wiring resistance with the case using Ta / TaN film
As a result, the wiring resistivity is from 2.5 μΩ · cm to 2.0 μΩ · c.
m to about 25%, and via-hole connection resistance is about 1Ω
From 0.1 to 0.1 Ω or less.
【0037】図3に、半導体素子の形成された基板上に
本実施例を適用した例を示す。素子を形成した半導体基
板上に、SiO2膜301を成膜し、リソグラフィと異
方性エッチングによって半導体素子との接合部となるコ
ンタクトホールを開口して、半導体素子と上部多層配線
とを接続するWコンタクトプラグ302を形成する。そ
の後、プラズマ重合BCB絶縁膜303およびSiC膜
304を堆積し、リソグラフィと異方性エッチングによ
って半導体素子との接合部となる配線溝を開口する。表
面全面にTa/TaN積層バリア膜305を計0.04
μm厚に成膜する。バリアメタル膜を用いるのは最下層
の第一配線のみである。これは、最下層配線の下には、
SiO2膜301が存在するためである。FIG. 3 shows an example in which this embodiment is applied to a substrate on which a semiconductor element is formed. An SiO 2 film 301 is formed on a semiconductor substrate on which an element has been formed, and a contact hole serving as a junction with the semiconductor element is opened by lithography and anisotropic etching to connect the semiconductor element and the upper multilayer wiring. A W contact plug 302 is formed. Thereafter, a plasma-polymerized BCB insulating film 303 and a SiC film 304 are deposited, and a wiring groove serving as a joint with a semiconductor element is opened by lithography and anisotropic etching. A total of 0.04 of Ta / TaN laminated barrier film 305 is formed on the entire surface.
The film is formed to a thickness of μm. The barrier metal film is used only for the lowermost first wiring. This is, under the bottom wiring,
This is because the SiO 2 film 301 exists.
【0038】次に、MOCVD法によってCu膜306
を0.6μm厚に成膜して配線溝にCuを埋め込み、C
MPによって余剰のCu膜を除去して第1層Cu配線を
形成する。第2層配線以降では、プラズマ重合BCB絶
縁膜とSiC膜の積層膜を堆積した後配線溝とビアホー
ルとを形成し、MOCVD法で直接Cuを堆積しCMP
を行ってCu配線とCuプラグを形成する工程を繰り返
すことにより多層配線を形成する。本発明の実施例にお
いては、Cu成膜前の配線溝部の側面およびビアホール
の側面および底面に導電性バリア膜が存在しないことが
重要であり、配線溝とビアホールの形成工程手順は必ず
しも実施例通りである必要はない。例えば図2(c)か
ら図2(d)に至るまでの工程においても、まず配線溝
を形成した後にビアホールを形成するようにしてもよ
い。また、ハードマスクやエッチストップ膜となる無機
膜は省略することもできる。Next, a Cu film 306 is formed by MOCVD.
Is formed to a thickness of 0.6 μm, Cu is embedded in the wiring groove, and C
Excess Cu film is removed by MP to form a first layer Cu wiring. After the second layer wiring, a laminated film of a plasma-polymerized BCB insulating film and a SiC film is deposited, then wiring grooves and via holes are formed, and Cu is directly deposited by MOCVD to form a CMP.
To form a Cu wiring and a Cu plug, thereby forming a multilayer wiring. In the embodiment of the present invention, it is important that the conductive barrier film does not exist on the side surface of the wiring groove portion and the side surface and the bottom surface of the via hole before the Cu film is formed. Need not be. For example, in the steps from FIG. 2C to FIG. 2D, a via hole may be formed after a wiring groove is formed first. Further, the hard mask and the inorganic film serving as the etch stop film can be omitted.
【0039】[第3の実施例]図4は、本発明の第3の
実施例の配線構造の製造方法を示す工程順の断面図であ
る。第3の実施例では、Cu配線上面にカバー膜となる
バリア絶縁膜層を挿入しておくことで、エッチングやア
ッシングなどの加工性時にCu上面を保護するようにし
た。また、有機高分子膜のエッチングにダブルハードマ
スクを用い、さらにCuの埋め込みにMOCVD法と電
解メッキ法とを組み合わせた。まず、素子を形成した半
導体基板上に、プラズマ重合BCB絶縁膜401を0.
6μmの厚さに堆積する。その上面に、トリメチルシラ
ンを原料とするプラズマCVD法によりSiC膜402
を0.03μm厚に成膜する。このSiC膜は、プラズ
マ重合BCB絶縁膜に形成される配線溝のエッチストッ
プ膜として作用する。[Third Embodiment] FIG. 4 is a sectional view showing a method of manufacturing a wiring structure according to a third embodiment of the present invention in the order of steps. In the third embodiment, a barrier insulating film layer serving as a cover film is inserted on the upper surface of the Cu wiring to protect the upper surface of the Cu during workability such as etching or ashing. Further, a double hard mask was used for etching the organic polymer film, and the MOCVD method and the electrolytic plating method were combined to bury Cu. First, a plasma polymerized BCB insulating film 401 is formed on a semiconductor substrate on which an element is formed.
Deposit to a thickness of 6 μm. An SiC film 402 is formed on the upper surface by a plasma CVD method using trimethylsilane as a raw material.
Is formed to a thickness of 0.03 μm. This SiC film functions as an etch stop film for a wiring groove formed in the plasma polymerized BCB insulating film.
【0040】さらに、0.4μm厚のプラズマ重合BC
B絶縁膜403とエッチングハードマスクとなるSiC
膜404を0.03μm厚に成膜する。リソグラフィと
異方性エッチングとによりプラズマ重合BCB絶縁膜4
03に配線溝を形成し、MOCVD法によりCuを0.
6μm厚に成膜し、さらにCMPによって配線溝以外の
余剰なCuを除去することで、Cu配線405を形成す
る。その後、Cu配線上面にカバー膜となるバリア絶縁
膜層として0.03μm厚のSiC膜406を成膜する
[図4(a)]。Furthermore, a 0.4 μm thick plasma polymerized BC
B insulating film 403 and SiC serving as an etching hard mask
The film 404 is formed to a thickness of 0.03 μm. Plasma polymerized BCB insulating film 4 by lithography and anisotropic etching
03, a wiring groove was formed, and Cu was added to the substrate by MOCVD.
A Cu wiring 405 is formed by forming a film to a thickness of 6 μm and removing excess Cu other than the wiring groove by CMP. Thereafter, an SiC film 406 having a thickness of 0.03 μm is formed as a barrier insulating film layer serving as a cover film on the upper surface of the Cu wiring [FIG. 4A].
【0041】プラズマ重合BCB絶縁膜407を0.6
μm厚、エッチストップ膜であるSiC膜408を0.
03μm厚に成膜し、さらにプラズマ重合BCB絶縁膜
409を0.3μm厚、下層ハードマスクであるSiC
膜410を0.03μm厚に成膜し、さらに上層ハード
マスクとしてシリコン酸化膜411を0.06μm厚に
成膜する[図4(b)]。フォトリソグラフィとCF4/
Arガスによる異方性エッチングによって上層ハードマ
スクに配線溝パターン412を形成し、酸素プラズマ処
理でフォトレジストを除去する[図4(c)]。The plasma-polymerized BCB insulating film 407 has a thickness of 0.6
The thickness of the SiC film 408, which is an etch stop film, is
A 0.3 μm thick plasma-polymerized BCB insulating film 409, and a lower hard mask SiC
A film 410 is formed to a thickness of 0.03 μm, and a silicon oxide film 411 is formed to a thickness of 0.06 μm as an upper hard mask [FIG. 4B]. Photolithography and CF 4 /
A wiring groove pattern 412 is formed in the upper hard mask by anisotropic etching with Ar gas, and the photoresist is removed by oxygen plasma treatment [FIG. 4C].
【0042】フォトリソグラフィにより形成すべきビア
ホールのパターン状の開口を有するフォトレジスト膜
(図示なし)を形成し、これをマスクとして、CF4/A
r/O2ガスにて下層ハードマスクであるSiC膜41
0、プラズマ重合BCB絶縁膜409およびエッチスト
ップ膜であるSiC膜408を異方性エッチングし、そ
の後エッチングガスをN2/O2に切り替えて、フォトレ
ジストを除去しながらプラズマ重合BCB絶縁膜407
を異方性エッチングすることで、ビアホール413を形
成する。この際、エッチングはビアホール底にあるCu
配線405上に位置するカバー膜のSiC膜406で停
止する[図4(d)]。A photoresist film (not shown) having a patterned opening of a via hole to be formed by photolithography is formed, and using this as a mask, CF 4 / A
SiC film 41 as a lower hard mask with r / O 2 gas
0, anisotropically etching the plasma polymerized BCB insulating film 409 and the SiC film 408 serving as an etch stop film, and then switching the etching gas to N 2 / O 2 to remove the photoresist and remove the plasma polymerized BCB insulating film 407.
Is anisotropically etched to form a via hole 413. At this time, etching at the bottom of the via hole
It stops at the SiC film 406 of the cover film located on the wiring 405 [FIG. 4D].
【0043】さらに、配線溝パターン412が開孔され
た上層ハードマスクであるシリコン酸化膜411をマス
クとして、下層ハードマスクであるSiC膜410をC
F4/Arガスで、プラズマ重合BCB絶縁膜409をN
2/O2ガスでエッチングすることでに配線溝パターン4
14を形成し、最後にCF4/Arガスでビアホール底に
存在するSiCカバー膜406を除去する[図4
(e)]。次に、有機洗浄した後、MOCVD法により
0.2μm厚のCuシード膜415を成膜する。この
際、ビアホール底には下地配線のCuが存在するため、
このCuを触媒としてMOCVD−Cuが成長すること
から、ビアホール底部では清浄なCu/Cu界面が形成
される。また、ここではビアホール径を0.3μmφと
したため、ビアホール413内はMOCVD−Cuシー
ド膜で埋められる。すなわち、MOCVD−Cuシード
膜厚をビアホール半径以上とすることで、ビアホール内
を完全にMOCVD−Cu膜で埋め込むことができる。
その後、このMOCVD−Cuシード膜を電極として電
解メッキ法によりメッキCu膜416を堆積して残る配
線溝を埋める[図4(f)]。Further, using the silicon oxide film 411 as the upper hard mask in which the wiring groove pattern 412 is opened as a mask, the SiC film 410 as the lower hard mask is
The plasma polymerized BCB insulating film 409 is N-coated with F 4 / Ar gas.
Wiring groove pattern 4 by etching with 2 / O 2 gas
14, and finally, the SiC cover film 406 existing at the bottom of the via hole is removed with CF 4 / Ar gas [FIG.
(E)]. Next, after organic cleaning, a Cu seed film 415 having a thickness of 0.2 μm is formed by MOCVD. At this time, since the underlying wiring Cu exists at the bottom of the via hole,
Since MOCVD-Cu grows using this Cu as a catalyst, a clean Cu / Cu interface is formed at the bottom of the via hole. Since the via hole diameter is 0.3 μmφ here, the inside of the via hole 413 is filled with a MOCVD-Cu seed film. That is, by setting the MOCVD-Cu seed film thickness to be equal to or larger than the via hole radius, the inside of the via hole can be completely filled with the MOCVD-Cu film.
Thereafter, using the MOCVD-Cu seed film as an electrode, a plated Cu film 416 is deposited by an electrolytic plating method to fill remaining wiring grooves [FIG. 4 (f)].
【0044】400℃、20分の結晶化アニールを行っ
た後、CMPによって配線溝およびビアホール以外の余
剰なCuを除去してCuプラグとCu配線417を形成
し、さらにCu配線上面にカバー膜となるバリア絶縁膜
層として0.03μm厚のSiC膜418を堆積する
[図4(g)]。さらに、図4(b)から図4(g)ま
での工程を繰り返すことで3層以上の多層配線を形成す
ることができる。After performing crystallization annealing at 400 ° C. for 20 minutes, excess Cu other than wiring grooves and via holes is removed by CMP to form Cu plugs and Cu wirings 417, and a cover film is formed on the upper surface of the Cu wirings. A 0.03 μm thick SiC film 418 is deposited as a barrier insulating film layer [FIG. 4 (g)]. Further, by repeating the steps from FIG. 4B to FIG. 4G, a multilayer wiring of three or more layers can be formed.
【0045】本実施例の製造方法においても、配線溝部
およびビアホールの側面および底面に導電性バリア膜が
存在しない銅配線構造を実現できる。このMOCVD−
Cuシード膜と電解メッキCu膜とを併用する方法は、
微細なビアホールをMOCVD−Cu膜で完全に埋め込
んで下地Cu配線とのCu/Cu界面を保持し、かつ低
製造コストでかつ高スループットの電解メッキCu膜で
配線部を形成できるという特徴を有する。以上の工程に
より間隔0.28μmで隣接する10mm長の配線対を
形成し、400℃で10時間アニールしても配線間リー
ク電流は10-9A/cm2程度であって十分な絶縁耐性
を確保していることが確認できた。さらに、導電性のバ
リア膜である0.03μm厚のTa/TaN膜を用いた
場合と配線抵抗を比較した結果、配線抵抗率は2.5μ
Ω・cmから2.0μΩ・cmへと約25%低減し、ビ
アホール接続部抵抗は1Ω程度から0.1Ω以下に低減
することも確認された。その結果、ビアホールに係るエ
レクトロマイグレーション耐性は10倍以上向上した。Also in the manufacturing method of this embodiment, it is possible to realize a copper wiring structure in which a conductive barrier film does not exist on the side surfaces and bottom surfaces of the wiring grooves and via holes. This MOCVD-
The method of using the Cu seed film and the electrolytic plating Cu film together is as follows:
The feature is that a fine via hole is completely buried with a MOCVD-Cu film to maintain a Cu / Cu interface with an underlying Cu wiring, and that a wiring portion can be formed with a low-production cost and high-throughput electrolytic plating Cu film. Even if a pair of adjacent 10 mm-long wires is formed at an interval of 0.28 μm by the above process and annealed at 400 ° C. for 10 hours, the leak current between the wires is about 10 −9 A / cm 2 , and sufficient insulation resistance is obtained. It was confirmed that it was secured. Furthermore, as a result of comparing the wiring resistance with the case of using a 0.03 μm thick Ta / TaN film as a conductive barrier film, the wiring resistivity was 2.5 μm.
It was also confirmed that the resistance was reduced by about 25% from Ω · cm to 2.0 μΩ · cm, and the via-hole connection resistance was reduced from about 1Ω to 0.1Ω or less. As a result, the electromigration resistance of the via hole was improved by 10 times or more.
【0046】以上、本発明の好ましい実施例について説
明したが、本発明は、これら実施例に限定されるもので
はなく、本発明の要旨を逸脱することのない範囲内にお
いて適宜の変更が可能なものである。例えば、実施例で
は、ジビニルシロキサンビスベンゾシクロブテンを用い
た絶縁膜について説明したがそれに限定されることなく
その誘導体を骨格とする高分子絶縁膜であってもよい。
また、実施例ではBCB膜中にCuプラグを単独で形成
する工程については特に説明はしなかったが、BCB絶
縁膜に埋め込まれたCuプラグを形成した後にその上に
BCB絶縁膜に埋め込まれたCu配線を形成し、この工
程を繰り返すことによって多層配線を形成することも可
能である。さらに、BCB膜に接触するCu膜を形成す
る際に埋め込み性が問題とならない場合にはMOCVD
法以外の成膜法例えばスパッタ法を用いることもでき
る。Although the preferred embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and can be appropriately modified without departing from the gist of the present invention. Things. For example, in the embodiments, the insulating film using divinylsiloxane bisbenzocyclobutene has been described, but the present invention is not limited thereto, and a polymer insulating film having a derivative thereof as a skeleton may be used.
In the embodiment, the step of forming the Cu plug alone in the BCB film was not particularly described, but after the Cu plug embedded in the BCB insulating film was formed, the Cu plug was embedded in the BCB insulating film thereon. It is also possible to form a multilayer wiring by forming a Cu wiring and repeating this process. Further, if the embedding property does not matter when forming the Cu film in contact with the BCB film, the MOCVD
A film forming method other than the method, for example, a sputtering method can also be used.
【0047】[0047]
【発明の効果】以上説明したように、本発明は、プラズ
マ重合法により形成したBCB絶縁膜上に直接Cu膜を
堆積するものであるので、低誘電率膜と低配線抵抗およ
び低ビアホール接続抵抗とを実現することができ、配線
遅延を抑制することができるとともにエレクトロマイグ
レーションに対する高い耐性を保持できる。また、Cu
膜に対する400℃以上の熱処理が可能となるので、配
線の一層の低抵抗化を実現することができる。さらに、
BCB絶縁膜上に直接MOCVD−Cu膜を成膜するこ
とが可能となるので、0.1μm以下の微細な開口に対
しても信頼性の高い埋め込みを実現することができる。As described above, according to the present invention, since a Cu film is directly deposited on a BCB insulating film formed by a plasma polymerization method, a low dielectric constant film, a low wiring resistance and a low via hole connection resistance are obtained. Can be realized, wiring delay can be suppressed, and high resistance to electromigration can be maintained. Also, Cu
Since the film can be heat-treated at 400 ° C. or higher, it is possible to further reduce the resistance of the wiring. further,
Since the MOCVD-Cu film can be formed directly on the BCB insulating film, highly reliable embedding can be realized even in a fine opening of 0.1 μm or less.
【図1】 本発明の第1の実施例による半導体装置の製
造方法を示す工程順の断面図。FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.
【図2】 本発明の第2の実施例による半導体装置の製
造方法を示す工程順の断面図。FIG. 2 is a sectional view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps.
【図3】 本発明の第2の実施例を用いて形成した半導
体装置の断面図。FIG. 3 is a sectional view of a semiconductor device formed by using the second embodiment of the present invention.
【図4】 本発明の第3の実施例による半導体装置の製
造方法を示す工程順の断面図。FIG. 4 is a sectional view illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps.
【図5】 プラズマ重合BCB絶縁膜と熱重合BCB絶
縁膜のFTIRスペクトル。FIG. 5 is an FTIR spectrum of a plasma polymerized BCB insulating film and a thermally polymerized BCB insulating film.
【図6】 絶縁膜中のCu濃度のSIMSプロファイ
ル。FIG. 6 is a SIMS profile of a Cu concentration in an insulating film.
【図7】 従来の半導体装置の製造方法を示す工程順の
断面図。FIG. 7 is a cross-sectional view in the order of steps showing a conventional method for manufacturing a semiconductor device.
【図8】 熱重合法によるBCB絶縁膜の高分子化学反
応過程図。FIG. 8 is a diagram showing a polymer chemical reaction process of a BCB insulating film by a thermal polymerization method.
101、103、106 プラズマ重合BCB絶縁膜 102、104 SiC膜 105 Cu膜 107 配線溝 108 Cu配線 201、203、206 プラズマ重合BCB絶縁膜 202、204 SiC膜 205 Cu膜 207 ビアホール 208 配線溝 209 Cu配線 210 Cuプラグ 301 SiO2膜 302 Wコンタクトプラグ 303 プラズマ重合BCB絶縁膜 304 SiC膜 305 Ta/TaN積層バリア膜 306 Cu膜 401、403、407、409 プラズマ重合BCB
絶縁膜 402、404、406、408、410、418 S
iC膜 405、417 Cu配線 411 シリコン酸化膜 412、414 配線溝パターン 413 ビアホール 415 Cuシード膜 416 メッキCu膜 501 シリコン基板 502、504、508、510 シリコン酸化膜 503、509 シリコン酸窒化膜 505、515 導電性のバリア膜 506、518 Cu配線 507、519 絶縁性のバリア膜 511、513 レジスト膜 512 ビアホール 514 配線溝 516 Cu膜 517 Cuプラグ 518 Cu配線101, 103, 106 Plasma-polymerized BCB insulating film 102, 104 SiC film 105 Cu film 107 Wiring groove 108 Cu wiring 201, 203, 206 Plasma-polymerized BCB insulating film 202, 204 SiC film 205 Cu film 207 Via hole 208 Wiring groove 209 Cu wiring 210 Cu plug 301 SiO 2 film 302 W contact plug 303 Plasma-polymerized BCB insulating film 304 SiC film 305 Ta / TaN laminated barrier film 306 Cu film 401, 403, 407, 409 Plasma-polymerized BCB
Insulating film 402, 404, 406, 408, 410, 418 S
iC film 405, 417 Cu wiring 411 silicon oxide film 412, 414 wiring groove pattern 413 via hole 415 Cu seed film 416 plated Cu film 501 silicon substrate 502, 504, 508, 510 silicon oxide film 503, 509 silicon oxynitride film 505, 515 Conductive barrier film 506, 518 Cu wiring 507, 519 Insulating barrier film 511, 513 Resist film 512 Via hole 514 Wiring groove 516 Cu film 517 Cu plug 518 Cu wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川原 潤 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 林 喜宏 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F033 HH11 JJ01 KK11 MM01 MM02 NN01 PP11 PP27 QQ16 QQ21 QQ23 QQ37 QQ48 QQ73 RR01 RR21 SS03 SS15 TT04 WW02 XX05 5F058 AA10 AC03 AC10 AF02 AH02 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Jun Kawahara 5-7-1 Shiba, Minato-ku, Tokyo Inside NEC Corporation (72) Yoshihiro Hayashi 5-7-1 Shiba, Minato-ku, Tokyo Japan F-term in the Electric Company (reference)
Claims (11)
分子絶縁膜に形成された配線溝およびビアホールに銅を
主成分とする金属配線材を充填して形成された配線およ
び接続プラグを有する半導体装置において、前記有機高
分子絶縁膜がプラズマ重合法にて作製されたジビニルシ
ロキサンベンゾシクロブテンあるいはその誘導体を骨格
とする有機高分子絶縁膜であり、かつ、少なくとも1層
の配線とこれに連なる接続プラグとは前記有機高分子膜
に直接接触して形成されていることを特徴とする半導体
装置。A wiring and a connection plug formed by filling a wiring groove and a via hole formed in an organic polymer insulating film on a substrate on which a semiconductor element is formed with a metal wiring material containing copper as a main component. In the semiconductor device, the organic polymer insulating film is an organic polymer insulating film having a skeleton of divinylsiloxane benzocyclobutene or a derivative thereof manufactured by a plasma polymerization method, and is connected to at least one layer of wiring. A semiconductor device, wherein a connection plug is formed in direct contact with the organic polymer film.
分子絶縁膜に銅を主成分とする金属配線材からなる配線
が埋設されている半導体装置において、前記有機高分子
絶縁膜がプラズマ重合法にて作製されたジビニルシロキ
サンベンゾシクロブテンあるいはその誘導体を骨格とす
る有機高分子絶縁膜であり、かつ、前記配線の側面は前
記有機高分子膜に直接接触して形成されていることを特
徴とする半導体装置。2. A semiconductor device in which a wiring made of a metal wiring material containing copper as a main component is buried in an organic polymer insulating film on a substrate on which a semiconductor element is formed, wherein the organic polymer insulating film has a plasma weight. An organic polymer insulating film having a skeleton of divinylsiloxane benzocyclobutene or a derivative thereof produced by a legal method, and a side surface of the wiring is formed in direct contact with the organic polymer film. Semiconductor device.
ア絶縁膜が介在していることを特徴とする請求項1記載
の半導体装置。3. The semiconductor device according to claim 1, wherein an inorganic barrier insulating film is interposed between the organic polymer insulating films.
SiCのいずれかによって形成されていることを特徴と
する請求項3記載の半導体装置。4. The semiconductor device according to claim 3, wherein said inorganic barrier insulating film is formed of one of SiN and SiC.
は、前記配線は、少なくとも底面および外周部分がMO
CVD(有機金属化学気相成長)法により形成されてい
ることを特徴とする請求項1または2記載の半導体装
置。5. The wiring and the connection plug, or the wiring, at least a bottom surface and an outer peripheral portion are MO.
3. The semiconductor device according to claim 1, wherein the semiconductor device is formed by a CVD (metal organic chemical vapor deposition) method.
層配線が形成された基板上に、気化したベンゾシクロブ
テン・モノマーを用いプラズマ重合法によりベンゾシク
ロブテン若しくはその誘導体を骨格として含む有機高分
子絶縁膜を形成する工程と、 (2)前記有機高分子絶縁膜を選択的にエッチング除去
して、該有機高分子絶縁膜に、配線溝、および/また
は、ビアホール、を開設する工程と、 (3)前記有機高分子絶縁膜に直接接触するように、銅
を主成分とする金属配線材を堆積する工程と、を有する
ことを特徴とする半導体装置の製造方法。6. An organic compound containing benzocyclobutene or its derivative as a skeleton by plasma polymerization using a vaporized benzocyclobutene monomer on a substrate on which a semiconductor element is formed and a lower wiring is formed thereon. A step of forming a polymer insulating film; and (2) a step of selectively etching away the organic polymer insulating film to form a wiring groove and / or a via hole in the organic polymer insulating film. (3) a method of depositing a metal wiring material containing copper as a main component so as to directly contact the organic polymer insulating film.
ロキサンベンゾシクロブテンであることを特徴とする請
求項6記載の半導体装置の製造方法。7. The method according to claim 6, wherein the benzocyclobutene is divinylsiloxane benzocyclobutene.
とも該工程の初期において有機銅錯体を出発原料とする
MOCVD法によって銅を主成分とする金属配線材を堆
積することを特徴とする請求項6記載の半導体装置の製
造方法。8. In the step (3), a metal wiring material containing copper as a main component is deposited by MOCVD using an organic copper complex as a starting material at least at the beginning of the step. Item 7. A method for manufacturing a semiconductor device according to Item 6.
発原料とするMOCVD法によって銅を主成分とする第
1の金属配線材を堆積する前半の工程と、該前半の工程
で形成された前記第1の金属配線材を電極として行う電
解メッキ法によって銅を主成分とする第2の金属配線材
を堆積する後半の工程とを含んでいることを特徴とする
請求項6記載の半導体装置の製造方法。9. The first (3) step includes the first half of depositing a first metal wiring material mainly composed of copper by MOCVD using an organic copper complex as a starting material, and the first half. 7. The latter half of the step of depositing a second metal wiring material mainly composed of copper by an electrolytic plating method using the formed first metal wiring material as an electrode. Of manufacturing a semiconductor device.
金属配線材の膜厚を前記有機高分子絶縁膜に形成された
前記ビアホールの半径以上とすることを特徴とする請求
項8または9記載の半導体装置の製造方法。10. The semiconductor according to claim 8, wherein the thickness of the metal wiring material formed by MOCVD is equal to or larger than the radius of the via hole formed in the organic polymer insulating film. Device manufacturing method.
(2)の工程に先立って、前記有機高分子絶縁膜上に無
機絶縁膜を堆積する工程が付加されることを特徴とする
請求項6記載の半導体装置の製造方法。11. The method according to claim 1, further comprising, after the step (1), prior to the step (2), a step of depositing an inorganic insulating film on the organic polymer insulating film. A method for manufacturing a semiconductor device according to claim 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000311538A JP2002118169A (en) | 2000-10-12 | 2000-10-12 | Semiconductor device and its fabricating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000311538A JP2002118169A (en) | 2000-10-12 | 2000-10-12 | Semiconductor device and its fabricating method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002118169A true JP2002118169A (en) | 2002-04-19 |
Family
ID=18791279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000311538A Pending JP2002118169A (en) | 2000-10-12 | 2000-10-12 | Semiconductor device and its fabricating method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002118169A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095865A (en) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | Semiconductor device and manufacturing method therefor |
WO2005053009A1 (en) * | 2003-11-28 | 2005-06-09 | Nec Corporation | Porous insulating film, method for producing same, and semiconductor device using porous insulating film |
US7763979B2 (en) | 2003-01-14 | 2010-07-27 | Nec Electronics Corporation | Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof |
-
2000
- 2000-10-12 JP JP2000311538A patent/JP2002118169A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095865A (en) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | Semiconductor device and manufacturing method therefor |
US7763979B2 (en) | 2003-01-14 | 2010-07-27 | Nec Electronics Corporation | Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof |
WO2005053009A1 (en) * | 2003-11-28 | 2005-06-09 | Nec Corporation | Porous insulating film, method for producing same, and semiconductor device using porous insulating film |
US7968471B2 (en) | 2003-11-28 | 2011-06-28 | Nec Corporation | Porous insulating film, method for producing the same, and semiconductor device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030777B1 (en) | Protection of Cu damascene interconnects by formation of a self-aligned buffer layer | |
JP4198906B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US6737747B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
US7088003B2 (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
US6440844B1 (en) | Semiconductor device with copper wiring and its manufacture method | |
US6342448B1 (en) | Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process | |
US8975749B2 (en) | Method of making a semiconductor device including barrier layers for copper interconnect | |
US6989604B1 (en) | Conformal barrier liner in an integrated circuit interconnect | |
US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
US20020089063A1 (en) | Copper dual damascene interconnect technology | |
US8119519B2 (en) | Semiconductor device manufacturing method | |
JPWO2004107434A1 (en) | Wiring structure and manufacturing method thereof | |
US20040175926A1 (en) | Method for manufacturing a semiconductor component having a barrier-lined opening | |
JP4746829B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100752971B1 (en) | Wire structure and forming method of the same | |
US6503835B1 (en) | Method of making an organic copper diffusion barrier layer | |
JP2000091422A (en) | Method for manufacturing multilayer wiring structure | |
US6297158B1 (en) | Stress management of barrier metal for resolving CU line corrosion | |
JP3244058B2 (en) | Method for manufacturing semiconductor device | |
CN100403512C (en) | Copper-barrier layer inlaid internal connection structure with low resistance value and its making method | |
US6576545B1 (en) | Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers | |
JP2002203899A (en) | Method for forming copper interconnection structure | |
JP2004525504A (en) | Copper vias in low dielectric constant technology. | |
JP2002118169A (en) | Semiconductor device and its fabricating method | |
JP4733804B2 (en) | Wiring formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |