[go: up one dir, main page]

JP2002112116A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JP2002112116A
JP2002112116A JP2000295056A JP2000295056A JP2002112116A JP 2002112116 A JP2002112116 A JP 2002112116A JP 2000295056 A JP2000295056 A JP 2000295056A JP 2000295056 A JP2000295056 A JP 2000295056A JP 2002112116 A JP2002112116 A JP 2002112116A
Authority
JP
Japan
Prior art keywords
pulses
pulse
charge transfer
transfer gate
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000295056A
Other languages
Japanese (ja)
Inventor
Takayuki Kijima
貴行 木島
Hideaki Yoshida
英明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2000295056A priority Critical patent/JP2002112116A/en
Publication of JP2002112116A publication Critical patent/JP2002112116A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image pickup device that suppresses occurrence of a charge inverse injection due to the application of a high-voltage TG(transfer gate) pulse, so as to reduce the occurrence of pseudo-signals resulting from the TG pulse. SOLUTION: A TG block 106 controls the generation timings of the TG pulses TG1-TG5 respectively, corresponding to TG electrode divisions resulting from dividing a TG electrode. Since fluctuations in potential by the TG pulses are dispersed temporally by deviating the generating timing of the TG pulses TG1-TG5, the pseudo-signals due to electric charge inverse injection can be reduced. By overlapping the leading and trailing between one TG pulse with the other TG pulse, one can especially cancel the potential fluctuations, so as to efficiently reduce the production of the pseudo-signals due to the electric charge inverse injection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は撮像装置に関し、特
にCCD等の固体撮像素子を用いて被写体像を撮像する
撮像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus, and more particularly to an image pickup apparatus for picking up a subject image using a solid-state image sensor such as a CCD.

【0002】[0002]

【従来の技術】近年、CCD等の固体撮像素子により被
写体像を撮像して映像信号を得るデジタルスチルカメラ
(電子カメラ)が盛んに開発されている。特に、最近で
は撮像素子は多画素化、大面積化の傾向にある。
2. Description of the Related Art In recent years, digital still cameras (electronic cameras) for capturing a subject image with a solid-state imaging device such as a CCD and obtaining a video signal have been actively developed. In particular, recently, an image sensor tends to have a large number of pixels and a large area.

【0003】これに伴い1画像の読み出し時間が画素数
に比例して増大するため、動画記録やモニタ出力(電子
ビューファインダ機能)、またAFやAEなどの自動制
御機能に用いるためにはフレームレートが不足するとい
う困難が存在し、これを解決するための高速(高フレー
ムレート)読み出し技術が提案されている。
Accordingly, the readout time of one image increases in proportion to the number of pixels, so that the frame rate is required to be used for moving image recording, monitor output (electronic viewfinder function), and automatic control functions such as AF and AE. However, there is a difficulty that data is insufficient, and a high-speed (high frame rate) readout technique for solving this problem has been proposed.

【0004】このようなものの一つに特開平10−32
2601号公報記載の技術がある。これは全画素読出し
型(順次走査型)の固体撮像素子において、1水平転送
期間毎の水平転送停止期間である水平ブランキング期間
内に複数画素(行)に対応する複数転送単位の垂直転送
クロックを出力するいわゆる垂直加算駆動を用いるに当
たり、光電変換蓄積部から垂直転送路へ信号電荷を読み
出す際に電荷の並び順を入れ替える「並べ替え」を行な
うことによって、例えばRGBベイヤ配列のような行ご
とに異なる色が並べられているような色コーディングの
撮像素子を用いても同色の電荷加算を行ない得るように
したものである。この並べ替え加算読み出し技術を用い
れば、垂直画素数(垂直解像度)とのトレードオフによ
って高フレームレートのカラー画像を得ることができる
という点、極めて有益なものである。
One of such devices is disclosed in Japanese Patent Application Laid-Open No. 10-32.
There is a technique described in Japanese Patent Publication No. 2601. This is a vertical transfer clock of a plurality of transfer units corresponding to a plurality of pixels (rows) in a horizontal blanking period, which is a horizontal transfer stop period for each horizontal transfer period, in an all pixel readout type (sequential scanning type) solid-state imaging device. In the case of using the so-called vertical addition drive for outputting the signal charges, when the signal charges are read out from the photoelectric conversion storage unit to the vertical transfer path, the “rearrangement” for changing the arrangement order of the charges is performed, so that each row such as an RGB Bayer arrangement is performed. Even if a color-coded image sensor in which different colors are arranged is used, the same color charge addition can be performed. Use of this rearrangement addition readout technique is extremely advantageous in that a color image with a high frame rate can be obtained by trade-off with the number of vertical pixels (vertical resolution).

【0005】この信号電荷の並べ替えを行なうために、
最近では、光電変換蓄積部から垂直転送路へ信号電荷を
読み出す(電荷移送する)移送電極(Transfer
Gate:TG電極)を、従来のように全て共通接続
とするのではなく、周期的な共通接続とする構成も種々
考え始められている。
In order to rearrange the signal charges,
Recently, a transfer electrode (Transfer) for reading out (transferring) signal charges from a photoelectric conversion storage unit to a vertical transfer path.
Gate (TG electrode) is not considered to be all commonly connected as in the prior art, but various configurations have been started to be considered as periodic common connections.

【0006】もとより、上記のような特殊な信号読み出
しを行なう必要がない場合、すなわち光電変換蓄積部か
ら垂直転送路へ電荷を一斉に移送する場合には、この移
送は全画素について同時に行なうことが従来においては
当然であり、これによって全画素の露光タイミングは完
全に同一となるものであった。
Of course, when it is not necessary to perform the special signal reading as described above, that is, when charges are simultaneously transferred from the photoelectric conversion storage unit to the vertical transfer path, this transfer can be performed simultaneously for all pixels. In the related art, it is natural that the exposure timing of all pixels is completely the same.

【0007】[0007]

【発明が解決しようとする課題】ところが一方、撮像素
子の多画素化、大面積化により、従来では問題とならな
かった不具合が顕在化してくる場合がある。具体的に挙
げれば、画素部(光電変換領域)から垂直転送路への電
荷移送のための電荷移送ゲート駆動パルス(TGパル
ス)の印加時に、画素部近傍領域の基板ポテンシャルが
大きく変動することに起因して、半導体基板からの電荷
逆注入現象が生じ、疑似信号の原因となることがあっ
た。
However, on the other hand, with the increase in the number of pixels and the area of the image pickup device, problems that have not been a problem in the past may become apparent. Specifically, when a charge transfer gate drive pulse (TG pulse) for transferring charges from the pixel portion (photoelectric conversion region) to the vertical transfer path is applied, the substrate potential in the vicinity of the pixel portion greatly changes. For this reason, a charge reverse injection phenomenon from the semiconductor substrate may occur, which may cause a pseudo signal.

【0008】詳述すれば、一般の例えば4相駆動方式の
CCD撮像素子では垂直転送路の転送電極は4相(すな
わち対応する駆動入力端子は4個)あるが、このうち特
定の1相が光電変換領域から垂直転送路への電荷移送に
割り当てられており、その電極に通常の電荷転送時(例
示値−7V)とは逆極性の高電圧(TGパルス(例示値
+15V))を印加することによって電荷移送が行われ
る。換言すれば、1相が転送電極と電荷移送のための電
荷移送ゲート電極(トランスファーゲート電極)とを兼
用しており、そのためにTGパルスとしては高電圧のも
のが必要となるのである。
More specifically, in a general CCD image pickup device of, for example, a four-phase drive system, the transfer electrodes of the vertical transfer path have four phases (that is, four corresponding drive input terminals). A high voltage (TG pulse (exemplary value +15 V)) having a polarity opposite to that during normal charge transfer (exemplary value -7 V) is applied to the electrode, which is assigned to charge transfer from the photoelectric conversion region to the vertical transfer path. This causes charge transfer. In other words, one phase also serves as a transfer electrode and a charge transfer gate electrode (transfer gate electrode) for charge transfer, and therefore, a high voltage TG pulse is required.

【0009】このようにTGパルスは高電圧であるた
め、この電圧印加の開始(立ち上がり)および終了(立
ち下がり)において半導体基板(サブストレート)のポ
テンシャルにまで擾乱を与えてしまい、その結果画素部
に対して半導体基板(サブストレート)からの上記電荷
逆注入を生じてしまうおそれが高くなるものであった。
Since the TG pulse is at a high voltage as described above, the potential of the semiconductor substrate (substrate) is disturbed at the start (rise) and end (fall) of the voltage application, and as a result, the pixel portion is disturbed. However, there is a high possibility that the charge reverse injection from the semiconductor substrate (substrate) occurs.

【0010】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、TGパルスによる疑似信
号の発生を効果的に低減することにある。
[0010] The present invention has been made in view of the above circumstances, and an object of the present invention is to effectively reduce the generation of a pseudo signal due to a TG pulse.

【0011】[0011]

【課題を解決するための手段】上述の課題を解決するた
め、本発明は、画素配列を構成する画像部から垂直転送
路への電荷移送ゲートを複数の相に分割して駆動可能な
固体撮像素子と、前記複数の相に対応して複数の電荷移
送ゲート駆動パルス(TGパルス)を前記固体撮像素子
に供給する駆動手段とを有する撮像装置であって、前記
駆動手段は、前記画素配列の全画素部からの一斉電荷移
送を行う場合に、少なくとも前記複数の電荷移送ゲート
駆動パルス(TGパルス)全ての立ち上がり同士および
立ち下がり同士の同時発生が生じないようなタイミング
で、前記複数の電荷移送ゲート駆動パルス(TGパル
ス)を出力するように構成されていることを特徴とす
る。
In order to solve the above problems, the present invention provides a solid-state imaging device capable of driving a charge transfer gate from an image section constituting a pixel array to a vertical transfer path by dividing the gate into a plurality of phases. An image pickup apparatus comprising: an element; and a driving unit that supplies a plurality of charge transfer gate driving pulses (TG pulses) corresponding to the plurality of phases to the solid-state imaging device. When performing simultaneous charge transfer from all the pixel units, at least the plurality of charge transfer gate drive pulses (TG pulses) are transferred at timings such that simultaneous rise and fall do not occur. It is characterized in that it is configured to output a gate drive pulse (TG pulse).

【0012】この撮像装置においては、電荷移送ゲート
の駆動ラインを複数に分割して駆動する構造を採用して
おり、複数のTGパルスの発生タイミングの調整によ
り、画素配列の全画素部からの一斉電荷移送を行う場合
でも、複数のTGパルス全ての間での同時立ち上がりお
よび同時立ち下がりの発生が生じないようにしている。
これにより、例えば全画素の個別情報の順次走査読み出
し(プログレッシブスキャン)を行う場合であっても、
TGパルスによるポテンシャル変動が時間的に分散され
るので、電荷逆注入による疑似信号を低減することがで
きる。
This image pickup apparatus employs a structure in which a drive line of a charge transfer gate is divided into a plurality of lines and driven, and by adjusting the generation timing of a plurality of TG pulses, all the pixel portions in the pixel array are simultaneously controlled. Even when charge transfer is performed, simultaneous rise and fall do not occur between all of the plurality of TG pulses.
Thereby, for example, even when performing sequential scanning readout (progressive scanning) of individual information of all pixels,
Since the potential fluctuation due to the TG pulse is temporally dispersed, it is possible to reduce the pseudo signal due to the reverse charge injection.

【0013】また、上述の複数のTGパルスの駆動タイ
ミング制御に際しては、少なくとも1つのTGパルスの
立ち上がりと他のTGパルスの立ち下がりとが同時発生
するようなタイミングを用いることが好ましい。これに
より、あるTGパルスの立ち上がりによるポテンシャル
変動と他のTGパルスの立ち下がりによるポテンシャル
変動とを相殺することができるので、電荷逆注入による
疑似信号を大幅に低減することが可能となる。
In controlling the drive timing of the plurality of TG pulses, it is preferable to use timing such that at least one TG pulse rises simultaneously with another TG pulse fall. This makes it possible to cancel the potential fluctuation caused by the rise of a certain TG pulse and the potential fluctuation caused by the fall of another TG pulse, so that it is possible to greatly reduce the pseudo signal due to the reverse charge injection.

【0014】また、上述の複数のTGパルスの駆動制御
に際して、複数のTGパルスのうちで同時にN個(N≧
2)のTGパルスの立ち上がりまたは立ち下がりが生じ
るタイミングでは、少なくともN−1個のTGパルスの
立ち下がりまたは立ち上がりがそれと同時に生じるよう
に制御し、2以上のTGパルスの同時立ち上がりまたは
同時立ち下がりが、それ単独で孤立発生しないようにす
ることが望ましい。これにより、立ち下がり同士または
立ち上がり同士が重なることによるポテンシャル変動を
最小限に留めることが可能となる。
In the above-described driving control of a plurality of TG pulses, N (N ≧ N) of the plurality of TG pulses are simultaneously selected.
At the timing when the rising or falling of the TG pulse occurs in 2), control is performed so that at least the falling or rising of the N-1 TG pulses occur at the same time, and the simultaneous rising or falling of two or more TG pulses occurs simultaneously. It is desirable not to cause isolation by itself. This makes it possible to minimize potential fluctuations caused by overlapping of falling edges or rising edges.

【0015】[0015]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図1には、本発明の一実施形態に係
わる撮像装置の構成が示されている。ここでは、デジタ
ルカメラとして実現した場合を例示して説明することに
する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of an imaging device according to an embodiment of the present invention. Here, a case where the present invention is implemented as a digital camera will be described as an example.

【0016】図中101は各種レンズからなるレンズ
系、102はレンズ系101を駆動するためのレンズ駆
動機構、103はレンズ系101の絞りを制御するため
の露出制御機構、104はメカシャッタ、105はベイ
ヤ配列の色フィルタを内蔵したCCDカラー撮像素子、
106は撮像素子105を駆動するためのCCD駆動回
路であるTGブロック(タイミングジェネレータTG、
およびSGを含む)、107はCCD出力信号の事前処
理回路であるプリプロセス回路(サンプルホールド回路
であるCDS、クランプ回路、A/Dコンバータ等を含
む)、108は色信号生成処理,マトリックス変換処
理,その他各種のデジタル処理を行うためのデジタルプ
ロセス回路、109はカードインターフェース、110
はメモリカード、111はLCD画像表示系を示してい
る。
In FIG. 1, reference numeral 101 denotes a lens system including various lenses; 102, a lens driving mechanism for driving the lens system 101; 103, an exposure control mechanism for controlling the diaphragm of the lens system 101; 104, a mechanical shutter; CCD color imaging device with a built-in Bayer color filter,
Reference numeral 106 denotes a TG block (timing generator TG, TG) which is a CCD drive circuit for driving the image sensor 105.
And SG), 107 is a pre-processing circuit (including a CDS which is a sample and hold circuit, a clamp circuit, an A / D converter, etc.) which is a pre-processing circuit for the CCD output signal, and 108 is a color signal generation process, a matrix conversion process , A digital process circuit for performing various digital processing, 109 is a card interface, 110
Denotes a memory card, and 111 denotes an LCD image display system.

【0017】CCD撮像素子105としては、プログレ
ッシブスキャン(順次走査)型でインターライン構造の
ものが使用される。またCCD撮像素子105の電荷移
送ゲート電極(TG電極;トランスファーゲート電極)
の駆動ラインは複数の相(n相)に分割されており、各
相毎に個別にTG電極を駆動することができる。つま
り、従来公知の並べ替え加算読み出しによる特殊駆動を
行うためには、各画素部(光電変換領域)から垂直転送
路への電荷移送を全画素一斉にではなく、選択的に行な
う必要がある。このような機能を実現するために、TG
電極は、上述の選択的な電荷移送を行なうためにn行周
期の電極群に分割され、その各電極群毎に独立に電荷移
送ゲート駆動パルス(TGパルス)を印加可能に構成し
てある。
As the CCD image pickup device 105, a progressive scan type (sequential scanning) type having an interline structure is used. In addition, a charge transfer gate electrode (TG electrode; transfer gate electrode) of the CCD image pickup device 105
Are divided into a plurality of phases (n phases), and the TG electrodes can be individually driven for each phase. That is, in order to perform the special driving by the conventionally known rearrangement addition readout, it is necessary to selectively transfer the electric charges from each pixel portion (photoelectric conversion region) to the vertical transfer path, not all the pixels at once. To realize such a function, TG
The electrodes are divided into groups of electrodes having an n-row cycle in order to perform the above-described selective charge transfer, and a charge transfer gate drive pulse (TG pulse) can be independently applied to each of the electrode groups.

【0018】本実施形態ではn=5として、これと同じ
周期的な電極群(ライン群)構成を有し、これらに対応
して独立なTGパルスであるTG1〜TG5を用いてC
CD撮像素子105を駆動する場合を想定することにす
る。これらTG1〜TG5(+15V)はTGブロック
106から出力されるものであり、TG1〜TG5の発
生タイミングはTGブロック106によって制御され
る。
In the present embodiment, n = 5 and the same periodic electrode group (line group) configuration is used. In response to these, C.sub.G is set using independent TG pulses TG1 to TG5.
It is assumed that the CD imaging device 105 is driven. These TG1 to TG5 (+ 15V) are output from the TG block 106, and the generation timing of TG1 to TG5 is controlled by the TG block 106.

【0019】すなわち、全画素個別(順次走査)読み出
しを行う場合、または垂直nライン分全てを水平転送路
で加算して読み出すという公知のnライン加算駆動を行
う場合など、電荷移送を一斉に(同時的に)行なう必要
がある場合には、通常はTG1〜TG5を同時に発生し
て全画素の信号電荷を画素部から垂直転送路に移送する
ことが必要となるが、本実施形態では、TG1〜TG5
の同時発生(同時立ち上がり、同時立ち下がり)による
電荷逆注入現象を防止するために、TGブロック106
によるTG1〜TG5の発生タイミング調整により、そ
れらTG1〜TG5の立ち上がり同士および立ち下がり
同士が同時に全て重ならないようにしている。
That is, the charge transfer is performed all at once (for example, when reading all the pixels individually (sequential scanning) or when performing a well-known n-line addition drive of adding and reading all the vertical n lines by a horizontal transfer path). When it is necessary to perform the operations simultaneously (simultaneously), it is usually necessary to simultaneously generate TG1 to TG5 to transfer the signal charges of all the pixels from the pixel portion to the vertical transfer path. ~ TG5
In order to prevent the charge reverse injection phenomenon due to the simultaneous occurrence (simultaneous rise and fall) of the TG block 106,
TG1 to TG5 are adjusted so that the rising edges and the falling edges of TG1 to TG5 do not all overlap at the same time.

【0020】また、図中の112は各部を統括的に制御
するためのシステムコントローラ(CPU)、113は
各種操作ボタンからなる操作スイッチ系、114は操作
状態及びモード状態等を表示するための操作表示系、1
15はレンズ駆動機構102を制御するためのレンズド
ライバ、116は発光手段としてのストロボ、117は
ストロボ116および露出制御機構103を制御するた
めの露出制御ドライバ、118は各種設定情報等を記憶
するための不揮発性メモリ(EEPROM)を示してい
る。
In the figure, reference numeral 112 denotes a system controller (CPU) for overall control of each unit, 113 denotes an operation switch system including various operation buttons, and 114 denotes an operation for displaying an operation state, a mode state, and the like. Display system, 1
Reference numeral 15 denotes a lens driver for controlling the lens driving mechanism 102, 116 denotes a flash as a light emitting unit, 117 denotes an exposure control driver for controlling the flash 116 and the exposure control mechanism 103, and 118 denotes various setting information and the like. 1 shows a nonvolatile memory (EEPROM).

【0021】本実施形態のデジタルカメラにおいては、
システムコントローラ112が全ての制御を統括的に行
っており、特にTGブロック106を用いてCCD撮像
素子105の駆動を制御することによって露光(電荷蓄
積)及び信号の読み出しを行い、それをプリプロセス回
路107を介してデジタルプロセス回路108のバッフ
ァメモリに取込んで、各種信号処理を施した後にカード
インターフェース109を介してメモリカード110に
記録するようになっている。
In the digital camera of the present embodiment,
The system controller 112 performs overall control, and in particular, controls the driving of the CCD image pickup device 105 by using the TG block 106 to perform exposure (charge accumulation) and signal reading, and the pre-processing circuit The data is taken into the buffer memory of the digital process circuit 108 via 107, subjected to various signal processings, and recorded on the memory card 110 via the card interface 109.

【0022】本実施形態のデジタルカメラに於いては、
上述のTG1〜TG5のタイミング調整に関する部分を
除けば、通常のデジタルカメラと同様の動作および制御
が行われるものであって、そのような公知の部分につい
ては説明を省略する。
In the digital camera of the present embodiment,
Except for the above-described portions relating to the timing adjustment of TG1 to TG5, operations and controls similar to those of a normal digital camera are performed, and description of such known portions will be omitted.

【0023】次に、図2を参照して、CCD撮像素子1
05の基本的な電極構造について説明する。CCD撮像
素子105においては、フォトダイオードからなる光電
変換領域(画素部)が行及び列のマトリクス状に配置さ
れており、かつ垂直方向の1列分の画素部毎に垂直転送
路が設けられ、また垂直転送路それぞれに共通の水平転
送路が設けられている。図2には垂直方向の1列分の画
素部およびそれに対応する垂直転送路に対応する構造の
みが示されている。
Next, referring to FIG.
The basic electrode structure 05 will be described. In the CCD image pickup device 105, photoelectric conversion regions (pixel portions) including photodiodes are arranged in a matrix of rows and columns, and a vertical transfer path is provided for each pixel portion of one column in the vertical direction. A common horizontal transfer path is provided for each of the vertical transfer paths. FIG. 2 shows only the structure corresponding to the pixel portion for one column in the vertical direction and the corresponding vertical transfer path.

【0024】図2において、p1,p2,p3,p4,
p5,…はそれぞれ画素部を示し、a,b,c,dは4
相駆動方式の垂直転送路の駆動電極(VCCD)を示し
ている。これら駆動電極(VCCD)のうちの電極a
は、画素部から垂直転送路へ電荷移送を行うための移送
電極(Transfer Gate:TG電極)を兼ね
ている。電極aに垂直転送路駆動時よりも高電圧のTG
パルスを印加することにより、画素部から垂直転送路へ
電荷移送が行われる。電極b,c,dについては全画素
部で共通である。電極a(TG電極)は、多彩な同色加
算駆動および画素順並べ替えを実現するため、水平方向
(行方向)の画素部間では共通であるが、垂直方向につ
いてはn行周期で、それらn行それぞれに対応する電極
群に分割されている。もちろん、本実施形態ではTGパ
ルスの印加によるポテンシャル変動の度合いを時間的に
分散させることを目的としているので、複数のTGパル
スを印加可能な電極構造を有するCCD撮像素子であれ
ばよく、TG電極の分割周期構造そのものについては限
定されるものではない。
In FIG. 2, p1, p2, p3, p4
p5,... indicate pixel portions, and a, b, c, d are 4
The drive electrode (VCCD) of the vertical transfer path of the phase drive system is shown. Electrode a of these drive electrodes (VCCD)
Also serve as a transfer electrode (Transfer Gate: TG electrode) for transferring charges from the pixel portion to the vertical transfer path. The electrode a has a higher voltage TG than when the vertical transfer path is driven.
By applying the pulse, the charge is transferred from the pixel portion to the vertical transfer path. The electrodes b, c, and d are common to all pixel units. The electrode a (TG electrode) is common in the pixel units in the horizontal direction (row direction) in order to realize various same-color addition driving and pixel order rearrangement, but has an n-row cycle in the vertical direction, Each row is divided into electrode groups corresponding to each row. Of course, in the present embodiment, the purpose is to temporally disperse the degree of potential fluctuation due to the application of the TG pulse, so that any CCD image pickup device having an electrode structure capable of applying a plurality of TG pulses may be used. Is not limited.

【0025】次に、図3乃至図7を参照して、全画素の
信号電荷を画素部から垂直転送路に移送することが必要
な場合におけるTG1〜TG5の発生タイミングについ
て説明する。
Next, with reference to FIG. 3 to FIG. 7, the generation timing of TG1 to TG5 when it is necessary to transfer the signal charges of all the pixels from the pixel portion to the vertical transfer path will be described.

【0026】図3は、TG1〜TG5を全て同時に発生
する通常のタイミングを示している。この場合、TG1
〜TG5の立ち上がり、および立ち下がりが全て同時に
生じることにより、電圧印加の開始(立ち上がり)およ
び終了(立ち下がり)において半導体基板(サブストレ
ート)のポテンシャルに大きな擾乱が与えられてしま
い、疑似信号の発生が引き起こされる。
FIG. 3 shows a normal timing at which all of TG1 to TG5 are simultaneously generated. In this case, TG1
TG5 rise and fall at the same time, the potential of the semiconductor substrate (substrate) is greatly disturbed at the start (rise) and end (fall) of the voltage application, and a pseudo signal is generated. Is caused.

【0027】図4は、本実施形態で用いられる第1のタ
イミング例である。図4に示すように、TG1〜TG5
はそれぞれΔtだけ時間をおいて順に発生される。これ
により、TGパルスの発生および終了時のポテンシャル
変動が時間的に分散されるようになり、図3のように全
てのTGパルスの発生タイミングが重なる場合に比し、
ポテンシャル変動のピーク値を大幅に低減させることが
可能となる。
FIG. 4 is a first timing example used in the present embodiment. As shown in FIG. 4, TG1 to TG5
Are sequentially generated at intervals of Δt. Thereby, the potential fluctuations at the time of generation and termination of the TG pulse are dispersed in time, as compared with the case where the generation timings of all the TG pulses overlap as shown in FIG.
The peak value of the potential fluctuation can be greatly reduced.

【0028】Δtの値は先行するTGパルスの立ち下が
りから後続するTGパルスの立ち上がりまでの期間であ
るが、そのΔtの値は任意に設定することができる。例
えば、各TGパルスのパルス幅が2μsで、Δtが1μ
sの場合、先頭のTGパルスの発生から最終のTGパル
スの発生終了までに要する時間T(全TGパルス幅)は
14μsとなるが、Δtを0μsとすることにより、T
を10μsにすることができる。全TGパルス幅Tの値
は露光時間のずれ量に対応している(より正確には、T
からTGパルス幅2μsを差し引いた値がずれ量とな
る)ので、できるだけ短くすることが好ましいが、本来
の露光時間に対するずれ量Tの割合が一定値以下(例え
ば1%程度以下)の範囲内であれば撮像信号に対する影
響は無視することができる。
The value of Δt is a period from the fall of the preceding TG pulse to the rise of the subsequent TG pulse, and the value of Δt can be set arbitrarily. For example, the pulse width of each TG pulse is 2 μs and Δt is 1 μm.
In the case of s, the time T (the entire TG pulse width) required from the generation of the first TG pulse to the end of the generation of the last TG pulse is 14 μs, but by setting Δt to 0 μs, T
Can be set to 10 μs. The value of the total TG pulse width T corresponds to the shift amount of the exposure time (more precisely, T
The value obtained by subtracting the TG pulse width of 2 μs from the above is the shift amount. Therefore, it is preferable that the shift amount be as short as possible. However, when the ratio of the shift amount T to the original exposure time is within a certain value or less (eg, about 1% or less). If so, the effect on the imaging signal can be ignored.

【0029】また、Δtを0μsとした場合には、先行
するTGパルスの立ち下がりと後続するTGパルスの立
ち上がりが重なるので、TGパルスの立ち下がりによる
ポテンシャル変動とTGパルスの立ち上がりによるポテ
ンシャル変動とが相殺されることにより、より効率よく
ポテンシャル変動を低減することが可能となる。
When Δt is set to 0 μs, the fall of the preceding TG pulse and the rise of the subsequent TG pulse overlap, so that the potential change due to the fall of the TG pulse and the potential change due to the rise of the TG pulse are different. The offset makes it possible to more efficiently reduce the potential fluctuation.

【0030】図5は、本実施形態で用いられる第2のタ
イミング例である。図5に示すように、TG1〜TG5
はそれぞれパルス発生期間が一部重複するように、例え
ばパルス幅の半分の間隔(1μs)おきに順次発生され
ている。これにより、先頭のTGパルスの発生から最終
のTGパルスの発生終了までに要する時間Tを6μsに
まで短くすることができる。またTG1の立ち下がりと
TG3の立ち上がりが同時発生し、同様にTG2の立ち
下がりとTG4の立ち上がり、さらにTG3の立ち下が
りとTG5の立ち上がりもそれぞれ同時に発生している
ので、それらの各タイミングにおいてはポテンシャル変
動を抑制することができる。
FIG. 5 is a second timing example used in the present embodiment. As shown in FIG. 5, TG1 to TG5
Are generated sequentially at intervals of, for example, half the pulse width (1 μs) such that the pulse generation periods partially overlap. As a result, the time T required from the generation of the first TG pulse to the end of generation of the last TG pulse can be reduced to 6 μs. Further, the falling edge of TG1 and the rising edge of TG3 occur at the same time. Similarly, the falling edge of TG2 and the rising edge of TG4, and the falling edge of TG3 and the rising edge of TG5 occur at the same time. Fluctuations can be suppressed.

【0031】図6は、本実施形態で用いられる第3のタ
イミング例である。ここでは、2つのTGパルスまでは
それらの同時立ち上がり、同時立ち下がりが生じてもそ
れによるポテンシャル変動は許容範囲内であり電荷逆注
入現象が発生しない場合を想定している。すなわち、図
6では、まず最初に、TG1とTG2が同時に発生さ
れ、次いで、TG1とTG2の立ち下がりと同時にTG
3とTG4が同時に発生される。そして、TG3とTG
4の立ち下がりと同時にTG5が発生される。本例で
は、2つのTGパルスの同時立ち上がりが単独で発生す
るのはTG1とTG2が最初に発生されるタイミングだ
けであり、TG3とTG4の同時立ち上がりにおいては
それと同時にTG1とTG2の同時立ち下がりが生じて
いるので、ポテンシャル変動は相殺される。さらに、T
G3とTG4の同時立ち下がりのタイミングではTG5
が立ち上がっているので、ポテンシャル変動は差し引き
一つのTGパルスの立ち上がり分のみとなる。
FIG. 6 is a third timing example used in the present embodiment. Here, it is assumed that up to two TG pulses, even if the simultaneous rise and fall thereof occur, the potential fluctuation caused by the simultaneous rise and fall is within an allowable range and the charge reverse injection phenomenon does not occur. That is, in FIG. 6, first, TG1 and TG2 are generated at the same time, and then TG1 and TG2 are simultaneously generated at the same time as the fall of TG1 and TG2.
3 and TG4 are generated simultaneously. And TG3 and TG
TG5 is generated at the same time as the falling edge of TG4. In this example, the simultaneous rise of the two TG pulses occurs solely at the timing when TG1 and TG2 are first generated. When the simultaneous rise of TG3 and TG4 occurs, the simultaneous fall of TG1 and TG2 occurs simultaneously. As such, potential fluctuations are offset. Furthermore, T
At the timing of simultaneous falling of G3 and TG4, TG5
Rises, the potential change is only the rise of one TG pulse.

【0032】図7は、本実施形態で用いられる第4のタ
イミング例である。ここでは、2以上のTGパルスの同
時立ち上がりまたは同時立ち下がりが、それ単独で孤立
発生しないようにパルス発生タイミングを調整した例で
ある。すなわち、まず最初に、TG1が単独で発生さ
れ、そのTG1の立ち下がりと同時にTG2が発生され
る。次いで、TG2の立ち下がりと同時にTG3とTG
4が同時に発生される。この場合、ポテンシャル変動は
差し引き一つのTGパルスの立ち上がり分のみとなる。
そして、TG3とTG4の立ち下がりと同時にTG5が
発生される。この場合にも、ポテンシャル変動は差し引
き一つのTGパルスの立ち下がり分のみとなる。
FIG. 7 is a fourth timing example used in the present embodiment. In this example, the pulse generation timing is adjusted so that the simultaneous rise or fall of two or more TG pulses does not occur independently by itself. That is, first, TG1 is generated alone, and TG2 is generated simultaneously with the fall of TG1. Next, simultaneously with the falling of TG2, TG3 and TG
4 are generated simultaneously. In this case, the potential change is only the rising edge of one TG pulse.
Then, TG5 is generated at the same time when TG3 and TG4 fall. Also in this case, the potential variation is only the falling edge of one TG pulse.

【0033】以上のように、本実施形態においては、T
G電極を複数に分割し、それら分割された複数のTG電
極それぞれに対応する複数のTGパルスの発生タイミン
グを調整することにより、高電圧のTGパルス印加に起
因する電荷逆注入現象の発生を防止することができる。
As described above, in the present embodiment, T
By dividing the G electrode into a plurality of parts and adjusting the generation timing of a plurality of TG pulses corresponding to each of the plurality of divided TG electrodes, it is possible to prevent occurrence of a charge reverse injection phenomenon caused by application of a high-voltage TG pulse. can do.

【0034】なお、本実施形態では、TGパルスの発生
タイミングを調整したが、TGパルスそれぞれのパルス
幅の調整も併せて行うようにしてもよい。また、本実施
形態のTG1〜5の制御はディジタルスチルカメラに限
らず、ムービーカメラを含む任意の撮像装置に適用可能
である。
Although the generation timing of the TG pulse is adjusted in the present embodiment, the pulse width of each TG pulse may be adjusted together. Further, the control of the TGs 1 to 5 according to the present embodiment is not limited to a digital still camera, but can be applied to any imaging device including a movie camera.

【0035】また、本発明は、上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出され得る。例えば、実施形態に示される全構
成要件から幾つかの構成要件が削除されても、発明が解
決しようとする課題の欄で述べた課題が解決でき、発明
の効果の欄で述べられている効果が得られる場合には、
この構成要件が削除された構成が発明として抽出され得
る。
Further, the present invention is not limited to the above-described embodiment, and can be variously modified in an implementation stage without departing from the gist thereof. Further, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some components are deleted from all the components shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and the effects described in the column of the effect of the invention can be solved. If you get
A configuration from which this configuration requirement is deleted can be extracted as an invention.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
TGパルスによる疑似信号の発生を効果的に防止できる
ようになる。特に、あるTGパルスと他のTGパルスの
立ち上がりと立ち下がりを重ねることにより、ポテンシ
ャル変動を相殺できるようになり、電荷逆注入による疑
似信号の発生を大幅に低減することが可能となる。
As described above, according to the present invention,
The generation of a pseudo signal due to the TG pulse can be effectively prevented. In particular, by overlapping the rise and fall of a certain TG pulse with another TG pulse, potential fluctuations can be canceled out, and the generation of a pseudo signal due to charge reverse injection can be greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係わる撮像装置の構成を
示すブロック図。
FIG. 1 is a block diagram showing a configuration of an imaging apparatus according to an embodiment of the present invention.

【図2】同実施形態の撮像装置で使用される固体撮像素
子の基本的な電極構造を説明するための図。
FIG. 2 is an exemplary view for explaining a basic electrode structure of a solid-state imaging device used in the imaging device of the embodiment.

【図3】TG1〜TG5を全て同時に発生する通常のタ
イミングを説明するための図。
FIG. 3 is a diagram for explaining a normal timing at which all of TG1 to TG5 are simultaneously generated.

【図4】同実施形態におけるTG1〜TG5の発生タイ
ミングの第1の例を説明するための図。
FIG. 4 is an exemplary view for explaining a first example of generation timing of TG1 to TG5 in the embodiment.

【図5】同実施形態におけるTG1〜TG5の発生タイ
ミングの第2の例を説明するための図。
FIG. 5 is an exemplary view for explaining a second example of generation timing of TG1 to TG5 in the embodiment.

【図6】同実施形態におけるTG1〜TG5の発生タイ
ミングの第3の例を説明するための図。
FIG. 6 is an exemplary view for explaining a third example of generation timing of TG1 to TG5 in the embodiment.

【図7】同実施形態におけるTG1〜TG5の発生タイ
ミングの第4の例を説明するための図。
FIG. 7 is an exemplary view for explaining a fourth example of generation timing of TG1 to TG5 in the embodiment.

【符号の説明】[Explanation of symbols]

101…撮像レンズ 102…レンズ駆動機構 103…露出制御機構 104…メカシャッタ 105…CCDカラー撮像素子 106…TGブロック 107…プリプロセス回路 108…デジタルプロセス回路 112…システムコントローラ 1a〜5a…TG電極 DESCRIPTION OF SYMBOLS 101 ... Imaging lens 102 ... Lens drive mechanism 103 ... Exposure control mechanism 104 ... Mechanical shutter 105 ... CCD color imaging element 106 ... TG block 107 ... Pre-process circuit 108 ... Digital process circuit 112 ... System controller 1a-5a ... TG electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】画素配列を構成する画像部から垂直転送路
への電荷移送ゲートを複数の相に分割して駆動可能な固
体撮像素子と、前記複数の相に対応して複数の電荷移送
ゲート駆動パルス(TGパルス)を前記固体撮像素子に
供給する駆動手段とを有する撮像装置であって、 前記駆動手段は、前記画素配列の全画素部からの一斉電
荷移送を行う場合に、少なくとも前記複数の電荷移送ゲ
ート駆動パルス(TGパルス)全ての立ち上がり同士お
よび立ち下がり同士の同時発生が生じないようなタイミ
ングで、前記複数の電荷移送ゲート駆動パルス(TGパ
ルス)を出力するように構成されていることを特徴とす
る撮像装置。
1. A solid-state imaging device capable of driving a charge transfer gate from an image section constituting a pixel array to a vertical transfer path by dividing the charge transfer gate into a plurality of phases, and a plurality of charge transfer gates corresponding to the plurality of phases. A driving unit that supplies a driving pulse (TG pulse) to the solid-state imaging device, wherein the driving unit is configured to perform at least the plurality of driving when simultaneously transferring charges from all pixel units in the pixel array. The plurality of charge transfer gate drive pulses (TG pulses) are output at timings such that the rise and fall of all the charge transfer gate drive pulses (TG pulses) do not occur simultaneously. An imaging device characterized by the above-mentioned.
【請求項2】前記駆動手段は、前記複数の電荷移送ゲー
ト駆動パルス(TGパルス)うちの少なくとも1つのT
Gパルスの立ち上がりと他のTGパルスの立ち下がりと
が同時発生するようなタイミングで、前記複数の電荷移
送ゲート駆動パルス(TGパルス)を出力することを特
徴とする請求項1記載の撮像装置。
2. The method according to claim 1, wherein the driving means includes at least one of the plurality of charge transfer gate driving pulses (TG pulses).
2. The imaging apparatus according to claim 1, wherein the plurality of charge transfer gate drive pulses (TG pulses) are output at timings such that a rise of a G pulse and a fall of another TG pulse occur simultaneously.
【請求項3】前記駆動手段は、前記複数の電荷移送ゲー
ト駆動パルス(TGパルス)のうちで同時にN個(N≧
2)のTGパルスの立ち上がりまたは立ち下がりが生じ
るタイミングでは、少なくともN−1個のTGパルスの
立ち下がりまたは立ち上がりがそれと同時に生じるよう
に、前記複数の電荷移送ゲート駆動パルス(TGパル
ス)を出力することを特徴とする請求項1記載の撮像装
置。
3. The driving means according to claim 2, wherein said driving means comprises a plurality of charge transfer gate driving pulses (TG pulses) simultaneously (N ≧ N).
At the timing at which the rising or falling of the TG pulse occurs in 2), the plurality of charge transfer gate drive pulses (TG pulses) are output so that at least the falling or rising of the N-1 TG pulses occur simultaneously. The imaging device according to claim 1, wherein:
JP2000295056A 2000-09-27 2000-09-27 Image pickup device Pending JP2002112116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000295056A JP2002112116A (en) 2000-09-27 2000-09-27 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000295056A JP2002112116A (en) 2000-09-27 2000-09-27 Image pickup device

Publications (1)

Publication Number Publication Date
JP2002112116A true JP2002112116A (en) 2002-04-12

Family

ID=18777549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000295056A Pending JP2002112116A (en) 2000-09-27 2000-09-27 Image pickup device

Country Status (1)

Country Link
JP (1) JP2002112116A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028645A (en) * 2006-07-20 2008-02-07 Fujifilm Corp Solid-state imaging device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028645A (en) * 2006-07-20 2008-02-07 Fujifilm Corp Solid-state imaging device and driving method thereof

Similar Documents

Publication Publication Date Title
JP4178608B2 (en) Solid-state imaging device
JPH11355663A (en) Method for driving solid-state image pickup element
CN100459666C (en) Solid state image sensing apparatus with enhanced sensitivity realized by improving linear characteristic of photodiode and its driving method
JP5058090B2 (en) Solid-state imaging device
JP2002209146A (en) Driving method for solid-state image sensing device
US5796432A (en) Method of and apparatus for solid state imaging device
US5153732A (en) Electronic still camera which reduces the influence of smear and dark current
JPH0414554B2 (en)
US20070285546A1 (en) Method of driving CCD type solid-state imaging device and solid-state imaging apparatus
JP2002112116A (en) Image pickup device
JP2660594B2 (en) Electronic still camera
JP3607866B2 (en) Imaging device
JP3878769B2 (en) Driving method of solid-state imaging device
US8134627B2 (en) Digital photographing apparatus and method of operating image pickup device
JP6019295B2 (en) Solid-state imaging device and camera system
JP2614129B2 (en) Electronic still camera
JP2002165139A (en) Imaging apparatus
JP2004200592A (en) Method of driving solid-state imaging device
EP0936809A2 (en) Image sensing apparatus and driving method thereof
JP2002027332A (en) Imaging device
JPH05336452A (en) Solid-state image pickup device
JPH10200819A (en) Solid-state image pickup device, and its driving method and camera
JP4783638B2 (en) Method for driving charge transfer device, solid-state imaging device
US5142136A (en) Method and system for driving a solid-state imaging device
JP2000224600A (en) Image pickup device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208