JP2002100784A - ショットキーバリアダイオードおよび半導体モジュール - Google Patents
ショットキーバリアダイオードおよび半導体モジュールInfo
- Publication number
- JP2002100784A JP2002100784A JP2000286935A JP2000286935A JP2002100784A JP 2002100784 A JP2002100784 A JP 2002100784A JP 2000286935 A JP2000286935 A JP 2000286935A JP 2000286935 A JP2000286935 A JP 2000286935A JP 2002100784 A JP2002100784 A JP 2002100784A
- Authority
- JP
- Japan
- Prior art keywords
- anode electrode
- schottky barrier
- type semiconductor
- barrier diode
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ショットキー界面の構造が変化しないダイオ
ード等を提供する。 【解決手段】 一方の面に凹凸が付されたアノード電極
と、アノード電極の他方の面の第１の領域に接合された
ｐ型半導体層と、アノード電極の他方の面の第２の領域
に接合されたｎ型半導体層と、カソード電極とを備えた
ショットキーバリアダイオードであって、アノード電極
の凸部分が、ｐ型半導体層の上に位置するよう配置され
ているショットキーバリアダイオード等を提供する。
ード等を提供する。 【解決手段】 一方の面に凹凸が付されたアノード電極
と、アノード電極の他方の面の第１の領域に接合された
ｐ型半導体層と、アノード電極の他方の面の第２の領域
に接合されたｎ型半導体層と、カソード電極とを備えた
ショットキーバリアダイオードであって、アノード電極
の凸部分が、ｐ型半導体層の上に位置するよう配置され
ているショットキーバリアダイオード等を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイオードの電極
構造に関する。
構造に関する。
【０００２】
【従来の技術】従来、珪素（Ｓｉ）を主材料とするＰｉ
Ｎダイオードが、還流ダイオード（ＦＷＤｉ（Free Whe
eling Diode））として使用されてきた。還流ダイオー
ドＦＷＤｉとは、負荷にインダクタンス成分のあるイン
バーター等の回路において、その回路に接続されたパワ
ーデバイスがターンオフ（開放）したときに負荷のイン
ダクタンスに蓄えられた電流エネルギーを循環または消
散させ、回路全体を保護する目的で回路に組み込まれた
ダイオードであり、転流ダイオードとも呼ばれる。スイ
ッチング回路等においても側路に使用される。ＰｉＮダ
イオードを還流ダイオードＦＷＤｉとして利用する理由
は、ＰｉＮダイオードはバイポーラ型のダイオードであ
り、順方向バイアスで大電流を通電させる場合に、伝導
度変調により電圧降下を低くできるからである。ところ
がＰｉＮダイオードを利用すると、順方向バイアス状態
から急峻に逆バイアス状態に至る過程で伝導度変調によ
りＰｉＮダイオードに残留したキャリアが逆回復電流と
して回路へ流れてしまう。Ｓｉを主材料とするＰｉＮダ
イオードでは残留するキャリアの寿命が長いため、多く
の残留キャリアが存在するからである。
Ｎダイオードが、還流ダイオード（ＦＷＤｉ（Free Whe
eling Diode））として使用されてきた。還流ダイオー
ドＦＷＤｉとは、負荷にインダクタンス成分のあるイン
バーター等の回路において、その回路に接続されたパワ
ーデバイスがターンオフ（開放）したときに負荷のイン
ダクタンスに蓄えられた電流エネルギーを循環または消
散させ、回路全体を保護する目的で回路に組み込まれた
ダイオードであり、転流ダイオードとも呼ばれる。スイ
ッチング回路等においても側路に使用される。ＰｉＮダ
イオードを還流ダイオードＦＷＤｉとして利用する理由
は、ＰｉＮダイオードはバイポーラ型のダイオードであ
り、順方向バイアスで大電流を通電させる場合に、伝導
度変調により電圧降下を低くできるからである。ところ
がＰｉＮダイオードを利用すると、順方向バイアス状態
から急峻に逆バイアス状態に至る過程で伝導度変調によ
りＰｉＮダイオードに残留したキャリアが逆回復電流と
して回路へ流れてしまう。Ｓｉを主材料とするＰｉＮダ
イオードでは残留するキャリアの寿命が長いため、多く
の残留キャリアが存在するからである。
【０００３】一方、Ｓｉを主材料とするショットキーバ
リアダイオード（ＳＢＤ）を還流ダイオード（ＦＷＤ
ｉ）として用いると、大きな逆回復電流が回路に流れる
という問題は生じない。ショットキーバリアダイオード
（ＳＢＤ）は、ユニポーラ型のダイオードであり、伝導
度変調によるキャリアをほとんど有しないからである。
このショットキーバリアダイオード（ＳＢＤ）とは、金
属と半導体とを接合させたダイオードをいい、接合点で
あるショットキー界面の電位障壁（ショットキーバリ
ア）を利用して整流性を持たせたダイオードである。
リアダイオード（ＳＢＤ）を還流ダイオード（ＦＷＤ
ｉ）として用いると、大きな逆回復電流が回路に流れる
という問題は生じない。ショットキーバリアダイオード
（ＳＢＤ）は、ユニポーラ型のダイオードであり、伝導
度変調によるキャリアをほとんど有しないからである。
このショットキーバリアダイオード（ＳＢＤ）とは、金
属と半導体とを接合させたダイオードをいい、接合点で
あるショットキー界面の電位障壁（ショットキーバリ
ア）を利用して整流性を持たせたダイオードである。
【０００４】
【発明が解決しようとする課題】しかし、このようなシ
ョットキーバリアダイオード（ＳＢＤ）を用いると、次
は新たな問題が生じる。まずショットキーバリアダイオ
ードの構成から簡単に説明する。図４は、従来のショッ
トキーバリアダイオード４０の断面図である。ショット
キーバリアダイオード４０は、外部導体（図示せず）と
接続される平坦な第１のアノード電極４１と、第１のア
ノード電極４１に隣接する第２のアノード電極４３と、
第２のアノード電極４３に接合する半導体層であるＳｉ
（珪素）のｎ型エピタキシャル層４４と、ｎ型Ｓｉ基板
４６と、外部導体（図示せず）と接続されるカソード電
極４７とを含む。このショットキーバリアダイオード４
０では、第２のアノード電極４３の下にさらにｐ型半導
体層４５が形成されている。これはいわゆる接合障壁制
御ショットキー構造（ＪＢＳ（Junction Barrier contr
olled Schottky）構造）と呼ばれる。
ョットキーバリアダイオード（ＳＢＤ）を用いると、次
は新たな問題が生じる。まずショットキーバリアダイオ
ードの構成から簡単に説明する。図４は、従来のショッ
トキーバリアダイオード４０の断面図である。ショット
キーバリアダイオード４０は、外部導体（図示せず）と
接続される平坦な第１のアノード電極４１と、第１のア
ノード電極４１に隣接する第２のアノード電極４３と、
第２のアノード電極４３に接合する半導体層であるＳｉ
（珪素）のｎ型エピタキシャル層４４と、ｎ型Ｓｉ基板
４６と、外部導体（図示せず）と接続されるカソード電
極４７とを含む。このショットキーバリアダイオード４
０では、第２のアノード電極４３の下にさらにｐ型半導
体層４５が形成されている。これはいわゆる接合障壁制
御ショットキー構造（ＪＢＳ（Junction Barrier contr
olled Schottky）構造）と呼ばれる。
【０００５】Ｓｉを主材料とするショットキーバリアダ
イオード（ＳＢＤ）４０の問題とは、絶縁破壊を起こす
電界強度が低いことである。これは、高耐圧にすること
が困難なことを意味する。逆回復電流が回路に流れな
い、高耐圧のショットキーバリアダイオード（ＳＢＤ）
を作製すると、通電時に大きな抵抗が生じるため、実用
的な範囲では耐圧２００Ｖ程度が限界である。
イオード（ＳＢＤ）４０の問題とは、絶縁破壊を起こす
電界強度が低いことである。これは、高耐圧にすること
が困難なことを意味する。逆回復電流が回路に流れな
い、高耐圧のショットキーバリアダイオード（ＳＢＤ）
を作製すると、通電時に大きな抵抗が生じるため、実用
的な範囲では耐圧２００Ｖ程度が限界である。
【０００６】また、従来のショットキーバリアダイオー
ド（ＳＢＤ）では、所望の電気的特性を発揮させること
ができないため、回路に利用可能な半導体モジュールに
搭載することが困難である。これは順方向に電流が流れ
る際の経路であるショットキー電極界面４８が、本来予
定されている電気的特性を得ることができないことに起
因する。例えば、第１のアノード電極４１と接続される
外部導体（図示せず）に埃等が付着し凹凸がある場合を
考えると、第１のアノード電極４１は平坦であるため、
外部導体と接続される際に第１のアノード電極４１の凸
部分がショットキー界面４８に局所的に強い圧力を加
え、ショットキー電極界面４８の電気的特性を劣化させ
てしまう。また外部導体と第１のアノード電極４１を超
音波によりワイヤボンディングする場合を考えると、シ
ョットキー界面４８に直接超音波が伝わりショットキー
界面４８の構造が変化することにより、その電気的特性
が変化する場合がある。
ド（ＳＢＤ）では、所望の電気的特性を発揮させること
ができないため、回路に利用可能な半導体モジュールに
搭載することが困難である。これは順方向に電流が流れ
る際の経路であるショットキー電極界面４８が、本来予
定されている電気的特性を得ることができないことに起
因する。例えば、第１のアノード電極４１と接続される
外部導体（図示せず）に埃等が付着し凹凸がある場合を
考えると、第１のアノード電極４１は平坦であるため、
外部導体と接続される際に第１のアノード電極４１の凸
部分がショットキー界面４８に局所的に強い圧力を加
え、ショットキー電極界面４８の電気的特性を劣化させ
てしまう。また外部導体と第１のアノード電極４１を超
音波によりワイヤボンディングする場合を考えると、シ
ョットキー界面４８に直接超音波が伝わりショットキー
界面４８の構造が変化することにより、その電気的特性
が変化する場合がある。
【０００７】本発明の目的は、ショットキー界面４８の
構造が変化しないダイオードを提供することである。こ
れにより、ダイオードは本来予定されている電気的特性
を得ることができる。さらなる本発明の目的は、絶縁破
壊電界強度が高く、逆回復電流が回路に流れないダイオ
ードおよび半導体モジュールを提供することである。
構造が変化しないダイオードを提供することである。こ
れにより、ダイオードは本来予定されている電気的特性
を得ることができる。さらなる本発明の目的は、絶縁破
壊電界強度が高く、逆回復電流が回路に流れないダイオ
ードおよび半導体モジュールを提供することである。
【０００８】
【課題を解決するための手段】本発明によるショットキ
ーバリアダイオードは、一方の面に凹凸が付されたアノ
ード電極と、前記アノード電極の他方の面の第１の領域
に接合されたｐ型半導体層と、前記アノード電極の他方
の面の第２の領域に接合されたｎ型半導体層と、カソー
ド電極とを備えたショットキーバリアダイオードであっ
て、前記アノード電極の凸部分が、前記ｐ型半導体層の
上に位置するよう配置されているショットキーバリアダ
イオードであり、これにより上記目的が達成される。
ーバリアダイオードは、一方の面に凹凸が付されたアノ
ード電極と、前記アノード電極の他方の面の第１の領域
に接合されたｐ型半導体層と、前記アノード電極の他方
の面の第２の領域に接合されたｎ型半導体層と、カソー
ド電極とを備えたショットキーバリアダイオードであっ
て、前記アノード電極の凸部分が、前記ｐ型半導体層の
上に位置するよう配置されているショットキーバリアダ
イオードであり、これにより上記目的が達成される。
【０００９】前記アノード電極の凸部分上部が平坦であ
る場合、前記平坦な凸部分上部の大きさは、前記ｐ型半
導体層の大きさ以下であってもよい。
る場合、前記平坦な凸部分上部の大きさは、前記ｐ型半
導体層の大きさ以下であってもよい。
【００１０】前記ｎ型半導体層は、炭化珪素ＳｉＣを主
材料として形成されてもよい。
材料として形成されてもよい。
【００１１】本発明による半導体モジュールは、回路の
スイッチングを行うスイッチング素子と、前記スイッチ
ング素子のスイッチング時に、回路に流れる電流から回
路を保護する還流ダイオードとを備えた半導体モジュー
ルであって、前記還流ダイオードは、請求項３に記載の
ショットキーバリアダイオードであり、これにより上記
目的が達成される。
スイッチングを行うスイッチング素子と、前記スイッチ
ング素子のスイッチング時に、回路に流れる電流から回
路を保護する還流ダイオードとを備えた半導体モジュー
ルであって、前記還流ダイオードは、請求項３に記載の
ショットキーバリアダイオードであり、これにより上記
目的が達成される。
【００１２】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態１および２を説明する。
発明の実施の形態１および２を説明する。
【００１３】（実施の形態１）図１は、本発明のショッ
トキーバリアダイオード（ＳＢＤ）１０と、圧接により
ショットキーバリアダイオード（ＳＢＤ）１０に接続さ
れた外部導体１２−１、１２−２の断面図である。ショ
ットキーバリアダイオード（ＳＢＤ）１０とは、金属と
半導体とを接合させたダイオードをいう。
トキーバリアダイオード（ＳＢＤ）１０と、圧接により
ショットキーバリアダイオード（ＳＢＤ）１０に接続さ
れた外部導体１２−１、１２−２の断面図である。ショ
ットキーバリアダイオード（ＳＢＤ）１０とは、金属と
半導体とを接合させたダイオードをいう。
【００１４】本実施の形態によるショットキーバリアダ
イオード（ＳＢＤ）１０の特徴は、外部導体１２−１に
接続するアノード電極１の厚さに凹凸を設け、アノード
電極１の凸部分２がｐ型半導体層５に、凹部分がｎ型半
導体層であるｎ型エピタキシャル層４に対応する（上下
の関係になる）よう配置したことである。ここで凹凸と
は、周囲の高さ方向の起伏の状態から相対的に定まる表
面の状態であって、例えば、ある領域の最も高い位置と
最も低い位置の中央値を基準値として、基準値よりも高
い部分を凸部分、基準値よりも低い部分を凹部分などと
定義することができる。このように配置したことによ
り、外部導体１２−１に凹凸が存在していてもその凸部
分がショットキー界面８に強い圧力を加えることはな
く、したがってショットキーバリアダイオード（ＳＢ
Ｄ）１０の本来の電気的特性を得ることができる。
イオード（ＳＢＤ）１０の特徴は、外部導体１２−１に
接続するアノード電極１の厚さに凹凸を設け、アノード
電極１の凸部分２がｐ型半導体層５に、凹部分がｎ型半
導体層であるｎ型エピタキシャル層４に対応する（上下
の関係になる）よう配置したことである。ここで凹凸と
は、周囲の高さ方向の起伏の状態から相対的に定まる表
面の状態であって、例えば、ある領域の最も高い位置と
最も低い位置の中央値を基準値として、基準値よりも高
い部分を凸部分、基準値よりも低い部分を凹部分などと
定義することができる。このように配置したことによ
り、外部導体１２−１に凹凸が存在していてもその凸部
分がショットキー界面８に強い圧力を加えることはな
く、したがってショットキーバリアダイオード（ＳＢ
Ｄ）１０の本来の電気的特性を得ることができる。
【００１５】本発明によるショットキーバリアダイオー
ド（ＳＢＤ）１０を詳しく説明する。ショットキーバリ
アダイオード（ＳＢＤ）１０は、少なくとも第１のアノ
ード電極１と、第２のアノード電極３と、ｎ型エピタキ
シャル層４と、ｐ型半導体層５と、ｎ型半導体基板６
と、カソード電極７とから構成されている。
ド（ＳＢＤ）１０を詳しく説明する。ショットキーバリ
アダイオード（ＳＢＤ）１０は、少なくとも第１のアノ
ード電極１と、第２のアノード電極３と、ｎ型エピタキ
シャル層４と、ｐ型半導体層５と、ｎ型半導体基板６
と、カソード電極７とから構成されている。
【００１６】各構成要素を説明すると、第１のアノード
電極１は、ショットキーバリアダイオード（ＳＢＤ）１
０と外部導体１２−１との接続を確保するための電極で
ある。第１のアノード電極１は、その一方の側で外部導
体１２−１と接続し、他方の側では第２のアノード電極
３と接合している。第１のアノード電極１が外部導体１
２−１と接続する側の厚さには、凹凸が設けられてい
る。このアノード電極１の凸部分２が外部導体１２−１
と電気的な接続を確保するのに利用される。図１によれ
ば、第１のアノード電極１に付された凹凸の凸部分２お
よび凹部分は、いずれも直角の輪郭を有するように記載
されているが、必ずしも直角に限られない。凹凸であれ
ばその形状は問わない。
電極１は、ショットキーバリアダイオード（ＳＢＤ）１
０と外部導体１２−１との接続を確保するための電極で
ある。第１のアノード電極１は、その一方の側で外部導
体１２−１と接続し、他方の側では第２のアノード電極
３と接合している。第１のアノード電極１が外部導体１
２−１と接続する側の厚さには、凹凸が設けられてい
る。このアノード電極１の凸部分２が外部導体１２−１
と電気的な接続を確保するのに利用される。図１によれ
ば、第１のアノード電極１に付された凹凸の凸部分２お
よび凹部分は、いずれも直角の輪郭を有するように記載
されているが、必ずしも直角に限られない。凹凸であれ
ばその形状は問わない。
【００１７】次に第２のアノード電極３は、平坦な板状
の電極であり、一方の面は第１のアノード電極１と接合
し、他方の面はｎ型エピタキシャル層４およびｐ型半導
体層５と接合する。他方の面は、ｎ型エピタキシャル層
４と接合する領域と、ｐ型半導体層５と接合する領域と
に分けることができる。本実施の形態では、単に「アノ
ード電極」と言及するときは第１のアノード電極１およ
び第２のアノード電極３のいずれをも指すとする。な
お、第２のアノード電極３を省略して、第１のアノード
電極１の他方の側をｎ型エピタキシャル層４およびｐ型
半導体層５と接合するよう構成してもよい。
の電極であり、一方の面は第１のアノード電極１と接合
し、他方の面はｎ型エピタキシャル層４およびｐ型半導
体層５と接合する。他方の面は、ｎ型エピタキシャル層
４と接合する領域と、ｐ型半導体層５と接合する領域と
に分けることができる。本実施の形態では、単に「アノ
ード電極」と言及するときは第１のアノード電極１およ
び第２のアノード電極３のいずれをも指すとする。な
お、第２のアノード電極３を省略して、第１のアノード
電極１の他方の側をｎ型エピタキシャル層４およびｐ型
半導体層５と接合するよう構成してもよい。
【００１８】続いて、ｎ型エピタキシャル層４は、例え
ばＳｉ等を主材料として形成された低濃度の半導体層で
ある。上述のように、ショットキーバリアダイオード
（ＳＢＤ）１０は金属と半導体とを接合させたダイオー
ドであるところ、アノード電極が「金属」に、ｎ型エピ
タキシャル層４が「半導体」に相当する。アノード電極
とｎ型エピタキシャル層４との接合面は、ショットキー
界面８と呼ばれる。ｎ型エピタキシャル層４は、他方で
ｎ型半導体基板６と接合している。
ばＳｉ等を主材料として形成された低濃度の半導体層で
ある。上述のように、ショットキーバリアダイオード
（ＳＢＤ）１０は金属と半導体とを接合させたダイオー
ドであるところ、アノード電極が「金属」に、ｎ型エピ
タキシャル層４が「半導体」に相当する。アノード電極
とｎ型エピタキシャル層４との接合面は、ショットキー
界面８と呼ばれる。ｎ型エピタキシャル層４は、他方で
ｎ型半導体基板６と接合している。
【００１９】ｐ型半導体層５は、例えばＳｉを主材料と
したｐ型半導体層である。ｐ型半導体層５は第２のアノ
ード電極３の下に形成されており、その接合面もまた、
ショットキー界面９と呼ばれる。このｐ型半導体層５
は、ショットキー界面８での電界の増大を防止するため
に設けられている。すなわちｐ型半導体層５によれば、
逆バイアス時には、ショットキー界面８のｎ型エピタキ
シャル層４側の電界強度を減少させリーク電流を減らす
ことができる。
したｐ型半導体層である。ｐ型半導体層５は第２のアノ
ード電極３の下に形成されており、その接合面もまた、
ショットキー界面９と呼ばれる。このｐ型半導体層５
は、ショットキー界面８での電界の増大を防止するため
に設けられている。すなわちｐ型半導体層５によれば、
逆バイアス時には、ショットキー界面８のｎ型エピタキ
シャル層４側の電界強度を減少させリーク電流を減らす
ことができる。
【００２０】ｎ型半導体基板６は、高濃度の材料、例え
ばＳｉを主材料としたｎ型半導体基板である。ｎ型半導
体基板６は、一方でｎ型エピタキシャル層４と接合し、
他方でカソード電極７と接合している。
ばＳｉを主材料としたｎ型半導体基板である。ｎ型半導
体基板６は、一方でｎ型エピタキシャル層４と接合し、
他方でカソード電極７と接合している。
【００２１】カソード電極７は、ショットキーバリアダ
イオード（ＳＢＤ）１０と外部導体１２−２との接続を
確保するための電極である。カソード電極７は、その一
方の側で外部導体１２−２と接続し、他方の側ではｎ型
半導体基板６と接合している。
イオード（ＳＢＤ）１０と外部導体１２−２との接続を
確保するための電極である。カソード電極７は、その一
方の側で外部導体１２−２と接続し、他方の側ではｎ型
半導体基板６と接合している。
【００２２】以上のように構成されたショットキーバリ
アダイオード（ＳＢＤ）１０内を流れる電流は、アノー
ド電極からショットキー界面８、ｎ型エピタキシャル層
４およびｎ型半導体基板６を介してカソード電極７へ至
る。
アダイオード（ＳＢＤ）１０内を流れる電流は、アノー
ド電極からショットキー界面８、ｎ型エピタキシャル層
４およびｎ型半導体基板６を介してカソード電極７へ至
る。
【００２３】上述のように、ｐ型半導体層５が第２のア
ノード電極３の下に形成されている構造は、接合障壁制
御ショットキー構造（ＪＢＳ（Junction Barrier contr
olled Schottky）構造）と呼ばれている。上記ｐ型半導
体層５の説明において言及したように、ＪＢＳ構造では
ｐ型半導体層５は逆方向バイアス時のショットキーバリ
アダイオード（ＳＢＤ）１０の特性に深い関連がある。
一方ＪＢＳ構造を有するショットキーバリアダイオード
（ＳＢＤ）１０では、ショットキー界面８が電流制御の
基本的な役割を担っている。順方向バイアス時には、シ
ョットキー界面８を通って電流が流れるからである。文
献（「Rhoderick,E.H. And Williams,R.H. 著Metal Sem
iconductor Contacts, 2nd edition, Chap. 1, Oxford
University Press (1988)」）に記載されているよう
に、ショットキーバリアダイオード（ＳＢＤ）１０の電
気的特性は、ショットキー界面８の構造に鋭敏に依存す
る。したがって、ショットキーバリアダイオード（ＳＢ
Ｄ）１０に電極を接続する等の場合には、ショットキー
界面８の構造を変化させないよう留意する必要がある。
ノード電極３の下に形成されている構造は、接合障壁制
御ショットキー構造（ＪＢＳ（Junction Barrier contr
olled Schottky）構造）と呼ばれている。上記ｐ型半導
体層５の説明において言及したように、ＪＢＳ構造では
ｐ型半導体層５は逆方向バイアス時のショットキーバリ
アダイオード（ＳＢＤ）１０の特性に深い関連がある。
一方ＪＢＳ構造を有するショットキーバリアダイオード
（ＳＢＤ）１０では、ショットキー界面８が電流制御の
基本的な役割を担っている。順方向バイアス時には、シ
ョットキー界面８を通って電流が流れるからである。文
献（「Rhoderick,E.H. And Williams,R.H. 著Metal Sem
iconductor Contacts, 2nd edition, Chap. 1, Oxford
University Press (1988)」）に記載されているよう
に、ショットキーバリアダイオード（ＳＢＤ）１０の電
気的特性は、ショットキー界面８の構造に鋭敏に依存す
る。したがって、ショットキーバリアダイオード（ＳＢ
Ｄ）１０に電極を接続する等の場合には、ショットキー
界面８の構造を変化させないよう留意する必要がある。
【００２４】そこで、第１のアノード電極１の凸部分２
がｐ型半導体層５の上部（第１のアノード電極１の電極
面に垂直な方向）に位置するように配置する。換言すれ
ば、第１のアノード電極１の凹部分がｎ型エピタキシャ
ル層４のショットキー界面８の上（外部導体１２−１
側）に位置するように配置する。このとき、アノード電
極の凸部分２の上部が平坦であって、第１のアノード電
極１の凸部分２の幅をＷａ、ｐ型半導体層５の幅をＷｐ
とすると、Ｗａ≦Ｗｐである。この条件を満たす限り、
凸部分２に埃等による圧力が加えられてもショットキー
界面８の構造に影響を与えないからである。凸部分２の
上部が平坦でない場合には上述のようにして所定の基準
値を求め、その基準値よりも高い部分を凸部分、基準値
よりも低い部分を凹部分などと定義して、凸部分２の幅
およびｐ型半導体層５の幅を定めてもよい。なお、図１
は断面図であることから、「幅」という語は「大きさ」
である言い換えることができる。したがって、第１のア
ノード電極１の凸部分２の大きさが、ｐ型半導体層５の
大きさ以下であるということができる。
がｐ型半導体層５の上部（第１のアノード電極１の電極
面に垂直な方向）に位置するように配置する。換言すれ
ば、第１のアノード電極１の凹部分がｎ型エピタキシャ
ル層４のショットキー界面８の上（外部導体１２−１
側）に位置するように配置する。このとき、アノード電
極の凸部分２の上部が平坦であって、第１のアノード電
極１の凸部分２の幅をＷａ、ｐ型半導体層５の幅をＷｐ
とすると、Ｗａ≦Ｗｐである。この条件を満たす限り、
凸部分２に埃等による圧力が加えられてもショットキー
界面８の構造に影響を与えないからである。凸部分２の
上部が平坦でない場合には上述のようにして所定の基準
値を求め、その基準値よりも高い部分を凸部分、基準値
よりも低い部分を凹部分などと定義して、凸部分２の幅
およびｐ型半導体層５の幅を定めてもよい。なお、図１
は断面図であることから、「幅」という語は「大きさ」
である言い換えることができる。したがって、第１のア
ノード電極１の凸部分２の大きさが、ｐ型半導体層５の
大きさ以下であるということができる。
【００２５】このような電極構造は、以下のような製造
プロセスで実現される。まず、ｐ型半導体層５の形成ま
でのプロセスは、蒸着、結晶成長、イオン注入等の周知
の技術を利用して行われるのでその詳細な説明は省略す
る。図５は、製造過程にあるショットキーバリアダイオ
ード（ＳＢＤ）１０（図１）を示す。ｐ型半導体層５
（図１）が形成されると、第２のアノード電極３（図
１）を形成に際して、Ｓｉウェハー５２上のダイオード
素子領域５４外にアラインメントマーカ５６が形成され
る。アラインメントマーカ５６は、ｐ型半導体層５（図
１）の形状と、第１のアノード電極１（図１）の形状の
位置合わせのために用いられる。
プロセスで実現される。まず、ｐ型半導体層５の形成ま
でのプロセスは、蒸着、結晶成長、イオン注入等の周知
の技術を利用して行われるのでその詳細な説明は省略す
る。図５は、製造過程にあるショットキーバリアダイオ
ード（ＳＢＤ）１０（図１）を示す。ｐ型半導体層５
（図１）が形成されると、第２のアノード電極３（図
１）を形成に際して、Ｓｉウェハー５２上のダイオード
素子領域５４外にアラインメントマーカ５６が形成され
る。アラインメントマーカ５６は、ｐ型半導体層５（図
１）の形状と、第１のアノード電極１（図１）の形状の
位置合わせのために用いられる。
【００２６】具体的に説明すると、第２のアノード電極
３（図１）を形成する前に、フォトレジストをＳｉウェ
ハー５２上にスピンコートでコーティングし、顕微鏡等
により第２のアノード電極３（図１）用のマスクをｐ型
半導体層５（図１）の形状に合わせて露光し、現像す
る。第２のアノード電極３（図１）用のマスクには、ア
ラインメントマーカ５６のパターンが施されている。現
像が終了すると、電子ビーム蒸着等により、パターニン
グされたフォトレジスト上に第２のアノード電極３（図
１）用の金属（例えば、Ａｌ）を蒸着させ、続いて第１
のアノード電極１（図１）用金属（例えば、Ａｌ）を第
２のアノード電極３（図１）用金属の上に蒸着する。そ
してフォトレジストを有機溶剤等で除去することによ
り、ｐ型半導体層５（図１）上に、第２のアノード電極
３（図１）と、凸部分２（図１）がまだ存在しない第１
のアノード電極１（図１）が形成される。このとき、ア
ラインメントマーカ５６もダイオード素子領域５４外に
形成されている。アラインメントマーカ５６とｐ型半導
体層５（図１）の形状の相対位置は確定しているので、
第１のアノード電極１（図１）に凸部分２（図１）を与
えるためのマスクパターンをその相対位置に対応するよ
うに作製する。これにより、第１のアノード電極１の凸
部分２（図１）のパターンと、ｐ型半導体層５（図１）
の形状のパターンとを合わせることができる。
３（図１）を形成する前に、フォトレジストをＳｉウェ
ハー５２上にスピンコートでコーティングし、顕微鏡等
により第２のアノード電極３（図１）用のマスクをｐ型
半導体層５（図１）の形状に合わせて露光し、現像す
る。第２のアノード電極３（図１）用のマスクには、ア
ラインメントマーカ５６のパターンが施されている。現
像が終了すると、電子ビーム蒸着等により、パターニン
グされたフォトレジスト上に第２のアノード電極３（図
１）用の金属（例えば、Ａｌ）を蒸着させ、続いて第１
のアノード電極１（図１）用金属（例えば、Ａｌ）を第
２のアノード電極３（図１）用金属の上に蒸着する。そ
してフォトレジストを有機溶剤等で除去することによ
り、ｐ型半導体層５（図１）上に、第２のアノード電極
３（図１）と、凸部分２（図１）がまだ存在しない第１
のアノード電極１（図１）が形成される。このとき、ア
ラインメントマーカ５６もダイオード素子領域５４外に
形成されている。アラインメントマーカ５６とｐ型半導
体層５（図１）の形状の相対位置は確定しているので、
第１のアノード電極１（図１）に凸部分２（図１）を与
えるためのマスクパターンをその相対位置に対応するよ
うに作製する。これにより、第１のアノード電極１の凸
部分２（図１）のパターンと、ｐ型半導体層５（図１）
の形状のパターンとを合わせることができる。
【００２７】再びフォトレジストをＳｉウェハー５２上
にスピンコートでコーティングし、顕微鏡等により凸部
分２（図１）を第１のアノード電極１（図１）に与える
ためのマスクをアラインメントマーカ５６に合わせ、露
光し、現像する。その後電子ビーム蒸着等で、パターニ
ングされたフォトレジスト上に第１のアノード電極１
（図１）用の金属を蒸着する。このフォトレジストを除
去すれば、凸部分２（図１）を有する第１のアノード電
極１（図１）が形成されている。なお、蒸着時間を変え
ることにより、凸部分２（図１）の高さを変化させるこ
とができる。凸部分２（図２）が外部導体１２−１（図
１）に圧接される際には、圧力により凸部分２（図２）
は多少変形するが、その程度は微小であることから変形
は無視でき、凸部分２（図２）は十分な強度を有する。
にスピンコートでコーティングし、顕微鏡等により凸部
分２（図１）を第１のアノード電極１（図１）に与える
ためのマスクをアラインメントマーカ５６に合わせ、露
光し、現像する。その後電子ビーム蒸着等で、パターニ
ングされたフォトレジスト上に第１のアノード電極１
（図１）用の金属を蒸着する。このフォトレジストを除
去すれば、凸部分２（図１）を有する第１のアノード電
極１（図１）が形成されている。なお、蒸着時間を変え
ることにより、凸部分２（図１）の高さを変化させるこ
とができる。凸部分２（図２）が外部導体１２−１（図
１）に圧接される際には、圧力により凸部分２（図２）
は多少変形するが、その程度は微小であることから変形
は無視でき、凸部分２（図２）は十分な強度を有する。
【００２８】再び図１を参照して、このような構造によ
れば、仮に外部導体１２−１に埃等が付着し凹凸が生じ
ても外部導体接続時にショットキー界面８の構造を変化
させることはない。その理由は、埃等による外部導体１
２−１の凸部分が第１のアノード電極１の凹部分に対峙
する場合には、外部導体１２−１の凸部分が第１のアノ
ード電極１の凹部分にはまり込むため、外部導体１２−
１の凸部分がショットキー界面８に強い圧力を加えるこ
とはないからである。このとき外部導体２２−１の底面
が第１のアノード電極１の凹部に接触しないようにす
る。超音波によりボンディングを行う場合には、超音波
は第１のアノード電極１の凸部分を伝わるので、ショッ
トキー界面８に局所的に強い圧力を加えることなくボン
ディングできる。一方、外部導体１２−１の凸部分が第
１のアノード電極１の凸部分に接触する場合には、ショ
ットキー界面９の構造は電流の制御に影響を与えること
はないので外部導体１２−１の凸部分がショットキー界
面９に強い圧力を加えても問題はない。その場合には少
なくとも第２のアノード電極３とｐ型半導体層５とが電
気的に接続されてさえいればよいからである。なお上述
のようにＷａ≦Ｗｐでない場合であっても、ＷａとＷｐ
との差が十分小さければ従来のようにショットキー界面
８に強い圧力はかからないので、ショットキー界面８の
構造を変化させることなくショットキーバリアダイオー
ド（ＳＢＤ）１０を製造できる。
れば、仮に外部導体１２−１に埃等が付着し凹凸が生じ
ても外部導体接続時にショットキー界面８の構造を変化
させることはない。その理由は、埃等による外部導体１
２−１の凸部分が第１のアノード電極１の凹部分に対峙
する場合には、外部導体１２−１の凸部分が第１のアノ
ード電極１の凹部分にはまり込むため、外部導体１２−
１の凸部分がショットキー界面８に強い圧力を加えるこ
とはないからである。このとき外部導体２２−１の底面
が第１のアノード電極１の凹部に接触しないようにす
る。超音波によりボンディングを行う場合には、超音波
は第１のアノード電極１の凸部分を伝わるので、ショッ
トキー界面８に局所的に強い圧力を加えることなくボン
ディングできる。一方、外部導体１２−１の凸部分が第
１のアノード電極１の凸部分に接触する場合には、ショ
ットキー界面９の構造は電流の制御に影響を与えること
はないので外部導体１２−１の凸部分がショットキー界
面９に強い圧力を加えても問題はない。その場合には少
なくとも第２のアノード電極３とｐ型半導体層５とが電
気的に接続されてさえいればよいからである。なお上述
のようにＷａ≦Ｗｐでない場合であっても、ＷａとＷｐ
との差が十分小さければ従来のようにショットキー界面
８に強い圧力はかからないので、ショットキー界面８の
構造を変化させることなくショットキーバリアダイオー
ド（ＳＢＤ）１０を製造できる。
【００２９】以上のようにＪＢＳ構造を持つショットキ
ーバリアダイオード（ＳＢＤ）１０において、第１のア
ノード電極１の、ｐ型半導体層５に対応する部分の厚さ
をｎ型エピタキシャル層４に対応する部分の厚さより厚
くすることにより、ショットキーバリアダイオード（Ｓ
ＢＤ）１０を外部導体１２−１および１２−２と接続し
てもショットキーバリアダイオード（ＳＢＤ）１０の持
つ本来の電気特性を得ることができ、製品の作製工程時
の歩留まりを向上できる。なお、これまでの説明はショ
ットキーバリアダイオード（ＳＢＤ）１０の構造に関す
る第１の特徴の説明であるから、いうまでもなくｐ型半
導体層５、ｎ型エピタキシャル層４およびｎ型基板６が
Ｓｉではない、他の周知の材料から形成されている場合
でも上述した効果が得られる。
ーバリアダイオード（ＳＢＤ）１０において、第１のア
ノード電極１の、ｐ型半導体層５に対応する部分の厚さ
をｎ型エピタキシャル層４に対応する部分の厚さより厚
くすることにより、ショットキーバリアダイオード（Ｓ
ＢＤ）１０を外部導体１２−１および１２−２と接続し
てもショットキーバリアダイオード（ＳＢＤ）１０の持
つ本来の電気特性を得ることができ、製品の作製工程時
の歩留まりを向上できる。なお、これまでの説明はショ
ットキーバリアダイオード（ＳＢＤ）１０の構造に関す
る第１の特徴の説明であるから、いうまでもなくｐ型半
導体層５、ｎ型エピタキシャル層４およびｎ型基板６が
Ｓｉではない、他の周知の材料から形成されている場合
でも上述した効果が得られる。
【００３０】（実施の形態２）続いて本発明の実施の形
態２を説明する。実施の形態２の特徴は、実施の形態１
のショットキーバリアダイオード（ＳＢＤ）１０におい
て、ｎ型エピタキシャル層４を炭化珪素（ＳｉＣ）を主
材料としたｎ型ＳｉＣ半導体層としたことである。Ｓｉ
Ｃを用いたことによりＳｉの約１０倍の絶縁破壊電界強
度が得られ、同時に、実施の形態１で説明した構造のシ
ョットキーバリアダイオード（ＳＢＤ）１０を利用する
ことにより、ショットキー界面８が安定で、かつ半導体
モジュールに搭載し所望の電気的特性を発揮できる。
態２を説明する。実施の形態２の特徴は、実施の形態１
のショットキーバリアダイオード（ＳＢＤ）１０におい
て、ｎ型エピタキシャル層４を炭化珪素（ＳｉＣ）を主
材料としたｎ型ＳｉＣ半導体層としたことである。Ｓｉ
Ｃを用いたことによりＳｉの約１０倍の絶縁破壊電界強
度が得られ、同時に、実施の形態１で説明した構造のシ
ョットキーバリアダイオード（ＳＢＤ）１０を利用する
ことにより、ショットキー界面８が安定で、かつ半導体
モジュールに搭載し所望の電気的特性を発揮できる。
【００３１】ショットキーバリアダイオード（ＳＢＤ）
１０を適用した半導体モジュールの例を説明する。図２
は、ショットキーバリアダイオード（ＳＢＤ）１０を搭
載した圧接型半導体モジュール２０の断面図である。圧
接型半導体モジュール２０は、ショットキーバリアダイ
オード（ＳＢＤ）１０と、スイッチング素子２３と、シ
ョットキーバリアダイオード（ＳＢＤ）１０およびスイ
ッチング素子２３を狭持する外部導体２２−１および２
２−２と、これらの構成要素を固定して一体化する絶縁
モジュール筐体２６−１および２６−２とを含む。
１０を適用した半導体モジュールの例を説明する。図２
は、ショットキーバリアダイオード（ＳＢＤ）１０を搭
載した圧接型半導体モジュール２０の断面図である。圧
接型半導体モジュール２０は、ショットキーバリアダイ
オード（ＳＢＤ）１０と、スイッチング素子２３と、シ
ョットキーバリアダイオード（ＳＢＤ）１０およびスイ
ッチング素子２３を狭持する外部導体２２−１および２
２−２と、これらの構成要素を固定して一体化する絶縁
モジュール筐体２６−１および２６−２とを含む。
【００３２】ショットキーバリアダイオード（ＳＢＤ）
１０は、実施の形態１のショットキーバリアダイオード
であり、ｎ型エピタキシャル層４（図１）だけでなくｐ
型半導体層５（図１）およびｎ型基板６（図１）も、Ｓ
ｉＣを主材料として形成されている。これは現在の技術
で作製が容易だからであるが、他の適当な方法によりｐ
型半導体層５（図１）およびｎ型基板６（図１）を別の
材料により形成してもよい。
１０は、実施の形態１のショットキーバリアダイオード
であり、ｎ型エピタキシャル層４（図１）だけでなくｐ
型半導体層５（図１）およびｎ型基板６（図１）も、Ｓ
ｉＣを主材料として形成されている。これは現在の技術
で作製が容易だからであるが、他の適当な方法によりｐ
型半導体層５（図１）およびｎ型基板６（図１）を別の
材料により形成してもよい。
【００３３】外部導体２２−１および２２−２は、ショ
ットキーバリアダイオード（ＳＢＤ）１０に圧接されて
おり、外部導体１２−１および１２−２（図１）に対応
する。スイッチング素子２３は、例えばＩＧＢＴ（Insu
lated Gate Bipolar Transistor）、またはＭＯＳＦＥ
Ｔ（Metal Oxide Semiconductor Field Effect Transis
tor）等、回路のスイッチングを行う半導体スイッチン
グ素子である。図２には、１つのショットキーバリアダ
イオード（ＳＢＤ）１０と１つのスイッチング素子２３
が示されているが、それぞれ複数個であってもよい。
ットキーバリアダイオード（ＳＢＤ）１０に圧接されて
おり、外部導体１２−１および１２−２（図１）に対応
する。スイッチング素子２３は、例えばＩＧＢＴ（Insu
lated Gate Bipolar Transistor）、またはＭＯＳＦＥ
Ｔ（Metal Oxide Semiconductor Field Effect Transis
tor）等、回路のスイッチングを行う半導体スイッチン
グ素子である。図２には、１つのショットキーバリアダ
イオード（ＳＢＤ）１０と１つのスイッチング素子２３
が示されているが、それぞれ複数個であってもよい。
【００３４】図３の回路図を参照して、圧接型半導体モ
ジュール２０を説明する。図３は、圧接型半導体モジュ
ール２０の回路図である。図１および図２と同じ構成要
素には同じ参照番号を付している。圧接型半導体モジュ
ール２０では、ショットキーバリアダイオード（ＳＢ
Ｄ）１０とスイッチング素子２３とは逆並列に接続され
ている。図１を参照して説明したように、電流は、ショ
ットキーバリアダイオード（ＳＢＤ）１０内を外部導体
２２−１側の第１のアノード電極１からカソード電極７
へと流れる。一方、スイッチング素子２３が例えばＩＧ
ＢＴとすると、電極２４−１がコレクタ電極、電極２４
−２がエミッタ電極、電極２４−３がゲート電極となる
よう構成されている。このようにショットキーバリアダ
イオード（ＳＢＤ）１０とスイッチング素子２３とが逆
並列に接続されていることにより、ショットキーバリア
ダイオード（ＳＢＤ）１０は還流ダイオードＦＷＤｉと
して機能する。
ジュール２０を説明する。図３は、圧接型半導体モジュ
ール２０の回路図である。図１および図２と同じ構成要
素には同じ参照番号を付している。圧接型半導体モジュ
ール２０では、ショットキーバリアダイオード（ＳＢ
Ｄ）１０とスイッチング素子２３とは逆並列に接続され
ている。図１を参照して説明したように、電流は、ショ
ットキーバリアダイオード（ＳＢＤ）１０内を外部導体
２２−１側の第１のアノード電極１からカソード電極７
へと流れる。一方、スイッチング素子２３が例えばＩＧ
ＢＴとすると、電極２４−１がコレクタ電極、電極２４
−２がエミッタ電極、電極２４−３がゲート電極となる
よう構成されている。このようにショットキーバリアダ
イオード（ＳＢＤ）１０とスイッチング素子２３とが逆
並列に接続されていることにより、ショットキーバリア
ダイオード（ＳＢＤ）１０は還流ダイオードＦＷＤｉと
して機能する。
【００３５】このように、ＳｉＣを主材料としたｎ型エ
ピタキシャル層４（図１）を形成することにより、高い
絶縁破壊電界強度を持ち、かつ高耐圧なショットキーバ
リアダイオード（ＳＢＤ）１０およびそれを利用した半
導体モジュール２０を得ることができる。また、このよ
うなショットキーバリアダイオード（ＳＢＤ）１０を還
流ダイオードＦＷＤｉとして回路に組み込むことによ
り、逆回復電流およびそれにより生じていたエネルギー
損失を激減できる。さらに、スイッチング素子２３がオ
ンする時（スイッチング時）にその素子に流れる電流に
逆回復電流が重畳しないので、過電流から素子破壊の危
険性も大きく減らすことができる。また、圧接型半導体
モジュール２０はショットキーバリアダイオード（ＳＢ
Ｄ）１０を組み込んでいることから、当然に上述した実
施の形態１に基づく効果を得ることもできる。
ピタキシャル層４（図１）を形成することにより、高い
絶縁破壊電界強度を持ち、かつ高耐圧なショットキーバ
リアダイオード（ＳＢＤ）１０およびそれを利用した半
導体モジュール２０を得ることができる。また、このよ
うなショットキーバリアダイオード（ＳＢＤ）１０を還
流ダイオードＦＷＤｉとして回路に組み込むことによ
り、逆回復電流およびそれにより生じていたエネルギー
損失を激減できる。さらに、スイッチング素子２３がオ
ンする時（スイッチング時）にその素子に流れる電流に
逆回復電流が重畳しないので、過電流から素子破壊の危
険性も大きく減らすことができる。また、圧接型半導体
モジュール２０はショットキーバリアダイオード（ＳＢ
Ｄ）１０を組み込んでいることから、当然に上述した実
施の形態１に基づく効果を得ることもできる。
【００３６】
【発明の効果】本発明によれば、アノード電極の一方の
面に凹凸を設け、その凸部分がｐ型半導体層の上に、凹
部分がｎ型エピタキシャル層の上に位置するよう配置し
た。これにより、外部導体に凹凸が存在していてもその
凸部分がショットキー界面８（図１）に強い圧力を加え
ることはなく、したがってショットキー界面８（図１）
の構造が変化しない、意図した電気的特性を有するショ
ットキーバリアダイオード（ＳＢＤ）を得ることができ
る。
面に凹凸を設け、その凸部分がｐ型半導体層の上に、凹
部分がｎ型エピタキシャル層の上に位置するよう配置し
た。これにより、外部導体に凹凸が存在していてもその
凸部分がショットキー界面８（図１）に強い圧力を加え
ることはなく、したがってショットキー界面８（図１）
の構造が変化しない、意図した電気的特性を有するショ
ットキーバリアダイオード（ＳＢＤ）を得ることができ
る。
【００３７】また、アノード電極の凸部分上部が平坦で
ある場合、平坦な部分の大きさは、ｐ型半導体層の大き
さ以下であるようにすればよい。これにより、超音波に
よるワイヤボンディングを用いる場合にも、超音波はア
ノード電極の凸部分のみを伝わるので、ショットキー界
面８（図１）に局所的に強い圧力を加えることなく接触
させることができる。また製品の作製工程時の歩留まり
を向上できる。
ある場合、平坦な部分の大きさは、ｐ型半導体層の大き
さ以下であるようにすればよい。これにより、超音波に
よるワイヤボンディングを用いる場合にも、超音波はア
ノード電極の凸部分のみを伝わるので、ショットキー界
面８（図１）に局所的に強い圧力を加えることなく接触
させることができる。また製品の作製工程時の歩留まり
を向上できる。
【００３８】本発明によれば、ｎ型半導体層を炭化珪素
ＳｉＣを主材料として形成することにより、高い絶縁破
壊電界強度を持ち、かつ高耐圧なショットキーバリアダ
イオード（ＳＢＤ）を得ることができる。
ＳｉＣを主材料として形成することにより、高い絶縁破
壊電界強度を持ち、かつ高耐圧なショットキーバリアダ
イオード（ＳＢＤ）を得ることができる。
【００３９】さらに本発明によれば、このようなショッ
トキーバリアダイオード（ＳＢＤ）を還流ダイオードＦ
ＷＤｉとして回路に組み込むことにより、逆回復電流お
よびそれにより生じていたエネルギー損失を激減でき
る。また過電流から素子破壊の危険性も大きく減らすこ
とができる。
トキーバリアダイオード（ＳＢＤ）を還流ダイオードＦ
ＷＤｉとして回路に組み込むことにより、逆回復電流お
よびそれにより生じていたエネルギー損失を激減でき
る。また過電流から素子破壊の危険性も大きく減らすこ
とができる。
【図１】 本発明のショットキーバリアダイオード（Ｓ
ＢＤ）と、圧接によりショットキーバリアダイオード
（ＳＢＤ）に接続された外部導体の断面図である。
ＢＤ）と、圧接によりショットキーバリアダイオード
（ＳＢＤ）に接続された外部導体の断面図である。
【図２】 ショットキーバリアダイオード（ＳＢＤ）を
搭載した圧接型半導体モジュールの断面図である。
搭載した圧接型半導体モジュールの断面図である。
【図３】 圧接型半導体モジュールの回路図である。
【図４】 従来のショットキーバリアダイオードの断面
図である。
図である。
【図５】 製造過程にあるショットキーバリアダイオー
ド（ＳＢＤ）を示す図である。
ド（ＳＢＤ）を示す図である。
１ 第１のアノード電極、 ２ 凸部分、 ３ 第２の
アノード電極、 ４ｎ型エピタキシャル層、 ５ ｐ型
ＳｉＣ半導体層、 ６ ｎ型ＳｉＣ基板、７ カソード
電極、 ８ ショットキー界面、 ９ ショットキー界
面、 １０ショットキーバリアダイオード（ＳＢＤ）、
２２−１および２２−２ 外部導体
アノード電極、 ４ｎ型エピタキシャル層、 ５ ｐ型
ＳｉＣ半導体層、 ６ ｎ型ＳｉＣ基板、７ カソード
電極、 ８ ショットキー界面、 ９ ショットキー界
面、 １０ショットキーバリアダイオード（ＳＢＤ）、
２２−１および２２−２ 外部導体
Claims (4)
- 【請求項１】 一方の面に凹凸が付されたアノード電極
と、 前記アノード電極の他方の面の第１の領域に接合された
ｐ型半導体層と、 前記アノード電極の他方の面の第２の領域に接合された
ｎ型半導体層と、 カソード電極とを備えたショットキーバリアダイオード
であって、前記アノード電極の凸部分が、前記ｐ型半導
体層の上に位置するよう配置されているショットキーバ
リアダイオード。 - 【請求項２】 前記アノード電極の凸部分上部が平坦で
ある場合、前記平坦な凸部分上部の大きさは、前記ｐ型
半導体層の大きさ以下である、請求項１に記載のショッ
トキーバリアダイオード。 - 【請求項３】 前記ｎ型半導体層は、炭化珪素ＳｉＣを
主材料として形成される、請求項１に記載のショットキ
ーバリアダイオード。 - 【請求項４】 回路のスイッチングを行うスイッチング
素子と、 前記スイッチング素子のスイッチング時に、回路に流れ
る電流から回路を保護する還流ダイオードとを備えた半
導体モジュールであって、 前記還流ダイオードは、請求項３に記載のショットキー
バリアダイオードである、半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286935A JP4744682B2 (ja) | 2000-09-21 | 2000-09-21 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286935A JP4744682B2 (ja) | 2000-09-21 | 2000-09-21 | ショットキーバリアダイオード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010270228A Division JP5015313B2 (ja) | 2010-12-03 | 2010-12-03 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100784A true JP2002100784A (ja) | 2002-04-05 |
| JP4744682B2 JP4744682B2 (ja) | 2011-08-10 |
Family
ID=18770773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286935A Expired - Fee Related JP4744682B2 (ja) | 2000-09-21 | 2000-09-21 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4744682B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003124479A (ja) * | 2001-10-18 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2010205834A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2010205997A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2010205831A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2010205845A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置及び電力変換装置 |
| JP2013027260A (ja) * | 2011-07-26 | 2013-02-04 | Hitachi Ltd | 電力変換装置 |
| CN109923678A (zh) * | 2016-11-09 | 2019-06-21 | Tdk株式会社 | 肖特基势垒二极管和具备其的电子电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058873A (ja) * | 1998-08-12 | 2000-02-25 | Rohm Co Ltd | ショットキーバリア半導体装置 |
| JP2000101101A (ja) * | 1998-09-21 | 2000-04-07 | Hitachi Ltd | ＳｉＣショットキーダイオード |
| JP2000294802A (ja) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | 半導体装置 |
-
2000
- 2000-09-21 JP JP2000286935A patent/JP4744682B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058873A (ja) * | 1998-08-12 | 2000-02-25 | Rohm Co Ltd | ショットキーバリア半導体装置 |
| JP2000101101A (ja) * | 1998-09-21 | 2000-04-07 | Hitachi Ltd | ＳｉＣショットキーダイオード |
| JP2000294802A (ja) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003124479A (ja) * | 2001-10-18 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2010205834A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2010205831A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2010205845A (ja) * | 2009-03-02 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置及び電力変換装置 |
| JP2010205997A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| JP2013027260A (ja) * | 2011-07-26 | 2013-02-04 | Hitachi Ltd | 電力変換装置 |
| CN109923678A (zh) * | 2016-11-09 | 2019-06-21 | Tdk株式会社 | 肖特基势垒二极管和具备其的电子电路 |
| CN109923678B (zh) * | 2016-11-09 | 2023-01-31 | Tdk株式会社 | 肖特基势垒二极管和具备其的电子电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4744682B2 (ja) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915179A (en) | Semiconductor device and method of manufacturing the same | |
| US9508797B2 (en) | Gallium nitride power devices using island topography | |
| JP5492367B2 (ja) | 窒化ガリウム半導体デバイス用のパッケージ | |
| US9324645B2 (en) | Method and system for co-packaging vertical gallium nitride power devices | |
| TW201029232A (en) | Radiation-emitting semiconductor chip | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| US9324809B2 (en) | Method and system for interleaved boost converter with co-packaged gallium nitride power devices | |
| JPH098332A (ja) | モノリシックアセンブリ | |
| CN111696934A (zh) | 半导体元件及其制造方法 | |
| US8937317B2 (en) | Method and system for co-packaging gallium nitride electronics | |
| US6346444B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon and fabrication method thereof | |
| US7649212B2 (en) | Active semiconductor component with a reduced surface area | |
| US4136351A (en) | Photo-coupled semiconductor device | |
| JP4744682B2 (ja) | ショットキーバリアダイオード | |
| JP2005079462A (ja) | 半導体装置およびその製造方法 | |
| JPH01245549A (ja) | 半導体装置およびその製法 | |
| JP5015313B2 (ja) | 半導体モジュール | |
| JP7029778B2 (ja) | 半導体素子及びその製造方法 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JP2924097B2 (ja) | 半導体装置の製造方法 | |
| JP2005026434A (ja) | 半導体装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JP2961643B2 (ja) | ダイオード | |
| US20240421049A1 (en) | Semiconductor device and semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |