[go: up one dir, main page]

JP2002093960A - マルチチップモジュールの冷却構造およびその製造方法 - Google Patents

マルチチップモジュールの冷却構造およびその製造方法

Info

Publication number
JP2002093960A
JP2002093960A JP2000276161A JP2000276161A JP2002093960A JP 2002093960 A JP2002093960 A JP 2002093960A JP 2000276161 A JP2000276161 A JP 2000276161A JP 2000276161 A JP2000276161 A JP 2000276161A JP 2002093960 A JP2002093960 A JP 2002093960A
Authority
JP
Japan
Prior art keywords
chip module
heat
cooling structure
point metal
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000276161A
Other languages
English (en)
Inventor
Minoru Yoshikawa
実 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000276161A priority Critical patent/JP2002093960A/ja
Publication of JP2002093960A publication Critical patent/JP2002093960A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱伝導の効率が高いマルチチップモジュール
の冷却構造を提供する。 【解決手段】 マルチチップモジュールの冷却構造は、
基板2とこの基板2の上に搭載された複数の半導体装置
1とを含むマルチチップモジュール10と、複数の半導
体装置1の各々の上面に設けられた複数の熱伝導体3
と、この複数の熱伝導体3の上部に熱的に結合されてい
るとともに遊動可能に取り付けられた放熱部材20と、
熱伝導体3のそれぞれと放熱部材20との間に設けられ
た複数の低融点金属部材4とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチチップモジ
ュールの冷却構造およびその製造方法に関し、特に、熱
伝導の効率が高いマルチチップモジュールの冷却構造お
よびその製造方法に関する。
【0002】
【従来の技術】複数個の大規模集積回路(Large Scale
Integration:LSI)を1つの基板に実装してなるマ
ルチチップモジュールにおいて、LSIの集積度が増加
するにつれて、LSIの発熱量も増加している。LSI
自身の発熱量が大きくなると、ヒートシンクの放熱面積
を大きくしたり熱伝達率を上げても効果がなく、LSI
からヒートシンクまでの熱伝導部分の効率を良くする必
要がある。
【0003】一方、マルチチップモジュールに実装され
るLSIのそれぞれの厚さは製造ばらつきがある上、L
SIを基板に搭載する場合にも実装ばらつきがあるた
め、LSIが反ったり傾いたりするという問題がある。
個々のLSIにおいて、高さ方向のばらつきだけでも2
00〜300マイクロメートルにも達する。マルチチッ
プモジュールの冷却構造は、一般に、複数のLSIを1
つのヒートシンクに接触させて冷却するが、このばらつ
きのため、各々のLSIとHSとの間に隙間が生じてし
まう。この隙間を埋めるうえで高熱伝導にすることが、
冷却性能を向上させるために重要である。
【0004】
【発明が解決しようとする課題】上述の隙間を熱伝導性
ラバーシートを使って埋める技術が特開平2−1964
53に開示されている。しかしながら、ラバー材では熱
伝導率が金属と比較して2桁劣るため、高発熱量のLS
Iに用いると、熱が伝導しないため問題がある。
【0005】特開平11−135691では、各LSI
とヒートシンクとの間に低融点金属と窒化アルミ、熱伝
導性グリースを設けている。しかしながら、この方法で
も、グリース部分の厚さを薄くできる保証はなく、その
結果として、グリース部分の熱抵抗が上がってうため問
題が生じる。
【0006】該技術の回避策として、特開2000−3
1360ではグリースを排除し固着はんだでLSIとヒ
ートシンクとを固定している。しかしながら、該構造
は、LSIの発熱による熱膨張を吸収できず、LSIに
過大な熱応力が作用してしまうため問題がある。
【0007】そこで、本発明の目的は、熱伝導の効率が
高いマルチチップモジュールの冷却構造を提供すること
にある。
【0008】また、本発明の他の目的は、発熱によりL
SIが熱膨張しても、該LSIに過度な圧力を加えない
マルチチップモジュールの冷却構造を提供することにあ
る。
【0009】また、本発明の他の目的は、LSIの厚さ
が変わったり、基板の反りや機構品の寸法公差がばらつ
いても放熱部材を変更する必要の無いマルチチップモジ
ュールの冷却構造を提供することにある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチチップモジュールの冷却構造は、基板
とこの基板の上に搭載された複数の半導体装置とを含む
マルチチップモジュールと、前記複数の半導体装置の各
々の上面に設けられた複数の熱伝導体と、この複数の熱
伝導体の上部に熱的に結合されているとともに遊動可能
に取り付けられた放熱部材と、前記熱伝導体のそれぞれ
と前記放熱部材との間に設けられた複数の低融点金属部
材とを含む。
【0011】また、本発明の他のマルチチップモジュー
ルの冷却構造は、前記放熱部材は、前記複数の半導体装
置に対応する位置にそれぞれ設けられた複数の凹部を有
し、前記複数の低融点金属部材の各々は前記複数の凹部
の各々に埋設されていることを特徴とする。
【0012】さらに、本発明の他のマルチチップモジュ
ールの冷却構造は、前記複数の低融点金属の各々は、対
応する前記凹部と前記半導体装置の上面との間に充填さ
れていることを特徴とする。
【0013】また、本発明の他のマルチチップモジュー
ルの冷却構造は、前記低融点金属は半田を含むことを特
徴とする。
【0014】さらに、本発明の他のマルチチップモジュ
ールの冷却構造は、前記放熱部材は、前記複数の半導体
装置の実装高さや傾きのばらつきに応じて移動すること
を特徴とする。
【0015】また、本発明の他のマルチチップモジュー
ルの冷却構造は、前記放熱部材は、前記複数の半導体装
置の熱膨張に応じて移動することを特徴とする。
【0016】さらに、本発明の他のマルチチップモジュ
ールの冷却構造は、前記複数の半導体装置の高さや角度
に応じて前記放熱部材を前記複数の半導体装置のそれぞ
れの上面に押し付ける複数のばねと、この複数のばねの
各々を前記基板に取り付ける複数のねじとを更に含むこ
とを特徴とする。
【0017】本発明のマルチチップモジュールの冷却構
造の製造方法は、放熱部材の下面に設けられた複数の凹
部のそれぞれに低融点金属を設ける第1の工程と、マル
チチップモジュールと前記放熱部材の下面とをテープ部
材を介して取り付け、マルチチップモジュール上に設け
られた複数の半導体装置のそれぞれの上面と前記複数の
凹部のそれぞれに設けられた前記低融点金属とを前記テ
ープ部材を介して接触させる第2の工程と、前記放熱部
材の前記低融点金属に熱を印可し該低融点金属を溶融さ
せる第3の工程と、前記低融点金属の温度を下降させて
凝固させる第4の工程と、前記マルチチップモジュール
から前記放熱部材と前記テープ部材とを取り外す第5の
工程と、前記マルチチップモジュール上の前記複数の半
導体装置の各々の上面に熱伝導部材を形成する第6の工
程と、前記マルチチップモジュールと前記放熱部材の下
面とを取り付ける第7の工程とを含む。
【0018】また、本発明の他のマルチチップモジュー
ルの冷却構造の製造方法は、前記第2の工程において、
前記マルチチップモジュールと前記放熱部材の下面とを
弾性部材を介して取り付けることを特徴とする。
【0019】さらに、本発明の他のマルチチップモジュ
ールの冷却構造の製造方法は、前記第7の工程におい
て、前記マルチチップモジュールと前記放熱部材の下面
とを弾性部材を介して取り付けることを特徴とする。
【0020】また、本発明の他のマルチチップモジュー
ルの冷却構造の製造方法は、前記第1の工程において、
前記低融点金属の量は、対応する前記半導体装置の高さ
のばらつきや傾きに応じて設定されることを特徴とす
る。
【0021】さらに、本発明の他のマルチチップモジュ
ールの冷却構造の製造方法は、前記低融点金属は半田を
含み、前記第1の工程において、半田シートにより当該
低融点金属を供給することを特徴とする。
【0022】
【発明の実施の形態】次に本発明のマルチチップモジュ
ールの冷却構造およびその製造方法の実施の形態につい
て図面を参照して詳細に説明する。
【0023】図1を参照すると、本発明のマルチチップ
モジュールの冷却構造は、マルチチップモジュール10
と、熱伝導体3と、低融点金属4と、フランジ5と、放
熱部材20と、ばね7と、ねじ8とを含む。
【0024】マルチチップモジュール10は、基板2と
この基板2の上面に実装された複数のLSI1とを含
む。基板2に実装された複数のLSI1は高さ寸法や傾
き角、反り量が異なる。これは、複数のLSI1各々の
シリコンウエハの厚さのばらつき、基板実装における製
造ばらつきや基板2自体の反り等による。
【0025】熱伝導体3は、複数のLSI1の各々の上
面に設けられている。熱伝導体3は、LSI1と低融点
金属4との固体同士の接触熱抵抗を低減させる。熱伝導
体3は、シリコーングリースやコンパウンドを含む。固
体であるLSIの放熱面やヒートシンクベース面は微視
的に観察すると、細かい凹凸が存在する。熱は、この細
かい凹凸が接触している部分でしか伝熱しない。この部
分の熱抵抗を接触熱抵抗と言い、熱的に大きなロスを生
じてしまう。そこで、この凹凸の隙間を埋めるためにグ
リースやコンパウンドといった流動性の熱伝導体3を充
填する。ところが、熱伝導体3を構成する樹脂材料は金
属に比べると2桁熱伝導率が劣るため、熱伝導体3の厚
さを薄くするほど冷却性能が向上する。
【0026】放熱部材20は、ヒートシンクベース部6
と放熱部9とを含む。
【0027】ヒートシンクベース部6は、熱伝動がよい
金属からなり、例えば、アルミまたは銅で形成される。
放熱部9は、熱伝動がよい金属からなり、例えば、アル
ミまたは銅で形成される。ヒートシンクベース部6と放
熱部9とは放熱シート10を介在して結合される。放熱
シート10は、柔軟性を有しているラバーシート等であ
る。ヒートシンクベース部6と放熱部9との接触は、固
体同士の接触であるため、表面がでこぼこしており接触
熱抵抗がある。放熱シートは、接触熱抵抗を解消する。
【0028】ヒートシンクベース部6は複数の凹部を有
する。複数の凹部は、ヒートシンクベース部6の下面に
形成されている。複数の凹部の各々は、複数のLSIの
各々と対向する位置に設けられている。
【0029】ヒートシンクベース部6には、上述した個
々のLSIの実装形状を正確に転写させるために複数の
低融点金属4が固着される。それぞれの低融点金属4の
下面は、熱伝導体3を介して対応するLSI1の上面と
接触する。具体的には、低融点金属4は、ヒートシンク
ベース部6の複数の凹部のそれぞれの内部に埋め込まれ
ている。低融点金属4は、低融点の半田を含む。
【0030】本実施の形態において、転写とは、低融点
金属4の下面の高さや傾きが、対応するLSI1の高さ
や傾きに応じて該LSI1の上面と同一または実質的に
同一な平面を形成していることをいう。すなわち、マル
チチップモジュール10に放熱部材20が取り付けられ
た場合に、複数の低融点金属4の各々の下面と対応する
LSI1の上面とが限りなく密着して接触する。
【0031】ヒートシンクベース部6は複数のバネ7に
よってLSI1側に常に押圧されている。バネ7は基板
2の周辺に設けられたフランジ5に支柱を立てて、ネジ
8によって取り付けられている。バネ7は、基板1の4
隅等に複数本使用するのが好ましい。ベース部6をより
柔軟に動かすことができるためである。バネ7のバネ力
はヒートシンクの自重やLSIの耐荷重等によって決定
される。バネ7はバネ定数が低いものが選択される。こ
れは、LSI1の寸法変化に追随するときも荷重変動が
少なく有利であるためである。具体的には、複数のバネ
7全体でのばね定数が、100グラム/ミリメートル以
下である。すなわち、複数のバネ7全体で1mm動いて
100グラム以下程度の力を発生させるように設定され
る。
【0032】ヒートシンクベース部6の上面には放熱部
9が取り付けられる。放熱部9は図1に示されるように
フィンを設けて周囲空気に放熱したり、あるいは水や代
替えフロンなどの液体に放熱したり、その構造は自由に
選択される。また、図中にはフィン9とヒートシンクベ
ース部6とは放熱シート10によって接合した場合を示
したが、フィン9とヒートシンクベース部を一体構造に
してもよい。
【0033】熱伝導は物質内の熱移動である。したがっ
て、熱伝導率の大きな物質を用い、かつ、伝熱方向の長
さのパスを短くすれば冷却能力を上げることができる。
ところが、前述のようにLSI1とヒートシンクベース
部6との間に充填する熱伝導部材3はセラミックスのア
ルミナや窒化アルミなどのフィラーを熱伝導の媒体とし
てシリコーンオイルと混合させるなど放熱性を高めては
いるものの、それでも金属に比べればその熱伝導率は2
桁劣っている。したがって、この熱伝導部材の厚さをい
かに小さく抑えられるかが、冷却性能を決定する上で大
きな鍵となる。本発明の冷却構造では、LSIの反りや
傾き等の実装形状を低融点金属にそのまま転写させるた
め、熱伝導部材の厚さをLSIの放熱面全てにわたって
均一かつ薄くできる。
【0034】また、本発明では、流動性の樹脂を極薄厚
で塗布し、さらに放熱部材20をLSI1に対しフロー
ティングにしているために熱膨張差を吸収できる。
【0035】次に、本発明のマルチチップモジュールの
冷却構造の製造方法について説明する。
【0036】図2を参照すると、マルチチップモジュー
ル10の周辺にステイを取り付けたフランジ5が組み立
てられる。複数のLSI1は製造や実装ばらつきによ
り、それぞれ反りが生じたり、基板に対して傾いてい
る。ヒートシンクベース部6にはそれぞれのLSIに対
向する場所に凹部またはくぼみが形成されている。この
凹部やくぼみに低融点金属4が充填される。低融点金属
4の量はLSI1の体積ばらつきを計算して求めた最適
量を充填する。このため、半田シート等の形態で用いる
と有利である。
【0037】この状態でマルチチップモジュール10の
LSI1が設けられている面とヒートシンクベース部6
の下面とを、冷却構造の最終形態と同様にして接触させ
る。具体的には、マルチチップモジュール10とヒート
シンクベース部6とを、バネ7を介して、ネジ8をフラ
ンジ5の支柱に締め付けて組み立てる。このとき、LS
I1と低融点金属4とが融着しないようにLSI1の表
面には界面不活性剤やテフロン(登録商標)などの耐熱
テープを介在させる。ばね7のバネ力はLSI1の耐荷
重によって決定されるが、バネ定数は小さいものを選択
した方が、荷重変動が少ないため有利である。
【0038】図3において、マルチチップモジュール1
0の低融点金属4に熱を印可する。具体的には、マルチ
チップモジュール10とヒートシンクベース部6とを組
んだ状態で、恒温槽のような温度一定の環境下に放置す
る。雰囲気の温度は低融点金属4の融点近傍に設定す
る。低融点金属4の融点は、基板2や基板2上に搭載さ
れた部品の耐熱温度以下になるように成分配合によって
調整されている。
【0039】低融点金属4が溶融した温度から雰囲気温
度を下げて、低融点金属4が再度凝固させられる。これ
により、LSI1の形状が低融点金属4に転写する。す
なわち、複数の低融点金属4のそれぞれの下面は、基板
の反りや対向するLSIの傾きに応じた傾きに形成され
る。低融点金属4を凝固させるとき、低融点金属4に引
けやボイドが生じないように冷却方法や冷却速度が調整
される。
【0040】図4を参照すると、ヒートシンクベース部
6と耐熱テープとをマルチチップモジュール10から取
り外す。低融点金属4は個々のLSI1の反りや傾きの
形状がそのまま転写されている。
【0041】LSI1の表面に塗布した界面不活性剤や
耐熱テープを除去した後、グリースやコンパウンド等の
熱伝導部材3をマルチチップモジュール10上の複数の
LSI1の各々の上面に塗布する。
【0042】次に、マルチチップモジュール10とヒー
トシンクベース部6の下面とが取り付けられる。このと
き、LSI1上の熱伝導部材3とヒートシンクベース部
6の低融点金属4の対応するもの同士が接触する。この
結果、図1に示されるマルチチップモジュールの冷却構
造が得られる。
【0043】上記実施例では、放熱部材20がヒートシ
ンクベース部6と放熱部9とに分離された構造とした
が、放熱部材20は一体構造であってもよい。
【0044】本実施例では、形状転写は半田などの低融
点金属4としたが、金属フィラーを充填して熱伝導率を
高めた樹脂を用いてもよい。
【0045】
【発明の効果】以上説明したように、本発明では、個々
のLSIの発熱量が大きいマルチチップモジュールにお
いて、冷却性能を向上させることができる。これは基板
に実装された個々のLSIの反りや傾きの形状を低融点
金属を使用してそのままヒートシンクのベース面に転写
させることができるため、グリースやコンパウンド等の
熱伝導部材の厚さを最小限に小さくできるためである。
【0046】また、本発明では、流動性の熱伝導部材を
使用しているため、発熱による熱膨張差を吸収すること
ができる。したがって、LSIに過大な荷重を作用させ
ることがない。
【0047】さらに、本発明では、ヒートシンクベース
部がフローティング構造になっているため、基板やLS
Iの厚さが変わったり、基板の反りや機構品の寸法公差
がばらついてもヒートシンクベース部を変更することな
く、無調整で対応できる
【図面の簡単な説明】
【図1】本発明の実施の形態を示す断面図である。
【図2】本発明のマルチチップモジュールの冷却構造の
製造方法を示す図である。
【図3】本発明のマルチチップモジュールの冷却構造の
製造方法を示す図である。
【図4】本発明のマルチチップモジュールの冷却構造の
製造方法を示す図である。
【符号の説明】
1 LSI 2 基板 3 熱伝導体3 4 低融点金属4 5 フランジ5 6 ヒートシンクベース部 7 ばね 8 ねじ 9 放熱部 10 マルチチップモジュール 20 放熱部材 30 販売店サーバ 100 ネットワーク

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 基板とこの基板の上に搭載された複数の
    半導体装置とを含むマルチチップモジュールと、 前記複数の半導体装置の各々の上面に設けられた複数の
    熱伝導体と、 この複数の熱伝導体の上部に熱的に結合されているとと
    もに遊動可能に取り付けられた放熱部材と、 前記熱伝導体のそれぞれと前記放熱部材との間に設けら
    れた複数の低融点金属部材とを含むことを特徴とするマ
    ルチチップモジュールの冷却構造。
  2. 【請求項2】 前記放熱部材は、前記複数の半導体装置
    に対応する位置にそれぞれ設けられた複数の凹部を有
    し、前記複数の低融点金属部材の各々は前記複数の凹部
    の各々に埋設されていることを特徴とする請求項1記載
    のマルチチップモジュールの冷却構造。
  3. 【請求項3】 前記複数の低融点金属の各々は、対応す
    る前記凹部と前記半導体装置の上面との間に充填されて
    いることを特徴とする請求項2記載のマルチチップモジ
    ュールの冷却構造。
  4. 【請求項4】 前記低融点金属は半田を含むことを特徴
    とする請求項1記載のマルチチップモジュールの冷却構
    造。
  5. 【請求項5】 前記放熱部材は、前記複数の半導体装置
    の実装高さや傾きのばらつきに応じて移動することを特
    徴とする請求項1記載のマルチチップモジュールの冷却
    構造。
  6. 【請求項6】 前記放熱部材は、前記複数の半導体装置
    の熱膨張に応じて移動することを特徴とする請求項1記
    載のマルチチップモジュールの冷却構造。
  7. 【請求項7】 前記複数の半導体装置の高さや角度に応
    じて前記放熱部材を前記複数の半導体装置のそれぞれの
    上面に押し付ける複数のばねと、 この複数のばねの各々を前記基板に取り付ける複数のね
    じとを更に含むことを特徴とする請求項1記載のマルチ
    チップモジュールの冷却構造。
  8. 【請求項8】 放熱部材の下面に設けられた複数の凹部
    のそれぞれに低融点金属を設ける第1の工程と、 マルチチップモジュールと前記放熱部材の下面とをテー
    プ部材を介して取り付け、マルチチップモジュール上に
    設けられた複数の半導体装置のそれぞれの上面と前記複
    数の凹部のそれぞれに設けられた前記低融点金属とを前
    記テープ部材を介して接触させる第2の工程と、 前記放熱部材の前記低融点金属に熱を印可し該低融点金
    属を溶融させる第3の工程と、 前記低融点金属の温度を下降させて凝固させる第4の工
    程と、 前記マルチチップモジュールから前記放熱部材と前記テ
    ープ部材とを取り外す第5の工程と、 前記マルチチップモジュール上の前記複数の半導体装置
    の各々の上面に熱伝導部材を形成する第6の工程と、 前記マルチチップモジュールと前記放熱部材の下面とを
    取り付ける第7の工程とを含むことを特徴とするマルチ
    チップモジュールの冷却構造の製造方法。
  9. 【請求項9】 前記第2の工程において、前記マルチチ
    ップモジュールと前記放熱部材の下面とを弾性部材を介
    して取り付けることを特徴とする請求項8記載のマルチ
    チップモジュールの冷却構造の製造方法。
  10. 【請求項10】 前記第7の工程において、前記マルチ
    チップモジュールと前記放熱部材の下面とを弾性部材を
    介して取り付けることを特徴とする請求項8記載のマル
    チチップモジュールの冷却構造の製造方法。
  11. 【請求項11】 前記第1の工程において、前記低融点
    金属の量は、対応する前記半導体装置の高さのばらつき
    や傾きに応じて設定されることを特徴とする請求項8記
    載のマルチチップモジュールの冷却構造の製造方法。
  12. 【請求項12】 前記低融点金属は半田を含み、前記第
    1の工程において、半田シートにより当該低融点金属を
    供給することを特徴とする請求項8記載のマルチチップ
    モジュールの冷却構造の製造方法。
JP2000276161A 2000-09-12 2000-09-12 マルチチップモジュールの冷却構造およびその製造方法 Pending JP2002093960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000276161A JP2002093960A (ja) 2000-09-12 2000-09-12 マルチチップモジュールの冷却構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000276161A JP2002093960A (ja) 2000-09-12 2000-09-12 マルチチップモジュールの冷却構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002093960A true JP2002093960A (ja) 2002-03-29

Family

ID=18761677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000276161A Pending JP2002093960A (ja) 2000-09-12 2000-09-12 マルチチップモジュールの冷却構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002093960A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035579A1 (fr) * 2006-09-19 2008-03-27 Nec Corporation Appareil de refroidissement
CN103002658A (zh) * 2011-09-09 2013-03-27 索尼公司 电路板
JP2017123439A (ja) * 2016-01-08 2017-07-13 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
KR101836163B1 (ko) * 2011-04-27 2018-03-09 주식회사 케이엠더블유 히트 싱크를 통한 열방출 장치
CN112447629A (zh) * 2019-08-28 2021-03-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11387164B2 (en) 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11792911B2 (en) 2021-06-17 2023-10-17 International Business Machines Corporation Flexible cold plate for contacting varied and variable chip heights
CN118856307A (zh) * 2024-09-11 2024-10-29 慧普光电科技大名有限公司 一种led路灯高效散热结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111354A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd 熱的結合装置
JPS6332956A (ja) * 1986-07-26 1988-02-12 Nec Corp パツケ−ジ
JPH06196598A (ja) * 1992-12-25 1994-07-15 Oki Electric Ind Co Ltd 半導体チップの実装構造
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH09219473A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 電子部品冷却構造を備えたパッケージおよびその製造方法
JPH1126659A (ja) * 1997-06-30 1999-01-29 Nec Corp マルチチップモジュールの冷却構造およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111354A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd 熱的結合装置
JPS6332956A (ja) * 1986-07-26 1988-02-12 Nec Corp パツケ−ジ
JPH06196598A (ja) * 1992-12-25 1994-07-15 Oki Electric Ind Co Ltd 半導体チップの実装構造
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH09219473A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 電子部品冷却構造を備えたパッケージおよびその製造方法
JPH1126659A (ja) * 1997-06-30 1999-01-29 Nec Corp マルチチップモジュールの冷却構造およびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432695B2 (en) 2006-09-19 2013-04-30 Nec Corporation Cooling device
EP2065935A4 (en) * 2006-09-19 2012-01-11 Nec Corp COOLER
WO2008035579A1 (fr) * 2006-09-19 2008-03-27 Nec Corporation Appareil de refroidissement
JP5252204B2 (ja) * 2006-09-19 2013-07-31 日本電気株式会社 冷却装置
KR101836163B1 (ko) * 2011-04-27 2018-03-09 주식회사 케이엠더블유 히트 싱크를 통한 열방출 장치
CN103002658A (zh) * 2011-09-09 2013-03-27 索尼公司 电路板
JP2013058663A (ja) * 2011-09-09 2013-03-28 Sony Corp 回路基板
US11084521B2 (en) 2016-01-08 2021-08-10 Denso Corporation Electronic control unit and electric power steering device using the same
JP2017123439A (ja) * 2016-01-08 2017-07-13 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
WO2017119263A1 (ja) * 2016-01-08 2017-07-13 株式会社デンソー 電子制御ユニット、および、これを用いた電動パワーステアリング装置
CN108476601A (zh) * 2016-01-08 2018-08-31 株式会社电装 电子控制单元及使用该电子控制单元的电动助力转向装置
CN108476601B (zh) * 2016-01-08 2020-04-07 株式会社电装 电子控制单元及使用该电子控制单元的电动助力转向装置
CN112447629A (zh) * 2019-08-28 2021-03-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法
KR20210028071A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11387164B2 (en) 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102423373B1 (ko) * 2019-08-28 2022-07-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US12341081B2 (en) 2019-08-28 2025-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11792911B2 (en) 2021-06-17 2023-10-17 International Business Machines Corporation Flexible cold plate for contacting varied and variable chip heights
CN118856307A (zh) * 2024-09-11 2024-10-29 慧普光电科技大名有限公司 一种led路灯高效散热结构

Similar Documents

Publication Publication Date Title
JP3241639B2 (ja) マルチチップモジュールの冷却構造およびその製造方法
US6365964B1 (en) Heat-dissipating assembly for removing heat from a flip chip semiconductor device
US6462410B1 (en) Integrated circuit component temperature gradient reducer
US5373417A (en) Liquid-cooled circuit package with micro-bellows for controlling expansion
US7190585B2 (en) Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
US9414526B2 (en) Cooling apparatus with dynamic load adjustment
JPH0220049A (ja) 電子回路装置冷却モジユール
US20090223647A1 (en) Modular heat sink assembly comprising a larger main heat sink member thermally connected to smaller additional floating heat sink members
KR970077570A (ko) 반도체장치 및 그 제조방법
JPH07106475A (ja) ヒートシンク・アセンブリ
JPH09129791A (ja) 基板に取り付けられた熱だめおよび複数の集積回路のための熱接続構造
KR20050056856A (ko) 칩 상의 유연성 열 전도성 재료층 두께의 국부적 감소
CN111554643B (zh) 用于倒装芯片球栅阵列的散热器设计
JP2002093960A (ja) マルチチップモジュールの冷却構造およびその製造方法
JPH10247703A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP4334542B2 (ja) パッケージ構造
CN111615746A (zh) 电力电子模块及制造电力电子模块的方法
JPH07321257A (ja) マルチチップモジュール
JP2005347500A (ja) 電子部品の放熱部材
JP2004336046A (ja) 特定用途向けヒートシンク素子
JP5120320B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
WO1999016128A1 (en) Semiconductor module
JP3422298B2 (ja) ヒートシンクの実装構造
JPH098185A (ja) 電子部品冷却構造を備えたパッケージ及びその製造方法
Van Godbold et al. Novel designs in power modules

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031118