JP2002093842A - 半導体デバイスおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】基板との接続時に導通不良を発生させることな
く、高密度実装を容易に、且つ低コストで可能にした半
導体デバイスおよびその製造方法を提供することにあ
る。 【解決手段】本発明は突起形状のバンプ電極５を、半導
体チップ２上に配列された各パッド電極３上に接合して
構成したことを特徴とする半導体デバイスおよびその製
造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップの実
装技術、特に半導体チップ上に高密度に突起形状のバン
プ電極を形成して基板に実装できるようにした半導体デ
バイスおよびその製造方法に関する。

【０００２】

【従来の技術】マイクロコンピュータなどの半導体素子
においては、集積回路の多機能化、高密度化がますます
増大し、外部回路との接続を行う端子の数が急速に増大
し、また、複雑になってきている。そのため半導体チッ
プの周辺に設けたワイヤボンディングを接続して外部と
の接続を行うワイヤボンディング方式は、既に限界に達
している。また、ワイヤボンディング方式は、内部領域
の配線を周辺部のボンディングパッドまで引き回すので
配線長が長くなり、信号伝達速度が遅延する欠点がある
ため、高速動作が要求される論理ＬＳＩの実装方式とし
ては、不向きである。このような理由から、内部配線領
域を削減するかが鍵になり、この点、接続領域をチップ
上に限定することが出来るフリップチップ接続が有力な
接続技術として注目されている。このフリップチップ方
式は、チップの周辺のみならず、内部領域にも端子を設
けることが出来るので、チップの多ピン化を促進するこ
とが出来る利点がある。また、フリップチップ方式はワ
イヤボンディング方式に比べてチップ上の配線長を短く
することが出来るので、論理ＬＳＩの高速化を促進でき
る利点がある。

【０００３】そこで、従来のフリップチップ方式でチッ
プ上に突起形状のバンプ電極を形成する方法としては、
特開平６−２６８２０１号公報に記載されている方法が
知られている。

【０００４】

【発明が解決しようとする課題】上記従来のフリップチ
ップ方式でチップ上に突起形状のバンプ電極を形成する
方法は、半導体チップに切り出した状態でフォトリソ工
程と、多層金属膜の成膜工程、さらに、はんだを溶融さ
せるための熱処理工程など、チップ自体が過酷な条件下
にさらされてしまうことになる。また、工程完了までの
時間が長く、これでは、切り出した状態で当初良品チッ
プであったものがその過酷な条件にて不良になったり、
作業ミスにより歩留まりが低下してしまう課題がある。
また、そのような工程を行うには、装置上、作業性、経
済性等の理由によりコストが高くなるという課題を有し
ていた。すなわち、ウエハより切り出した半導体チップ
上に突起形状のバンプ電極を形成する方法において、従
来技術では、良品の半導体チップを過酷な条件に何回も
行う工程が施されてしまい、さらには、工程完了を長
く、製造工程が複雑になるという課題がある。このこと
により、歩留まりを低下してしまう。また、従来技術に
よる形成方法ではんだ溶融して形成した場合は、その高
さバラツキが大きく基板との接続時に導通不良となると
いう大きな課題を有していた。

【０００５】本発明の目的は、基板との接続時に導通不
良を発生させることなく、高密度実装を容易にし、且つ
低コスト化を可能にした半導体デバイスを提供すること
にある。

【０００６】また、本発明の他の目的は、製造工程を簡
略化して、新規な突起形状のバンプ電極を半導体チップ
のパッド電極に接合して、低コストの半導体デバイスを
製造することが出来るようにした半導体デバイスの製造
方法を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の突起形状のバンプ電極の各々を、
半導体チップ上に配列された各パッド電極上に形成して
構成したことを特徴とする半導体デバイスである。ま
た、複数の突起形状のバンプ電極の各々を合金化して、
半導体チップ上に配列された各パッド電極上に熱圧着に
より接合して構成したことを特徴とする半導体デバイス
である。

【０００８】また、本発明は、前記半導体デバイスにお
いて、前記各突起形状のバンプ電極の母材にスズを含有
した金で構成したことを特徴とする。また、前記各突起
形状のバンプ電極の母材に表面層を金スズ合金とした金
で構成したことを特徴とする。

【０００９】また、本発明は、基材上に半導体チップ上
に配列された複数のパッド電極に対応させて穴を形成す
る穴形成工程と、少なくとも前記穴形成工程で形成され
た各穴内にスズ膜を形成するスズ膜形成工程と、該スズ
膜形成工程で穴内に形成されたスズ膜と半導体チップ上
に配列された各パッド電極上に形成した金バンプとを接
合する接合工程と、該接合工程で半導体チップ上に配列
された各パッド電極に接合された各突起形状のバンプ電
極を前記基材から分離する分離工程とを有することを特
徴とする半導体デバイスの製造方法である。

【００１０】上記穴形成工程を、基材上に半導体チップ
上に配列された複数のパッド電極に対応させて穴を切削
加工によって形成する。また、基材上に半導体チップ上
に配列された複数のパッド電極に対応させて有機材料か
らなるパターンを前記基材上に形成し、研磨粉体吹き付
けることによって形成することを特徴とする半導体デバ
イスの製造方法である。

【００１１】本発明の加工方法では、加工室内に微粒子
を導入し、噴射ノズルから微粒子を噴射させ、この噴射
させた微粒子を基材に吹き付けて基板のエッチングを行
う。なお、前記微粒子としては、平均粒径が４０μm以
下の切削性のある微粒子を用いるとよく、また、切削性
のある微粒子としてはアルミナ・炭化ケイ素・ジルコニ
ア・ガラスビーズ・タングステンカーバイト等の比較的
硬度の高い微粒子を使用するのが望ましい。

【００１２】また、微粒子を基材に吹き付ける方法はい
ずれの方法でも良いが、例えば、加工室内の負圧力によ
り前記加工室内に微粒子を吸い込み、該吸い込んだ微粒
子を基材に吹き付ける方法や、あるいは、高圧ガスを用
いることにより基材に微粒子を吹きつける方法が好まし
く、更にその際には、予め基材にパターンを施してお
き、所定部分のみにパウダーを吹き付けて基板のエッチ
ングを行う方法を採用すると良い。

【００１３】上記スズ膜形成工程を、少なくとも該穴形
成工程で形成された各穴内にスパッタ法によりスズ膜を
形成する。また、基材上に半導体チップ上に配列された
複数のパッド電極に対応させて有機材料からなるパター
ンを前記基材上に形成し、スパッタ法によりスズ膜を形
成することを特徴とする半導体デバイスの製造方法であ
る。また、上記スズ膜形成工程を、少なくとも該穴形成
工程で形成された各穴内にスズ粒子を吹き付けてスズ膜
を形成する。また、基材上に半導体チップ上に配列され
た複数のパッド電極に対応させて有機材料からなるパタ
ーンを前記基材上に形成し、スズ粒子を吹き付けること
によってスズ膜を形成することを特徴とする半導体デバ
イスの製造方法である。穴を形成した全面にスズ膜を形
成してもよい。

【００１４】金属皮膜形成方法では、真空ポンプ等を用
いて加工室３内を大気圧の半分以下の真空状態に維持し
ておく。そして、この状態において、平均粒子径が２０
μm以下の錫パウダーを噴射ノズルより噴射するととも
に、この金属パウダーを、シリコンウェハ基板上に吹き
つけ、これにより、金属皮膜を形成させる。なおこの
際、前記噴射ノズルの内部を不活性ガスの雰囲気とする
とよく、このように、噴射ノズルの内部を窒素ガス・ア
ルゴンガス・ヘリウムガス・ネオンガス等の不活性ガス
の雰囲気とすることにより、加工室内の雰囲気が外部の
雰囲気より酸素分圧を低くでき、金属パウダーを吹き付
けて基材に付着させる際艱難であった酸化しやすい金属
微粉末を使用することも可能である。

【００１５】また、噴射ノズルから金属パウダーを噴射
させる方法としては、例えば、前記加工室内の負圧力に
より噴射ノズルから金属パウダーを吸い込むとともに、
この吸い込んだ金属パウダーを加工基板に吹き付ける方
法や、圧縮空気・窒素ガス・アルゴンガス等の高圧ガス
をパウダー導入管からパウダー噴射ノズルへ導入して、
これによりパウダー噴射ノズル２より加工室内へ噴射す
る方法が考えられる。更に、金属皮膜形成に際しては、
予めレジストにて加工基板にパターンを施し、所定部分
のみに金属パウダーを吹き付けることにより、所望する
箇所に金属パターンを形成するようにしても良い。ま
た、加工基板上に金属皮膜を形成した後に、電気鍍金も
しくは無電解鍍金を施し、これにより金属付着後の加工
基板の膜厚を厚くしたり、他の金属を付着させても良
い。

【００１６】以上説明したように、前記構成により、高
密度実装を可能にする半導体デバイスを得ることが可能
となる。また、前記構成により、高密度実装を容易に、
また、製造工程を簡略して、新規な突起電極を半導体チ
ップ上のパッド電極に接合して、低コストの半導体デバ
イスを製造することができる。

【００１７】

【発明の実施の形態】本発明に係る実施の形態につい
て、図を用いて説明する。

【００１８】まず、基板に高精度実装が可能になった半
導体デバイスの第１の実施の形態１について図１を用い
て説明する。図１は、基板に高精度実装が可能になった
半導体デバイスの第１の実施の形態を示す断面図であ
る。１は、半導体デバイスの第１の実施の形態を示す。
２は、半導体チップである。３は、半導体チップ２上に
多数二次元に配列されたパッド電極である。４は、半導
体チップ２上にパッド電極３を露出させて被覆された保
護膜を示す。５は、上記半導体チップ２を基板２１に高
精度に実装するために、パッド電極３上に形成された突
起電極を示す。６は、金のスタッドバンプである。７
は、金とスズの合金である。突起電極５は、高密度実装
（０．２ｍｍ以下の例えば０．１３ｍｍまたは０．１ｍ
ｍ、更に０．１ｍｍ以下のピッチ）にも対応可能なよう
に、底面の一辺が例えば１０〜６０μｍで先端を尖らせ
た形状を有している。

【００１９】本発明の穴形成工程について図２を用いて
説明する。本実施例においては、シリコン基材１１上に
レジスト１３にてパターニングを行う場合について説明
する。なお、レジストにてパターニングする方法として
はスクリーン印刷等の印刷によりレジストインクをパタ
ーン印刷する方法と感光性レジストを使用してパターニ
ングする方法がある。また、感光性レジストを使用して
レジストを塗布する方法としてはロールコータやテーブ
ルコーターやスピンコーターを使用して感光性レジスト
を塗布してから乾燥後パターンを形成させる方法と感光
性ドライフィルムをラミネートして露光によりパターン
を形成する方法がある。

【００２０】まず、図２（ａ）に示すように、シリコン
基材１１の両面に熱酸化により二酸化シリコン膜１２を
１．０μｍ程度形成して、二酸化シリコン膜１２を表面
に施されたシリコン基材１１を得る。図２（ｂ）に示す
ように、シリコン基材１１に対して、フォトリソエッチ
ングにより半導体チップ２のパッド電極３と反転したパ
ターンを形成する。このようにしてシリコン基材１１上
に加工部分以外をレジスト１３にてマスキングを行う。
次に、該マスキングしたシリコン基材１１を加工室内に
置くとともに、このシリコン基材１１を加工基板固定台
に固定する。一方、前記加工室にはパウダー供給ホース
を介して、パウダーを供給するためのパウダー供給装置
を連結するとともに、前記加工室内には、前記パウダー
供給ホースに連結したパウダー噴射ノズルを備えてお
く。

【００２１】次に、高圧ガス供給手段を作動させ、パウ
ダーと高圧ガスをパウダー導入管からパウダー噴射ノズ
ルへ導入して、パウダー噴射ノズルより加工室内の加工
基板に向けて噴射し、これによりシリコン基材１１のエ
ッチング加工が可能となるなお、本実施例においては、
シリコン基材１１に東京応化工業製ドライフィルムＢＦ
−４０５を使用して穴径１００μｍのパターニング（有
機材料のパターン１３）を行った。

【００２２】本実施例における加工条件としては、パウ
ダー噴射量が約８０ｇ／ｍｉｎ、パウダー噴射ノズルと
基板との距離が１００ｍｍ、パウダーとしては平均粒径
８μｍのアルミナ粒子を使用した。図２（ｃ）に示すよ
うに、シリコン基材１１にアルミナ粒子を噴射すること
により、有機材料のパターン１３のない部分の二酸化シ
リコン膜１２及びシリコン基材１１が加工され、穴１５
を形成した。

【００２３】穴加工を施した後、レジスト剥離液を用い
て有機材料からなるパターンを剥離する。更に、穴加工
を施したシリコン基材１１をアルカリ性のエッチング液
を用いてエッチングし、穴１５内の凹凸を低減し、より
先端を尖らせた形状に加工しても良い。

【００２４】次に、シリコン基材１１上の熱酸化膜１２
を除去し、図２（ｄ）に示すように、新たにシリコン基
材１１の面を、ウェット酸素中での熱酸化により、二酸
化シリコン膜１２を０．５μｍ程度形成する。

【００２５】次に、上記と同様に、シリコン基材１１に
対して、フォトリソエッチングにより半導体チップ２の
パッド電極３と反転したパターンを図２（ｅ）に示すよ
うに形成する。このようにしてシリコン基材１１上に加
工部分以外をレジスト１３にてマスキングを行う。次
に、該マスキングしたシリコン基材１１を加工室内に置
くとともに、このシリコン基材１１を加工基板固定台に
固定した後に、加工室内を大気圧の半分以下の真空にす
る。

【００２６】そうすると、加工室内を真空にすることに
より、パウダー供給タンク内の金属パウダーとパウダー
供給タンク内の雰囲気ガスとがパウダー導入管から引き
込まれるとともに、この引き込まれた金属パウダーは、
加工基板に向けて、噴射ノズルより噴射されてシリコン
基材１１に衝突する。そして、その衝突の際に生じる衝
突熱により、シリコン基材１１の二酸化シリコン膜１２
上に金属皮膜が形成される。そしてその際、本実施例で
は、加工室内を大気圧の半分以下の負圧にしているため
に、噴射された金属微粒子パウダーは空気抵抗を受ける
ことが少なく、その結果、失速することなく効率良く加
工基板に衝突して衝突熱で基板に金属皮膜を形成するこ
とができる。また、雰囲気が大気圧の半分以下のため衝
突熱が放散しにくく熱効率がよくなり金属皮膜が付着し
やすくなるとともに、酸素分圧が低いために金属パウダ
ーは酸化しにくく、安定した加工が行える。特に、噴射
ガスに窒素ガス・アルゴンガス・ヘリウムガス等の非酸
化性のガスもしくは不活性ガスを使用すれば金属パウダ
ーを全く酸化させることなく安定した金属の付着加工を
行うことができる。

【００２７】図２（ｆ）に示すように、パウダー噴射ノ
ズルより粒子径が１０μｍの錫粒子をシリコン基材１１
に噴射させてシリコン基材１１の二酸化シリコン膜１２
上にスズのパターン（スズ膜１４）を形成させた。加工
条件としては、金属パウダー噴射量を約３００ｇ／ｍｉ
ｎとし、パウダー噴射ノズルと基板との距離を２０ｍｍ
に設定した。

【００２８】更に、シリコン基材１１上に金属皮膜を形
成した後に、電気めっきもしくは無電解めっきを施し、
金属皮膜付着後の加工基板の膜厚を厚くしたり、他の金
属を付着させても良い。

【００２９】そして、図２（ｇ）に示すように、レジス
ト剥離液を用いて有機材料からなるパターン１３を剥離
する。以上により、シリコン基材１１の穴１５に相当す
る面上にスズ膜１４を高精度に製造することができる。

【００３０】次に、半導体チップ２のパッド電極３とシ
リコン基材１１の穴１５に相当する面に形成されたスズ
膜１４とを接続する方法について図３を用いて説明す
る。ここで、図３（ａ）は、図２（ｇ）に示したように
穴１５に相当する面にスズ膜１４を形成したシリコン基
材１１である。すなわち、図３（ｂ）に示すように、半
導体チップ側のコンタクト孔（半導体チップ２のパッド
電極３上）にワイヤボンディング法を用いてあらかじめ
金のスタッドバンプ６を形成する。次に、図３（ｃ）に
示すように、良品の半導体チップ２の多数のパッド電極
３とシリコン基材１１面に形成された多数のスズ膜１４
とを、電極同士を位置合わせした後、熱圧着することに
より、温度を２３０℃以上とするとスズ膜１４は溶融し
て金のスタッドバンプ６と反応することによって金とス
ズとの合金７を形成する。熱圧着後、冷却することによ
り、図３（ｄ）に示すように、半導体チップ２とシリコ
ン基材１１は分離する。ここでは、金とスズとの合金７
を形成したもので説明したが、これに限ったことではな
く、高温はんだ等の接続方法もあり得る。

【００３１】以上のように、良品の半導体チップ２上に
新規な外部との電気的な接続をとるための突起電極５が
形成された。このように半導体デバイス１を製造するこ
とにより、半導体チップ２についての多数の接点を配置
できる高精度実装を、高精度に、しかも容易に実現する
ことができ、低コスト化が可能となった。また、多数の
突起電極５の各々を半導体チップ２上の各パッド電極３
に分離転写した後、シリコン等の基材１１に形成された
穴１５を壊すことがないので、シリコン等の基材１１を
繰り返し何回でも使用可能となり、低コスト化が図られ
る。なお、突起電極５は、型材に対してフォトリソグラ
フィによりパターニングされて形成されるので、位置お
よび大きさが高精度に決められ、その結果、半導体チッ
プ２上に形成されたパッド電極３に対応して、高密度
に、しかも寸法のバラツキもなく、配設されることにな
る。

【００３２】半導体デバイス１に構成された突起電極５
は、実装される基板２１に形成された端子２２を介し配
線２３と接続される。そして、この配線２３は、基板内
を延ばされて他の半導体デバイスや他の回路と接続され
ることになる。また、基板２１上に形成された端子２２
は、配線と同じ低抵抗の銅等の材料で形成される。な
お、銅等の材料の表面に、酸化されにくいニッケル等の
めっき膜や、更に金等のめっき膜を形成しても良い。

【００３３】半導体デバイス１を構成する突起電極５と
基板２１上に形成された端子２２とは、図４に示すよう
に熱圧着によって接合されたり、または、はんだ付けに
よって接合されたりして実装される。さらに図５に示す
ように、アンダーフィル２４を半導体デバイス１と基板
２１の間に挿入し、接続信頼性を向上することが出来
る。

【００３４】以上説明したように、上記実施の形態によ
れば、半導体チップ２上に形成された多数のパッド電極
３と基板２１上に形成された多数の端子２２との間を多
数のはんだボールで接合するのに比べて、多数のはんだ
ボールを供給して並べる治具は不要となるとともに、多
数のはんだボールの径のバラツキによって接合が不十分
な箇所もなく、半導体チップ２上に形成された多数のパ
ッド電極３と基板２１上に形成された多数の端子２２と
の間において、全てに亘って均一で、高密度の実装を行
うことができる。すなわち、上記第１および第２の実施
の形態によれば、多数の接点を高密度に、すなわち０．
２ｍｍ以下の例えば０．１３ｍｍまたは０．１ｍｍ、更
に０．１ｍｍ以下のピッチにも対応できるように、配置
できる高精度実装、すなわち、高密度実装が、治具等を
用いることなく、低コストで実現することができる。

【００３５】次に、図６に示す第２の実施例について説
明する。図２（ａ）〜（ｄ）に示す第１の実施例に示す
製造工程と同様に、シリコン基材１１面上に穴１５を形
成する。図６（ａ）は、シリコン基材１１の面に二酸化
シリコン膜１２をウェット酸素中での熱酸化により形成
した図２（ｄ）と同様である。そして、図６（ｂ）に示
すように、シリコン基板面に、クロム膜のようなめっき
給電膜１６を形成し、さらに図６（ｃ）に示すように、
有機材料からなるパターン１３を形成する。次に、図６
（ｄ）に示すように、有機材料からなるパターンの開口
部に電気めっきにより金めっき膜１７を形成する。更に
図６（ｅ）に示すように、スズ膜１４を充填する。スズ
膜１４は上記実施例１と同様の方法で形成した。なお、
電気めっきによりスズめっき膜を形成してもよい。その
後、図６（ｆ）に示すように、レジスト剥離液を用いて
有機材料からなるパターン１３を剥離する。以上によ
り、シリコン基材１１面上に突起電極５を高精度に製造
することができる。

【００３６】次に、図７を用いて半導体チップ２のパッ
ド電極３とシリコンウエハ基材１１面に形成された突起
電極５とを接続する方法について説明する。ここで、図
７（ａ）は、図６（ｆ）に示したように穴１５に相当す
る面に金めっき膜１７及びスズ膜１４を形成したシリコ
ン基材１１である。また、半導体チップ側のコンタクト
孔（半導体チップ２のパッド電極３上）の表面は、一般
的に合金アルミニウムでできている。そこで、図７
（ｂ）に示すように、半導体チップ側のコンタクト孔
（半導体チップ２のパッド電極３上）に、めっき技術に
より無電解ニッケルめっき膜８及び無電解金めっき膜９
を施す。つまり、半導体チップ２のパッド電極３の表面
を、ニッケル／金からなる表面に改質する。その後、図
７（ｃ）に示すように、良品の半導体チップ２の多数の
パッド電極３とシリコン基材面に形成された多数の突起
電極５とを、電極同士を位置合わせした後、熱圧着し、
温度を２３０℃以上とするとスズ膜１４が溶融し、金め
っき膜１７と反応して金とスズとの合金７を形成して金
属結合し、接合される。その後、凹状パターンを形成し
たシリコン基材面にめっき給電膜であるクロム膜１６
を、他の金属を侵さない選択性のあるエッチング液によ
り溶解除去させ、図７（ｄ）に示すように、シリコン基
材面より突起電極５を半導体チップに分離転写する。こ
こでは、金とスズとの合金７を形成し接合したもので説
明したがこれに限ったことではなく、高温はんだ等の接
続方法もあり得る。

【００３７】以上のように、良品の半導体チップ２上に
外部との電気的な接続をとるための新規な突起形状のバ
ンプ電極５が形成された。このように半導体デバイス１
を製造することにより、半導体チップ２についての多数
の接点を配置できる高精度実装を、高精度に、しかも容
易に実現することができ、低コスト化が可能となった。
すなわち、第２の実施例に示す製造方法でも、第１の実
施例に示す製造方法と同様に、極めて高精度実装、すな
わち高密度実装が可能となった。

【００３８】突起電極の作成方法の他の方法として、例
えばシリコン基材にエッチングにより四角錐等の角錐形
状を形成する方法がある。まず、＜１００＞面の結晶配
向を有するシリコン基材の両面に熱酸化により二酸化シ
リコン膜を１．０μｍ程度形成して、二酸化シリコン膜
を表面に施された特定の結晶配向面を有したシリコン基
板を得る。次に、シリコン基板に対して、熱酸化膜をフ
ォトリソエッチングにより半導体チップのパッド電極３
と反転したパターンに加工する。次に、シリコン基板上
の熱酸化膜をマスクとしてシリコン基板をアルカリ性の
エッチング液を用いて異方性エッチングし、＜１１１＞
面に囲まれた四角錐のエッチング穴（四角錐形状）をシ
リコン基板上に形成する。すなわち、シリコン基板上に
は、異方性エッチングにより、＜１１１＞面に囲まれた
四角錐のエッチング穴（四角錐形状）が形成される。次
に、該シリコン基板上の熱酸化膜を除去し、新たにシリ
コン基板の＜１１１＞面を、ウェット酸素中での熱酸化
により、二酸化シリコン膜を０．５μｍ程度形成する。
そして、シリコン基板面に、クロム膜及び銅膜のような
めっき給電膜（多層金属膜）を形成し、さらに四角錐を
有する凹状パターンの先端部金属となるめっき膜を形成
するための有機材料からなるパターンを形成する。次
に、有機材料からなるパターンの開口部に電気めっきに
よりスズ等のめっき膜、又は金等のめっき膜を充填す
る。続けて、上記各工程を終えた基板を洗浄、乾燥後、
スズ等のめっき膜のみに酸化防止、並びに接続確保をす
るために、金めっき膜を施す。その後、レジスト剥離液
を用いて有機材料からなるパターンを剥離する。以上に
より、シリコン基材面上に四角錐形状を有する突起電極
を高精度に製造することができる。

【００３９】なお、本発明は、上記実施例に限らず、複
数の突起形状のバンプ電極の各々を半導体チップ上に配
列された各パッド電極と電気的に接続された他の接続
部、例えば電極ピッチを異ならしめた所謂再配線金属部
上に接合することも、同様の技術思想を用いてできるも
のである。

【００４０】

【発明の効果】本発明によれば、基板との接続時の導通
不良を発生させることなく、高密度実装を可能にする半
導体デバイスを得ることが可能となる効果を奏する。ま
た、本発明によれば、基板との接続時に導通不良を発生
させることなく、高密度実装を容易に、また、製造工程
を簡略化して、新規な突起電極を半導体チップのパッド
電極に接合して、低コストの半導体デバイスを製造する
ことができる効果を奏する。すなわち、外部との電気的
な接続を取るための新規な突起形状のバンプ電極を、半
導体チップ上に配列された高密度のパッド電極上に高精
度に接合することが可能となり、工程短縮が図られ、量
産性を向上することが可能となる。特に新規な突起形状
のバンプ電極を、半導体チップ上に配列された高密度の
パッド電極上に高精度に接合する方法では、良品の半導
体チップを過酷な条件にされることなく、製造工程を簡
略化して低コストで製造することが可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体デバイスの第１の実施の形
態を示す断面図である。

【図２】本発明に係る半導体デバイスの第１の実施の形
態を製造するための第１の実施例を示す工程フローを示
す図である。

【図３】本発明に係る半導体デバイスの第１の実施の形
態を製造するための第１の実施例を示す工程フローを示
す図である。

【図４】本発明に係る半導体デバイスの第１の実施の形
態を基板に実装する一実施の形態を示す断面図である。

【図５】本発明に係る半導体デバイスの第１の実施の形
態を基板に実装する一実施の形態を示す断面図である。

【図６】本発明に係る半導体デバイスの第１の実施の形
態を製造するための第２の実施例を示す工程フローを示
す図である。

【図７】本発明に係る半導体デバイスの第１の実施の形
態を製造するための第２の実施例を示す断面図である。

【符号の説明】

１…半導体デバイス、２…半導体チップ、３…パッド電
極、４…保護膜、５…突起電極、６…Ａｕのスタッドバ
ンプ、７…金とスズの合金、８…無電解ニッケルめっき
膜、９…無電解金めっき膜、１１…シリコン基材、１２
…二酸化シリコン膜（熱酸化膜）、１３…有機材料のパ
ターン、１４…スズ膜、１５…穴、１６…めっき給電膜
（Ｃｒ膜）、１７…金めっき膜、２１…基板、２２…端
子、２３…配線、２４…アンダーフィル。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０３Ｄ ６０３Ｂ ６０４Ｊ (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 坂口 勝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5F044 NN04 NN13 QQ02 QQ03 QQ04 QQ05

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の突起形状のバンプ電極の各々を、
   半導体チップ上に配列された各パッド電極上に形成して
   構成したことを特徴とする半導体デバイス。
2. 【請求項２】 複数の突起形状のバンプ電極の各々を合
   金化して、半導体チップ上に配列された各パッド電極上
   に熱圧着により接合して構成したことを特徴とする半導
   体デバイス。
3. 【請求項３】 上記請求項１乃至２いずれかに記載の前
   記各突起形状のバンプ電極の母材を、スズを含有した金
   で構成したことを特徴とする半導体デバイス。
4. 【請求項４】 上記請求項１乃至３いずれかに記載の前
   記各突起形状のバンプ電極の母材を、表面層を金スズ合
   金とした金で構成したことを特徴とする半導体デバイ
   ス。
5. 【請求項５】 基材上に半導体チップ上に配列された複
   数のパッド電極に対応させて穴を形成する穴形成工程
   と、少なくとも該穴形成工程で形成された各穴内にスズ
   膜を形成するスズ膜形成工程と、該穴内に形成されたス
   ズ膜と半導体チップ上に配列された各パッド電極電極上
   に形成した金バンプとを接合する接合工程と、該接合工
   程で半導体チップ上に配列された各パッドに接合された
   各突起形状のバンプ電極を前記基材から分離する分離工
   程とを有することを特徴とする半導体デバイスの製造方
   法。
6. 【請求項６】 上記請求項５記載の穴形成工程を、基材
   上に半導体チップ上に配列された複数のパッド電極に対
   応させて穴を切削加工によって形成することを特徴とす
   る半導体デバイスの製造方法。
7. 【請求項７】 上記請求項６記載の切削加工を、基材上
   に半導体チップ上に配列された複数のパッド電極に対応
   させて有機材料からなるパターンを前記基材上に形成
   し、研磨粉体を吹き付けることによって形成することを
   特徴とする半導体デバイスの製造方法。
8. 【請求項８】 上記請求項５記載のスズ膜形成工程を、
   少なくとも該穴形成工程で形成された各穴内にスパッタ
   法によりスズ膜を形成することを特徴とする半導体デバ
   イスの製造方法。
9. 【請求項９】 上記請求項８記載のスズ膜形成工程を、
   基材上に半導体チップ上に配列された複数のパッド電極
   に対応させて有機材料からなるパターンを前記基材上に
   形成し、スパッタ法によりスズ膜を形成することを特徴
   とする半導体デバイスの製造方法。
10. 【請求項１０】 上記請求項５記載のスズ膜形成工程
    を、少なくとも該穴形成工程で形成された各穴内にスズ
    粒子を吹き付けてスズ膜を形成することを特徴とする半
    導体デバイスの製造方法。
11. 【請求項１１】 上記請求項１０記載のスズ膜形成工程
    を、基材上に半導体チップ上に配列された複数のパッド
    電極に対応させて有機材料からなるパターンを前記基材
    上に形成し、スズ粒子を吹き付けることによってスズ膜
    を形成することを特徴とする半導体デバイスの製造方
    法。