JP2002073425A - 媒体再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のフラッシュメモリ内蔵マイコンは、内
蔵フラッシュメモリの書換え回数として１００回程度が
保証されているに過ぎないため不充分であり、１万回程
度の書換え回数の保証が要求されようになってきてい
る。 【解決手段】 媒体再生装置の制御装置として使用され
るマイクロコンピュータに内蔵された不揮発性メモリの
ユーザデータ記憶領域のような所定の領域を、ユニット
単位で書込みを行なえブロック単位で消去を行なえるよ
うに構成するとともに、ユーザデータ記憶領域への書込
み処理が発生した場合には上記ユニットを更新しながら
でデータの書込みを順次行ない、全ユニットに対して書
込みが行なわれた場合に上記所定の領域に含まれるブロ
ックに関してデータ消去を行ない、消去されたブロック
に対して次のデータの書込みを行なうように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンパクトディス
クドライブ装置のような媒体再生装置に適用して有効な
技術に関し、例えばブロック単位で一括してデータの消
去が可能なフラッシュメモリを内蔵したマイクロコンピ
ュータ（以下、フラッシュメモリ内蔵マイコンと称す
る）を制御装置として有する媒体再生装置に利用して有
効な技術に関する。

【０００２】

【従来の技術】近年、外部記憶装置のような複雑な制御
を必要とするパソコン周辺機器や通信機器においては、
その制御装置としてマイクロコンピュータが使用されて
いる。このうち特に光ディスクドライバや追記型のＣＤ
ドライバなどのように数ヶ月おきに新製品が投入される
ような機器においては、新機種を開発する度にそれに応
じて制御用マイクロコンピュータのファームウェアすな
わちマイクロプログラムを書き換える必要性が生じるた
め、フラッシュメモリのような書換え可能な不揮発性メ
モリを内蔵したマイクロコンピュータが多用されるよう
になって来ている。

【０００３】一例として、光ディスクドライバの例を図
１５に示す。図１５において、４００はパーソナルコン
ピュータ、２００は光ディスクドライバであり、パーソ
ナルコンピュータ４００と光ディスクドライバ２００と
はケーブル３００により接続され、ＡＴＡＰＩ（AT Att
achment Packet Interface）やＳＣＳＩ（Small Comput
er System Interface）などのインタフェースによりデ
ータの転送が行なわれる。

【０００４】光ディスクドライバ２００には、スピンド
ルモータや光ピックアップなどのメカニカル部品の他に
電子部品としてマイクロコンピュータ２５０を搭載した
制御基板２６０が設けられている。従来、この制御基板
２６０としては、多種多様な構成が採用されており、前
述したように、マイクロコンピュータ２５０としてフラ
ッシュメモリ内蔵マイコンを使用したものや通常のシン
グルチップマイコンを使用したものなどある。

【０００５】

【発明が解決しようとする課題】フラッシュメモリは、
コントロールゲートおよびフローティングゲートを有す
る不揮発性記憶素子をメモリセルに使用した回路であ
り、その書き換え特性特に書換え回数は、コントロール
ゲート下の絶縁膜やフローティングゲート下の絶縁膜の
厚みなど素子の特性に依存することが多い。そのため、
メモリデバイスとして提供される単体のフラッシュメモ
リにおいては、ゲート下の絶縁膜の形成工程等に特殊な
プロセスを使用しており、それによってチップ単価が比
較的高いものとなっている。一方、マイクロコンピュー
タチップは多種多様な製品が提供されており、フラッシ
ュメモリを内蔵したからといってそれほど単価を高くす
ることはできない事情がある。

【０００６】そのため、従来のフラッシュメモリを内蔵
したマイクロコンピュータは、内蔵フラッシュメモリの
ために特殊なプロセスを採用するようなことはせず、本
来のマイクロコンピュータを構成する素子のプロセスを
使用してフラッシュメモリを構成する記憶素子を形成す
る手法がとられる。このようなマイクロコンピュータで
は、内蔵フラッシュメモリの特性は犠牲にされており、
その書換え回数としては例えば１００回程度が保証され
ているに過ぎない。

【０００７】一方、光ディスクドライバや追記型のＣＤ
ドライバなどの周辺装置にあっては、ファームウェア以
外にも、装置のばらつきやメディアの種類に応じた書込
み条件などを制御装置内部に記憶したいという要望があ
る。しかしながら、このようなデータを記憶するには、
従来のフラッシュメモリで保証されている１００回程度
では不充分であり、１万回程度の書換え回数の保証が要
求されるようになってきている。

【０００８】そこで、マイクロコンピュータ以外にＥＥ
ＰＲＯＭを搭載した制御基板を有する光ディスクドライ
バも現われている。しかしながら、マイクロコンピュー
タ以外にＥＥＰＲＯＭを搭載するとそれだけシステムの
価格が高くなってしまうという課題がある。

【０００９】この発明の目的は、記憶素子それ自身の書
換え可能回数は少なくても外部から見た書換え回数を大
幅に多くすることができるフラッシュメモリを内蔵した
マイクロコンピュータを提供し、これによってＥＥＰＲ
ＯＭを必要としない安価な媒体再生装置を実現できるよ
うにすることにある。

【００１０】この発明の他の目的は、最終ユーザーの使
用状態においてもシステムに関わるデータを内蔵メモリ
に比較的多くの回数書き込むことができ、しかもコスト
アップを抑えることができるマイクロコンピュータを搭
載した媒体再生装置を提供することにある。

【００１１】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１３】すなわち、媒体再生装置の制御装置として
使用されるマイクロコンピュータに内蔵された不揮発性
メモリのユーザデータ記憶領域のような所定の領域を、
ユニット単位で書込みを行なえかつブロック単位で消去
を行なえるように構成するとともに、ユーザデータ記憶
領域への書込み処理が発生した場合には上記ユニットを
更新しながらデータの書込みを順次行ない、全ユニット
に対して書込みが行なわれた場合には上記所定の領域に
含まれるブロックのデータ消去を行ない、この消去され
たブロックに対して次のデータの書込みを行なうように
構成したものである。

【００１４】より具体的には、データが記録された媒体
を駆動する媒体駆動手段と、該媒体駆動手段を電気的に
制御し駆動する駆動回路と、上記媒体に記録されたデー
タを読み取り電気信号として出力する読取り手段と、該
読取り手段の出力信号を増幅する増幅回路と、該増幅回
路で増幅された読出し信号を処理してデータを再生する
信号処理回路と、他の装置との通信を行なうインタフェ
ース回路と、上記駆動回路、信号処理回路およびインタ
フェース回路を制御する制御装置とを備えた媒体再生装
置であって、上記制御装置は、ユニット単位で電気的に
データ書込みが可能でありかつ上記ユニットよりも大き
なブロック単位で電気的に一括してデータ消去可能な不
揮発性メモリとプログラムに従って動作する制御部とが
１つの半導体チップ上に形成された半導体集積回路から
なり、上記制御部は上記不揮発性メモリの所定の領域の
ユニットを管理し、該所定の領域に対してユニット単位
でデータの書込みを順次行ない、該所定の領域に含まれ
る複数のユニットに対して書込みが行なわれた場合に上
記所定の領域に含まれるブロックに対してデータ消去を
行ない、該消去されたブロックにおけるユニットに対し
てデータの書込みを行なうように構成したものである。

【００１５】上記した手段によれば、制御装置としての
マイクロコンピュータに内蔵された不揮発性メモリは、
その記憶素子それ自身の書換え可能回数は少なくても外
部から見た書換え回数を大幅に多くすることができる。
これによって、ＥＥＰＲＯＭを必要としない安価な媒体
再生装置を実現することができる。

【００１６】なお、上記の場合、所定の領域に含まれる
ブロックの数は１つでも良いし、２以上であっても良
い。そして、ブロックの数が２以上の場合には、ブロッ
クのデータを消去する際に全ブロックのデータを一括し
て消去しても良いし、いずれか１つのブロックのデータ
のみ消去するようにしても良い。

【００１７】また、上記した手段は、制御装置に内蔵さ
れた上記不揮発性メモリが、上記制御部を構成する素子
を形成する工程と同一の工程で形成された素子により構
成されている場合に特に有効である。不揮発性メモリを
構成する素子が制御部を構成する素子を形成する工程と
異なる工程で形成される場合には、書換え回数の多い記
憶素子を形成することができるが、不揮発性メモリが制
御部の構成素子を形成する工程と同一の工程で形成され
た素子により構成される場合には、記憶素子の書換え可
能回数は少なくなるので、上記手段を適用することが有
効となる。

【００１８】さらに、上記した手段は、上記制御部が、
不揮発性メモリに記憶されているアプリケーションプロ
グラムの実行で発生したデータを当該不揮発性メモリの
上記所定の領域にユニット単位で書き込む場合に有効で
ある。システムの制御に必要な初期設定データは変更を
要しないことが多いのに対し、アプリケーションプログ
ラムの実行で発生するデータは書換えを必要とすること
が多く、また、アプリケーションプログラムの実行で発
生したデータを記憶することはその後の制御に極めて役
に立つからである。

【００１９】また、望ましくは、上記制御部による上記
不揮発性メモリに関するユニット管理機能、データの書
込み機能およびデータ消去機能は、上記不揮発性メモリ
に記憶されているアプリケーションプログラムによって
実現する。これによって、ハードウェアを変更すること
なく所望の機能を実現することができるため、機能の変
更を迅速に行なうことが可能になるとともにシステムの
柔軟性が向上する。

【００２０】さらに、上記した手段は、上記不揮発性メ
モリに書き込まれるデータが上記媒体の種別に関する情
報である場合に有効である。現在、市場には多種多様な
媒体が提供されているので、媒体の種別に関する情報を
不揮発性メモリに記憶することにより、媒体毎に最適な
アクセスが可能となり、アクセス時間の短縮およびデー
タの信頼性向上が可能となる。

【００２１】また、上記不揮発性メモリの上記所定の領
域を構成する各ユニットには、当該ユニットのデータが
有為か否かを示すデータ（検索用データ）が書き込まれ
るようにするのが望ましい。これによって、ユニットを
順番に読み出して上記検索用データを判定することで最
新のデータが記憶されているユニットを検出することが
でき、効率の良いユニット検索が可能となる。

【００２２】さらに、上記不揮発性メモリの上記所定の
領域を構成する各ユニットには、当該ユニットのデータ
の信頼性をチェックするためのデータが書き込まれるよ
うにする。これによって、読み出されたデータの信頼性
を保証することができる。

【００２３】さらに、上記媒体からのデータ読取り時に
当該データのチェック用データを調べて読出しデータが
異常であると判定したときは、当該データの書込み以前
に書き込まれているデータを読み出すように構成する。
これにより、前回の書込みの際に書込み不良が発生した
ような場合に、信頼性のないデータが読み出されたり、
読出しデータが全く得られないような事態が発生するの
を回避することができる。

【００２４】上記した手段は、不揮発性メモリの上記所
定の領域に書き込まれるデータが、媒体駆動手段および
読取り手段の製造ばらつきに関する情報である場合に有
効である。媒体再生装置のメカニズムのばらつきに関す
る情報がメモリに記憶されることにより、そのばらつき
を補正した最適なアクセスが可能となり、アクセス時間
の短縮およびデータの信頼性向上が可能となる。

【００２５】また、上記した手段は、不揮発性メモリの
上記所定の領域に書き込まれるデータが、媒体をアクセ
スすることによって得られた媒体の特性に関する情報で
ある場合に有効である。媒体の特性に関する情報を不揮
発性メモリに記憶することにより、次に同一の媒体が挿
入された場合にその媒体に関する情報を読み出すことで
速やかにその媒体に最適な条件でアクセスすることが可
能となり、アクセス時間の短縮およびデータの信頼性向
上が可能となる。

【００２６】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００２７】図１は本発明が適用されるフラッシュメモ
リ内蔵マイコンの一例の概略構成を示す。

【００２８】図１において、符号ＦＬＡＳＨで示されて
いるのはフローティングゲートおよびコントロールゲー
トを有する２層ゲート構造のＭＯＳＦＥＴからなるメモ
リセルがマトリックス状に配置されたメモリアレイを備
えたフラッシュメモリ、ＦＣＮＴはフラッシュメモリに
対する書込みや消去などを行なうフラッシュコントロー
ラ、ＣＰＵはチップ全体の制御を司る中央処理ユニッ
ト、ＲＡＭはデータを一時記憶したり中央処理ユニット
ＣＰＵの作業領域を提供するランダムアクセスメモリ、
ＰＲＰは各種タイマ回路やＡ／Ｄ変換回路、システム監
視用のウォッチドッグタイマなどの周辺回路、ＢＵＳは
上記中央処理ユニットＣＰＵとフラッシュメモリＦＬＡ
ＳＨ、フラッシュコントローラＦＣＮＴ、ＲＡＭ、イン
タフェース回路ＳＣＩ間を接続する内部バス、Ｉ／Ｏは
内部バスＢＵＳ上の信号を外部バスへ出力したり外部バ
ス上の信号を取り込んだりする入出力バッファや外部装
置との間でシリアル通信を行なうシリアル通信ポートな
どの入出力ポートを含むインタフェース回路、ＢＳＣは
内部バスＢＵＳのバス占有権の制御等を行なうバスコン
トローラである。

【００２９】フラッシュコントローラＦＬＣはコントロ
ールレジスタを備え、ＣＰＵがフラッシュメモリやＲＡ
Ｍ内に格納されたプログラムに従って、上記コントロー
ルレジスタに書込みを行なうとフラッシュコントローラ
ＦＬＣがコントロールレジスタのビット状態に応じてフ
ラッシュメモリ回路ＦＬＡＳＨに対する制御信号を形成
して書込みや消去、読出し、ベリファイ等の動作を行な
わせるように構成される。

【００３０】フラッシュコントローラＦＬＣには、上記
書込み消去制御用のコントロールレジスタの他に、消去
時にメモリアレイ内の複数のブロックのうち消去ブロッ
クを選択するための消去選択レジスタ、電圧トリミング
用の値を設定するレジスタ、メモリアレイ内の欠陥ビッ
トを含むメモリ列を予備のメモリ列に置き換えるための
救済情報を保持するレジスタが設けられる。なお、特に
制限されないが、このトリミング用レジスタの値もフラ
ッシュメモリ回路ＦＬＡＳＨ内の所定のエリアに記憶
し、リセット時にフラッシュメモリ回路から読み出して
トリミング用レジスタに設定するようにすることができ
る。

【００３１】また、図１には示されていないが、上記回
路ブロックの他に、ＣＰＵに対する割込み要求の発生お
よび優先度を判定して割り込みをかける割込み制御回
路、ＲＡＭとフラッシュメモリＦＬＡＳＨ等との間のＤ
ＭＡ（ダイレクトメモリアクセス）転送を制御するＤＭ
Ａ転送制御回路や、システムの動作に必要なクロック信
号を発生する発振器などが必要に応じて設けられること
もある。

【００３２】本実施例のフラッシュメモリ内蔵マイコン
においては、図１に示されている回路ブロックはすべて
１つの単結晶シリコンのような半導体チップ上に形成さ
れる。しかも、フラッシュメモリＦＬＡＳＨは、ＣＰＵ
を構成する素子を形成するプロセスをできるだけ利用し
て記憶素子が形成されるようにされている。すなわち、
フラッシュメモリを構成する素子を形成するための専用
の工程をゼロもしくはできるだけ少なくしたプロセスが
使用される。

【００３３】この実施例においては、例えば図２に示す
ように、中央処理ユニットＣＰＵのアドレス空間Ｈ００
００００〜ＨＦＦＦＦＦＦのうち、Ｈ００００００〜Ｈ
０３ＦＦＦＦが内蔵フラッシュメモリＦＬＡＳＨの記憶
領域として割り当てられ、さらにそのうちＨ００１００
０から始まる１２ｋバイトがユーザデータエリアＵＤＡ
として割り当てられる。また、Ｈ００００００〜Ｈ００
０ＦＦＦはＣＰＵへの割込み発生の際に使用されるベク
タテーブルの領域ＶＴＡとして割り当てられ、上記以外
の領域はユーザが開発したアプリケーションプログラム
（以下、ユーザプログラムと称する）の格納領域ＵＰＡ
として割り当てられる。

【００３４】さらに、１２ｋバイトのユーザデータエリ
アＵＤＡは、１２８バイトを１ユニットとして９６個の
ユニットＵＮＴ１〜ＵＮＴ９６に分割され、このユニッ
トを単位として書込みが行われるように構成される。ま
た、ユーザデータエリアＵＤＡは、４ｋバイトずつすな
わち３２ユニットずつ３つのブロックＥＢ１〜ＥＢ３に
分割され、ブロックを単位として消去が行われるように
構成されている。

【００３５】そして、この実施例では、ユーザプログラ
ムによるユーザデータエリアＵＤＡへの書込みが発生す
ると、図３に示されているように、ユニットＵＮＴ１か
ら順に１ユニットずつ書込みを行なって行き、最後のユ
ニットＵＮＴ９６まで書込みが終了すると、この時点で
ブロックＥＢ１〜ＥＢ３を一括して消去してから、再び
ユニットＵＮＴ１から順に１ユニットずつ書込みを行な
って行くように、書込み・消去制御が行なわれる。な
お、消去単位となる１ブロックの大きさは４ｋバイトに
限定されないとともに、フラッシュメモリ全体が同一の
大きさのブロックで構成される必要はなく、例えばユー
ザプログラムエリアＵＰＡは３２ｋバイトや６４ｋバイ
トの大きさのブロックで構成することができる。

【００３６】上記のような書込み・消去方式に従うと、
各ユニットそれぞれの書換え許容回数が１００回である
と仮定すると、全体で９６×１００＝９６００≒１万ユ
ニットのデータ書込みが可能となる。従来のフラッシュ
メモリ内蔵マイコンでは、ユーザデータエリアは全体が
１ユニットして扱われており、ユーザデータエリアへの
書込みが発生すると、全体を書き換えるつまりユーザデ
ータエリア全体を一括消去した後に書込みを行なうよう
にしていたため、データの書換えを１００回行なうとそ
れ以上は保証がされていなかった。そのため、フラッシ
ュメモリの書換えを１００回行なうと、データの信頼性
が低下していたが、本実施例のような書込み・消去方式
に従うと、１回の書込みをユニット単位（１２８バイ
ト）で行なうとすると、見かけ上約１００倍の書換えが
保証されることとなる。

【００３７】なお、書込みデータが１２８バイト以上で
あれば、２以上のユニットにまたがってデータを書込ん
でやる必要があるが、本発明が応用を想定している光デ
ィスクドライバやＣＤドライバのようなシステムでは、
１回の書込みデータが１２８バイト以下であることが多
いので、実質的に約１万回の書換えが保証されたのと同
様なメリットが得られる。

【００３８】図４には、上記のような書込み制御を実現
する本発明の概略構成を示す。図４において、左側のブ
ロックＵＤＡはフラッシュメモリ内に設定されたユーザ
データエリア、中央のブロックＵＤＭＭは本発明で必要
とされるユーザデータ管理モジュール、ＵＰはこのモジ
ュールＵＤＭＭの管理下にあるユニットポインタ、ＰＡ
ＴはユニットポインタＵＰの値から当該ユニットのＣＰ
Ｕ空間での物理アドレスを得るためポインタと物理アド
レスとの関係をデータテーブル形式で保持するアドレス
変換テーブルである。このアドレス変換テーブルＰＡＴ
は、例えば内蔵フラッシュメモリＦＬＡＳＨのユーザプ
ログラム領域ＵＰＡに設けられる。

【００３９】上記ユーザデータ管理モジュールＵＤＭＭ
は、ユーザプログラムＵＰＲＧからユーザデータエリア
ＵＤＡへの書込み要求を受けると、ユニットポインタを
参照して次に書き込むべきユニットを自動的に検索して
見つけたユニットにデータを書き込む機能を有するよう
に構成される。かかる機能を有するモジュールは、ハー
ドウェアでもソフトウェアでも実現可能であるが、ここ
では、ソフトウェアで実現する場合の実施例について説
明する。従って、ユーザデータ管理モジュールＵＤＭＭ
は、ユーザプログラムの一部にサブルーチンとして構成
されることもある。その場合、ユーザデータ管理モジュ
ールＵＤＭＭは、ユーザプログラムのメインルーチンも
しくは他のサブルーチン等からの書込み要求で起動され
るように構成される。ユニットポインタＵＰは、ＲＡＭ
や汎用レジスタの一部に設けられる。

【００４０】さらに、以下に説明するユーザデータ管理
モジュールＵＤＭＭは、特に制限されるものでないが、
ユーザデータを正確に管理するため、図５に示すよう
に、ユーザデータのユニットごとに検索用タグバイトＲ
ＴＢとチェック用データＳＵＭを付記するように構成さ
れる。上記検索用タグバイトＲＴＢとチェック用データ
ＳＵＭは、それぞれ例えば１バイト（８ビット）のよう
な大きさとされる。従って、１ユニットのユーザデータ
の実質的な大きさは１２６バイトである。

【００４１】上記検索用タグバイトＲＴＢにはフラッシ
ュメモリに書込みが行なわれる際に１６進数表示でＨ
“００”が設定されるとともに、チェック用データＳＵ
Ｍには１２６バイトのユーザデータの全ビットの“１”
を足し込んだ値ＳＵＭが設定される。従って、検索用タ
グバイトＲＴＢにＨ“００”が設定されるとそのユニッ
トの１２６バイトのユーザデータは書込み済み（有為）
であることを意味していることとなる。図６には、ユー
ザデータエリアＵＤＡのユニットＵＮＴ５までデータが
書き込まれている場合のデータ記憶状態が示されてい
る。特に制限されるものでないが、この実施例では、消
去状態のメモリセルはそのしきい値が高い状態にされ、
記憶データが論理“１”に対応される。従って、図６の
例では、ユニットＵＮＴ６〜ＵＮＴ９６の記憶データ
は、オール“１”すなわち１６進数で“ＦＦＦＦＦＦ…
………ＦＦ”と表わされている。

【００４２】図７〜図９には、ユーザデータ管理モジュ
ールＵＤＭＭをソウトウェアで構成する場合の３つの基
本的な関数（プログラムにおけるサブルーチン）の具体
例がフローチャートで示されている。ここで、３つの基
本的な関数とは、ユニットポインタの管理すなわちフラ
ッシュメモリ内の次に書き込むべきユニットを検索する
ユニット検索処理（図７）を実現する関数と、検索した
ユニットに対してユーザデータを書き込むユーザデータ
ライト処理（図８）を実現する関数と、ユーザデータエ
リアＵＤＡからデータを読み出すユーザデータリード処
理（図９）を実現する関数である。

【００４３】特に制限されるものでないが、図７のユニ
ット検索処理は、システムの立上がり時等に実行され
る。このユニット検索処理が開始されると、先ずユニッ
トポインタＵＰを「０」に設定する（ステップＳ１
１）。次のステップＳ１２では、ユニットポインタＵＰ
をインクリメント（＋１）してから、そのユニットポイ
ンタＵＰが示すユニットの先頭の１バイトすなわち検索
用タグバイトＲＴＢを読み出す（ステップＳ１３）。な
お、このときアドレス変換テーブルＰＡＴを参照して、
ユニットポインタＵＰの値から当該ユニットのＣＰＵ空
間での物理アドレスに変換してその物理アドレスでフラ
ッシュメモリをアクセスして対応するユーザデータを読
み出す処理が行なわれる。アドレス変換テーブルＰＡＴ
を参照して物理アドレスを得る代わりに、ユニットポイ
ンタＵＰの値に対して所定の演算を行なって物理アドレ
スを得ることも可能である。具体的には、ユニットポイ
ンタＵＰの値×１２８（＝１ユニットのバイト数）＋ユ
ーザデータエリアＵＤＡの先頭アドレス（Ｈ“００１０
００”）でアクセスする物理アドレスを得ることができ
る。

【００４４】次に、ステップＳ１４では、フラッシュメ
モリから読み出されたユニットデータの先頭の検索用タ
グバイトＲＴＢがＨ“００”であるか否かチェックす
る。そして、ＲＴＢ＝Ｈ“００”すなわちデータが“有
為”のときは、ステップＳ１６へ移行してユニットポイ
ンタの値が「９６」か否か判定し、当該ユニット検索処
理を終了する。一方、ステップＳ１６で、ＲＴＢ≠Ｈ
“００” すなわちデータが“未書込み”であると判定
したときは、ステップＳ１２へ戻ってユニットポインタ
ＵＰの値をインクリメントして、再びデータを読み出し
て先頭の検索用タグバイトＲＴＢがＨ“００”であるか
否かチェックする。

【００４５】このようにしてユニットポインタを１ずつ
加算しながらデータの先頭の検索用タグバイトＲＴＢを
チェックして行くことによって、ユーザデータが書き込
まれている最終ユニットの次のユニット番号（図６に示
されている例ではＵＮＴ６）が検出される。このユニッ
トが検出されるとステップＳ１５へ移行してユニットポ
インタＵＰの値をデクリメント（−１）して、当該ユニ
ット検索処理を終了する。これによって、ユニットポイ
ンタＵＰには、ユーザデータが書き込まれている最終ユ
ニットのユニット番号（図６に示されている例ではＵＮ
Ｔ５）が保持される。

【００４６】なお、図７のフローチャートの最後のステ
ップＳ１６にユニットポインタＵＰの値をデクリメント
（−１）する処理があるため、フラッシュメモリの消去
後、ユーザデータエリアへの書込みがなされていない場
合には、ユニットポインタＵＰの値が「０」に戻され
る。これによって、後述の図９のユーザデータリード処
理における応答が速やかに行なえるようになる。

【００４７】図７のフローチャートでは、先頭のユニッ
トから順番に検索を行なう例を示したが、最後のユニッ
トから順番に検索を行なうようにしてもよい。また、先
ず先頭のユニットＵＮＴ１をチェックしてデータが“有
為”と判定された場合には次に中間のユニット（例えば
ＵＮＴ４８）をチェックし、その結果データが“未書込
み”と判定された場合には「ＵＮＴ１」と「ＵＮＴ４
８」の中間のユニット（例えばＵＮＴ２４）、一方デー
タが“有為”と判定された場合には「ＵＮＴ４８」と
「ＵＮＴ９６」の中間のユニット（例えばＵＮＴ７２）
……のように検索エリアを順次２分割して効率良く対象
を見つける２分検索法を適用することも可能である。

【００４８】図８のユーザデータライト処理は、ユーザ
プログラムからユーザデータの書込み要求があると開始
される。この処理が開始されると、先ずフラッシュメモ
リに書き込むべきユーザデータ（外部装置から送信され
てＩＯインタフェース回路などに保持されている）を、
１２６バイトの単位で読み込んでＲＡＭの所定の領域に
格納する（ステップＳ２１）。このとき、ユーザデータ
が１２６バイトに満たなければ、実ユーザデータ以外の
部分のデータは論理“１”または論理“０”にする。具
体的には、例えば、実ユーザデータが１００バイトのと
きは、この１００バイトのデータの後ろに全ビットが論
理“１” または論理“０”である２６バイトのデータ
を付加する。しかる後、ユーザデータの部分の各ビット
を足し込んでＳＵＭ値を算出する（ステップＳ２２）。

【００４９】次のステップＳ２３では、ユニットの先頭
の１バイトにオール“０”（１６進数のＨ“００”）を
設定するとともに、先頭から２バイト目にステップＳ２
２で算出されたＳＵＭ値を入れ、その後に１２６バイト
のユーザデータを付加した図５のような構造を有する１
２８バイト長のユーザデータを生成する。それから、次
のステップＳ２４で、ユニットポインタＵＰを参照して
ポインタの値が「９６」か否か判定し、「９６」でない
ときはポインタＵＰの値をインクリメント（＋１）する
（ステップＳ２５）。そして、そのポインタの示すユニ
ットに、１２８バイトのライトデータを書き込んで当該
処理を終了する（ステップＳ２６）。なお、このステッ
プＳ２６では、アドレス変換テーブルＰＡＴを参照し
て、ユニットポインタＵＰの値から当該ユニットのＣＰ
Ｕ空間での物理アドレスに変換して、その物理アドレス
でフラッシュメモリをアクセスして書き込みを行なうよ
うにしている。

【００５０】一方、上記ステップＳ２４で、ユニットポ
インタＵＰの値が「９６」でないと判定されると、ステ
ップＳ２７へ移行して、フラッシュメモリのユーザデー
タエリアＵＤＡの消去が行なわれる。このとき、ユーザ
データエリアＵＤＡを構成する３つのブロック全てに対
してデータ消去を行なっても良いが、１つのブロックに
対してのみデータ消去を行なうようにすることも可能で
ある。そして、ステップＳ２７で消去が終了すると、次
のステップＳ２８でユニットポインタＵＰの値を「１」
に設定してステップＳ２６へ移行し、ポインタの示すユ
ニットに１２８バイトのライトデータを書き込んで当該
処理を終了する。

【００５１】図９のユーザデータリード処理は、ユーザ
プログラムからユーザデータの読出し要求があると開始
される。この処理が開始されると、先ずステップＳ３１
でユニットポインタＵＰを参照してポインタの値が
「０」か否か判定する。そして、ユニットポインタＵＰ
の値が「０」であれば、図７のフローチャートで説明し
たように、フラッシュメモリのユーザデータエリアＵＤ
Ａに対して未だユーザデータの書込みがなされていない
ことを意味しているので、ステップＳ３７へ移行して直
ちにユーザデータの「未書込み」を、ユーザプログラム
に対して応答して終了する。これによって、ユーザプロ
グラムの待ち時間を短くすることができる。

【００５２】ステップＳ３１でユニットポインタＵＰの
値が「０」でないと判定されると、ステップＳ３２へ移
行して、ユニットポインタＵＰが示すユニットからユー
ザデータを読み出す。なお、このステップＳ３２では、
アドレス変換テーブルＰＡＴを参照して、ユニットポイ
ンタＵＰの値から当該ユニットのＣＰＵ空間での物理ア
ドレスに変換して、その物理アドレスでフラッシュメモ
リをアクセスして読出しを行なう。

【００５３】次のステップＳ３３では、ステップＳ３２
で読み出されたユニットデータの先頭から３バイト目以
降のユーザデータの部分の各ビットを足し込んでＳＵＭ
値を算出し、算出された値とリードデータの２バイト目
のＳＵＭ値とを比較してエラーの有無を判定する（ステ
ップＳ３４）。ここで、「エラーなし」と判定すると次
のステップＳ３５でリードデータに誤りがないことをユ
ーザプログラムに応答して当該リード処理を終了する。
このように、リードデータのＳＵＭ値をチェックするこ
とにより、リードデータの信頼性が高くなるという利点
がある。

【００５４】一方、ステップＳ３４で「エラーあり」と
判定すると、ステップＳ３６へ移行して、リードデータ
に誤りがあったことをユーザプログラムに応答して当該
リード処理を終了する。なお、ステップＳ３４で「エラ
ーあり」と判定した場合、ステップＳ３６でリードデー
タに誤りがあったことをユーザプログラムに応答してか
ら、ユニットポインタＰＣをデクリメント（−１）して
一つ前のユニットのデータを代わりに読み出すような処
理を行なうことも可能である。従来の書込み・消去方式
では、電源遮断やノイズ等の原因で書込み不良があると
ユーザデータリード処理でリードデータが得られない場
合があったが、本実施例に従うと、それ以前書き込まれ
たデータがフラッシュメモリに残っているので、そのデ
ータを利用することで柔軟な対応が可能となる。

【００５５】図７〜図９を用いて説明した上記関数若し
くはそれを実行するサブルーチン・プログラムは、ユー
ザプログラムの中に組み込んでしまうことが可能であ
る。ただし、ＣＰＵが実行する当該システムのＯＳ（オ
ペレーティング・システム）の中に組みこんでおくこと
も可能である。そして、ＣＰＵが実行するこのＯＳは、
ユーザプログラムと同様に、フラッシュメモリ内のユー
ザプログラムエリアとは別個のエリアに記憶しておいて
も良いし、外部メモリに記憶されているＯＳを内部のＲ
ＡＭに読み込んで実行するように構成することも可能で
ある。

【００５６】また、上記ユーザデータ管理モジュールＵ
ＤＭＭは、前述したように、ソフトウェアで実現する代
わりにハードウェアでも実現することも可能であり、そ
の場合、そのような機能は図１に示されているフラッシ
ュコントローラＦＣＮＴ内部に設けるようにすることが
できる。ただし、前記実施例のように、ソフトウェアで
実現するのが最も簡単であり、また変更に伴なうコスト
も少なくて済むという利点がある。

【００５７】図１０には、上記フラッシュメモリ回路Ｆ
ＬＡＳＨの概略構成が示されている。図１０において、
１１は図１１に示されているようなフローティングゲー
トＦ−ＧＡＴＥとコントロールゲートＣ−ＧＡＴＥとを
有する２層ゲート構造のＭＯＳＦＥＴからなる不揮発性
記憶素子としてのメモリセルがマトリックス状に配置さ
れたメモリアレイ、１２はバスＢＵＳより入力された書
込みデータを保持するデータレジスタ、１３はこのデー
タレジスタ１２に保持されたデータに基づいて上記メモ
リアレイ１１に対してユニット単位で書込みを行なう書
込み回路である。

【００５８】また、１４はアドレス信号を保持するアド
レスレジスタ、１５はメモリアレイ１１内のワード線の
中から上記アドレスレジスタ１４に取り込まれたＸアド
レスに対応した１本のワード線を選択するＸデコーダ、
１６はアドレスレジスタ１４に取り込まれたＹアドレス
をデコードして１ユニット内の１バイト（あるいは１ワ
ード）のデータを選択するＹデコーダ、１７は消去対象
となるブロックを選択し消去電圧を印加してブロック単
位の消去を行なう消去制御回路、１８はメモリセルアレ
イ１１より読み出されたデータを増幅して出力するセン
スアンプである。

【００５９】さらに、フラッシュメモリには、上記各回
路ブロックの他、ＣＰＵから供給されるコマンドや制御
信号に基づいてフラッシュメモリの各回路ブロックを制
御する制御信号を形成する制御回路２７、アドレス信号
やデータ信号の入出力を行なうＩ／Ｏバッファ回路２
３、外部から供給される電源電圧Ｖccに基づいて書込み
電圧、消去電圧、読出し電圧、ベリファイ電圧等チップ
内部で必要とされる電圧を生成する電源回路２５、メモ
リの動作状態に応じてこれらの電圧の中から所望の電圧
を選択してメモリアレイ１１に供給する電源切替回路２
６等が設けられている。

【００６０】現在、フラッシュメモリ内蔵マイコンに搭
載されるフラッシュメモリには、ＦＮトンネルにより記
憶素子に書込みを行なう方式とドレイン電流を流してホ
ットエレクトロンに書込みを行なう方式がある。いずれ
も素子構造は同一であり、書込み時のバイアス電圧が異
なる。図１１にはこのうちＦＮトンネル方式のフラッシ
ュメモリにおける書込み時と消去時のバイアス状態を示
す。ＦＮトンネル方式の方が書込み電流が少ないので、
１本のワード線に接続された１２８バイトのようなユニ
ット単位で一括書込みすることができ、書込み所要時間
は短くなるため本実施例ではＦＮトンネル方式の記憶素
子を用いている。ただし、本発明はこれに限定されるも
のでなく、ホットエレクトロン方式のフラッシュメモリ
であっても良い。ホットエレクトロン方式の場合、１バ
イトのような単位で書込みを行ない、これを１２８回繰
り返すことで１ユニットの書込みが実行される。

【００６１】ＦＮトンネル方式のフラッシュメモリにお
ける書込み動作では、図１１（Ａ）に示すように不揮発
性記憶素子のドレイン領域Ｄの電圧を例えば６．７Ｖ
（ボルト）にし、コントロールゲートＣ−ＧＡＴＥが接
続されたワード線を例えば−１０．０Ｖにすることによ
り、フローティングゲートＦ−ＧＡＴＥから負電荷をド
レイン領域Ｄへ引き抜いて、しきい値電圧を低い状態
（論理“０”）にする。また、消去動作では、図１１
（Ｂ）に示すように、ソース領域Ｓおよび基体Ｐ−ＳＵ
Ｂを例えば−１０．０Ｖにし、コントローゲートＣ−Ｇ
ＡＴＥを１０．５Ｖのような高電圧にしてフローティン
グゲートＦ−ＧＡＴＥに負電荷を注入してしきい値を高
い状態（論理“１”）にする。これにより１つの記憶素
子に１ビットのデータが記憶される。ただし、バイアス
電圧は上述の例に限定されるものでない。

【００６２】図１２にはメモリアレイ１１の具体的な構
成例を示す。この実施例のメモリアレイ１１は、図１２
に示すように、列方向に配列され各々ソースおよびドレ
インが共通接続された並列形態のｎ個のメモリセル（フ
ローティングゲートを有するＭＯＳＦＥＴ）ＭＣ１〜Ｍ
Ｃｎからなるメモリ列ＭＣＣが行方向（ワード線ＷＬ方
向）および列方向（ビット線ＢＬ方向）にそれぞれ複数
個配設されている。図１２には、そのうち代表的に４つ
のメモリ列ＭＣＣが示されており、これがすべてではな
い。

【００６３】各メモリ列ＭＣＣは、ｎ個のメモリセルＭ
Ｃ１〜ＭＣｎのドレインおよびソースがそれぞれ共通の
ローカルドレイン線ＬＤＬおよび共通のローカルソース
線ＬＳＬに接続され、ローカルドレイン線ＬＤＬは選択
スイッチＭＯＳＦＥＴ Ｑs1を介してビット線ＢＬに、
またローカルソース線ＬＳＬは選択スイッチＭＯＳＦＥ
Ｔ Ｑs2によって共通ソース線ＣＳＬに接続される。さ
らに、共通ソース線ＣＳＬは切替えスイッチＳＷ１を介
して接地点または消去電圧供給端子Ｖｅｓに接続可能に
構成されている。

【００６４】この実施例のフラッシュメモリでは、この
共通ソース線ＣＳＬに接続されるメモリセルが１ブロッ
クＥＢを構成し、消去の単位とされる。一方、横方向の
メモリセルＭＣのコントロールゲートは共通のワード線
ＷＬ１１，ＷＬ１２……ＷＬ１ｎ；ＷＬ２１，ＷＬ２２
……ＷＬ２ｎにそれぞれ接続され、１本のワード線に共
通に接続されたメモリセルが１ユニット（１セクタ）を
構成し、書込みの単位とされる。１ブロックのメモリセ
ルを１つのウェル領域上に形成してそのウェルとコント
ロールゲートとの間に電圧を印加して消去を行なう方式
も可能である。

【００６５】各ビット線ＢＬにはＹデコーダの選択信号
によりオン、オフ制御されるカラムスイッチＱｙを介し
てセンスアンプＳＡが接続されており、データ読出し時
には、ワード線ＷＬが選択レベルにされてメモリセルが
そのしきい値に応じてドレイン電流が流れる流れないか
によって変化するビット線ＢＬの電位がセンスアンプＳ
Ａにより増幅され、検出される。データ書込み時には、
センスアンプＳＡに書込みデータが保持され、そのデー
タに応じてビット線ＢＬさらにはローカルドレイン線Ｌ
ＤＬを介して選択されたメモリセルのドレインに書込み
電圧が印加される。

【００６６】また、書込み時には、供給されたアドレス
に対応した１本のワード線が選択されて−１０Ｖのよう
な書込み電圧が印加される。このとき、ビット線ＢＬに
書込みデータの対応するビットに応じて、それが論理
“０”のときは６．７Ｖのような電位が印加され、論理
“１”のときは０Ｖの電位が印加される。そして、ビッ
ト線ＢＬの電位が６．７Ｖであるメモリセルにおいて
は、フローティングゲートからの電荷の引き抜きが行な
われてしきい値が低い状態（論理“０”）にされる。一
方、ビット線ＢＬの電位が０Ｖであるメモリセルにおい
ては、フローティングゲートからの電荷の引き抜きが行
なわれず、しきい値は高い（論理“１”）ままにされ
る。

【００６７】データ消去時には、１ブロックＥＢ内のす
べてのワード線が１０．５Ｖのような電位にされるとと
もに、このワード線に接続されているメモリセルはその
ドレイン側の選択スイッチＭＯＳＦＥＴ Ｑｓ１がオフ
されてドレインがオープン状態とされ、ソース側の選択
スイッチＭＯＳＦＥＴ Ｑｓ２がオンされるとともに切
替えスイッチＳＷ１が消去電圧端子Ｖｅｓ側に切り替え
られてソースに−１０．０Ｖのような負電圧が印加され
る。これによって、１ブロック内のすべてのメモリセル
は、フローティングゲートへの電荷の注入が行なわれて
しきい値が高い状態（論理“１”）にされる。

【００６８】なお、データ読出し時には、全てのビット
線ＢＬが１．０Ｖのような電位にプリチャージされた
後、供給されたアドレスに対応した１本のワード線が選
択されて４．２Ｖのような電圧が印加される。また、ソ
ース側の選択スイッチＭＯＳＦＥＴ Ｑｓ２がオンされ
るとともに切替えスイッチＳＷ１が接地点側に切り替え
られて、共通ソース線ＳＬを介してソースに０Ｖの電圧
が印加される。これによって、選択されたワード線に接
続されたメモリセルは、そのしきい値に応じてしきい値
が低いときは電流が流れてビット線ＢＬの電位が下が
り、しきい値が高いときは電流が流れないためビット線
ＢＬの電位がプリチャージレベルに維持される。そし
て、この電位差がセンスアンプＳＡによって増幅、検出
される。

【００６９】図１３には、上記のように構成されたフラ
ッシュメモリ内蔵マイコンを用いた本発明に係る媒体再
生装置の一例としてのＣＤ−ＲＯＭドライブ装置の一構
成例を示す。

【００７０】図１３において、１００はＣＤ（コンパク
トディスク）のような記録媒体、１１０はディスク１０
０を回転駆動するスピンドルモータ、１２０は半導体レ
ーザ素子やレンズなどの光学系を有するピックアップ、
１３０はピックアップ１２０を移動させるボイスコイル
モータのようなアクチュエータである。

【００７１】２１０は上記スピンドルモータ１１０およ
びボイスコイルモータ１３０の駆動を行なうモータドラ
イバで、スピンドルモータ駆動回路とボイスコイルモー
タ駆動回路とからなる。上記モータドライバ２１０はス
ピンドルモータ駆動回路とボイスコイルモータ駆動回路
とからなり、ヘッドの相対速度を一定にするようにスピ
ンドルモータ駆動回路がサーボ制御されるとともに、ヘ
ッドの中心をトラックの中心に一致させるようにボイス
コイルモータ駆動回路がサーボ制御される。

【００７２】２２０は上記ピックアップ１２０によって
検出され光電変換された信号を増幅するリード・アン
プ、２３０は、リード・アンプ２２０から送られてくる
読出し信号に対して波形整形や復調処理、誤り訂正処理
等の信号処理をしてデータを再生する信号処理回路、２
４０は再生データをデコード（復号）したり本装置と外
部装置との間のデータの受渡しおよび制御等を行なうデ
コーダ＆インタフェース回路、２５０はシステム全体を
統括的に制御する前記実施例のフラッシュメモリ内蔵マ
イコン、２６０はコンパタクト・ディスクから高速で読
み出されたリードデータを一時的に記憶するバッファ用
のキャッシュメモリである。キャッシュメモリを備える
ことによって、前回読出しが行なわれたデータもしくは
それと同一のセクタのデータに対する読出し要求があっ
た場合に、ディスクからのデータの読出しを行なわずに
キャッシュメモリから直ちにデータを送ることができ
る。また、当該媒体再生装置によるデータ書込み速度
が、媒体再生装置とデータを要求する他の装置との間の
データ転送速度よりも遅い場合に、キャッシュメモリを
利用することで他の装置の待ち時間を短縮することがで
きる。

【００７３】上記モータドライバ２１０、リードアンプ
２２０、信号処理回路２３０、デコーダ＆インタフェー
ス回路２４０、フラッシュメモリ内蔵マイコン２５０、
キャッシュメモリ２６０によって媒体再生装置としての
コンパクトディスク装置が構成され、該装置とスピンド
ルモータ１１０、ピックアップ１２０およびボイスコイ
ルモータ１３０によって媒体再生装置の一例としてのＣ
Ｄ−ＲＯＭドライブ装置２００が構成される。

【００７４】この実施例のＣＤ−ＲＯＭドライブ装置で
は、上記フラッシュメモリ内蔵マイコン２５０が、デコ
ーダ＆インタフェース回路２４０から供給される信号に
基づいていずれの動作モードか判定し動作モードに対応
してシステム各部の制御を行なったりアドレス情報に基
づいてセクタ位置などを算出したりする。また、フラッ
シュメモリ内蔵マイコン２５０は、デコーダ＆インタフ
ェース回路２４０を介してホストコンピュータ３００か
ら、内蔵フラッシュメモリに記憶すべき当該ドライブ装
置のメカ的なばらつき値や再生するＣＤ−ＲＯＭの特性
などの情報を受け取ると、前述した関数（図７〜図９参
照）に従って、フラッシュメモリのユーザデータエリア
に対するデータの書込みを行なったりする。

【００７５】具体的には、例えば図１４（Ａ）に示すよ
うに、テスト用のディスクをドライブ装置に挿入してア
クセスを行なう（ステップＳ４１）。そして、ピックア
ップを通して得られた情報と予め用意されている最適値
とを比較してメカニズムの誤差を算出する（ステップＳ
４２）。算出された誤差は、当該ドライブ装置のばらつ
き値としてフラッシュメモリに書き込む（ステップＳ４
３）。このような処理は、例えば、メーカがドライブ装
置を出荷する直前に行なうようにする。

【００７６】一方、出荷後、ドライブ装置のフラッシュ
メモリ内蔵マイコンは、電源投入時に図１４（Ｂ）に示
すような手順に従って、まずフラッシュメモリから記憶
されている上記ばらつき値を読み出す（ステップＳ５
１）。そして、そのばらつき値に基づいてスピンドルモ
ータ１１０やアクチュエータ１２０の駆動信号、半導体
レーザの出力レベルなどの補正値を演算し、得られた補
正値に基づいて補正制御を行なう（ステップＳ５２）。
また、ドライブ装置のフラッシュメモリ内蔵マイコン
は、ディスクのアクセス開始時に、ディスクに記録され
ているメディアの種別や特性を示す情報があるか否か調
べる（ステップＳ５３）。そして、記録された情報があ
る場合にはそれを読み出して、挿入されたメディアに応
じて初期値として記憶されているデータに基づいて半導
体レーザの出力レベルなどを決定し、補正する（ステッ
プＳ５４）。一方、記録された情報がない場合には、初
期設定されている基準値を用いてメディアに対するアク
セスを行なう（ステップＳ５５）。

【００７７】さらに、追記型のＣＤ−Ｒドライブ装置や
書換え可能なＣＤ−ＲＷドライブ装置においては、図１
４（Ａ），（Ｂ）のような制御の他に、種別情報や特性
情報の記録がなく特性が分かっていないメディアが挿入
されたような場合には、初期値に基づいて予め用意され
ている所定の試し書き領域に書込みとベリファイ読出し
を行なって、レーザの強度と照射時間および読出し信号
レベルをフラッシュメモリに書き込んで、次に同一メデ
ィアが挿入された場合に、フラッシュメモリに書き込ま
れている情報を利用して補正するような制御を行なうよ
うにシステムあるいはユーザプログラムを構成すること
ができる。また、レーザの照射累計時間や媒体の累計書
込み枚数などもフラッシュメモリに書き込むようにして
もよい。

【００７８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例においては、フラッシュメモリ内のユーザデー
タエリアＵＤＡの１ユニットのユーザデータが有為か否
かを示す検索用タグバイトＲＴＢとして１バイトを割り
当てているが、前記実施例の場合には１ビットとするこ
とも可能である。さらに、検索用タグバイトＲＴＢに
は、１２６バイトのうち先頭から何バイトまでが有効で
あるか表わす情報を格納することも可能である。すなわ
ち、検索用タグバイトＲＴＢの８ビットのうち所定の１
ビット（例えば先頭ビット）を“０”に設定してユーザ
データが有為であることを示し、残りの７ビットで有効
バイト数を示すように制御することができる。

【００７９】また、前記実施例においては、フラッシュ
メモリ内のユーザデータエリアＵＤＡの１ユニットの大
きさを１２８バイトとしたが、１本のワード線に接続さ
れるメモリセルの数を変えてやることで、２５６バイト
あるいは６４バイトなど任意のバイト数とすることがで
きる。さらに、ソフトウェアによる処理で１ユニットを
２５６バイトや５１２バイトなどとすることも可能であ
る。その場合、図８のステップＳ２５におけるユニット
ポインタの更新を「＋２」や「＋３」ずつ増やしたり、
ステップＳ２６における書込み処理の際に、ポインタの
値から２つあるいは３つの物理アドレスを演算してデー
タの書込みを２回あるいは３回に分けて行なうようにす
れば良い。

【００８０】さらに、上記実施例においては、パソコン
本体とは別個の框体に構成された外付け型のＣＤドライ
ブ装置について説明したが、本発明はパソコンの框体内
に取り付けられるパソコン内蔵型ＣＤドライブ装置など
にも適用できることはいうまでもない。

【００８１】また、以上の説明では主として本発明者に
よってなされた発明をその背景となった利用分野である
ＣＤドライブ装置に適用した場合について説明したが、
本発明はそれに限定されるものでなく、ＭＯ（磁気光）
ドライブ装置やＤＶＤ（ディジタル・ビデオ・ディス
ク）ドライブ装置など記録媒体の再生装置一般に利用す
ることができる。

【００８２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００８３】すなちわ、本発明に従うと、記憶素子それ
自身の書換え可能回数は少なくても外部から見た書換え
回数を大幅に多くすることができるフラッシュメモリを
内蔵したマイクロコンピュータを実現し、これによって
ＥＥＰＲＯＭを必要としない安価な媒体再生装置を実現
することができる。また、最終ユーザーの使用状態にお
いてもシステムに関わるデータを内蔵メモリに比較的多
くの回数書き込むことができ、しかもコストアップを抑
えることができるマイクロコンピュータを搭載した媒体
再生装置を実現することができる。

【図面の簡単な説明】

【図１】本発明が適用されるフラッシュメモリ内蔵マイ
コンの一例の概略構成を示すブロック図である。

【図２】内蔵フラッシュメモリのアドレス空間構成を示
すメモリマップである。

【図３】本発明が適用されたフラッシュメモリ内蔵マイ
コンにおける内蔵フラッシュメモリに対する書込み手順
の一例を示す説明図である。

【図４】本発明が適用されたフラッシュメモリ内蔵マイ
コンにおけるユーザデータ管理モジュールとユーザデー
タエリアおよびユーザプログラムとの関係を示す説明図
である。

【図５】本発明が適用されたフラッシュメモリ内蔵マイ
コンにおける１ユニットのユーザデータの構成例を示す
説明図である。

【図６】本発明が適用されたフラッシュメモリ内蔵マイ
コンにおけるユーザデータエリアのデータ格納状態の一
例を示す説明図である。

【図７】本発明が適用されたフラッシュメモリ内蔵マイ
コンにおけるユーザデータ管理モジュールを構成する関
数としてのユニット検索処理の具体的手順の一例を示す
フローチャートである。

【図８】ユーザデータ管理モジュールを構成する関数と
してのユーザデータ書込み処理の具体的手順の一例を示
すフローチャートである。

【図９】ユーザデータ管理モジュールを構成する関数と
してのユーザデータ読出し処理の具体的手順の一例を示
すフローチャートである。

【図１０】本発明が適用されたフラッシュメモリ内蔵マ
イコンにおける内蔵フラッシュメモリの一例の概略構成
を示すブロック図である。

【図１１】内蔵フラッシュメモリのメモリセルとしての
記憶素子の構造および書込み時と消去時のバイアス状態
の一例を示す断面図である。

【図１２】内蔵フラッシュメモリのメモリアレイ部の回
路構成例を示す回路図である。

【図１３】本発明に係る媒体再生装置の一例としてのＣ
Ｄ−ＲＯＭドライブ装置の一構成例を示すブロック図で
ある。

【図１４】実施例のＣＤ−ＲＯＭドライブ装置における
メカのばらつきの検出処理およびばらつき値に基づく調
整処理の手順の一例を示すフローチャートである。

【図１５】媒体再生装置の一例としての光ディスクドラ
イバとそれを使用したシステムの構成例を示す概略図で
ある。

【符号の説明】

ＦＬＡＳＨ 内蔵フラッシュメモリ ＢＵＳ 内部バス ＶＴＡ ベクタテーブルエリア ＵＤＡ ユーザデータエリア ＵＰＡ ユーザプログラムエリア ＵＮＴ１〜ＵＮＴ９６ ユニット ＥＢ１〜ＥＢ３ ブロック ＵＤＭＭ ユーザデータ管理モジュール ＵＰ ユニットポインタ ＲＴＢ 検索用データ（検索用タグバイト） ＳＵＭ チェック用データ Ｃ−ＧＡＴＥ コントロールゲート Ｆ−ＧＡＴＥ フローティングゲート Ｐ−ＳＵＢ 半導体基板 Ｓ ソース領域 Ｄ ドレイン領域 ＭＣ メモリセル（記憶素子） ＷＬ ワード線 ＢＬ ビット線 ＳＬ 共通ソース線 ＬＤＬ ローカルドレイン線 ＬＳＬ ローカルソース線 ＳＬ 共通ソース線 ＳＡ センスアンプ １１ メモリアレイ １５ Ｘデコーダ回路 １６ Ｙデコーダ回路 １００ 媒体（コンパクトディスク） １１０ 媒体駆動手段（スピンドルモータ） １２０ 読取り手段（ピックアップ） ２００ 媒体再生装置（ＣＤドライブ装置） ２５０ フラッシュメモリ内蔵マイコン ２６０ 制御基板 ３００ ケーブル

フロントページの続き (72)発明者 磯 佳実 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 大和 敏 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5B018 GA10 HA40 NA06 5B060 CA11 MM00 5B065 BA09 CC08 CS01

Claims (12)

【特許請求の範囲】
1. 【請求項１】 記録媒体を駆動する媒体駆動手段と、該
   媒体駆動手段を電気的に制御し駆動する駆動回路と、上
   記媒体に記録されたデータを読み取り電気信号として出
   力する読取り手段と、該読取り手段の出力信号を増幅す
   る増幅回路と、該増幅回路で増幅された読出し信号を処
   理してデータを再生する信号処理回路と、他の装置との
   通信を行なうインタフェース回路と、上記駆動回路、信
   号処理回路およびインタフェース回路を制御する制御装
   置とを備えた媒体再生装置であって、 上記制御装置は、ユニット単位で電気的にデータ書込み
   が可能でありかつ上記ユニットよりも大きなブロック単
   位で電気的に一括してデータ消去可能な不揮発性メモリ
   とプログラムに従って動作する制御部とが１つの半導体
   チップ上に形成された半導体集積回路からなり、上記制
   御部は上記不揮発性メモリの所定の領域のユニットを管
   理し、該所定の領域に対してユニット単位でデータの書
   込みを順次行ない、該所定の領域に含まれる複数のユニ
   ットに対して書込みが行なわれた場合に上記所定の領域
   に含まれるブロックに対してデータ消去を行ない、該消
   去されたブロックにおけるユニットに対してデータの書
   込みを行なうように構成されていることを特徴とする媒
   体再生装置。
2. 【請求項２】 上記不揮発性メモリは、上記制御部を構
   成する素子を形成する工程と同一の工程で形成された素
   子により構成されていることを特徴とする請求項１に記
   載の媒体再生装置。
3. 【請求項３】 上記制御部は、上記不揮発性メモリに記
   憶されているアプリケーションプログラムの実行で発生
   したデータを当該不揮発性メモリの上記所定の領域にユ
   ニット単位で書き込むことを特徴とする請求項１または
   ２に記載の媒体再生装置。
4. 【請求項４】 上記制御部による上記不揮発性メモリに
   関するユニット管理機能、データの書込み機能およびデ
   ータ消去機能は、上記不揮発性メモリに記憶されている
   アプリケーションプログラムによって実現されているこ
   とを特徴とする請求項１〜３のいずれかに記載の媒体再
   生装置。
5. 【請求項５】 上記不揮発性メモリに書き込まれるデー
   タは、上記媒体の種別に関する情報であることを特徴と
   する請求項１〜４のいずれかに記載の媒体再生装置。
6. 【請求項６】 上記不揮発性メモリの上記所定の領域を
   構成する各ユニットには、当該ユニットのデータが有為
   か否かを示すデータが書き込まれることを特徴とする請
   求項１〜５のいずれかに記載の媒体再生装置。
7. 【請求項７】 上記不揮発性メモリの上記所定の領域を
   構成する各ユニットには、当該ユニットのデータの信頼
   性をチェックするためのデータが書き込まれることを特
   徴とする請求項１〜６のいずれかに記載の媒体再生装
   置。
8. 【請求項８】 上記媒体からのデータ読取り時に当該デ
   ータの上記チェック用のデータを調べて読出しデータが
   異常であると判定したときは、当該データの書込み以前
   に書き込まれているデータを読み出すように構成されて
   いることを特徴とする請求項７に記載の媒体再生装置。
9. 【請求項９】 上記不揮発性メモリの上記所定の領域に
   書き込まれるデータは、上記媒体駆動手段および読取り
   手段の製造ばらつきに関する情報であることを特徴とす
   る請求項１〜８のいずれかに記載の媒体再生装置。
10. 【請求項１０】 上記不揮発性メモリの上記所定の領域
    に書き込まれるデータは、上記媒体をアクセスすること
    によって得られた媒体の特性に関する情報であることを
    特徴とする請求項１〜９のいずれかに記載の媒体再生装
    置。
11. 【請求項１１】 上記所定の領域は、複数のブロックを
    有し、前記ブロックのそれぞれは複数のユニットを有し
    ていることを特徴とする請求項１〜１０のいずれかに記
    載の媒体再生装置。
12. 【請求項１２】 上記データ消去は、所定のデータの書
    込みであることを特徴とする請求項１〜１１のいずれか
    に記載の媒体再生装置。