JP2002057235A - Package for storing semiconductor elements - Google Patents
Package for storing semiconductor elementsInfo
- Publication number
- JP2002057235A JP2002057235A JP2000245154A JP2000245154A JP2002057235A JP 2002057235 A JP2002057235 A JP 2002057235A JP 2000245154 A JP2000245154 A JP 2000245154A JP 2000245154 A JP2000245154 A JP 2000245154A JP 2002057235 A JP2002057235 A JP 2002057235A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic frame
- ceramic
- groove
- grooves
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000000919 ceramic Substances 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000005219 brazing Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 20
- 230000004888 barrier function Effects 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract description 3
- 230000006378 damage Effects 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 46
- 238000000034 method Methods 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000000292 calcium oxide Substances 0.000 description 2
- 235000012255 calcium oxide Nutrition 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】金属基体とセラミック枠体を具備する半導体素
子収納用パッケージにおいて、化合物半導体を素材とし
たショットキーバリア型電界効果型トランジスタなどの
高出力の半導体素子を収納する場合において、半導体素
子の作動時の大きな発熱を速やかに外部に放熱させて、
半導体素子の誤作動や熱破壊を防ぐこと。
【解決手段】セラミック枠体２は、その側壁の上端から
下端にかけて複数の溝９，１０が形成されているととも
に、この複数の溝９，１０の内面の面積の和が、側壁の
内外側面の面積と複数の溝９，１０の内面の面積との和
に対して５〜７５％であり、かつ溝９，１０の内面にメ
タライズ層１４が被着され、さらにそのメタライズ層１
４がロウ材１５で覆われている。
(57) Abstract: A semiconductor device housing package including a metal substrate and a ceramic frame, in which a high-power semiconductor device such as a Schottky barrier type field effect transistor made of a compound semiconductor is housed. In, the large heat generated during operation of the semiconductor element is quickly radiated to the outside,
To prevent malfunction and thermal destruction of semiconductor devices. A plurality of grooves (9, 10) are formed from the upper end to the lower end of the side wall of the ceramic frame (2), and the sum of the areas of the inner surfaces of the plurality of grooves (9, 10) is equal to the inner and outer surfaces of the side wall. 5% to 75% of the sum of the area and the area of the inner surfaces of the plurality of grooves 9, 10 and a metallized layer 14 is applied to the inner surfaces of the grooves 9, 10;
4 is covered with brazing material 15.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、特に発熱量が大きい半導体素子を収納
する半導体素子収納用パッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package for accommodating a semiconductor element, and more particularly to a package for accommodating a semiconductor element which generates a large amount of heat.
【０００２】[0002]
【従来の技術】近年、ＩＣ，ＬＳＩ等の半導体素子の情
報処理速度の高速化、および半導体素子の大容量化に伴
い、半導体素子はより高い周波数で作動するようになっ
てきており、その結果発熱量も大きくなっている。ま
た、コンピュータ装置等の情報処理装置に用いられる半
導体装置に関しても、より高い周波数でより大きな電力
を扱い得るように改良されつつある。例えば、能動半導
体素子として従来のシリコン（Ｓｉ）を素材とした半導
体素子に代えて、ガリウム砒素（ＧａＡｓ）等の化合物
半導体を素材としたショットキーバリア型の電界効果型
トランジスタ（ＦＥＴ：Field Effect Transistor）
等が開発されて久しく、このショットキーバリア型のＦ
ＥＴ等は近年高周波帯域において大電力を扱えるように
改良が進みつつある。2. Description of the Related Art In recent years, with an increase in the information processing speed of semiconductor devices such as ICs and LSIs and an increase in the capacity of semiconductor devices, semiconductor devices have been operated at higher frequencies. The calorific value has also increased. Also, semiconductor devices used in information processing devices such as computer devices are being improved to handle higher power at higher frequencies. For example, a Schottky barrier type field effect transistor (FET) using a compound semiconductor such as gallium arsenide (GaAs) instead of a conventional semiconductor element using silicon (Si) as an active semiconductor element is used. )
Has been developed for a long time, this Schottky barrier type F
In recent years, ET and the like have been improved to handle large power in a high frequency band.
【０００３】従来、このような高周波、大電力で作動す
る半導体素子を収納する半導体素子収納用パッケージ
（以下、半導体パッケージとする）として、図４に示す
ような、金属基体１と、この金属基体１上の周縁部に取
着され側部に入出力端子部５を備えたセラミック枠体２
とを備えたものが提案されている。このセラミック枠体
２は、例えば完全に電磁遮蔽（電磁シールド）がされて
いなくとも性能が低下しにくいタイプのＦＥＴ等を収納
する半導体パッケージに広く用いられている。即ち、セ
ラミック枠体２は電磁シールド性に関しては金属製の枠
体に劣るものの、その優れた電気絶縁性、気密性、量産
性などの利点を有していることから、金属製の枠体に代
えて広く用いられている。特にその量産性は金属製の枠
体に比べて格段に優れているとともに、その製造工程で
側部に半導体パッケージの内外を電気的に接続するため
の入出力端子部を多層化技術により一括して形成するこ
とができることが量産性の利点の一つである。また、セ
ラミック枠体２は金属製の枠体よりも軽量であることも
その利点の一つに数えることが出来る。Conventionally, as a semiconductor element housing package (hereinafter, referred to as a semiconductor package) for housing a semiconductor element operating at such a high frequency and a large power, a metal base 1 as shown in FIG. 1. A ceramic frame 2 attached to a peripheral portion on an upper side and provided with an input / output terminal portion 5 on a side portion.
The following is proposed. The ceramic frame 2 is widely used for a semiconductor package for accommodating, for example, an FET or the like whose performance hardly deteriorates even if the electromagnetic shielding (electromagnetic shielding) is not completely performed. That is, although the ceramic frame 2 is inferior to the metal frame with respect to the electromagnetic shielding property, it has advantages such as excellent electric insulation, airtightness, and mass productivity. Instead, it is widely used. In particular, its mass productivity is much better than that of a metal frame.In addition, the input / output terminals for electrically connecting the inside and outside of the semiconductor package to the sides during the manufacturing process are integrated using multilayer technology. Is one of the advantages of mass productivity. Another advantage of the ceramic frame 2 is that it is lighter than a metal frame.
【０００４】このようなセラミック枠体２は、周知のセ
ラミックグリーンシート積層法を用いて製造することが
できる。この方法では、セラミックスの粉末に焼結助剤
を添加するとともに、適当なバインダ、溶剤、および可
塑剤を添加して、これらを混練してスラリー状となし、
その後、従来周知のドクターブレード法等の成形方法に
よって多数個取り用のセラミックグリーンシートを得
る。このセラミックグリーンシートは、打ち抜き工程、
金属ペースト塗布工程、および積層工程を経てセラミッ
クグリーンシート積層体となり、次いでこのセラミック
グリーンシート積層体を個々の積層体に切断分離して、
これらを高温で焼成してセラミック枠体２が作製され
る。[0004] Such a ceramic frame 2 can be manufactured by using a well-known ceramic green sheet laminating method. In this method, a sintering aid is added to a ceramic powder, an appropriate binder, a solvent, and a plasticizer are added, and these are kneaded to form a slurry.
After that, a ceramic green sheet for obtaining multiple pieces is obtained by a conventionally known forming method such as a doctor blade method. This ceramic green sheet is stamped,
Through a metal paste application step and a laminating step, a ceramic green sheet laminate is obtained, and then the ceramic green sheet laminate is cut and separated into individual laminates,
These are fired at a high temperature to produce the ceramic frame 2.
【０００５】そして、このセラミック枠体２は、その下
面に予め形成されたメタライズ層により金属基体１の周
縁部に銀ロウ等のロウ材４を介して接合され、さらに外
部リード端子６が入出力端子部５に形成されているメタ
ライズ配線層７上にロウ材を介して接合される。また、
蓋体８がセラミック枠体２の上面に形成されたメタライ
ズ層上にロウ材を介して接合され、これにより、内部に
半導体素子３を収納する半導体パッケージとなる。The ceramic frame 2 is joined to the peripheral portion of the metal base 1 via a brazing material 4 such as silver brazing by means of a metallized layer previously formed on the lower surface thereof. It is joined to the metallized wiring layer 7 formed on the terminal portion 5 via a brazing material. Also,
The lid 8 is joined to the metallized layer formed on the upper surface of the ceramic frame 2 via a brazing material, thereby forming a semiconductor package in which the semiconductor element 3 is housed.
【０００６】この蓋体８は、金属製、セラミックス製の
いずれもが用いられ、金属製の場合例えばＦｅ−Ｎｉ−
Ｃｏ合金等からなり、またセラミックス製の場合例えば
アルミナセラミックス等からなり、この場合にはセラミ
ック枠体２の下面に予めメタライズ層を形成しておくこ
とが必要である。The lid 8 is made of either metal or ceramic. In the case of metal, for example, Fe-Ni-
It is made of a Co alloy or the like, or made of ceramics, for example, alumina ceramics. In this case, it is necessary to form a metallized layer on the lower surface of the ceramic frame 2 in advance.
【０００７】このような半導体パッケージでは、半導体
素子３が発する熱は主に金属基体１を介して外部へと伝
達する構造になっており、それ故金属基体１は、セラミ
ック枠体２に熱膨張係数を近似させてセラミック枠体２
との接合時の熱歪みを小さくするために、熱膨張係数が
７×１０-6〜９×１０-6／℃程度で熱伝導率が２００Ｗ
／ｍ・Ｋ程度の銅（Ｃｕ）−タングステン（Ｗ）合金
や、熱膨張係数が９×１０-6〜１１×１０-6／℃で熱伝
導率が２５０Ｗ／ｍ・Ｋ程度の銅（Ｃｕ）−モリブデン
（Ｍｏ）合金等が用いられている。In such a semiconductor package, the heat generated by the semiconductor element 3 is transmitted mainly to the outside through the metal base 1. Therefore, the metal base 1 is thermally expanded by the ceramic frame 2. Approximate the coefficient to make the ceramic frame 2
In order to reduce the thermal strain at the time of joining with the substrate, the thermal expansion coefficient is about 7 × 10 −6 to 9 × 10 −6 / ° C. and the thermal conductivity is 200 W
/ M · K or a copper (Cu) -tungsten (W) alloy having a coefficient of thermal expansion of 9 × 10 −6 to 11 × 10 −6 / ° C. and a thermal conductivity of about 250 W / m · K. ) -Molybdenum (Mo) alloy or the like is used.
【０００８】また、図４の半導体パッケージに類似する
構成の従来例として、セラミック基板とセラミック枠体
とを具備した高周波素子用パッケージがある（従来例
１：特開昭６３−２６１８５９号公報参照）。この従来
例１には、セラミック枠体の内外側面に、その内周面に
導体ペーストを塗布し焼成して成るメタライズ層が被着
された、断面が半円状の切り欠きが、上下方向に形成さ
れている半導体素子用のパッケージが記載されている
が、この切り欠きはセラミック基板上の接地配線と電気
的に接続されて疑似メタルウォールを形成するためのも
のである。Further, as a conventional example having a configuration similar to the semiconductor package of FIG. 4, there is a package for a high-frequency element having a ceramic substrate and a ceramic frame (conventional example 1: see Japanese Patent Application Laid-Open No. Sho 63-261859). . In this conventional example 1, a notch having a semicircular cross section, in which a metallized layer formed by applying and firing a conductive paste on the inner peripheral surface is applied to the inner and outer surfaces of the ceramic frame, is formed in the vertical direction. Although a package for a formed semiconductor element is described, the cutout is electrically connected to a ground wiring on a ceramic substrate to form a pseudo metal wall.
【０００９】さらに、従来例２として、実装基板上に設
けられた、プリント基板からなる四角い枠体の端面に、
半欠スルーホール端子を形成した高周波回路用パッケー
ジが提案されている（従来例２：特開平７−１２２６７
４号公報参照）。本従来例２では、この半欠スルーホー
ル端子は実装基板に対する位置合わせ用として設けられ
ている。Further, as a second conventional example, an end surface of a rectangular frame formed of a printed board provided on a mounting board is provided.
A high-frequency circuit package in which a semi-open through-hole terminal is formed has been proposed (conventional example 2: JP-A-7-12267).
No. 4). In the second conventional example, the semi-hollow through-hole terminals are provided for positioning with respect to the mounting substrate.
【００１０】また従来例３として、絶縁基板上に絶縁枠
体が形成された高周波用パッケージであって、この絶縁
枠体の内外側面にキャスタレーション導体が形成された
ものがあり、このキャスタレーション導体が信号入出力
用の線路導体を取り囲む接地導体の一部を構成すること
で疑似導波管を形成するものが提案されている（従来例
３：特開平１１−３１２７５１号公報参照）。As a third conventional example, there is a high-frequency package in which an insulating frame is formed on an insulating substrate, wherein a castellation conductor is formed on the inner and outer surfaces of the insulating frame. Has been proposed to form a pseudo waveguide by forming a part of a ground conductor surrounding a line conductor for signal input / output (prior art 3: see Japanese Patent Application Laid-Open No. H11-312751).
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上記の
ような半導体パッケージにおいて、収納される半導体素
子が化合物半導体を素材としたショットキーバリア型の
ＦＥＴ等の極めて発熱量の大きいものである場合、金属
基体１を経由して外部に伝えられる熱以外に、セラミッ
ク枠体２や蓋体８を経由して金属基体に伝わる熱を速や
かに外部に放散させなければ、半導体素子が作動時に発
する熱を効率よく外部に伝熱できなくなり、その作動性
が損なわれるという問題点を有していた。However, in the above-described semiconductor package, when the semiconductor element to be housed is an extremely large heat-generating element such as a Schottky barrier type FET using a compound semiconductor as a material, Unless heat transmitted to the metal substrate via the ceramic frame 2 and the lid 8 is quickly dissipated to the outside in addition to the heat transmitted to the outside via the substrate 1, the heat generated by the semiconductor element during operation can be efficiently reduced. There is a problem in that heat cannot be transferred to the outside, and the operability is impaired.
【００１２】そこで、蓋体８やセラミック枠体２からの
熱をさらに効率よく金属基体１側に伝えるための熱伝導
率のより高いＣｕ，Ａｇ等からなる金属基体の使用が検
討されたが、これらの金属の熱膨張係数はセラミック枠
体２や半導体素子３の熱膨張係数に比べて桁違いに大き
いため、金属基体１とセラミック枠体２とを接合する際
に熱歪みによりセラミック枠体２にクラックが発生した
り、半導体素子３が破損するといった不具合が発生し易
いという問題があった。Therefore, the use of a metal substrate made of Cu, Ag, or the like having a higher thermal conductivity for more efficiently transmitting heat from the lid 8 and the ceramic frame 2 to the metal substrate 1 has been studied. Since the coefficients of thermal expansion of these metals are orders of magnitude larger than the coefficients of thermal expansion of the ceramic frame 2 and the semiconductor element 3, when the metal base 1 and the ceramic frame 2 are joined, the ceramic frame 2 is thermally strained. However, there is a problem that cracks are generated and the semiconductor element 3 is easily damaged.
【００１３】このとき、セラミック枠体２が例えば酸化
アルミニウム質焼結体からなる場合にはその熱伝導率は
約１７Ｗ／ｍ・Ｋと低い為に、半導体素子３からの輻射
熱や半導体パッケージ内部に封入されているガスを介し
て蓋体８やセラミック枠体２に伝わった熱が、セラミッ
ク枠体２中を効率よく伝わらず、その結果、蓋体８やセ
ラミック枠体２に熱が滞留して、半導体素子３から発す
る熱とともに半導体パッケージ内部を高温状態となし、
延いては半導体素子３に誤作動が発生したり、半導体素
子３が熱破壊されるといった不具合が発生していた。At this time, when the ceramic frame 2 is made of, for example, an aluminum oxide sintered body, its thermal conductivity is as low as about 17 W / m · K. The heat transmitted to the lid 8 and the ceramic frame 2 via the enclosed gas does not efficiently transmit through the ceramic frame 2, and as a result, heat stays in the lid 8 and the ceramic frame 2. The inside of the semiconductor package is brought into a high temperature state together with the heat generated from the semiconductor element 3,
Eventually, malfunctions have occurred in the semiconductor element 3 or the semiconductor element 3 has been thermally damaged.
【００１４】このセラミック枠体２は、上記のように多
数個取りで一括して作製できることから、金属枠体に比
べて低コストで製造でき、それ故広く用いられているの
であるが、上記の不具合があるためにＦＥＴ等の極めて
発熱量の大きい半導体素子３を収容するには不適であ
る。そこでこの不具合を回避するには熱伝導率の大きな
金属枠体を使えば良いのであるが、金属枠体は次に述べ
る理由により生産に際して高コストとなり容易には受け
入れられないものとなっている。The ceramic frame 2 can be manufactured at a low cost as compared with a metal frame since it can be manufactured in batches as described above. Therefore, the ceramic frame 2 is widely used. It is not suitable for accommodating a semiconductor element 3 having an extremely large amount of heat such as an FET due to a defect. In order to avoid this problem, a metal frame having a large thermal conductivity may be used. However, the metal frame is expensive in production and cannot be easily accepted for the following reasons.
【００１５】すなわち、金属枠体を作製するには、例え
ば鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合
金の粉末を所望の形状にプレス成型して、これを焼結す
る方法があるが、１回のプレスで作製できる数は限られ
ており、その為にセラミック枠体２の量産性には劣る。
また、Ｆｅ−Ｎｉ−Ｃｏ合金から成る金属板をエッチン
グして複数の金属枠体を一括して製造する方法もある
が、この場合には多大のエッチング時間を必要とするの
で実用的ではない。従って近年の低コスト生産の要求に
応じるためにセラミック枠体２の使用は不可欠であり、
前述の不具合の解決が急務となっていた。That is, in order to produce a metal frame, there is a method in which, for example, a powder of an iron (Fe) -nickel (Ni) -cobalt (Co) alloy is press-molded into a desired shape and sintered. However, the number that can be produced by one press is limited, and therefore, the mass productivity of the ceramic frame 2 is inferior.
There is also a method of manufacturing a plurality of metal frames at once by etching a metal plate made of an Fe-Ni-Co alloy, but this method is not practical because a large amount of etching time is required. Therefore, the use of the ceramic frame 2 is indispensable to meet the recent demand for low-cost production,
There was an urgent need to resolve the aforementioned problems.
【００１６】そこで、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、セラミック枠体を用いる
半導体パッケージにおいて、その内部に収容する半導体
素子が作動時に発する熱を効率よく外部に伝熱できるよ
うにするとともに、半導体素子の破損を防止して、半導
体素子を長期に亘り正常かつ安定に作動させることにあ
る。Accordingly, the present invention has been completed in view of the above problems, and an object of the present invention is to provide a semiconductor package using a ceramic frame, in which a semiconductor element housed therein efficiently emits heat generated during operation to the outside. An object of the present invention is to enable a semiconductor device to operate normally and stably for a long period of time while enabling heat transfer and preventing damage to the semiconductor device.
【００１７】[0017]
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子を載置する載置部を
有する金属基体と、該金属基体上に前記載置部を囲繞す
るようにして取着されるとともに、側部に入出力端子部
が設けられたセラミック枠体と、該セラミック枠体の上
面に取着され、前記半導体素子を封止する蓋体とを具備
した半導体素子収納用パッケージにおいて、前記セラミ
ック枠体は、その側壁の上端から下端にかけて複数の溝
が形成されているとともに、該複数の溝の内面の面積の
和が、前記側壁の内外側面の面積と前記複数の溝の内面
の面積との和に対して５〜７５％であり、かつ前記溝の
内面にメタライズ層が被着され、さらにそのメタライズ
層がロウ材で覆われていることを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor device housing package including a metal base having a mounting portion on which a semiconductor element is mounted on an upper surface, and surrounding the mounting portion on the metal base. A semiconductor element housing comprising: a ceramic frame having an input / output terminal portion provided on a side portion thereof; and a lid attached to an upper surface of the ceramic frame and sealing the semiconductor element. In the package, the ceramic frame has a plurality of grooves formed from an upper end to a lower end of a side wall thereof, and a sum of areas of inner surfaces of the plurality of grooves is equal to an area of inner and outer surfaces of the side wall and the plurality of grooves. 5 to 75% of the sum of the area of the inner surface of the groove, and a metallized layer is applied to the inner surface of the groove, and the metallized layer is covered with a brazing material.
【００１８】本発明は、上記の構成により、セラミック
枠体の側壁に上面から下面にかけて形成した複数の溝の
内面にメタライズ層を被着させ、そのメタライズ層をロ
ウ材で覆うとともに、溝の内面の面積の和が、側壁の内
外側面の面積と溝の内面の面積との和に対して５〜７５
％となるようにしたことから、半導体素子が作動時に発
する熱が、主に金属基体へと直接導かれる経路と、セラ
ミック枠体および蓋体に輻射によって伝わり内側面の溝
のメタライズ層およびロウ材を介して金属基体に導かれ
る経路と、セラミック枠体および蓋体に輻射によって伝
わりセラミック枠体の外側面の溝のメタライズ層および
ロウ材を介して金属基体に導かれる経路とにより、半導
体パッケージの外部へと効率良く伝えられ、半導体パッ
ケージの内部を適正な温度に保持することができる。ま
た、半導体素子が作動時に発する熱は、主に溝の内部の
ロウ材を伝わるため、メタライズ層のみを被着させた場
合よりも格段に伝熱性が向上したものとなる。According to the present invention, a metallized layer is applied to the inner surface of a plurality of grooves formed from the upper surface to the lower surface on the side wall of the ceramic frame, and the metallized layer is covered with a brazing material. Is 5 to 75 times the sum of the area of the inner and outer surfaces of the side wall and the area of the inner surface of the groove.
%, The heat generated during the operation of the semiconductor element is mainly led directly to the metal substrate, and the metallized layer of the groove on the inner side surface and the brazing material are transmitted by radiation to the ceramic frame and the lid. Of the semiconductor package by the path guided to the metal base through the ceramic frame and the lid and guided to the metal base through the metallized layer and the brazing material of the groove on the outer surface of the ceramic frame. It is efficiently transmitted to the outside, and the inside of the semiconductor package can be maintained at an appropriate temperature. In addition, heat generated during operation of the semiconductor element is mainly transmitted through the brazing material inside the groove, so that the heat transfer is significantly improved as compared with the case where only the metallized layer is applied.
【００１９】また、本発明のセラミック枠体は電磁シー
ルド性に関しては金属枠体に劣るものの、優れた電気絶
縁性、気密性、量産性などの利点を有している。特にこ
の量産性は金属枠体に比べて格段に優れているととも
に、その製造工程で側部に半導体パッケージの内外を電
気的に接続するための入出力端子部を多層化技術により
一括して形成することができる。また、セラミック枠体
は金属枠体よりも軽量であり、半導体パッケージの軽量
化にも有利である。Although the ceramic frame of the present invention is inferior to the metal frame in terms of electromagnetic shielding, it has advantages such as excellent electrical insulation, airtightness, and mass productivity. In particular, this mass productivity is much better than the metal frame, and the input / output terminals for electrically connecting the inside and outside of the semiconductor package are formed on the sides at the same time in the manufacturing process. can do. Further, the ceramic frame is lighter than the metal frame, which is advantageous for reducing the weight of the semiconductor package.
【００２０】本発明において、好ましくは、前記溝は前
記セラミック枠体の内外側面にそれぞれ複数形成されて
おり、内側面の溝とそれに最も近接した外側面の溝とが
前記セラミック枠体の内部に形成されたメタライズ層に
よって接続されていることを特徴とする。In the present invention, preferably, a plurality of the grooves are formed on the inner and outer surfaces of the ceramic frame, respectively, and the groove on the inner surface and the groove on the outer surface closest to the inner surface are formed inside the ceramic frame. It is characterized by being connected by the formed metallization layer.
【００２１】上記の構成により、半導体パッケージ内部
の熱を速やかにセラミック枠体の内側面から金属基体
へ、および内側面から外側面を経て金属基体へと伝達さ
せることができ、半導体パッケージの内部が常に適正な
温度に保たれることになる。With the above structure, the heat inside the semiconductor package can be quickly transmitted from the inner surface of the ceramic frame to the metal substrate and from the inner surface to the metal substrate via the outer surface. The proper temperature will always be maintained.
【００２２】[0022]
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図１は本発明の半導体パッケ
ージの一実施形態を示し、１は金属基体、２はセラミッ
ク枠体、３は半導体素子である。かかる金属基体１と、
セラミック枠体２と、蓋体（図示せず）とによって、内
部に半導体素子３を収納するための容器が構成される。
図２は図１におけるセラミック枠体２の要部の拡大平面
図である。図３は半導体パッケージ用のセラミックグリ
ーンシートにおける溝や入出力端子部の露出部を形成す
るための貫通孔の構成を示す平面図である。なお、図１
〜図３において、従来例を示す図４と同じ部分には同じ
符号を付した。DESCRIPTION OF THE PREFERRED EMBODIMENTS The semiconductor package of the present invention will be described in detail below. FIG. 1 shows an embodiment of a semiconductor package according to the present invention, wherein 1 is a metal substrate, 2 is a ceramic frame, and 3 is a semiconductor element. Such a metal substrate 1;
The ceramic frame 2 and the lid (not shown) constitute a container for accommodating the semiconductor element 3 therein.
FIG. 2 is an enlarged plan view of a main part of the ceramic frame 2 in FIG. FIG. 3 is a plan view showing a configuration of a through hole for forming a groove and an exposed portion of an input / output terminal portion in a ceramic green sheet for a semiconductor package. FIG.
3 to 3, the same parts as those in FIG. 4 showing the conventional example are denoted by the same reference numerals.
【００２３】本発明において、金属基体１はＣｕ−Ｗ合
金や、Ｃｕ−Ｍｏ合金等の金属材料からなり、これらの
金属材料のインゴット（塊）に圧延加工法やプレス打ち
抜き加工法等の従来周知の金属加工法を採用することに
よって所定の形状に形成される。In the present invention, the metal substrate 1 is made of a metal material such as a Cu-W alloy or a Cu-Mo alloy, and an ingot (lumps) of these metal materials is conventionally known by a rolling method, a press punching method, or the like. Is formed into a predetermined shape by employing the metal working method of (1).
【００２４】セラミック枠体２は酸化アルミニウム質焼
結体等から成り、その上下面に接合用のメタライズ層が
形成され、金属基体１の上面に半導体素子３の載置部を
囲繞するようにしてＡｇロウ，Ａｇ−Ｃｕロウ，Ｃｕロ
ウ等のロウ材を介して接合される。The ceramic frame 2 is made of an aluminum oxide sintered body or the like, and a metallized layer for bonding is formed on the upper and lower surfaces thereof, and surrounds the mounting portion of the semiconductor element 3 on the upper surface of the metal base 1. It is joined via a brazing material such as Ag brazing, Ag-Cu brazing or Cu brazing.
【００２５】このようなセラミック枠体２は、以下のよ
うな周知のセラミックグリーンシート積層法を用いて製
造することができる。例えばセラミックグリーンシート
の主成分が酸化アルミニウム（Ａｌ2Ｏ3）からなる場合
には、酸化アルミニウム（Ａｌ2Ｏ3）の粉末に焼結助材
としてシリカ（ＳｉＯ2），マグネシア（ＭｇＯ），カ
ルシア（ＣａＯ）等の粉末を添加するとともに、適当な
バインダ、溶剤、および可塑剤を添加し、これを混練し
てスラリー状となす。その後、従来周知のドクターブレ
ード法等の成形方法によって多数個取り用のセラミック
グリーンシートを得る。このようにして得られたセラミ
ックグリーンシートに、図３に示すように従来周知の金
型打ち抜き法によって、セラミック枠体２の内側面の溝
となる貫通孔９Ａ、および外側面の溝となる貫通孔１０
Ａ、またセラミック枠体２の中央の貫通孔となる貫通孔
１１、さらに入出力端子部露出用貫通孔１２を一括して
多数個形成する。Such a ceramic frame 2 can be manufactured by using the following well-known ceramic green sheet laminating method. For example ceramic green when the main component of the sheet is made of aluminum oxide (Al 2 O 3), powdered silica as a sintering aid, an aluminum oxide (Al 2 O 3) (SiO 2), magnesia (MgO), calcia While adding a powder such as (CaO), an appropriate binder, a solvent, and a plasticizer are added, and the mixture is kneaded to form a slurry. After that, a ceramic green sheet for obtaining multiple pieces is obtained by a conventionally known forming method such as a doctor blade method. As shown in FIG. 3, through-holes 9A serving as grooves on the inner surface of the ceramic frame 2 and through holes serving as grooves on the outer surface of the ceramic green body 2 are formed in the thus obtained ceramic green sheet by a conventionally known die punching method. Hole 10
A, a large number of through-holes 11 serving as a central through-hole of the ceramic frame 2 and a plurality of through-holes 12 for exposing input / output terminal portions are collectively formed.
【００２６】そして、セラミック枠体２の上下面となる
部位や、入出力端子部５上、また溝９、１０となる部位
の内面１３に、Ｗ等を導電性材料とするペーストをスク
リーン印刷法や吸引印刷法などにより塗布して、メタラ
イズ配線層７となる塗布層およびメタライズ層１４とな
る塗布層を形成する。このセラミックグリーンシートを
順次積層してセラミックグリーンシート積層体となし、
次いでこのセラミックグリーンシート積層体を個々の積
層体に切断分離して、これらを還元雰囲気下において約
１６００℃程度の温度で２時間程度焼成することによ
り、メタライズ層１４が溝の内面に形成され、またセラ
ミック枠体２の上下面のメタライズ配線層、および入出
力端子部５にメタライズ配線層７が形成されたセラミッ
ク枠体２が作製される。A paste using W or the like as a conductive material is screen-printed on the upper and lower surfaces of the ceramic frame 2, on the input / output terminal portions 5, and on the inner surface 13 of the portions to be the grooves 9 and 10. Then, a coating layer serving as the metallized wiring layer 7 and a coating layer serving as the metallized layer 14 are formed. The ceramic green sheets are sequentially laminated to form a ceramic green sheet laminate,
Next, the ceramic green sheet laminate is cut and separated into individual laminates, which are baked at a temperature of about 1600 ° C. for about 2 hours in a reducing atmosphere to form a metallized layer 14 on the inner surface of the groove. Further, the ceramic frame 2 having the metallized wiring layers on the upper and lower surfaces of the ceramic frame 2 and the metallized wiring layer 7 formed on the input / output terminal portion 5 is manufactured.
【００２７】本発明において、溝となる貫通孔の平面視
での断面形状は四角形、円形、長円形、楕円形、トラッ
ク形等であり、この貫通孔の中心点を含むようにして図
３に示すように切断線Ｌに沿って多数個取り用のセラミ
ックグリーンシートを切断すると、切断後のセラミック
グリーンシートの端面に断面形状が凹形、半円形、半長
円形、半楕円形、半トラック形などの溝が形成される。In the present invention, the cross-sectional shape of the through hole serving as a groove in plan view is a square, a circle, an oval, an ellipse, a track, or the like, and includes the center point of the through hole as shown in FIG. When the ceramic green sheet for multi-cavity cutting is cut along the cutting line L, the cross-sectional shape of the cut ceramic green sheet is concave, semi-circular, semi-oval, semi-elliptical, semi-track, etc. A groove is formed.
【００２８】本実施形態では溝となる貫通孔９Ａ，およ
び１０Ａが内外側面に形成されるように、セラミックグ
リーンシートを打ち抜き用金型で同時または順次に打ち
抜き加工する。次いでこの貫通孔９Ａ、および１０Ａの
内面に、Ｗ等の高融点金属に樹脂および溶剤を添加して
混練して得られたペーストを、セラミックグリーンシー
トの下方から吸引することにより塗布する。その後、セ
ラミック枠体２の内側を形成するように、また同時に溝
がセラミック枠体２の内側面に形成されるように、セラ
ミックグリーンシートを金型で打ち抜く。このように打
ち抜かれたセラミックグリーンシートは複数枚積層され
てグリーンシート積層体となり、次いで図３に示す切断
線Ｌに沿ってこれを切断して、外側面にも溝を有する個
々の積層体が得られる。In this embodiment, the ceramic green sheets are punched simultaneously or sequentially by a punching die so that the through holes 9A and 10A serving as grooves are formed on the inner and outer surfaces. Next, a paste obtained by adding a resin and a solvent to a high melting point metal such as W and kneading the mixture is applied to the inner surfaces of the through holes 9A and 10A by sucking the paste from below the ceramic green sheet. Thereafter, the ceramic green sheet is punched out with a mold so that the inside of the ceramic frame 2 is formed, and at the same time, the groove is formed on the inner surface of the ceramic frame 2. A plurality of the ceramic green sheets punched out in this way are laminated to form a green sheet laminate, which is then cut along a cutting line L shown in FIG. 3 to obtain individual laminates having grooves also on the outer surface. can get.
【００２９】ここで、貫通孔９Ａおよび貫通孔１０Ａの
内面へのペーストの印刷は、上記の吸引印刷法に限ら
ず、セラミックグリーンシート積層体の切断後に内側面
の溝となる貫通孔９、および外側面の溝となる貫通孔１
０に筆塗り法等によりペーストを塗布することもできる
が、この方法は実用性が乏しく、従って吸引印刷法がよ
い。The printing of the paste on the inner surfaces of the through holes 9A and the through holes 10A is not limited to the suction printing method described above, and the through holes 9 which become grooves on the inner surface after cutting the ceramic green sheet laminate, and Through hole 1 to be a groove on the outer surface
A paste can be applied to the layer 0 by a brush coating method or the like, but this method is not practical, and therefore, the suction printing method is preferable.
【００３０】次いで、セラミック枠体２のメタライズ層
上へのロウ付けを容易にし、またメタライズ層を保護す
るためのＮｉメッキが施される。その後、セラミック枠
体２と金属基体１の間にフレーム状のプリフォームとさ
れたＡｇロウ等のロウ材を配置し、次いで８５０℃程度
の温度で処理することによりロウ材を介してそれらが接
合される。Ａｇロウとしては、例えばＣｕを２８ｗｔ％
程度含有するＢＡｇ−８ロウ（ＪＩＳ Ｚ３２６１参
照）が適している。そして、溶融したロウ材はＮｉメッ
キ層が被着された溝の内面をその良好な濡れ性により這
い上がり、その固化後ロウ材１５によって溝の内面が被
覆された状態となる。Next, Ni plating is applied to facilitate the brazing of the ceramic frame 2 onto the metallized layer and to protect the metallized layer. After that, a brazing material such as Ag brazing, which is formed into a frame-like preform, is arranged between the ceramic frame 2 and the metal base 1 and then treated at a temperature of about 850 ° C. to join them through the brazing material. Is done. As the Ag wax, for example, Cu is 28 wt%.
BAg-8 wax containing a certain amount (see JIS Z3261) is suitable. Then, the molten brazing material creeps up on the inner surface of the groove on which the Ni plating layer is adhered due to its good wettability, and after the solidification, the inner surface of the groove is covered with the brazing material 15.
【００３１】また、溝１０の形成については、セラミッ
ク枠体２を作製する際に、多数個取り用のセラミックグ
リーンシート積層体を焼成した後に、溝１０が側面に現
れるようにして、この積層体を機械的に切断分割するこ
とにより形成してもよい。The groove 10 is formed by firing a multi-piece ceramic green sheet laminate when producing the ceramic frame 2 so that the groove 10 appears on the side surface. May be formed by mechanical cutting and splitting.
【００３２】本発明の溝は、それらの面積の和が、セラ
ミック枠体２の側壁の内外側面の面積と溝の面積の和と
に対して５％〜７５％であるが、５％未満であれば半導
体パッケージの内部を適正な温度に保持できるだけの熱
伝導による放熱の効果が得られず、また７５％を超える
とロウ材とセラミック枠体２との熱膨張係数の差により
ロウ材とセラミック枠体２との間に熱歪みが発生し、ロ
ウ材や、セラミック枠体にクラックが発生し易くなる。
その結果、熱伝導性や気密性の劣化を招くこととなる。
好ましくは、２５〜５５％がよい。The sum of the areas of the grooves of the present invention is 5% to 75% of the sum of the area of the inner and outer surfaces of the side walls of the ceramic frame 2 and the sum of the areas of the grooves. If it is, the effect of heat dissipation by heat conduction that can maintain the inside of the semiconductor package at an appropriate temperature cannot be obtained, and if it exceeds 75%, the difference between the thermal expansion coefficients of the brazing material and the ceramic frame 2 causes the brazing material and the ceramic Thermal strain is generated between the frame and the frame 2, and cracks are easily generated in the brazing material and the ceramic frame.
As a result, thermal conductivity and airtightness are degraded.
Preferably, 25-55% is good.
【００３３】また、溝のセラミック枠体２の厚さ方向の
深さは、セラミック枠体２の厚さが０．１５ｍｍ以上残
る程度であればよく、その深さが０．０５ｍｍ未満で
は、一般的な打ち抜き金型で打ち抜くのが困難となり不
適である。また３ｍｍを超えると溝の内面に披着させた
メタライズ層の厚みの制御が困難となり、均一な厚みに
メタライズ層を形成できなくなるので、焼成後にメタラ
イズ層のふくれや剥離の原因となり不適である。The depth of the groove in the thickness direction of the ceramic frame 2 may be such that the thickness of the ceramic frame 2 remains at least 0.15 mm. It is difficult to perform punching with a typical punching die, which is not suitable. On the other hand, if it exceeds 3 mm, it is difficult to control the thickness of the metallized layer deposited on the inner surface of the groove, and it becomes impossible to form the metallized layer to a uniform thickness.
【００３４】このとき、溝がセラミック枠体２の内側面
のみ、または外側面のみに形成される場合、枠体の厚さ
は０．２ｍｍ程度以上あればよく、またセラミック枠体
２の内外側面の両方に溝を形成する場合、セラミック枠
体２の厚さは０．２５ｍｍ程度以上あれば良い。これ
は、セラミック枠体２がこの厚さを有することで、側面
に溝９および溝１０を形成してもセラミック枠体２の上
面への蓋体８の接合に際して、０．１５ｍｍ以上の接合
幅が得られ、必要な蓋体８接合強度、および半導体パッ
ケージ内の気密性が得られる。At this time, when the grooves are formed only on the inner surface or only the outer surface of the ceramic frame 2, the thickness of the frame need only be about 0.2 mm or more. When grooves are formed in both of them, the thickness of the ceramic frame 2 may be about 0.25 mm or more. This is because when the ceramic frame 2 has this thickness, even when the grooves 9 and the grooves 10 are formed on the side surfaces, when the lid 8 is bonded to the upper surface of the ceramic frame 2, the bonding width is 0.15 mm or more. And the necessary bonding strength of the lid 8 and the airtightness in the semiconductor package can be obtained.
【００３５】なお、溝はセラミック枠体２の少なくとも
内側面に形成されているのが良く、その場合外側面にの
み溝が形成されている場合に比べて伝熱効果が大きい。
また、溝は半導体素子３の近くに設けられるのが良く、
また半導体素子３の近くに設けられた溝の幅を大きくし
て半導体素子３から発する熱を速やかに外部へと伝熱す
るようにしても良い。The grooves are preferably formed at least on the inner surface of the ceramic frame 2, in which case the heat transfer effect is greater than when the grooves are formed only on the outer surface.
Also, the groove is preferably provided near the semiconductor element 3,
Further, the width of the groove provided near the semiconductor element 3 may be increased so that the heat generated from the semiconductor element 3 is quickly transferred to the outside.
【００３６】また、溝の幅は０．１５〜３０ｍｍが好ま
しい。０．１５ｍｍ未満では、伝熱路としての効果が小
さくなり、３０ｍｍを超えると、溶融したロウ材が溝の
内面にその全面を濡らすように這い上がるのが困難にな
る。また本発明において、セラミック枠体２の内層等の
内部に内側面の溝９と外側面の溝１０とを接続するメタ
ライズ層が形成されるが、そのメタライズ層の焼成後の
厚さは５〜２０μｍがよい。５μｍ未満では、Ｎｉメッ
キの密着強度が弱くなり、また２０μｍ以上ではメタラ
イズ層の端部近辺におけるグリーンシートどうしの密着
に際して、圧力が十分にかからない部分を発生させ、そ
の為に密着不良を招来させてしまうので不適である。ま
た、このメタライズ層は、内側面の溝９と外側面の溝１
０との間に貫通孔を形成しその貫通孔内に設けられた、
棒状のものでもよい。The width of the groove is preferably 0.15 to 30 mm. If it is less than 0.15 mm, the effect as a heat transfer path will be small, and if it exceeds 30 mm, it will be difficult for the molten brazing material to crawl on the inner surface of the groove so as to wet the entire surface. Further, in the present invention, a metallized layer for connecting the groove 9 on the inner surface and the groove 10 on the outer surface is formed inside the inner layer or the like of the ceramic frame 2, and the thickness of the metallized layer after firing is 5 to 5. 20 μm is preferred. If it is less than 5 μm, the adhesion strength of the Ni plating will be weak, and if it is more than 20 μm, when the green sheets adhere to each other near the edge of the metallization layer, a portion where pressure is not sufficiently applied is generated, thereby causing poor adhesion. It is not suitable because it is lost. The metallized layer has a groove 9 on the inner surface and a groove 1 on the outer surface.
0, a through-hole was formed and provided in the through-hole,
It may be a rod.
【００３７】このメタライズ層の幅は、一つの接続部に
おいて、溝の幅に対して７５％以上あればよい。また、
一つの接続部において、複数のメタライズ層が形成され
ている場合、それらの幅の合計が溝の幅に対して７５％
以上あればよい。７５％未満では、内側面の溝から外側
面の溝へと伝える伝熱路としての機能を十分に果たさな
くなってしまう。The width of the metallized layer may be 75% or more of the width of the groove at one connection portion. Also,
When a plurality of metallized layers are formed in one connection portion, the sum of the widths is 75% of the width of the groove.
I just need more. If it is less than 75%, it will not function sufficiently as a heat transfer path for transferring from the groove on the inner surface to the groove on the outer surface.
【００３８】このメタライズ層は、一つの接続部におい
て一つのセラミック層間または複数のセラミック層間に
形成しても良い。一つの接続部において多くのセラミッ
ク層間に形成するほど伝熱効果が大きくなる。このと
き、メタライズ層の幅は、上記のごとく一つのセラミッ
ク層間で溝の幅に対して７５％以上あればよい。This metallized layer may be formed between one ceramic layer or a plurality of ceramic layers at one connection portion. The heat transfer effect increases as more ceramic layers are formed in one connection portion. At this time, the width of the metallized layer may be 75% or more of the width of the groove between one ceramic layer as described above.
【００３９】また、本発明のロウ材１５の厚みは１０〜
３０μｍが好ましく、１０μｍ未満では、熱伝導性が小
さく半導体パッケージの内部を適正な温度に保つことが
困難になる。３０μｍを超えると、上記のようにロウ材
を良好な濡れ性を利用して被覆させるに際して、３０μ
ｍを超える均一の厚みを確保して溝の内面に被覆するこ
とが困難になる。それは、ロウ付け炉の温度、雰囲気等
の条件設定、条件管理がきわめて難しくなるからであ
る。The thickness of the brazing material 15 of the present invention is 10 to
The thickness is preferably 30 μm, and if it is less than 10 μm, the thermal conductivity is small and it is difficult to maintain the inside of the semiconductor package at an appropriate temperature. When the thickness exceeds 30 μm, when the brazing material is coated by using good wettability as described above, 30 μm is required.
m and it is difficult to cover the inner surface of the groove with a uniform thickness. This is because it is extremely difficult to set and control conditions such as the temperature and atmosphere of the brazing furnace.
【００４０】かくして、本発明は、半導体素子が作動時
に発する熱が、主に金属基体へと直接導かれる経路と、
セラミック枠体および蓋体に輻射によって伝わり内側面
の溝のメタライズ層およびロウ材を介して金属基体に導
かれる経路と、セラミック枠体および蓋体に輻射によっ
て伝わりセラミック枠体の外側面の溝のメタライズ層お
よびロウ材を介して金属基体に導かれる経路とにより、
半導体パッケージの外部へと効率良く伝えられ、半導体
パッケージの内部を適正な温度に保持することができ
る。また、半導体素子が作動時に発する熱は、主に溝の
内部のロウ材を伝わるため、メタライズ層のみを被着さ
せた場合よりも格段に伝熱性が向上したものとなり、そ
の効果は極めて大きいものである。Thus, according to the present invention, a path through which heat generated during operation of a semiconductor element is mainly led directly to a metal substrate,
The path that is transmitted by radiation to the ceramic frame and lid and is guided to the metal substrate through the metallized layer and brazing material of the groove on the inner surface, and the path of the groove that is transmitted by radiation to the ceramic frame and lid and is on the outer surface of the ceramic frame By the path led to the metal substrate through the metallization layer and the brazing material,
It is efficiently transmitted to the outside of the semiconductor package, and the inside of the semiconductor package can be maintained at an appropriate temperature. In addition, since the heat generated during operation of the semiconductor element is mainly transmitted through the brazing material inside the groove, the heat transfer is significantly improved as compared with the case where only the metallized layer is applied, and the effect is extremely large. It is.
【００４１】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更を行うことは何ら差し支えない。例えば、上記の
実施形態ではアルミナセラミックスから成るセラミック
枠体について説明したが、アルミナセラミックスの代わ
りに窒化アルミニウム（ＡｌＮ）セラミックス等を用い
てもよく、この場合窒化アルミニウムセラミックスの熱
伝導率が７０〜１５０Ｗ／ｍ・Ｋ程度であり、セラミッ
ク枠体自体も熱の伝達経路となるために熱伝導の効率が
さらに大きくなる。It should be noted that the present invention is not limited to the above embodiment, and that various changes can be made without departing from the scope of the present invention. For example, although the ceramic frame made of alumina ceramics has been described in the above embodiment, aluminum nitride (AlN) ceramics or the like may be used instead of alumina ceramics. In this case, the thermal conductivity of the aluminum nitride ceramics is 70 to 150 W / M · K, and the efficiency of heat conduction is further increased because the ceramic frame itself also serves as a heat transmission path.
【００４２】[0042]
【発明の効果】本発明は、セラミック枠体が、その側壁
の上端から下端にかけて複数の溝が形成されているとと
もに、複数の溝の内面の面積の和が、側壁の内外側面の
面積と複数の溝の内面の面積との和に対して５〜７５％
であり、かつ溝の内面にメタライズ層が被着され、さら
にそのメタライズ層がロウ材で覆われていることによ
り、半導体素子が発する熱を効率よく金属基体へと伝達
することができるので、半導体パッケージの内部を適正
な温度に保つことができ、内部に収容する半導体素子を
長期間に亘って正常かつ安定的に作動させることが可能
になる。According to the present invention, the ceramic frame has a plurality of grooves formed from the upper end to the lower end of the side wall, and the sum of the inner surface area of the plurality of grooves is smaller than the area of the inner and outer surface of the side wall. 5 to 75% of the sum of the area of the inner surface of the groove
In addition, since the metallized layer is attached to the inner surface of the groove and the metallized layer is further covered with the brazing material, heat generated by the semiconductor element can be efficiently transmitted to the metal base, so that the semiconductor The temperature inside the package can be kept at an appropriate temperature, and the semiconductor element housed inside can be operated normally and stably for a long period of time.
【００４３】また、本発明は、溝はセラミック枠体の内
外側面にそれぞれ複数形成されており、内側面の溝とそ
れに最も近接した外側面の溝とがセラミック枠体の内部
に形成されたメタライズ層によって接続されていること
により、半導体素子が発する熱を半導体パッケージの内
側から外側へと効率よく伝達させることができ、半導体
パッケージの内部を適正な温度に速やかに保つことがで
き、内部に収納した半導体素子を長期間に亘って正常に
作動させることができる。Further, according to the present invention, a plurality of grooves are formed on the inner and outer surfaces of the ceramic frame, respectively, and the metallized groove is formed inside the ceramic frame with the groove on the inner surface and the groove on the outer surface closest thereto. By being connected by layers, the heat generated by the semiconductor element can be efficiently transmitted from the inside to the outside of the semiconductor package, the inside of the semiconductor package can be quickly maintained at an appropriate temperature, and housed inside The semiconductor device can operate normally for a long period of time.
【図１】本発明の半導体パッケージの蓋体を除いたもの
の斜視図である。FIG. 1 is a perspective view of a semiconductor package according to the present invention without a cover.
【図２】本発明の半導体パッケージの要部拡大平面図で
ある。FIG. 2 is an enlarged plan view of a main part of the semiconductor package of the present invention.
【図３】本発明の半導体パッケージ用のセラミックグリ
ーンシートにおいて溝となる貫通孔の形成状態を示すも
のであり、セラミックグリーンシートの部分拡大平面図
である。FIG. 3 is a partially enlarged plan view of a ceramic green sheet for a semiconductor package according to the present invention, showing a state in which a through hole serving as a groove is formed in the ceramic green sheet.
【図４】従来の半導体パッケージの断面図である。FIG. 4 is a cross-sectional view of a conventional semiconductor package.
１：金属基体 ２：セラミック枠体 ３：半導体素子 ４：ロウ材 ５：入出力端子部 ７：メタライズ配線層 ８：蓋体 ９：内側面の溝 ９Ａ：内側面の溝となる貫通孔 １０：外側面の溝 １０Ａ：外側面の溝となる貫通孔 １１：貫通孔 １２：貫通孔 １３：溝の内面 １４：メタライズ層 １５：ロウ材 Ｌ：切断線 1: Metal substrate 2: Ceramic frame 3: Semiconductor element 4: Brazing material 5: Input / output terminal portion 7: Metallized wiring layer 8: Lid 9: Groove on inner surface 9A: Through hole serving as groove on inner surface 10: Outer side groove 10A: Through hole to be an outer side groove 11: Through hole 12: Through hole 13: Inner surface of groove 14: Metallized layer 15: Brazing material L: Cutting line
Claims (2)
る金属基体と、該金属基体上に前記載置部を囲繞するよ
うにして取着されるとともに、側部に入出力端子部が設
けられたセラミック枠体と、該セラミック枠体の上面に
取着され、前記半導体素子を封止する蓋体とを具備した
半導体素子収納用パッケージにおいて、前記セラミック
枠体は、その側壁の上端から下端にかけて複数の溝が形
成されているとともに、該複数の溝の内面の面積の和
が、前記側壁の内外側面の面積と前記複数の溝の内面の
面積との和に対して５〜７５％であり、かつ前記溝の内
面にメタライズ層が被着され、さらにそのメタライズ層
がロウ材で覆われていることを特徴とする半導体素子収
納用パッケージ。A metal base having a mounting portion on which a semiconductor element is mounted on an upper surface; an input / output terminal portion mounted on the metal base so as to surround the mounting portion; And a lid attached to an upper surface of the ceramic frame and sealing the semiconductor element, wherein the ceramic frame has an upper end on a side wall thereof. From the lower surface to the lower end, and the sum of the areas of the inner surfaces of the plurality of grooves is 5 to 75 times the sum of the area of the inner and outer surfaces of the side wall and the area of the inner surface of the plurality of grooves. %, And a metallized layer is applied to the inner surface of the groove, and the metallized layer is covered with a brazing material.
それぞれ複数形成されており、内側面の溝とそれに最も
近接した外側面の溝とが前記セラミック枠体の内部に形
成されたメタライズ層によって接続されていることを特
徴とする請求項１記載の半導体素子収納用パッケージ。2. A metallized layer in which a plurality of grooves are formed on the inner and outer surfaces of the ceramic frame, and a groove on the inner surface and a groove on the outer surface closest to the inner surface are formed inside the ceramic frame. 2. The package for accommodating a semiconductor element according to claim 1, wherein the package is connected by a wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245154A JP2002057235A (en) | 2000-08-11 | 2000-08-11 | Package for storing semiconductor elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245154A JP2002057235A (en) | 2000-08-11 | 2000-08-11 | Package for storing semiconductor elements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057235A true JP2002057235A (en) | 2002-02-22 |
Family
ID=18735728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245154A Pending JP2002057235A (en) | 2000-08-11 | 2000-08-11 | Package for storing semiconductor elements |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002057235A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845581A (en) * | 2016-03-30 | 2016-08-10 | 中国电子科技集团公司第十三研究所 | Ceramic member for high-frequency and high-speed ceramic packaging housing, housing, lamination mold and sintering mold |
| WO2017086222A1 (en) * | 2015-11-19 | 2017-05-26 | 京セラ株式会社 | Substrate for electronic element mounting and electronic device |
| US10134661B2 (en) | 2016-09-29 | 2018-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2000
- 2000-08-11 JP JP2000245154A patent/JP2002057235A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017086222A1 (en) * | 2015-11-19 | 2017-05-26 | 京セラ株式会社 | Substrate for electronic element mounting and electronic device |
| CN108028231A (en) * | 2015-11-19 | 2018-05-11 | 京瓷株式会社 | Electronic component mounting substrate and electronic device |
| JPWO2017086222A1 (en) * | 2015-11-19 | 2018-07-05 | 京セラ株式会社 | Electronic device mounting substrate and electronic device |
| US20180254251A1 (en) * | 2015-11-19 | 2018-09-06 | Kyocera Corporation | Electronic component mounting board and electronic device |
| US10720394B2 (en) | 2015-11-19 | 2020-07-21 | Kyocera Corporation | Electronic component mounting board and electronic device |
| CN108028231B (en) * | 2015-11-19 | 2021-07-23 | 京瓷株式会社 | Electronic component mounting board and electronic device |
| CN105845581A (en) * | 2016-03-30 | 2016-08-10 | 中国电子科技集团公司第十三研究所 | Ceramic member for high-frequency and high-speed ceramic packaging housing, housing, lamination mold and sintering mold |
| US10134661B2 (en) | 2016-09-29 | 2018-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002057235A (en) | Package for storing semiconductor elements | |
| JP2005159277A (en) | Optical semiconductor element storage package and optical semiconductor device | |
| JP4969389B2 (en) | Heat dissipation member, electronic component storage package and electronic device using the same | |
| JP3981645B2 (en) | Input/output terminal, semiconductor element storage package, and semiconductor device | |
| JP2004288949A (en) | Semiconductor element storage package and semiconductor device | |
| JP4511376B2 (en) | Connection terminal and electronic component storage package and electronic device using the same | |
| JP3971554B2 (en) | Ceramic circuit board and semiconductor module using the same | |
| JP3771853B2 (en) | Package for housing input/output terminals and semiconductor elements | |
| JP2000183253A (en) | Package for storing semiconductor elements | |
| JP3695706B2 (en) | Semiconductor package | |
| JP4502543B2 (en) | Ceramic terminal and semiconductor device storage package | |
| JP4000093B2 (en) | Input / output terminal, manufacturing method of input / output terminal, package for storing semiconductor element using input / output terminal, and semiconductor device | |
| JP2003046180A (en) | Package for housing input / output terminals and optical semiconductor element, and optical semiconductor device | |
| JP2005252121A (en) | Package for storing semiconductor element and method for manufacturing the same | |
| JP2008198809A (en) | Method of manufacturing package for housing electronic-component | |
| JP2005285872A (en) | Semiconductor element storage package and semiconductor device | |
| JP4514595B2 (en) | Input/output terminal, electronic component storage package using same, and electronic device | |
| JP2004296577A (en) | I / O terminal and semiconductor element storage package and semiconductor device | |
| JP2003273276A (en) | Package for storing input / output terminals and semiconductor elements | |
| JP4540249B2 (en) | Ceramic terminal and semiconductor device storage package | |
| JP2003197800A (en) | Semiconductor element storage package and semiconductor device | |
| JP2004349568A (en) | I / O terminal and semiconductor element storage package and semiconductor device | |
| JP2004228532A (en) | I / O terminal and semiconductor element storage package and semiconductor device | |
| JP4295641B2 (en) | Manufacturing method of electronic component storage package | |
| JP2004119655A (en) | Semiconductor element storage package and semiconductor device |