JP2002051541A - スイッチング電源装置及びスイッチング電源用半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 待機時等の軽負荷時のスイッチング素子の電
流損失を低減して消費電力を削減し、スイッチング電源
における電源効率を向上できるようにする。 【解決手段】 制御回路１６は、抵抗器２３の制御端子
Ｔｃ側の端部に生じる負荷検出電圧Ｖａを正相入力端子
に受け、三角波信号ＴＲＷを逆相入力端子に受け、スイ
ッチングパルスのパルス幅を決定するためのパルス幅決
定信号を出力するパルス幅変調用比較器２４と、パルス
幅決定信号に基づいてスイッチング信号の制御電圧を調
整するスイッチング信号制御回路２５と、負荷検出電圧
Ｖａが上限電圧値Ｖa01 よりも大きい場合にはスイッチ
ング信号制御回路２５に対してスイッチング素子１２へ
のスイッチング信号の出力を停止し、負荷検出電圧Ｖａ
が下限電圧値Ｖa02 よりも小さい場合にはスイッチング
信号制御回路２５に対してスイッチング信号の出力を開
始する軽負荷検出回路４０とを有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特に、軽負荷時の消費電力を低減できる降
圧型チョッパ方式のスイッチング電源装置及びスイッチ
ング電源用半導体装置に関する。

【０００２】

【従来の技術】図９は従来の降圧型チョッパ方式のスイ
ッチング電源装置の回路構成を示している。図９に示す
ように、従来のスイッチング電源装置は、入力端子１０
１に印加される直流電圧をＮ型ＭＯＳＦＥＴからなるス
イッチング素子１０２及び電圧変換回路１０３により所
定の電圧値にまで降圧して出力端子１０４に出力する降
圧型チョッパ方式のスイッチング電源装置である。

【０００３】入力端子１０１には、陽極が入力端子１０
１と接続され、陰極が接地された入力コンデンサ１０５
が設けられている。

【０００４】ダイオード１０３ａ、コイル１０３ｂ及び
コンデンサ１０３ｃからなる電圧変換回路１０３は、ス
イッチング素子１０２のソースと出力端子１０４との間
に設けられている。

【０００５】また、このスイッチング電源装置は、陰極
がスイッチング素子１０２のソースと接続され、陽極が
出力電圧検出回路１０６の出力側と接続された制御回路
用電源コンデンサ１０７と、該制御回路用コンデンサ１
０７が生成する電源電圧Ｖccによって駆動される制御回
路１０８とを有しており、該制御回路１０８から出力さ
れる制御信号によりスイッチング素子１０２の動作が制
御される。

【０００６】出力電圧検出回路１０６は、陰極が出力端
子１０４と接続されたツェナーダイオード１０６ａ及び
陰極が制御回路用電源コンデンサ１０７の陽極と接続さ
れたスイッチングダイオード１０６ｂが直列に接続され
て構成されている。

【０００７】この構成により、制御回路用電源コンデン
サ１０７の両端子間の電圧は、出力電圧検出回路１０６
から供給される負荷電流によって変動して、出力端子１
０４の負荷状態が反映される。

【０００８】制御回路１０８は、スイッチング素子１０
２のスイッチング周波数を決定するクロック信号ＣＬＫ
と、スイッチング素子１０２の最大デューティサイクル
を決定する最大デューティサイクル信号ＭＤＣと、スイ
ッチング素子１０２に印加するスイッチングパルスのパ
ルス幅を変調（以下、ＰＷＭ制御と呼ぶ。）するための
三角波信号ＴＲＷとをそれぞれ出力する発振器１１０を
有している。

【０００９】さらに、制御回路１０８は、降圧された電
源電圧Ｖccが所定値を超えた場合に導通状態となるシャ
ントレギュレータ１１１と、逆相入力端子に三角波信号
ＴＲＷを受けると共に、正相入力端子に、シャントレギ
ュレータ１１１とスイッチング素子１０２のソースと接
続される抵抗器１１２との間の電位を受け、比較結果の
パルス幅決定信号を出力するＰＷＭ制御用比較器１１３
と、リセット端子Ｒがパルス幅決定信号を受け、セット
端子Ｓがクロック信号ＣＬＫを受けるＲＳフリップフロ
ップ１１４と、第１の入力端子に起動・停止回路１１５
からの出力信号を受け、第２の入力端子に最大デューテ
ィサイクル信号ＭＤＣを受け、第３の入力端子にＲＳフ
リップフロップ１１４からの出力信号を受け、演算結果
を出力するＮＡＮＤ回路１１６と、該ＮＡＮＤ回路１１
６からの出力信号を受けて反転信号をスイッチング信号
のゲートに出力するドライブ回路１１７とを有してい
る。

【００１０】また、ＰＷＭ制御用比較器１１３とＲＳフ
リップフロップ１１４との間には、一方の端子にパルス
幅決定信号を受け、他方の入力端子にドレイン電流ＩＤ
を検出するドレイン電流検出回路１１８からの出力信号
を受けるＯＲ回路１１９が設けられている。また、入力
側がスイッチング素子１０２のドレインと接続され、出
力側が制御回路用電源コンデンサ１０７の陽極との間に
スイッチを介して接続され、電源電圧Ｖccが起動電圧よ
りも低いときに入力端子１０１から制御回路１０８に電
源電流を供給する内部回路電流供給回路１２０が設けら
れている。

【００１１】以下、前記のように構成された従来のスイ
ッチング電源装置の動作について説明する。

【００１２】まず、入力端子１０１に直流電圧が入力さ
れると、制御回路１０８の内部回路電流供給回路１２０
を介して制御回路用電源コンデンサ１０７に電流が供給
されて、制御回路１０８の電源電圧Ｖccが上昇する。こ
の電源電圧Ｖccが制御回路１０８の起動電圧値以上にな
ると制御回路１０８が起動し、スイッチング素子１０２
のオンオフ制御が開始される。

【００１３】次に、制御回路１０８によるスイッチング
素子１０２に対するオンオフ制御が開始されると、起動
・停止回路１１５が内部回路電流供給回路１２０を介し
たドレインからの電流の供給を停止する。スイッチング
素子１０２がオン状態になると、入力端子１０１から電
圧変換回路１０３のコイル１０３ｂに電流が流れ込み、
出力電圧Ｖout が上昇する。このとき、制御回路１０８
の基準電位Ｖｏはスイッチング素子１０２のソースと同
電位であるため、基準電位Ｖｏは入力電圧Ｖinとほぼ等
しくなるので、制御回路用電源コンデンサ１０７の陽極
の電位は、入力電圧Ｖinのグランド端子を基準電位とす
れば、ほぼ入力電圧Ｖinと電源電圧Ｖccとの和（＝Ｖin
＋Ｖcc）となり、非常に高電圧となる。

【００１４】このとき、出力電圧検出回路１０６のスイ
ッチングダイオード１０６ｂは、制御回路用電源コンデ
ンサ１０７の電荷が出力端子１０４に移動しないように
入力電圧Ｖin以上の耐圧を有し、リカバリ特性は高速で
ある。そのため、電源電圧Ｖccの値は常に出力電圧Ｖou
t よりも高い電位を保持しながらも、出力電圧検出回路
１０６を通して出力端子１０４に電流が流れることはな
い。

【００１５】次に、スイッチング素子１０２がオフ状態
に変化すると、入力端子１０１からの電圧変換回路１０
３に対する電流の供給が停止するが、電圧変換回路１０
３のダイオード１０３ａを経由してコイル１０３ｂに蓄
えられていた電気エネルギーが出力端子１０４に接続さ
れる負荷に供給されるため、出力電圧Ｖout は徐々に低
下する。すなわち、スイッチング素子１０２がオフ状態
の場合には、制御回路１０８の基準電位Ｖｏは高電位か
ら低電位に降下し、出力電圧Ｖout が、ダイオード１０
３ａの順方向電圧Ｖf1、ツェナーダイオード１２の降伏
電圧Ｖｚ、スイッチングダイオード１０６ｂの順方向電
圧Ｖf2及び電源電圧Ｖccの合計値（＝Ｖｚ−Ｖf1＋Ｖf2
＋Ｖcc）よりも大きい場合に、出力端子１０から出力電
圧検出回路１０６を経由して制御回路用電源コンデンサ
１０７に電流が流れ込み、その結果、電源電圧Ｖccが上
昇することにより、出力電圧Ｖout の負荷状態が制御回
路１０８にフィードバックされる。このフィードバック
により、スイッチング素子１０２の次の出力信号のオン
状態の時間（＝パルス幅）が決定される。このとき、電
圧変換回路１０３のダイオード１０３ａは、スイッチン
グ素子１０２と同程度の耐圧を有しているため、そのリ
カバリ特性は高速である。

【００１６】このように、制御回路１０８の電源電圧Ｖ
ccは出力電圧Ｖout と比例関係にあり、制御回路１０８
は電源電圧Ｖccの変動によりスイッチング素子１０２の
ＰＷＭ制御を行ない、出力電圧Ｖout が所定値となるよ
うにスイッチング素子１０２を制御し続ける。

【００１７】

【発明が解決しようとする課題】前記従来のスイッチン
グ電源装置は、図１０に示すタイミングチャートに示す
ように、負荷電流Ｉout が減少するような負荷変動時及
び待機時等の無負荷時又は軽負荷時には、出力電圧Ｖou
t が所定値よりも大きくなる。この出力電圧Ｖout の上
昇により、ＰＷＭ制御用比較器１１３の正相入力端子に
入力される電圧Ｖａが上昇して三角波信号ＴＲＷとの電
位差が小さくなる。その結果、スイッチング素子１０２
のオン状態のパルス幅が小さくなって、スイッチング素
子１０２に流れるドレイン電流ＩＤが減少する。

【００１８】しかしながら、前記従来のスイッチング電
源装置は、無負荷・軽負荷時であってもドレイン電流Ｉ
Ｄは流れ続けており、ドレイン電流ＩＤを完全に止める
ことができない。従って、無負荷・軽負荷時でも、スイ
ッチング素子１０２のスイッチング動作によってドレイ
ン電流ＩＤによる電力損失が生じる。また、負荷が小さ
くなる程、スイッチング素子１０２のドレイン電流ＩＤ
の損失の割合が大きくなって電源効率が低下するので、
電源の待機時の省電力化を図れないという問題がある。

【００１９】本発明は、前記従来の問題を解決し、その
目的は、待機時等の軽負荷時のスイッチング素子の電流
損失を低減して消費電力を削減し、チョッパ方式のスイ
ッチング電源における電源効率を向上できるようにする
ことにある。

【００２０】

【課題を解決しようとするための手段】前記の目的を達
成するため、本発明は、スイッチング電源装置を、出力
電圧検出手段により検出され且つ制御手段に帰還して生
成される該制御手段の電源電圧に基づいて、スイッチン
グ手段に対するスイッチング信号の出力を停止する構成
とする。

【００２１】具体的に、本発明に係る第１のスイッチン
グ電源装置は、出力電圧の負荷変動によりスイッチング
パルスのデューティ比を変更するスイッチング電源装置
を前提とし、第１の直流電圧を受けるスイッチング手段
と、スイッチング手段からの出力信号を受け、第１の直
流電圧を該第１の直流電圧の絶対値よりも小さい第２の
直流電圧に変換して出力する電圧変換手段と、スイッチ
ング手段の動作を制御する制御手段と、第２の直流電圧
の電圧値を検出し、検出した検出信号を制御手段に帰還
する出力電圧検出手段と、一方の電極が出力電圧検出手
段の出力側に接続され、他方の電極がスイッチング手段
の出力側に接続され、検出信号により制御手段の電源電
圧を生成する電源電圧生成手段とを備え、制御手段は、
スイッチング手段に印加するスイッチング信号を生成し
て出力する発振部と、電源電圧の値が基準値よりも大き
い場合には、発振部に対してスイッチング信号の出力を
停止し、電源電圧の値が基準値よりも小さい場合には、
発振部に対してスイッチング信号の出力を開始する軽負
荷検出部とを有している。

【００２２】第１のスイッチング電源装置によると、軽
負荷時に消費される電流が減少して装置の出力電圧であ
る第２の直流電圧が上昇するような場合に、該第２の直
流電圧の電圧値を検出する出力電圧検出手段から制御手
段に帰還する電流量が増える。ここで、電源電圧の値が
基準値よりも大きい場合には発振部に対してスイッチン
グ信号の出力を停止し、電源電圧の値が基準値よりも小
さい場合には発振部に対してスイッチング信号の出力を
開始する軽負荷検出部を有しているため、制御手段の電
源電圧が上昇すると、制御手段の軽負荷検出部がスイッ
チング素子のスイッチング動作を停止するので、スイッ
チング手段における損失が減り、軽負荷時の消費電力を
削減できる。このため、スイッチングパルスのデューテ
ィ比を変更する構成の、いわゆる電圧モードのＰＷＭ制
御方式のスイッチング電源装置における電源効率を向上
することができる。

【００２３】本発明に係る第２のスイッチング電源装置
は、入力端子に第１の直流電圧を受けるスイッチング素
子と、スイッチング素子からの出力信号を受け、第１の
直流電圧を該第１の直流電圧の絶対値よりも小さい第２
の直流電圧に変換して出力する電圧変換回路と、スイッ
チング素子の動作を制御する制御回路と、第２の直流電
圧の電圧値を検出し、検出した検出信号を制御回路に帰
還する出力電圧検出回路と、陽極が出力電圧検出回路の
出力側に接続され、陰極がスイッチング素子の出力側に
接続され、制御回路の電源電圧を生成する制御回路用電
源コンデンサとを備え、制御回路は、スイッチング素子
に印加するスイッチング信号を生成して出力する発振器
と、発振器から出力されるパルス幅変調用信号と検出信
号とを比較して、パルス幅決定信号を出力するパルス幅
変調用比較器と、パルス幅決定信号に基づいてスイッチ
ング信号のパルス幅を調整するスイッチング信号制御回
路と、検出信号の電圧値が基準電圧値よりも大きい場合
には、スイッチング信号制御回路に対してスイッチング
素子へのスイッチング信号の出力を停止し、検出信号の
電圧値が基準電圧値よりも小さい場合には、スイッチン
グ信号制御回路に対してスイッチング信号の出力を開始
する軽負荷検出回路とを有している。

【００２４】第２のスイッチング電源装置によると、軽
負荷時には消費される電流が減少して装置の出力電圧で
ある第２の直流電圧が上昇するような場合に、該第２の
直流電圧の電圧値を検出する出力電圧検出回路から制御
回路に帰還する電流量が増える。このとき、制御回路の
電源電圧が上昇して、検出信号の電圧値が基準電圧値よ
りも大きい場合には、スイッチング信号制御回路に対し
てスイッチング素子へのスイッチング信号の出力を停止
するため、スイッチング素子における損失が減り、軽負
荷時の消費電力を削減できる。このため、発振器から出
力されるパルス幅変調用信号と出力帰還信号である検出
信号とを比較してパルス幅が決定される、いわゆる電圧
モードのＰＷＭ制御方式のスイッチング電源装置におけ
る電源効率を向上することができる。

【００２５】第２のスイッチング電源装置において、基
準電圧値が、スイッチング信号の出力を停止させる基準
となる上限電圧値と、スイッチング信号の出力を開始さ
せる基準となる上限電圧値よりも低い下限電圧値とに設
定されていることが好ましい。このようにすると、例え
ば、スイッチング素子へのスイッチング信号の出力が停
止されると、第２の直流電圧の値が低下して、逆に検出
信号の電圧値も低下する。ここで、検出信号が上限電圧
値以下となると、軽負荷検出回路は、直ちにスイッチン
グ信号制御回路に対してスイッチング信号の出力を開始
してしまうため、スイッチング信号の出力停止期間をほ
とんど設定できなくなるが、検出信号が上限電圧値より
も低い下限電圧値よりも小さくなるまでの時間差である
ヒステリシス特性を付与することにより、スイッチング
信号の出力停止期間を確実に設定することができる。

【００２６】第２のスイッチング電源装置は、上限電圧
値又は下限電圧値を可変に設定することにより検出電圧
値を変更する検出電圧可変手段をさらに備えていること
が好ましい。このようにすると、待機時の負荷電流値を
最適化できるため、本装置を組み込むシステムの選択の
自由度を増すことができる。

【００２７】第２のスイッチング電源装置において、出
力電圧検出回路が、スイッチング信号がオフ状態の場合
に第２の直流電圧を検出することが好ましい。このよう
にすると、高速スイッチング周波数による制御が容易と
なり、出力電圧である第２の直流電圧を高精度に制御で
きるようになる。

【００２８】第２のスイッチング電源装置において、出
力電圧検出回路が、出力電圧設定素子とダイオードとの
直列接続回路を含むことが好ましい。このようにする
と、例えばツェナーダイオード等からなる出力電圧設定
素子を交換するだけで、第２の直流電圧値の設定又は変
更が容易となるため、リニアレギュレータのように使い
やすく汎用的な電源装置を実現できる。

【００２９】第２のスイッチング電源装置において、第
２の直流電圧の極性が負極性であることが好ましい。こ
のようにすると、負極性の制御電圧源を必要とするシス
テムに対しても容易に対応できるようになる。

【００３０】第２のスイッチング電源装置において、第
１の直流電圧の値がほぼ１００Ｖ以上であり、第２の直
流電圧の値がほぼ２５Ｖ以下であることが好ましい。こ
のようにすると、入力電圧である第１の直流電圧が商用
交流電源が変換されて入力される場合に、低コスト化、
小型化及び高性能化がより顕著となる。

【００３１】第２のスイッチング電源装置において、ス
イッチング素子及び制御回路が、スイッチング素子の入
力端子及び出力端子、並びに制御回路における制御回路
用電源コンデンサの陽極側の入力端子が外部接続端子と
なるように一つのパッケージに収容されていることが好
ましい。このようにすると、スイッチング素子及び制御
回路を１つのパッケージとして扱えるため、電源装置本
体の部品点数を削減できると共に、スイッチング電源装
置のサイズを小型化できる。

【００３２】第２のスイッチング電源装置において、ス
イッチング素子及び制御回路が、スイッチング素子の入
力端子及び出力端子、並びに制御回路における制御回路
用電源コンデンサの陽極側の入力端子が外部接続端子と
なるように一つの半導体基板上に集積化されて形成され
ていることが好ましい。このようにすると、スイッチン
グ素子及び制御回路を１チップ化できるため、部品点数
を大幅に削減できると共に、スイッチング電源装置のサ
イズを小型化できる。

【００３３】本発明に係るスイッチング電源用半導体装
置は、入力端子に第１の直流電圧を受けるスイッチング
素子と、スイッチング素子からの出力信号を受け、第１
の直流電圧を該第１の直流電圧の絶対値よりも小さい第
２の直流電圧に変換して出力する電圧変換回路と、スイ
ッチング素子の動作を制御する制御回路と、第２の直流
電圧の電圧値を検出し、検出した信号を制御回路に帰還
する出力電圧検出回路と、陽極が出力電圧検出回路の出
力側に接続され、陰極がスイッチング素子の出力側に接
続され、制御回路の電源電圧を生成する制御回路用電源
コンデンサとを備えたスイッチング電源装置を制御する
スイッチング電源用半導体装置を対象としており、スイ
ッチング電源用半導体装置はスイッチング素子及び制御
回路を含み、制御回路は、スイッチング素子に印加する
スイッチング信号を生成して出力する発振器と、発振器
から出力されるパルス幅変調用信号と検出信号とを比較
して、パルス幅決定信号を出力するパルス幅変調用比較
器と、パルス幅決定信号に基づいてスイッチング信号の
パルス幅を調整するスイッチング信号制御回路と、検出
信号の電圧値が基準電圧値よりも大きい場合には、スイ
ッチング信号制御回路に対してスイッチング素子へのス
イッチング信号の出力を停止し、検出信号の電圧値が基
準電圧値よりも小さい場合には、スイッチング信号制御
回路に対してスイッチング信号の出力を開始する軽負荷
検出回路とを有している。

【００３４】本発明のスイッチング電源用半導体装置に
よると、軽負荷時には消費される電流が減少して装置の
出力電圧である第２の直流電圧が上昇するような場合
に、該第２の直流電圧の電圧値を検出する出力電圧検出
回路から制御回路に帰還する電流量が増える。このと
き、制御回路の電源電圧が上昇して、検出信号の電圧値
が基準電圧値よりも大きい場合には、スイッチング信号
制御回路に対してスイッチング素子へのスイッチング信
号の出力を停止するため、スイッチング素子における損
失が減り、軽負荷時の消費電力を削減できる。このた
め、発振器から出力されるパルス幅変調用信号と出力帰
還信号である検出信号とを比較してパルス幅が決定され
る、いわゆる電圧モードのＰＷＭ制御方式のスイッチン
グ電源装置に用いる半導体装置の電源効率を向上するこ
とができる。

【００３５】本発明のスイッチング電源用半導体装置に
おいて、基準電圧値が、スイッチング信号の出力を停止
させる基準となる上限電圧値と、スイッチング信号の出
力を開始させる基準となる上限電圧値よりも低い下限電
圧値とに設定されていることが好ましい。

【００３６】本発明のスイッチング電源用半導体装置
は、上限電圧値又は下限電圧値を可変に設定することに
より検出電圧値を変更する検出電圧可変手段をさらに備
えていることが好ましい。

【００３７】本発明のスイッチング電源用半導体装置に
おいて、出力電圧検出回路が、スイッチング信号がオフ
状態の場合に第２の直流電圧を検出することが好まし
い。

【００３８】本発明のスイッチング電源用半導体装置に
おいて、出力電圧検出回路が出力電圧設定素子とダイオ
ードとの直列接続回路を含むことが好ましい。

【００３９】本発明のスイッチング電源用半導体装置に
おいて、第２の直流電圧の極性が負極性であることが好
ましい。

【００４０】本発明のスイッチング電源用半導体装置に
おいて、第１の直流電圧の値がほぼ１００Ｖ以上であ
り、第２の直流電圧の値がほぼ２５Ｖ以下であることが
好ましい。

【００４１】本発明のスイッチング電源用半導体装置に
おいて、スイッチング素子及び制御回路が、スイッチン
グ素子の入力端子及び出力端子、並びに制御回路におけ
る制御回路用電源コンデンサの陽極側の入力端子が外部
接続端子となるように一つのパッケージに収容されてい
ることが好ましい。このようにすると、スイッチング素
子及び制御回路を１つのパッケージとして扱えるため、
半導体装置本体の部品点数を削減できると共に、スイッ
チング電源装置全体のサイズを小型化できる。

【００４２】本発明のスイッチング電源用半導体装置に
おいて、スイッチング素子及び制御回路が、スイッチン
グ素子の入力端子及び出力端子、並びに制御回路におけ
る制御回路用電源コンデンサの陽極側の入力端子が外部
接続端子となるように一つの半導体基板上に集積化され
て形成されていることが好ましい。

【００４３】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００４４】図１は第１の実施形態に係る降圧型チョッ
パ方式のスイッチング電源装置の概略的な回路構成を示
している。図１に示すように、本実施形態に係るスイッ
チング電源装置は、入力端子１１に印加され、例えば商
用交流電源の交流電圧が整流されてなる正極性の第１の
直流電圧をＮ型ＭＯＳＦＥＴからなるスイッチング素子
１２及び電圧変換回路１３により所定の電圧値の第２の
直流電圧にまで降圧して出力端子１４に出力する降圧型
チョッパ方式のスイッチング電源装置である。

【００４５】入力端子１１には、陽極が入力端子１１と
接続され、陰極が接地された入力コンデンサ１５が設け
られている。

【００４６】さらに、本実施形態に係るスイッチング電
源装置は、陰極がスイッチング素子１２のソース端子Ｔ
ｓと接続され、陽極が制御回路１６の入力端子である制
御端子Ｔｃと接続された制御回路用電源コンデンサ１７
と、入力側が出力端子１４と接続され、出力側が制御端
子Ｔｃと接続された出力電圧検出回路１８とを備えてい
る。

【００４７】ここで、制御回路１６は、制御回路用電源
コンデンサ１７が生成する電源電圧Ｖccによって駆動さ
れ、スイッチング素子１２は、制御回路１６から出力さ
れる制御信号により制御される。

【００４８】また、本スイッチング電源装置は、スイッ
チング素子１２と制御回路１６とが一体化可能な構成、
例えば、１つのパッケージに収容したり、半導体基板上
にモノリシックに形成したりできる構成であることをも
特徴としている。図１に符号１９として破線で囲まれた
領域が一体に形成することが可能な一体化形成領域であ
って、該一体化形成領域１９の端部には、スイッチング
素子１２のドレインと接続されるドレイン端子ＴD と、
スイッチング素子１２のソースと接続されるソース端子
Ｔｓと、制御回路用電源コンデンサ１７の陽極と接続さ
れる制御端子Ｔｃとの少なくとも３つの外部接続端子と
なる入出力端子が設けられている。

【００４９】なお、１つのパッケージに収容する場合に
は、スイッチング素子１２と制御回路１６とは、必ずし
も１つの半導体基板上に形成されていなくてもよく、そ
れぞれ別の基板上に形成されていてもよい。

【００５０】電圧変換回路１３は、陽極が接地され、陰
極がソース端子Ｔｓと接続されたダイオード１３１と、
該ダイオード１３１の陰極と出力端子１４との間に直列
に接続されたコイル１３２と、陰極が接地され、陽極が
コイル１３２の出力側と接続されたコンデンサ１３３と
から構成されている。

【００５１】出力電圧検出回路１８は、陰極が出力端子
１４と接続された出力電圧設定素子としてのツェナーダ
イオード１８１、及び陰極が制御端子Ｔｃと接続された
スイッチングダイオード１８２が直列に接続されて構成
されている。この構成により、制御回路用電源コンデン
サ１７の両端子間の電圧は、出力電圧検出回路１８から
供給される負荷電流によって変動して、出力端子１４の
負荷状態が反映されることになる。また、出力電圧検出
回路１８を、スイッチングダイオード１８２と、ツェナ
ーダイオード１８１や抵抗器のような電圧降下型素子と
を組み合わせた直列接続回路として構成することによ
り、電圧降下型素子を交換するだけで、出力電圧の設定
及び変更が容易となり、リニアレギュレータのような使
いやすさを実現できる。

【００５２】制御回路１６は、スイッチング素子１２の
スイッチング周波数、例えば１００ｋＨｚ程度のスイッ
チング周波数を持つクロック信号ＣＬＫと、スイッチン
グ素子１２の最大デューティサイクルを決定する最大デ
ューティサイクル信号ＭＤＣと、スイッチング素子１２
に印加するスイッチングパルスのＰＷＭ制御を行なうた
めの三角波信号ＴＲＷとをそれぞれ生成して出力する発
振器２１と、制御端子Ｔｃに印加される電源電圧Ｖccを
抵抗を介して降下させ、降下させた電圧が基準電圧Ｖco
以上となるとＰＷＭ制御用電流Ｉccを生成して出力する
シャントレギュレータ２２とを有している。

【００５３】また、制御回路１６は、一端がソース端子
Ｔｓと接続され、他端がシャントレギュレータ２２の出
力側と接続された抵抗器２３と、ＰＷＭ制御用電流Ｉcc
により抵抗器２３の他端部に生じる負荷検出電圧Ｖａを
正相入力端子に受け、三角波信号ＴＲＷを逆相入力端子
に受け、スイッチングパルスのパルス幅を決定するため
のパルス幅決定信号を出力するパルス幅変調用（ＰＷＭ
制御用）比較器２４と、パルス幅決定信号に基づいてス
イッチング信号の制御電圧を調整するスイッチング信号
制御回路２５と、負荷検出電圧Ｖａが上限電圧値Ｖa01
よりも大きい場合にはスイッチング信号制御回路２５に
対してスイッチング素子１２へのスイッチング信号の出
力を停止し、負荷検出電圧Ｖａが下限電圧値Ｖa02 より
も小さい場合にはスイッチング信号制御回路２５に対し
てスイッチング信号の出力を開始する軽負荷検出回路４
０とを有している。

【００５４】さらに、制御回路１６は、ドレイン端子Ｖ
D と制御端子Ｖｃとの間に接続され制御回路１６に対し
て起動用の電流を供給する内部回路電流供給回路２９
と、該内部回路電流供給回路２９の出力側とスイッチを
介して接続され、制御回路１６の起動又は停止時にスイ
ッチング信号制御回路２５の動作を制御する起動・停止
回路３０と、ドレイン端子ＴD のドレイン電流ＶＤを検
出するドレイン電流検出回路３１と、パルス幅変調用比
較器２４とスイッチング信号制御回路２５との間に設け
られ、一方の入力端子にパルス幅決定信号を受け、他方
の入力端子にドレイン電流検出回路３１からの出力信号
を受けるＯＲ回路３２とを有している。

【００５５】スイッチング信号制御回路２５は、セット
端子Ｓに軽負荷検出回路４０の出力信号を受け、リセッ
ト端子ＲにＯＲ回路３２の出力信号を受けるＲＳフリッ
プフロップ回路２６と、第１の入力端子に起動・停止回
路３０の出力信号を受け、第２の入力端子に発振器２１
からの最大デューティサイクル信号ＭＤＣを受け、第３
の入力端子にＲＳフリップフロップ回路２６の正相出力
端子Ｑからの出力信号を受けるＮＡＮＤ回路２７と、Ｎ
ＡＮＤ回路２７の出力信号を受け、受けた出力信号を反
転増幅してなる制御信号を出力するインバータからなる
ゲートドライバ２８とから構成されている。

【００５６】軽負荷検出回路４０は、正相入力端子に軽
負荷検出基準電圧Ｖa0を受け、逆相入力端子に負荷検出
電圧Ｖａを受け、受けた負荷検出電圧Ｖａが軽負荷検出
基準電圧Ｖa0と等しいかこれを超える場合にローレベル
の比較結果信号を出力し、受けた負荷検出電圧Ｖａが軽
負荷検出基準電圧Ｖa0よりも小さい場合にハイレベルの
比較結果信号を出力する軽負荷検出用比較器４１と、一
方の入力端子に負荷検出用比較器４１からの比較結果信
号を受け、他方の入力端子に発振器２１からのクロック
信号ＣＬＫを受けるＡＮＤ回路４２とから構成されてい
る。

【００５７】これにより、軽負荷検出用比較器４１は、
負荷検出電圧Ｖａが軽負荷検出基準電圧Ｖa0と等しいか
これを超える場合にはローレベルの比較結果信号を出力
するため、ゲートドライバ２８がスイッチング素子１２
に対するスイッチングパルスの出力を停止する。逆に、
軽負荷検出用比較器４１は、負荷検出電圧Ｖａが軽負荷
検出基準電圧Ｖa0よりも小さい場合にはハイレベルの比
較結果信号を出力するため、ゲートドライバ２８がスイ
ッチング素子１２に対するスイッチングパルスの出力を
開始する。

【００５８】ここで、軽負荷検出用比較器４１の軽負荷
検出基準電圧Ｖa0の電圧値は、軽負荷検出用比較器４１
からの比較結果信号Ｖｂがハイレベルからローレベルに
遷移する際に、上限電圧値Ｖa01 から下限電圧値Ｖa02
に設定され、逆に、比較結果信号Ｖｂがローレベルから
ハイレベルに遷移する際に、下限電圧値Ｖa02 から上限
電圧値Ｖa01 に再設定されることが好ましい。このよう
にすると、負荷検出電圧Ｖａの値が軽負荷検出基準電圧
Ｖa0の値を超える期間を延長できるため、ゲートドライ
バ２８からの制御信号の出力停止期間を確実に設定する
ことができる。

【００５９】また、ドレイン検出回路３１は、ドレイン
電流ＩＤが所定値を超える場合に、スイッチング信号制
御回路２５のＲＳフリップフロップ回路２６にリセット
信号を送出してスイッチング素子１２のスイッチング動
作を停止させる保護回路である。

【００６０】このように、本実施形態に係るスイッチン
グ電源装置は、三角波信号ＴＲＷの電圧値と負荷検出電
圧Ｖａの値と比較することにより、スイッチングパルス
のデューティ比が変更される、いわゆる電圧モードのＰ
ＷＭ制御方式を採る。

【００６１】本スイッチング電源装置は、入力電圧Ｖin
及び出力電圧Ｖout の電圧値に規制はないが、一例とし
て、入力電圧Ｖinの値を、例えば商用電源の１００Ｖ〜
２００Ｖ程度とし、出力電圧Ｖout の値を２５Ｖ程度と
すれば、一体化形成領域１９を１つのパッケージに収容
したり、さらには１チップ化することによりスイッチン
グ電源装置の部品点数を大幅に削減でき、スイッチング
電源装置本体のサイズをも小さくできるので、より小型
化、高性能化及び低価格化を実現できる。

【００６２】また、スイッチング素子１２にＮ型ＭＯＳ
ＦＥＴを用いたが、代わりにＮＰＮ型バイポーラトラン
ジスタを用いてもよい。

【００６３】以下、前記のように構成されたスイッチン
グ電源装置の動作について図面を参照しながら説明す
る。

【００６４】図２は本実施形態に係るスイッチング電源
装置の動作タイミングを表わしている。まず、制御回路
１６が起動するまでの間は、起動・停止回路３０が内部
回路電流供給回路２９と制御回路用電源コンデンサ１７
の陽極とを接続するようにスイッチを閉じている。

【００６５】次に、入力端子１１に入力電圧Ｖinが印加
されると、内部回路電流供給回路２９から制御回路用電
源コンデンサ１７の陽極に電流が流れ込み、制御回路１
６の電源電圧Ｖccが上昇する。この電源電圧Ｖccが制御
回路１６の起動電圧以上となると、シャントレギュレー
タ２２が導通して制御回路１６が動作可能となるので、
起動・停止回路３０は、スイッチを開けて、内部回路電
流供給回路２９と制御回路用電源コンデンサ１７との間
の接続を切断する。

【００６６】次に、図２に示すように、例えば、待機時
のように負荷電流Ｉout が減少する負荷変動が生じる
と、負荷に対する電力供給が過剰となって、出力電圧Ｖ
out の電圧値は若干上昇する。この出力電圧Ｖout の上
昇により、出力電圧検出回路１６から制御回路用電源コ
ンデンサ１７の陽極に電流が供給されて、電源電圧Ｖcc
も上昇する。上昇した電源電圧Ｖccの値がシャントレギ
ュレータ２２の基準電圧Ｖcoにより決定される電圧値以
上になると、シャントレギュレータ２２を介して抵抗器
２３にＰＷＭ制御用電流Ｉccが流れる。

【００６７】このＰＷＭ制御用電流Ｉccにより、軽負荷
検出電圧Ｖａが上昇するため、上昇した軽負荷検出電圧
Ｖａを正相入力端子に受け、三角波信号ＴＲＷを逆相入
力端子に受けるパルス幅変調用比較器２４からは、ハイ
レベルのパルス幅決定信号が出力される期間が長くな
る。その結果、ＲＳフリップフロップ回路２６はリセッ
ト端子Ｒにハイレベルのパルス幅決定信号、すなわちリ
セット信号を受ける期間が長くなる。これにより、図２
の負荷変動時に示すように、ドレイン電流ＶＤが入力電
圧Ｖinとなる期間が次第に長くなり、また、ドレイン電
流ＩＤが流れる期間が次第に短くなって、スイッチング
素子１２のオフ状態が次第に長くなるようなＰＷＭ制御
が機能する。

【００６８】さらに、負荷検出電圧Ｖａが上昇し、軽負
荷検出用比較器４１における軽負荷検出基準電圧Ｖa0の
うちの上限基準電圧値Ｖa01 以上になると軽負荷検出状
態となり、軽負荷検出用比較器４１から出力される比較
結果信号Ｖｂがハイレベルからローレベルに遷移する。
これにより、ＡＮＤ回路４２の出力信号はローレベルに
変化するため、スイッチング素子１２のスイッチング動
作が停止する。

【００６９】このとき、軽負荷検出用比較器４１の軽負
荷検出基準電圧Ｖa0の電圧値は上限電圧値Ｖa01 から下
限電圧値Ｖa02 に設定される。

【００７０】次に、図２の無負荷・軽負荷時に示すよう
に、スイッチング素子１２によるスイッチング動作が停
止して、スイッチング素子１２がオフ状態になると、該
スイッチング素子１２にはドレイン電流ＩＤが流れなく
なる。その結果、電圧変換回路１３のコイル１３２への
電力供給が行なわれなくなるため、出力端子１４への電
力供給はコンデンサ１３３からのみとなり、出力電圧Ｖ
out が徐々に低下する。これにより、制御回路１６の電
源電圧Ｖccも徐々に低下するため、負荷検出電圧Ｖａも
徐々に低下する。

【００７１】このとき、負荷検出電圧Ｖａは徐々に低下
するが、スイッチング素子１２によるスイッチング動作
が直ちに再開されることがないように、軽負荷検出用比
較器４１の軽負荷検出基準電圧Ｖa0の電圧値を上限電圧
値Ｖao1 よりも低い下限電圧値Ｖa02 に設定することに
より、ヒステリシス特性を与えている。

【００７２】さらに出力電圧Ｖout が低下して、負荷検
出電圧Ｖａが下限電圧値Ｖa02 以下となると、軽負荷検
出用比較器４１の比較結果信号Ｖｂがローレベルからハ
イレベルに遷移することにより、スイッチング素子１２
のスイッチング動作が再開される。このとき、軽負荷検
出用比較器４１における軽負荷検出基準電圧Ｖa0の電圧
値は下限電圧値Ｖa02 から上限電圧値Ｖa01 に再設定さ
れる。

【００７３】次に、スイッチング素子１２によるスイッ
チング動作が再開されると、スイッチング素子１２に流
れる電流が軽負荷検出時の電流値よりも大きくなってい
るため、出力端子１４への電力供給が過剰となるので、
出力電圧Ｖout が再び上昇し、負荷検出電圧Ｖａも上昇
する。その結果、負荷検出電圧Ｖａが軽負荷検出基準電
圧Ｖa0の上限電圧値Ｖa01 以上となり、軽負荷状態が検
出されると、スイッチング素子１２のスイッチング動作
が停止する。

【００７４】このように、軽負荷検出用比較器４１の軽
負荷検出基準電圧Ｖa0が軽負荷状態を検出している間
は、負荷検出電圧Ｖａが、上限電圧値Ｖa01 ではこの上
方に超える度に下限電圧値Ｖa02 に設定し、また、下限
電圧値Ｖa02 ではこの下方に超える度に上限電圧値Ｖa0
1 に設定し直すため、軽負荷を検出している間は、スイ
ッチング素子１２をオンオフ動作させるスイッチング制
御は、スイッチング信号の出力の停止と再開とが交互に
繰り返される間欠発振状態となる。

【００７５】ここで、間欠発振状態とは、スイッチング
素子１２のゲートにスイッチングパルスが印加されてい
る状態と印加されていない状態とが交互に現われる状態
をいう。出力端子１４に印加される出力電圧Ｖout は、
間欠発振状態におけるスイッチングパルスの停止期間中
に徐々に低下するが、この低下する度合いは出力端子１
４からの負荷電流Ｉout に依存する。すなわち、出力端
子１４の負荷電流Ｉout が小さくなる程、出力電圧Ｖou
t の低下が緩やかになる。

【００７６】また、間欠発振状態におけるスイッチング
停止期間は、負荷電流Ｉout が小さくなる程長くなる。
すなわち、軽負荷となる程、スイッチング素子１２のス
イッチング動作が減少することになる。

【００７７】以上説明したように、第１の実施形態によ
ると、電圧モードのＰＷＭ制御方式のスイッチング電源
装置において、低消費電力及び高電源効率を実現でき
る。

【００７８】（第１の実施形態の一変形例）以下、本発
明の第１の実施形態の一変形例について図面を参照しな
がら説明する。

【００７９】図３は第１の実施形態の一変形例に係る降
圧型チョッパ方式のスイッチング電源装置の概略的な回
路構成を示している。図３において、図１に示す構成要
素と同一の構成要素には同一の符号を付すことにより説
明を省略する。

【００８０】本変形例に係るスイッチング電源装置は、
図３に示すように、軽負荷検出回路４０において、軽負
荷検出用比較器４１からの比較結果信号Ｖｂを、発振器
２１のクロック信号ＣＬＫとの論理和の演算を行なうＡ
ＮＤ回路４２を介してＲＳフリップフロップ回路２６の
セット端子Ｓに入力させるのではなく、ＮＡＮＤ回路２
７に直接に入力させる構成とする。これにより、ＡＮＤ
回路４２が不要となるので、さらに小型化を図ることが
できる。

【００８１】スイッチング電源装置としての動作は、第
１の実施形態と同様であって、軽負荷検出用比較器４１
が、負荷検出電圧Ｖａによって出力端子１４の軽負荷状
態を検出した際に、ハイレベルの比較結果信号Ｖｂをロ
ーレベルに遷移するため、ＮＡＮＤ回路２７の出力信号
がハイレベルとなる。これにより、ゲートドライバ２８
が出力する制御信号がローレベルとなるので、スイッチ
ング素子１２のスイッチング動作が停止する。その結
果、第１の実施形態と同様に、軽負荷状態を検出する
と、スイッチング素子１２が、軽負荷検出用比較器４１
に設定される軽負荷検出基準電圧Ｖa0の上限電圧値Ｖa0
1 と下限電圧値Ｖa02 との間で間欠発振状態となるの
で、低消費電力及び高電源効率を実現できる。

【００８２】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。

【００８３】図４は第２の実施形態に係る降圧型チョッ
パ方式のスイッチング電源装置の概略的な回路構成を示
している。図４において、図１に示す構成要素と同一の
構成要素には同一の符号を付すことにより説明を省略す
る。

【００８４】図４に示すように、軽負荷検出回路４０に
は、軽負荷検出基準電圧Ｖa0を生成する基準電圧源４３
が設けられ、軽負荷検出用比較器４１の正相入力端子
は、基準電圧源４３と接続されている。

【００８５】さらに、本スイッチング電源装置は、一端
が一体化形成領域１９の端部に設けられた軽負荷検出電
圧調整用端子ＴR を介して軽負荷検出用比較器４２の正
相入力端子と接続され、他端がソース端子Ｔｓと接続さ
れた検出電圧可変手段としての軽負荷検出電圧調整用抵
抗器５１を備えている。

【００８６】このように、本実施形態によると、軽負荷
検出基準電圧Ｖa0を可変に設定できる軽負荷検出電圧調
整用抵抗器５１を有しているため、該軽負荷検出電圧調
整用抵抗器５１の抵抗値を適当に調整することにより、
待機時に必要とされる負荷に合わせて、スイッチング素
子１２のスイッチング動作が停止及び再開する際の負荷
電流Ｉout を最適に調整することができる。その結果、
スイッチング素子１２及び制御回路１６が１チップ化さ
れている場合であっても、軽負荷検出回路４０における
軽負荷検出基準電圧Ｖa0の上限電圧値Ｖa01 又は下限電
圧値Ｖa02 を電源装置の用途に応じて変更できるように
なる。

【００８７】なお、本実施形態においては、軽負荷検出
電圧調整用抵抗器５１を一体化形成領域１９の外部に設
けているが、該一体化形成領域１９の内部に設けても良
い。また、軽負荷検出電圧調整用抵抗器５１を一体化形
成領域１９に設けた場合には、抵抗値の調整はレーザト
リミング法等のトリミング技術により行なえばよい。

【００８８】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。

【００８９】図５は第３の実施形態に係る降圧型チョッ
パ方式のスイッチング電源装置の概略的な回路構成を示
している。図５において、図１に示す構成要素と同一の
構成要素には同一の符号を付すことにより説明を省略す
る。

【００９０】図５に示すように、本実施形態に係る制御
回路１６は、シャントレギュレータ２２を構成するＰ型
ＭＯＳＦＥＴのゲートにより電源電圧Ｖccの過電圧状態
を検出する過電圧保護回路６１と、一体化形成領域１９
（＝基板）の過熱状態を検出する過熱保護回路６２と、
これらの出力信号をＯＲ回路６３を介してセット端子Ｓ
に受ける保護用ＲＳフリップフロップ回路６４と、再起
動時のトリガ信号を保護用ＲＳフリップフロップ回路６
４のリセット端子Ｒに出力する再起動トリガ回路６５と
を備え、保護用ＲＳフリップフロップ回路６４の出力信
号は、スイッチング信号制御回路２５のＮＡＮＤ回路２
７に入力される。

【００９１】このように、本実施形態に係るスイッチン
グ電源装置は、制御回路１６の過電圧状態及び過熱状態
を検出した場合に、過電圧保護回路６１又は過熱保護回
路６２によってスイッチング信号制御回路２５のスイッ
チング素子１２に対するスイッチング動作を停止させる
ことができると共に、再起動トリガ回路６５によってス
イッチング動作を再開させることができる。

【００９２】従って、第１の実施形態と同様に、スイッ
チング電源の高効率化と装置の小型化を図りながら、本
スイッチング電源装置及び本スイッチング電源装置を組
み込む電子機器の保護をも確実に行なえるようになる。

【００９３】なお、第３の実施形態においても、第２の
実施形態に係る基準電圧源４３及び軽負荷検出電圧調整
用抵抗器５１を設けてもよい。

【００９４】（第３の実施形態の一変形例）以下、本発
明の第３の実施形態の一変形例について図面を参照しな
がら説明する。

【００９５】図６は第３の実施形態の一変形例に係る降
圧型チョッパ方式のスイッチング電源装置の概略的な回
路構成を示している。図６において、図５に示す構成要
素と同一の構成要素には同一の符号を付すことにより説
明を省略する。

【００９６】本変形例に係るスイッチング電源装置は、
図６に示すように、軽負荷検出回路４０において、軽負
荷検出用比較器４１からの比較結果信号Ｖｂを、発振器
２１のクロック信号ＣＬＫとの論理和の演算を行なうＡ
ＮＤ回路４２を介してＲＳフリップフロップ回路２６の
セット端子Ｓに入力させるのではなく、直接にＮＡＮＤ
回路２７に入力させる構成とする。これにより、ＡＮＤ
回路４２が不要となるので、さらに小型化を図ることが
できる。

【００９７】このように、確実な保護機能を有しなが
ら、小型化、低消費電力及び高電源効率を実現できる。

【００９８】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。

【００９９】図７は第４の実施形態に係る降圧型チョッ
パ方式のスイッチング電源装置の概略的な回路構成を示
している。図７において、図１に示す構成要素と同一の
構成要素には同一の符号を付すことにより説明を省略す
る。

【０１００】図５に示すように、第４の実施形態に係る
スイッチング電源装置は、電圧変換回路１３Ａの構成が
図１のスイッチング電源装置における電圧変換回路１３
の構成と異なっている。

【０１０１】すなわち、電圧変換回路１３Ａは、ダイオ
ード１３１がソース端子Ｔｓと出力端子１４との間で且
つその陰極がソース端子Ｔｓと接続されるように直列に
接続され、コイル１３２がコンデンサ１３３と並列で且
つダイオード１３１の陰極と接続されている。

【０１０２】このような電圧変換回路１３Ａの構成を採
ることにより、入力端子１１の極性を変えることなく、
出力端子１４の極性を負極性とすることができるため、
負極性の制御電圧源（降圧電源）を必要とするシステム
においても、スイッチング素子１２及び制御回路１６を
有する一体化形成領域１９上の各回路の構成を変えるこ
となく、負極性電圧源を実現できる。

【０１０３】なお、第４の実施形態においても、第２の
実施形態に係る基準電圧源４３及び軽負荷検出電圧調整
用抵抗器５１を設けても良い。

【０１０４】また、第３の実施形態に示した過電圧保護
回路６１、過熱保護回路６２、ＯＲ回路６３、保護用Ｒ
Ｓフリップフロップ回路６４及び再起動トリガ回路６５
を設けても良い。

【０１０５】（第４の実施形態の一変形例）以下、本発
明の第４の実施形態の一変形例について図面を参照しな
がら説明する。

【０１０６】図８は第４の実施形態の一変形例に係る降
圧型チョッパ方式のスイッチング電源装置の概略的な回
路構成を示している。図８において、図７に示す構成要
素と同一の構成要素には同一の符号を付すことにより説
明を省略する。

【０１０７】本変形例に係るスイッチング電源装置は、
図８に示すように、軽負荷検出回路４０において、軽負
荷検出用比較器４１からの比較結果信号Ｖｂを、発振器
２１のクロック信号ＣＬＫとの論理和の演算を行なうＡ
ＮＤ回路４２を介してＲＳフリップフロップ回路２６の
セット端子Ｓに入力させるのではなく、直接にＮＡＮＤ
回路２７に入力させる構成とする。これにより、ＡＮＤ
回路４２が不要となるので、さらに小型化を図ることが
できる。

【０１０８】このように、小型化、低消費電力及び高電
源効率を達成できる負極性電圧源を、正極性の制御回路
１６の回路構成を変更することなく実現することができ
る。

【０１０９】なお、各実施形態及びその変形例におい
て、スイッチング電源装置は、出力端子１４からの出力
電力の反射がない非連続モードとして説明したが、出力
電力の反射が存在する連続モードにおいても同様の効果
を得ることができる。

【０１１０】

【発明の効果】本発明に係るスイッチング電源装置によ
ると、制御回路の電源電圧の値が基準値よりも大きい場
合には発振部に対してスイッチング信号の出力を停止
し、電源電圧の値が基準値よりも小さい場合には発振部
に対してスイッチング信号の出力を開始する軽負荷検出
部を有しているため、制御手段の電源電圧が上昇する
と、制御手段の軽負荷検出部がスイッチング素子のスイ
ッチング動作を停止するので、スイッチング手段におけ
る損失が減り、軽負荷時の消費電力を削減できると共
に、電力効率を向上することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る降圧型チョッパ
方式のスイッチング電源装置を示す概略的な回路図であ
る。

【図２】本発明の第１の実施形態に係る降圧型チョッパ
方式のスイッチング電源装置の動作状態を示すタイミン
グチャートである。

【図３】本発明の第１の実施形態の一変形例に係る降圧
型チョッパ方式のスイッチング電源装置を示す概略的な
回路図である。

【図４】本発明の第２の実施形態に係る降圧型チョッパ
方式のスイッチング電源装置を示す概略的な回路図であ
る。

【図５】本発明の第３の実施形態に係る降圧型チョッパ
方式のスイッチング電源装置を示す概略的な回路図であ
る。

【図６】本発明の第３の実施形態の一変形例に係る降圧
型チョッパ方式のスイッチング電源装置を示す概略的な
回路図である。

【図７】本発明の第４の実施形態に係る降圧型チョッパ
方式のスイッチング電源装置を示す概略的な回路図であ
る。

【図８】本発明の第４の実施形態の一変形例に係る降圧
型チョッパ方式のスイッチング電源装置を示す概略的な
回路図である。

【図９】従来の降圧型チョッパ方式のスイッチング電源
装置を示す概略的な回路図である。

【図１０】従来の降圧型チョッパ方式のスイッチング電
源装置の動作状態を示すタイミングチャートである。

【符号の説明】

１１ 入力端子 １２ スイッチング素子（スイッチング手段） １３ 電圧変換回路（電圧変換手段） １３Ａ 電圧変換回路（電圧変換手段） １３１ ダイオード １３２ コイル １３３ コンデンサ １４ 出力端子 １５ 入力コンデンサ １６ 制御回路（制御手段） １７ 制御回路用電源コンデンサ（電源電圧生成手
段） １８ 出力電圧検出回路（出力電圧検出手段） １８１ ツェナーダイオード（出力電圧設定素子） １８２ スイッチングダイオード １９ 一体化形成領域 ２１ 発振器（発振部） ２２ シャントレギュレータ ２３ 抵抗器 ２４ パルス幅変調用比較器 ２５ スイッチング信号制御回路 ２６ ＲＳフリップフロップ回路 ２７ ＮＡＮＤ回路 ２８ ゲートドライバ ２９ 内部回路電流供給回路 ３０ 起動・停止回路 ４０ 軽負荷検出回路（軽負荷検出部） ４１ 軽負荷検出用比較器 ４２ ＡＮＤ回路 ４３ 基準電圧源 ５１ 軽負荷検出電圧調整用抵抗器（検出電圧可変手
段） ６１ 過電圧保護回路 ６２ 過熱保護回路 ６３ ＯＲ回路 ６４ 保護用ＲＳフリップフロップ回路 ６５ 再起動トリガ回路 Ｔｓ ソース端子 ＴD ドレイン端子 Ｔｃ 制御端子 ＴR 軽負荷検出電圧調整用端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩見 陽 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 諸田 尚彦 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 山下 哲司 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F038 AV02 AV03 AV04 AV05 AV06 BG02 BG04 BG06 BH15 BH16 DF08 EZ20 5H730 AA14 AS01 AS04 AS05 AS23 BB13 BB15 BB57 DD04 EE59 FD01 FF02 FG05 VV02 ZZ05 ZZ12

Claims (19)

【特許請求の範囲】
1. 【請求項１】 出力電圧の負荷変動によりスイッチング
   パルスのデューティ比を変更するスイッチング電源装置
   において、 第１の直流電圧を受けるスイッチング手段と、 前記スイッチング手段からの出力信号を受け、前記第１
   の直流電圧を該第１の直流電圧の絶対値よりも小さい第
   ２の直流電圧に変換して出力する電圧変換手段と、 前記スイッチング手段の動作を制御する制御手段と、 前記第２の直流電圧の電圧値を検出し、検出した検出信
   号を前記制御手段に帰還する出力電圧検出手段と、 一方の電極が前記出力電圧検出手段の出力側に接続さ
   れ、他方の電極が前記スイッチング手段の出力側に接続
   され、前記検出信号により前記制御手段の電源電圧を生
   成する電源電圧生成手段とを備え、 前記制御手段は、 前記スイッチング手段に印加するスイッチング信号を生
   成して出力する発振部と、 前記電源電圧の値が基準値よりも大きい場合には、前記
   発振部に対して前記スイッチング信号の出力を停止し、
   前記電源電圧の値が基準値よりも小さい場合には、前記
   発振部に対して前記スイッチング信号の出力を開始する
   軽負荷検出部とを有していることを特徴とするスイッチ
   ング電源装置。
2. 【請求項２】 入力端子に第１の直流電圧を受けるスイ
   ッチング素子と、 前記スイッチング素子からの出力信号を受け、前記第１
   の直流電圧を該第１の直流電圧の絶対値よりも小さい第
   ２の直流電圧に変換して出力する電圧変換回路と、 前記スイッチング素子の動作を制御する制御回路と、 前記第２の直流電圧の電圧値を検出し、検出した検出信
   号を前記制御回路に帰還する出力電圧検出回路と、 陽極が前記出力電圧検出回路の出力側に接続され、陰極
   が前記スイッチング素子の出力側に接続され、前記制御
   回路の電源電圧を生成する制御回路用電源コンデンサと
   を備え、 前記制御回路は、 前記スイッチング素子に印加するスイッチング信号を生
   成して出力する発振器と、 前記発振器から出力されるパルス幅変調用信号と前記検
   出信号とを比較して、パルス幅決定信号を出力するパル
   ス幅変調用比較器と、 前記パルス幅決定信号に基づいて前記スイッチング信号
   のパルス幅を調整するスイッチング信号制御回路と、 前記検出信号の電圧値が基準電圧値よりも大きい場合に
   は、前記スイッチング信号制御回路に対して前記スイッ
   チング素子への前記スイッチング信号の出力を停止し、
   前記検出信号の電圧値が基準電圧値よりも小さい場合に
   は、前記スイッチング信号制御回路に対して前記スイッ
   チング信号の出力を開始する軽負荷検出回路とを有して
   いることを特徴とするスイッチング電源装置。
3. 【請求項３】 前記基準電圧値は、前記スイッチング信
   号の出力を停止させる基準となる上限電圧値と、前記ス
   イッチング信号の出力を開始させる基準となる前記上限
   電圧値よりも低い下限電圧値とに設定されていることを
   特徴とする請求項２に記載のスイッチング電源装置。
4. 【請求項４】 前記上限電圧値又は前記下限電圧値を可
   変に設定することにより前記検出電圧値を変更する検出
   電圧可変手段をさらに備えていることを特徴とする請求
   項３に記載のスイッチング電源装置。
5. 【請求項５】 前記出力電圧検出回路は、前記スイッチ
   ング信号がオフ状態の場合に前記第２の直流電圧を検出
   することを特徴とする請求項２又は３に記載のスイッチ
   ング電源装置。
6. 【請求項６】 前記出力電圧検出回路は、出力電圧設定
   素子とダイオードとの直列接続回路を含むことを特徴と
   する請求項２又は３に記載のスイッチング電源装置。
7. 【請求項７】 前記第２の直流電圧の極性は負極性であ
   ることを特徴とする請求項２又は３に記載のスイッチン
   グ電源装置。
8. 【請求項８】 前記第１の直流電圧の値はほぼ１００Ｖ
   以上であり、前記第２の直流電圧の値はほぼ２５Ｖ以下
   であることを特徴とする請求項２又は３に記載のスイッ
   チング電源装置。
9. 【請求項９】 前記スイッチング素子及び前記制御回路
   は、 前記スイッチング素子の入力端子及び出力端子、並びに
   前記制御回路における前記制御回路用電源コンデンサの
   陽極側の入力端子が外部接続端子となるように一つのパ
   ッケージに収容されていることを特徴とする請求項２〜
   ８のうちのいずれか１項に記載のスイッチング電源装
   置。
10. 【請求項１０】 前記スイッチング素子及び前記制御回
    路は、 前記スイッチング素子の入力端子及び出力端子、並びに
    前記制御回路における前記制御回路用電源コンデンサの
    陽極側の入力端子が外部接続端子となるように一つの半
    導体基板上に集積化されて形成されていることを特徴と
    する請求項２〜９のうちのいずれか１項に記載のスイッ
    チング電源装置。
11. 【請求項１１】 入力端子に第１の直流電圧を受けるス
    イッチング素子と、前記スイッチング素子からの出力信
    号を受け、前記第１の直流電圧を該第１の直流電圧の絶
    対値よりも小さい第２の直流電圧に変換して出力する電
    圧変換回路と、前記スイッチング素子の動作を制御する
    制御回路と、前記第２の直流電圧の電圧値を検出し、検
    出した信号を前記制御回路に帰還する出力電圧検出回路
    と、陽極が前記出力電圧検出回路の出力側に接続され、
    陰極が前記スイッチング素子の出力側に接続され、前記
    制御回路の電源電圧を生成する制御回路用電源コンデン
    サとを備えたスイッチング電源装置を制御するスイッチ
    ング電源用半導体装置であって、 前記スイッチング電源用半導体装置は、前記スイッチン
    グ素子及び前記制御回路を含み、 前記制御回路は、 前記スイッチング素子に印加するスイッチング信号を生
    成して出力する発振器と、 前記発振器から出力されるパルス幅変調用信号と前記検
    出信号とを比較して、パルス幅決定信号を出力するパル
    ス幅変調用比較器と、 前記パルス幅決定信号に基づいて前記スイッチング信号
    のパルス幅を調整するスイッチング信号制御回路と、 前記検出信号の電圧値が基準電圧値よりも大きい場合に
    は、前記スイッチング信号制御回路に対して前記スイッ
    チング素子への前記スイッチング信号の出力を停止し、
    前記検出信号の電圧値が基準電圧値よりも小さい場合に
    は、前記スイッチング信号制御回路に対して前記スイッ
    チング信号の出力を開始する軽負荷検出回路とを有して
    いることを特徴とするスイッチング電源用半導体装置。
12. 【請求項１２】 前記基準電圧値は、前記スイッチング
    信号の出力を停止させる基準となる上限電圧値と、前記
    スイッチング信号の出力を開始させる基準となる前記上
    限電圧値よりも低い下限電圧値とに設定されていること
    を特徴とする請求項１１に記載のスイッチング電源用半
    導体装置。
13. 【請求項１３】 前記上限電圧値又は前記下限電圧値を
    可変に設定することにより前記検出電圧値を変更する検
    出電圧可変手段をさらに備えていることを特徴とする請
    求項１２に記載のスイッチング電源用半導体装置。
14. 【請求項１４】 前記出力電圧検出回路は、前記スイッ
    チング信号がオフ状態の場合に前記第２の直流電圧を検
    出することを特徴とする請求項１１又は１２に記載のス
    イッチング電源用半導体装置。
15. 【請求項１５】 前記出力電圧検出回路は、出力電圧設
    定素子とダイオードとの直列接続回路を含むことを特徴
    とする請求項１１又は１２に記載のスイッチング電源用
    半導体装置。
16. 【請求項１６】 前記第２の直流電圧の極性は負極性で
    あることを特徴とする請求項１１又は１２に記載のスイ
    ッチング電源用半導体装置。
17. 【請求項１７】 前記第１の直流電圧の値はほぼ１００
    Ｖ以上であり、前記第２の直流電圧の値はほぼ２５Ｖ以
    下であることを特徴とする請求項１１又は１２に記載の
    スイッチング電源用半導体装置。
18. 【請求項１８】 前記スイッチング素子及び前記制御回
    路は、 前記スイッチング素子の入力端子及び出力端子、並びに
    前記制御回路における前記制御回路用電源コンデンサの
    陽極側の入力端子が外部接続端子となるように一つのパ
    ッケージに収容されていることを特徴とする請求項１１
    〜１７のうちのいずれか１項に記載のスイッチング電源
    用半導体装置。
19. 【請求項１９】 前記スイッチング素子及び前記制御回
    路は、 前記スイッチング素子の入力端子及び出力端子、並びに
    前記制御回路における前記制御回路用電源コンデンサの
    陽極側の入力端子が外部接続端子となるように一つの半
    導体基板上に集積化されて形成されていることを特徴と
    する請求項１１〜１８のうちのいずれか１項に記載のス
    イッチング電源用半導体装置。