JP2002050825A - 半導体レーザ装置の保護回路 - Google Patents

Abstract

(57)【要約】 【課題】簡単な構成のもとに静電耐圧を高める。 【解決手段】抵抗Ｒ（またはコイル）を半導体レーザ装
置（ＬＤチップ１１）と直列に接続し、この抵抗Ｒ（ま
たはコイル）を挟んだ両側に、それぞれ第１のコンデン
サＣ１及び第２のコンデンサＣ２を半導体レーザ装置と
並列に接続して、コンデンサＣ１，Ｃ２と抵抗Ｒ（また
はコイル）をπ型に配置することで、高い静電耐圧を得
る

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスクの記録
再生用の光ピックアップに用いられる半導体レーザ装置
をサージから保護するための保護回路に関する。

【０００２】

【従来の技術】近年、パソコンの記録・再生装置や音楽
用ＣＤプレイヤー等が大量に使用されるようになり、半
導体レーザ装置を用いた光ピックアップの需要は増すば
かりである。こうした状況の中、光ピックアップと光デ
ィスク装置の生産工程、及び実使用の場において半導体
レーザ装置の静電気対策が非常に重要になっている。

【０００３】元々、半導体レーザ装置に内蔵されている
レーザダイオードチップ（以下、「ＬＤチップ」とい
う）は、電極の寸法が２００〜３００μｍ角と小さいた
め静電気等によるサージによって破壊しやすい。

【０００４】ＬＤチップをサージから保護する保護回路
としては、図８に示すように、コンデンサＣとコイルＬ
を組み合わせた回路が用いられている（例えばシャープ
半導体レーザハンドブック ９８年版 １８頁に記
載）。図８に示す保護回路では、通常、容量が０．３〜
１．５μＦのコンデンサＣ、インダクタンスが１０〜１
００μＨのコイルＬが用いられる。

【０００５】また、別の回路構成として、図９に示すよ
うに、コイルＬをＬＤチップ１１のアノード側に直列に
挿入するとともに、コンデンサＣをＬＤチップ１１に対
して並列に入れた保護回路も提案されている（特開昭６
０−３８８９４号公報）。

【０００６】これら図８、図９に示すような保護回路を
用いた場合、静電耐圧として２ｋＶ程度の耐圧を得るこ
とができる。

【０００７】ここで、静電耐圧とは、図６に示す静電試
験回路（ＥＩＡＪ−４７０１Ａに準拠）により測定され
る物性である。図６の静電試験回路を用いた静電耐圧の
試験方法を図７を参照しながら説明する。

【０００８】まず、ＬＤチップのＰＨ−Ｉｏｐ（Ｉ−
Ｌ）特性（図７において試験前と記載したＩ−Ｌカー
ブ) を測定する。次に、図６に示す静電試験回路の内部
電源３１の電圧をＶ（ｋＶ）に設定した状態で、スイッ
チ３２をＸ端子側に接続し、充電抵抗３３を介して２０
０ｐＦのコンデンサ３４を充電する。充電終了後、スイ
ッチ３２をＹ端子側に接続し、回路基板２を通じてＬＤ
チップに電流を流す。静電試験回路の内部抵抗は０Ωに
しておく。

【０００９】以上の過程を１秒間隔で５回連続して繰り
返し、その後、ＬＤチップのＩ−Ｌ特性を測定する。規
定光出力におけるＬＤチップへの通電電流値（Ｉｏｐ）
が試験後に試験前の２０％以内の増加であれば、静電耐
圧がＶ以上であると判断する（例えば図７において試験
後良品と記載したＩ−Ｌカーブ）。

【００１０】内部電源３１の電圧を上げながら同様の試
験を繰り返し、規定光出力におけるＩｏｐが試験前の２
０％以上増加した場合、その直前の内部電源３１の電圧
を静電耐圧とする。静電耐圧以上の電圧を回路基板２を
通じて印加した場合、半導体レーザ装置が劣化してしま
い、光出力が５ｍＷまでしか出ない場合が多い（例えば
図７において劣化と記したＩ−Ｌカーブ) 。

【００１１】

【発明が解決しようとする課題】ところで、図８、図９
に示した従来の保護回路を用いた場合、前記したように
静電耐圧が２ｋＶ程度であり、保護回路が無い場合の静
電耐圧（１００Ｖ未満）に比べるとかなりの効果がある
といえる。

【００１２】しかし、最近では、光ピックアップが多量
に生産され、これに伴って生産工程における静電気対策
などが簡易化されてきており、より高い静電耐圧（例え
ば２ｋＶ以上）が要求されるようになってきている。

【００１３】本発明はそのような実情に鑑みてなされた
もので、従来よりも静電耐圧が高い半導体レーザ装置の
保護回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、コンデンサと
抵抗（またはコイル）とからなる半導体レーザ装置の保
護回路において、抵抗（またはコイル）が半導体レーザ
装置と直列に接続され、この抵抗（またはコイル）を挟
んだ両側に、それぞれ第１のコンデンサ及び第２のコン
デンサが半導体レーザ装置と並列に接続されていること
によって特徴づけられる。このように複数のコンデンサ
と抵抗（またはコイル）をπ型に配置することで、高い
静電耐圧を得ることができる。

【００１５】本発明の保護回路において、第１のコンデ
ンサ及び第２のコンデンサのいずれか一方に低周波用コ
ンデンサを用い、他方に高周波用のコンデンサを用いる
と、より高い静電耐圧を得ることができる。

【００１６】本発明の保護回路において、第１のコンデ
ンサ及び第２のコンデンサのいずれか一方もしくは双方
に、低周波用コンデンサと高周波用コンデンサとを並列
に接続したコンデンサを用いると、静電耐圧をより一層
高めることができる。

【００１７】本発明の保護回路において、第１のコンデ
ンサ及び第２のコンデンサの双方に積層セラミック型の
チップコンデンサを用いると、容量を変えるだけで、そ
の他の特性を変えることなく、低周波用コンデンサと高
周波用コンデンサを得ることができる。また、抵抗（ま
たはコイル）もチップ抵抗（またはチップコイル）とす
ることにより、保護回路の小型化をはかることができ
る。さらに、チップ搭載の自動化（機械化）を実現する
ことが可能になるので、生産性を高めることができる。

【００１８】本発明の保護回路において、第１のコンデ
ンサ及び第２のコンデンサと抵抗（またはコイル）を、
半導体レーザ装置を取り付けた基板と同一の回路基板に
搭載しておけば、部品点数を少なくすることができ、省
スペース化及び低コスト化につながる。さらに、この場
合、第２のコンデンサと抵抗（またはコイル）を半導体
レーザ装置の端子近傍に配置し、第１のコンデンサを回
路基板の入力端子近傍に配置すれば、静電耐圧を更に高
めることができる。

【００１９】また、コンデンサと抵抗（またはコイル）
を、半導体レーザ装置と同一の回路基板に搭載する場
合、回路基板の配線ラインの最外周部で、少なくとも半
導体レーザ装置に電流を供給する配線ラインに沿う部分
に、ＧＮＤ用の金属パターンを形成しておけば、半導体
レーザ装置の配線ラインに入射してくる静電気を効果的
に分散させることができ、静電耐圧をより一層高めるこ
とができる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００２１】図１は本発明の保護回路の実施形態の回路
構成図である。

【００２２】図１の保護回路は、ＬＤチップ１１のアノ
ード側に直列接続された抵抗Ｒと、その抵抗Ｒを挟んだ
両側にそれぞれ第１のコンデンサＣ１及び第２のコンデ
ンサＣ２が、ＬＤチップ１１に対して並列に接続されて
いる。これら２つのコンデンサＣ１，Ｃ２のうち、第２
のコンデンサＣ２はＬＤチップ１１に近い側に配置され
ており、第１のコンデンサＣ１は抵抗Ｒを挟んで遠い側
に配置されている。

【００２３】本実施形態では、第１のコンデンサＣ１と
して容量が１μＦのチップ型の積層セラミックコンデン
サを使用しており、第２のコンデンサＣ２として容量が
０．１μＦのチップ型の積層セラミックコンデンサを使
用している。

【００２４】ここで、２つのコンデンサＣ１，Ｃ２がと
もにチップ型の積層セラミックコンデンサであっても、
第１のコンデンサＣ１と第２のコンデンサＣ２とでは容
量が一桁異なるので、チップの電極面積が第１のコンデ
ンサＣ１で３ｍｍ角、第２のコンデンサＣ２で１ｍｍ角
と大きく異なることになり、第１のコンデンサＣ１と第
２のコンデンサＣ２とではインピーダンス特性が異な
る。すなわち、チップコンデンサの容量は電極面積に依
存するので、容量が大きいコンデンサでは電極の面積が
大きくなり、インピーダンスの低い周波数が低くなる。
反対に容量の小さいコンデンサではインピーダンスの低
い周波数領域が高くなる。

【００２５】本実施形態において、２種類のコンデンサ
Ｃ１，Ｃ２を用いる理由を以下に説明する。

【００２６】まず、種々の検討の結果、半導体レーザ装
置の静電耐圧を高くするには、保護回路においてインピ
ーダンスの低い周波数範囲を広げることが重要であるこ
とがわかった。さらに、インピーダンスの低い周波数範
囲を広げるための、コンデンサと抵抗（またはコイル）
の組み合わせ・配置等を検討したところ、インピーダン
スの低い周波数領域が低い低周波用コンデンサと、イン
ピーダンスの低い周波数領域が高い高周波用コンデンサ
とを、半導体レーザ装置に対して並列にして用いること
が最適であることがわかった。

【００２７】具体的に説明すると、図２（ａ）の破線の
カーブで示すように、容量Ｃの理想的なコンデンサで
は、インピーダンス：Ｚ＝１／ωＣ＝１／２πｆＣ（こ
こでωは角周波数であり、周波数ｆとω＝２πｆなる関
係を有することは周知の通りである）のインピーダンス
Ｚをもつ。しかし、実際のコンデンサにはコイル成分が
あるため、図２（ａ）の実線のカーブで示すように、高
周波領域でインピーダンスＺが高くなってしまう。従っ
て１つのコンデンサを用いた場合、静電気対策として使
用可能な範囲（インピーダンスが低い周波数範囲）が制
限される。

【００２８】これに対し、インピーダンスの低い周波数
領域が低い低周波用コンデンサと、インピーダンスの低
い周波数領域が高い高周波用コンデンサとを半導体レー
ザ装置に対して並列に接続すると、図２（ｂ）の実線の
カーブで示すような特性が得られ、１つのコンデンサを
用いた場合（図２（ａ））に比べて、インピーダンスが
低い周波数範囲が広がることになる。

【００２９】本実施形態において、抵抗Ｒとして抵抗値
が５．６Ωのチップ抵抗を用いている。抵抗Ｒはできる
だけ抵抗値が高いものが好ましいが、高すぎると抵抗に
よる電圧降下が発生し、実使用上において問題が発生す
る。また、半導体レーザ装置の駆動電流は通常５０ｍＡ
から１００ｍＡ程度であるので、抵抗Ｒによる電圧降下
が０．６Ｖ以下であれば問題のないレベルであり、これ
らの点を考慮して、本実施形態では抵抗値を５．６Ωと
している。

【００３０】そして、第１のコンデンサＣ１及び第２の
コンデンサＣ２と抵抗Ｒを、図１に示すようなπ型配置
とし、第１のコンデンサＣ１の容量を１μＦ、第２のコ
ンデンサＣ２の容量を０．１μＦ、抵抗Ｒの抵抗値を
５．６Ωとすることにより、従来の保護回路（図８また
は図９）の静電耐圧の約２倍の４ｋＶという高い静電耐
圧を得ることができた。

【００３１】保護回路の変形例を図３を参照しつつ説明
する。

【００３２】この例では、第１のコンデンサＣ１及び第
２のコンデンサＣ２と抵抗Ｒの各配置を図１の保護回路
と同じとし、さらに抵抗Ｒの抵抗値も同じとしている。
この例が図１の保護回路と相違する点は、第１のコンデ
ンサＣ１及び第２のコンデンサＣ２の双方に、１μＦの
低周波用コンデンサ（または容量が０．１μＦの高周波
用コンデンサ）を用いている点にある。

【００３３】図３の保護回路の静電耐圧は３ｋＶであ
り、従来の保護回路の１．５倍の静電耐圧が得られた。

【００３４】次に、実際の回路基板におけるコンデンサ
と抵抗の配置を図４を参照しつつ説明する。

【００３５】半導体レーザ装置１のＬＤチップ端子であ
るリードピン１１ａが回路基板２の位置Ｐに接続されて
いる。位置Ｐの近傍（通常５ｍｍ以内）に抵抗Ｒと第２
のコンデンサＣ２の一方の端子が接続されている。

【００３６】回路基板２にはＬＤチップの光出力を制御
したり、ＬＤチップを駆動する電流に高周波を重畳する
ためのＩＣや、半導体レーザ装置１内に組み込まれた光
ディスクからの信号を含んだ光を受信する受光装置の出
力を増幅・復調するＩＣ等が搭載されている。このた
め、ＬＤチップに電流を供給する配線ライン２２を長く
延ばす必要がある。この回路基板２は、図中左側の入力
端子２１・・２１を介して外部の電源と接続される。

【００３７】このような回路基板２において、ＬＤチッ
プに電流を供給する配線ライン２２に外部からサージが
入射してＬＤチップを破壊するものと考えられる。サー
ジの入射経路は明確ではないが、大別すると、外部の電
源から回路基板２までの間の回路要素から入射するサー
ジつまり回路基板２の入力端子２１から入射するサージ
と、回路基板２上の配線ラインから入射するサージがあ
ると考えられる。

【００３８】これら入射サージのうち、回路基板２の入
力端子２１から入射するサージは、第１のコンデンサＣ
１に低周波用のコンデンサを用いることで、サージをあ
る程度吸収することができる。また、第１のコンデンサ
Ｃ１で除去しきれなかったサージ及び回路基板２上の配
線ライン２２から入射するサージについては、第２のコ
ンデンサＣ２を高周波用のコンデンサとすることで、効
果的に除去することができる。

【００３９】さらに、回路基板２の配線ラインの最外周
部で、半導体レーザ装置１に電流を供給する配線ライン
２２に沿う部分に、ＧＮＤ用の金属パターン２３を形成
しておくと、静電耐圧をより一層高くすることができ
る。この場合、ＧＮＤ用の金属パターン２３の面積を広
くとると、配線ラインに入射する静電気を効率的に分散
させることができ、静電耐圧をより一層高めることがで
きる。

【００４０】本発明の保護回路の他の実施形態を図５を
参照しながら説明する。

【００４１】この実施形態の保護回路は、図１に示した
保護回路において、第１のコンデンサＣ１を、容量１μ
Ｆの低周波用コンデンサＣ１１と容量０．１μＦの高周
波用コンデンサＣ１２（いずれもチップ型の積層セラミ
ックコンデンサ）とを並列に組み合わせたコンデンサと
している。また、同様に第２のコンデンサＣ２を、容量
１μＦの低周波用コンデンサＣ２１と容量０．１μＦの
高周波用コンデンサＣ２２とを並列に組み合わせたコン
デンサとしている。なお、抵抗Ｒには抵抗値が５．６Ω
のチップ抵抗を用いている。

【００４２】図５の保護回路の静電耐圧は６．２ｋＶで
あり、図１の保護回路の約１．５倍の静電耐圧が得られ
た。

【００４３】なお、図５の保護回路を適用する場合も、
図４の配置例と同様に、第２のコンデンサＣ２及び抵抗
Ｒを半導体レーザ装置の端子の近傍、好ましくは５ｍｍ
以内に配置し、第１のコンデンサＣ１を入力端子２１の
近傍に配置することが好ましい。また、回路基板には図
４に示したようなＧＮＤ用の金属パターン２３を形成し
ておくことが、静電耐圧を高くする点で好ましい。

【００４４】ここで、以上の各実施形態では、保護回路
に抵抗を組み込んだ例を示したが、抵抗に替えてコイル
を用いも同等な効果を得ることができる。例えば、抵抗
値が５．６Ωの抵抗に替えて、インダクタンスが４５μ
Ｈのコイルを用いることで、同じ静電耐圧を得ることが
できる。このように抵抗またはコイルのいずれを用いて
も目的とする効果は得られるが、部品面積は抵抗の方が
小さいので、小型化という観点では抵抗を用いることが
好ましい。

【００４５】

【発明の効果】以上説明したように、本発明の保護回路
によれば、抵抗（またはコイル）を半導体レーザ装置と
直列に接続し、この抵抗（またはコイル）を挟んだ両側
に、それぞれ第１のコンデンサ及び第２のコンデンサを
半導体レーザ装置と並列に接続して、コンデンサと抵抗
（またはコイル）をπ型に配置しているので、簡単な構
成で高い静電耐圧を得ることができる。

【図面の簡単な説明】

【図１】本発明の保護回路の実施形態の回路構成図であ
る。

【図２】コンデンサの特性線図である。

【図３】図１の実施形態の変形例の説明図である。

【図４】回路基板への保護回路の配置例を示す図であ
る。

【図５】本発明の保護回路の他の実施形態の回路構成図
である。

【図６】静電耐圧の測定に用いる静電試験回路の構成を
示す図である。

【図７】Ｉ−Ｌ特性線図である。

【図８】従来の保護回路の一例を示す図である。

【図９】従来の保護回路の他の例を示す図である。

【符号の説明】

１ 半導体レーザ装置 １１ ＬＤチップ（レーザダイオードチップ） Ｃ１ 第１のコンデンサ Ｃ２ 第２のコンデンサ Ｒ 抵抗 ２ 回路基板 ２１ 入力端子 ２２ 配線ライン ２３ 金属パターン（ＧＮＤ用）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 コンデンサと抵抗またはコイルとからな
   る半導体レーザ装置の保護回路において、抵抗またはコ
   イルが半導体レーザ装置と直列に接続され、この抵抗ま
   たはコイルを挟んだ両側に、それぞれ第１のコンデンサ
   及び第２のコンデンサが半導体レーザ装置と並列に接続
   されていることを特徴とする半導体レーザ装置の保護回
   路。
2. 【請求項２】 第１のコンデンサ及び第２のコンデンサ
   のいずれか一方が低周波用コンデンサであり、他方が高
   周波用のコンデンサであることを特徴とする請求項１記
   載の半導体レーザ装置の保護回路。
3. 【請求項３】 第１のコンデンサ及び第２のコンデンサ
   のいずれか一方もしくは双方が、低周波用コンデンサと
   高周波用コンデンサとを並列に接続したコンデンサであ
   ることを特徴とする請求項１記載の半導体レーザ装置の
   保護回路。
4. 【請求項４】 第１のコンデンサ及び第２のコンデンサ
   がいずれも積層セラミック型のチップコンデンサであ
   り、抵抗またはコイルがチップ抵抗またはチップコイル
   であることを特徴とする請求項１、２または３記載の半
   導体レーザ装置の保護回路。
5. 【請求項５】 第１のコンデンサ及び第２のコンデンサ
   と抵抗またはコイルが、半導体レーザ装置を取り付けた
   基板と同一の回路基板に搭載されており、第２のコンデ
   ンサと抵抗またはコイルが半導体レーザ装置の端子近傍
   に配置され、第１のコンデンサが回路基板の入力端子近
   傍に配置されていること特徴とする請求項１、２、３ま
   たは４記載の半導体レーザ装置の保護回路。
6. 【請求項６】 回路基板の配線ラインの最外周部で、少
   なくとも半導体レーザ装置に電流を供給する配線ライン
   に沿う部分に、ＧＮＤ用の金属パターンが形成されてい
   ることを特徴とする請求項５記載の半導体レーザ装置の
   保護回路。