JP2002033647A - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JP2002033647A JP2002033647A JP2000216278A JP2000216278A JP2002033647A JP 2002033647 A JP2002033647 A JP 2002033647A JP 2000216278 A JP2000216278 A JP 2000216278A JP 2000216278 A JP2000216278 A JP 2000216278A JP 2002033647 A JP2002033647 A JP 2002033647A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate semiconductor
- semiconductor device
- igbt
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】本発明は、大電流を扱うＩＧＢＴにおいて、短
絡電流や過電流による破壊から確実に保護できるように
することを最も主要な特徴としている。 【解決手段】たとえば、ＩＧＢＴ素子１０のエミッタ
に、センス抵抗１１とセンス抵抗１２とを直列に接続す
る。センス抵抗１１，１２によって検出される短絡セン
ス電圧は、保護回路１３内のコンパレータ１３ａにより
第１の既定値と比較する。そして、短絡センス電圧が第
１の既定値を超えると、ＩＧＢＴ素子１０のゲートをオ
フさせるための信号を出力する。また、センス抵抗１２
によって検出される過電流センス電圧は、コンパレータ
１３ｂにより第２の既定値と比較する。そして、短絡セ
ンス電圧が第２の既定値を超えると、ＩＧＢＴ素子１０
のゲートをオフさせるための信号を出力する構成とされ
ている。
絡電流や過電流による破壊から確実に保護できるように
することを最も主要な特徴としている。 【解決手段】たとえば、ＩＧＢＴ素子１０のエミッタ
に、センス抵抗１１とセンス抵抗１２とを直列に接続す
る。センス抵抗１１，１２によって検出される短絡セン
ス電圧は、保護回路１３内のコンパレータ１３ａにより
第１の既定値と比較する。そして、短絡センス電圧が第
１の既定値を超えると、ＩＧＢＴ素子１０のゲートをオ
フさせるための信号を出力する。また、センス抵抗１２
によって検出される過電流センス電圧は、コンパレータ
１３ｂにより第２の既定値と比較する。そして、短絡セ
ンス電圧が第２の既定値を超えると、ＩＧＢＴ素子１０
のゲートをオフさせるための信号を出力する構成とされ
ている。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁ゲート型半
導体装置に関するもので、特に、大電流を扱うＩＧＢＴ
（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔ
ｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ（Ｍｅｔａ
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関す
る。
導体装置に関するもので、特に、大電流を扱うＩＧＢＴ
（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔ
ｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ（Ｍｅｔａ
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関す
る。
【０００２】
【従来の技術】従来、大電流を扱うことが可能な絶縁ゲ
ート型半導体装置として、ＩＧＢＴがよく知られてい
る。たとえば、このＩＧＢＴにおいては、短絡電流や過
電流による破壊からＩＧＢＴ素子を保護するための保護
回路が設けられてなるものがある。
ート型半導体装置として、ＩＧＢＴがよく知られてい
る。たとえば、このＩＧＢＴにおいては、短絡電流や過
電流による破壊からＩＧＢＴ素子を保護するための保護
回路が設けられてなるものがある。
【０００３】図３は、従来の、保護回路が設けられてな
るＩＧＢＴの概略構成を示すものである。
るＩＧＢＴの概略構成を示すものである。
【０００４】このＩＧＢＴの場合、ＩＧＢＴ素子１００
のエミッタ（Ｅ）に接続されたセンス抵抗１０１によっ
て、コレクタ（Ｃ）電流が検出される。そして、そのコ
レクタ電流に対応するセンス（Ｓ）電圧にしたがって、
保護回路１０２の起動を制御するように構成されてい
る。
のエミッタ（Ｅ）に接続されたセンス抵抗１０１によっ
て、コレクタ（Ｃ）電流が検出される。そして、そのコ
レクタ電流に対応するセンス（Ｓ）電圧にしたがって、
保護回路１０２の起動を制御するように構成されてい
る。
【０００５】すなわち、保護回路１０２は、コンパレー
タ１０２ａ，１０２ｂを有して構成されている。そし
て、コンパレータ１０２ａによって、センス電圧と第１
の既定値とが比較される。その結果、たとえば、コレク
タ電流の定格の５倍以上のセンス電圧が１μｓ以上継続
した場合に、“短絡時”として、ゲート（Ｇ）をオフす
る信号が、コンパレータ１０２ａより出力される。
タ１０２ａ，１０２ｂを有して構成されている。そし
て、コンパレータ１０２ａによって、センス電圧と第１
の既定値とが比較される。その結果、たとえば、コレク
タ電流の定格の５倍以上のセンス電圧が１μｓ以上継続
した場合に、“短絡時”として、ゲート（Ｇ）をオフす
る信号が、コンパレータ１０２ａより出力される。
【０００６】また、コンパレータ１０２ｂによって、セ
ンス電圧と第２の既定値とが比較される。その結果、た
とえば、コレクタ電流の定格の３倍以上のセンス電圧が
５μｓ以上継続した場合に、“過電流時”として、ゲー
トをオフする信号が、コンパレータ１０２ｂより出力さ
れる。
ンス電圧と第２の既定値とが比較される。その結果、た
とえば、コレクタ電流の定格の３倍以上のセンス電圧が
５μｓ以上継続した場合に、“過電流時”として、ゲー
トをオフする信号が、コンパレータ１０２ｂより出力さ
れる。
【０００７】このように、短絡時および過電流時に保護
回路１０２を起動させることによって、ＩＧＢＴ素子１
００を破壊から保護するようになっている。
回路１０２を起動させることによって、ＩＧＢＴ素子１
００を破壊から保護するようになっている。
【０００８】しかしながら、ＩＧＢＴの特性によって
は、保護回路１０２が十分に機能しない場合があった。
は、保護回路１０２が十分に機能しない場合があった。
【０００９】たとえば、図４に実線で示すようなセンス
電流−コレクタ電流特性を有するＩＧＢＴの場合には、
上記した保護回路１０２により、ＩＧＢＴ素子１００を
破壊から保護することができる。
電流−コレクタ電流特性を有するＩＧＢＴの場合には、
上記した保護回路１０２により、ＩＧＢＴ素子１００を
破壊から保護することができる。
【００１０】ところが、図４に破線で示すように、コレ
クタ電流が増加してもセンス電流が流れにくい構造のＩ
ＧＢＴの場合、保護回路１０２による、特に短絡時の保
護が不完全なものとなりやすいという問題があった。
クタ電流が増加してもセンス電流が流れにくい構造のＩ
ＧＢＴの場合、保護回路１０２による、特に短絡時の保
護が不完全なものとなりやすいという問題があった。
【００１１】ところで、ＩＧＢＴは、単独もしくは他の
チップといっしょにパッケージ内に搭載された状態で利
用される場合が多い。
チップといっしょにパッケージ内に搭載された状態で利
用される場合が多い。
【００１２】通常、ＩＧＢＴをパッケージングしてモジ
ュール化などする場合、たとえば図５（ａ）に示すよう
に、ＩＧＢＴチップ２０１はパッケージ基板３０１上に
搭載される。
ュール化などする場合、たとえば図５（ａ）に示すよう
に、ＩＧＢＴチップ２０１はパッケージ基板３０１上に
搭載される。
【００１３】パッケージ基板３０１上には、エミッタ電
極パターン３０２、ゲート電極パターン３０３、コレク
タ配線パターン３０４、および、エミッタ配線パターン
３０５などが設けられている。
極パターン３０２、ゲート電極パターン３０３、コレク
タ配線パターン３０４、および、エミッタ配線パターン
３０５などが設けられている。
【００１４】この場合、ＩＧＢＴチップ２０１は、コレ
クタ配線パターン３０４上に実装される。また、コレク
タ配線パターン３０４上には、ダイオード２０２が実装
されている。
クタ配線パターン３０４上に実装される。また、コレク
タ配線パターン３０４上には、ダイオード２０２が実装
されている。
【００１５】ＩＧＢＴチップ２０１には、上記エミッタ
電極パターン３０２がボンディングワイヤ３０７を介し
て、また、上記ゲート電極パターン３０３がボンディン
グワイヤ３０８を介して、それぞれ接続されている。こ
れにより、ＩＧＢＴチップ２０１には、エミッタ電極パ
ターン３０２の電位（たとえば、０Ｖ）を基準電位とし
て、ゲート電極パターン３０３からのゲート電圧（たと
えば、１５Ｖ）が印加される。
電極パターン３０２がボンディングワイヤ３０７を介し
て、また、上記ゲート電極パターン３０３がボンディン
グワイヤ３０８を介して、それぞれ接続されている。こ
れにより、ＩＧＢＴチップ２０１には、エミッタ電極パ
ターン３０２の電位（たとえば、０Ｖ）を基準電位とし
て、ゲート電極パターン３０３からのゲート電圧（たと
えば、１５Ｖ）が印加される。
【００１６】また、ＩＧＢＴチップ２０１、ダイオード
２０２、および、エミッタ配線パターン３０５の相互
が、ボンディングワイヤ３０９によって、電気的に接続
されている。
２０２、および、エミッタ配線パターン３０５の相互
が、ボンディングワイヤ３０９によって、電気的に接続
されている。
【００１７】しかしながら、近年、より高い増幅率をも
ったＩＧＢＴが開発されるにつれ、ＩＧＢＴチップを短
絡電流による破壊などから保護するようなボンディング
技術が必要になってきている。
ったＩＧＢＴが開発されるにつれ、ＩＧＢＴチップを短
絡電流による破壊などから保護するようなボンディング
技術が必要になってきている。
【００１８】その例として、たとえば図６（ａ）に示す
ように、エミッタ電極パターン３０２とエミッタ配線パ
ターン３０５との間を、ボンディングワイヤ３０７’を
用いて接続する、エミッタボンディングがある。これ
は、ＩＧＢＴチップ２０１’からできるだけ遠く離れ
た、エミッタ電極パターン３０２と同電位のエミッタ配
線パターン３０５を介して、基準電位（たとえば、０
Ｖ）を得るようにしたものである。
ように、エミッタ電極パターン３０２とエミッタ配線パ
ターン３０５との間を、ボンディングワイヤ３０７’を
用いて接続する、エミッタボンディングがある。これ
は、ＩＧＢＴチップ２０１’からできるだけ遠く離れ
た、エミッタ電極パターン３０２と同電位のエミッタ配
線パターン３０５を介して、基準電位（たとえば、０
Ｖ）を得るようにしたものである。
【００１９】ここで、図５（ｂ）および図６（ｂ）にそ
れぞれ示した等価回路を参照して、上記したボンディン
グ技術の差異について説明する。
れぞれ示した等価回路を参照して、上記したボンディン
グ技術の差異について説明する。
【００２０】図６（ａ）に示したように、エミッタ配線
パターン３０５を介して、エミッタ電極パターン３０２
とＩＧＢＴチップ２０１’とを接続するようにした場
合、基準電位をＩＧＢＴチップ２０１’から離すことに
よって、より大きなインダクタンス（Ｌ）成分をもつと
考えられる（図６（ｂ）参照）。
パターン３０５を介して、エミッタ電極パターン３０２
とＩＧＢＴチップ２０１’とを接続するようにした場
合、基準電位をＩＧＢＴチップ２０１’から離すことに
よって、より大きなインダクタンス（Ｌ）成分をもつと
考えられる（図６（ｂ）参照）。
【００２１】このボンディング技術は、たとえば、短絡
電流が発生した場合のような、コレクタ電流の時間微分
値（ｄＩＣ／ｄｔ）が高い場合に、大きな優位性を示
す。
電流が発生した場合のような、コレクタ電流の時間微分
値（ｄＩＣ／ｄｔ）が高い場合に、大きな優位性を示
す。
【００２２】図５（ａ）に示した、エミッタ電極パター
ン３０２を直にＩＧＢＴチップ２０１と接続するように
した例の場合、図５（ｂ）に示すように、短絡時のゲー
ト−エミッタ間電圧（ＶＧＥ）は、電源より印加される
電位（ゲート電圧ＶＧ）と等しくなる。
ン３０２を直にＩＧＢＴチップ２０１と接続するように
した例の場合、図５（ｂ）に示すように、短絡時のゲー
ト−エミッタ間電圧（ＶＧＥ）は、電源より印加される
電位（ゲート電圧ＶＧ）と等しくなる。
【００２３】これに対し、図６（ａ）に示した、エミッ
タ電極パターン３０２とＩＧＢＴチップ２０１’とを、
エミッタ配線パターン３０５を介して接続するようにし
た例の場合には、図６（ｂ）に示すように、短絡時のＩ
ＧＢＴチップ自身に印加されるゲート−エミッタ間電圧
（ＶＧＥ）は、Ｌ×ｄＩＣ／ｄｔの分だけ減少する。
タ電極パターン３０２とＩＧＢＴチップ２０１’とを、
エミッタ配線パターン３０５を介して接続するようにし
た例の場合には、図６（ｂ）に示すように、短絡時のＩ
ＧＢＴチップ自身に印加されるゲート−エミッタ間電圧
（ＶＧＥ）は、Ｌ×ｄＩＣ／ｄｔの分だけ減少する。
【００２４】すなわち、図７（ａ）に示すように、大き
なインダクタンス（Ｌ）成分をもつ場合の、短絡時のＩ
ＧＢＴチップ自身に印加されるゲート−エミッタ間電圧
ＶＧＥは、ＶＧ−Ｌ×ｄＩＣ／ｄｔとなる。その結果、
図７（ｂ）に示すように、Ｌ×ｄＩＣ／ｄｔの分だけ、
コレクタ電流を抑えることが可能となる。
なインダクタンス（Ｌ）成分をもつ場合の、短絡時のＩ
ＧＢＴチップ自身に印加されるゲート−エミッタ間電圧
ＶＧＥは、ＶＧ−Ｌ×ｄＩＣ／ｄｔとなる。その結果、
図７（ｂ）に示すように、Ｌ×ｄＩＣ／ｄｔの分だけ、
コレクタ電流を抑えることが可能となる。
【００２５】ところが、パッケージは小型化の傾向が強
いため、ボンディングにも種々の制約を受け、長いボン
ディングは実施しづらいという問題があった。
いため、ボンディングにも種々の制約を受け、長いボン
ディングは実施しづらいという問題があった。
【００２６】たとえば図８に示すように、パッケージ基
板３０１上に突起物４０１などが存在する場合、その突
起物４０１などをよけて、エミッタ電極パターン３０２
とエミッタ配線パターン３０５との間を、ボンディング
ワイヤ３０７’を用いて接続するのは殆んど不可能であ
った。
板３０１上に突起物４０１などが存在する場合、その突
起物４０１などをよけて、エミッタ電極パターン３０２
とエミッタ配線パターン３０５との間を、ボンディング
ワイヤ３０７’を用いて接続するのは殆んど不可能であ
った。
【００２７】
【発明が解決しようとする課題】上記したように、従来
においては、短絡電流や過電流による破壊からＩＧＢＴ
素子を保護するための種々の工夫が試みられているもの
の、いずれの方法の場合にも限界があり、十分な効果が
期待できないという問題があった。
においては、短絡電流や過電流による破壊からＩＧＢＴ
素子を保護するための種々の工夫が試みられているもの
の、いずれの方法の場合にも限界があり、十分な効果が
期待できないという問題があった。
【００２８】そこで、この発明は、短絡電流や過電流に
よる破壊から絶縁ゲート型半導体素子をより確実に保護
することが可能な絶縁ゲート型半導体装置を提供するこ
とを目的としている。
よる破壊から絶縁ゲート型半導体素子をより確実に保護
することが可能な絶縁ゲート型半導体装置を提供するこ
とを目的としている。
【００２９】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の絶縁ゲート型半導体装置にあっては、
絶縁ゲート型半導体素子を短絡電流や過電流による破壊
から保護するための保護回路が設けられてなるものにお
いて、前記絶縁ゲート型半導体素子のエミッタに、短絡
電流検出のための第１のセンス抵抗と、過電流検出のた
めの第２のセンス抵抗とを設けたことを特徴とする。
めに、この発明の絶縁ゲート型半導体装置にあっては、
絶縁ゲート型半導体素子を短絡電流や過電流による破壊
から保護するための保護回路が設けられてなるものにお
いて、前記絶縁ゲート型半導体素子のエミッタに、短絡
電流検出のための第１のセンス抵抗と、過電流検出のた
めの第２のセンス抵抗とを設けたことを特徴とする。
【００３０】また、この発明の絶縁ゲート型半導体装置
にあっては、絶縁ゲート型半導体素子を短絡電流や過電
流による破壊から保護するための保護回路が設けられて
なるものにおいて、前記絶縁ゲート型半導体素子のソー
スに、短絡電流検出のための第１のセンス抵抗と、過電
流検出のための第２のセンス抵抗とを設けたことを特徴
とする。
にあっては、絶縁ゲート型半導体素子を短絡電流や過電
流による破壊から保護するための保護回路が設けられて
なるものにおいて、前記絶縁ゲート型半導体素子のソー
スに、短絡電流検出のための第１のセンス抵抗と、過電
流検出のための第２のセンス抵抗とを設けたことを特徴
とする。
【００３１】この発明の絶縁ゲート型半導体装置によれ
ば、短絡電流および過電流の検出の精度を向上できるよ
うになる。これにより、どのような特性をもった素子で
あっても、十分な保護が可能となるものである。
ば、短絡電流および過電流の検出の精度を向上できるよ
うになる。これにより、どのような特性をもった素子で
あっても、十分な保護が可能となるものである。
【００３２】また、この発明の絶縁ゲート型半導体装置
にあっては、絶縁ゲート型半導体素子の表面に、エミッ
タ電極パターンとエミッタ配線パターンとを接続するた
めのボンディングワイヤがボンディングされるダミーパ
ッドを設けたことを特徴とする。
にあっては、絶縁ゲート型半導体素子の表面に、エミッ
タ電極パターンとエミッタ配線パターンとを接続するた
めのボンディングワイヤがボンディングされるダミーパ
ッドを設けたことを特徴とする。
【００３３】さらに、この発明の絶縁ゲート型半導体装
置にあっては、絶縁ゲート型半導体素子の表面に、ソー
ス電極パターンとソース配線パターンとを接続するため
のボンディングワイヤがボンディングされるダミーパッ
ドを設けたことを特徴とする。
置にあっては、絶縁ゲート型半導体素子の表面に、ソー
ス電極パターンとソース配線パターンとを接続するため
のボンディングワイヤがボンディングされるダミーパッ
ドを設けたことを特徴とする。
【００３４】この発明の絶縁ゲート型半導体装置によれ
ば、ボンディングの自由度を向上できるようになる。こ
れにより、長いボンディングを容易に実施することが可
能となるものである。
ば、ボンディングの自由度を向上できるようになる。こ
れにより、長いボンディングを容易に実施することが可
能となるものである。
【００３５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３６】（第１の実施形態）図１は、本発明の第１
の実施形態にかかる、保護回路が設けられてなるＩＧＢ
Ｔ（絶縁ゲート型半導体装置）の概略構成を示すもので
ある。
の実施形態にかかる、保護回路が設けられてなるＩＧＢ
Ｔ（絶縁ゲート型半導体装置）の概略構成を示すもので
ある。
【００３７】このＩＧＢＴの場合、ＩＧＢＴ素子１０の
エミッタ（Ｅ）に、センス抵抗１１とセンス抵抗１２と
が直列に接続されている。
エミッタ（Ｅ）に、センス抵抗１１とセンス抵抗１２と
が直列に接続されている。
【００３８】そして、上記センス抵抗１１，１２によっ
て検出される短絡センス（ＳＳ）電圧、および、上記セ
ンス抵抗１２によって検出される過電流センス（ＯＳ）
電圧にしたがって、保護回路１３の起動が制御されるよ
うに構成されている。
て検出される短絡センス（ＳＳ）電圧、および、上記セ
ンス抵抗１２によって検出される過電流センス（ＯＳ）
電圧にしたがって、保護回路１３の起動が制御されるよ
うに構成されている。
【００３９】保護回路１３は、コンパレータ１３ａ，１
３ｂを有して構成されている。コンパレータ１３ａは、
上記短絡センス電圧と第１の既定値とを比較する。この
場合、第１の既定値とは、たとえば、コレクタ電流の定
格の５倍以上にあたるセンス電圧が１μｓ以上継続した
か（短絡時か）を検出するためのものである。そして、
センス電圧が第１の既定値を超えた場合にのみ、“短絡
時”として、ＩＧＢＴ素子１０のゲート（Ｇ）をオフさ
せるための信号を出力するように構成されている。
３ｂを有して構成されている。コンパレータ１３ａは、
上記短絡センス電圧と第１の既定値とを比較する。この
場合、第１の既定値とは、たとえば、コレクタ電流の定
格の５倍以上にあたるセンス電圧が１μｓ以上継続した
か（短絡時か）を検出するためのものである。そして、
センス電圧が第１の既定値を超えた場合にのみ、“短絡
時”として、ＩＧＢＴ素子１０のゲート（Ｇ）をオフさ
せるための信号を出力するように構成されている。
【００４０】同様に、コンパレータ１３ｂは、上記過電
流センス電圧と第２の既定値とを比較する。この場合、
第２の既定値とは、たとえば、コレクタ電流の定格の３
倍以上にあたるセンス電圧が５μｓ以上継続したか（過
電流時か）を検出するためのものである。そして、セン
ス電圧が第２の既定値を超えた場合にのみ、“過電流
時”として、ＩＧＢＴ素子１０のゲート（Ｇ）をオフさ
せるための信号を出力するように構成されている。
流センス電圧と第２の既定値とを比較する。この場合、
第２の既定値とは、たとえば、コレクタ電流の定格の３
倍以上にあたるセンス電圧が５μｓ以上継続したか（過
電流時か）を検出するためのものである。そして、セン
ス電圧が第２の既定値を超えた場合にのみ、“過電流
時”として、ＩＧＢＴ素子１０のゲート（Ｇ）をオフさ
せるための信号を出力するように構成されている。
【００４１】このように、短絡時および過電流時のセン
スのために、センス抵抗１１，１２を別々に用意し、別
々のセンスレベルで保護回路１３を起動させるようにな
っている。これにより、いかなるセンス電流−コレクタ
電流特性を有するＩＧＢＴであっても、ＩＧＢＴ素子１
０の短絡電流および過電流に対する保護が十分に可能と
なるものである。
スのために、センス抵抗１１，１２を別々に用意し、別
々のセンスレベルで保護回路１３を起動させるようにな
っている。これにより、いかなるセンス電流−コレクタ
電流特性を有するＩＧＢＴであっても、ＩＧＢＴ素子１
０の短絡電流および過電流に対する保護が十分に可能と
なるものである。
【００４２】なお、上記した第１の実施形態において
は、ＩＧＢＴを例に説明したが、これに限らず、たとえ
ばパワーＭＯＳＦＥＴにも同様に適用できる。その場
合、パワーＭＯＳＦＥＴのソースに、第１のセンス抵抗
と第２のセンス抵抗とを直列に接続するようにすれば良
い。
は、ＩＧＢＴを例に説明したが、これに限らず、たとえ
ばパワーＭＯＳＦＥＴにも同様に適用できる。その場
合、パワーＭＯＳＦＥＴのソースに、第１のセンス抵抗
と第２のセンス抵抗とを直列に接続するようにすれば良
い。
【００４３】（第２の実施形態）図２は、本発明の第２
の実施形態にかかる、ＩＧＢＴ（絶縁ゲート型半導体装
置）の概略構成を示すものである。なお、ここでは、モ
ジュール化する場合（ＩＧＢＴパッケージ）の例につい
て説明する。
の実施形態にかかる、ＩＧＢＴ（絶縁ゲート型半導体装
置）の概略構成を示すものである。なお、ここでは、モ
ジュール化する場合（ＩＧＢＴパッケージ）の例につい
て説明する。
【００４４】たとえば、ＩＧＢＴチップ２１はパッケー
ジ基板３１上に搭載される。パッケージ基板３１上に
は、エミッタ電極パターン３２、ゲート電極パターン３
３、コレクタ配線パターン３４、および、エミッタ配線
パターン３５などが設けられている。
ジ基板３１上に搭載される。パッケージ基板３１上に
は、エミッタ電極パターン３２、ゲート電極パターン３
３、コレクタ配線パターン３４、および、エミッタ配線
パターン３５などが設けられている。
【００４５】この場合、ＩＧＢＴチップ２１は、コレク
タ配線パターン３４上に実装される。また、コレクタ配
線パターン３４上には、ダイオード２２が実装されてい
る。
タ配線パターン３４上に実装される。また、コレクタ配
線パターン３４上には、ダイオード２２が実装されてい
る。
【００４６】さらに、上記パッケージ基板３１上の、上
記コレクタ配線パターン３４の周辺部分には、突起物４
１が設けられている。
記コレクタ配線パターン３４の周辺部分には、突起物４
１が設けられている。
【００４７】ＩＧＢＴチップ２１の表面には、ダミーパ
ッド５１が設けられている。このダミーパッド５１に
は、エミッタ電極パターン３２とエミッタ配線パターン
３５とを接続（エミッタボンディング）するための、ボ
ンディングワイヤ３６がボンディングされる。ダミーパ
ッド５１は、ＩＧＢＴチップ２１の表面とは完全に絶縁
されている。
ッド５１が設けられている。このダミーパッド５１に
は、エミッタ電極パターン３２とエミッタ配線パターン
３５とを接続（エミッタボンディング）するための、ボ
ンディングワイヤ３６がボンディングされる。ダミーパ
ッド５１は、ＩＧＢＴチップ２１の表面とは完全に絶縁
されている。
【００４８】すなわち、この場合のエミッタボンディン
グは、ボンディングワイヤ３６を用いて、エミッタ電極
パターン３２とダミーパッド５１との間、および、ダミ
ーパッド５１とエミッタ配線パターン３５との間を、相
互に接続する。これにより、たとえ突起物４１などが存
在したとしても、それをよけて、エミッタ電極パターン
３２とエミッタ配線パターン３５との間を接続すること
が可能となる。したがって、ＩＧＢＴチップ２１からで
きるだけ遠く離れた、エミッタ電極パターン３２と同電
位のエミッタ配線パターン３５を介して、基準電位を得
るようにしたボンディング技術において、ボンディング
の自由度を向上できるようになる。
グは、ボンディングワイヤ３６を用いて、エミッタ電極
パターン３２とダミーパッド５１との間、および、ダミ
ーパッド５１とエミッタ配線パターン３５との間を、相
互に接続する。これにより、たとえ突起物４１などが存
在したとしても、それをよけて、エミッタ電極パターン
３２とエミッタ配線パターン３５との間を接続すること
が可能となる。したがって、ＩＧＢＴチップ２１からで
きるだけ遠く離れた、エミッタ電極パターン３２と同電
位のエミッタ配線パターン３５を介して、基準電位を得
るようにしたボンディング技術において、ボンディング
の自由度を向上できるようになる。
【００４９】なお、ＩＧＢＴチップ２１には、上記ゲー
ト電極パターン３３がボンディングワイヤ３７を介して
接続されている。また、ＩＧＢＴチップ２１、ダイオー
ド２２、および、エミッタ配線パターン３５の相互が、
ボンディングワイヤ３８によって、電気的に接続されて
いる。
ト電極パターン３３がボンディングワイヤ３７を介して
接続されている。また、ＩＧＢＴチップ２１、ダイオー
ド２２、および、エミッタ配線パターン３５の相互が、
ボンディングワイヤ３８によって、電気的に接続されて
いる。
【００５０】このように、ＩＧＢＴチップの表面にボン
ディング用のダミーパッドを形成することにより、パッ
ケージングする際のボンディング、特に、エミッタボン
ディングの自由度を向上できるようにしている。これに
より、どのようなパッケージにおいても、長いボンディ
ングを容易に実施することが可能となる。その結果、よ
り高い増幅率をもったＩＧＢＴチップに対し、短絡電流
のような大きな負荷がかかるような場合にも、破壊から
確実に保護できるようになるものである。
ディング用のダミーパッドを形成することにより、パッ
ケージングする際のボンディング、特に、エミッタボン
ディングの自由度を向上できるようにしている。これに
より、どのようなパッケージにおいても、長いボンディ
ングを容易に実施することが可能となる。その結果、よ
り高い増幅率をもったＩＧＢＴチップに対し、短絡電流
のような大きな負荷がかかるような場合にも、破壊から
確実に保護できるようになるものである。
【００５１】なお、上記した第２の実施形態において
は、ＩＧＢＴを例に説明したが、これに限らず、たとえ
ばパワーＭＯＳＦＥＴにも同様に適用できる。その場
合、パワーＭＯＳＦＥＴの表面にボンディング用のダミ
ーパッドを形成するようにすれば良い。
は、ＩＧＢＴを例に説明したが、これに限らず、たとえ
ばパワーＭＯＳＦＥＴにも同様に適用できる。その場
合、パワーＭＯＳＦＥＴの表面にボンディング用のダミ
ーパッドを形成するようにすれば良い。
【００５２】その他、本願発明は、上記各実施形態に限
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。さらに、
上記各実施形態には種々の段階の発明が含まれており、
開示される複数の構成要件における適宜な組み合わせに
より種々の発明が抽出され得る。たとえば、各実施形態
に示される全構成要件からいくつかの構成要件が削除さ
れても、発明が解決しようとする課題の欄で述べた課題
の少なくとも１つが解決でき、発明の効果の欄で述べら
れている効果の少なくとも１つが得られる場合には、こ
の構成要件が削除された構成が発明として抽出され得
る。
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。さらに、
上記各実施形態には種々の段階の発明が含まれており、
開示される複数の構成要件における適宜な組み合わせに
より種々の発明が抽出され得る。たとえば、各実施形態
に示される全構成要件からいくつかの構成要件が削除さ
れても、発明が解決しようとする課題の欄で述べた課題
の少なくとも１つが解決でき、発明の効果の欄で述べら
れている効果の少なくとも１つが得られる場合には、こ
の構成要件が削除された構成が発明として抽出され得
る。
【００５３】
【発明の効果】以上、詳述したようにこの発明によれ
ば、短絡電流や過電流による破壊から絶縁ゲート型半導
体素子をより確実に保護することが可能な絶縁ゲート型
半導体装置を提供できる。
ば、短絡電流や過電流による破壊から絶縁ゲート型半導
体素子をより確実に保護することが可能な絶縁ゲート型
半導体装置を提供できる。
【図１】この発明の第１の実施形態にかかる、ＩＧＢＴ
を概略的に示す回路構成図。
を概略的に示す回路構成図。
【図２】この発明の第２の実施形態にかかる、ＩＧＢＴ
パッケージを例に示す概略平面図。
パッケージを例に示す概略平面図。
【図３】従来技術とその問題点を説明するために示す、
ＩＧＢＴの回路構成図。
ＩＧＢＴの回路構成図。
【図４】同じく、センス電流とコレクタ電流との関係を
説明するために示すＩＧＢＴの概略特性図。
説明するために示すＩＧＢＴの概略特性図。
【図５】従来技術とその問題点を説明するために、ＩＧ
ＢＴパッケージの構成例を示す概略図。
ＢＴパッケージの構成例を示す概略図。
【図６】同じく、ＩＧＢＴパッケージの他の構成例を示
す概略図。
す概略図。
【図７】同じく、図６の構成におけるＩＧＢＴパッケー
ジの特性を説明するために示す概略図。
ジの特性を説明するために示す概略図。
【図８】同じく、ＩＧＢＴパッケージのさらに別の構成
例を示す概略平面図。
例を示す概略平面図。
１０…ＩＧＢＴ素子 １１…センス抵抗 １２…センス抵抗 １３…保護回路 １３ａ，１３ｂ…コンパレータ Ｃ…コレクタ Ｅ…エミッタ Ｇ…ゲート ＯＳ…過電流センス ＳＳ…短絡センス ２１…ＩＧＢＴチップ ２２…ダイオード ３１…パッケージ基板 ３２…エミッタ電極パターン ３３…ゲート電極パターン ３４…コレクタ配線パターン ３５…エミッタ配線パターン ３６…ボンディングワイヤ（エミッタボンディング） ３７，３８…ボンディングワイヤ ４１…突起物 ５１…ダミーパッド
Claims (7)
- 【請求項１】 絶縁ゲート型半導体素子を短絡電流や過
電流による破壊から保護するための保護回路が設けられ
てなる絶縁ゲート型半導体装置において、 前記絶縁ゲート型半導体素子のエミッタに、短絡電流検
出のための第１のセンス抵抗と、過電流検出のための第
２のセンス抵抗とを設けたことを特徴とする絶縁ゲート
型半導体装置。 - 【請求項２】 絶縁ゲート型半導体素子を短絡電流や過
電流による破壊から保護するための保護回路が設けられ
てなる絶縁ゲート型半導体装置において、 前記絶縁ゲート型半導体素子のソースに、短絡電流検出
のための第１のセンス抵抗と、過電流検出のための第２
のセンス抵抗とを設けたことを特徴とする絶縁ゲート型
半導体装置。 - 【請求項３】 前記第１，第２のセンス抵抗は、直列に
接続されてなることを特徴とする請求項１または２に記
載の絶縁ゲート型半導体装置。 - 【請求項４】 前記保護回路は、前記第１のセンス抵抗
により検出されるセンス電圧と第１の既定値とから前記
絶縁ゲート型半導体素子のゲートを制御するための信号
を生成する第１のコンパレータと、前記第２のセンス抵
抗により検出されるセンス電圧と第２の既定値とから前
記絶縁ゲート型半導体素子のゲートを制御するための信
号を生成する第２のコンパレータとを有して構成される
ことを特徴とする請求項１または２に記載の絶縁ゲート
型半導体装置。 - 【請求項５】 絶縁ゲート型半導体素子の表面に、エミ
ッタ電極パターンとエミッタ配線パターンとを接続する
ためのボンディングワイヤがボンディングされるダミー
パッドを設けたことを特徴とする絶縁ゲート型半導体装
置。 - 【請求項６】 絶縁ゲート型半導体素子の表面に、ソー
ス電極パターンとソース配線パターンとを接続するため
のボンディングワイヤがボンディングされるダミーパッ
ドを設けたことを特徴とする絶縁ゲート型半導体装置。 - 【請求項７】 前記ダミーパッドは、前記絶縁ゲート型
半導体素子の表面との間が絶縁されてなることを特徴と
する請求項５または６に記載の絶縁ゲート型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216278A JP2002033647A (ja) | 2000-07-17 | 2000-07-17 | 絶縁ゲート型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216278A JP2002033647A (ja) | 2000-07-17 | 2000-07-17 | 絶縁ゲート型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033647A true JP2002033647A (ja) | 2002-01-31 |
Family
ID=18711565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000216278A Pending JP2002033647A (ja) | 2000-07-17 | 2000-07-17 | 絶縁ゲート型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033647A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265958B2 (en) | 2004-02-20 | 2007-09-04 | Nec Electronics Corporation | Overcurrent protection circuit and semiconductor apparatus |
| CN105811938A (zh) * | 2016-04-26 | 2016-07-27 | 威胜集团有限公司 | Igbt过流信号锁存电路 |
| JP2019050695A (ja) * | 2017-09-12 | 2019-03-28 | トヨタ自動車株式会社 | 半導体装置 |
| US10886910B2 (en) | 2018-07-18 | 2021-01-05 | Fuji Electric Co., Ltd. | Semiconductor device with current sense element |
| JP2021097340A (ja) * | 2019-12-18 | 2021-06-24 | 富士電機株式会社 | 半導体駆動装置および電力変換装置 |
-
2000
- 2000-07-17 JP JP2000216278A patent/JP2002033647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265958B2 (en) | 2004-02-20 | 2007-09-04 | Nec Electronics Corporation | Overcurrent protection circuit and semiconductor apparatus |
| CN105811938A (zh) * | 2016-04-26 | 2016-07-27 | 威胜集团有限公司 | Igbt过流信号锁存电路 |
| CN105811938B (zh) * | 2016-04-26 | 2018-09-04 | 湖南利能科技股份有限公司 | Igbt过流信号锁存电路 |
| JP2019050695A (ja) * | 2017-09-12 | 2019-03-28 | トヨタ自動車株式会社 | 半導体装置 |
| US10886910B2 (en) | 2018-07-18 | 2021-01-05 | Fuji Electric Co., Ltd. | Semiconductor device with current sense element |
| JP2021097340A (ja) * | 2019-12-18 | 2021-06-24 | 富士電機株式会社 | 半導体駆動装置および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7414867B2 (en) | Power conversion device | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP4682007B2 (ja) | 電力用半導体装置 | |
| JP5940211B2 (ja) | 半導体装置 | |
| JP3820167B2 (ja) | 半導体スイッチング装置 | |
| JP2018532275A (ja) | 半導体モジュール | |
| JP2008235856A (ja) | 半導体装置 | |
| JPH0653795A (ja) | 半導体装置 | |
| JP2002033647A (ja) | 絶縁ゲート型半導体装置 | |
| JP2005044958A (ja) | 電源用デバイス | |
| US20180269865A1 (en) | Overvoltage Protection | |
| JP6168899B2 (ja) | パワーモジュール | |
| JP2005012053A (ja) | 電力用半導体装置 | |
| JP2008523604A (ja) | 静電放電保護装置 | |
| JP2001169533A (ja) | 電力変換装置 | |
| JP2005137072A (ja) | 過電流保護回路 | |
| CN112567619B (zh) | 功率半导体装置 | |
| JP6222002B2 (ja) | 電流遮断装置 | |
| US6323531B1 (en) | Two-chip power IC having an improved short-circuit response | |
| US5373201A (en) | Power transistor | |
| JPS63228309A (ja) | 半導体集積回路 | |
| US20210384163A1 (en) | Power module | |
| JP7589513B2 (ja) | 半導体装置 | |
| JPH1022801A (ja) | 制御素子保護回路 | |
| JP3198266B2 (ja) | 電力用半導体モジュール |