[go: up one dir, main page]

JP2002026181A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JP2002026181A
JP2002026181A JP2000203390A JP2000203390A JP2002026181A JP 2002026181 A JP2002026181 A JP 2002026181A JP 2000203390 A JP2000203390 A JP 2000203390A JP 2000203390 A JP2000203390 A JP 2000203390A JP 2002026181 A JP2002026181 A JP 2002026181A
Authority
JP
Japan
Prior art keywords
land
semiconductor element
arrangement
frame
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203390A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000203390A priority Critical patent/JP2002026181A/ja
Publication of JP2002026181A publication Critical patent/JP2002026181A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ターミナルランドフレームを用いた樹脂封止
型半導体装置では、半導体素子の底面領域のランド構成
体は素子支持用として機能し、外部端子として機能する
ランド構成体は半導体素子の周囲に配置され、実装面積
において非効率的な面を有していた。 【解決手段】 半導体素子１３とランド構成体３との間
に配置変換部材１８を介在させることにより、半導体素
子１３の一次元的な電極パッドの配列を変換し、外部電
極であるランド構成体３の配列を二次元的な配列に変換
できるため、実装面積の増大を抑えることができ、外部
電極のピッチを必要以上に小さくすることなく、電極配
置が可能になり基板実装時の実装性を損なうことはなく
なる。またランド構成体３の配置は、予め基板実装する
際の実装基板上の接続電極に対応した配置を構成してい
るので、基板実装の利便性を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、従来のビーム状の
リードを備えたリードフレームに代えて、外部端子とな
るランド構成体を半切断状態で備えたフレームであるタ
ーミナルランドフレームを用いた樹脂封止型半導体装置
およびその製造方法に関するもので、特に外部実装基板
への実装の利便性を向上させ、また樹脂封止型半導体装
置自体の実装面積の効率化を図った樹脂封止型半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
【０００３】従来の樹脂封止型半導体装置としては、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の半導
体パッケージが代表されるが、将来のさらなる多ピン
化、薄型化の要望に応えられる樹脂封止型半導体装置と
しては、特許第２９８６７８７号、特許第２９８６７８
８号および特許第２９９７２５５号に記載の技術があ
る。
【０００４】以下、本発明の先行する技術として、特許
第２９８６７８７号、特許第２９８６７８８号および特
許第２９９７２５５号に示された技術を援用して説明す
る。
【０００５】図１１は、先行技術のターミナルランドフ
レームの構成を示す図であり、図１１（ａ）はターミナ
ルランドフレームを示す平面図であり、図１１（ｂ）は
図１１（ａ）におけるＡ−Ａ１箇所の一部の断面を示し
ている。図１２は図１１におけるランド構成体部分を拡
大して示す断面図である。
【０００６】図１１に示すように、ターミナルランドフ
レームは、銅材または、４２−アロイ等の通常のリード
フレームに用いられている金属板よりなるフレーム本体
１と、そのフレーム本体１の領域内に格子状に配設され
て、薄厚部２によりフレーム本体１と接続し、かつフレ
ーム本体１よりも突出して形成された複数のランド構成
体３とよりなるものである。すなわち、フレーム本体
１、ランド構成体３および薄厚部２は同一の金属板より
一体で形成されているものである。そしてランド構成体
３はフレーム本体１から突出した方向への押圧力によ
り、薄厚部２が破断されてランド構成体３がフレーム本
体１より分離される構成を有するものである。ランド構
成体３の格子状の配列は、千鳥格子状、碁盤の目格子
状、またはランダムに面配置してもよいが、搭載する半
導体素子との金属細線による接続に好適な配置を採用す
るものである。
【０００７】また図１２に示すように、ランド構成体３
の底面部分３ａに対して、突出した方向への押圧力を印
加することにより、薄厚部２の破線部分で破断されるこ
とになり、フレーム本体１からランド構成体３が分離す
るものである。ここで、薄厚部２はフレーム本体１自体
に対して、打ち抜き加工の半切断手段により形成される
「繋ぎ部分」であり、フレーム本体１のランド構成体を
形成したい部分をパンチ部材を用いて打ち抜き加工し、
完全に打ち抜かずに、途中、好ましくは半分程度の打ち
抜きで止め、途中まで打ち抜かれた部分がフレーム本体
１から突出し、その突出した部分がランド構成体３を構
成するとともに、フレーム本体１と切断されずに接続し
ている繋ぎ部分が薄厚部２を構成するものである。した
がって、薄厚部２は極薄であり、ランド構成体３の底面
部分３ａに対して、突出した方向への押圧力を印加する
程度で、薄厚部２が破断する厚みを有するものである。
【０００８】また、フレーム本体１よりも突出して形成
されたランド構成体３は、その突出量はフレーム本体１
自体の厚みの過半数以上の突出量を有しており、ランド
構成体３がフレーム本体１から突出した方向への押圧力
により、薄厚部２が破断されてランド構成体３がフレー
ム本体１より分離される構成を実現できるよう構成され
ている。例えば、ターミナルランドフレーム自体の厚
み、すなわちフレーム本体１の厚みを２００［μｍ］と
し、ランド構成体３の突出量を１４０［μｍ］〜１８０
［μｍ］（フレーム本体１０の厚みの７０［％］〜９０
［％］）としている。なお、フレーム本体１の厚みは、
２００［μｍ］に限定するものではなく、必要に応じ
て、４００［μｍ］の厚型のフレームとしてもよい。ま
た、ランド構成体３の突出量に関しても、過半数以上の
フレーム本体厚みの７０［％］〜９０［％］の突出量と
しているが、半数以下の突出量としてもよく、薄厚部２
部分が破断される範囲で、突出量を設定できるものであ
る。
【０００９】またこの技術のターミナルランドフレーム
は、その表面がメッキ処理されたものであり、必要に応
じて例えば、ニッケル（Ｎｉ），パラジウム（Ｐｄ）お
よび金（Ａｕ）などの金属が積層されて適宜メッキされ
ているものである。メッキ処理については、ランド構成
体３を成形した後に行ってもよく、または金属板へのラ
ンド構成体の成形前に行ってもよい。またターミナルラ
ンドフレームの表面粗さについては、極めて平坦であっ
て、０．１［μｍ］以下であり、封止樹脂との剥離性に
影響するものであり、ランド構成体３以外の部分には無
用な凹凸がないようにする必要がある。
【００１０】またこのターミナルランドフレームにおい
ては、ランド構成体３の突出した上面部分は、コイニン
グと称されるプレス成形により、その突出した上面形状
が上面平坦なキノコ状を構成するものである。このコイ
ニングによる形状により、ターミナルランドフレームに
対して、半導体素子を搭載し、樹脂封止した際、封止樹
脂のランド構成体への食いつきを良好にし、封止樹脂と
の密着性を向上させ、片面封止であっても樹脂封止の信
頼性を得ることができるものである。また形状は上面平
坦なキノコ状に限定されるものではなく、鍵状等の封止
樹脂とのアンカー作用のある上面平坦な形状であればよ
い。
【００１１】なお、ランド構成体３の数は、搭載する半
導体素子のピン数などにより、その数を適宜設定できる
ものである。そして図１１に示すように、ランド構成体
３はフレーム本体１の領域に形成するが、左右・上下に
連続して形成できるものである。またランド構成体３の
形状は円形としているが、角形や長方形でもよく、また
大きさは、ターミナルランドフレーム内ですべて同一と
してもよいし、樹脂封止型半導体装置を構成し、ランド
電極とした場合、基板実装の際の応力緩和のために、周
辺部に位置するランド構成体３を大きくするようにして
もよい。この技術では、ランド構成体３の上面の大きさ
は、半導体素子を搭載し、電気的接続手段として、金線
等の金属細線により接続する際、ボンディング可能な大
きさであればよく、１００［μｍ］φ以上の大きさとし
ている。
【００１２】また、ここで示したターミナルランドフレ
ームは、従来のようなインナーリード部、アウターリー
ド部、ダイパッド部などを有さず、ランド電極としてラ
ンド構成体３を有し、そのランド構成体３を半導体素子
が搭載される面内に格子状、千鳥状に配列することによ
り、このターミナルランドフレームを用いて樹脂封止型
半導体装置を構成した場合、底面にランド電極（外部電
極）を備えた樹脂封止型半導体装置を実現することがで
きる。また従来のように電極となる構成が、ビーム状の
リード構成ではなく、ランド構成体３であるため、それ
らを面状に配置することができ、ランド構成体３の配置
の自由度が向上し、多ピン化に対応することができる。
勿論、搭載する半導体素子のピン数により、ランド構成
体３の配置は設定するものであり、従来のような一連の
配置でもよい。
【００１３】次にこの技術のターミナルランドフレーム
の製造方法について説明する。
【００１４】図１３および図１４は、ターミナルランド
フレームの製造方法を示す断面図であり、ランド構成体
部分を示す断面図である。
【００１５】まず図１３に示すように、ターミナルラン
ドフレームのフレーム本体となる金属板４を打ち抜き金
型のダイ部５に載置し、金属板４の上方から押え金型６
により押さえる。ここで図１３において、ダイ部５に
は、打ち抜き用の開口部７が設けられている。また、金
属板４に対して上方には、パンチ部材８が設けられてお
り、パンチ部材８により金属板４が押圧され打ち抜き加
工された際、金属板４の押圧された箇所が開口部７に打
ち抜かれる構造を有している。
【００１６】次に図１４に示すように、ダイ部５上の所
定の位置に固定した金属板４に対して、その上方からパ
ンチ部材８により押圧による打ち抜き加工を行い、金属
板４の一部をダイ部５側の開口部７側に突出するように
押圧して、金属板４の所定箇所を半切断状態にし、ラン
ド構成体３を形成する。ここで薄厚部２により金属板４
と接続されて残存し、かつ金属板４の本体部よりも突出
して形成されたランド構成体３を形成するものである。
【００１７】ここでは、パンチ部材８により金属板４の
一部を打ち抜き加工する際、完全に打ち抜かず、途中で
パンチ部材８の押圧を停止させることで、半切断状態を
形成し、金属板４の押圧された部分を切り離すことな
く、金属板４の本体に接続させて残存させるものであ
る。また、金属板４のランド構成体３を形成する部分に
接触するパンチ部材８の接触面積はダイ部５に設けた開
口部７の開口面積よりも小さく、そのパンチ部材８によ
り、金属板４の一部を押圧して金属板４から突出したラ
ンド構成体３を形成する工程においては、金属板４から
突出したランド構成体３の上面部分３ｂの面積が、金属
板４側に接続したランド構成体３の底面部分３ａの面積
よりも大きく、ランド構成体３の突出した側の上面のエ
ッジ部は抜きダレによる曲面を有しているランド構成体
３を形成するものである。この構造により、形成された
ランド構成体３は、それが突出した方向に対しての押圧
力、すなわちランド構成体３の底面部分３ａ側からの押
圧力により、容易に分離されるものであり、またそれが
突出した方向、すなわちランド構成体３の上面部分３ｂ
からの押圧力によっては分離しないものであり、一方向
からの押圧力にのみ分離する構造となる。
【００１８】また、ランド構成体３の突出した上面部分
に対して、コイニングと称されるプレス成形を行うこと
により、その突出した上面形状が上面平坦なキノコ状を
構成するようにしてもよい。
【００１９】また、金属板４に対してランド構成体３を
形成する際、金属板４の一部を突出させるその突出量に
ついては、金属板４自体の厚みの過半数以上とし、ここ
では、２００［μｍ］の金属板４の厚みに対して、１４
０［μｍ］〜１８０［μｍ］（金属板自体の厚みの７０
［％］〜９０［％］）突出したランド構成体３を形成し
ている。したがって、突出した形成されたランド構成体
３は、金属板４の本体に対して、極めて薄い厚みの薄厚
部２により接続されていることになる。ここでは、薄厚
部２の厚みとしては、２０［μｍ］〜６０［μｍ］（金
属板自体の厚みの１０［％］〜３０［％］）の微少な厚
みであり、ランド構成体３自体が突出した方向に対して
の押圧力により、容易に分離されるものである。なお、
フレーム本体の厚みは、２００［μｍ］に限定するもの
ではなく、必要に応じて、４００［μｍ］の厚型のフレ
ームとしてもよい。また、ランド構成体３の突出量に関
しても、過半数以上の突出量としたが、半数以下の突出
量としてもよく、薄厚部２部分が破断される範囲で、突
出量を設定できるものである。
【００２０】ここでこの技術のランド構成体３を形成す
る際の半切断について説明する。図１５は金属板４に対
して押圧し、半切断状態を構成した際のランド構成体３
と金属板４、および薄厚部２の部分の構造図である。
【００２１】図１５に示すように、金属板４に対してラ
ンド構成体３を形成した際、金属板４のランド構成体３
部分は、図１３，図１４に示したパンチ部材８による打
ち抜き加工によって発生した抜きダレ部９と、パンチ部
材８によりせん断されたせん断部１０と、ランド構成体
３自体が突出した方向に対しての押圧力により、容易に
ランド構成体３が分離した際の破断面となる破断部１１
を有している。ランド構成体３の形成としては、パンチ
部材８により打ち抜き加工した際、抜きダレ部９，せん
断部１０，破断部１１の順に形成されていくものであ
る。破断部１１となる部分は薄厚部２であり、図面上は
モデル的に示している関係上、相当の厚みを有している
ように示されているが、実質的には極めて薄い状態であ
る。また金属板４の打ち抜き加工においては、理想的な
状態は、Ａ：Ｂ＝１：１であり、パンチ部材８が金属板
４を打ち抜き、金属板４の厚みの１／２を打ち抜いた時
点でパンチ部材８を停止させ、打ち抜きを完了させるも
のであるが、その条件は適宜、設定するものである。
【００２２】また打ち抜き加工において、クリアランス
の値を変更することにより、せん断部１０と破断部１１
との長さを操作することができ、クリアランスを小さく
すると、せん断部１０を破断部１１よりも大きくするこ
とができ、逆にクリアランスを大きくすると、せん断部
１０を破断部１１よりも小さくすることができる。した
がって、クリアランスをゼロとし、破断部１１の長さを
短く抑えることで、金属板４の抜き完了のタイミングを
遅らせ、パンチ部材８が金属板４の１／２以上入って
も、抜きが完了しないようにできるものである。ここで
クリアランスは、パンチ部材８の大きさとダイ部５の開
口部７の大きさとの差により形成された隙間の量を示し
ている。
【００２３】次にこのターミナルランドフレームを用い
た樹脂封止型半導体装置の製造方法について図面を参照
しながら説明する。図１６，図１７はターミナルランド
フレームを用いた樹脂封止型半導体装置の製造方法を示
す工程ごとの断面図である。なお図において、封止樹脂
を示す構成については便宜上、ドットでハッチング代用
としている。
【００２４】まず図１６（ａ）に示すように、前述した
通りのフレーム本体１と、そのフレーム本体１の領域内
に配設されて、薄厚部２によりフレーム本体１と接続
し、かつフレーム本体１よりも突出して形成された複数
のランド構成体３とよりなり、ランド構成体３はフレー
ム本体１からそれが突出した方向への押圧力により、薄
厚部２が破断されてランド構成体３がフレーム本体１よ
り分離される構成を有するターミナルランドフレームを
用意する。
【００２５】次に図１６（ｂ）に示すように、ターミナ
ルランドフレームのランド構成体３が突出した面側であ
って、ランド構成体３の内、所定のランド構成体３上に
導電性接着剤、または絶縁性ペーストなどの接着剤１２
により半導体素子１３を載置、接合する。この工程は半
導体装置の組立工程におけるダイボンド工程に相当する
工程であり、ターミナルランドフレームへの接着剤１２
の塗布、半導体素子１３の載置、加熱処理により半導体
素子１３を接合するものである。ここで、ターミナルラ
ンドフレームは、ランド構成体３が突出した方向に対し
ての押圧力、すなわちランド構成体３の底面部分側から
の押圧力により、容易に分離されるものであるが、それ
が突出した方向、すなわちランド構成体３の上面部分か
らの押圧力によっては分離しないものであり、一方向か
らの押圧力にのみ分離する構造であるため、半導体素子
１３を搭載する際、フレームに対して下方の押圧力が作
用しても、ランド構成体３は分離せず、安定してダイボ
ンドできるものである。
【００２６】次に図１６（ｃ）に示すように、ターミナ
ルランドフレーム上に接合した半導体素子１３とランド
構成体３の内、外部ランド電極となるランド構成体３と
を金属細線１４により電気的に接続する。したがって、
ランド構成体３は上面の金属細線１４が接続される面の
直径は１００［μｍ］φ以上である。また、この工程に
おいても、ランド構成体３は一方向からの押圧力にのみ
分離する構造であるため、金属細線１４をランド構成体
３の上面に接続する際、下方に押圧力が作用しても、ラ
ンド構成体３は分離せず、安定してワイヤーボンドでき
るものである。
【００２７】次に図１７（ａ）に示すように、ターミナ
ルランドフレーム上に接合した半導体素子１３、および
電気的接続手段である金属細線１４の領域に対して、個
々の半導体素子単位で封止樹脂１５により封止する。通
常は上下封止金型を用いたトランスファーモールドによ
り片面封止を行う。ここではターミナルランドフレーム
の半導体素子１３が搭載された面のみが封止樹脂１５に
より封止されるものであり、片面封止構造となってい
る。そして各ランド構成体３は突出して設けられている
ため、封止樹脂１５がその段差構造に対して、食いつく
ため片面封止構造であっても、ターミナルランドフレー
ムと封止樹脂１５との密着性を得ることができる。
【００２８】次に図１７（ｂ）に示すように、ターミナ
ルランドフレームを固定した状態、例えばターミナルラ
ンドフレームの端部を固定し、封止樹脂１５で封止した
領域をフリーにした状態で、ターミナルランドフレーム
の下方からランド構成体３の底面に対して、押圧力を印
加する。この場合、ターミナルランドフレームの端部を
固定し、その下方から突き上げピンにより突き上げて押
圧力を印加することにより、ランド構成体３とターミナ
ルランドフレームのフレーム本体１とが分離するもので
ある。すなわちランド構成体３とフレーム本体１とを接
続している極薄の薄厚部２が突き上げによる押圧力で破
断されることにより分離されるものである。また、突き
上げる場合は、一部の例えば中央部付近の半導体素子１
３の下方に位置するランド構成体３のみを突き上げても
よく、または周辺部のランド構成体３を突き上げてもよ
く、またはすべてのランド構成体３を突き上げてもよ
い。ただし、部分的な突き上げによりランド構成体３が
封止樹脂１５から剥離したり、破損しない範囲で突き上
げを行う。
【００２９】そして図１７（ｃ）に示すように、ランド
構成体とフレーム本体とを接続している極薄の薄厚部が
突き上げによる押圧力で破断されることにより分離され
て、樹脂封止型半導体装置１６を得ることができる。
【００３０】なお、ここで封止樹脂とフレーム本体との
剥離は、フレーム本体のランド構成体を形成した部分以
外の領域と封止樹脂との密着性が弱く、ランド構成体が
分離されることにより、樹脂封止型半導体装置１６を取
り出すことができるものである。ランド構成体部分はそ
の凹凸形状が封止樹脂に食い込むため、剥離せずに封止
樹脂内に形成されるものである。図示するように、樹脂
封止型半導体装置１６は、ランド構成体３がその底面に
配列され、またランド構成体３が封止樹脂１５の底面よ
りも突出して設けられ、基板実装時のスタンドオフが形
成されているものである。ここで樹脂封止型半導体装置
１６のランド構成体３の突出量は、フレーム本体の厚み
量からランド構成体３が突出した量を差し引いた量とな
り、ランド構成体３の外部ランド電極としてのスタンド
オフが形成されるものである。ここでは、２００［μ
ｍ］の厚みのフレーム本体に対して、ランド構成体３を
１４０［μｍ］〜１８０［μｍ］（フレーム本体の厚み
の７０［％］〜９０［％］）突出させているため、スタ
ンドオフ高さの量は、２０［μｍ］〜６０［μｍ］（フ
レーム本体の厚みの１０［％］〜３０［％］）となり、
基板実装時のスタンドオフを有したランド電極を得るこ
とができる。
【００３１】以上のように、本発明の先行技術として
は、複数のランド構成体が破断容易な薄厚部でその板材
に接続されたターミナルランドフレームを用いることに
より、将来のさらなる多ピン化、薄型化の要望に応えら
れる樹脂封止型半導体装置を製造できるものであった。
【００３２】
【発明が解決しようとする課題】しかしながら前記した
ターミナルランドフレームを用いた樹脂封止型半導体装
置およびその製造方法では、樹脂封止型半導体装置を個
々にフレーム本体から押圧力により分離させて製造する
には優れた工法であるものの、分離により得られた樹脂
封止型半導体装置の外部電極を構成するランド構成体
は、樹脂封止型半導体装置自体の底面に配列され、ラン
ド・グリッド・アレイ（ＬＧＡ）を構成するものの、搭
載した半導体素子の底面領域のランド構成体は半導体素
子の支持用として機能するため、外部端子として機能す
るランド構成体は半導体素子の周囲に配置されることに
なり、実装面積において非効率的な面を有していた。
【００３３】図１８の断面図に示すように、ターミナル
ランドフレームを用いた樹脂封止型半導体装置はその底
面にランド構成体３が配置され、ＬＧＡを構成するもの
の、半導体素子１３を支持したランド構成体は外部電極
として機能せず、半導体素子１３と金属細線１４で接続
されて外部電極を構成するランド構成体は半導体素子１
３の周囲に配置されたランド構成体３であり、その分、
パッケージ面積が大きくなるものであった。なお図１８
においても、封止樹脂を示す構成については便宜上、ド
ットでハッチング代用としている。
【００３４】特に図１９の内部構成を示す透過型の平面
図に示すように、搭載した半導体素子１３の電極パッド
１７の数が１２個の場合、半導体素子１３の周囲に１２
個の外部電極としてのランド構成体３を配置する必要が
あり、半導体素子の電極パッド数がさらに増加した場合
には、半導体素子の周囲にその分のランド構成体を二
重、三重にして配置する必要があるため、パッケージ面
積の増加は避けられないものである。
【００３５】また半導体素子の電極パッド数（ピン数）
が増大し、ランド構成体の数も増大した場合、パッケー
ジ面積の増大を抑えるために、配置されるランド構成体
のピッチを小さくして配置する手段が考えられるが、外
部電極としてのランド構成体のピッチを小さくし過ぎる
と、プリント基板等の外部実装基板への実装性が低下す
るという問題がある。これはランド構成体のピッチが小
さい場合、外部実装基板の接続電極とランド構成体とを
接続して実装する際、非常に高度な基板実装技術が必要
となり、接続ズレ等の信頼性上の問題の他、実装機など
の設備、基板実装管理を含めた実装コストが向上し、実
装作業性が低下するというものである。また基板側の接
続電極の配置も合わせて変更するなどの問題も発生し、
基板実装の利便性に欠ける恐れがあった。
【００３６】本発明は前述したターミナルランドフレー
ムを用いた樹脂封止型半導体装置において、得られる樹
脂封止型半導体装置の品質を劣化することなく、また将
来の基板実装性に対する利便性を得て、信頼性、実装性
に優れた樹脂封止型半導体装置およびその製造方法を提
供するものであり、ターミナルランドフレームの構造上
の特徴を活かしつつ、電極配置の自由度を有した外部電
極を形成できるターミナルランドフレームを用いた樹脂
封止型半導体装置およびその製造方法を提供することを
目的とする。
【００３７】
【課題を解決するための手段】前記課題を解決するため
に、本発明の樹脂封止型半導体装置は、一主面に電極パ
ッドを有した半導体素子と、前記半導体素子の一主面に
形成され、前記半導体素子の電極パッドの配列を別の配
列に変換する配置変換部材と、前記半導体素子の電極パ
ッドと前記配置変換部材を介して電気的に接続した外部
電極を構成するランド構成体と、前記ランド構成体の少
なくとも一面を露出させて前記半導体素子の外囲を封止
した封止樹脂とよりなる樹脂封止型半導体装置である。
【００３８】具体的には、配置変換部材は、絶縁樹脂材
より構成され、半導体素子の電極パッドの一次元配列を
二次元配列に変換する電極部を有した部材である樹脂封
止型半導体装置である。
【００３９】また本発明の樹脂封止型半導体装置は、一
主面に電極パッドが配列された半導体素子と、前記半導
体素子の電極パッドと電気的に接続され、外部実装基板
の接続電極の配列で構成された外部電極を形成するラン
ド構成体と、前記半導体素子の一主面と前記ランド構成
体との間に介在した配置変換部材と、前記ランド構成体
の少なくとも一面を露出させて前記半導体素子の外囲を
封止した封止樹脂とよりなる樹脂封止型半導体装置であ
って、前記配置変換部材は、絶縁樹脂材より構成され、
その表面に前記半導体素子の電極パッドの配列に対応し
た配列で構成された第１電極部を有し、裏面に前記第１
電極部と内部配線で接続され、前記ランド構成体の配列
に対応した配列で構成された第２電極部を有した配置変
換部材であり、前記第１電極部と半導体素子の電極パッ
ドとが接続され、前記第２電極部とランド構成体とが接
続されている樹脂封止型半導体装置である。
【００４０】また本発明の樹脂封止型半導体装置は、一
主面に第１の電極パッドが配列された第１の半導体素子
と、前記第１の半導体素子の第１の電極パッドと電気的
に接続され、外部実装基板の接続電極の配列で構成され
た外部電極を形成する第１のランド構成体と、前記第１
の半導体素子の一主面と前記第１のランド構成体との間
に介在した配置変換部材と、前記第１の半導体素子の前
記第１の電極パッドが形成された面と反対の面に積層さ
れて搭載され、第２の電極パッドを有した第２の半導体
素子と、前記第２の半導体素子の第２の電極パッドと金
属細線で接続され、外部実装基板の接続電極の配列で構
成された外部電極を形成する第２のランド構成体と、前
記第１，第２の各ランド構成体の少なくとも一面を露出
させて前記第１，第２の各半導体素子の外囲を封止した
封止樹脂とよりなる樹脂封止型半導体装置であって、前
記配置変換部材は、絶縁樹脂材より構成され、その表面
に前記第１の半導体素子の第１の電極パッドの配列に対
応した配列で構成された第１電極部を有し、裏面に前記
第１電極部と内部配線で接続され、前記第１のランド構
成体の配列に対応した配列で構成された第２電極部を有
した配置変換部材であり、前記第１電極部と前記第１の
半導体素子の第１の電極パッドとが接続され、前記第２
電極部と前記第１のランド構成体とが接続されている樹
脂封止型半導体装置である。
【００４１】そして具体的には、第１の半導体素子はロ
ジック素子であり、第２の半導体素子はメモリー素子で
ある樹脂封止型半導体装置である。
【００４２】前記構成の通り、本発明の樹脂封止型半導
体装置は、半導体素子の一主面とランド構成体との間に
介在した配置変換部材により、半導体素子の一次元的な
電極パッドの配列を変換し、外部電極であるランド構成
体の配列を二次元的な配列に変換するものである。これ
によりランド構成体を面積的に有効配置するとともに、
樹脂封止型半導体装置の面積の増大を抑えるものであ
り、さらに樹脂封止型半導体装置の面積内において、外
部電極であるランド構成体のピッチを必要以上に小さく
することなく、その面内に配置できるので、基板実装時
の実装性を損なうことはなくなる。また外部電極として
のランド構成体の配置は、予め基板実装する際の実装基
板上の接続電極の対応した配置を構成しているので、基
板実装の利便性を有した樹脂封止型半導体装置である。
【００４３】また半導体素子と外部電極であるランド構
成体との間に配置変換部材を介在させ、ランド構成体の
配置を有効にすることにより、面積の有効活用を図るこ
とができるので、さらに別の半導体素子を先に搭載した
半導体素子上に積層配置することが可能となり、チップ
・オン・チップのスタック構造を採用しても、外部電極
の面積増大は必要最小限に留めることができるので、小
型で高密度の樹脂封止型半導体装置を実現することがで
きる。特にスタック構造では、ランド構成体と配置変換
部材を介して接続する第１の半導体素子に電極パッド数
の多いマイコンロジック素子を用い、その上に比較的電
極パッド数の少ないメモリー素子を第２の半導体素子と
して搭載することにより、外部電極の面積増大は必要最
小限に留め、小型で高密度の樹脂封止型半導体装置を実
現することができる。
【００４４】次に本発明の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、前記フレーム
本体の領域内に配設されて、薄厚部により前記フレーム
本体と接続し、かつ前記フレーム本体よりも突出して形
成され、その底面の面積よりも上面の面積が大きいラン
ド構成体とよりなり、前記ランド構成体は外部実装基板
の接続電極の配列に対応した配列を有し、また前記ラン
ド構成体は前記フレーム本体から突出した方向への押圧
力によってのみ、前記薄厚部が破断されて前記ランド構
成体が前記フレーム本体より分離される構成であるター
ミナルランドフレームを用意する工程と、絶縁樹脂材よ
り構成され、その表面に接続しようする半導体素子の電
極パッドの配列に対応した配列で構成された第１電極部
と、裏面に前記第１電極部と内部配線で接続され、前記
ターミナルランドフレームの前記ランド構成体の配列に
対応した配列で構成された第２電極部とを有した配置変
換部材を用意する工程と、一主面に電極パッドが配列さ
れた半導体素子の前記電極パッドと前記配置変換部材の
表面の第１電極部とを接続し、前記半導体素子の表面に
配置変換部材を形成する工程と、前記ターミナルランド
フレームのランド構成体と前記配置変換部材の第２電極
部とを接続し、ターミナルランドフレームのランド構成
体上に前記配置変換部材を介して半導体素子をフリップ
チップ実装し、前記半導体素子の電極パッドとターミナ
ルランドフレームのランド構成体とを電気的に接続する
工程と、前記ターミナルランドフレームの上面側であっ
て、その面上に搭載した半導体素子の外囲を封止樹脂に
より封止し、樹脂封止型半導体装置構成体を形成する工
程と、前記ターミナルランドフレームの下方から前記ラ
ンド構成体の底面に対して、押圧力を印加し、前記ター
ミナルランドフレームの前記フレーム本体と前記ランド
構成体とを接続している薄厚部を破断させ、樹脂封止型
半導体装置構成体を前記フレーム本体から分離する工程
とよりなる樹脂封止型半導体装置の製造方法である。
【００４５】また本発明の樹脂封止型半導体装置の製造
方法は、金属板よりなるフレーム本体と、前記フレーム
本体の領域内に配設されて、薄厚部により前記フレーム
本体と接続し、かつ前記フレーム本体よりも突出して形
成され、その底面の面積よりも上面の面積が大きいラン
ド構成体とよりなり、前記ランド構成体は外部実装基板
の接続電極の配列に対応した配列を有し、また前記ラン
ド構成体は前記フレーム本体から突出した方向への押圧
力によってのみ、前記薄厚部が破断されて前記ランド構
成体が前記フレーム本体より分離される構成であるター
ミナルランドフレームを用意する工程と、絶縁樹脂材よ
り構成され、その表面に接続しようする半導体素子の電
極パッドの配列に対応した配列で構成された第１電極部
と、裏面に前記第１電極部と内部配線で接続され、前記
ターミナルランドフレームの前記ランド構成体の配列に
対応した配列で構成された第２電極部とを有した配置変
換部材を用意する工程と、一主面に電極パッドが配列さ
れた第１の半導体素子の前記電極パッドと前記配置変換
部材の表面の第１電極部とを接続し、前記第１の半導体
素子の表面に配置変換部材を形成する工程と、前記ター
ミナルランドフレームのランド構成体と前記配置変換部
材の第２電極部とを接続し、ターミナルランドフレーム
のランド構成体上に前記配置変換部材を介して第１の半
導体素子をフリップチップ実装し、前記第１の半導体素
子の電極パッドとターミナルランドフレームのランド構
成体とを電気的に接続する工程と、前記ターミナルラン
ドフレーム上に接続した第１の半導体素子上に積層させ
て電極パッドを有した第２の半導体素子を搭載する工程
と、前記第２の半導体素子の電極パッドと前記ターミナ
ルランドフレームのランド構成体とを金属細線で電気的
に接続する工程と、前記ターミナルランドフレームの上
面側であって、その面上に搭載した第１，第２の各半導
体素子の外囲を封止樹脂により封止し、樹脂封止型半導
体装置構成体を形成する工程と、前記ターミナルランド
フレームの下方から前記ランド構成体の底面に対して、
押圧力を印加し、前記ターミナルランドフレームの前記
フレーム本体と前記ランド構成体とを接続している薄厚
部を破断させ、樹脂封止型半導体装置構成体を前記フレ
ーム本体から分離する工程とよりなる樹脂封止型半導体
装置の製造方法である。
【００４６】具体的には、第１の半導体素子はロジック
素子であり、第２の半導体素子はメモリー素子である樹
脂封止型半導体装置の製造方法である。
【００４７】前記構成の通り、本発明の樹脂封止型半導
体装置の製造方法は、ターミナルランドフレームととも
に、絶縁樹脂材より構成され、その表面に接続しようす
る半導体素子の電極パッドの配列に対応した配列で構成
された第１電極部と、裏面に前記第１電極部と内部配線
で接続され、ターミナルランドフレームのランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用い、一主面に電極パッドが配列され
た半導体素子の電極パッドとその配置変換部材の表面の
第１電極部とを接続し、半導体素子の表面に配置変換部
材を形成するため、半導体素子の電極パッドの一次元配
列を二次元配列に変換する電極部を有した配置変換部材
により、外部電極の効率的配置がなされた実装利便性の
高い樹脂封止型半導体装置を製造できるものである。
【００４８】
【発明の実施の形態】以下、本発明のターミナルランド
フレームを用いた場合の樹脂封止型半導体装置およびそ
の製造方法の一実施形態について図面を参照しながら説
明する。
【００４９】なお、本実施形態で使用するターミナルラ
ンドフレームは前述の通り、図１１，図１２に示したも
のと同様なターミナルランドフレームであるため、ここ
での詳細な説明は省略する。また本実施形態で用いるタ
ーミナルランドフレームの製造方法についても、前述の
先行技術で示した方法と同様であるのでここでは省略す
る。
【００５０】まず図１を参照して本実施形態の第１の実
施形態の樹脂封止型半導体装置について説明する。図１
は本実施形態の樹脂封止型半導体装置を示す図であり、
図１（ａ）は平面図、図１（ｂ）は底面図、図１（ｃ）
は図１（ｂ）のＢ−Ｂ１箇所の断面を示した断面図であ
る。なお断面図において、封止樹脂を示す構成について
は便宜上、ドットでハッチング代用としている。
【００５１】図１に示すように、本実施形態の樹脂封止
型半導体装置は、一主面に複数の電極パッド１７が一次
元配列でその周辺に配置された半導体素子１３と、その
半導体素子１３の一主面に形成され、半導体素子１３の
電極パッド１７の配列を別の配列に変換する配置変換部
材１８と、半導体素子１３の電極パッド１７と配置変換
部材１８を介して電気的に接続され、外部実装基板の接
続電極の配列で構成された外部電極を形成するランド構
成体３と、ランド構成体３の少なくとも一面を露出させ
て半導体素子１３の外囲を封止した封止樹脂１５とを有
する樹脂封止型半導体装置であり、配置変換部材１８
は、絶縁樹脂材より構成され、半導体素子１３の電極パ
ッド１７の一次元配列を二次元配列（グリッドアレー）
に変換する電極部を有した部材である。具体的には、配
置変換部材１８は、絶縁樹脂材より構成され、その主面
に半導体素子１３の電極パッド１７の配列に対応した配
列で構成された第１電極部１９を有し、他面に第１電極
部１９と内部配線２０で接続され、ランド構成体１３の
配列に対応した二次元配列で構成された第２電極部２１
を有した配置変換部材であり、第１電極部１９と半導体
素子１３の電極パッド１７とを接続し、第２電極部２１
とランド構成体３とを接続しているものである。
【００５２】また本実施形態の配置変換部材１８は、耐
熱性を有したポリイミド樹脂基材の表面、裏面の各々に
第１電極部１９、第２電極部２１を形成し、スルーホー
ルを通して内部配線２０で接続した部材に対して、表
面、裏面に１０［μｍ］程度の極薄厚の絶縁性接着剤層
が形成されたものであり、第１電極部１９、第２電極部
２１の面は各々、接着剤層から面出しされているので導
通上は問題ない。したがって本実施形態で用いた配置変
換部材１８は、接着力を有するとともに、接着剤層によ
る弾性力を有した絶縁樹脂により構成されているもので
あり、半導体素子１３とランド構成体３との間に介在さ
せることにより、外的衝撃、および内部の熱応力等の内
的衝撃から半導体素子１３へのダメージを防止できる機
能を有している。
【００５３】本実施形態で用いた半導体素子１３は図２
の平面図に示すように、チップ２２の表面の電極パッド
１７はチップ２２の面内の周辺部に一次元的に配置され
ているものである。このような半導体素子を用いて樹脂
封止型半導体装置を構成した場合、通常ではその電極パ
ッド配置をそのままの配置でパッケージの外部電極に接
続するため、外部電極も一次元的な配置となってしま
う。しかしながら本実施形態のターミナルランドフレー
ムを用いて樹脂封止型半導体装置を構成する場合、一次
元配置のままで外部電極を構成すると半導体素子の面積
の分のランド構成体が有効に機能せず、外部電極として
のランド構成体は半導体素子の周囲に配置されるため、
その分の面積が加算され樹脂封止型半導体装置の面積が
増大してしまう。
【００５４】本実施形態の樹脂封止型半導体装置では、
図１に示したように、半導体素子１３の一主面とランド
構成体３との間に介在した配置変換部材１８により、半
導体素子１３の一次元的な電極パッドの配列を変換し、
外部電極であるランド構成体３の配列を二次元的な配列
に変換するものである。それにより樹脂封止型半導体装
置の面積の増大を抑えるものであり、さらに樹脂封止型
半導体装置の面積内において、外部電極のピッチを必要
以上に小さくすることなく、その面内に配置できるの
で、基板実装時の実装性を損なうことはなくなる。また
外部電極としてのランド構成体３の配置は、予め基板実
装する際の実装基板上の接続電極の対応した配置を構成
しているので、基板実装の利便性を有した樹脂封止型半
導体装置である。
【００５５】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。図３〜
図６はターミナルランドフレームを用いた樹脂封止型半
導体装置の製造方法を示す工程ごとの図である。なお断
面図において、配置変換部材の絶縁樹脂材を示す構成は
ハッチングを省略し、封止樹脂を示す構成については便
宜上、ドットでハッチング代用としている。
【００５６】まず図３に示すように、配置変換部材を用
意する。図３（ａ）は平面図、図３（ｂ）は断面図、図
３（ｃ）は底面図である。用意する配置変換部材１８
は、基材としてポリイミドに代表される耐熱性を有した
絶縁樹脂材２３より構成され、その一面に接続しようと
する半導体素子の電極パッドの配列に対応した配列で構
成された第１電極部１９と、他面に第１電極部１９と内
部配線２０で接続され、接続に用いるターミナルランド
フレームのランド構成体の配列に対応した配列で構成さ
れた第２電極部２１とを有した配置変換部材である。ま
た表面、裏面に１０［μｍ］程度の極薄厚の絶縁性の接
着剤層（図示せず）が形成されたものであり、第１電極
部１９、第２電極部２１の面は各々、接着剤層から面出
しされており、電極部は導通し、他は絶縁された部材で
ある。この配置変換部材１８は、接着力を有するととも
に、接着剤層による弾性力を有した絶縁樹脂により構成
されているものであり、半導体素子とランド構成体との
間に介在させることにより、外的衝撃、および内部の熱
応力等の内的衝撃から半導体素子へのダメージを防止で
きる機能を有している。
【００５７】つまり本実施形態で用いる配置変換部材１
８は、一次元的な第１電極部１９の配列を二次元的な第
２電極部２１の配列に変換できる部材であり、図３に示
すように、一次元配列の２０個の第１電極部１９をその
裏面側では二次元配列の２０個の第２電極部２１に配置
変換している。
【００５８】次に図４に示すように、フレーム部材を用
意する。図４において、図４（ａ）は平面図であり、図
４（ｂ）は図４（ａ）のＣ−Ｃ１箇所の断面図である。
フレーム部材としては、金属板よりなるフレーム本体１
と、フレーム本体１の領域内に配設されて、薄厚部２に
よりフレーム本体１と接続し、かつフレーム本体１より
も突出して形成され、その底面の面積よりも上面の面積
が大きい複数のランド構成体３とよりなり、各ランド構
成体３は外部実装基板の接続電極の配列に対応した配列
を有し、またランド構成体３はフレーム本体１から突出
した方向への押圧力によってのみ、薄厚部２が破断され
てランド構成体３がフレーム本体１より分離される構成
であるターミナルランドフレームを用意する。
【００５９】次に図５，図６にしたがって樹脂封止型半
導体装置のパッケージング工程の詳細を説明する。
【００６０】まず図５（ａ），図５（ｂ）に示すよう
に、一主面に電極パッド１７が一次元配列された半導体
素子１３の電極パッド１７と、前工程で用意した配置変
換部材１８の表面の第１電極部１９とを接続し、半導体
素子１３の表面に配置変換部材１８を接着剤により貼付
形成する。これは配置変換部材の半導体素子への貼り付
け工程であるが、半導体素子としてはチップ状態以外で
も、半導体素子が面内に複数個形成されたウェハー状態
でもよい。ウェハー状態の半導体素子に配置変換部材を
形成することにより、形成工程の効率が向上し、予め配
置変換部材が形成された半導体素子を用意することも可
能になる。
【００６１】図５（ｃ）は半導体素子１３に配置変換部
材１８を貼り付けた後に加圧処理した状態を示す。この
状態で半導体素子１３上に配置変換部材１８が一体で形
成された状態となる。
【００６２】次に図５（ｄ）に示すように、前工程で用
意したターミナルランドフレームのランド構成体３の上
面（突出した側）と、半導体素子１３に形成した配置変
換部材１８の第２電極部２１とを接続し、ターミナルラ
ンドフレームのランド構成体３上に配置変換部材１８を
介して半導体素子１３をフリップチップ実装し、半導体
素子１３の電極パッド１７とターミナルランドフレーム
のランド構成体３とを各々電気的に接続する。ここでの
接続において、配置変換部材１８の第２電極部２１とタ
ーミナルランドフレームのランド構成体３との接着力が
弱い場合は、別途、導電性接着剤を用いて両者を接着し
てもよい。接着力を強化することにより、後工程の樹脂
封止工程での位置ズレを防止し、接続の信頼性を得るこ
とができる。
【００６３】次に図６（ａ）に示すように、ターミナル
ランドフレームの上面側であって、その面のランド構成
体３上に搭載した半導体素子１３の外囲を封止樹脂１５
により封止し、樹脂封止型半導体装置構成体２４を形成
する。この樹脂封止は通常のトランスファーモールドに
より行うことができ、ターミナルランドフレーム自体が
マスク機能を果たすため、ターミナルランドフレーム裏
面への樹脂の回り込みを防止して片面封止できる。
【００６４】次に図６（ｂ），図６（ｃ）に示すよう
に、樹脂封止後のターミナルランドフレームの下方から
各ランド構成体３の底面に対して、ピン等による押圧力
を印加し、ターミナルランドフレームのフレーム本体１
とランド構成体３とを接続している薄厚部２を破断さ
せ、樹脂封止型半導体装置構成体２４をフレーム本体１
から分離させる。図６（ｂ）中、三角印は押圧力を示し
ている。
【００６５】以上の工程により、図６（ｄ）に示すよう
な樹脂封止型半導体装置を得ることができる。図６
（ｄ）に示す樹脂封止型半導体装置は、前述の図１で説
明した形態と同様、一主面に複数の電極パッド１７が一
次元配列でその周辺に配置された半導体素子１３と、そ
の半導体素子１３の一主面に形成され、半導体素子１３
の電極パッド１７の配列を別の配列に変換する配置変換
部材１８と、半導体素子１３の電極パッド１７と配置変
換部材１８を介して電気的に接続され、外部実装基板の
接続電極の配列で構成された外部電極を形成するランド
構成体３と、ランド構成体３の少なくとも一面を露出さ
せて半導体素子１３の外囲を封止した封止樹脂１５とを
有する樹脂封止型半導体装置であり、半導体素子１３の
電極パッド１７の一次元配列を二次元配列に変換する電
極部を有した配置変換部材１８により、外部電極の効率
的配置がなされた実装利便性の高い樹脂封止型半導体装
置である。
【００６６】以上、本実施形態の樹脂封止型半導体装置
の製造方法により、ターミナルランドフレームととも
に、絶縁樹脂材より構成され、その表面に接続しようす
る半導体素子の電極パッドの配列に対応した配列で構成
された第１電極部と、裏面に前記第１電極部と内部配線
で接続され、ターミナルランドフレームのランド構成体
の配列に対応した配列で構成された第２電極部とを有し
た配置変換部材を用い、一主面に電極パッドが配列され
た半導体素子の電極パッドとその配置変換部材の表面の
第１電極部とを接続し、半導体素子の表面に配置変換部
材を形成するため、半導体素子の電極パッドの一次元配
列を二次元配列に変換する電極部を有した配置変換部材
により、外部電極の効率的配置がなされた実装利便性の
高い樹脂封止型半導体装置を製造できるものである。
【００６７】次に図７を参照して本実施形態の第２の実
施形態の樹脂封止型半導体装置について説明する。図７
は本実施形態の樹脂封止型半導体装置を示す図であり、
図７（ａ）は平面図、図７（ｂ）は底面図、図７（ｃ）
は図７（ｂ）のＤ−Ｄ１箇所の断面を示した断面図であ
る。
【００６８】図７に示すように、本実施形態の樹脂封止
型半導体装置は、一主面に第１の電極パッド１７ｆが配
列された第１の半導体素子１３ｆと、第１の半導体素子
１３ｆの第１の電極パッド１７ｆと電気的に接続され、
外部実装基板の接続電極の配列で構成された外部電極を
形成する第１のランド構成体３ｆと、第１の半導体素子
１３ｆの一主面と第１のランド構成体３ｆとの間に介在
した配置変換部材１８と、第１の半導体素子１３ｆの第
１の電極パッド１７ｆが形成された面と反対の面に接着
剤により積層されて搭載され、第２の電極パッド（図示
せず）を有した第２の半導体素子１３ｓと、第２の半導
体素子１３ｓの第２の電極パッドと金属細線１４で接続
され、外部実装基板の接続電極の配列で構成された外部
電極を形成する第２のランド構成体３ｓと、第１，第２
の各ランド構成体３ｆ，３ｓの少なくとも一面を露出さ
せて第１，第２の各半導体素子１３ｆ，１３ｓの外囲を
封止した封止樹脂１５とよりなる積層チップ型の樹脂封
止型半導体装置であって、配置変換部材１８は、シート
状の絶縁樹脂材より構成され、その表面に第１の半導体
素子１３ｆの第１の電極パッド１７ｆの配列に対応した
配列で構成された第１電極部１９を有し、裏面に第１電
極部１９と内部配線２０で接続され、第１のランド構成
体３ｆの配列に対応した配列で構成された第２電極部２
１を有した配置変換部材１８であり、第１電極部１９と
第１の半導体素子１３ｆの第１の電極パッド１７ｆとが
接続され、第２電極部２１と第１のランド構成体３ｆと
が接続されている樹脂封止型半導体装置である。そして
本実施形態では、第１の半導体素子１３ｆはロジック素
子であり、第２の半導体素子１３ｓはメモリー素子を用
い、外部電極配置の効率化を図っている。
【００６９】なお、本実施形態の樹脂封止型半導体装置
はターミナルランドフレームを用いて形成されているた
め、その特性上、ランド構成体３ｆ，３ｓがその底面に
配列され、またランド構成体３ｆ，３ｓが封止樹脂１５
の底面よりも微少量で突出して設けられ、基板実装時の
スタンドオフが形成されているものである。
【００７０】本実施形態においても、樹脂封止型半導体
装置の基本形態は前述の第１の実施形態の樹脂封止型半
導体装置と同様であり、また用いた配置変換部材１８の
構成も前述の第１の実施形態と同様である。
【００７１】本実施形態の樹脂封止型半導体装置は、第
１の半導体素子１３ｆと外部電極であるランド構成体３
ｆとの間に配置変換部材１８を介在させ、ランド構成体
３ｆの配置を有効にすることにより、面積の有効活用を
図ることができる。そのため、さらに別の第２の半導体
素子１３ｓを先に搭載した第１の半導体素子１３ｆ上に
積層配置することが可能となり、チップ・オン・チップ
のスタック構造を採用しても、外部電極の面積増大は必
要最小限に留めることができるので、小型で高密度の樹
脂封止型半導体装置を実現することができる。特にスタ
ック構造では、ランド構成体３ｆと配置変換部材１８を
介して接続する第１の半導体素子１３ｆに電極パッド数
の多いマイコンロジック素子を用い、その上に比較的電
極パッド数の少ないメモリー素子を第２の半導体素子１
３ｓとして搭載することにより、外部電極の面積増大は
必要最小限に留め、小型で高密度の樹脂封止型半導体装
置を実現することができる。
【００７２】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。図８〜
図１０はターミナルランドフレームを用いた樹脂封止型
半導体装置の製造方法を示す工程ごとの図である。な
お、本実施形態の樹脂封止型半導体装置の製造方法にお
いては、用意するターミナルランドフレーム、配置変換
部材については前述と同様であるため省略する。
【００７３】まず図８（ａ），図８（ｂ）に示すよう
に、一主面に第１の電極パッド１７ｆが一次元配列され
た第１の半導体素子１３ｆの第１の電極パッド１７ｆ
と、用意した配置変換部材１８の表面の第１電極部１９
とを接続し、第１の半導体素子３ｆの表面に配置変換部
材１８を接着剤により貼付形成する。これは配置変換部
材１８の半導体素子への貼り付け工程であるが、半導体
素子１３ｆとしては図示したようにチップ状態以外で
も、半導体素子が面内に複数個形成されたウェハー状態
でもよい。ウェハー状態の半導体素子に配置変換部材を
形成することにより、形成工程の効率が向上し、予め配
置変換部材が形成された半導体素子を用意することも可
能になる。
【００７４】図８（ｃ）は第１の半導体素子１３ｆに配
置変換部材１８を貼り付けた後に加圧処理した状態を示
す。この状態で第１の半導体素子１３ｆ上に配置変換部
材１８が一体で形成された状態となる。
【００７５】次に図８（ｄ）に示すように、用意したタ
ーミナルランドフレームのランド構成体３ｆの上面（突
出した側）と、第１の半導体素子１３ｆに形成した配置
変換部材１８の第２電極部２１とを接続し、ターミナル
ランドフレームのランド構成体３ｆ上に配置変換部材１
８を介して第１の半導体素子１３ｆをフリップチップ実
装し、第１の半導体素子１３ｆの第１の電極パッド１７
ｆとターミナルランドフレームのランド構成体３ｆとを
各々電気的に接続する。ここでの接続において、配置変
換部材１８の第２電極部２１とターミナルランドフレー
ムのランド構成体３ｆとの接着力が弱い場合は、別途、
導電性接着剤を用いて両者を接着してもよい。接着力を
強化することにより、後工程のチップ積層工程、樹脂封
止工程での位置ズレを防止し、接続の信頼性を得ること
ができる。
【００７６】次に図９（ａ）に示すように、ターミナル
ランドフレーム上に接続した第１の半導体素子１３ｆ上
に積層させて電極パッド（図示せず）を有した第２の半
導体素子１３ｓを搭載する。この搭載は接着剤を介して
両素子を積層搭載するものである。この第２の半導体素
子１３ｓの搭載において、ボンディング押圧が第１の半
導体素子１３ｆに印加されるが、介在した配置変換部材
１８の存在によりその印加される圧力は吸収されるので
第１の半導体素子１３ｆへのダメージを防止できる。な
お、本実施形態では、スタック構造を構成する第１の半
導体素子１３ｆに電極パッド数の多いマイコンロジック
素子を用い、その上に比較的電極パッド数の少ないメモ
リー素子を第２の半導体素子１３ｓとして搭載してい
る。
【００７７】次に図９（ｂ）に示すように、第１の半導
体素子１３ｆの背面上に搭載した第２の半導体素子１３
ｓの電極パッドとターミナルランドフレームのランド構
成体３ｓとを金属細線１４で電気的に接続する。この金
属細線１４の接続において、細線のボンディング押圧が
第２の半導体素子１３ｓ，第１の半導体素子１３ｆと印
加されるが、介在した配置変換部材１８の存在によりそ
の印加される圧力は吸収されるので各半導体素子へのダ
メージを防止できる。
【００７８】次に図９（ｃ）に示すように、ターミナル
ランドフレームの上面側であって、搭載した第１の半導
体素子１３ｆ、その上に積層した第２の半導体素子１３
ｓの外囲を封止樹脂１５により封止し、樹脂封止型半導
体装置構成体２５を形成する。この樹脂封止は通常のト
ランスファーモールドにより行うことができ、ターミナ
ルランドフレーム自体がマスク機能を果たすため、ター
ミナルランドフレーム裏面への樹脂の回り込みを防止し
て片面封止できる。
【００７９】次に図９（ｄ），図１０（ａ）に示すよう
に、樹脂封止後のターミナルランドフレームの下方から
各ランド構成体３ｆ，３ｓの底面に対して、ピン等によ
る押圧力を印加し、ターミナルランドフレームのフレー
ム本体１とランド構成体３ｆ，３ｓとを接続している薄
厚部２を破断させ、樹脂封止型半導体装置構成体２５を
フレーム本体１から分離させる。図９（ｄ）中、三角印
は押圧力を示している。
【００８０】以上の工程により、図１０（ｂ）に示すよ
うな樹脂封止型半導体装置を得ることができる。図１０
（ｂ）に示す樹脂封止型半導体装置は、前述の図７で説
明した形態と同様、一主面に第１の電極パッド１７ｆが
配列された第１の半導体素子１３ｆと、第１の半導体素
子１３ｆの第１の電極パッド１７ｆと電気的に接続さ
れ、外部実装基板の接続電極の配列で構成された外部電
極を形成する第１のランド構成体３ｆと、第１の半導体
素子１３ｆの一主面と第１のランド構成体３ｆとの間に
介在した配置変換部材１８と、第１の半導体素子１３ｆ
の第１の電極パッド１７ｆが形成された面と反対の面に
接着剤により積層されて搭載され、第２の電極パッドを
有した第２の半導体素子１３ｓと、第２の半導体素子１
３ｓの第２の電極パッドと金属細線１４で接続され、外
部実装基板の接続電極の配列で構成された外部電極を形
成する第２のランド構成体３ｓと、第１，第２の各ラン
ド構成体３ｆ，３ｓの少なくとも一面を露出させて第
１，第２の各半導体素子１３ｆ，１３ｓの外囲を封止し
た封止樹脂１５とよりなる積層チップ型の樹脂封止型半
導体装置であって、配置変換部材１８は、シート状の絶
縁樹脂材より構成され、その表面に第１の半導体素子１
３ｆの第１の電極パッド１７ｆの配列に対応した配列で
構成された第１電極部１９を有し、裏面に第１電極部１
９と内部配線２０で接続され、第１のランド構成体３ｆ
の配列に対応した配列で構成された第２電極部２１を有
した配置変換部材１８であり、第１電極部１９と第１の
半導体素子１３ｆの第１の電極パッド１７ｆとが接続さ
れ、第２電極部２１と第１のランド構成体３ｆとが接続
されている樹脂封止型半導体装置である。
【００８１】なお、樹脂封止型半導体装置はランド構成
体３ｆ，３ｓがその底面に配列され、またランド構成体
３ｆ，３ｓが封止樹脂１５の底面よりも微少量で突出し
て設けられ、基板実装時のスタンドオフが形成されてい
るものである。ここで樹脂封止型半導体装置のランド構
成体３ｆ，３ｓの突出量は、用いたターミナルランドフ
レームのフレーム本体の厚み量からランド構成体３ｆ，
３ｓが突出した量を差し引いた量となり、ランド構成体
３ｆ，３ｓの外部ランド電極としてのスタンドオフが形
成されるものである。ここでは、２００［μｍ］の厚み
のフレーム本体に対して、ランド構成体３ｆ，３ｓを１
４０［μｍ］〜１８０［μｍ］（フレーム本体の厚みの
７０［％］〜９０［％］）突出させているため、スタン
ドオフ高さの量は、２０［μｍ］〜６０［μｍ］（フレ
ーム本体の厚みの１０［％］〜３０［％］）となり、基
板実装時のスタンドオフを有したランド電極を得ること
ができる。
【００８２】以上、本実施形態で示したようなターミナ
ルランドフレームを用いた樹脂封止型半導体装置および
その製造方法により、ターミナルランドフレーム上に半
導体素子を搭載、金属細線接続、樹脂封止後には、ター
ミナルランドフレームのフレーム本体から樹脂封止型半
導体装置構成体を得て、また外部電極としてのランド構
成体をその面内に効率よく変換配置できるので、外部電
極であるランド構成体のピッチを必要以上に小さくする
ことなく、基板実装時の実装性を損なうことはなくな
る。また外部電極としてのランド構成体の配置は、予め
基板実装する際の実装基板上の接続電極の対応した配置
を構成しているので、基板実装の利便性を有した樹脂封
止型半導体装置である。
【００８３】なお、樹脂封止型半導体装置の底面のラン
ド構成体に対してボール状の電極部を付設することによ
り、基板実装強度をさらに向上させることがてきる。特
に将来の小型携帯機器の利用頻度の増加に伴い、携帯電
話等の通信機器をはじめとする小型携帯機器に搭載され
る樹脂封止型半導体装置の実装利便性と実装強度は重要
視され、外圧の印加等の過酷な使用条件下でも実装信頼
性を維持できる樹脂封止型半導体装置が要望されるが、
本実施形態の樹脂封止型半導体装置およびその製造方法
により、実装利便性向上、将来の基板実装強度に対する
耐久性を得て、信頼性、実装性に優れた樹脂封止型半導
体装置を実現できるものである。
【００８４】もちろん、製造した樹脂封止型半導体装置
の底面部分には、半導体素子と電気的に接続したランド
構成体を外部電極として配列することができ、面実装タ
イプの半導体装置が得られ、従来のようなリード接合に
よる実装に比べて、基板実装の信頼性を向上させること
ができる。また、本実施形態で製造された樹脂封止型半
導体装置は、ＢＧＡタイプの半導体装置のように、ラン
ド電極を設けた基板を用いるものでなく、ターミナルラ
ンドフレームという金属板からなるフレーム本体から半
導体装置を構成するので、量産性、コスト性などの面に
おいては、従来のＢＧＡタイプの半導体装置よりも有利
となる。さらに製品加工工程において、従来のようなフ
レームからの分離において必要であったリードカット工
程、リードベンド工程をなくし、リードカットによる製
品へのダメージやカット精度の制約をなくすことがで
き、製造工程の削減によってコスト力の強めた画期的な
技術を提供できるものである。
【００８５】
【発明の効果】以上、本発明の樹脂封止型半導体装置
は、半導体素子の一主面とランド構成体との間に介在し
た配置変換部材により、半導体素子の一次元的な電極パ
ッドの配列を変換し、外部電極であるランド構成体の配
列を二次元的な配列に変換することができ、ランド構成
体を面積的に有効配置するとともに、樹脂封止型半導体
装置の面積の増大を抑えることができる。さらに樹脂封
止型半導体装置の面積内において、外部電極であるラン
ド構成体のピッチを必要以上に小さくすることなく、そ
の面内に配置できるので、基板実装時の実装性を損なう
ことはなくなる。また外部電極としてのランド構成体の
配置は、予め基板実装する際の実装基板上の接続電極の
対応した配置を構成しているので、基板実装の利便性を
有した樹脂封止型半導体装置である。
【００８６】また本発明の樹脂封止型半導体装置の製造
方法は、ターミナルランドフレームとともに、絶縁樹脂
材より構成され、その表面に接続しようする半導体素子
の電極パッドの配列に対応した配列で構成された第１電
極部と、裏面に前記第１電極部と内部配線で接続され、
ターミナルランドフレームのランド構成体の配列に対応
した配列で構成された第２電極部とを有した配置変換部
材を用い、一主面に電極パッドが配列された半導体素子
の電極パッドとその配置変換部材の表面の第１電極部と
を接続し、半導体素子の表面に配置変換部材を形成する
ため、半導体素子の電極パッドの一次元配列を二次元配
列に変換する電極部を有した配置変換部材により、外部
電極の効率的配置がなされた実装利便性の高い樹脂封止
型半導体装置を製造できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図２】本発明の一実施形態の樹脂封止型半導体装置の
半導体素子を示す平面図
【図３】本発明の一実施形態の樹脂封止型半導体装置の
製造方法に用いる配置変換部材を示す図
【図４】本発明の一実施形態の樹脂封止型半導体装置の
製造方法に用いるターミナルランドフレームを示す図
【図５】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図６】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図７】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図８】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図９】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
【図１０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図
【図１１】先行技術に示されるターミナルランドフレー
ムを示す図
【図１２】先行技術に示されるターミナルランドフレー
ムを示す断面図
【図１３】先行技術に示されるターミナルランドフレー
ムの製造方法を示す断面図
【図１４】先行技術に示されるターミナルランドフレー
ムの製造方法を示す断面図
【図１５】先行技術に示されるターミナルランドフレー
ムを示す構成図
【図１６】先行技術に示される樹脂封止型半導体装置の
製造方法を示す断面図
【図１７】先行技術に示される樹脂封止型半導体装置の
製造方法を示す断面図
【図１８】先行技術に示される樹脂封止型半導体装置を
示す断面図
【図１９】先行技術に示される樹脂封止型半導体装置の
内部構成を示す図
【符号の説明】
１ フレーム本体 ２ 薄厚部 ３ ランド構成体 ４ 金属板 ５ ダイ部 ６ 押え金型 ７ 開口部 ８ パンチ部材 ９ 抜きダレ部 １０ せん断部 １１ 破断部 １２ 接着剤 １３ 半導体素子 １４ 金属細線 １５ 封止樹脂 １６ 樹脂封止型半導体装置 １７ 電極パッド １８ 配置変換部材 １９ 第１電極部 ２０ 内部配線 ２１ 第２電極部 ２２ チップ ２３ 絶縁樹脂材 ２４ 樹脂封止型半導体装置構成体 ２５ 樹脂封止型半導体装置構成体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07 Ｈ０１Ｌ 23/50 Ｋ 25/18 25/08 Ｚ // Ｈ０１Ｌ 23/50 Ｆターム(参考） 4M109 AA01 BA01 BA03 CA21 DA10 FA04 5F044 AA01 KK02 LL07 RR03 RR08 RR18 5F067 AA01 AA10 AB04 BA03 BC01 BC12 BE09 BE10 CC03 CC07 DA05 DF02 DF20

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一主面に電極パッドを有した半導体素子
    と、前記半導体素子の一主面に形成され、前記半導体素
    子の電極パッドの配列を別の配列に変換する配置変換部
    材と、前記半導体素子の電極パッドと前記配置変換部材
    を介して電気的に接続した外部電極を構成するランド構
    成体と、前記ランド構成体の少なくとも一面を露出させ
    て前記半導体素子の外囲を封止した封止樹脂とよりなる
    ことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 配置変換部材は、絶縁樹脂材より構成さ
    れ、半導体素子の電極パッドの一次元配列を二次元配列
    に変換する電極部を有した部材であることを特徴とする
    請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】 一主面に電極パッドが配列された半導体
    素子と、前記半導体素子の電極パッドと電気的に接続さ
    れ、外部実装基板の接続電極の配列で構成された外部電
    極を形成するランド構成体と、前記半導体素子の一主面
    と前記ランド構成体との間に介在した配置変換部材と、
    前記ランド構成体の少なくとも一面を露出させて前記半
    導体素子の外囲を封止した封止樹脂とよりなる樹脂封止
    型半導体装置であって、前記配置変換部材は、絶縁樹脂
    材より構成され、その表面に前記半導体素子の電極パッ
    ドの配列に対応した配列で構成された第１電極部を有
    し、裏面に前記第１電極部と内部配線で接続され、前記
    ランド構成体の配列に対応した配列で構成された第２電
    極部を有した配置変換部材であり、前記第１電極部と半
    導体素子の電極パッドとが接続され、前記第２電極部と
    ランド構成体とが接続されていることを特徴とする樹脂
    封止型半導体装置。
  4. 【請求項４】 一主面に第１の電極パッドが配列された
    第１の半導体素子と、前記第１の半導体素子の第１の電
    極パッドと電気的に接続され、外部実装基板の接続電極
    の配列で構成された外部電極を形成する第１のランド構
    成体と、前記第１の半導体素子の一主面と前記第１のラ
    ンド構成体との間に介在した配置変換部材と、前記第１
    の半導体素子の前記第１の電極パッドが形成された面と
    反対の面に積層されて搭載され、第２の電極パッドを有
    した第２の半導体素子と、前記第２の半導体素子の第２
    の電極パッドと金属細線で接続され、外部実装基板の接
    続電極の配列で構成された外部電極を形成する第２のラ
    ンド構成体と、前記第１，第２の各ランド構成体の少な
    くとも一面を露出させて前記第１，第２の各半導体素子
    の外囲を封止した封止樹脂とよりなる樹脂封止型半導体
    装置であって、前記配置変換部材は、絶縁樹脂材より構
    成され、その表面に前記第１の半導体素子の第１の電極
    パッドの配列に対応した配列で構成された第１電極部を
    有し、裏面に前記第１電極部と内部配線で接続され、前
    記第１のランド構成体の配列に対応した配列で構成され
    た第２電極部を有した配置変換部材であり、前記第１電
    極部と前記第１の半導体素子の第１の電極パッドとが接
    続され、前記第２電極部と前記第１のランド構成体とが
    接続されていることを特徴とする樹脂封止型半導体装
    置。
  5. 【請求項５】 第１の半導体素子はロジック素子であ
    り、第２の半導体素子はメモリー素子であることを特徴
    とする請求項４に記載の樹脂封止型半導体装置。
  6. 【請求項６】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内に配設されて、薄厚部により前記フ
    レーム本体と接続し、かつ前記フレーム本体よりも突出
    して形成され、その底面の面積よりも上面の面積が大き
    いランド構成体とよりなり、前記ランド構成体は外部実
    装基板の接続電極の配列に対応した配列を有し、また前
    記ランド構成体は前記フレーム本体から突出した方向へ
    の押圧力によってのみ、前記薄厚部が破断されて前記ラ
    ンド構成体が前記フレーム本体より分離される構成であ
    るターミナルランドフレームを用意する工程と、絶縁樹
    脂材より構成され、その表面に接続しようする半導体素
    子の電極パッドの配列に対応した配列で構成された第１
    電極部と、裏面に前記第１電極部と内部配線で接続さ
    れ、前記ターミナルランドフレームの前記ランド構成体
    の配列に対応した配列で構成された第２電極部とを有し
    た配置変換部材を用意する工程と、一主面に電極パッド
    が配列された半導体素子の前記電極パッドと前記配置変
    換部材の表面の第１電極部とを接続し、前記半導体素子
    の表面に配置変換部材を形成する工程と、前記ターミナ
    ルランドフレームのランド構成体と前記配置変換部材の
    第２電極部とを接続し、ターミナルランドフレームのラ
    ンド構成体上に前記配置変換部材を介して半導体素子を
    フリップチップ実装し、前記半導体素子の電極パッドと
    ターミナルランドフレームのランド構成体とを電気的に
    接続する工程と、前記ターミナルランドフレームの上面
    側であって、その面上に搭載した半導体素子の外囲を封
    止樹脂により封止し、樹脂封止型半導体装置構成体を形
    成する工程と、前記ターミナルランドフレームの下方か
    ら前記ランド構成体の底面に対して、押圧力を印加し、
    前記ターミナルランドフレームの前記フレーム本体と前
    記ランド構成体とを接続している薄厚部を破断させ、樹
    脂封止型半導体装置構成体を前記フレーム本体から分離
    する工程とよりなることを特徴とする樹脂封止型半導体
    装置の製造方法。
  7. 【請求項７】 金属板よりなるフレーム本体と、前記フ
    レーム本体の領域内に配設されて、薄厚部により前記フ
    レーム本体と接続し、かつ前記フレーム本体よりも突出
    して形成され、その底面の面積よりも上面の面積が大き
    いランド構成体とよりなり、前記ランド構成体は外部実
    装基板の接続電極の配列に対応した配列を有し、また前
    記ランド構成体は前記フレーム本体から突出した方向へ
    の押圧力によってのみ、前記薄厚部が破断されて前記ラ
    ンド構成体が前記フレーム本体より分離される構成であ
    るターミナルランドフレームを用意する工程と、絶縁樹
    脂材より構成され、その表面に接続しようする半導体素
    子の電極パッドの配列に対応した配列で構成された第１
    電極部と、裏面に前記第１電極部と内部配線で接続さ
    れ、前記ターミナルランドフレームの前記ランド構成体
    の配列に対応した配列で構成された第２電極部とを有し
    た配置変換部材を用意する工程と、一主面に電極パッド
    が配列された第１の半導体素子の前記電極パッドと前記
    配置変換部材の表面の第１電極部とを接続し、前記第１
    の半導体素子の表面に配置変換部材を形成する工程と、
    前記ターミナルランドフレームのランド構成体と前記配
    置変換部材の第２電極部とを接続し、ターミナルランド
    フレームのランド構成体上に前記配置変換部材を介して
    第１の半導体素子をフリップチップ実装し、前記第１の
    半導体素子の電極パッドとターミナルランドフレームの
    ランド構成体とを電気的に接続する工程と、前記ターミ
    ナルランドフレーム上に接続した第１の半導体素子上に
    積層させて電極パッドを有した第２の半導体素子を搭載
    する工程と、前記第２の半導体素子の電極パッドと前記
    ターミナルランドフレームのランド構成体とを金属細線
    で電気的に接続する工程と、前記ターミナルランドフレ
    ームの上面側であって、その面上に搭載した第１，第２
    の各半導体素子の外囲を封止樹脂により封止し、樹脂封
    止型半導体装置構成体を形成する工程と、前記ターミナ
    ルランドフレームの下方から前記ランド構成体の底面に
    対して、押圧力を印加し、前記ターミナルランドフレー
    ムの前記フレーム本体と前記ランド構成体とを接続して
    いる薄厚部を破断させ、樹脂封止型半導体装置構成体を
    前記フレーム本体から分離する工程とよりなることを特
    徴とする樹脂封止型半導体装置の製造方法。
  8. 【請求項８】 第１の半導体素子はロジック素子であ
    り、第２の半導体素子はメモリー素子であることを特徴
    とする請求項７に記載の樹脂封止型半導体装置の製造方
    法。
JP2000203390A 2000-07-05 2000-07-05 樹脂封止型半導体装置およびその製造方法 Pending JP2002026181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203390A JP2002026181A (ja) 2000-07-05 2000-07-05 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203390A JP2002026181A (ja) 2000-07-05 2000-07-05 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002026181A true JP2002026181A (ja) 2002-01-25

Family

ID=18700807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203390A Pending JP2002026181A (ja) 2000-07-05 2000-07-05 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002026181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100564006B1 (ko) 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
JP3460646B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2986788B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP2997255B1 (ja) 樹脂封止型半導体装置およびその製造方法
JPWO2007057954A1 (ja) 半導体装置及びその製造方法
JP2986787B1 (ja) ターミナルランドフレームおよびその製造方法
JP2002026181A (ja) 樹脂封止型半導体装置およびその製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3921880B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449266B2 (ja) 樹脂封止型半導体装置の製造方法
JP3965813B2 (ja) ターミナルランドフレームの製造方法
JP3921885B2 (ja) 樹脂封止型半導体装置の製造方法
JP4045718B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JP3449265B2 (ja) 樹脂封止型半導体装置の製造方法
JP3422276B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3928286B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000216284A (ja) 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法
JP3449267B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000332149A (ja) ターミナルランドフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001332647A (ja) 樹脂封止型半導体装置の製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828