JP2002014742A - 位相シフト型クロックドライバー - Google Patents

Abstract

(57)【要約】 【課題】 同時動作による誤動作を防ぐとを可能とした
複数の装置に対するクロック駆動方法を提供する。 【解決手段】 クロックドライバー１から共通電源を有
する複数の回路装置２に分配するクロック信号の位相を
互いにずらして供給するとともに、前記複数の回路装置
２の出力データの位相ずれを位相吸収マクロ３により吸
収して出力する。複数の回路装置内での同時動作を減ら
して電源電圧の変動を抑制し誤動作を防止するとともに
同期したデータを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相シフト型クロ
ックドライバーに関し、特に、複数の回路装置に対する
クロック制御及び出力制御を行うための位相シフト型ク
ロックドライバーに関する。

【０００２】

【従来の技術】例えば同一基板内に複数の回路装置が多
数実装された集積回路装置（ＬＳＩ）のように複数の回
路装置にそれぞれクロック信号を分配供給するクロック
ドライバーとしては、複数のクロックの位相はお互いに
限りなく近づけるようにすることが理想的なクロックド
ライバーとされていた。

【０００３】図４は、このような従来方式のクロックド
ライバー方式の構成例を示す図である。マスタクロック
を入力とするクロックドライバー１と、例えば同一基板
内に複数の装置Ａ〜Ｈが多数実装された装置２とから構
成されている。クロックドライバー１は、マスタークロ
ックに同期して同位相の複数のクロック信号を装置Ａ〜
Ｈにそれぞれ分配する機能を有し、各装置Ａ〜Ｈは分配
されたクロック信号により同一タイミングで論理動作等
の回路動作を行いそれぞれデータを出力する機能を有す
る。

【０００４】図４に示すクロックドライバー方式では、
各装置Ａ〜Ｈではクロックドライバー１からの位相の揃
ったクロック信号により同一タイミングで動作して前記
マスタクロックに同期した動作による位相が揃ったデー
タが出力される。

【０００５】

【発明が解決しようとする課題】従来のクロックドライ
バー方式では、クロックドライバーはクロック分配先に
対し位相が揃ったクロック信号を分配するように構成し
ているため、クロック分配先及び後続の装置から位相の
揃った出力データが得られるという利点を有するが、ク
ロック分配を受けた複数の装置は、同一位相のクロック
信号により同時刻（同一タイミング）で動作するため
に、複数の装置が同一位相で導通／非導通の動作を行う
等により電流の同時オン／オフ動作が生じ、その装置の
電源電位が変化（変動）してしまい、誤動作の原因にな
るという問題があった。

【０００６】特に、半導体装置（ＬＳＩ）においては、
同一基板内に複数の回路装置を多数実装する、いわゆる
高密度実装化が進む中で、複数の装置の同時動作により
生じる電源の揺らぎが原因の誤動作が頻発している。こ
のような状況に対処するために、現状では大容量のコン
デンサーなどを電源側の接続することにより電源の揺ら
ぎを吸収しているが、実装効率や価格の面からは必ずし
も推奨できる解決策とは言えないものであった。

【０００７】（発明の目的）本発明の目的は、同時動作
に起因する誤動作を防止することを可能とした複数の装
置の位相シフト型クロックドライバーを提供することに
ある。

【０００８】

【課題を解決するための手段】本発明の位相シフト型ク
ロックドライバーは、電源に共通接続された複数の回路
装置を動作させるためのクロック信号を分配する位相シ
フト型クロックドライバーであって、マスタクロックを
入力し該マスタクロックと同一周期且つ該周期内で位相
の異なる複数のクロック信号を発生して前記複数の回路
装置にそれぞれ分配する位相シフトマクロと、前記複数
の回路装置から出力される出力データを前記マスタクロ
ックに同期させることにより位相ずれを吸収して出力す
る位相吸収マクロとを有することを特徴とする。

【０００９】また、前記位相シフトマクロは、前記マス
タクロックを入力してＮ逓倍したクロックを出力するＰ
ＬＬ回路と、前記マスタクロックを入力して前記Ｎ逓倍
したクロックによりシフト動作を行うシフトレジスタと
を有し、前記シフトレジスタの格段から前記複数のクロ
ック信号を出力することを特徴とする。

【００１０】更に、前記位相吸収マクロは、前記複数の
回路装置に対応して設けられた複数のメモリと、前記複
数の回路装置の出力データを前記クロック信号によりそ
れぞれ記憶する書込回路と、前記複数のメモリから前記
マスタクロックにより同時にデータを読み出す読出回路
とを有することを特徴とする。

【００１１】また、前記複数の回路装置は、位相シフト
マクロ及び位相吸収マクロとは別電源構成の集積回路装
置であることを特徴とする。

【００１２】（作用）共通電源を有する複数の回路装置
に分配する複数のクロック信号の位相を１周期内で均一
にずらすとともに、前記複数の回路装置からの出力デー
タの位相ずれを排除して出力する。複数のクロック信号
の位相の分散を均一化することにより、複数の回路装置
内での同時動作を減らして電源変動を十分抑制し、誤動
作を防止する。

【発明の実施の形態】（構成の説明）図１は、本発明の
原理的構成を示す図である。Ｎ逓倍ＰＬＬ（位相同期回
路）を内蔵するクロックドライバー１と、クロック信号
により動作し互いに電源を共有する複数の装置Ａ〜Ｈ
と、装置Ａ〜Ｈの出力を受信し、出力データのずれてい
る位相を合わせる位相吸収マクロ３とから構成されてい
る。

【００１３】クロックドライバー１はマスタークロック
を入力し、例えば入力するマスタークロックに同期する
Ｎ倍（Ｎ：正の整数）の周波数のクロックを内蔵するＮ
逓倍ＰＬＬ回路により生成し、前記Ｎ倍の周波数のクロ
ックに基づき、マスタークロック１周期をＮ等分したＮ
個のシフテッドクロックを出力する。

【００１４】クロックドライバー１から出力した互いに
位相の異なるクロック信号により、クロック供給先の各
装置Ａ〜Ｈはそれぞれのタイミングの動作を行う。各装
置Ａ〜Ｈのさらに後段にあたる位相吸収マクロ３は、各
装置Ａ〜Ｈから出力される互いに位相がずれた出力の位
相ずれを補正する。

【００１５】（動作の説明）本実施の形態では、クロッ
クドライバー１は、マスタークロックを入力し、当該マ
スタクロックから互いにクロックシフトしＮ個のクロッ
ク信号を出力し、該Ｎ個のシフテッドクロックにより後
段の各装置Ａ〜Ｈは動作する。各装置Ａ〜Ｈではそれぞ
れに入力するクロックの位相がずれているため、各装置
が同時に動作することがないので、各装置Ａ〜Ｍに共通
に接続されている電源は、同時に動作することによる同
期する大電流が流れることがないから、電源電位の揺れ
を抑制することができ、各装置Ａ〜Ｈにおける同時動作
に基づく電源変動による誤動作を防止することができ
る。また、シフテッドクロックによる動作により生じる
各装置Ａ〜Ｈの出力の位相ずれは、後段の位相吸収マク
ロ３により位相が調整され、位相差が除去されたデータ
として出力される。

【００１６】装置Ａ〜Ｈは本来同一クロックで動作しな
ければならない装置群である場合においても、本発明に
よるクロックドライバーを用いることによって動作時刻
を分散することができ、同時動作に起因する誤動作を防
止することが可能となる。

【００１７】次に、本実施の形態のより具体的な構成例
について図２、３を参照して説明する。

【００１８】図２は、クロックドライバーを構成する位
相シフトマクロ１の構成例を示す図である。位相比較回
路１１、位相比較回路１１の出力の位相誤差信号の平滑
回路１２、電圧制御発振回路１３及び１／Ｎ分周回路１
４からなるＮ逓倍ＰＬＬ回路と、マスタクロックを入力
し前記電圧制御発振回路１３の出力で前記マスタクロッ
クをシフトして出力するＮ段のシフトレジスタ１５とか
ら構成される。

【００１９】Ｎ逓倍ＰＬＬ回路では、電圧制御発振回路
１３から出力する信号を１／Ｎ分周回路１４で１／Ｎに
分周し、１／Ｎ分周回路１４の出力とマスタクロックと
を位相比較回路１１で位相を比較し、その位相差信号を
平滑回路１２を介して前記電圧制御発振回路１３の発振
周波数を制御する位相同期動作により、電圧制御発振回
路１３からはマスタクロックの周波数のＮ倍の周波数の
クロックが出力される。また、シフトレジスタ１５で
は、マスタクロックを入力し前記クロックによりシフト
レジスタ内をシフトさせることにより、シフトレジスタ
１５の各段からはマスタクロックがその周期の１／Ｎ間
隔づつ順次ずれたクロック信号として出力される。この
クロック信号が複数の回路装置を駆動するクロックとな
る。

【００２０】図３は、位相吸収マクロ３の構成例を示す
図である。複数の回路装置Ａ〜Ｈに対応する複数のメモ
リ３１と該メモリ毎のデータの書込回路３２及び読出回
路３３とから構成される。

【００２１】書込回路３２は複数の回路装置２から出力
する出力データをそれぞれクロック信号ｃｌ_Ａ〜ｃｌ_Ｈ
により複数のメモリ３１に順次シフトして書き込み、全
ての出力データが書き込むと、読出回路３３はマスタク
ロックｃｌによりその周期の最後のタイミング、又はマ
スタクロックの次の立ち上がりタイミングにおいて読み
出す。このようにしてクロック信号による動作により複
数の回路装置Ａ〜Ｈから出力される順次略１／Ｎづつず
れた出力データの大きな位相ずれを吸収しマスタクロッ
クに同期させる。

【００２２】以上説明したシフトレジスタを使用した実
施の形態においては、シフトレジスタの初段出力のクロ
ック信号は、これに代えて入力のマスタクロックをその
まま使用するように構成することができる。また、逓倍
数Ｎは回路装置Ａ〜Ｈの個数より多くすることも可能で
あるが、クロック信号間の充分な位相の分散を可能とす
るために前記回路装置の個数に近づけることが望まし
い。この場合、複数の回路装置に供給しないシフト量
（遅延量）の大きい後方のクロック信号は位相吸収マク
ロのメモリ読出回路３３における読出用のクロックとし
て利用することも可能である。

【００２３】更に、前記実施の形態における位相吸収マ
クロは、読み出し動作が同一タイミングで行われるか
ら、読出回路及びメモリに流れる電流が無視できない場
合には、位相吸収マクロは複数の回路装置を搭載した例
えば集積回路の基板とは別の電源構成とするか、電源回
路間に緩衝手段を有する等の別電源構成とするのが好適
である。

【００２４】

【発明の効果】本発明によれば、入力するマスタクロッ
クにより動作する複数の回路装置の動作時刻を分散する
とともに、複数の回路装置から出力するデータの位相ず
れを吸収するように構成しているから、集積回路等の複
数の回路装置の同時動作に起因する電源電圧の低下が抑
制されノイズの発生、誤動作等を防止することができる
とともに、複数の回路装置の出力データとして前記マス
タクロック自体に同期したデータとして出力することが
可能である。

【００２５】また、位相シフトマクロとして、マスタク
ロックをＮ逓倍したクロックによりマスタクロックを入
力するシフトレジスタを駆動するクロック信号発生回路
を用いることにより、複数のクロック信号の位相をマス
タクロックの１周期間で均一に且つ十分に分散すること
を可能とし、複数の回路装置のクロック制御のタイミン
グ間を十分離すことができるから、複数の回路装置の共
通電源の電圧変動を効果的に抑制することができる。

【００２６】更に、本発明によれば、複数の回路装置と
して単一の回路単位を対象とし、それぞれへのクロック
信号を均一に分散する構成を採用しているから、電源電
圧の低下によるノイズの発生を皆無にすることが可能で
ある。

【図面の簡単な説明】

【図１】本発明の位相シフト型クロックドライバーの一
実施の形態を示す図である。

【図２】位相吸収マクロの構成例を示す図である。

【図３】位相シフトマクロの構成例を示す図である。

【図４】従来のクロックドライバーの方式を示す図であ
る。

【符号の説明】

１ クロックドライバー（位相シフトマクロ） ２ クロック信号により動作する装置 ３ 位相吸収マクロ １１ 位相比較回路 １２ 平滑回路 １３ 電圧制御発振回路 １４ １／Ｎ分周回路 １５ シフトレジスタ ３１ 書込回路 ３２ メモリ ３３ 読出回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B079 BA20 BB10 BC03 CC05 CC14 DD02 DD03 DD08 DD20 5J039 EE21 EE28 KK20 KK26 KK27 MM08 MM16 5K047 AA06 AA12 AA13 GG02 GG09 GG45 MM33 MM46 MM50 MM55 MM63

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電源に共通接続された複数の回路装置を
   動作させるためのクロック信号を分配する位相シフト型
   クロックドライバーであって、 マスタクロックを入力し該マスタクロックと同一周期且
   つ該周期内で位相の異なる複数のクロック信号を発生し
   て前記複数の回路装置にそれぞれ分配する位相シフトマ
   クロと、前記複数の回路装置から出力される出力データ
   を前記マスタクロックに同期させることにより位相ずれ
   を吸収して出力する位相吸収マクロとを有することを特
   徴とする位相シフト型クロックドライバー。
2. 【請求項２】 前記位相シフトマクロは、前記マスタク
   ロックを入力してＮ逓倍したクロックを出力するＰＬＬ
   回路と、前記マスタクロックを入力し前記Ｎ逓倍したク
   ロックによりシフト動作を行うシフトレジスタとを有
   し、前記シフトレジスタの格段から前記複数のクロック
   信号を出力することを特徴とする請求項１記載の位相シ
   フト型クロックドライバー。
3. 【請求項３】 前記位相吸収マクロは、前記複数の回路
   装置に対応して設けられた複数のメモリと、前記複数の
   回路装置の出力データを前記クロック信号によりそれぞ
   れ記憶する書込回路と、前記複数のメモリから前記マス
   タクロックにより同時にデータを読み出す読出回路とを
   有することを特徴とする請求項１又は２記載の位相シフ
   ト型クロックドライバー。
4. 【請求項４】 前記複数の回路装置は、位相シフトマク
   ロ及び位相吸収マクロとは別電源構成の集積回路装置で
   あることを特徴とする請求項１、２又は３記載の位相シ
   フト型クロックドライバー。