[go: up one dir, main page]

JP2002009425A - How to mount electronic components without using underfill - Google Patents

How to mount electronic components without using underfill

Info

Publication number
JP2002009425A
JP2002009425A JP2000184131A JP2000184131A JP2002009425A JP 2002009425 A JP2002009425 A JP 2002009425A JP 2000184131 A JP2000184131 A JP 2000184131A JP 2000184131 A JP2000184131 A JP 2000184131A JP 2002009425 A JP2002009425 A JP 2002009425A
Authority
JP
Japan
Prior art keywords
solder
underfill
motherboard
mounting
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000184131A
Other languages
Japanese (ja)
Inventor
Akira Suzuki
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2000184131A priority Critical patent/JP2002009425A/en
Publication of JP2002009425A publication Critical patent/JP2002009425A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mounting method for an electronic component which has high connection reliability where the electronic component and a motherboard sealed by package technology without using underfill. SOLUTION: A conductor pad is coated by a precoating process 5 for a mounted component joining pad of a motherboard 1 and sufficient strength is secured between a solder ball 7 used for joining to an electronic component 8 and the conductor pad 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子部品の実装方
法、更に詳細にはパッケージ技術により封止された電子
部品とマザーボード間との接合箇所において、アンダー
フィルを使用しなくても高い接続信頼性を有する電子部
品の実装方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting an electronic component, and more particularly, to a high connection reliability without using an underfill at a joint between an electronic component and a mother board sealed by a packaging technique. The present invention relates to a mounting method of an electronic component having the following.

【0002】[0002]

【従来の技術】これまで、ICやLSIに代表される電
子部品は様々なパッケージ技術により封止され、電気導
通性を安定な構造に確立された後、プリント配線板に実
装されている。その技術分野においては近年活発な研究
が盛んに行われ、プリント配線板への実装もファインピ
ッチQFPでは実装が限界になった多ピンパッケージの
代替としてQFP方式からBGAやCSP方式に移り変
わり、将来的にはより高密度実装方式を目標としてベア
チップ実装方式へと変化すると予測されている。
2. Description of the Related Art Heretofore, electronic components such as ICs and LSIs have been sealed by various packaging techniques, and have been mounted on a printed wiring board after a stable electrical conductivity has been established. In the field of technology, active research has been actively conducted in recent years, and mounting on printed wiring boards has shifted from QFP to BGA or CSP as an alternative to the multi-pin package, which has been limited in mounting with fine pitch QFP. Is expected to change to a bare chip mounting method with the aim of a higher density mounting method.

【0003】その一方では、より高密度化される部品実
装方式の中では、それに追従したプリント配線板とパッ
ケージ部品の接合部分の信頼性技術が必要になってきて
いる。その中でこれまでに浸透している技術では、マザ
ーボードとパッケージ部品の接合箇所に主に熱硬化タイ
プの液状樹脂を注入し、接合部分を補強する技術が検討
されてきている。この接合部分に樹脂を注入し、硬化さ
せ、パッドとはんだボールとの接合箇所を補強する手段
は、アンダーフィルとして簡易的かつ最適な手法として
よく用いられており、近年活発に研究され、そのアイデ
アは特許出願されている。
On the other hand, in a component mounting method of higher density, there is a need for a technology for reliability of a joint between a printed wiring board and a package component following the component mounting method. Among the technologies that have penetrated so far, a technique of injecting mainly a thermosetting liquid resin into a joint between a motherboard and a package component to reinforce the joint has been studied. This means of injecting resin into the joint and curing it to reinforce the joint between the pad and the solder ball is often used as an underfill as a simple and optimal method, and has been actively studied in recent years. Has filed a patent application.

【0004】また、最近ではプリント配線板の小型化や
薄軽化、実装部品の小型化、及びBGAやCSPのパッ
ドの小径化に伴い、マザーボードと電子部品との接合箇
所における衝撃や熱疲労に伴い発生する応力を均一に分
散せしめる事を目的としても、部品とマザーボードの間
にアンダーフィルがよく使用されてきている。
[0004] Recently, with the miniaturization and thinning of printed wiring boards, the miniaturization of mounting components, and the miniaturization of pads of BGA and CSP, impact and thermal fatigue at joints between motherboards and electronic components have been reduced. For the purpose of uniformly dispersing the accompanying stress, an underfill is often used between a component and a motherboard.

【0005】しかしながら、そのアンダーフィルを使用
する様々な工業的利点の背面では、使用する際のいくつ
かの問題点が指摘されている。例えば、これまでにQF
PとBGAにおける工程の困難さを比較するとQFPに
比べてBGAの実装そのものは難しくないと考えられて
いる。しかしながら、BGAのマザーボードへの実装構
造は、BGA基板とマザーボードとの間に電極接合部分
を有している。そのためQFPと比較するとBGAは接
合部分の目視確認が難しい。更に、その接合箇所には安
定な電気導通性を確保するために、上記アンダーフィル
を用いた接着固定が施され、一度熱硬化により接着固定
された箇所をリペアー目的として修復することは難し
い。また、パッケージ基板をマザーボードから引き剥が
す手段は、マザーボードサイドに損傷を与える可能性も
生じてくる。つまり、QFPに対してBGAは接合部分
の不良発生に伴うリペアー性はこのような背景から困難
であるとされてきている。従って、アンダーフィルを用
いた接合部分の補強技術は、補強後の検査やリペアー性
の観点からは優位な点は少なく、将来的に小型化される
実装部品を背景に考えると、今後のアンダーフィル充填
後の検査やリペアー作業は更に困難になると推測され
る。
[0005] Behind the various industrial advantages of using the underfill, however, several problems in its use have been pointed out. For example, QF
Comparing the difficulty of the process between P and BGA, it is considered that the mounting of BGA itself is not difficult compared with QFP. However, the mounting structure of the BGA on the motherboard has an electrode bonding portion between the BGA substrate and the motherboard. For this reason, it is difficult to visually confirm the joint of the BGA as compared with the QFP. Furthermore, in order to secure stable electrical conductivity, the joints are bonded and fixed using the above-mentioned underfill, and it is difficult to repair the portions once bonded and fixed by thermosetting for the purpose of repair. Also, the means for peeling the package substrate from the motherboard may cause damage to the motherboard side. That is, it has been considered that the repair property of the BGA with respect to the QFP due to the occurrence of the defect at the joint is difficult from such a background. Therefore, the technology of reinforcing the joints using underfill has few advantages from the viewpoint of inspection and repairability after reinforcement, and considering the mounting components that will be miniaturized in the future, the It is estimated that inspection and repair work after filling will be more difficult.

【0006】このような背景において、アンダーフィル
自身の費用や工程及びそれに費やされる時間や品質と始
めとする管理なども考慮に入れて考えた場合に、アンダ
ーフィルを使用しないところでのマザーボードと電子部
品の接合強度向上技術が必要になっている。
[0006] Under such a background, in consideration of the cost and process of the underfill itself, the time and quality spent on the underfill itself, and the management such as the underfill, the motherboard and the electronic parts where the underfill is not used are considered. There is a need for a technique for improving the bonding strength.

【0007】而して、BGAやCSPに代表される実装
する部品とマザーボードとの間の接合を強化するための
アンダーフィルが不必要という条件が得られることによ
る工業的な利点は大きい。始めに、製造工程におけるア
ンダーフィル工程の排除による簡易さとそれに伴う生産
性の向上が期待できる。アンダーフィルの材料費を始め
とするそれに伴うコストの軽減にも有効であると考えら
れる。また、工程内ではBGAとマザーボードとの接合
部分残渣の洗浄工程も不要になってくると考えられる。
更に、機械的な考えでは、アンダーフィルが実装部品と
マザーボードとの間に存在しない事からリペアー特性が
効果的に向上し、バンプとはんだの接合箇所の検査性に
も優れていると考えられる。このような観点から実装部
品をマザーボードに搭載する際にアンダーフィルの不必
要性のもたらす効果は工業的レベルでのコストの削減及
び機能性の向上に直接反映されていくものである。
[0007] Thus, there is a great industrial advantage that a condition that an underfill for strengthening the joint between a component to be mounted typified by BGA or CSP and a motherboard is not required is obtained. First, simplicity due to the elimination of the underfill step in the manufacturing process and the accompanying improvement in productivity can be expected. It is also considered effective in reducing the cost associated with the underfill material and other costs. In addition, it is considered that a cleaning step of a residue at a joint portion between the BGA and the motherboard becomes unnecessary in the process.
Further, from a mechanical point of view, it is considered that the underfill does not exist between the mounted component and the motherboard, so that the repair characteristics are effectively improved, and the inspectability of the joint between the bump and the solder is excellent. From this point of view, the effect of the necessity of underfill when mounting components on a motherboard is directly reflected in cost reduction and improvement in functionality on an industrial level.

【0008】このような技術的な課題に対してこれまで
に開示された特許としては、例えば、特開2000−0
49254号公報には、マザーボードとチップサイズパ
ッケージとの熱膨張係数の差を小さくすることによる方
法で実装時にアンダーフィルを要しない技術が開示され
ている。
Patents disclosed so far for such technical problems include, for example, JP-A-2000-0
Japanese Patent No. 49254 discloses a technique in which an underfill is not required at the time of mounting by a method by reducing a difference in thermal expansion coefficient between a motherboard and a chip size package.

【0009】しかしながら、特開2000−04925
4号公報の方法では予め熱膨張係数をコントロールされ
た特定のマザーボード及びチップサイズパッケージには
有効であるが、従来から使用している汎用のマザーボー
ド及びパッケージ基板には使用することは困難である。
従って、工業的な量産レベルでのアンダーフィルを使用
しない実装方法に関する技術は、まだ開示されていな
い。また、汎用のマザーボード及びパッケージ基板に、
はんだプリコートによる表面処理を施し、簡易的にアン
ダーフィルを使用しなくても実装可能な技術はまだ無い
のが実状である。
However, Japanese Patent Application Laid-Open No. 2000-04925
The method disclosed in Japanese Patent Application Laid-Open No. H10-29139 is effective for a specific motherboard and chip size package whose coefficient of thermal expansion is controlled in advance, but is difficult to use for a conventional general-purpose motherboard and package substrate.
Therefore, a technology relating to a mounting method that does not use underfill at an industrial mass production level has not been disclosed yet. In addition, on general-purpose motherboards and package boards,
In fact, there is no technology that can be mounted without using an underfill simply by applying a surface treatment by solder pre-coating.

【0010】[0010]

【発明が解決しようとする課題】本発明は、上記に示さ
れるようなアンダーフィルを使用した際に抱える問題を
解消するためになされたものであり、その主な目的はビ
ルトアップ多層配線板において、はんだプリコート処理
をすることで、マザーボードとその上に実装される電子
部品の接合強度と信頼性を向上させることにより、アン
ダーフィルを使用しなくても十分に高い接合強度と接合
信頼性を有する電子部品の実装方法を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the problems encountered when using an underfill as described above, and its main purpose is to provide a built-up multilayer wiring board. By applying solder pre-coating, the bonding strength and reliability of the motherboard and the electronic components mounted on it are improved, so that it has sufficiently high bonding strength and bonding reliability without using an underfill. An object of the present invention is to provide a mounting method of an electronic component.

【0011】[0011]

【課題を解決するための手段】本発明者は、上記目的を
達成するために種々研究を重ねた。その結果、マザーボ
ードとその上に実装される電子部品の接合強度と信頼性
を向上させ、アンダーフィルを使用しなくても十分に高
い接合強度を有する電子部品の実装方法に対応できる方
法としては、はんだプリコート処理が有用であることを
見出し、本発明を完成するに至った。
Means for Solving the Problems The present inventor has conducted various studies in order to achieve the above object. As a result, the bonding strength and reliability of the motherboard and the electronic components mounted thereon are improved, and as a method capable of responding to the mounting method of an electronic component having a sufficiently high bonding strength without using an underfill, The present inventors have found that the solder precoat treatment is useful, and have completed the present invention.

【0012】すなわち、本発明は、マザーボードの実装
部品用接合パッド部分に、はんだプリコート層を形成
し、次いではんだを析出せしめた後、当該マザーボード
上に電子部品を実装することを特徴とするアンダーフィ
ルを使用しない電子部品の実装方法により、上記目的を
達成したものである。
That is, the present invention provides an underfill wherein an electronic component is mounted on the motherboard after a solder precoat layer is formed on a bonding pad portion for mounting components of the motherboard, and then the solder is deposited. The above object has been achieved by a mounting method of an electronic component that does not use.

【0013】また、本発明は、パッケージ部品の実装部
品用接合パッド部分に、はんだプリコート層を形成し、
次いではんだを析出せしめた後、当該パッケージ部品を
マザーボード上に実装することを特徴とするアンダーフ
ィルを使用しない電子部品の実装方法により、上記目的
を達成したものである。
Further, the present invention provides a method for forming a solder pre-coat layer on a bonding pad portion for a mounting component of a package component,
Next, the above object is achieved by a method of mounting an electronic component without using an underfill, characterized by mounting the package component on a motherboard after depositing solder.

【0014】また、本発明は、マザーボードとパッケー
ジ部品の双方の実装部品用接合パッド部分に、はんだプ
リコート層を形成し、次いではんだを析出せしめた後、
当該マザーボード上に当該パッケージ部品を実装するこ
とを特徴とするアンダーフィルを使用しない電子部品の
実装方法により、上記目的を達成したものである。
Further, according to the present invention, a solder pre-coat layer is formed on a bonding pad portion for mounting components of both a mother board and a package component, and then, after solder is deposited,
The above object has been achieved by a method of mounting an electronic component without using an underfill, characterized by mounting the package component on the motherboard.

【0015】[0015]

【発明の実施の形態】本発明に於いては、はんだプリコ
ート層の形成前に、予め実装部品用接合パッド部分にめ
っき処理することが接続パッドの酸化防止や腐食防止の
点で望ましく、めっき処理としては例えば無電解Ni/
Auめっき処理が好ましいものとして挙げられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, it is desirable to perform plating on bonding pads for mounted components before forming a solder precoat layer from the viewpoint of preventing oxidation and corrosion of connection pads. For example, electroless Ni /
Au plating is preferred.

【0016】本発明に於けるはんだプリコート層は、有
機酸鉛と錫を主成分とするはんだペースト、特に有機酸
鉛を15〜35重量%、錫を25〜45重量%含有する
はんだペーストを用いて形成するのが特に有利である。
この有機酸鉛と錫からなるはんだペーストはリフロー工
程にて化学反応を進行させる。すなわち、リフロー工程
内で200〜250℃程度に加熱されたはんだペースト
は、はじめに有機酸鉛の鉛イオンが熱によってイオン的
に分解する。次に鉛イオンの一部が下地となるニッケル
表面でニッケルと置換反応を起こし、鉛の薄層がニッケ
ル表面上に形成される。また、ほとんどの鉛イオンは錫
と置換反応を起こし、鉛の単体として析出し、その単体
は錫と混じり合うことではんだとなって析出する。
The solder precoat layer according to the present invention uses a solder paste containing organic acid lead and tin as main components, particularly a solder paste containing 15 to 35% by weight of organic acid lead and 25 to 45% by weight of tin. It is particularly advantageous to form them.
The solder paste composed of the organic acid lead and tin causes a chemical reaction to proceed in a reflow process. That is, in the solder paste heated to about 200 to 250 ° C. in the reflow step, first, the lead ions of the organic acid lead are ionized by heat. Next, a part of the lead ions undergoes a substitution reaction with nickel on the underlying nickel surface, and a thin layer of lead is formed on the nickel surface. In addition, most of the lead ions undergo a substitution reaction with tin and precipitate as a single element of lead, and the simple substance mixes with tin and precipitates as solder.

【0017】この反応上での特徴は二点ある。一点は鉛
の薄層がニッケル表面上に形成されるところである。こ
の作用によって下地となるニッケルは錫に接触すること
が無いためにニッケルの錫への拡散を抑制し、結果とし
てリンの偏析を抑制し、はんだボールと接合パッドの界
面において接合強度を向上させる働きを有している。更
にもう一点は鉛が単体として析出し、その単体は錫と混
じり合うことではんだとなって析出する点である。この
現象により、はんだはリフロー工程内で徐々に析出し金
属部分のパッド表面にのみ選択的に析出する特徴を有し
ている。従って、高密度化されるプリント配線基板にお
いても十分に使用が可能であり、L1層とL2層との接
続に使用するブラインドビアホール(BVH)のボイド
レスによるはんだの充填も可能になる。
There are two characteristics in this reaction. One is where a thin layer of lead forms on the nickel surface. The effect of this function is to suppress the diffusion of nickel into tin because the base nickel does not come into contact with tin, thereby suppressing the segregation of phosphorus and improving the bonding strength at the interface between the solder ball and the bonding pad. have. The other point is that lead precipitates as a simple substance, and the simple substance mixes with tin to precipitate as a solder. Due to this phenomenon, the solder is characterized in that it is gradually deposited in the reflow process and is selectively deposited only on the pad surface of the metal portion. Therefore, it can be sufficiently used even in a printed wiring board having a high density, and it becomes possible to fill a blind via hole (BVH) used for connection between the L1 layer and the L2 layer with solder by voidless.

【0018】因に、錫と鉛から成る一般的なはんだペー
ストを用いた場合にはリフロー工程でペースト内部のは
んだが急激に溶融し、BVH部分に接触するため、BV
Hの凹みにより生じた内泡はペースト内から逃げ難く、
BVH内でボイドとなり易い。
When a general solder paste made of tin and lead is used, the solder inside the paste is rapidly melted in the reflow process and comes into contact with the BVH portion.
Inner bubbles generated by the dent of H are difficult to escape from the paste,
Voids easily occur in BVH.

【0019】また、本発明におけるはんだプリコート層
は、上記のようなはんだペーストを、例えば高い接合強
度の必要なマザーボード上のBGAやCSP箇所に開口
した、厚み100〜300μm程度のメタルマスクを使
用し、スクリーン印刷によって塗布形成される。
The solder precoat layer according to the present invention uses a metal mask having a thickness of about 100 to 300 μm, which is formed by opening the above-mentioned solder paste at, for example, a BGA or CSP location on a motherboard which requires high bonding strength. , Formed by screen printing.

【0020】因に、メタルマスクの厚みと次工程のリフ
ロー工程により析出されるはんだ析出量は比例的な関係
にあり、パッド上にはんだが析出させたい量によってメ
タルマスクの厚みは調整される。例えば、150μmの
メタルマスクを使用することにより印刷されたはんだペ
ーストは、平らなパッド上に20〜50μm程度の高さ
を有するはんだが析出され、BVH構造を有するパッド
部分においては0〜30μm程度のはんだが析出する。
従って、パッド上に析出するはんだ量は、メタルマスク
の厚みによってコントロールする事が可能となり、目的
とするはんだ量を析出させることができる。
The thickness of the metal mask is proportional to the amount of solder deposited in the next reflow process, and the thickness of the metal mask is adjusted by the amount of solder to be deposited on the pad. For example, in a solder paste printed by using a 150 μm metal mask, solder having a height of about 20 to 50 μm is deposited on a flat pad, and about 0 to 30 μm in a pad portion having a BVH structure. Solder deposits.
Therefore, the amount of solder deposited on the pad can be controlled by the thickness of the metal mask, and a desired amount of solder can be deposited.

【0021】また、当該印刷されたはんだペーストは、
上記の如きリフロー工程によってはんだを析出させる。
すなわち、はんだペーストが印刷されたマザーボード
は、リフロー工程に入り200〜250℃の温度で2分
程度の熱を受ける。その熱をはんだペーストは吸収し上
記のはんだ析出メカニズムによって、はんだを析出させ
る。また、析出したはんだは金属部分のパッドにのみ析
出するためにファインピッチなパッド部分においても十
分なはんだ付けが簡易的に行われる。尚、リフロー工程
終了後は、温水などによる超音波洗浄を行う。
In addition, the printed solder paste is
The solder is deposited by the reflow process as described above.
That is, the motherboard on which the solder paste is printed enters a reflow process and receives heat for about 2 minutes at a temperature of 200 to 250 ° C. The heat is absorbed by the solder paste, and the solder is deposited by the above-described solder deposition mechanism. Further, since the deposited solder is deposited only on the pad of the metal portion, sufficient soldering can be easily performed even on the fine pitch pad portion. After the reflow step, ultrasonic cleaning with warm water or the like is performed.

【0022】本発明に於いて、はんだを析出せしめた後
のマザーボード上への電子部品の実装は、一般的な組成
のはんだボールを介して行われる。
In the present invention, the mounting of the electronic components on the motherboard after the solder has been deposited is performed via solder balls having a general composition.

【0023】[0023]

【実施例】以下実施例を挙げて本発明を更に説明する。The present invention will be further described with reference to the following examples.

【0024】実施例1 図1は、本発明の第1の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するマザーボード1に於けるB
VHを有しない実装部品用パッド部分2に、無電解Ni
/Auめっき3を施した(図1(a))。 第2工程 前記第1工程でめっき3を施したパッド部分2に、10
0〜300μmの厚みを有するメタルマスクを使用し
て、有機酸鉛及び錫を含有するはんだペースト(ハリマ
化成(株)製「スーパーソルダーペーストSP50
1」)を、スクリーン印刷法により印刷し、はんだプリ
コート層5形成した(図1(b))。 第3工程 前記第2工程ではんだプリコート層5を形成したマザー
ボード1をリフロー炉にて220℃で約2分の加熱を行
い、はんだ6を析出させた(図1(c))。 第4工程 前記第3工程で得られたマザーボード1を、有機溶媒に
よる洗浄後、更に湯洗、水洗を行った。 第5工程 前記第4工程で洗浄したマザーボード1のパッド部分2
の上に、錫と鉛から成るはんだボール7を介して電子部
品(パッケージ)8を実装した(図1(d))。
Embodiment 1 FIG. 1 is a schematic process drawing showing a first embodiment of the present invention, which will be described below with reference to FIG. First step B in motherboard 1 having solder resist 4
An electroless Ni is applied to the pad part 2 for mounting components having no VH.
/ Au plating 3 was applied (FIG. 1A). Second step The pad portion 2 plated with 3 in the first step is
Using a metal mask having a thickness of 0 to 300 μm, a solder paste containing organic acid lead and tin (“Super Solder Paste SP50” manufactured by Harima Chemicals, Inc.)
1 ") was printed by a screen printing method to form a solder precoat layer 5 (FIG. 1B). Third Step The motherboard 1 on which the solder precoat layer 5 was formed in the second step was heated at 220 ° C. for about 2 minutes in a reflow furnace to deposit solder 6 (FIG. 1C). Fourth Step After the motherboard 1 obtained in the third step was washed with an organic solvent, it was further washed with hot water and water. Fifth step Pad portion 2 of motherboard 1 cleaned in the fourth step
An electronic component (package) 8 was mounted on the substrate via a solder ball 7 made of tin and lead (FIG. 1D).

【0025】実施例2 図2は、本発明の第2の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するパッケージ基板8に於ける
実装部品用パッド部分2に、電解Ni/Auめっき10
を施した(図2(a))。 第2工程 前記第1工程でめっき10を施したパッド部分2に、1
00〜300μmの厚みを有するメタルマスクを使用し
て、有機酸鉛及び錫を含有するはんだペースト(ハリマ
化成(株)製「スーパーソルダーペーストSP501」
を、スクリーン印刷法により印刷し、はんだプリコート
層5形成した(図2(b))。 第3工程 前記第2工程ではんだプリコート層5を形成したパッケ
ージ基板8をリフロー炉にて220℃で約2分の加熱を
行い、はんだ6を析出させた(図2(c))。 第4工程 前記第3工程で得られたパッケージ基板8を、有機溶媒
による洗浄後、更に湯洗、水洗を行った。 第5工程 前記第4工程で洗浄したパッケージ基板8のパッド部分
2の上に、錫と鉛から成るはんだボール7を介してマザ
ーボード1上に実装した(図2(d))。
Embodiment 2 FIG. 2 is a schematic process diagram showing a second embodiment of the present invention, which will be described below with reference to FIG. First Step An electrolytic Ni / Au plating 10 is applied to the mounting component pad portion 2 of the package substrate 8 having the solder resist 4.
(FIG. 2A). Second step 1 is applied to the pad portion 2 on which the plating 10 is applied in the first step.
Using a metal mask having a thickness of 00 to 300 μm, a solder paste containing organic acid lead and tin (“Super Solder Paste SP501” manufactured by Harima Chemicals, Inc.)
Was printed by a screen printing method to form a solder precoat layer 5 (FIG. 2B). Third Step The package substrate 8 on which the solder precoat layer 5 was formed in the second step was heated at 220 ° C. for about 2 minutes in a reflow furnace to deposit solder 6 (FIG. 2C). Fourth Step After the package substrate 8 obtained in the third step was washed with an organic solvent, it was further washed with hot water and water. Fifth Step A package was mounted on the mother board 1 via the solder balls 7 made of tin and lead on the pad portions 2 of the package substrate 8 cleaned in the fourth step (FIG. 2D).

【0026】実施例3 図3は、本発明の第3の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するマザーボード1に於ける実
装部品用パッド部分2に、無電解Ni/Auめっき3を
施した。また、パッケージ基板8に於ける実装部品用接
合銅パッド部分2に電解Ni/Auめっき10を施した
(図3(a))。 第2工程 前記第1工程でめっき3及び10を施した各パッド部分
2に、100〜300μmの厚みを有するメタルマスク
を使用して、有機酸鉛及び錫を含有するはんだペースト
(ハリマ化成(株)製「スーパーソルダーペーストSP
501」を、スクリーン印刷法により印刷し、はんだプ
リコート層5形成した(図3(b))。 第3工程 前記第2工程ではんだプリコート層5を形成したマザー
ボード1及びパッケージ基板8をリフロー炉にて220
℃で約2分の加熱を行い、はんだ6を析出させた(図3
(c))。 第4工程 前記第3工程で得られたマザーボード1及びパッケージ
基板8を、有機溶媒による洗浄後、更に湯洗、水洗を行
った。 第5工程 前記第4工程で洗浄したマザーボード1のパッド2の上
に、錫と鉛から成るはんだボール7を介して前記第4工
程で洗浄した電子部品(パッケージ基板)8を実装した
(図3(d))。
Embodiment 3 FIG. 3 is a schematic process diagram showing a third embodiment of the present invention, which will be described below with reference to FIG. First Step The electroless Ni / Au plating 3 was applied to the mounting component pad portion 2 of the motherboard 1 having the solder resist 4. Further, electrolytic Ni / Au plating 10 was applied to the bonding copper pad portion 2 for mounting components on the package substrate 8 (FIG. 3A). Second Step Solder paste containing organic acid lead and tin (Harima Chemical Co., Ltd.) is applied to each pad portion 2 on which platings 3 and 10 are applied in the first step, using a metal mask having a thickness of 100 to 300 μm. "Super Solder Paste SP"
"501" was printed by a screen printing method to form a solder precoat layer 5 (FIG. 3B). Third Step The motherboard 1 and the package substrate 8 on which the solder pre-coat layer 5 has been formed in the second step are subjected to 220 reflow furnace.
At about 2 ° C. to deposit solder 6 (FIG. 3).
(C)). Fourth Step After the motherboard 1 and the package substrate 8 obtained in the third step were washed with an organic solvent, they were further washed with hot water and water. Fifth Step The electronic components (package substrate) 8 cleaned in the fourth step are mounted on the pads 2 of the mother board 1 cleaned in the fourth step via solder balls 7 made of tin and lead (FIG. 3). (D)).

【0027】比較例1 はんだプリコート処理を施さなかった以外は実施例1と
同様にしてマザーボードの実装部品接合パッド部分に、
電子部品(パッケージ基板)を実装した。
COMPARATIVE EXAMPLE 1 The same procedure as in Example 1 was carried out except that the solder precoat process was not performed.
Electronic components (package substrate) were mounted.

【0028】比較例2 はんだプリコート処理を施さなかった以外は実施例1と
同様にしてマザーボードの実装部品接合パッド部分に、
電子部品(パッケージ基板)を実装した。更に実装後
は、マザーボードとパッケージ基板との間にアンダーフ
ィルを処理した(図4)。
Comparative Example 2 The same procedure as in Example 1 was carried out except that the solder pre-coating treatment was not performed.
Electronic components (package substrate) were mounted. Further, after mounting, an underfill was processed between the motherboard and the package substrate (FIG. 4).

【0029】試験例1 実装状態における本発明の効果確認するために、マザー
ボードにはんだボールを介してパッケージ部品を搭載
し、製品として使用する際を想定し、冷熱サイクル試験
を行った。冷熱サイクル試験は−65℃(30分)⇔1
25℃(30分)を1サイクル数として、各試験状態で
導通抵抗値を基準に比較し、パッドとはんだとの接合部
分のクラックなどに起因する導通抵抗値が急激に上昇す
るまでのサイクル数を比較した。試験状態は、実施品1
としてマザーボードにはんだプリコート処理を施した状
態、実施品2としてマザーボードとパッケージの双方
に、はんだプリコート処理を施した状態、比較品1とし
てマザーボードとパッケージの双方にはんだプリコート
処理を施さずにめっき処理のみの状態で行った。比較品
2としてマザーボードとパッケージの双方にはんだプリ
コート処理を施さずにめっき処理のみで、マザーボード
とパッケージ基板との間にアンダーフィルを処理した状
態で行った。比較品3としてマザーボードにはんだプリ
コート処理を施した状態で、マザーボードとパッケージ
基板との間にアンダーフィルを処理した状態で行った。
その結果を表1に示す。
Test Example 1 In order to confirm the effects of the present invention in a mounted state, a package component was mounted on a motherboard via solder balls, and a cooling / heating cycle test was performed on the assumption that the product was used as a product. The thermal cycle test is -65 ° C (30 minutes) ⇔1
The number of cycles until the conduction resistance value abruptly increases due to cracks at the joint between the pad and the solder, comparing the conduction resistance value in each test state with 25 ° C. (30 minutes) as one cycle number. Were compared. The test condition is Product 1
As a product 2, solder pre-coating is applied to both the motherboard and the package as a product 2. As a comparative product 1, only plating is applied without applying a solder pre-coating to both the motherboard and the package. It went in the state of. Comparative Example 2 was performed in a state in which both the motherboard and the package were not subjected to the solder precoating process and only the plating process was performed, and an underfill was processed between the motherboard and the package substrate. Comparative Example 3 was performed in a state where the motherboard was subjected to a solder precoating process and an underfill was processed between the motherboard and the package substrate.
Table 1 shows the results.

【0030】[0030]

【表1】 [Table 1]

【0031】表1から明らかな如く、マザーボードには
んだプリコート処理を施した実施品1は、導通抵抗値を
急激に上昇するまでのサイクル数は450サイクルであ
った。この結果から当該基板は、高い信頼性を有する接
合状態であることが確認された。
As is apparent from Table 1, the number of cycles required for the product 1 in which the mother board was subjected to the solder pre-coating process to rapidly increase the conduction resistance value was 450 cycles. From this result, it was confirmed that the substrate was in a bonded state having high reliability.

【0032】マザーボードとパッケージ基板の双方には
んだプリコート処理を施した実施品3は、導通抵抗値が
急激に上昇するまでのサイクル数は550サイクルであ
り、特に優れた高い信頼性を有する接合状態であること
が確認された。
The product 3 in which both the mother board and the package substrate were subjected to the solder pre-coating process had 550 cycles until the conduction resistance sharply increased, and particularly in a bonded state having excellent and high reliability. It was confirmed that there was.

【0033】マザーボードとパッケージ基板の双方には
んだプリコート処理を施さない比較品1は、当該試験中
最も低い信頼性を有する接合状態であることが確認され
た。
It was confirmed that the comparative product 1 in which both the mother board and the package substrate were not subjected to the solder pre-coating process had the lowest reliability during the test.

【0034】アンダーフィルを使用した比較品2は導通
抵抗値が急激に上昇するまでのサイクル数は600サイ
クルであり、高い信頼性を有する接合状態ではあるが、
その数値は実施品1もしくは3とほぼ同じであった。
The comparative product 2 using the underfill has a cycle number of 600 cycles before the conduction resistance value sharply increases, and is in a bonded state having high reliability.
The numerical values were almost the same as those of Examples 1 and 3.

【0035】以上従って、本発明に於けるはんだプリコ
ート処理による接合強度の向上安定化技術と、アンダー
フィルを使用しなくても安定な実装状態を保持できる顕
著な有効性が確認された。
As described above, it was confirmed that the technique for improving and stabilizing the bonding strength by the solder precoating process according to the present invention and the remarkable effectiveness of maintaining a stable mounting state without using an underfill were confirmed.

【0036】[0036]

【発明の効果】本発明によれば、はんだプリコート処理
によりマザーボードと電子部品の接続が強固で実装部品
がマザーボードから脱落することがないため、アンダー
フィルを使用しなくても極めて接続信頼性に優れた部品
実装基板を得ることができる。
According to the present invention, since the connection between the motherboard and the electronic components is strong by the solder precoating process and the mounted components do not fall off the motherboard, the connection reliability is extremely excellent without using an underfill. A component mounting board can be obtained.

【0037】特に、有機酸鉛及び錫を主成分とするはん
だペーストを用いてはんだプリコート層を形成すれば、
リフロー炉工程において、金属表面のパッド部分にはん
だが徐々に析出するため、BVH構造のようにへこみが
存在する箇所でもボイドを発生させることなく平坦な状
態ではんだ付けすることが可能になると共に、ファイン
ピッチのはんだ析出も可能となる結果、狭ピッチな設計
に対してもブリッジを発生せしめることがない結果、C
SP・BGA接続信頼性に特に優れた基板を提供するこ
とができる。
In particular, if a solder precoat layer is formed using a solder paste containing organic acid lead and tin as main components,
In the reflow furnace process, since solder is gradually deposited on the pad portion of the metal surface, it is possible to solder in a flat state without generating a void even in a place where a dent exists, such as a BVH structure, Fine pitch solder deposition is also possible, and no bridge is generated even for narrow pitch designs.
A substrate with particularly excellent SP / BGA connection reliability can be provided.

【0038】また、はんだプリコート層の形成前に、予
めNi/Auめっき処理すれば、はんだ析出工程時に鉛
イオンが発生することから、はんだ析出反応の途中にお
いて、ニッケルとのイオン交換で鉛の層が形成されるた
め、熱感時のニッケルのはんだ層への拡散をこの鉛の層
が抑制し、その結果、リンの偏析が抑制できるために、
はんだボールと導体パッドの接続部分の接続が特に強化
される。
Further, if Ni / Au plating is performed before the formation of the solder precoat layer, lead ions are generated during the solder deposition step. Therefore, during the solder deposition reaction, the lead layer is formed by ion exchange with nickel. Is formed, the lead layer suppresses the diffusion of nickel into the solder layer during hot sensation, and as a result, the segregation of phosphorus can be suppressed.
The connection between the connection portion of the solder ball and the conductive pad is particularly strengthened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す概略工程図。FIG. 1 is a schematic process diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す概略工程図。FIG. 2 is a schematic process diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す概略工程図。FIG. 3 is a schematic process diagram showing a third embodiment of the present invention.

【図4】本発明の第2の比較例を示す概略工程図。FIG. 4 is a schematic process diagram showing a second comparative example of the present invention.

【符号の説明】[Explanation of symbols]

1:マザーボード 2:パッド部分 3:無電解Ni/Auめっき 4:ソルダーレジスト 5:はんだプリコート処理 6:はんだ 7:はんだボール 8:電子部品(パッケージ基板) 9:BVHパッド部分 10:電解Ni/Auめっき 11:アンダーフィル 1: motherboard 2: pad portion 3: electroless Ni / Au plating 4: solder resist 5: solder precoat treatment 6: solder 7: solder ball 8: electronic component (package substrate) 9: BVH pad portion 10: electrolytic Ni / Au Plating 11: Underfill

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 マザーボードの実装部品用接合パッド部
分に、はんだプリコート層を形成し、次いではんだを析
出せしめた後、当該マザーボード上に電子部品を実装す
ることを特徴とするアンダーフィルを使用しない電子部
品の実装方法。
An electronic device without using an underfill, comprising: forming a solder precoat layer on a bonding pad portion for a mounting component of a motherboard, depositing a solder, and then mounting an electronic component on the motherboard. Component mounting method.
【請求項2】 パッケージ部品の実装部品用接合パッド
部分に、はんだプリコート層を形成し、次いではんだを
析出せしめた後、当該パッケージ部品をマザーボード上
に実装することを特徴とするアンダーフィルを使用しな
い電子部品の実装方法。
2. An underfill, which is characterized in that a solder precoat layer is formed on a bonding pad portion for a mounting component of a package component and then solder is deposited, and then the package component is mounted on a motherboard. How to mount electronic components.
【請求項3】 マザーボードとパッケージ部品の双方の
実装部品用接合パッド部分に、はんだプリコート層を形
成し、次いではんだを析出せしめた後、当該マザーボー
ド上に当該パッケージ部品を実装することを特徴とする
アンダーフィルを使用しない電子部品の実装方法。
3. A solder pre-coat layer is formed on bonding pad portions for mounting components of both the mother board and the package components, and after the solder is deposited, the package components are mounted on the mother board. An electronic component mounting method that does not use underfill.
【請求項4】 はんだプリコート層の形成前に、予め実
装部品用接合パット部分にめっき処理することを特徴と
する請求項1〜3の何れか1項記載のアンダーフィルを
使用しない電子部品の実装方法。
4. The mounting of an electronic component without using an underfill according to any one of claims 1 to 3, wherein a plating process is applied to a bonding pad portion for a mounting component before forming the solder precoat layer. Method.
【請求項5】 はんだを析出せしめた後、はんだボール
を介してマザーボード上に電子部品を実装することを特
徴とする請求項1〜4の何れか1項記載のアンダーフィ
ルを使用しない電子部品の実装方法。
5. The electronic component without using an underfill according to claim 1, wherein the electronic component is mounted on a mother board via a solder ball after the solder is deposited. Implementation method.
JP2000184131A 2000-06-20 2000-06-20 How to mount electronic components without using underfill Pending JP2002009425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000184131A JP2002009425A (en) 2000-06-20 2000-06-20 How to mount electronic components without using underfill

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000184131A JP2002009425A (en) 2000-06-20 2000-06-20 How to mount electronic components without using underfill

Publications (1)

Publication Number Publication Date
JP2002009425A true JP2002009425A (en) 2002-01-11

Family

ID=18684611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000184131A Pending JP2002009425A (en) 2000-06-20 2000-06-20 How to mount electronic components without using underfill

Country Status (1)

Country Link
JP (1) JP2002009425A (en)

Similar Documents

Publication Publication Date Title
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
JP5093766B2 (en) Manufacturing method of semiconductor package substrate mounted with conductive balls, etc.
US5316788A (en) Applying solder to high density substrates
JP3444245B2 (en) Soldering method to electroless nickel / gold plating, wiring structure, circuit device and manufacturing method thereof
US7604152B2 (en) Method for manufacturing a printed circuit board for electronic devices and an electronic device using the same
JP3132745B2 (en) Flux composition and corresponding soldering method
TWI680701B (en) Wiring substrate and method for manufacturing wiring substrate
JP4866548B2 (en) Method for removing void generation in solder plating
WO2010079542A1 (en) Semiconductor device and method for manufacturing same
JPH04280443A (en) Interconnection of electric parts on substrate
TW201106434A (en) Method of manufacturing semiconductor device
JPH04262890A (en) Flux agent and adhesive containing metal particle
US7740713B2 (en) Flux composition and techniques for use thereof
JP2000244127A (en) Wiring board and its manufacture
JP2006279062A (en) Semiconductor element and semiconductor device
WO2014115858A1 (en) Wiring substrate and method for manufacturing same
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
US20030080092A1 (en) Rework method for finishing metallurgy on chip carriers
JP2001274539A (en) Electrode joining method for printed wiring board loaded with electronic device
TWI316835B (en) Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
WO2009151108A1 (en) Mounting substrate, substrate and methods for manufacturing mounting substrate and substrate
JP4129665B2 (en) Manufacturing method of substrate for semiconductor package
Gupte et al. Effect of solder paste volume and reflow parameters on solder paste wicking and joint shear strength of Ni–Au-coated Cu spheres
JPH05327187A (en) Printed wiring board and manufacturing method thereof
JP3684134B2 (en) Electrical or electronic components and electrical or electronic assemblies