[go: up one dir, main page]

JP2002006808A - 電子装置およびその駆動方法 - Google Patents

電子装置およびその駆動方法

Info

Publication number
JP2002006808A
JP2002006808A JP2001119608A JP2001119608A JP2002006808A JP 2002006808 A JP2002006808 A JP 2002006808A JP 2001119608 A JP2001119608 A JP 2001119608A JP 2001119608 A JP2001119608 A JP 2001119608A JP 2002006808 A JP2002006808 A JP 2002006808A
Authority
JP
Japan
Prior art keywords
period
electronic device
periods
frame
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001119608A
Other languages
English (en)
Other versions
JP2002006808A5 (ja
Inventor
Hajime Kimura
肇 木村
Yoshifumi Tanada
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001119608A priority Critical patent/JP2002006808A/ja
Publication of JP2002006808A publication Critical patent/JP2002006808A/ja
Publication of JP2002006808A5 publication Critical patent/JP2002006808A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 電子装置における、デジタル階調と時間階調
とを組み合わせた駆動方法において、高いデューティー
比を確保し、かつアドレス期間よりも短いサステイン期
間を有する場合にも正常に画像（映像）の表示が可能で
あり、かつ信号波形のなまりの影響を受けにくい新規の
駆動方法を提供することを課題とする。 【解決手段】 アドレス期間よりも短いサステイン期間
を有するサブフレーム期間１０２において、サステイン
期間１０４の終了後、次のサブフレーム期間のアドレス
期間が開始されるまでの期間、強制的にクリア期間１０
５を設けて、サステイン期間１０４の長さを、アドレス
期間１０３の長さとは無関係に設定することを可能とす
る。この非表示期間は、保持容量線の電位を変えること
により行うため、陰極配線の電位を変えることで非表示
期間を設ける方法と異なり、信号波形のなまりによる影
響を受けない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子装置の構成に
関する。本発明は、特に、絶縁体上に作成される薄膜ト
ランジスタ（ＴＦＴ）を有するアクティブマトリクス型
電子装置の駆動方法およびそれを用いる電子装置に関す
る。
【０００２】
【従来の技術】近年、ＬＣＤ（液晶ディスプレイ）に替
わるフラットパネルディスプレイとして、エレクトロル
ミネッセンス（ＥＬ）素子を画素部に用いたＥＬディス
プレイが注目を集めており、活発な研究が行われてい
る。
【０００３】ＬＣＤには、駆動方式として大きく分けて
２つのタイプがあった。１つは、ＳＴＮ−ＬＣＤなどに
用いられているパッシブマトリクス型であり、もう１つ
は、ＴＦＴ−ＬＣＤなどに用いられているアクティブマ
トリクス型であった。ＥＬディスプレイにおいても、同
様に、大きく分けて２種類の駆動方式がある。１つはパ
ッシブマトリクス型、もう１つがアクティブマトリクス
型である。
【０００４】パッシブマトリクス型の場合は、ＥＬ素子
の上部と下部とに、電極となる配線が配置されている。
そして、その配線に電圧を順に加えて、ＥＬ素子に電流
を流すことによって点灯させている。一方、アクティブ
マトリクス型の場合は、各画素にＴＦＴを有し、各画素
内で信号を保持出来るようになっている。
【０００５】ＥＬディスプレイに用いられているアクテ
ィブマトリクス型電子装置の構成例を図１４に示す。図
１４（Ａ）は全体回路構成図であり、基板１４５０の中
央に画素部１４５３を有している。画素部の左右には、
ゲート信号線を制御するためのゲート信号線側駆動回路
１４５２が配置されている。ゲート信号線駆動回路１４
５２は、片側配置でも良いが、回路動作の効率や信頼性
を考慮すると、両側配置とするのが望ましい。画素部１
４５３の上側には、ソース信号線を制御するためのソー
ス信号線側駆動回路１４５１が配置されている。１画素
分の拡大図を図１４（Ｂ）に示す。１４０１は、画素に
信号を書き込む時のスイッチング素子として機能するＴ
ＦＴ（以下、スイッチング用ＴＦＴという）である。１
４０２はＥＬ素子１４０３に供給する電流を制御するた
めの素子（電流制御素子）として機能するＴＦＴ（以
下、エレクトロルミネッセンス駆動用ＴＦＴといい、Ｅ
Ｌ駆動用ＴＦＴと表記する）である。ＴＦＴの動作とし
てソース接地が良いこと、ＥＬ素子１４０３の製造上の
制約などから、ＥＬ駆動用ＴＦＴにはＰチャネル型を用
い、ＥＬ素子１４０３の陽極と電流供給線１４０７との
間にＥＬ駆動用ＴＦＴ１４０２を配置する方式が一般的
であり、多く採用されている。１４０４は、ソース信号
線１４０６から入力される信号（電圧）を保持するため
の保持容量である。図１４（Ｂ）での保持容量１４０４
の一方の端子は、電流供給線１４０７に接続されている
が、専用の配線を用いることもある。スイッチング用Ｔ
ＦＴ１４０１のゲート端子は、ゲート信号線１４０５
に、ソース端子は、ソース信号線１４０６に接続されて
いる。また、ＥＬ駆動用ＴＦＴ１４０２のドレイン端子
はＥＬ素子１４０３の陽極もしくは陰極に、ソース端子
は電流供給線１４０７に接続されている。
【０００６】ＥＬ素子は、エレクトロルミネッセンス
（Electro Luminescence：電場を加えることで発生する
ルミネッセンス）が得られる有機化合物を含む層（以
下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機
化合物におけるルミネッセンスには、一重項励起状態か
ら基底状態に戻る際の発光（蛍光）と三重項励起状態か
ら基底状態に戻る際の発光（リン光）とがあるが、本発
明はどちらの発光を用いた発光装置にも適用可能であ
る。
【０００７】なお、本明細書では、陽極と陰極の間に設
けられた全ての層をＥＬ層と定義する。ＥＬ層には具体
的に、発光層、正孔注入層、電子注入層、正孔輸送層、
電子輸送層等が含まれる。基本的にＥＬ素子は、陽極／
発光層／陰極が順に積層された構造を有しており、この
構造に加えて、陽極／正孔注入層／発光層／陰極や、陽
極／正孔注入層／発光層／電子輸送層／陰極等の順に積
層した構造を有していることもある。
【０００８】また、本明細書中では、陽極、ＥＬ層及び
陰極で形成される素子をＥＬ素子と呼ぶ。
【０００９】次に、同図１４を参照して、アクティブマ
トリクス型電子装置の回路の動作について説明する。ま
ず、ゲート信号線１４０５が選択されると、スイッチン
グ用ＴＦＴ１４０１のゲート電極に電圧が印加され、ス
イッチング用ＴＦＴ１４０１が導通状態になる。する
と、ソース信号線１４０６の信号（電圧）が保持容量１
４０４に蓄積される。保持容量１４０４の電圧は、ＥＬ
駆動用ＴＦＴ１４０２のゲート・ソース間電圧ＶGSとな
るため、保持容量１４０４の電圧に応じた電流がＥＬ駆
動用ＴＦＴ１４０２とＥＬ素子１４０３に流れる。その
結果、ＥＬ素子１４０３が点灯する。
【００１０】ＥＬ素子１４０３の輝度、つまりＥＬ素子
１４０３を流れる電流量は、ＥＬ駆動用ＴＦＴ１４０２
のＶGSによって制御出来る。ＶGSは、保持容量１４０４
の電圧であり、それはソース信号線１４０６に入力され
る信号（電圧）である。つまり、ソース信号線１４０６
に入力される信号（電圧）を制御することによって、Ｅ
Ｌ素子１４０３の輝度を制御する。最後に、ゲート信号
線１４０５を非選択状態にして、スイッチング用ＴＦＴ
１４０１のゲートを閉じ、スイッチング用ＴＦＴ１４０
１を非導通状態にする。その時、保持容量１４０４に蓄
積された電荷は保持される。よって、ＥＬ駆動用ＴＦＴ
１４０２のＶGSは、そのまま保持され、Ｖ GSに応じた電
流が、ＥＬ駆動用ＴＦＴ１４０２を経由してＥＬ素子１
４０３に流れ続ける。
【００１１】以上の内容に関しては、SID99 Digest : P
372 :“Current Status and futureof Light-Emitting
Polymer Display Driven by Poly-Si TFT”、ASIA DISP
LAY98 : P217 :“High Resolution Light Emitting Pol
ymer Display Driven by Low Temperature Polysilicon
Thin Film Transistor with Integrated Driver”、Eu
ro Display99 Late News : P27 :“3.8 Green OLED wit
h Low TemperaturePoly-Si TFT”などに報告されてい
る。
【００１２】ところで、ＥＬディスプレイの階調表現の
方法には、アナログ階調方式とデジタル階調方式とがあ
る。前者のアナログ階調方式の場合、ＥＬ駆動用ＴＦＴ
１４０２のゲート・ソース間電圧ＶGSを変化させて，Ｅ
Ｌ素子１４０３に流れる電流を制御し、アナログ的に輝
度を変化させる方法である。対して、後者のデジタル階
調方式では、ＥＬ駆動用ＴＦＴのゲート・ソース間電圧
ＶGSは、ＥＬ素子に全く電流が流れない範囲（点灯開始
電圧以下）か、あるいは最大電流が流れる範囲（輝度飽
和電圧以上）の２段階でのみ動作する。すなわちＥＬ素
子は、点灯状態と消灯状態のみをとる。
【００１３】ＥＬディスプレイにおいては、ＴＦＴのし
きい値等の特性のばらつきが表示に影響しにくいデジタ
ル階調方式が主に用いられる。しかし、デジタル階調方
式の場合、そのままでは２階調表示しか出来ないため、
別の方式と組み合わせて、多階調化を図る技術が複数提
案されている。
【００１４】そのうちの１つは、面積階調方式とデジタ
ル階調方式を組み合わせる方式である。面積階調方式と
は、点灯している部分の面積を制御して、階調を出す方
式である。つまり、１つの画素を複数のサブ画素に分割
し、点灯しているサブ画素の数や面積を制御して、階調
を表現している。この方式の欠点としては、サブ画素の
数を多くすることが出来ないため、高解像度化や、多階
調化が難しいことである。面積階調方式については、Eu
ro Display 99 Late News : P71 :“TFT-LEPDwith Imag
e Uniformity by Area Ratio Gray Scale”、IEDM 99 :
P107 :“Technology for Active Matrix Light Emitti
ng Polymer Displays”、などに報告がされている。
【００１５】もう１つの多階調化を図る方式として、時
間階調方式とデジタル階調方式を組み合わせる方式があ
る。時間階調方式とは、点灯している時間の差を利用し
て、階調を出す方式である。つまり、１フレーム期間
を、複数のサブフレーム期間に分割し、点灯しているサ
ブフレーム期間の数や長さを制御して、階調を表現して
いる。
【００１６】デジタル階調方式と面積階調方式と時間階
調方式を組み合わせた場合については、IDW'99 : P171
:“Low-Temperature Poly-Si TFT Driven Light-Emitt
ing-Polymer Displays and Digital Gray Scale for Un
iformity”に報告されている。
【００１７】
【発明が解決しようとする課題】図１５は、デジタル階
調と時間階調とをくみあわせた駆動方法におけるタイミ
ングチャートである。図１５（Ａ）はアドレス（書き込
み）期間とサステイン（点灯）期間とが、サブフレーム
期間内で完全に分離しているのに対し、図１５（Ｂ）で
は分離していない。
【００１８】通常，時間階調を利用した駆動方法では，
各ビット毎にアドレス（書き込み）期間とサステイン
（点灯）期間とを設ける必要がある。アドレス（書き込
み）期間とサステイン（点灯）期間とが完全に分離した
駆動方法（各サブフレーム期間において、１画面分のア
ドレス（書き込み）期間が完全に終了してからサステイ
ン（点灯）期間に入る方法）では，１フレーム期間内で
アドレス（書き込み）期間の占める割合が大きくなり，
またアドレス（書き込み）期間内でも、ある行のゲート
信号線が選択されている期間は、図１５（Ａ）に示すよ
うに、他の行は書き込みも点灯も行われない状態にある
期間１５０１が生ずるため、デューティー比（１フレー
ム期間内におけるサステイン（点灯）期間の長さの割
合）が大きく低下する。アドレス（書き込み）期間を短
くするには動作クロックを上げる以外になく、回路の動
作マージン等を考えると、多階調化には限界がある。対
して、アドレス（書き込み）期間とサステイン（点灯）
期間とを分離しない駆動方法では、たとえばｋ行目のゲ
ート信号線選択期間の終了後、直ちにｋ行目のＥＬ素子
はサステイン（点灯）期間に入るため、他の行のゲート
信号線選択期間の間にも、いずれかの画素は点灯してい
ることになる。よって、よりデューティー比を高くする
のには有利な駆動方法といえる。
【００１９】しかし、アドレス（書き込み）期間とサス
テイン（点灯）期間とが分離していない場合、以下のよ
うな問題が生ずる。１つのアドレス（書き込み）期間の
長さは、１行目のゲート信号線選択期間の開始から、最
終行のゲート信号線選択期間の終了までである。ある時
点では、異なる２つのゲート信号線の選択は行うことが
出来ないため、アドレス（書き込み）期間とサステイン
（点灯）期間とが分離していない駆動方法においては、
サステイン（点灯）期間は、少なくともアドレス（書き
込み）期間と同じ（正確には、『ゲート信号線１行目に
て信号の書き込みが終了してから最終行での信号の書き
込みが終了するまで』の長さ）かそれ以上の長さを必要
とする。よって、多階調化を図る際には、サステイン
（点灯）期間の最小単位が限られてしまう。図１５
（Ｂ）において、最小ビット分のサブフレーム期間ＳＦ
4でのアドレス（書き込み）期間Ｔａ4が終了するまでの
期間と、次のフレーム期間での最初のアドレス（書き込
み）期間が開始してからの期間が重複しないだけの、１
５０２で示される部分の長さが、この最小単位となり、
これよりも短いサステイン（点灯）期間を有する場合
は、正常に表示を行うことが出来ない。よって、デジタ
ル階調方式と時間階調方式を組み合わせた場合、サステ
イン（点灯）期間は２のべき乗の比をもって長さが決ま
ることから、１フレーム期間の長さを考えると、多階調
化が困難になる。
【００２０】本発明は、主にデジタル階調と時間階調と
を組み合わせた駆動方法において、高いデューティー比
を確保し、かつアドレス（書き込み）期間よりも短いサ
ステイン（点灯）期間を有する場合にも正常に画像（映
像）の表示を可能とする新規の駆動方法を提供すること
を課題とする。
【００２１】
【課題を解決するための手段】上述した課題を解決する
ために、本発明においては以下の手段を講じた。
【００２２】本発明の電子装置の駆動方法は、アドレス
（書き込み）期間よりも短いサステイン（点灯）期間を
有するサブフレーム期間において、サステイン（点灯）
期間の終了後、次のサブフレーム期間のアドレス（書き
込み）期間が開始されるまでの期間、強制的にＥＬ素子
の非表示期間を設けてアドレス（書き込み）期間の重複
を回避することにより、サステイン（点灯）期間の長さ
を、アドレス（書き込み）期間の長さとは無関係に設定
することを可能とする。これにより、多階調化によって
下位ビットのサステイン（点灯）期間が短くなった場合
にも、アドレス（書き込み）期間の重複を回避し、正常
な画像（映像）に表示が可能となる。
【００２３】以下に、本発明の電子装置の構成について
記載する。
【００２４】請求項１に記載の本発明の電子装置の駆動
方法は、１フレーム期間はｎ個のサブフレーム期間ＳＦ
1、ＳＦ2、・・・、ＳＦnを有し、前記ｎ個のサブフレ
ーム期間はそれぞれアドレス（書き込み）期間Ｔａ1、
Ｔａ2、・・・、Ｔａnと、サステイン（点灯）期間Ｔｓ
1、Ｔｓ2、・・・Ｔｓnとを有する電子装置の駆動方法
において、前記ｎ個のサブフレーム期間のうち少なくと
も１個のサブフレーム期間において、前記アドレス（書
き込み）期間と前記サステイン（点灯）期間が重複して
いる期間を有し、サブフレーム期間ＳＦm（１≦ｍ≦
ｎ）でのアドレス（書き込み）期間Ｔａmと、サブフレ
ーム期間ＳＦm+1でのアドレス（書き込み）期間Ｔａm+1
とが重複する場合に、前記サブフレーム期間ＳＦmでの
サステイン（点灯）期間ＳＦmの終了後、前記アドレス
（書き込み）期間Ｔａm+1の開始までの期間にクリア期
間Ｔｃmを有することを特徴としている。
【００２５】請求項２に記載の本発明の電子装置の駆動
方法は、１フレーム期間はｎ個のサブフレーム期間ＳＦ
1、ＳＦ2、・・・、ＳＦnを有し、前記ｎ個のサブフレ
ーム期間はそれぞれアドレス（書き込み）期間Ｔａ1、
Ｔａ2、・・・、Ｔａnと、サステイン（点灯）期間Ｔｓ
1、Ｔｓ2、・・・Ｔｓnとを有する電子装置の駆動方法
において、前記ｎ個のサブフレーム期間のうち少なくと
も１個のサブフレーム期間において、前記アドレス（書
き込み）期間と前記サステイン（点灯）期間が重複して
いる期間を有し、ｊ（０＜ｊ）フレーム目のサブフレー
ム期間ＳＦnでのアドレス（書き込み）期間Ｔａnと、ｊ
＋１フレーム目のサブフレーム期間ＳＦ1でのアドレス
（書き込み）期間Ｔａ1とが重複する場合に、ｊフレー
ム目のサブフレーム期間ＳＦnでのサステイン（点灯）
期間ＳＦnの終了後、前記ｊ＋１フレーム目のサブフレ
ーム期間ＳＦ1でのアドレス（書き込み）期間Ｔａ1の開
始までの期間にクリア期間Ｔｃnを有することを特徴と
している。
【００２６】請求項３に記載の本発明の電子装置の駆動
方法は、１フレーム期間はｎ個のサブフレーム期間ＳＦ
1、ＳＦ2、・・・、ＳＦnを有し、前記ｎ個のサブフレ
ーム期間はそれぞれアドレス（書き込み）期間Ｔａ1、
Ｔａ2、・・・、Ｔａnと、サステイン（点灯）期間Ｔｓ
1、Ｔｓ2、・・・Ｔｓnとを有する電子装置の駆動方法
において、あるサブフレーム期間ＳＦk（１≦ｋ≦ｎ）
において、アドレス（書き込み）期間の長さをｔａk、
サステイン（点灯）期間の長さをｔｓk、１ゲート信号
線選択期間の長さをｔg（ｔａk、ｔｓk、ｔg＞０）とし
て、ｔａk＞ｔｓkが成立するとき、ＳＦkの有するクリ
ア期間の長さをｔｃk（ｔｃk＞０）とすると、常に、ｔ
ｃk≧ｔａk−（ｔｓk＋ｔg）が成立することを特徴とし
ている。
【００２７】請求項４に記載の本発明の電子装置の駆動
方法は、請求項１乃至請求項３のいずれか１項に記載の
電子装置の駆動方法において、前記クリア期間において
入力されるクリア信号は、保持容量線駆動回路からの信
号の入力によって、保持容量線の電位を上げる、もしく
は保持容量線の電位を下げることによって与えられるこ
とを特徴としている。
【００２８】請求項５に記載の本発明の電子装置の駆動
方法は、請求項４に記載の電子装置の駆動方法におい
て、前記クリア期間中は、画像信号に関わらずＥＬ素子
が消灯することを特徴としている。
【００２９】請求項６に記載の本発明の電子装置は、ソ
ース信号線側駆動回路と、ゲート信号線側駆動回路と、
保持容量線駆動回路と、画素部とを有し、前記画素部
は、複数のソース信号線と、複数のゲート信号線と、複
数の電流供給線と、複数の保持容量線と、複数の画素と
を有し、前記複数の画素はそれぞれ、スイッチング用ト
ランジスタと、ＥＬ駆動用トランジスタと、リセット用
トランジスタと、保持容量と、ＥＬ素子とを有し、前記
スイッチング用トランジスタのゲート電極は、ゲート信
号線と電気的に接続され、前記スイッチング用トランジ
スタのソース領域とドレイン領域は、一方はソース信号
線と電気的に接続され、残る一方は前記ＥＬ駆動用トラ
ンジスタのゲート電極と電気的に接続され、前記リセッ
ト用トランジスタのゲート電極は、保持容量線と電気的
に接続され、前記リセット用トランジスタのソース領域
とドレイン領域は、一方は前記ゲート信号線と電気的に
接続され、残る一方は前記ＥＬ駆動用トランジスタのゲ
ート電極と電気的に接続され、前記保持容量は、一方の
電極は前記電流供給線と電気的に接続され、残る一方の
電極は前記ＥＬ駆動用トランジスタのゲート電極と電気
的に接続され、前記ＥＬ駆動用トランジスタのソース領
域とドレイン領域は、一方は電流供給線と電気的に接続
され、残る一方は、前記ＥＬ素子の一方の電極と電気的
に接続されていることを特徴としている。
【００３０】請求項７に記載の本発明の電子装置は、請
求項６に記載の電子装置において、前記保持容量線は、
前記保持容量線駆動回路と電気的に接続され、前記保持
容量線駆動回路から、振幅を持った信号が入力されるこ
とを特徴としている。
【００３１】請求項８に記載の本発明の電子装置は、１
フレーム期間はｎ個のサブフレーム期間ＳＦ1、ＳＦ2、
・・・、ＳＦnを有し、前記ｎ個のサブフレーム期間は
それぞれアドレス（書き込み）期間Ｔａ1、Ｔａ2、・・
・、Ｔａnと、サステイン（点灯）期間Ｔｓ1、Ｔｓ2、
・・・Ｔｓnとを有し、前記ｎ個のサブフレーム期間の
うち少なくとも１個のサブフレーム期間において、前記
アドレス（書き込み）期間と前記サステイン（点灯）期
間が重複している期間を有し、サブフレーム期間ＳＦm
（１≦ｍ≦ｎ）でのアドレス（書き込み）期間Ｔａ
mと、サブフレーム期間ＳＦm+1でのアドレス（書き込
み）期間Ｔａm+1とが重複する場合に、前記サブフレー
ム期間ＳＦmでのサステイン（点灯）期間ＳＦmの終了
後、前記アドレス（書き込み）期間Ｔａm+1の開始まで
の期間にクリア期間Ｔｃmを有する駆動方法によって動
作することを特徴としている。
【００３２】請求項９に記載の本発明の電子装置は、１
フレーム期間はｎ個のサブフレーム期間ＳＦ1、ＳＦ2、
・・・、ＳＦnを有し、前記ｎ個のサブフレーム期間は
それぞれアドレス（書き込み）期間Ｔａ1、Ｔａ2、・・
・、Ｔａnと、サステイン（点灯）期間Ｔｓ1、Ｔｓ2、
・・・Ｔｓnとを有し、前記ｎ個のサブフレーム期間の
うち少なくとも１個のサブフレーム期間において、前記
アドレス（書き込み）期間と前記サステイン（点灯）期
間が重複している期間を有し、ｊ（０＜ｊ）フレーム目
のサブフレーム期間ＳＦnでのアドレス（書き込み）期
間Ｔａnと、ｊ＋１フレーム目のサブフレーム期間ＳＦ1
でのアドレス（書き込み）期間Ｔａ1とが重複する場合
に、ｊフレーム目のサブフレーム期間ＳＦnでのサステ
イン（点灯）期間ＳＦnの終了後、前記ｊ＋１フレーム
目のサブフレーム期間ＳＦ1でのアドレス（書き込み）
期間Ｔａ1の開始までの期間にクリア期間Ｔｃnを有する
駆動方法によって動作することを特徴している。
【００３３】請求項１０に記載の本発明の電子装置は、
１フレーム期間はｎ個のサブフレーム期間ＳＦ1、Ｓ
Ｆ2、・・・、ＳＦnを有し、前記ｎ個のサブフレーム期
間はそれぞれアドレス（書き込み）期間Ｔａ1、Ｔａ2、
・・・、Ｔａnと、サステイン（点灯）期間Ｔｓ1、Ｔｓ
2、・・・Ｔｓnとを有し、あるサブフレーム期間ＳＦk
（１≦ｋ≦ｎ）において、アドレス（書き込み）期間の
長さをｔａk、サステイン（点灯）期間の長さをｔｓk、
１ゲート信号線選択期間の長さをｔg（ｔａk、ｔｓk、
ｔg＞０）として、ｔａk＞ｔｓkが成立するとき、ＳＦk
の有するクリア期間の長さをｔｃk（ｔｃk＞０）とする
と、常に、ｔｃk≧ｔａk−（ｔｓk＋ｔg）が成立するこ
とを特徴としている。
【００３４】請求項１１に記載の本発明の電子装置は、
請求項８乃至請求項１０のいずれか１項に記載の電子装
置において、前記クリア期間において入力されるクリア
信号は、保持容量線駆動回路からの信号の入力によっ
て、保持容量線の電位を上げる、もしくは保持容量線の
電位を下げることによって与えられることを特徴として
いる。
【００３５】請求項１２に記載の本発明の電子装置は、
請求項１１に記載の電子装置において、前記クリア期間
中は、画像信号に関わらずＥＬ素子が消灯することを特
徴としている。
【００３６】
【発明の実施の形態】本発明の構成について説明する。
【００３７】通常の画素部の構成は、図１６に示すよう
に、保持容量１６０４の一方の端子は、電流供給線１６
０７に接続されており、この電流供給線は通常、一定電
位に保たれている。あるいは、図１７に示すように、保
持容量線１７１１を配置して、保持容量１７０４の一方
の端子はこの保持容量線に接続される方法もある。この
場合、保持容量線１７１１の電位は一定に保たれてい
る。
【００３８】本発明においては、回路構成は図１７に示
すものを用いるので、特別な構造は必要ない。ただし、
その保持容量線１７１１の電位は一定ではなく、回路を
用いて信号を入力できるようにしている点に特徴があ
る。
【００３９】アドレス（書き込み）期間およびサステイ
ン（点灯）期間においては、この保持容量線１７１１の
電位は一定電位に保っておく。そして、ＥＬ駆動用ＴＦ
Ｔ１７０３のゲート電圧に関わらず、強制的に非表示期
間を設ける場合には、保持容量線１７１１の電位を上げ
る。（ＥＬ駆動用ＴＦＴ１７０２がＰチャネル型の場
合。Ｎチャネル型を用いている場合には逆の動作をす
る。）これを、以後はクリア信号と表記し、クリア信号
が入力されている期間をクリア期間と表記する。この動
作により、保持容量１７０４と電気的に接続されている
ＥＬ駆動用ＴＦＴ１７０２のゲート・ソース間電圧ＶGS
も同時に引き上げられ、強制的にＯＦＦ状態となるた
め、この期間は、書き込まれている信号に関わらず、Ｅ
Ｌ素子１７０３への電流の供給は停止し、クリア期間と
することが出来る。
【００４０】なお、アドレス（書き込み）期間およびサ
ステイン（点灯）期間において、保持容量線１７１１を
一定電位に保つ際には、ある程度低い電位にしておくの
が望ましい。これは、保持容量線を１７１１を一定電位
に保つ期間をＡ期間とすると、クリア信号を入力する際
には、保持容量線の電位をＡ期間の状態からさらに上げ
るため、Ａ期間における電位が高い場合は、それよりも
さらに電位を高くする必要があるためである。（ＥＬ駆
動用ＴＦＴ１７０２がＰチャネル型の場合。Ｎチャネル
型を用いている場合には逆の動作をするので、Ａ期間で
は電位を高めに保つのが望ましい。）
【００４１】本発明の駆動方法では、保持容量線１７１
１にクリア信号を入力することで、強制的にクリア期間
を設けることが可能であるため、アドレス（書き込み）
期間よりも短いサステイン（点灯）期間を設けたい場合
にも、このクリア期間の長さを変えることで容易に実現
出来る。よって前述の、デューティー比を高く出来る効
果と相まって、多階調化に大いに有効といえる。
【００４２】信号線から入力される信号に関係なく、Ｅ
Ｌ素子１７０３を強制的に点灯しないようにするには、
ＥＬ素子１７０３の陽極１７０９と陰極１７１０の間の
電位差を０にする方法、ＥＬ駆動用ＴＦＴ１７０２とＥ
Ｌ素子１７０３との間に電流遮断用ＴＦＴを追加し、こ
の電流遮断用ＴＦＴを非導通状態とすることでＥＬ素子
１７０３への電流供給を遮断する方法などが挙げられる
が、これらの方法によると、入力する信号の波形になま
り（パルスの立ち上がり時あるいは立下り時に信号遅延
や鈍化が生ずる現象）が生じた場合に、各期間のタイミ
ングにズレが生ずるため、期間が短くなるにつれて影響
が大きくなる点や、追加するＴＦＴ等によって、画素の
開口率が低下するといった短所もある。これに対して本
発明の駆動方法では、保持容量線の電位を変えて、保持
容量の電荷を開放することにより、ＥＬ素子が点灯しな
いようにしている。よって、この非表示区間に伴う、画
像（映像）信号に関係した信号線の電位の操作は行う必
要がないため、前述の信号波形のなまりが影響すること
はなく、ＴＦＴ等を追加する必要もないので、開口率を
低下させることもない。
【００４３】次に、各部の電位パターンについて説明す
る。図１８を参照する。また、回路は引き続き図１７を
参照する。
【００４４】図１８において、１８０１はソース信号線
１７０６の電位、１８０２はＥＬ駆動用ＴＦＴ１７０３
のゲート電極の電位、１８０３はゲート信号線１７０５
の電位、１８０４は保持容量線１７１１の電位を示して
いる。なお、図１８はスイッチング用ＴＦＴ１７０１の
極性がＮチャネル型、ＥＬ駆動用ＴＦＴ１７０２の極性
がＰチャネル型の場合を示している。まず、保持容量線
１７１１の電位１８０４は、ある一定電位に保ってお
く。この電位は、後で引き上げる操作があるため、低め
に保つのが望ましい。その後、ソース信号線１７０６、
ゲート信号線１７０５には信号が入力され、各画素への
書き込みが行われる。
【００４５】ここで、図１８（Ａ）は、ＥＬ駆動用ＴＦ
Ｔ１７０２のゲート電極にＬＯ信号が入力された場合、
図１８（Ｂ）は、ＥＬ駆動用ＴＦＴ１７０２のゲート電
極にＨｉ信号が入力された場合を示している。図１８
（Ａ）では、ゲート信号線１７０５の選択に伴い、ＥＬ
駆動用ＴＦＴ１７０２のゲート電極にＬＯ信号が入力さ
れて電位が下がり、導通状態となり、ＥＬ素子１７０３
の点灯が開始する。対して、図１８（Ｂ）では、ゲート
信号線１７０５の選択に伴い、ＥＬ駆動用ＴＦＴ１７０
２のゲート電極にＨｉ信号が入力され、非導通状態をと
るので、ＥＬ素子１７０３は点灯しない。続いて、ゲー
ト信号線１７０５の選択期間が終了し、ゲート信号線１
７０５の電位が下がった後も、保持容量１７０４によっ
てＥＬ駆動用ＴＦＴ１７０２のゲート電極に印加される
電位が保たれ、図１８（Ａ）の場合はＥＬ素子１７０３
が点灯し続け、図１８（Ｂ）の場合は消灯状態が続く。
【００４６】次に、本発明におけるクリア期間前後での
各部の動作について説明する。図１８中、Ｘ−Ｘ'の点
線で示されるタイミングで、保持容量線１７１１の電位
１８０４を引き上げる。ここでは、保持容量線１７１１
の電位１８０４の振幅は、ソース信号線１７０６の振幅
よりも大きく取るのが望ましい。このとき、ゲート信号
線１７０５の選択期間は終了し、スイッチング用ＴＦＴ
１７０１は既に非導通状態となっており、保持容量１７
０４の両端子間の電圧はそのまま保存されるため、一方
の端子に接続されている保持容量線１７１１の電位１８
０４が上がると、もう一方の端子における電位、すなわ
ちＥＬ駆動用ＴＦＴ１７０２のゲート電圧１８０２が上
がることになる。よって、図１８（Ａ）において、Ｘ−
Ｘ'の点線で示されるタイミングで、ＥＬ駆動用ＴＦＴ
１７０２のゲート電極の電位１８０２が上がる。これに
より、ＥＬ駆動用ＴＦＴ１７０２は非導通状態となり、
ＥＬ素子１７０３への電流供給が停止し、消灯状態とな
る。図１８（Ｂ）においても同様に、保持容量線１７１
１の電位１８０４を上げるに伴い、ＥＬ駆動用ＴＦＴ１
７０２のゲート電極の電位１８０２も上がるが、この場
合は非表示状態のまま、変化は無い。
【００４７】このような操作により、別の行の画素部
で、ゲート信号線１７０５が選択され、ソース信号線１
７０６から信号の書き込みが行われている期間であって
も、ＥＬ素子１７０３を強制的に非表示状態とすること
が出来る。したがって、このクリア期間の長さを変える
ことで、サステイン（点灯）期間を自由に設定すること
が出来る。
【００４８】ところで、図１８においては、スイッチン
グ用ＴＦＴ１７０１がＮチャネル型の場合について説明
したが、Ｐチャネル型を用いた場合にも問題なく正常に
本発明の駆動方法での動作が可能である。以下に、図１
９を参照して説明する。また、回路は引き続き図１７を
参照する。
【００４９】まず、保持容量線１７１１の電位１９０４
は、ある一定に保っておく。前述の場合と同様の理由に
より、低めに保つのが望ましい。その後、ソース信号線
１７０６、ゲート信号線１７０５には信号が入力され、
各画素への書き込みが行われる。
【００５０】ここで、図１９（Ａ）は、ＥＬ駆動用ＴＦ
Ｔ１７０２のゲート電極にＬＯ信号が入力された場合、
図１９（Ｂ）は、ＥＬ駆動用ＴＦＴ１７０２のゲート電
極にＨｉ信号が入力された場合を示している。図１９
（Ａ）では、ゲート信号線１７０５の選択に伴い、ＥＬ
駆動用ＴＦＴ１７０２のゲート電極にＬＯ信号が入力さ
れて電位が下がり、導通状態となり、ＥＬ素子１７０３
の点灯が開始する。対して、図１９（Ｂ）では、ゲート
信号線１７０５の選択に伴い、ＥＬ駆動用ＴＦＴ１７０
２のゲート電極にＨｉ信号が入力され、非導通状態をと
るので、ＥＬ素子１７０３は点灯しない。続いて、ゲー
ト信号線１７０５の選択期間が終了し、ゲート信号線１
７０５の電位が下がった後も、保持容量によってＥＬ駆
動用ＴＦＴ１７０２のゲート電極に印加される電位が保
たれ、図１９（Ａ）の場合はＥＬ素子１７０３が点灯し
続け、図１９（Ｂ）の場合は消灯状態が続く。
【００５１】次に、本発明におけるクリア期間前後での
各部の動作について説明する。図１９中、Ｙ−Ｙ'の点
線で示されるタイミングで、保持容量線１７１１の電位
１９０４を引き上げる。このとき、図１９（Ａ）におい
ては、ゲート信号線１７０５の選択期間が終了し、スイ
ッチング用ＴＦＴ１７０１は既に非導通状態となってい
るため、保持容量１７０４の両端子間の電圧はそのまま
保存され、一方の端子に接続されている保持容量線１７
１１の電位１９０４が上がると、同時にＥＬ駆動用ＴＦ
Ｔ１７０２のゲート電圧１９０２が上がることになる。
よって、図１９（Ａ）において、Ｙ−Ｙ'の点線で示さ
れるタイミングで、ＥＬ駆動用ＴＦＴ１７０２のゲート
電極の電位１９０２が上がる。これにより、ＥＬ駆動用
ＴＦＴ１７０２は非導通状態となり、ＥＬ素子１７０３
への電流供給が停止し、消灯状態となる。図１９（Ｂ）
においては、保持容量線１７１１の電位を上げるのと同
時に、ＥＬ駆動用ＴＦＴ１７０２のゲート電極の電位１
９０２も上がる。このとき、スイッチング用ＴＦＴ１７
０１のソース側の電位も高くなることになる。スイッチ
ング用ＴＦＴ１７０１の極性はＰチャネル型であるか
ら、ソース側電位が上がったことにより、スイッチング
用ＴＦＴ１７０１が、一時導通状態となる。そのため、
スイッチング用ＴＦＴ１７０１のソース・ドレイン間の
電位が等しくなる方向に動く。すなわち、ＥＬ駆動用Ｔ
ＦＴ１７０２のゲート電極電位１９０２が下がる。この
とき、ゲート信号線１７０５の電位１９０３は一定であ
るから、ＥＬ駆動用ＴＦＴ１７０２のゲート電極電位１
９０２が下がると、同時にスイッチング用ＴＦＴ１７０
１のソース側電位が下がることになり、スイッチング用
ＴＦＴ１７０１のゲート・ソース間電圧が減少する方向
に動く。そして、スイッチング用ＴＦＴ１７０１のしき
い値電圧を下回ると、スイッチング用ＴＦＴ１７０１は
非導通状態に戻る。スイッチング用ＴＦＴ１７０１がＰ
チャネル型の場合には、各部は以上のような動作をする
が、いずれの場合にも、保持容量線１７１１の電位を上
げると、ＥＬ駆動用ＴＦＴ１７０２は非導通状態をと
る。
【００５２】以上より、スイッチング用ＴＦＴ１７０１
の極性は、Ｎチャネル型であってもＰチャネル型であっ
ても、正常に動作が可能である。
【００５３】なお、本実施形態においては、時間階調方
式とデジタル階調方式とを組み合わせた場合を例にとっ
て、本発明の説明を行ってきたが、さらに面積階調方式
を組み合わせた場合においても、同様の方法でＥＬ素子
を非表示にすることが可能である。
【実施例】以下に本発明の実施例について記述する。
【００５４】[実施例１]図２０（Ａ）に、全体の回路構
成の一例を示す。中央に画素部が配置されている。点線
枠２０００で囲まれた１画素分の回路図を図２０（Ｂ）
に示す。画素部の上側には、ソース信号線側駆動回路が
配置されている。画素部の左側には、ゲート信号線側駆
動回路が配置されている。画素部の右側には、保持容量
線駆動回路が配置されている。
【００５５】タイミングチャートを用いて、実際の駆動
方法について説明する。ここでは、デジタル階調と時間
階調とを組み合わせた方法で、ｎビットの階調表現を行
う場合において、簡単のため、ｎ＝３として、２3＝８
階調の表現について述べる。なお、回路図は引き続き図
２０を参照する。
【００５６】図１は、そのときの各行のゲート信号線と
保持容量線の電位のタイミングチャートである。本実施
例にて用いる回路においては、スイッチング用ＴＦＴ２
００１にはＮチャネル型を用いている。よって、ゲート
信号線選択期間においては、ゲート信号線２００５の電
位は高くなり、スイッチング用ＴＦＴ２００１が導通状
態となる。
【００５７】順を追って説明する。まず、ｎビットの階
調を表現するためには、１フレーム期間をｎ個のサブフ
レーム期間に分割する必要がある。本実施例において
は、３ビットであるから、ＳＦ1〜ＳＦ3の３つのサブフ
レーム期間に分割している。各サブフレーム期間はそれ
ぞれ、アドレス（書き込み）期間Ｔａ1〜Ｔａ3、サステ
イン（点灯）期間Ｔｓ1〜Ｔｓ3を有している。アドレス
（書き込み）期間は、１画面分の書き込みを行うのに要
する期間であるから、全て長さは等しい。また、サステ
イン（点灯）期間の長さは、２のべき乗で変わるように
する。すなわち、図１の場合は、Ｔｓ1：Ｔｓ2：Ｔｓ3
＝４：２：１となる。
【００５８】ただし、必ずしもサステイン（点灯）期間
の長さを２のべき乗の比としなくとも、階調表示は可能
である。
【００５９】本実施例のタイミングチャートは、アドレ
ス（書き込み）期間とサステイン（点灯）期間が完全に
分離しておらず、かつアドレス（書き込み）期間よりも
短いサステイン（点灯）期間を有している。まず、ＳＦ
1にて、１行づつゲート信号線２００５が選択され、そ
の間に画素に信号の書き込みが行われる。１行分の書き
込みが終了する（ゲート信号線選択期間が終了する）
と、その行はサステイン（点灯）期間Ｔｓ1に入る。
【００６０】ＳＦ1でのサステイン（点灯）期間Ｔｓ1の
終了後、ＳＦ2に入り、同様にゲート信号線２００５が
１行づつ選択され、画素へ信号の書き込みが行われる。
この間は、保持容量線２０１１の電位は一定に保たれて
いる。
【００６１】その後、ＳＦ3に入る。ＳＦ3においては、
図１に示すように、アドレス（書き込み）期間Ｔａ3よ
りも、サステイン（点灯）期間Ｔｓ3が短い。よって、
これまでのサブフレーム期間と同様、アドレス（書き込
み）期間の終了後にサステイン（点灯）期間に入り、サ
ステイン（点灯）期間の終了後に、直ちに次のサブフレ
ーム期間に入った場合、図２（Ａ）に示すように、ＳＦ
3のアドレス（書き込み）期間Ｔａ3が終了する前に、次
のフレーム期間でのＳＦ1のアドレス（書き込み）期間
Ｔａ1が開始するため、異なるサブフレーム期間のアド
レス（書き込み）期間が重複する部分が現れる。この期
間は、同時に異なる２列のゲート信号線が選択されるこ
とを意味しており、そのようなタイミングでは、正常に
画像（映像）の表示を行うことは出来ない。
【００６２】そこで、図２（Ｂ）に示すように、Ｔｓ3
の終了後からの一定期間（サステイン（点灯）期間が終
了した後、次のアドレス（書き込み）期間が開始される
までの期間）に、保持容量線２０１１の電位を上げるこ
とで、ＥＬ素子２００３が点灯しない期間を強制的に設
ける。この、ＥＬ素子２００３のクリア期間を、クリア
期間（Ｔｃn ｎ：サブフレームの番号）と表記する。
図２（Ｂ）において、Ｔｓ3の終了後にＴｃ3が設けられ
ていることで、Ｔａ3と次のＴａ1の重複が回避出来るた
め、画像（映像）を正常に表示することが出来る。
【００６３】なお、このクリア期間は、あるサブフレー
ム期間ＳＦk（１≦ｋ≦ｎ）において、アドレス（書き
込み）期間Ｔａkよりも短いサステイン（点灯）期間Ｔ
ｓkを有するときは、アドレス（書き込み）期間の長さ
をｔａk、サステイン（点灯）期間の長さをｔｓk、１ゲ
ート信号線選択期間の長さをｔg（ｔａk、ｔｓk、ｔg＞
０）として、ＳＦkの有するクリア期間の長さをｔｃ
k（ｔｃk＞０）とすると、常に、ｔｃk≧ｔａk−（ｔｓ
k＋ｔg）が成立するだけの長さを最低限必要とする。
【００６４】[実施例２]本実施例においては、実施例１
よりも階調数が多く、かつアドレス（書き込み）期間よ
りも短いサステイン（点灯）期間を複数有する場合の例
について述べる。回路は実施例１と同様であるので、引
き続き図２０を参照する。
【００６５】本実施例では、５ビット（２5＝３２）階
調の表現について述べる。３ビット階調表現の場合と同
様、アドレス（書き込み）期間Ｔａ1〜Ｔａ5は、全て同
じ長さであり、サステイン（点灯）期間Ｔｓ1〜Ｔｓ
5は、Ｔｓ1：Ｔｓ2：Ｔｓ3：Ｔｓ4：Ｔｓ5＝１６：８：
４：２：１としている。うち、Ｔｓ3、Ｔｓ4、Ｔｓ5の
長さは、アドレス（書き込み）期間よりも短い。
【００６６】信号の書き込みが終了した後、直ちにＥＬ
素子２００３の点灯が開始される駆動方法では、サステ
イン（点灯）期間が終了した後に、次のアドレス（書き
込み）期間に入ると、図３（Ａ）に示すように、異なる
サブフレーム期間のアドレス（書き込み）期間が重複す
る部分が現れる。図中、ａで示される範囲においては、
Ｔａ3とＴａ4の２つが重複し、ｂで示される範囲におい
ては、Ｔａ4とＴａ5の２つが重複し、ｃで示される範囲
においては、Ｔａ4とＴａ5と、次のサブフレーム期間に
おけるＴａ1（Ｔａ1'と表記）の３つが重複し、ｄで示
される範囲においては、Ｔａ5とＴａ1'の２つが重複す
る。このように、階調数が増加するほど、最小単位のサ
ステイン（点灯）期間が短くなるため、３つ以上のアド
レス（書き込み）期間が重複する場合も生ずる。よっ
て、実施例１と同様に、サステイン（点灯）期間が終了
した後、次のアドレス（書き込み）期間が開始されるま
での間に、図３（Ｂ）に示すようにそれぞれクリア期間
Ｔｃ3、Ｔｃ4、Ｔｃ5を設ける。これにより、アドレス
（書き込み）期間の重複を回避し、正常な画像（映像）
の表示が出来る。
【００６７】[実施例３]本実施例においては、同一基板
上に、画素部および画素部の周辺に設ける駆動回路のＴ
ＦＴ（Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴ）
を同時に作製する方法について詳細に説明する。
【００６８】まず、図４（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板５００１上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜５００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから
作製される酸化窒化シリコン膜５００２ａを１０〜２０
０[nm]（好ましくは５０〜１００[nm]）形成し、同様に
ＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン
膜５００２ｂを５０〜２００[nm]（好ましくは１００〜
１５０[nm]）の厚さに積層形成する。本実施例では下地
膜５００２を２層構造として示したが、前記絶縁膜の単
層膜または２層以上積層させた構造として形成しても良
い。
【００６９】島状半導体層５００３〜５００６は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３〜５００６の厚さは２５〜８
０[nm]（好ましくは３０〜６０[nm]）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。
【００７０】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３０[Hz]とし、レーザーエ
ネルギー密度を１００〜４００[mJ/cm2](代表的には２
００〜３００[mJ/cm2])とする。また、ＹＡＧレーザー
を用いる場合にはその第２高調波を用いパルス発振周波
数１〜１０[kHz]とし、レーザーエネルギー密度を３０
０〜６００[mJ/cm2](代表的には３５０〜５００[mJ/c
m2])とすると良い。そして幅１００〜１０００[μm]、
例えば４００[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率（オーバーラップ率）を８０〜９８[％]として行
う。
【００７１】次いで、島状半導体層５００３〜５００６
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３０
０〜４００[℃]とし、高周波（１３．５６[MHz]）電力
密度０．５〜０．８[W/cm2]で放電させて形成すること
ができる。このようにして作製される酸化シリコン膜
は、その後４００〜５００[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることができる。
【００７２】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００[nm]の厚さに形成し、
第２の導電膜５００９をＷで１００〜３００[nm]の厚さ
に形成する。
【００７３】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することができる。また、α
相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することができるが、β相のＴａ膜の抵抗率は
１８０[μΩcm]程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることができる。
【００７４】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、Ｗ中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９９９[％]のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
[μΩcm]を実現することができる。
【００７５】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成してもよい。また、リン
等の不純物元素をドーピングした多結晶シリコン膜に代
表される半導体膜を用いてもよい。本実施例以外の他の
組み合わせの一例は、第１の導電膜を窒化タンタル（Ｔ
ａＮ）で形成し、第２の導電膜をＷとする組み合わせ、
第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２
の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとす
る組み合わせで形成することが好ましい。
【００７６】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ（１３．５６[MH
z]）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００[W]のＲＦ（１３．５６[MH
z]）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。
【００７７】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程
度の割合でエッチング時間を増加させると良い。Ｗ膜に
対する酸化窒化シリコン膜の選択比は２〜４（代表的に
は３）であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は２０〜５０[nm]程度エ
ッチングされることになる。こうして、第１のエッチン
グ処理により第１の導電層と第２の導電層から成る第１
の形状の導電層５０１１〜５０１６（第１の導電層５０
１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１
６ｂ）を形成する。このとき、ゲート絶縁膜５００７に
おいては、第１の形状の導電層５０１１〜５０１６で覆
われない領域は２０〜５０[nm]程度エッチングされ薄く
なった領域が形成される（図４（Ａ））。
【００７８】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する（図４（Ｂ））。ドー
ピングの方法はイオンドープ法もしくはイオン注入法で
行えば良い。イオンドープ法の条件はドーズ量を１×１
０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜
１００[keV]として行う。Ｎ型を付与する不純物元素と
して１５族に属する元素、典型的にはリン（Ｐ）または
砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用い
る。この場合、導電層５０１１〜５０１５がＮ型を付与
する不純物元素に対するマスクとなり、自己整合的に第
１の不純物領域５０１７〜５０２５が形成される。第１
の不純物領域５０１７〜５０２５には１×１０20〜１×
１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物
元素を添加する。
【００７９】次に、図４（Ｃ）に示すように第２のエッ
チング処理を行う。同様にＩＣＰエッチング法を用い、
エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１[P
a]の圧力でコイル型の電極に５００[W]のＲＦ(１３．５
６[MHz])電力を供給し、プラズマを生成して行う。基板
側（試料ステージ）には５０[W]のＲＦ(１３．５６[MH
z])電力を投入し、第１のエッチング処理に比べ低い自
己バイアス電圧を印加する。このような条件によりＷ膜
を異方性エッチングし、かつ、それより遅いエッチング
速度で第１の導電層であるＴａを異方性エッチングして
第２の形状の導電層５０２６〜５０３１（第１の導電層
５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５
０３１ｂ）を形成する。このとき、ゲート絶縁膜５００
７においては、第２の形状の導電層５０２６〜５０３１
で覆われない領域はさらに２０〜５０[nm]程度エッチン
グされ薄くなった領域が形成される。
【００８０】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【００８１】そして、図５（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げて高い加速電圧の条件としてＮ型
を付与する不純物元素をドーピングする。例えば、加速
電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]
のドーズ量で行い、図４（Ｂ）で島状半導体層に形成さ
れた第１の不純物領域の内側に新たな不純物領域を形成
する。ドーピングは、第２の形状の導電層５０２６〜５
０３０を不純物元素に対するマスクとして用い、第２の
導電層５０２６ａ〜５０３０ａの下側の領域にも不純物
元素が添加されるようにドーピングする。こうして、第
２の導電層５０２６ａ〜５０３０ａと重なる第３の不純
物領域５０３２〜５０４１と、第１の不純物領域と第３
の不純物領域との間の第２の不純物領域５０４２〜５０
５１とを形成する。Ｎ型を付与する不純物元素は、第２
の不純物領域で１×１０17〜１×１０19[atoms/cm3]の
濃度となるようにし、第３の不純物領域で１×１０16〜
１×１０18[atoms/cm3]の濃度となるようにする。
【００８２】そして、図５（Ｂ）に示すように、Ｐチャ
ネル型ＴＦＴを形成する島状半導体層５００４、５００
６に第1の導電型とは逆の導電型の第４の不純物領域５
０５２〜５０６３を形成する。第２の導電層５０２７
ｂ、５０３０ｂを不純物元素に対するマスクとして用
い、自己整合的に不純物領域を形成する。このとき、Ｎ
チャネル型ＴＦＴを形成する島状半導体層５００３、５
００５はレジストマスク５２００で全面を被覆してお
く。不純物領域５０５２〜５０６３にはそれぞれ異なる
濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を
用いたイオンドープ法で形成し、そのいずれの領域にお
いても不純物濃度を２×１０20〜２×１０21[atoms/c
m3]となるようにする。
【００８３】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第２
の導電層５０２６〜５０３０がゲート電極として機能す
る。また、５０３１は島状のソース信号線として機能す
る。
【００８４】こうして導電型の制御を目的として図５
（Ｃ）に示すように、それぞれの島状半導体層に添加さ
れた不純物元素を活性化する工程を行う。この工程はフ
ァーネスアニール炉を用いる熱アニール法で行う。その
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。熱アニ
ール法では酸素濃度が１[ppm]以下、好ましくは０．１
[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表
的には５００〜６００[℃]で行うものであり、本実施例
では５００[℃]で４時間の熱処理を行う。ただし、５０
２６〜５０３１に用いた配線材料が熱に弱い場合には、
配線等を保護するため層間絶縁膜（シリコンを主成分と
する）を形成した後で活性化を行うことが好ましい。
【００８５】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜４５０[℃]で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
【００８６】次いで、図６（Ａ）に示すように、第１の
層間絶縁膜５０６４を酸化窒化シリコン膜から１００〜
２００[nm]の厚さで形成する。その上に有機絶縁物材料
から成る第２の層間絶縁膜５０６５を形成した後、第１
の層間絶縁膜５０６４、第２の層間絶縁膜５０６５、お
よびゲート絶縁膜５００７に対してコンタクトホールを
形成し、各配線（接続配線、信号線を含む）５０６６〜
５０７１、５０７３をパターニング形成した後、接続配
線５０７１に接する画素電極５０７２をパターニング形
成する。
【００８７】第２の層間絶縁膜５０６５としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０６５は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５[μm]（さらに好ま
しくは２〜４[μm]）とすれば良い。
【００８８】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７〜５０２１および５０２３〜５０２５または
Ｐ型の不純物領域５０５２〜５０６３に達するコンタク
トホール、配線５０３１に達するコンタクトホール、電
流供給線に達するコンタクトホール（図示せず）、およ
びゲート電極に達するコンタクトホール（図示せず）を
それぞれ形成する。
【００８９】また、配線（接続配線、信号線を含む）５
０６６〜５０７１、５０７３として、Ｔｉ膜を１００[n
m]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１
５０[nm]をスパッタ法で連続形成した３層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。
【００９０】また、本実施例では、画素電極５０７２と
してＩＴＯ膜を１１０[nm]の厚さに形成し、パターニン
グを行った。画素電極５０７２を接続配線５０７１と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。この
画素電極５０７２がＥＬ素子の陽極となる（図６
（Ａ））。
【００９１】次に、図６（Ｂ）に示すように、珪素を含
む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚
さに形成し、画素電極５０７２に対応する位置に開口部
を形成して第３の層間絶縁膜５０７４を形成する。開口
部を形成する際、ウエットエッチング法を用いることで
容易にテーパー形状の側壁とすることが出来る。開口部
の側壁が十分になだらかでないと段差に起因するＥＬ層
の劣化が顕著な問題となってしまう。
【００９２】次に、ＥＬ層５０７５および陰極（ＭｇＡ
ｇ電極）５０７６を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、ＥＬ層５０７５の膜厚は８０
〜２００[nm]（典型的には１００〜１２０[nm]）、陰極
５０７６の厚さは１８０〜３００[nm]（典型的には２０
０〜２５０[nm]）とすれば良い。
【００９３】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にＥＬ層および陰極を形成するのが好ましい。
【００９４】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層および陰極を選択的に形成する。次いで、緑色に
対応する画素以外を全て隠すマスクをセットし、そのマ
スクを用いて緑色発光のＥＬ層および陰極を選択的に形
成する。次いで、同様に青色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて青色発光の
ＥＬ層および陰極を選択的に形成する。なお、ここでは
全て異なるマスクを用いるように記載しているが、同じ
マスクを使いまわしても構わない。また、全画素にＥＬ
層および陰極を形成するまで真空を破らずに処理するこ
とが好ましい。
【００９５】ここではＲＧＢに対応した３種類のＥＬ素
子を形成する方式を用いたが、白色発光のＥＬ素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＥＬ素子を重ねる方式などを用い
ても良い。
【００９６】なお、ＥＬ層５０７５としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
４層構造をＥＬ層とすれば良い。また、本実施例ではＥ
Ｌ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、
公知の他の材料であっても良い。
【００９７】次いで、ＥＬ層および陰極を覆って保護電
極５０７７を形成する。この保護電極５０７７としては
アルミニウムを主成分とする導電膜を用いれば良い。保
護電極５０７７はＥＬ層および陰極を形成した時とは異
なるマスクを用いて真空蒸着法で形成すれば良い。ま
た、ＥＬ層および陰極を形成した後で大気解放しないで
連続的に形成することが好ましい。
【００９８】最後に、窒化珪素膜でなるパッシベーショ
ン膜５０７８を３００[nm]の厚さに形成する。実際には
保護電極５０８８がＥＬ層を水分等から保護する役割を
果たすが、さらにパッシベーション膜５０７８を形成し
ておくことで、ＥＬ素子の信頼性をさらに高めることが
出来る。
【００９９】こうして図６（Ｂ）に示すような構造のア
クティブマトリクス型電子装置が完成する。なお、本実
施例におけるアクティブマトリクス型電子装置の作成工
程においては、回路の構成および工程の関係上、ゲート
電極を形成している材料であるＴａ、Ｗによってソース
信号線を形成し、ソース、ドレイン電極を形成している
配線材料であるＡｌによってゲート信号線を形成してい
るが、異なる材料を用いても良い。
【０１００】ところで、本実施例のアクティブマトリク
ス基板は、画素部だけでなく駆動回路部にも最適な構造
のＴＦＴを配置することにより、非常に高い信頼性を示
し、動作特性も向上しうる。また結晶化工程においてＮ
ｉ等の金属触媒を添加し、結晶性を高めることも可能で
ある。それによって、ソース信号線駆動回路の駆動周波
数を１０[MHz]以上にすることが可能である。
【０１０１】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。
【０１０２】本実施例の場合、Ｎチャネル型ＴＦＴの活
性層は、ソース領域、ドレイン領域、ＧＯＬＤ領域、Ｌ
ＤＤ領域およびチャネル形成領域を含み、ＧＯＬＤ領域
はゲート絶縁膜を介してゲート電極と重なっている。
【０１０３】また、ＣＭＯＳ回路のＰチャネル型ＴＦＴ
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチ
ャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャ
リア対策を講じることも可能である。
【０１０４】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなＣＭＯＳ回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成
するＮチャネル型ＴＦＴは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でＬＤＤ領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流値を極力低く抑え
る必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ
回路を形成するＮチャネル型ＴＦＴは、ＬＤＤ領域の一
部がゲート絶縁膜を介してゲート電極と重なる構成を有
していることが好ましい。このような例としては、やは
り、点順次駆動に用いられるトランスミッションゲート
などが挙げられる。
【０１０５】なお、実際には図６（Ｂ）の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＥＬ素子の信頼性が向上する。
【０１０６】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では電子装置という。
【０１０７】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を５枚（島状半導体層パターン、第１配線パターン（ゲ
ート配線、島状のソース配線、容量配線）、ｎチャネル
領域のマスクパターン、コンタクトホールパターン、第
２配線パターン（画素電極、接続電極含む））とするこ
とができる。その結果、工程を短縮し、製造コストの低
減及び歩留まりの向上に寄与することができる。
【０１０８】[実施例４]本実施例においては、本発明の
電子装置を作製した例について説明する。
【０１０９】図７（Ａ）は本発明を用いた電子装置の上
面図であり、図７（Ａ）をＸ−Ｘ'面で切断した断面図
を図７（Ｂ）に示す。図７（Ａ）において、４００１は
基板、４００２は画素部、４００３はソース信号線側駆
動回路、４００４はゲート信号線側駆動回路であり、そ
れぞれの駆動回路は配線４００５、４００６、４００７
を経てＦＰＣ４００８に至り、外部機器へと接続され
る。
【０１１０】このとき、画素部においては、好ましくは
駆動回路および画素部を囲むようにしてカバー材４００
９、密封材４０１０、シーリング材（ハウジング材とも
いう）４０１１（図７（Ｂ）に図示）が設けられてい
る。
【０１１１】また、図７（Ｂ）は本実施例の電子装置の
断面構造であり、基板４００１、下地膜４０１２の上に
駆動回路用ＴＦＴ（但し、ここではＮチャネル型ＴＦＴ
とＰチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図
示している）４０１３および画素部用ＴＦＴ４０１４
（但し、ここではＥＬ素子への電流を制御するＥＬ駆動
用ＴＦＴだけ図示している）が形成されている。これら
のＴＦＴは公知の構造（トップゲート構造あるいはボト
ムゲート構造）を用いれば良い。
【０１１２】公知の作製方法を用いて駆動回路用ＴＦＴ
４０１３、画素部用ＴＦＴ４０１４が完成したら、樹脂
材料でなる層間絶縁膜（平坦化膜）４０１５の上に画素
部用ＴＦＴ４０１４のドレインと電気的に接続する透明
導電膜でなる画素電極４０１６を形成する。透明導電膜
としては、酸化インジウムと酸化スズとの化合物（ＩＴ
Ｏと呼ばれる）または酸化インジウムと酸化亜鉛との化
合物を用いることができる。そして、画素電極４０１６
を形成したら、絶縁膜４０１７を形成し、画素電極４０
１６上に開口部を形成する。
【０１１３】次に、ＥＬ層４０１８を形成する。ＥＬ層
４０１８は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
【０１１４】本実施例では、シャドウマスクを用いて蒸
着法によりＥＬ層を形成する。シャドウマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層および青色発光層）を形成することで、
カラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルタを組み合わせた方式、白色発光層
とカラーフィルタを組み合わせた方式があるがいずれの
方法を用いても良い。勿論、単色発光の電子装置とする
こともできる。
【０１１５】ＥＬ層４０１８を形成したら、その上に陰
極４０１９を形成する。陰極４０１９とＥＬ層４０１８
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０１８と陰極４０
１９を連続成膜するか、ＥＬ層４０１８を不活性雰囲気
で形成し、大気解放しないで陰極４０１９を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。
【０１１６】なお、本実施例では陰極４０１９として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０１８上に蒸
着法で１［nm］厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００［nm］厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０１９は４０２０で示される領域
において配線４００７に接続される。配線４００７は陰
極４０１９に所定の電圧を与えるための電源線であり、
導電性ペースト材料４０２１を介してＦＰＣ４００８に
接続される。
【０１１７】４０２０に示された領域において陰極４０
１９と配線４００７とを電気的に接続するために、層間
絶縁膜４０１５および絶縁膜４０１７にコンタクトホー
ルを形成する必要がある。これらは層間絶縁膜４０１５
のエッチング時（画素電極用コンタクトホールの形成
時）や絶縁膜４０１７のエッチング時（ＥＬ層形成前の
開口部の形成時）に形成しておけば良い。また、絶縁膜
４０１７をエッチングする際に、層間絶縁膜４０１５ま
で一括でエッチングしても良い。この場合、層間絶縁膜
４０１５と絶縁膜４０１７が同じ樹脂材料であれば、コ
ンタクトホールの形状を良好なものとすることができ
る。
【０１１８】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜４０２２、充填材４０２
３、カバー材４００９が形成される。
【０１１９】さらに、ＥＬ素子部を囲むようにして、カ
バー材４００９と基板４００１の内側にシーリング材４
０１１が設けられ、さらにシーリング材４０１１の外側
には密封材（第２のシーリング材）４０１０が形成され
る。
【０１２０】このとき、この充填材４０２３は、カバー
材４００９を接着するための接着剤としても機能する。
充填材４０２３としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニ
ルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材４０２３の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。また充填材４０２３の内部に、酸素を捕捉する
効果を有する酸化防止剤等を配置することで、ＥＬ層の
劣化を抑えても良い。
【０１２１】また、充填材４０２３の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０１２２】スペーサーを設けた場合、パッシベーショ
ン膜４０２２はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
【０１２３】また、カバー材４００９としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Fibergla
ss-Reinforced Plastics）板、ＰＶＦ（ポリビニルフル
オライド）フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材４０２３としてＰＶＢやＥＶＡを用い
る場合、数十［μm］のアルミニウムホイルをＰＶＦフ
ィルムやマイラーフィルムで挟んだ構造のシートを用い
ることが好ましい。
【０１２４】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材４００９が透光性を有する
必要がある。
【０１２５】また、配線４００７はシーリング材４０１
１および密封材４０１０と基板４００１との隙間を通っ
てＦＰＣ４００８に電気的に接続される。なお、ここで
は配線４００７について説明したが、他の配線４００
５、４００６も同様にしてシーリング材４０１１および
密封材４０１０の下を通ってＦＰＣ４００８に電気的に
接続される。
【０１２６】なお本実施例では、充填材４０２３を設け
てからカバー材４００９を接着し、充填材４０２３の側
面（露呈面）を覆うようにシーリング材４０１１を取り
付けているが、カバー材４００９およびシーリング材４
０１１を取り付けてから、充填材４０２３を設けても良
い。この場合、基板４００１、カバー材４００９および
シーリング材４０１１で形成されている空隙に通じる充
填材の注入口を設ける。そして前記空隙を真空状態（１
０-2［Torr］以下）にし、充填材の入っている水槽に注
入口を浸してから、空隙の外の気圧を空隙の中の気圧よ
りも高くして、充填材を空隙の中に充填する。
【０１２７】[実施例５]ここで本発明の電子装置におけ
る画素部のさらに詳細な断面構造を図８に示す。
【０１２８】図８において、基板４５０１上に設けられ
たスイッチング用ＴＦＴ４５０２は本実施例ではＮチャ
ネル型ＴＦＴを用いる。本実施例ではダブルゲート構造
としているが、構造および作製プロセスに大きな違いは
ないので説明は省略する。但し、ダブルゲート構造とす
ることで実質的に２つのＴＦＴが直列された構造とな
り、オフ電流値を低減することができるという利点があ
る。なお、本実施例ではダブルゲート構造としている
が、シングルゲート構造でも構わないし、トリプルゲー
ト構造やそれ以上のゲート本数を持つマルチゲート構造
でも構わない。また、Ｐチャネル型ＴＦＴを用いて形成
しても構わない。
【０１２９】また、ＥＬ駆動用ＴＦＴ４５０３はＮチャ
ネル型ＴＦＴを用いる。スイッチング用ＴＦＴ４５０２
のドレイン配線４５０４は配線（図示せず）によってＥ
Ｌ駆動用ＴＦＴ４５０３のゲート電極４５０６に電気的
に接続されている。
【０１３０】ところで、電子装置の駆動電圧が高い（１
０[Ｖ]以上）場合には、駆動回路を構成するＴＦＴが、
特にＮチャネル型においてホットキャリア等による劣化
の危険性が高いため、実施例３の図６（Ｂ）に示すよう
に、Ｎチャネル型ＴＦＴのドレイン側、あるいはソース
側とドレイン側との両方に、ゲート絶縁膜を介してゲー
ト電極に重なる位置にＬＤＤ領域（ＧＯＬＤ領域）を設
ける構造が極めて有効となる。対して、駆動電圧が低い
（１０[Ｖ]以下）場合には、ホットキャリアによる劣化
の心配はほとんど無いため、本実施例の図８にて示すよ
うに、特にＧＯＬＤ領域を設ける必要はない。ただし、
画素部におけるスイッチング用ＴＦＴ４５０２には、Ｏ
ＦＦ電流を低く抑えるために、Ｎチャネル型ＴＦＴのド
レイン側、あるいはソース側とドレイン側との両方に、
ゲート絶縁膜を介してゲート電極に重ならない位置にＬ
ＤＤ領域を設ける構造が極めて有効となる。このとき、
ＥＬ駆動用ＴＦＴ４５０３に関しては、特にＬＤＤ領域
を設ける必要性は無いが、スイッチング用ＴＦＴ４５０
２にＬＤＤ領域を形成する際に、ＥＬ駆動用ＴＦＴ４５
０３の部分をレジストで覆うためには専用のマスクが必
要となる。よって、本実施例においては、マスク枚数の
増加を避けるため、ＥＬ駆動用ＴＦＴ４５０３を、スイ
ッチング用ＴＦＴ４５０２と同じ構造（ＬＤＤ領域を有
する構造）で形成した。
【０１３１】ここで、本実施例にて示す構造を有するＴ
ＦＴの作成工程について述べる。説明には図９を参照す
る。
【０１３２】実施例３にしたがって、図４（Ｂ）の状態
まで終了したものを図９（Ａ）に示す。ここまでの工程
で、第１の不純物領域４７０１〜４７０５が形成され
る。続いて、Ｔａ膜からなる第１の導電膜、Ｗ膜からな
る第２の導電膜を、図９（Ｂ）に示すようにエッチング
し、図９（Ａ）で島状半導体層に形成された第１の不純
物領域の内側に、第１の不純物領域よりも低濃度である
第２の不純物領域４７０６〜４７１１を形成する。ここ
で形成された第２の不純物領域４７０６〜４７１１は前
述のＬＤＤ領域となる。
【０１３３】以後は、再び実施例３にしたがって、図５
（Ｂ）以降で示される工程を経て、アクティブマトリク
ス基板を完成させれば良い。
【０１３４】また、本実施例ではＥＬ駆動用ＴＦＴ４５
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列に接続したマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１３５】また、ＥＬ駆動用ＴＦＴ４５０３のゲート
電極４５０６を含む配線（図示せず）は、ＥＬ駆動用Ｔ
ＦＴ４５０３のドレイン配線４５１２と絶縁膜を介して
一部で重なり、その領域では保持容量が形成される。こ
の保持容量はＥＬ駆動用ＴＦＴ４５０３のゲート電極４
５０６にかかる電圧を保持する機能を有する。
【０１３６】スイッチング用ＴＦＴ４５０２およびＥＬ
駆動用ＴＦＴ４５０３の上には第１の層間絶縁膜４５１
４が設けられ、その上に樹脂絶縁膜でなる第２の層間絶
縁膜４５１５が形成される。
【０１３７】４５１７は反射性の高い導電膜でなる画素
電極（ＥＬ素子の陰極）であり、ＥＬ駆動用ＴＦＴ４５
０３のドレイン領域に一部が覆い被さるように形成さ
れ、電気的に接続される。画素電極４５１７としてはア
ルミニウム合金膜、銅合金膜または銀合金膜など低抵抗
な導電膜またはそれらの積層膜を用いることが好まし
い。勿論、他の導電膜との積層構造としても良い。
【０１３８】次に有機樹脂膜４５１６を画素電極４５１
７上に形成し、画素電極４５１７に面する部分をパター
ニングした後、ＥＬ層４５１９が形成される。なおここ
では図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１３９】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H.Shenk, H.Becker, O.G
elsen, E.Kluge, W.Kreuder and H.Spreitzer :“Polym
ersfor Light Emitting Diodes”,Euro Display,Procee
dings,1999,p.33-37」や特開平１０−９２５７６号公報
に記載されたような材料を用いれば良い。
【０１４０】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０
［nm］（好ましくは４０〜１００［nm］）とすれば良
い。
【０１４１】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光およびそのため
のキャリアの移動を行わせるための層）を形成すれば良
い。
【０１４２】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
【０１４３】陽極４５２３まで形成された時点でＥＬ素
子４５１０が完成する。なお、ここでいうＥＬ素子４５
１０とは、画素電極（陰極）４５１７と、発光層４５１
９と、正孔注入層４５２２および陽極４５２３で形成さ
れた保持容量とを指す。
【０１４４】ところで、本実施例では、陽極４５２３の
上にさらにパッシベーション膜４５２４を設けている。
パッシベーション膜４５２４としては窒化珪素膜または
窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素
子とを遮断することであり、有機ＥＬ材料の酸化による
劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える
意味との両方を併せ持つ。これにより電子装置の信頼性
が高められる。
【０１４５】以上のように本実施例において説明してき
た電子装置は図８のような構造の画素からなる画素部を
有し、オフ電流値の十分に低いスイッチング用ＴＦＴ
と、ホットキャリア注入に強いＥＬ駆動用ＴＦＴとを有
する。従って、高い信頼性を有し、且つ、良好な画像表
示が可能な電子装置が得られる。
【０１４６】本実施例において説明した構造を有するＥ
Ｌ素子の場合、発光層４５１９で発生した光は、矢印で
示されるようにＴＦＴが形成された基板の逆方向に向か
って放射される。
【０１４７】[実施例６]本実施例においては、実施例５
の図８に示した画素部において、ＥＬ素子４５１０の構
造を反転させた構造について説明する。説明には図１０
を用いる。なお、図８の構造と異なる点はＥＬ素子の部
分とＴＦＴ部分だけであるので、その他の説明は省略す
ることとする。
【０１４８】図１０において、スイッチング用ＴＦＴ４
５０２は実施例５にて記述した方法で形成されたＮチャ
ネル型ＴＦＴを用いる。ＥＬ駆動用ＴＦＴ４５０３は公
知の方法で形成されたＰチャネル型ＴＦＴを用いる。こ
こで、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとは、
その極性の同じ物を用いることが望ましい。
【０１４９】本実施例では、画素電極（陽極）４５２５
として透明導電膜を用いる。具体的には酸化インジウム
と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸
化インジウムと酸化スズとの化合物でなる導電膜を用い
ても良い。
【０１５０】そして、樹脂膜でなる第３の層間絶縁膜４
５２６が形成された後、発光層４５２８が形成される。
その上にはカリウムアセチルアセトネート（ａｃａｃＫ
と表記される）でなる電子注入層４５２９、アルミニウ
ム合金でなる陰極４５３０が形成される。
【０１５１】その後、実施例５と同様に、有機ＥＬ材料
の酸化を防止するためのパッシベーション膜４５３２が
形成され、こうしてＥＬ素子４５３１が形成される。
【０１５２】本実施例において説明した構造を有するＥ
Ｌ素子の場合、発光層４５２８で発生した光は、矢印で
示されるようにＴＦＴが形成された基板の方に向かって
放射される。
【０１５３】[実施例７]本発明の駆動方法を実施するに
は、図１７に示したように、画素部に保持容量線１７１
１を配置する必要がある。このような構造では、図１６
に示したような、保持容量１６０４の一方の端子を電流
供給線１６０７に接続した構造の画素部と比べて、配線
数が増加するため、開口率の面で不利となる。よって本
実施例においては、電流供給線をゲート信号線で共用す
ることにより、画素部の配線数を減らした構造の画素を
用いて、本発明の駆動方法を実施する例について述べ
る。なお、本実施例にて示す、電流供給線とゲート信号
線との共用構造を有する画素に関しては、特願２０００
−０８７６８３に記載されているものを用いる。
【０１５４】図１１を参照する。図１１は、電流供給線
とゲート信号線との共用構造を有する画素を用いて、本
発明の駆動方法を実施するための回路構成例である。基
板１１５０の中央部に画素部１１５４が配置されてい
る。画素部１１５４の上側には、ソース信号線側駆動回
路１１５１が配置されている。画素部１１５４の左側に
は、ゲート信号線側駆動回路１１５１１５２が配置され
ている。画素部の右側には、保持容量線駆動回路１１５
３が配置されている。図１１（Ｂ）は、この１画素分の
回路図である。１１０１はスイッチング用ＴＦＴ、１１
０２はＥＬ駆動用ＴＦＴ、１１０３はＥＬ素子、１１０
４は保持容量、１１０５はゲート信号線、１１０６はゲ
ート信号線１１０５の１行前のゲート信号線、１１０７
はソース信号線、１１０８は保持容量線である。
【０１５５】構造上の特徴は、ＥＬ駆動用ＴＦＴ１１０
２のソース領域とドレイン領域のうちの一方が、１行前
のゲート信号線１１０６に接続されている点である。図
１１０（Ｂ）において、ゲート信号線１１０６がｋ−１
行目、ゲート信号線１１０５がｋ行目に走査されるとす
ると、まずｋ−１行目のゲート信号線１１０６の走査が
あり、それが終了したのち、直ちにｋ行目のゲート信号
線１１０５の走査が行われるが、ｋ行目のゲート信号線
１１０５の走査中は、ｋ−１行目のゲート信号線１１０
６は既に走査は終了し、一定電位となっている。この点
に着目し、ｋ行目のゲート信号線１１０５によって制御
されるＥＬ素子１１０３への電流の供給を、ｋ−１行目
のゲート信号線１１０６を利用して行うというものであ
る。
【０１５６】ところで、ＥＬ駆動用ＴＦＴ１１０２は、
Ｎチャネル型、Ｐチャネル型のいずれの極性のものを用
いても良い。ただし前述のように、ソース接地のよいこ
と、ＥＬ素子の構造上の制約などの点を考慮すると、Ｐ
チャネル型を用いることが望ましい。本実施例では、Ｅ
Ｌ駆動用ＴＦＴ１１０２はＰチャネル型を用いるものと
して説明する。
【０１５７】また、理由は後述するが、スイッチング用
ＴＦＴ１１０１は、この場合ＥＬ駆動用ＴＦＴ１１０２
と同じ極性のＴＦＴを用いる必要がある。
【０１５８】以下に、実際の駆動に関する説明を行う。
図１２、図１３にタイミングチャートを示す。例は３ビ
ット階調の表示であり、サステイン（点灯）期間Ｔｓ3
は、アドレス（書き込み）期間よりも短い。実施例１の
回路と、本実施例の回路では、画素部の構造に相違があ
るが、アドレス（書き込み）期間の重複を回避するた
め、保持容量線１１０８の電位を上げることでクリア期
間（クリア期間）を設けるというように、実施例１にて
説明した通りの駆動が可能である。ｋ−１行目のゲート
信号線１１０６は、選択期間終了後に一定電位となり、
次の選択期間が来るまでの期間、ｋ行目のゲート信号線
１１０５によって制御されるＥＬ素子１１０３に電流の
供給を行う。
【０１５９】ここで、先のＴＦＴの極性に関して述べ
る。前に、スイッチング用ＴＦＴ１１０１とＥＬ駆動用
ＴＦＴ１１０２の極性は同じくする必要があると述べ
た。つまり本実施例の場合では、ＥＬ駆動用ＴＦＴ１１
０２はＰチャネル型を用いているから、スイッチング用
ＴＦＴ１１０１もＰチャネル型とする必要があるという
ことである。仮にスイッチング用ＴＦＴ１１０１がここ
でＮチャネル型であったとすると、このスイッチング用
ＴＦＴ１１０１を導通させるには、スイッチング用ＴＦ
Ｔ１１０１のゲート電極にＨｉ信号が入力されなければ
ならない。つまり、ゲート信号線１１０５、１１０６
は、選択状態のときＨｉ電位、非選択状態のときＬＯ電
位となる。ＥＬ駆動用ＴＦＴ１１０２はＰチャネル型で
あるから、ＥＬ素子１１０３に電流を供給するには、Ｅ
Ｌ素子の陽極１１１０よりも、ＥＬ駆動用ＴＦＴ１１０
２のソース側、つまりゲート信号線１１０６の電位が高
くなっていなければならない。よって、前述のように、
スイッチング用ＴＦＴ１１０１がＮチャネル型の場合、
それを駆動するようなゲート信号線の電位の取り方で
は、非選択期間においてＬＯ電位を取るため、ＥＬ素子
１１０３に電流の供給を行うことが出来なくなる。よっ
てＥＬ駆動用ＴＦＴ１１０２がＰチャネル型の場合は、
スイッチング用ＴＦＴ１１０１もＰチャネル型とする必
要がある。
【０１６０】なお、本実施例の回路構成において、ｋ行
目のゲート信号線１１０５によって制御される画素のＥ
Ｌ素子１１０３への電流の供給は、ｋ−１行目のゲート
信号線１１０６に接続することで行っているが、非選択
状態にあるゲート信号線であれば、どのゲート信号線を
用いても同様の駆動は可能である。ゲート信号線の信号
波形のなまりが生ずる場合等を考えると、隣接している
ゲート信号線ではなく、１列以上の間を空けたゲート信
号線によって電流供給を行うのが望ましいが、接続用の
配線が増加することで開口率の低下を招くため、これら
は回路構成、ＴＦＴ素子の特性等により、最良の方法を
選択すれば良い。
【０１６１】[実施例８]本発明において、保持容量線の
電位を制御する保持容量線駆動回路は、実施例１の例で
は独立した回路を配置する構成をとっているが、図２１
（Ａ）に示すように、１つの回路として構成しても良
い。ところで、ゲート信号線側駆動回路は、画素部の両
側に配置するのが駆動する上では望ましい。よって、図
２１（Ｂ）に示すように、ゲート信号線側駆動回路と保
持容量線駆動回路とを１つの回路として構成し、両側配
置としても良い。
【０１６２】[実施例９]本発明において、三重項励起子
からの燐光を発光に利用できるＥＬ材料を用いること
で、外部発光量子効率を飛躍的に向上させることができ
る。これにより、ＥＬ素子の低消費電力化、長寿命化、
および軽量化が可能になる。
【０１６３】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。（T.Tsutsui, C.Ada
chi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda,（Elsevier Sci.Pu
b., Tokyo,1991）p.437.）上記の論文により報告された
ＥＬ材料（クマリン色素）の分子式を以下に示す。
【０１６４】
【化１】
【０１６５】（M.A.Baldo, D.F.O'Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natu
re 395（1998）p.151.） 上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分
子式を以下に示す。
【０１６６】
【化２】
【０１６７】（M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75（19
99）p.4.） （T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wa
tanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguch
i, Jpn.Appl.Phys., 38（12B）（1999）L1502.） 上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分
子式を以下に示す。
【０１６８】
【化３】
【０１６９】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例１〜
実施例８のいずれの構成とも自由に組みあせて実施する
ことが可能である。
【０１７０】[実施例１０]本発明の電子装置の駆動方法
を応用したＥＬディスプレイは、自発光型であるため液
晶ディスプレイに比べて明るい場所での視認性に優れ、
しかも視野角が広い。従って、様々な電子機器の表示部
として用いることが出来る。例えば、ＴＶ放送等を大画
面で鑑賞するには対角３０インチ以上（典型的には４０
インチ以上）のＥＬディスプレイの表示部において本発
明の電子装置の駆動方法を用いると良い。
【０１７１】なお、ＥＬディスプレイには、パソコン用
表示装置、ＴＶ放送受信用表示装置、広告表示用表示装
置等の全ての情報表示用表示装置が含まれる。また、そ
の他にも様々な電子機器の表示部に本発明の電子装置の
駆動方法を用いることが出来る。
【０１７２】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッ
ドマウントディスプレイ）、ナビゲーションシステム、
音響再生装置（カーオーディオ、オーディオコンポ
等）、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像
再生装置（具体的にはデジタルビデオディスク（ＤＶ
Ｄ）等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置）などが挙げられる。特に、斜め
方向から見ることの多い携帯情報端末は視野角の広さが
重要視されるため、ＥＬディスプレイを用いることが望
ましい。それら電子機器の具体例を図２２および図２３
に示す。
【０１７３】図２２（Ａ）はＥＬディスプレイであり、
筐体３３０１、支持台３３０２、表示部３３０３等を含
む。本発明の電子装置および駆動方法は表示部３３０３
にて用いることが出来る。ＥＬディスプレイは自発光型
であるためバックライトが必要なく、液晶ディスプレイ
よりも薄い表示部とすることが出来る。
【０１７４】図２２（Ｂ）はビデオカメラであり、本体
３３１１、表示部３３１２、音声入力部３３１３、操作
スイッチ３３１４、バッテリー３３１５、受像部３３１
６等を含む。本発明の電子装置および駆動方法は表示部
３３１２にて用いることが出来る。
【０１７５】図２２（Ｃ）はヘッドマウントＥＬディス
プレイの一部（右片側）であり、本体３３２１、信号ケ
ーブル３３２２、頭部固定バンド３３２３、表示部３３
２４、光学系３３２５、表示装置３３２６等を含む。本
発明の電子装置および駆動方法は表示装置３３２６にて
用いることが出来る。
【０１７６】図２２（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体３３３
１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３
３３、表示部（ａ）３３３４、表示部（ｂ）３３３５等
を含む。表示部（ａ）３３３４は主として画像情報を表
示し、表示部（ｂ）３３３５は主として文字情報を表示
するが、本発明の電子装置および駆動方法はこれら表示
部（ａ）３３３４、表示部（ｂ）３３３５にて用いるこ
とが出来る。なお、記録媒体を備えた画像再生装置には
家庭用ゲーム機器なども含まれる。
【０１７７】図２２（Ｅ）はゴーグル型表示装置（ヘッ
ドマウントディスプレイ）であり、本体３３４１、表示
部３３４２、アーム部３３４３を含む。本発明の電子装
置および駆動方法は表示部３３４２にて用いることが出
来る。
【０１７８】図２２（Ｆ）はパーソナルコンピュータで
あり、本体３３５１、筐体３３５２、表示部３３５３、
キーボード３３５４等を含む。本発明の電子装置および
駆動方法は表示部３３５３にて用いることが出来る。
【０１７９】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型あるいはリア型のプロジェクターに用
いることも可能となる。
【０１８０】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、ＥＬディスプレイは動画表示に好
ましい。
【０１８１】また、ＥＬディスプレイは発光している部
分が電力を消費するため、省消費電力化のためには発光
部分が極力少なくなるように情報を表示することが望ま
しい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部にＥＬディスプ
レイを用いる場合には、非発光部分を背景として文字情
報を発光部分で形成するように駆動することが望まし
い。
【０１８２】図２３（Ａ）は携帯電話であり、本体３４
０１、音声出力部３４０２、音声入力部３４０３、表示
部３４０４、操作スイッチ３４０５、アンテナ３４０６
を含む。本発明の電子装置および駆動方法は表示部３４
０４にて用いることが出来る。なお、表示部３４０４は
黒色の背景に白色の文字を表示することで携帯電話の消
費電力を抑えることが出来る。
【０１８３】図２３（Ｂ）は音響再生装置、具体的には
カーオーディオであり、本体３４１１、表示部３４１
２、操作スイッチ３４１３、３４１４を含む。本発明の
電子装置および駆動方法は表示部３４１２にて用いるこ
とが出来る。また、本実施例では車載用オーディオを示
すが、携帯型や家庭用の音響再生装置に用いても良い。
なお、表示部３４１４は黒色の背景に白色の文字を表示
することで消費電力を抑えられる。これは携帯型の音響
再生装置において特に有効である。
【０１８４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜実施例９に
示したいずれの構成を適用しても良い。
【発明の効果】
【０１８５】本発明の効果について述べる。まず、本発
明では、ある行の画素に信号を入力している期間にも、
別の行の画素を非表示状態にすることが出来る。それに
より、各々の行の画素において、アドレス（書き込み）
期間よりも短いサステイン（点灯）期間でも自由に設定
することが出来るため、多階調化が可能となる。
【０１８６】また、本発明の駆動方法においては、ＥＬ
素子を非表示にする操作は、保持容量線の電位を変化さ
せることにより行われるので、陰極配線には、常に一定
の電位が与えられる。従来のようにパルス状の信号では
ないため、陰極線の電圧波形のなまりによって生じる様
々な問題点を回避することが出来る。
【０１８７】また、画素部の構成は、トランジスタや容
量、配線などを新たに追加する必要がない。そのため、
開口率を下げることなく、画質の向上が見込める。
【図面の簡単な説明】
【図１】 実施例１に記載の、本発明の駆動方法を説
明するタイミングチャート。
【図２】 実施例１に記載の、本発明の駆動方法を説
明するタイミングチャート。
【図３】 実施例２に記載の、本発明の駆動方法を説
明するタイミングチャート。
【図４】 実施例３に記載の、電子装置の作成工程例
を示す図。
【図５】 実施例３に記載の、電子装置の作成工程例
を示す図。
【図６】 実施例３に記載の、電子装置の作成工程例
を示す図。
【図７】 実施例４に記載の、電子装置の上面図およ
び断面図。
【図８】 実施例５に記載の、電子装置の画素部の断
面図。
【図９】 実施例５に記載の、電子装置の作成工程例
を示す図。
【図１０】 実施例６に記載の、電子装置の画素部の
断面図。
【図１１】 実施例７に記載の、電子装置の回路構成
例。
【図１２】 実施例７に記載の、本発明の駆動方法を
説明するタイミングチャート。
【図１３】 実施例７に記載の、本発明の駆動方法を
説明するタイミングチャート。
【図１４】 電子装置の回路構成例。
【図１５】 時間階調における、フレーム期間の分割
を説明するタイミングチャート。
【図１６】 電子装置の回路構成例。
【図１７】 電子装置の回路構成例。
【図１８】 本発明の駆動方法における、各部の信号
電位を説明する図。
【図１９】 本発明の駆動方法における、各部の信号
電位を説明する図。
【図２０】 実施例１に記載の、電子装置の回路構成
例。
【図２１】 実施例８に記載の、電子装置の回路構成
例。
【図２２】 実施例１０に記載の、本発明の電子装置
の駆動方法を適用した電子機器の例。
【図２３】 実施例１０に記載の、本発明の電子装置
の駆動方法を適用した電子機器の例。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｅ ６８０ ６８０Ａ ６８０Ｐ ６８０Ｓ ６８０Ｖ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB05 BA06 CA03 CB01 DA02 EB00 5C080 AA06 BB05 EE29 FF11 JJ02 JJ04 JJ06 KK01 KK20 KK43 KK47 5C094 AA21 BA03 BA27 CA19 CA24 EA04 EA05 EA07 EB05

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】１フレーム期間はｎ個のサブフレーム期間
    ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有する
    電子装置の駆動方法において、 前記ｎ個のサブフレーム期間のうち少なくとも１個のサ
    ブフレーム期間において、前記アドレス（書き込み）期
    間と前記サステイン（点灯）期間が重複している期間を
    有し、 サブフレーム期間ＳＦm（１≦ｍ≦ｎ）でのアドレス
    （書き込み）期間Ｔａmと、サブフレーム期間ＳＦm+1で
    のアドレス（書き込み）期間Ｔａm+1とが重複する場合
    に、前記サブフレーム期間ＳＦmでのサステイン（点
    灯）期間ＳＦmの終了後、前記アドレス（書き込み）期
    間Ｔａm+1の開始までの期間にクリア期間Ｔｃmを有する
    ことを特徴とする電子装置の駆動方法。
  2. 【請求項２】１フレーム期間はｎ個のサブフレーム期間
    ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有する
    電子装置の駆動方法において、 前記ｎ個のサブフレーム期間のうち少なくとも１個のサ
    ブフレーム期間において、前記アドレス（書き込み）期
    間と前記サステイン（点灯）期間が重複している期間を
    有し、 ｊ（０＜ｊ）フレーム目のサブフレーム期間ＳＦnでの
    アドレス（書き込み）期間Ｔａnと、ｊ＋１フレーム目
    のサブフレーム期間ＳＦ1でのアドレス（書き込み）期
    間Ｔａ1とが重複する場合に、ｊフレーム目のサブフレ
    ーム期間ＳＦnでのサステイン（点灯）期間ＳＦnの終了
    後、前記ｊ＋１フレーム目のサブフレーム期間ＳＦ1で
    のアドレス（書き込み）期間Ｔａ1の開始までの期間に
    クリア期間Ｔｃnを有することを特徴とする電子装置の
    駆動方法。
  3. 【請求項３】１フレーム期間はｎ個のサブフレーム期間
    ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有する
    電子装置の駆動方法において、 あるサブフレーム期間ＳＦk（１≦ｋ≦ｎ）において、
    アドレス（書き込み）期間の長さをｔａk、サステイン
    （点灯）期間の長さをｔｓk、１ゲート信号線選択期間
    の長さをｔg（ｔａk、ｔｓk、ｔg＞０）として、ｔａk
    ＞ｔｓkが成立するとき、 ＳＦkの有するクリア期間の長さをｔｃk（ｔｃk＞０）
    とすると、 常に、ｔｃk≧ｔａk−（ｔｓk＋ｔg）が成立することを
    特徴とする電子装置の駆動方法。
  4. 【請求項４】請求項１乃至請求項３のいずれか１項に記
    載の電子装置の駆動方法において、 前記クリア期間において入力されるクリア信号は、保持
    容量線駆動回路からの信号の入力によって、保持容量線
    の電位を上げる、もしくは保持容量線の電位を下げるこ
    とによって与えられることを特徴とする電子装置の駆動
    方法。
  5. 【請求項５】請求項４に記載の電子装置の駆動方法にお
    いて、 前記クリア期間中は、画像信号に関わらずエレクトロル
    ミネッセンス素子が消灯することを特徴とする電子装置
    の駆動方法。
  6. 【請求項６】ソース信号線側駆動回路と、ゲート信号線
    側駆動回路と、保持容量線駆動回路と、画素部とを有
    し、 前記画素部は、複数のソース信号線と、複数のゲート信
    号線と、複数の電流供給線と、複数の保持容量線と、複
    数の画素とを有し、 前記複数の画素はそれぞれ、スイッチング用トランジス
    タと、エレクトロルミネッセンス駆動用トランジスタ
    と、保持容量と、エレクトロルミネッセンス素子とを有
    し、 前記スイッチング用トランジスタのゲート電極は、ゲー
    ト信号線と電気的に接続され、 前記スイッチング用トランジスタのソース領域とドレイ
    ン領域は、一方はソース信号線と電気的に接続され、残
    る一方は前記エレクトロルミネッセンス駆動用トランジ
    スタのゲート電極と電気的に接続され、 前記保持容量は、一方の電極は保持容量線と電気的に接
    続され、残る一方の電極は、前記エレクトロルミネッセ
    ンス駆動用トランジスタのゲート電極と電気的に接続さ
    れ、 前記エレクトロルミネッセンス駆動用トランジスタのソ
    ース領域とドレイン領域は、一方は電流供給線と電気的
    に接続され、残る一方は前記エレクトロルミネッセンス
    素子の一方の電極と電気的に接続されていることを特徴
    とする電子装置。
  7. 【請求項７】請求項６に記載の電子装置において、 前記保持容量線は、前記保持容量線駆動回路と電気的に
    接続され、前記保持容量線駆動回路から、振幅を持った
    信号が入力されることを特徴とする電子装置。
  8. 【請求項８】１フレーム期間はｎ個のサブフレーム期間
    ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有し、 前記ｎ個のサブフレーム期間のうち少なくとも１個のサ
    ブフレーム期間において、前記アドレス（書き込み）期
    間と前記サステイン（点灯）期間が重複している期間を
    有し、 サブフレーム期間ＳＦm（１≦ｍ≦ｎ）でのアドレス
    （書き込み）期間Ｔａmと、サブフレーム期間ＳＦm+1で
    のアドレス（書き込み）期間Ｔａm+1とが重複する場合
    に、前記サブフレーム期間ＳＦmでのサステイン（点
    灯）期間ＳＦmの終了後、前記アドレス（書き込み）期
    間Ｔａm+1の開始までの期間にクリア期間Ｔｃmを有する
    駆動方法によって動作することを特徴とする電子装置。
  9. 【請求項９】１フレーム期間はｎ個のサブフレーム期間
    ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有し、 前記ｎ個のサブフレーム期間のうち少なくとも１個のサ
    ブフレーム期間において、前記アドレス（書き込み）期
    間と前記サステイン（点灯）期間が重複している期間を
    有し、 ｊ（０＜ｊ）フレーム目のサブフレーム期間ＳＦnでの
    アドレス（書き込み）期間Ｔａnと、ｊ＋１フレーム目
    のサブフレーム期間ＳＦ1でのアドレス（書き込み）期
    間Ｔａ1とが重複する場合に、ｊフレーム目のサブフレ
    ーム期間ＳＦnでのサステイン（点灯）期間ＳＦnの終了
    後、前記ｊ＋１フレーム目のサブフレーム期間ＳＦ1で
    のアドレス（書き込み）期間Ｔａ1の開始までの期間に
    クリア期間Ｔｃnを有する駆動方法によって動作するこ
    とを特徴とする電子装置。
  10. 【請求項１０】１フレーム期間はｎ個のサブフレーム期
    間ＳＦ1、ＳＦ2、・・・、ＳＦnを有し、 前記ｎ個のサブフレーム期間はそれぞれアドレス（書き
    込み）期間Ｔａ1、Ｔａ2、・・・、Ｔａnと、サステイ
    ン（点灯）期間Ｔｓ1、Ｔｓ2、・・・Ｔｓnとを有し、 あるサブフレーム期間ＳＦk（１≦ｋ≦ｎ）において、
    アドレス（書き込み）期間の長さをｔａk、サステイン
    （点灯）期間の長さをｔｓk、１ゲート信号線選択期間
    の長さをｔg（ｔａk、ｔｓk、ｔg＞０）として、ｔａk
    ＞ｔｓkが成立するとき、 ＳＦkの有するクリア期間の長さをｔｃk（ｔｃk＞０）
    とすると、 常に、ｔｃk≧ｔａk−（ｔｓk＋ｔg）が成立することを
    特徴とする電子装置。
  11. 【請求項１１】請求項８乃至請求項１０のいずれか１項
    に記載の電子装置において、 前記クリア期間において入力されるクリア信号は、保持
    容量線駆動回路からの信号の入力によって、保持容量線
    の電位を上げる、もしくは保持容量線の電位を下げるこ
    とによって与えられることを特徴とする電子装置。
  12. 【請求項１２】請求項１１に記載の電子装置において、 前記クリア期間中は、画像信号に関わらずエレクトロル
    ミネッセンス素子が消灯することを特徴とする電子装
    置。
  13. 【請求項１３】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするエ
    レクトロルミネッセンスディスプレイ。
  14. 【請求項１４】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするビ
    デオカメラ。
  15. 【請求項１５】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするヘ
    ッドマウントディスプレイ。
  16. 【請求項１６】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするＤ
    ＶＤプレーヤー。
  17. 【請求項１７】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするパ
    ーソナルコンピュータ。
  18. 【請求項１８】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とする携
    帯電話。
  19. 【請求項１９】請求項１乃至請求項５のいずれか１項に
    記載の電子装置の駆動方法を用いることを特徴とするカ
    ーオーディオ。
  20. 【請求項２０】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするエレクトロ
    ルミネッセンスディスプレイ。
  21. 【請求項２１】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするビデオカメ
    ラ。
  22. 【請求項２２】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするヘッドマウ
    ントディスプレイ。
  23. 【請求項２３】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするＤＶＤプレ
    ーヤー。
  24. 【請求項２４】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするパーソナル
    コンピュータ。
  25. 【請求項２５】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とする携帯電話。
  26. 【請求項２６】請求項６乃至請求項１２のいずれか１項
    に記載の電子装置を用いることを特徴とするカーオーデ
    ィオ。
JP2001119608A 2000-04-19 2001-04-18 電子装置およびその駆動方法 Withdrawn JP2002006808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001119608A JP2002006808A (ja) 2000-04-19 2001-04-18 電子装置およびその駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-118619 2000-04-19
JP2000118619 2000-04-19
JP2001119608A JP2002006808A (ja) 2000-04-19 2001-04-18 電子装置およびその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011187031A Division JP2012027479A (ja) 2000-04-19 2011-08-30 発光装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2002006808A true JP2002006808A (ja) 2002-01-11
JP2002006808A5 JP2002006808A5 (ja) 2008-05-22

Family

ID=26590432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001119608A Withdrawn JP2002006808A (ja) 2000-04-19 2001-04-18 電子装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP2002006808A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003323157A (ja) * 2002-02-28 2003-11-14 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法及び電子機器
JP2004361737A (ja) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置
JP2006284798A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 表示装置及び表示装置の駆動方法
JP2006309155A (ja) * 2005-01-31 2006-11-09 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
US7330179B2 (en) 2002-10-21 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2008310361A (ja) * 2008-09-08 2008-12-25 Seiko Epson Corp 電気光学装置、及び電子機器
US7847793B2 (en) 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
JP2012027479A (ja) * 2000-04-19 2012-02-09 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US8159478B2 (en) 2004-09-27 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2013080233A (ja) * 2002-01-18 2013-05-02 Semiconductor Energy Lab Co Ltd 発光装置
US8659521B2 (en) 2005-10-21 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of driving transistors and a light emitting element and method for driving the same
JP2014044958A (ja) * 2013-11-01 2014-03-13 Semiconductor Energy Lab Co Ltd 発光装置
JP2014197558A (ja) * 2002-01-24 2014-10-16 株式会社半導体エネルギー研究所 発光装置
CN113889025A (zh) * 2020-07-02 2022-01-04 晶门科技（中国）有限公司 用于驱动无源矩阵led显示器的方法
JP2022126652A (ja) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 表示装置、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路
JPH10333641A (ja) * 1997-05-29 1998-12-18 Casio Comput Co Ltd 表示装置及びその駆動方法
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路
JPH10333641A (ja) * 1997-05-29 1998-12-18 Casio Comput Co Ltd 表示装置及びその駆動方法
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443461B2 (en) 2000-04-19 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP2012027479A (ja) * 2000-04-19 2012-02-09 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2013080233A (ja) * 2002-01-18 2013-05-02 Semiconductor Energy Lab Co Ltd 発光装置
US10978613B2 (en) 2002-01-18 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8723760B2 (en) 2002-01-18 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2014197558A (ja) * 2002-01-24 2014-10-16 株式会社半導体エネルギー研究所 発光装置
US9627459B2 (en) 2002-01-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device having sealing material
US9312323B2 (en) 2002-01-24 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having insulator between pixel electrodes and auxiliary wiring in contact with the insulator
JP2003323157A (ja) * 2002-02-28 2003-11-14 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法及び電子機器
US7330179B2 (en) 2002-10-21 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2004361737A (ja) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置
US8159478B2 (en) 2004-09-27 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2006309155A (ja) * 2005-01-31 2006-11-09 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
JP2006284798A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 表示装置及び表示装置の駆動方法
US8659521B2 (en) 2005-10-21 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of driving transistors and a light emitting element and method for driving the same
US8253717B2 (en) 2005-12-08 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device, and display device and electronic appliance incorporating the same
US8004510B2 (en) 2005-12-08 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device, and display device and electronic appliance incorporating the same
US7847793B2 (en) 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
JP2008310361A (ja) * 2008-09-08 2008-12-25 Seiko Epson Corp 電気光学装置、及び電子機器
JP2022126652A (ja) * 2011-11-29 2022-08-30 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7250981B2 (ja) 2011-11-29 2023-04-03 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7446502B2 (ja) 2011-11-29 2024-03-08 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7612078B2 (ja) 2011-11-29 2025-01-10 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2014044958A (ja) * 2013-11-01 2014-03-13 Semiconductor Energy Lab Co Ltd 発光装置
CN113889025A (zh) * 2020-07-02 2022-01-04 晶门科技（中国）有限公司 用于驱动无源矩阵led显示器的方法
CN113889025B (zh) * 2020-07-02 2024-05-10 晶门科技（中国）有限公司 用于驱动无源矩阵led显示器的方法

Similar Documents

Publication Publication Date Title
JP6651587B2 (ja) 表示装置
JP6474433B2 (ja) 表示装置
JP6695407B2 (ja) 発光装置
JP5315403B2 (ja) 電子装置及び電子機器
US7502005B2 (en) Electronic device and driving method
US6903731B2 (en) Light emitting device
JP4963145B2 (ja) 電子装置及び電子機器
JP2001343911A (ja) 電子装置
JP5127099B2 (ja) 電子装置、表示装置
JP2002006808A (ja) 電子装置およびその駆動方法
JP2001356734A (ja) 電子装置およびその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120903