JP2001510301A - 非同期転送モード（ａｔｍ）交換装置および操作方法 - Google Patents
非同期転送モード（ａｔｍ）交換装置および操作方法Info
- Publication number
- JP2001510301A JP2001510301A JP2000502604A JP2000502604A JP2001510301A JP 2001510301 A JP2001510301 A JP 2001510301A JP 2000502604 A JP2000502604 A JP 2000502604A JP 2000502604 A JP2000502604 A JP 2000502604A JP 2001510301 A JP2001510301 A JP 2001510301A
- Authority
- JP
- Japan
- Prior art keywords
- merge
- queue
- merged
- cell
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 17
- OWZPCEFYPSAJFR-UHFFFAOYSA-N 2-(butan-2-yl)-4,6-dinitrophenol Chemical compound CCC(C)C1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O OWZPCEFYPSAJFR-UHFFFAOYSA-N 0.000 claims description 36
- 238000010586 diagram Methods 0.000 description 18
- 238000012937 correction Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 10
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
非同期転送モード（ＡＴＭ）交換装置（１１０）は複数の着信ＶＣチャネルに接続されたスイッチコア（１１２）およびスイッチコアからセルを受信するように接続された出口ポート（１１６）を有する。出口ポートは複数のプリマージＶＣキュー（１４４）および複数のマージＶＣキュー（１４０）の両方を有する。スイッチコアから受信されるセルはそれらの着信ＶＣチャネルに従って複数のプリマージＶＣキューの１つに格納される。プリマージＶＣキューの１つがセルの完全なパケットを有する時をマージコントローラ（１３２）が確認して、セルのパケットをマージＶＣキューの適切な１つへ入れる。
Description
【０００１】 （ＡＴＭスイッチのＶＣマージング） 本出願は下記の出願（全てが本開示の一部としてここに組み入れられている）
に関連している、１９９７年７月１１日出願の米国特許出願第０８／ ， 号（
アトーニードケット：１４１０−３２２）“ＡＢＲ ＳＥＲＶＥＲ”、１９９７
年７月１１日出願の米国特許出願第０８／ ， 号（アトーニードケット：１４
１０−３２３）“ＨＡＮＤＬＩＮＧ ＡＴＭ ＭＵＬＴＩＣＡＳＴ ＣＥＬＬＳ
”、１９９７年７月１１日出願の米国特許出願第０８／ ， 号（アトーニード
ケット：１４１０−３２４）“Ａ ＤＡＴＡ ＳＨＡＰＥＲ ＦＯＲ ＡＴＭ
ＴＲＡＦＦＩＣ”、１９９７年７月１１日出願の米国特許出願第０８／ ， 号
（アトーニードケット：１４１０−３２６）“ＶＰ／ＶＣ ＬＯＯＫ−ＵＰ Ｆ
ＵＮＣＴＩＯＮ”。 （背景） １．（発明の分野） 本発明は電気通信に関し、特に非同期転送モードで動作する電気通信網の交換
ノードにおけるセルのハンドリングに関する。
に関連している、１９９７年７月１１日出願の米国特許出願第０８／ ， 号（
アトーニードケット：１４１０−３２２）“ＡＢＲ ＳＥＲＶＥＲ”、１９９７
年７月１１日出願の米国特許出願第０８／ ， 号（アトーニードケット：１４
１０−３２３）“ＨＡＮＤＬＩＮＧ ＡＴＭ ＭＵＬＴＩＣＡＳＴ ＣＥＬＬＳ
”、１９９７年７月１１日出願の米国特許出願第０８／ ， 号（アトーニード
ケット：１４１０−３２４）“Ａ ＤＡＴＡ ＳＨＡＰＥＲ ＦＯＲ ＡＴＭ
ＴＲＡＦＦＩＣ”、１９９７年７月１１日出願の米国特許出願第０８／ ， 号
（アトーニードケット：１４１０−３２６）“ＶＰ／ＶＣ ＬＯＯＫ−ＵＰ Ｆ
ＵＮＣＴＩＯＮ”。 （背景） １．（発明の分野） 本発明は電気通信に関し、特に非同期転送モードで動作する電気通信網の交換
ノードにおけるセルのハンドリングに関する。
【０００２】 ２．（関連技術および他の考慮すべき事柄） マルチメディア応用、ビデオオンデマンド、ビデオ電話、および電話会議等の
ハイバンドサービスに対する関心の高まりがＢｒｏａｄｂａｎｄ Ｉｎｔｅｇｒ
ａｔｅｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ（Ｂ−ＩＳＤＮ）
の開発を刺激している。Ｂ−ＩＳＤＮはＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓ
ｆｅｒ Ｍｏｄｅ（ＡＴＭ）として知られる技術に基づいており、電気通信能力
の著しい拡張を提供する。
ハイバンドサービスに対する関心の高まりがＢｒｏａｄｂａｎｄ Ｉｎｔｅｇｒ
ａｔｅｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ（Ｂ−ＩＳＤＮ）
の開発を刺激している。Ｂ−ＩＳＤＮはＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓ
ｆｅｒ Ｍｏｄｅ（ＡＴＭ）として知られる技術に基づいており、電気通信能力
の著しい拡張を提供する。
【０００３】 ＡＴＭは非同期時分割多重化技術を使用するパケット指向転送モードである。
パケットはセルと呼ばれ固定サイズを有する。ＡＴＭセルは５３オクテットから
なり、そのうちの５つがヘッダーを形成し４８が“ペイロード”すなわちセルの
情報部を構成する。ＡＴＭセルのヘッダーはセルが伝わるＡＴＭ網内の接続を識
別するのに使用される２つの量、特にＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄ
ｅｎｔｉｆｉｅｒ）およびＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎ
ｔｉｆｉｅｒ）、を含んでいる。一般的に、バーチャルはネットワークの２つの
交換ノード間に規定される主要パスであり、バーチャルチャネルは各主要パス上
の１つの特定接続である。
パケットはセルと呼ばれ固定サイズを有する。ＡＴＭセルは５３オクテットから
なり、そのうちの５つがヘッダーを形成し４８が“ペイロード”すなわちセルの
情報部を構成する。ＡＴＭセルのヘッダーはセルが伝わるＡＴＭ網内の接続を識
別するのに使用される２つの量、特にＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄ
ｅｎｔｉｆｉｅｒ）およびＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎ
ｔｉｆｉｅｒ）、を含んでいる。一般的に、バーチャルはネットワークの２つの
交換ノード間に規定される主要パスであり、バーチャルチャネルは各主要パス上
の１つの特定接続である。
【０００４】 その終端点において、ＡＴＭ網は端末装置、例えばＡＴＭ網ユーザ、に接続さ
れている。ＡＴＭ網終端点間には物理的伝送パスすなわちリンクにより一緒に接
続されるポートを有する複数の交換ノードがある。発信端末装置から受信端末装
置へ伝わる時に、メッセージを形成するＡＴＭセルはいくつかの交換ノードを通
過する。
れている。ＡＴＭ網終端点間には物理的伝送パスすなわちリンクにより一緒に接
続されるポートを有する複数の交換ノードがある。発信端末装置から受信端末装
置へ伝わる時に、メッセージを形成するＡＴＭセルはいくつかの交換ノードを通
過する。
【０００５】 交換ノードは複数のポートを有し、各々がリンク回路およびリンクを介して別
のノードに接続されている。リンク回路はリンク上で使用する特定のプロトコル
に従ってセルのパッケージングを行う。交換ノードに着信するセルは第１のポー
トにおいて交換ノードに入り第２のポートからリンク回路を介して別のノードに
接続されたリンク上へ出てゆくことができる。各リンクは複数の接続に対するセ
ルを運ぶことができ、接続は発呼加入者すなわち発呼者と被呼加入者すなわち被
呼者間の伝送である。
のノードに接続されている。リンク回路はリンク上で使用する特定のプロトコル
に従ってセルのパッケージングを行う。交換ノードに着信するセルは第１のポー
トにおいて交換ノードに入り第２のポートからリンク回路を介して別のノードに
接続されたリンク上へ出てゆくことができる。各リンクは複数の接続に対するセ
ルを運ぶことができ、接続は発呼加入者すなわち発呼者と被呼加入者すなわち被
呼者間の伝送である。
【０００６】 各交換ノードは典型的にいくつかの機能部を有し、最重要なのはスイッチコア
である。スイッチコアは本質的にスイッチのポート間のクロスコネクトのように
機能する。スイッチ内部のパスはスイッチの特定のポートが一緒に接続されてメ
ッセージは最終的にスイッチの入口側からスイッチの出口側へ伝わり、最終的に
発信端末装置から受信端末装置へ伝わることができるように選択的に制御される
。
である。スイッチコアは本質的にスイッチのポート間のクロスコネクトのように
機能する。スイッチ内部のパスはスイッチの特定のポートが一緒に接続されてメ
ッセージは最終的にスイッチの入口側からスイッチの出口側へ伝わり、最終的に
発信端末装置から受信端末装置へ伝わることができるように選択的に制御される
。
【０００７】 図１はスイッチコア２、複数の入口ポート１４（１）−１４（３）、および典
型的な出口ポート１６を有する従来技術のＡＴＭ交換装置１０を示す。図１は３
つのチャネル、特にポート１４（１）への第１のチャネルＶＣ−１、ポート１４
（２）への第２のチャネルＶＣ−２、およびポート１４（３）への第３のチャネ
ルＶＣ−３、を介してスイッチ１０へ着信するセルを破線で示している。同じチ
ャネル上の全セルが同じＶＣもしくはＶＣＩを有し、例えば、第１のチャネル上
のセルは全てＶＣ−１として示す第１のＶＣを有している。
型的な出口ポート１６を有する従来技術のＡＴＭ交換装置１０を示す。図１は３
つのチャネル、特にポート１４（１）への第１のチャネルＶＣ−１、ポート１４
（２）への第２のチャネルＶＣ−２、およびポート１４（３）への第３のチャネ
ルＶＣ−３、を介してスイッチ１０へ着信するセルを破線で示している。同じチ
ャネル上の全セルが同じＶＣもしくはＶＣＩを有し、例えば、第１のチャネル上
のセルは全てＶＣ−１として示す第１のＶＣを有している。
【０００８】 図１の実施例では、全てのチャネルＶＣ−１からＶＣ−３を介した着信セルが
スイッチコア１２を介して同じ出口ポート１６へ切り替えられ最後にチャネルＶ
Ｃ−４へ出力される。出口ポート１６において、セルは全て新しいＶＰＩ／ＶＣ
Ｉコードを割り当てられる。いくつかの着信ＶＣチャネルの同じ発信ＶＣチャネ
ルへの交換は“ＶＣマージング”と呼ばれる。ＶＣマージングの目的は、各送り
手および受け手間で別々のＶＣを使用するのではなく、同じ受け手に送るべきパ
ケットを単一のバーチャルチャネル内へ集めることである。それにより、ＡＴＭ
網内の所要バーチャルチャネル数が低減される。
スイッチコア１２を介して同じ出口ポート１６へ切り替えられ最後にチャネルＶ
Ｃ−４へ出力される。出口ポート１６において、セルは全て新しいＶＰＩ／ＶＣ
Ｉコードを割り当てられる。いくつかの着信ＶＣチャネルの同じ発信ＶＣチャネ
ルへの交換は“ＶＣマージング”と呼ばれる。ＶＣマージングの目的は、各送り
手および受け手間で別々のＶＣを使用するのではなく、同じ受け手に送るべきパ
ケットを単一のバーチャルチャネル内へ集めることである。それにより、ＡＴＭ
網内の所要バーチャルチャネル数が低減される。
【０００９】 セルが全てスイッチコア１２に到着する順序で送出される場合には、チャネル
ＶＣ−４の端点においてそれらを分離する方法がない。そのため、ＶＣマージン
グは出口ポートにおいて完全なパケットを格納してパケット毎に送出する、すな
わち、パケットレベルで多重化が行われる、ことによりＡＡＬ−５パケットを運
ぶチャネルにしか有効に作用することができない。
ＶＣ−４の端点においてそれらを分離する方法がない。そのため、ＶＣマージン
グは出口ポートにおいて完全なパケットを格納してパケット毎に送出する、すな
わち、パケットレベルで多重化が行われる、ことによりＡＡＬ−５パケットを運
ぶチャネルにしか有効に作用することができない。
【００１０】 したがって、ＶＣマージング操作を効率的に実施する方法および装置が必要と
されており、それが本発明の目的である。
されており、それが本発明の目的である。
【００１１】 （概要） 非同期転送モード（ＡＴＭ）交換装置は複数の着信ＶＣチャネルに接続された
スイッチコアおよびスイッチコアからセルを受信するように接続された出口ポー
トを有している。出口ポートは複数のプリマージＶＣキューおよび複数のマージ
ＶＣキューの両方を有している。スイッチコアから受信されたセルはそれらの着
信ＶＣチャネルに従って複数のプリマージＶＣキューの中の１つに格納される。
プリマージＶＣキューの１つが完全なセルのパケットを有する時をマージコント
ローラが決定して、セルのパケットをマージＶＣキューの適切な１つに入れる。
スイッチコアおよびスイッチコアからセルを受信するように接続された出口ポー
トを有している。出口ポートは複数のプリマージＶＣキューおよび複数のマージ
ＶＣキューの両方を有している。スイッチコアから受信されたセルはそれらの着
信ＶＣチャネルに従って複数のプリマージＶＣキューの中の１つに格納される。
プリマージＶＣキューの１つが完全なセルのパケットを有する時をマージコント
ローラが決定して、セルのパケットをマージＶＣキューの適切な１つに入れる。
【００１２】 一実施例において、複数のプリマージＶＣキューおよびマージＶＣキューは各
々が別々に結合されたリストとして共通メモリ内に格納される。マージコントロ
ーラはパケットを格納するプリマージリンクリストをマージＶＣキューを形成す
るリンクリストに結合することによりセルの完全なパケットを適切なマージＶＣ
キュー内へ入れる。
々が別々に結合されたリストとして共通メモリ内に格納される。マージコントロ
ーラはパケットを格納するプリマージリンクリストをマージＶＣキューを形成す
るリンクリストに結合することによりセルの完全なパケットを適切なマージＶＣ
キュー内へ入れる。
【００１３】 （図面の詳細な説明） 以下の説明では、限定はしないが説明の目的で、本発明を完全に理解するため
に特定のアーキテクチュア、インターフェイス、技術等の特定の詳細について説
明する。しかしながら、当業者ならば本発明はこれらの特定の詳細から逸脱する
他の実施例でも実施できることがお判りであろう。また、不要な詳細により本発
明の説明が判りにくくならないように、既知の装置、回路、および方法の詳細な
説明は省かれている。
に特定のアーキテクチュア、インターフェイス、技術等の特定の詳細について説
明する。しかしながら、当業者ならば本発明はこれらの特定の詳細から逸脱する
他の実施例でも実施できることがお判りであろう。また、不要な詳細により本発
明の説明が判りにくくならないように、既知の装置、回路、および方法の詳細な
説明は省かれている。
【００１４】 図２は、単にＡＴＭスイッチとも呼ばれる、本発明の実施例に従ったＡＴＭ交
換装置１００の略図である。ＡＴＭスイッチは複数の入口ポート１１４（１）−
１１４（３）および出口ポート１１６が接続されるスイッチコア１１２を有する
。説明を簡単にするために、３つの入口ポート１１４および１つの出口ポート１
１６しか示されていないが、実際には多くの入口ポートおよび出口ポートがある
ことをお判り願いたい。
換装置１００の略図である。ＡＴＭスイッチは複数の入口ポート１１４（１）−
１１４（３）および出口ポート１１６が接続されるスイッチコア１１２を有する
。説明を簡単にするために、３つの入口ポート１１４および１つの出口ポート１
１６しか示されていないが、実際には多くの入口ポートおよび出口ポートがある
ことをお判り願いたい。
【００１５】 図１と同様に、図２には３つのチャネル、特にポート１１４（１）への第１の
チャネルＶＣ−１、ポート１１４（２）への第２のチャネルＶＣ−２、およびポ
ートＶＣ−３への第３のチャネルＶＣ−３、を介してスイッチ１００へ着信する
セルが破線で示されている。同じチャネル上の全セルが同じＶＣもしくはＶＣＩ
を有し、例えば、第１のチャネル上のセルは全てＶＣ−１として示す第１のＶＣ
を有している。
チャネルＶＣ−１、ポート１１４（２）への第２のチャネルＶＣ−２、およびポ
ートＶＣ−３への第３のチャネルＶＣ−３、を介してスイッチ１００へ着信する
セルが破線で示されている。同じチャネル上の全セルが同じＶＣもしくはＶＣＩ
を有し、例えば、第１のチャネル上のセルは全てＶＣ−１として示す第１のＶＣ
を有している。
【００１６】 スイッチコア１１２は多くの出口ポートへセルを送り、その中の出口ポート１
１６が一例として図示されている。出口ポート１１６は図示せぬリンクインター
フェイス回路を介して発信リンク１２０に接続されている。図２に示す特定の実
施例では、出口ポート１１６はメモリ１３０およびマージコントローラ１３２を
含んでいる。メモリ１３０はランダムアクセスメモリ（ＲＡＭ）等の任意適切な
記憶手段とすることができる。図２の例では、マージコントローラ１３２はマイ
クロプロセッサである。
１６が一例として図示されている。出口ポート１１６は図示せぬリンクインター
フェイス回路を介して発信リンク１２０に接続されている。図２に示す特定の実
施例では、出口ポート１１６はメモリ１３０およびマージコントローラ１３２を
含んでいる。メモリ１３０はランダムアクセスメモリ（ＲＡＭ）等の任意適切な
記憶手段とすることができる。図２の例では、マージコントローラ１３２はマイ
クロプロセッサである。
【００１７】 出口ポート１１６のメモリ１３０は複数のＶＣマージキューおよび複数のプリ
マージＶＣキューを含んでいる。簡単にするために、１つのＶＣマージキュー１
４０と３つのプリマージＶＣキュー１４４（１）から１４４（３）しか図示され
ていない。各プリマージＶＣキュー１４４は対とされた着信ＶＣチャネルに対応
する。セルがスイッチコア１１２から出口ポート１１６により受信されると、マ
ージコントローラ１３２はセルをその着信ＶＣに従ってプリマージＶＣマージキ
ュー１４４（１）から１４４（３）の１つへ向ける。例えば、チャネルＶＣ−１
を介して受信されるセルはマージコントローラ１３２によりプリマージＶＣキュ
ー１４４（１）へ向けられ、チャネルＶＣ−２を介して受信されるセルはマージ
コントローラ１３２によりプリマージＶＣキュー１４４（２）へ向けられ、以下
同様である。
マージＶＣキューを含んでいる。簡単にするために、１つのＶＣマージキュー１
４０と３つのプリマージＶＣキュー１４４（１）から１４４（３）しか図示され
ていない。各プリマージＶＣキュー１４４は対とされた着信ＶＣチャネルに対応
する。セルがスイッチコア１１２から出口ポート１１６により受信されると、マ
ージコントローラ１３２はセルをその着信ＶＣに従ってプリマージＶＣマージキ
ュー１４４（１）から１４４（３）の１つへ向ける。例えば、チャネルＶＣ−１
を介して受信されるセルはマージコントローラ１３２によりプリマージＶＣキュ
ー１４４（１）へ向けられ、チャネルＶＣ−２を介して受信されるセルはマージ
コントローラ１３２によりプリマージＶＣキュー１４４（２）へ向けられ、以下
同様である。
【００１８】 マージコントローラ１３２はスイッチコア１１２から出口ポート１１６へ出力
されるセルの着信ＶＣチャネルを知っている。各セルはチャネル識別子、例えば
、実際のＡＴＭセルにプリペンド（ｐｒｅｐｅｎｄ）されている１６ビットを運
ぶ。この点について、入口ポートは各セルをルーティング情報（例えば、スイッ
チコア内でどの出口ポートへセルを交換しなければならないか）および出口ポー
トがセルを識別するのに使用するチャネル識別子でプリペンドする。チャネル識
別子は着信セルのＶＰＩおよびＶＣＩフィールドから引き出される。
されるセルの着信ＶＣチャネルを知っている。各セルはチャネル識別子、例えば
、実際のＡＴＭセルにプリペンド（ｐｒｅｐｅｎｄ）されている１６ビットを運
ぶ。この点について、入口ポートは各セルをルーティング情報（例えば、スイッ
チコア内でどの出口ポートへセルを交換しなければならないか）および出口ポー
トがセルを識別するのに使用するチャネル識別子でプリペンドする。チャネル識
別子は着信セルのＶＰＩおよびＶＣＩフィールドから引き出される。
【００１９】 全体パケットがプリマージキュー１４４内で組み立てられていることをマージ
コントローラ１３２が確認するまで、各プリマージキュー１４４内にセルが集め
られる。プリマージキュー１４４内で完全なパケットが組み立てられていると、
完全なパケットはマージＶＣキュー１４０内へ移される。
コントローラ１３２が確認するまで、各プリマージキュー１４４内にセルが集め
られる。プリマージキュー１４４内で完全なパケットが組み立てられていると、
完全なパケットはマージＶＣキュー１４０内へ移される。
【００２０】 図５Ａ−図５Ｆについて後述するように、マージＶＣキュー１４０はメモリ１
３０内のリンクリストであり複数のプリマージＶＣキューは各々がメモリ１３０
内の別々のリンクリストである。マージコントローラ１３２はプリマージＶＣキ
ュー１４４の選択された１つのリンクリストをＶＣキュー１４０を形成するリン
クリストと結合することにより、プリマージＶＣキュー１４４の選択された１つ
の中のセルの完全なパケットをマージＶＣキュー１４０へ入れる。
３０内のリンクリストであり複数のプリマージＶＣキューは各々がメモリ１３０
内の別々のリンクリストである。マージコントローラ１３２はプリマージＶＣキ
ュー１４４の選択された１つのリンクリストをＶＣキュー１４０を形成するリン
クリストと結合することにより、プリマージＶＣキュー１４４の選択された１つ
の中のセルの完全なパケットをマージＶＣキュー１４０へ入れる。
【００２１】 各プリマージＶＣキュー１４４およびＶＣキュー１４０がそれに関連する１組
の制御語を有する。図２に示すように、これらの制御語もメモリ１３０内に格納
される。例えば、マージＶＣキュー１４０は制御語のセット１５０を有しプリマ
ージＶＣキュー１４４（１）−１４４（３）は制御語の対応するセット１５４（
１）−１５４（３）を有する。各プリマージＶＣキュー１４４に対してセット１
５４内に含まれる制御語が表１により説明される。マージＶＣキュー１４０に対
してセット１５０に含まれる制御語は表１により説明される。
の制御語を有する。図２に示すように、これらの制御語もメモリ１３０内に格納
される。例えば、マージＶＣキュー１４０は制御語のセット１５０を有しプリマ
ージＶＣキュー１４４（１）−１４４（３）は制御語の対応するセット１５４（
１）−１５４（３）を有する。各プリマージＶＣキュー１４４に対してセット１
５４内に含まれる制御語が表１により説明される。マージＶＣキュー１４０に対
してセット１５０に含まれる制御語は表１により説明される。
【００２２】
【表１】
【００２３】
【表２】
【００２４】 プリマージキュー１４４およびマージＶＣキュー１４０内の各セルがそれに関
連するポインタ“Ｎｅｘｔ”を有している。ポインタ“Ｎｅｘｔ”は対応するキ
ュー内のセルに続く次のセルのアドレスであるかあるいはそれを指示する。
連するポインタ“Ｎｅｘｔ”を有している。ポインタ“Ｎｅｘｔ”は対応するキ
ュー内のセルに続く次のセルのアドレスであるかあるいはそれを指示する。
【００２５】 前記したことに関して、図５Ａ−図５Ｆは本発明の操作シナリオの例に従った
メモリ１３０の一部の異なる時間におけるコンテンツを示している。図５Ａ−図
５Ｆの各図において、メモリ１３０は第１の記憶場所Ｌ０、第２の記憶場所Ｌ１
、等のセル記憶場所にセグメント化されて示されている。各記憶場所はその右下
隅に関連する“Ｎｅｘｔ”ポインタを有するものとして示されている。図５Ａに
おいて、参照文字Ｎは場所Ｌ２に格納されるセルＣ１に対する“Ｎｅｘｔ”ポイ
ンタを示すのに利用されている。セルＣ１に対する“Ｎｅｘｔ”ポインタはリン
クリストにおいてセルＣ１には場所Ｌ４を有するセル、すなわちセルＣ２、が続
くことを示している。
メモリ１３０の一部の異なる時間におけるコンテンツを示している。図５Ａ−図
５Ｆの各図において、メモリ１３０は第１の記憶場所Ｌ０、第２の記憶場所Ｌ１
、等のセル記憶場所にセグメント化されて示されている。各記憶場所はその右下
隅に関連する“Ｎｅｘｔ”ポインタを有するものとして示されている。図５Ａに
おいて、参照文字Ｎは場所Ｌ２に格納されるセルＣ１に対する“Ｎｅｘｔ”ポイ
ンタを示すのに利用されている。セルＣ１に対する“Ｎｅｘｔ”ポインタはリン
クリストにおいてセルＣ１には場所Ｌ４を有するセル、すなわちセルＣ２、が続
くことを示している。
【００２６】 図３Ａおよび図３Ｂは本発明に従って出口ポート１１６により実施される基本
ステップを示す。ステップ３−１はスイッチコア１１２からセルを得る出口ポー
ト１１６を示す。スイッチコア１１２からセルが得られる場合、セルはその着信
チャネル番号（例えば、ＶＣ−１，ＶＣ−２，等であるか）およびパケットの最
後のセルであるかの表示も含んでいる。着信チャネル番号に基づいて、ステップ
３−２においてマージコントローラ１３２は適切なプリマージＶＣキュー１４４
を選択する。
ステップを示す。ステップ３−１はスイッチコア１１２からセルを得る出口ポー
ト１１６を示す。スイッチコア１１２からセルが得られる場合、セルはその着信
チャネル番号（例えば、ＶＣ−１，ＶＣ−２，等であるか）およびパケットの最
後のセルであるかの表示も含んでいる。着信チャネル番号に基づいて、ステップ
３−２においてマージコントローラ１３２は適切なプリマージＶＣキュー１４４
を選択する。
【００２７】 プリマージＶＣキュー１４４の適切な１つがステップ３−２で選択されておれ
ば、ステップ３−３においてセルを書き込むことができるメモリ１３０内の空き
場所が決定される。メモリ１３０は全てのキューに共通であり、全ての未使用位
置がアイドルキュー内へ結合される。セルは到着すると、このアイドルキュー内
の第１のバッファ内に配置され、次に右プリマージＶＣキューへ結合される（か
つアイドルキューから結合解除される）。
ば、ステップ３−３においてセルを書き込むことができるメモリ１３０内の空き
場所が決定される。メモリ１３０は全てのキューに共通であり、全ての未使用位
置がアイドルキュー内へ結合される。セルは到着すると、このアイドルキュー内
の第１のバッファ内に配置され、次に右プリマージＶＣキューへ結合される（か
つアイドルキューから結合解除される）。
【００２８】 ステップ３−４において、メモリ１３０内の空き場所へ書き込まれたばかりの
セルが選択されたプリマージキュー１４４に結合される。ステップ３−５におい
て、書き込んだばかりのセルの場所がＴａｉｌ ｉｎポインタにより表示される
。
セルが選択されたプリマージキュー１４４に結合される。ステップ３−５におい
て、書き込んだばかりのセルの場所がＴａｉｌ ｉｎポインタにより表示される
。
【００２９】 ステップ３−６において、マージコントローラ１３２は選択されたプリマージ
ＶＣキュー１４４が前に空きであったか（すなわち、書き込んだばかりのセルの
書き込みに対して空きであったか）を確認する。それはＣｏｕｎｔ ｉｎ値を読
み出して行われる。ステップ３−６における確認が肯定的であれば、ステップ３
−７においてマージコントローラ１３２は選択されたプリマージキュー１４４の
Ｈｅａｄ ｉｎポインタ（図２のセット１５４の制御語参照）を書き込んだばか
りのセルの位置（例えば、場所）にセットする。したがって、ステップ３−７は
本質的に選択されたプリマージＶＣキューの開始を書き込んだばかりのセルによ
り占有される場所にセットする。
ＶＣキュー１４４が前に空きであったか（すなわち、書き込んだばかりのセルの
書き込みに対して空きであったか）を確認する。それはＣｏｕｎｔ ｉｎ値を読
み出して行われる。ステップ３−６における確認が肯定的であれば、ステップ３
−７においてマージコントローラ１３２は選択されたプリマージキュー１４４の
Ｈｅａｄ ｉｎポインタ（図２のセット１５４の制御語参照）を書き込んだばか
りのセルの位置（例えば、場所）にセットする。したがって、ステップ３−７は
本質的に選択されたプリマージＶＣキューの開始を書き込んだばかりのセルによ
り占有される場所にセットする。
【００３０】 選択されたプリマージＶＣキュー１４４が予め空でなければ（カウンタ値＝０
で示される）、ステップ３−８においてマージコントローラ１３２は書き込んだ
ばかりのセルがパケット内の最後のセルであるかどうかを確認する。各パケット
の最後のセルは００１もしくは０１１に符号化されたそのＰＴＩ−フィールドを
有する。ＰＩフィールドはＡＴＭセルヘッダービット１−８番の第４オクテット
内のビット２−４であり、ビット８が最初に伝送される。
で示される）、ステップ３−８においてマージコントローラ１３２は書き込んだ
ばかりのセルがパケット内の最後のセルであるかどうかを確認する。各パケット
の最後のセルは００１もしくは０１１に符号化されたそのＰＴＩ−フィールドを
有する。ＰＩフィールドはＡＴＭセルヘッダービット１−８番の第４オクテット
内のビット２−４であり、ビット８が最初に伝送される。
【００３１】 書き込んだばかりのセルがパケットを完成させない場合には、ステップ３−９
および３−１０が実行された後でマージコントローラ１３２はステップ３−１に
おいて別のセルの受信を待機する。ステップ３−９において、マージコントロー
ラ１３２は選択されたプリマージＶＣキューに対するＴａｉｌ ｉｎポインタを
書き込んだばかりのセルの場所にセットする。ステップ３−１０において、選択
されたプリマージＶＣキューに対するセルカウンタＣｏｕｎｔ ｉｎが増分され
て書き込んだばかりのセルの包含を考慮にいれる。
および３−１０が実行された後でマージコントローラ１３２はステップ３−１に
おいて別のセルの受信を待機する。ステップ３−９において、マージコントロー
ラ１３２は選択されたプリマージＶＣキューに対するＴａｉｌ ｉｎポインタを
書き込んだばかりのセルの場所にセットする。ステップ３−１０において、選択
されたプリマージＶＣキューに対するセルカウンタＣｏｕｎｔ ｉｎが増分され
て書き込んだばかりのセルの包含を考慮にいれる。
【００３２】 図３Ｂのステップは選択されたプリマージＶＣキュー１４４内でパケットが完
全に組み立てられていることをマージコントローラ１３２が確認している時に実
行される。ステップ３−１１において、選択されたプリマージＶＣキュー１４４
に対してマージコントローラ１３２はＯｕｔ ＶＣポインタ値を使用して複数の
ＶＣマージキューのどれに新しいパケットを結合すべきかを決定する。この点に
ついて、１つのＶＣマージキュー１４０しか図示されていないが、実際上このよ
うなＶＣマージキューは沢山ある。特定のプリマージＶＣキューに対するＯｕｔ ＶＣポインタの値は複数のＶＣマージキューのどれにパケットが向けられるか
を決定する。
全に組み立てられていることをマージコントローラ１３２が確認している時に実
行される。ステップ３−１１において、選択されたプリマージＶＣキュー１４４
に対してマージコントローラ１３２はＯｕｔ ＶＣポインタ値を使用して複数の
ＶＣマージキューのどれに新しいパケットを結合すべきかを決定する。この点に
ついて、１つのＶＣマージキュー１４０しか図示されていないが、実際上このよ
うなＶＣマージキューは沢山ある。特定のプリマージＶＣキューに対するＯｕｔ ＶＣポインタの値は複数のＶＣマージキューのどれにパケットが向けられるか
を決定する。
【００３３】 ステップ３−１２において、マージコントローラ１３２はマージＶＣキュー１
４０の長さがゼロであるかどうかを確認する。それはセット１５０内の制御語長
の値を調べて達成される（図２参照）。ステップ３−１２の確認が肯定的であれ
ば、ステップ３−１３においてマージコントローラ１３２はマージＶＣキュー１
４０のＨｅａｄ Ｏｕｔポインタを選択されたプリマージＶＣキュー１４４のＨ
ｅａｄ ｉｎポインタに等しくセットする。
４０の長さがゼロであるかどうかを確認する。それはセット１５０内の制御語長
の値を調べて達成される（図２参照）。ステップ３−１２の確認が肯定的であれ
ば、ステップ３−１３においてマージコントローラ１３２はマージＶＣキュー１
４０のＨｅａｄ Ｏｕｔポインタを選択されたプリマージＶＣキュー１４４のＨ
ｅａｄ ｉｎポインタに等しくセットする。
【００３４】 マージＶＣキュー１４０が空ではないと仮定すると、ステップ３−１４におい
てマージコントローラ１３２は現在マージＶＣキュー１４０内の最後のセルであ
るセルに対する“Ｎｅｘｔ”ポインタをプリマージＶＣキュー１４４に対するＨ
ｅａｄ ｉｎポインタの値に等しくセットする。現在最後のセルはＴａｉｌ ｏ
ｕｔポインタの値を読み出して見つけ出される。ステップ３−１４は前にマージ
ＶＣキュー１４０内の最後のセルであったセルの“Ｎｅｘｔ”ポインタに選択さ
れたプリマージＶＣキュー１４４内の完全なパケットの最初のセルを指示させる
ことにより、プリマージＶＣキュー内の完全なパケットをマージＶＣキューに有
効に結合する。
てマージコントローラ１３２は現在マージＶＣキュー１４０内の最後のセルであ
るセルに対する“Ｎｅｘｔ”ポインタをプリマージＶＣキュー１４４に対するＨ
ｅａｄ ｉｎポインタの値に等しくセットする。現在最後のセルはＴａｉｌ ｏ
ｕｔポインタの値を読み出して見つけ出される。ステップ３−１４は前にマージ
ＶＣキュー１４０内の最後のセルであったセルの“Ｎｅｘｔ”ポインタに選択さ
れたプリマージＶＣキュー１４４内の完全なパケットの最初のセルを指示させる
ことにより、プリマージＶＣキュー内の完全なパケットをマージＶＣキューに有
効に結合する。
【００３５】 ステップ３−１４もしくはステップ３−１３が完了すると、ステップ３−１５
においてマージコントローラ１３２はマージＶＣキュー１４０のＴａｉｌ ｏｕ
ｔポインタを選択されたプリマージＶＣキュー１４４内の書き込んだばかりのセ
ルの場所にセットする。ステップ３−１５はマージＶＣキュー１４０の終りが現
在選択されたプリマージＶＣキュー１４４の終りであることを有効に示す。
においてマージコントローラ１３２はマージＶＣキュー１４０のＴａｉｌ ｏｕ
ｔポインタを選択されたプリマージＶＣキュー１４４内の書き込んだばかりのセ
ルの場所にセットする。ステップ３−１５はマージＶＣキュー１４０の終りが現
在選択されたプリマージＶＣキュー１４４の終りであることを有効に示す。
【００３６】 ステップ３−１６において、マージコントローラ１３２は選択されたプリマー
ジＶＣキュー１４４に対するセルカウンタ（Ｃｏｕｎｔ ｉｎ）をマージＶＣキ
ュー１４０に対する長さカウンタ（Ｌｅｎｇｔｈ）に加え、マージＶＣキュー１
４０に対して長さカウンタ（Ｌｅｎｇｔｈ）を更新する。次に、ステップ３−１
７において、選択されたプリマージＶＣキュー１４４からの完全なパケットの読
出しにより選択されたプリマージＶＣキュー１４４が空となるため、マージコン
トローラ１３２は選択されたプリマージＶＣキュー１４４に対してセルカウンタ
（Ｃｏｕｎｔ ｉｎ）をクリヤする。完全なパケットがこのようにマージＶＣキ
ュー１４０内へマージされていると、ステップ３−１８においてマージコントロ
ーラ１３２はスイッチコア１１２からのその後のセルを待機する。
ジＶＣキュー１４４に対するセルカウンタ（Ｃｏｕｎｔ ｉｎ）をマージＶＣキ
ュー１４０に対する長さカウンタ（Ｌｅｎｇｔｈ）に加え、マージＶＣキュー１
４０に対して長さカウンタ（Ｌｅｎｇｔｈ）を更新する。次に、ステップ３−１
７において、選択されたプリマージＶＣキュー１４４からの完全なパケットの読
出しにより選択されたプリマージＶＣキュー１４４が空となるため、マージコン
トローラ１３２は選択されたプリマージＶＣキュー１４４に対してセルカウンタ
（Ｃｏｕｎｔ ｉｎ）をクリヤする。完全なパケットがこのようにマージＶＣキ
ュー１４０内へマージされていると、ステップ３−１８においてマージコントロ
ーラ１３２はスイッチコア１１２からのその後のセルを待機する。
【００３７】 図３Ａおよび／もしくは図３Ｂのステップはスイッチコア１１２から得られる
各セルに対してマージコントローラ１３２により実施されるのが適切である。図
３Ａおよび図３Ｂのステップが実行される任意特定のセルに対する“選択された
”プリマージＶＣキュー１４４はどのプリマージＶＣキュー１４４であるかは、
前記したように、そのセルに対する着信ＶＣチャネルによって決まる。
各セルに対してマージコントローラ１３２により実施されるのが適切である。図
３Ａおよび図３Ｂのステップが実行される任意特定のセルに対する“選択された
”プリマージＶＣキュー１４４はどのプリマージＶＣキュー１４４であるかは、
前記したように、そのセルに対する着信ＶＣチャネルによって決まる。
【００３８】 図４Ａ−図４Ｆは前記した図３Ａおよび図３Ｂのステップに従った本発明のＡ
ＴＭスイッチ１１０の動作シナリオの例を示す。出口ポート１１６の一部を示す
図４Ａ−図４Ｆは出口ポート１１６のメモリ１３０の一部を示す図５Ａ−図５Ｆ
にそれぞれ相関されている。図４Ａおよび図５Ａに示す最初の時間に、マージＶ
Ｃキュー１４０は内部に格納されたセルＣ１およびＣ２を有し、プリマージＶＣ
キュー１４４（２）および１４４（３）は、それぞれ、内部に格納されたセルＣ
３およびＣ４を有する。前記したように、セルＣ１の“Ｎｅｘｔ”ポインタＮは
セルＣ２の場所、すなわち、セルＣ２のセルＣ１との結合によりマージＶＣキュ
ー１４０が形成される場所Ｌ４を指示する。
ＴＭスイッチ１１０の動作シナリオの例を示す。出口ポート１１６の一部を示す
図４Ａ−図４Ｆは出口ポート１１６のメモリ１３０の一部を示す図５Ａ−図５Ｆ
にそれぞれ相関されている。図４Ａおよび図５Ａに示す最初の時間に、マージＶ
Ｃキュー１４０は内部に格納されたセルＣ１およびＣ２を有し、プリマージＶＣ
キュー１４４（２）および１４４（３）は、それぞれ、内部に格納されたセルＣ
３およびＣ４を有する。前記したように、セルＣ１の“Ｎｅｘｔ”ポインタＮは
セルＣ２の場所、すなわち、セルＣ２のセルＣ１との結合によりマージＶＣキュ
ー１４０が形成される場所Ｌ４を指示する。
【００３９】 図４Ｂおよび図５Ｂはスイッチコア１１２から入るセルＣ５を示し、その着信
ＶＣのためにプリマージＶＣキュー１４４（１）内に格納される。たまたまメモ
リ１３０内の空リストポインタは場所Ｌ０を指示し、その結果セルＣ５がメモリ
１３０の場所Ｌ０に格納されるにすぎない。
ＶＣのためにプリマージＶＣキュー１４４（１）内に格納される。たまたまメモ
リ１３０内の空リストポインタは場所Ｌ０を指示し、その結果セルＣ５がメモリ
１３０の場所Ｌ０に格納されるにすぎない。
【００４０】 図４Ｃおよび図５Ｃはその後のセルＣ６の受信およびプリマージＶＣキュー１
４４（１）内への格納を示す。セルＣ６はメモリ１３０内の次の空場所、すなわ
ち、場所Ｌ１に格納される。セルＣ６がプリマージＶＣキュー１４４（１）内に
結合されるように、図３Ａのステップ３−５に従ってセルＣ５に対する“Ｎｅｘ
ｔ”ポインタにセルＣ６の場所、すなわち、場所Ｌ１がロードされる。
４４（１）内への格納を示す。セルＣ６はメモリ１３０内の次の空場所、すなわ
ち、場所Ｌ１に格納される。セルＣ６がプリマージＶＣキュー１４４（１）内に
結合されるように、図３Ａのステップ３−５に従ってセルＣ５に対する“Ｎｅｘ
ｔ”ポインタにセルＣ６の場所、すなわち、場所Ｌ１がロードされる。
【００４１】 図４Ｄおよび図５Ｄはその後のセルＣ７の受信およびプリマージＶＣキュー１
４４（２）内への格納を示す。セルＣ７はメモリ１３０内の空場所、すなわち、
場所Ｌ３に格納され、空場所はアイドルリストに従って決定される。セルＣ７は
ＶＣチャネルＶＣ−２に対応する着信ＶＣを有するためプリマージＶＣキュー１
４４（２）内に格納されていた。したがって、スイッチコア１１２から受信する
セルは必ずしも全てが同じプリマージＶＣキュー１４４内に連続して格納はされ
ないことがお判りであろう。セルＣ７がプリマージＶＣキュー１４４（２）内に
結合されるよう、セルＣ３に対する“Ｎｅｘｔ”ポインタにセルＣ７の場所、す
なわち、場所Ｌ３がロードされる。
４４（２）内への格納を示す。セルＣ７はメモリ１３０内の空場所、すなわち、
場所Ｌ３に格納され、空場所はアイドルリストに従って決定される。セルＣ７は
ＶＣチャネルＶＣ−２に対応する着信ＶＣを有するためプリマージＶＣキュー１
４４（２）内に格納されていた。したがって、スイッチコア１１２から受信する
セルは必ずしも全てが同じプリマージＶＣキュー１４４内に連続して格納はされ
ないことがお判りであろう。セルＣ７がプリマージＶＣキュー１４４（２）内に
結合されるよう、セルＣ３に対する“Ｎｅｘｔ”ポインタにセルＣ７の場所、す
なわち、場所Ｌ３がロードされる。
【００４２】 図４Ｅおよび図５Ｅはその後のセルＣ８の受信およびプリマージＶＣキュー１
４４（１）内への格納を示す。セルＣ８はメモリ１３０内の次の空場所、すなわ
ち、場所Ｌ５に格納される。セルＣ８がプリマージＶＣキュー１４４（１）内に
結合されるように、セルＣ６に対する“Ｎｅｘｔ”ポインタにセルＣ８の場所、
すなわち、場所Ｌ５がロードされる。
４４（１）内への格納を示す。セルＣ８はメモリ１３０内の次の空場所、すなわ
ち、場所Ｌ５に格納される。セルＣ８がプリマージＶＣキュー１４４（１）内に
結合されるように、セルＣ６に対する“Ｎｅｘｔ”ポインタにセルＣ８の場所、
すなわち、場所Ｌ５がロードされる。
【００４３】 図４Ｅに示すように、セルＣ５，Ｃ６およびＣ８からなる全体パケットＰがプ
リマージＶＣキュー１４４（１）内に組み立てられていることがマージコントロ
ーラ１３２により確認される。したがって、図４Ｆおよび図５Ｆに示すように、
マージコントローラ１３２はプリマージＶＣキュー１４４（１）をマージＶＣキ
ュー１４０に結合する。
リマージＶＣキュー１４４（１）内に組み立てられていることがマージコントロ
ーラ１３２により確認される。したがって、図４Ｆおよび図５Ｆに示すように、
マージコントローラ１３２はプリマージＶＣキュー１４４（１）をマージＶＣキ
ュー１４０に結合する。
【００４４】 マージＶＣキュー１４０内にセルＣ５，Ｃ６およびＣ８を包含することにより
図４ＦにプリマージＶＣキュー１４４（１）のマージＶＣキュー１４０との結合
を示し、また例えばキュー１４４（１）内の第１のセルの場所、すなわち、場所
Ｌ０を前にキュー１４０内の最後のセルであったセル、すなわち、セルＣ２、の
“Ｎｅｘｔ”ポインタ内へロードすることにより図５Ｆに示す。
図４ＦにプリマージＶＣキュー１４４（１）のマージＶＣキュー１４０との結合
を示し、また例えばキュー１４４（１）内の第１のセルの場所、すなわち、場所
Ｌ０を前にキュー１４０内の最後のセルであったセル、すなわち、セルＣ２、の
“Ｎｅｘｔ”ポインタ内へロードすることにより図５Ｆに示す。
【００４５】 複数のマージＶＣキューの中の正しいマージＶＣキュー、例えば、本例におけ
るＶＣマージキュー１４０、内にセルが格納された後で、スケジューラすなわち
セレクタが各マージキューＶＣキューから一時に１つのセルを取り出して（例え
ば、ラウンドロビン法で）発信リンク上へ送出することができる。そうする場合
には、新しいＶＰＩ／ＶＣＩ値がセルへ割り当てられ、特定のマージＶＣキュー
からの全てのセルに対して同じ値が割り当てられる。あるいは、入口ポートによ
り新しいＶＰＩ／ＶＣＯ値を供給してそれが出口ポートに到着する時に既にセル
内へ挿入されているようにすることができる。セルが送出されておれば、メモリ
１３０内の対応する位置がアイドルキューへ戻される、すなわち、アイドルキュ
ー内の前の最後のセルのＮｅｘｔポインタをそれを指示するようにセットする。
るＶＣマージキュー１４０、内にセルが格納された後で、スケジューラすなわち
セレクタが各マージキューＶＣキューから一時に１つのセルを取り出して（例え
ば、ラウンドロビン法で）発信リンク上へ送出することができる。そうする場合
には、新しいＶＰＩ／ＶＣＩ値がセルへ割り当てられ、特定のマージＶＣキュー
からの全てのセルに対して同じ値が割り当てられる。あるいは、入口ポートによ
り新しいＶＰＩ／ＶＣＯ値を供給してそれが出口ポートに到着する時に既にセル
内へ挿入されているようにすることができる。セルが送出されておれば、メモリ
１３０内の対応する位置がアイドルキューへ戻される、すなわち、アイドルキュ
ー内の前の最後のセルのＮｅｘｔポインタをそれを指示するようにセットする。
【００４６】 本発明に従って、スイッチコア１１２から到着するセルはその着信内部チャネ
ル番号（ＶＣ）に基づいて複数のプリマージＶＣキュー１４４の１つへ入れられ
る。セルヘッダー内の指定ビットにより表示されるように、パケットの最後のセ
ルがプリマージＶＣキュー１４４内に受信されている場合には、マージコントロ
ーラ１３２は完全なパケットを出口ポート１１６から出力するためにマージＶＣ
キュー１４０へ移す。各発信チャネルに対して１つのマージＶＣキュー１４０が
あり、任意の発信チャネルに対してセルはそのチャネルに対してマージＶＣキュ
ー１４０内に格納される順序で送出されるようにされる、すなわち、一時に１つ
の完全なパケットが送出される。
ル番号（ＶＣ）に基づいて複数のプリマージＶＣキュー１４４の１つへ入れられ
る。セルヘッダー内の指定ビットにより表示されるように、パケットの最後のセ
ルがプリマージＶＣキュー１４４内に受信されている場合には、マージコントロ
ーラ１３２は完全なパケットを出口ポート１１６から出力するためにマージＶＣ
キュー１４０へ移す。各発信チャネルに対して１つのマージＶＣキュー１４０が
あり、任意の発信チャネルに対してセルはそのチャネルに対してマージＶＣキュ
ー１４０内に格納される順序で送出されるようにされる、すなわち、一時に１つ
の完全なパケットが送出される。
【００４７】 好ましい実施例について本発明を詳細に図示し説明してきたが、当業者ならば
発明の精神および範囲を逸脱することなく形式および詳細をさまざまに変更でき
ることがお判りであろう。
発明の精神および範囲を逸脱することなく形式および詳細をさまざまに変更でき
ることがお判りであろう。
本発明の前記および他の目的、特徴、および利点はさまざまな図面を通して参
照文字は同じ部品を表す添付図に示す好ましい実施例の下記のより詳細な説明か
ら明らかとなる。図面は必ずしも縮尺どおりではなく、本発明の原理を例示する
ために強調されている。
照文字は同じ部品を表す添付図に示す好ましい実施例の下記のより詳細な説明か
ら明らかとなる。図面は必ずしも縮尺どおりではなく、本発明の原理を例示する
ために強調されている。
【図１】 従来技術のＡＴＭ交換装置の略図。
【図２】 本発明の実施例に従ったＡＴＭ交換装置の略図。
【図３】 図３Ａおよび図３Ｂの関係を示す略線図。
【図３Ａ】 プリマージキューに関して図２のＡＴＭ交換装置の出口ポートで実施される操
作を示すフロー図。
作を示すフロー図。
【図３Ｂ】 プリマージキューに関して図２のＡＴＭ交換装置の出口ポートで実施される操
作を示すフロー図。
作を示すフロー図。
【図４Ａ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図４Ｂ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図４Ｃ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図４Ｄ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図４Ｅ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図４Ｆ】 典型的なシナリオに従ったポストマージキューおよびプリマージキューのセル
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
母集団を示す図２のＡＴＭ交換装置の出口ポートの略図。
【図５Ａ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【図５Ｂ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【図５Ｃ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【図５Ｄ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【図５Ｅ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【図５Ｆ】 対応する図４Ａ−図４Ｆにより示される典型的なシナリオに従ったセル母集団
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
を示す図２のＡＴＭ交換装置の出口ポートのメモリの略図。
【手続補正書】
【提出日】平成１２年１月１４日（２０００．１．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 （ＡＴＭスイッチのＶＣマージング） 本出願は下記の出願（全てが本開示の一部としてここに組み入れられている） に関連している、１９９７年７月１１日出願の米国特許出願第０８／８９１，２ ３２号（アトーニードケット：１４１０−３２２）“ＡＢＲ ＳＥＲＶＥＲ”、 １９９７年７月１１日出願の米国特許出願第０８／８９０，７５８号（アトーニ ードケット：１４１０−３２３）“ＨＡＮＤＬＩＮＧ ＡＴＭ ＭＵＬＴＩＣＡ ＳＴ ＣＥＬＬＳ”、１９９７年７月１１日出願の米国特許出願第０８／８９３ ，５７６号（アトーニードケット：１４１０−３２４）“Ａ ＤＡＴＡ ＳＨＡ ＰＥＲ ＦＯＲ ＡＴＭ ＴＲＡＦＦＩＣ”、１９９７年７月１１日出願の米国 特許出願第０８／８９３，４７９号（アトーニードケット：１４１０−３２６） “ＶＰ／ＶＣ ＬＯＯＫ−ＵＰ ＦＵＮＣＴＩＯＮ”。 （背景） １．（発明の分野） 本発明は電気通信に関し、特に非同期転送モードで動作する電気通信網の交換
ノードにおけるセルのハンドリングに関する。
ノードにおけるセルのハンドリングに関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】 各交換ノードは典型的にいくつかの機能部を有し、最重要なのはスイッチコア
である。スイッチコアは本質的にスイッチのポート間のクロスコネクトのように
機能する。スイッチ内部のパスはスイッチの特定のポートが一緒に接続されてメ
ッセージは最終的にスイッチの入口側からスイッチの出口側へ伝わり、最終的に
発信端末装置から受信端末装置へ伝わることができるように選択的に制御される
。 米国特許第５，４１８，７８１号において、スイッチコアのローカルバッファ において受信されスイッチコア内のグローバルバッファへ通されるパケットのマ ルチキャストセルはスイッチコアのマルチキャストポートグループの残りのポー トへ転送される。
である。スイッチコアは本質的にスイッチのポート間のクロスコネクトのように
機能する。スイッチ内部のパスはスイッチの特定のポートが一緒に接続されてメ
ッセージは最終的にスイッチの入口側からスイッチの出口側へ伝わり、最終的に
発信端末装置から受信端末装置へ伝わることができるように選択的に制御される
。 米国特許第５，４１８，７８１号において、スイッチコアのローカルバッファ において受信されスイッチコア内のグローバルバッファへ通されるパケットのマ ルチキャストセルはスイッチコアのマルチキャストポートグループの残りのポー トへ転送される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】 好ましい実施例について本発明を詳細に図示し説明してきたが、当業者ならば
発明の範囲を逸脱することなく形式および詳細をさまざまに変更できることがお
判りであろう。
発明の範囲を逸脱することなく形式および詳細をさまざまに変更できることがお
判りであろう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ
Claims (4)
- 【請求項１】 非同期転送モード（ＡＴＭ）交換装置であって、 複数の着信ＶＣチャネルに接続されたスイッチコアと、 スイッチコアからセルを受信するように接続された出口ポート（ｅｇｒｅｓｓ
ｐｏｒｔ）であって、 スイッチコアから受信されるセルがそれらの着信ＶＣチャネルに従って格納さ
れる複数のプリマージＶＣキュー（ｐｒｅ−ｍｅｒｇｅ ＶＣ ｑｕｅｕｅｓ）
、 マージＶＣキュー、 １つのプリマージＶＣキューがその中にセルのパケットを有する時を決定して
セルのパケットをマージＶＣキュー内に入れるマージコントローラ、 を含む出口ポートと、を含む非同期転送モード（ＡＴＭ）交換装置。 - 【請求項２】 請求項１記載の装置であって、複数のプリマージＶＣキュー
およびマージＶＣキューはメモリ内に格納され、マージＶＣキューはメモリ内に
マージリンクリストを含み複数のプリマージＶＣキューの中の選択された１つは
メモリ内に選択されたプリマージリンクリストを含み、マージコントローラは選
択されたプリマージリンクリストをメモリ内のマージリンクリストに結合するこ
とによりセルのパケットをマージＶＣキュー内に入れる装置。 - 【請求項３】 非同期転送モード（ＡＴＭ）交換装置の操作方法であって、
該方法は、 複数の着信ＶＣチャネルからスイッチコアへ着信セルを加えるステップと、 スイッチコアからセルを受信するように接続された出口ポートにおいて、 着信セルをそれらの着信ＶＣチャネルに従って複数のプリマージＶＣキュー内
に格納し、 プリマージＶＣキューの１つがその中にセルのパケットを有する時を決定する
ステップと、決定に従って、 セルのパケットをマージＶＣキュー内に入れるステップと、を含む方法。 - 【請求項４】 請求項３記載の方法であって、さらに、 複数のプリマージＶＣキューおよびマージＶＣキューをメモリ内に確立するス
テップと、 マージＶＣキューをマージリンクリストとしてメモリ内に形成するステップと
、 複数のプリマージＶＣキューの中の選択された１つのキューを選択されたプリ
マージリンクリストとしてメモリ内に形成するステップと、 選択されたプリマージリンクリストをメモリ内のマージリンクリストに結合す
ることによりセルのパケットをマージＶＣキュー内に入れるステップと、を含む
方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/893,391 US6185209B1 (en) | 1997-07-11 | 1997-07-11 | VC merging for ATM switch |
| US08/893,391 | 1997-07-11 | ||
| PCT/SE1998/001244 WO1999003235A1 (en) | 1997-07-11 | 1998-06-25 | Vc merging for atm switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001510301A true JP2001510301A (ja) | 2001-07-31 |
| JP3429492B2 JP3429492B2 (ja) | 2003-07-22 |
Family
ID=25401492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000502604A Expired - Lifetime JP3429492B2 (ja) | 1997-07-11 | 1998-06-25 | 非同期転送モード（ａｔｍ）交換装置および操作方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6185209B1 (ja) |
| EP (1) | EP0995290B1 (ja) |
| JP (1) | JP3429492B2 (ja) |
| CN (1) | CN1201530C (ja) |
| AU (1) | AU8361398A (ja) |
| WO (1) | WO1999003235A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097726A (en) * | 1997-09-18 | 2000-08-01 | Ascend Communications, Inc. | Virtual path merging in a multipoint-to-point network tunneling protocol |
| US6396834B1 (en) * | 1997-11-24 | 2002-05-28 | Riverstone Networks, Inc. | Flexible scheduler in an asynchronous transfer mode (ATM) switch |
| JP3451424B2 (ja) * | 1998-03-13 | 2003-09-29 | 富士通株式会社 | 共通バッファメモリ制御装置 |
| CA2284360A1 (en) * | 1998-10-01 | 2000-04-01 | Nortel Networks Corporation | Method and apparatus for providing a connectionless cell scheduler |
| US6512744B1 (en) * | 1999-06-25 | 2003-01-28 | Cisco Technology, Inc. | Virtual-channel merging |
| US6876659B2 (en) * | 2000-01-06 | 2005-04-05 | International Business Machines Corporation | Enqueuing apparatus for asynchronous transfer mode (ATM) virtual circuit merging |
| US6381242B1 (en) * | 2000-08-29 | 2002-04-30 | Netrake Corporation | Content processor |
| KR100364747B1 (ko) * | 2000-12-30 | 2002-12-16 | 엘지전자 주식회사 | Ａａｌ2/ａａｌ5 변환 장치 및 방법 |
| US7006438B2 (en) * | 2001-05-31 | 2006-02-28 | Turin Networks | Distributed control of data flow in a network switch |
| US7349406B1 (en) * | 2001-10-18 | 2008-03-25 | Network Equipment Technologies Inc. | Method and apparatus for virtual network connection merging |
| CN1217543C (zh) * | 2002-06-28 | 2005-08-31 | 国际商业机器公司 | 对等视频点播系统中的设备和方法 |
| DE102004003833B4 (de) * | 2004-01-26 | 2007-09-27 | Infineon Technologies Ag | Transceiver |
| US7620071B2 (en) * | 2004-11-16 | 2009-11-17 | Intel Corporation | Packet coalescing |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285445A (en) | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
| DE69129851T2 (de) | 1991-09-13 | 1999-03-25 | International Business Machines Corp., Armonk, N.Y. | Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung |
| JPH05122240A (ja) | 1991-10-24 | 1993-05-18 | Fujitsu Ltd | Ａｔｍ伝送におけるｖｐｉ，ｖｃｉ割り当て方式 |
| DE69132824T2 (de) | 1991-12-23 | 2002-06-27 | Alcatel, Paris | Verfahren zur Reduzierung der Anzahl der Bits in einem binären Adresswort |
| US5367520A (en) | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
| JPH0744545B2 (ja) | 1993-01-21 | 1995-05-15 | 日本電気株式会社 | Ａｔｍセル分解／組立てシステム |
| US5420858A (en) | 1993-05-05 | 1995-05-30 | Synoptics Communications, Inc. | Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium |
| US5418781A (en) * | 1993-07-23 | 1995-05-23 | Digital Equipment Corporation | Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network |
| JP3044983B2 (ja) | 1993-08-25 | 2000-05-22 | 株式会社日立製作所 | Ａｔｍスイッチングシステムのセル制御方法 |
| US5467349A (en) | 1993-12-21 | 1995-11-14 | Trw Inc. | Address handler for an asynchronous transfer mode switch |
| US5504743A (en) | 1993-12-23 | 1996-04-02 | British Telecommunications Public Limited Company | Message routing |
| JP3159351B2 (ja) | 1994-03-03 | 2001-04-23 | 日本電気エンジニアリング株式会社 | 交換機のスイッチ制御情報管理方式 |
| GB2288096B (en) * | 1994-03-23 | 1999-04-28 | Roke Manor Research | Apparatus and method of processing bandwidth requirements in an ATM switch |
| EP0676878A1 (en) | 1994-04-07 | 1995-10-11 | International Business Machines Corporation | Efficient point to point and multi point routing mechanism for programmable packet switching nodes in high speed data transmission networks |
| EP0680179B1 (en) * | 1994-04-28 | 2001-09-05 | Hewlett-Packard Company, A Delaware Corporation | Multicasting apparatus |
| DE69428267D1 (de) | 1994-04-28 | 2001-10-18 | Hewlett Packard Co | Erzeugung von Kanalsidentifizierer |
| US5455825A (en) | 1994-04-28 | 1995-10-03 | Mitsubishi Electric Research Laboratories | Tag-based scheduling system for digital communication switch |
| US5418786A (en) | 1994-06-17 | 1995-05-23 | Motorola, Inc. | Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol |
| US5483526A (en) | 1994-07-20 | 1996-01-09 | Digital Equipment Corporation | Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control |
| US5414701A (en) | 1994-07-22 | 1995-05-09 | Motorola, Inc. | Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system |
| US5515359A (en) | 1994-08-26 | 1996-05-07 | Mitsubishi Electric Research Laboratories, Inc. | Credit enhanced proportional rate control system |
| US5530806A (en) | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
| US5815737A (en) | 1995-06-05 | 1998-09-29 | Pmc-Sierra, Inc. | Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range |
| US5546377A (en) | 1995-10-31 | 1996-08-13 | Digital Equipment Corporation | Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks |
| US5689505A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Buffering of multicast cells in switching networks |
| US5838681A (en) * | 1996-01-24 | 1998-11-17 | Bonomi; Flavio | Dynamic allocation of port bandwidth in high speed packet-switched digital switching systems |
-
1997
- 1997-07-11 US US08/893,391 patent/US6185209B1/en not_active Expired - Lifetime
-
1998
- 1998-06-25 JP JP2000502604A patent/JP3429492B2/ja not_active Expired - Lifetime
- 1998-06-25 AU AU83613/98A patent/AU8361398A/en not_active Abandoned
- 1998-06-25 CN CN98809078.3A patent/CN1201530C/zh not_active Expired - Lifetime
- 1998-06-25 WO PCT/SE1998/001244 patent/WO1999003235A1/en active IP Right Grant
- 1998-06-25 EP EP98934004A patent/EP0995290B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0995290A1 (en) | 2000-04-26 |
| CN1270727A (zh) | 2000-10-18 |
| CN1201530C (zh) | 2005-05-11 |
| WO1999003235A1 (en) | 1999-01-21 |
| US6185209B1 (en) | 2001-02-06 |
| AU8361398A (en) | 1999-02-08 |
| EP0995290B1 (en) | 2005-08-24 |
| JP3429492B2 (ja) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936967A (en) | Multi-channel broadband adaptation processing | |
| US6738381B1 (en) | ATM time stamped queuing | |
| JP3542556B2 (ja) | ポイント対ポイントおよび／またはポイント対マルチポイントのａｔｍセルのバッファ化 | |
| US8116315B2 (en) | System and method for packet classification | |
| US6064674A (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| US6504845B1 (en) | Centralized queuing for ATM node | |
| US5602853A (en) | Method and apparatus for segmentation and reassembly of ATM packets using only dynamic ram as local memory for the reassembly process | |
| US6483838B1 (en) | Combined header parameter table for ATM node | |
| US6804246B1 (en) | Asynchronous transfer mode system handling differing AAL protocols | |
| US6944164B2 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| JP2001509652A (ja) | 最適化されたハンドオーバを実施する方法及び装置 | |
| US6317431B1 (en) | ATM partial cut-through | |
| JP2001510301A (ja) | 非同期転送モード（ａｔｍ）交換装置および操作方法 | |
| US20040090967A1 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| US6597698B1 (en) | Coordinated cell discharge from ATM queue | |
| EP0941628B1 (en) | Scaleable data network router | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| JP2001510303A (ja) | バッファリング・データによるａｔｍセルの増強 | |
| EP0982967A2 (en) | Device and method of multiplexing atm cells | |
| KR0129179B1 (ko) | Sscop부계층에서 pdu 해석회로 | |
| JP3246638B2 (ja) | 端末収容装置およびその動作方法 | |
| JP2001527362A (ja) | Ａｔｍノード用のセル処理ユニット及びその方法 | |
| US20040081204A1 (en) | Real-time reassembly of ATM data | |
| US20040037281A1 (en) | ATM switching apparatus and method | |
| JPH0795212A (ja) | Ａｔｍ交換システムにおける輻輳制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |