JP2001339210A - 同軸共振器、フィルタ、デュプレクサおよび通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 低損失化に有利な導体膜特性の優れた、同軸
共振器の内導体を容易に形成できるようにし、小型で、
より低損失化を図ったフィルタ、デュプレクサおよびそ
れらを用いた通信装置を得る。 【解決手段】 円柱形状の柱状体４の外面に薄膜多層電
極構造の内導体５を形成し、円筒形状の誘電体ブロック
１の外面に外導体３を形成し、誘電体ブロック１の孔２
の内部に柱状体４を挿入し、保持部材６および外枠７に
よってこれらを保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、誘電体ブロック
の内外に導体層による電極を形成して成る誘電体共振
器、誘電体フィルタ、誘電体デュプレクサ、およびこれ
らを用いた通信装置に関するものである。

【０００２】

【従来の技術】主としてマイクロ波帯における誘電体共
振器は、同軸の貫通孔を設けた角柱状または円柱状の誘
電体ブロックを用い、貫通孔の内面に内導体を形成し、
誘電体ブロックの外面に外導体を形成することによっ
て、誘電体同軸共振器として構成している。また、直方
体形状の誘電体ブロックの内部に複数の貫通孔を設け、
各貫通孔の内面に内導体を設け、誘電体ブロックの外面
に外導体を設けて、単一の誘電体ブロックに複数の誘電
体共振器を設けることによって、複数段の共振器から成
るフィルタやデュプレクサを構成している。

【０００３】

【発明が解決しようとする課題】このような誘電体ブロ
ックの内外に導体膜による電極を設けた同軸共振器や同
軸共振器を用いたフィルタ等は全体に小型で、共振器の
無負荷Ｑ（Ｑｏ）が高いという特徴を備えている。

【０００４】ところが、同軸共振器のＱｏは、内導体お
よび外導体の状態に大きく左右され、Ｑｏを高めるため
には、表面が緻密で平滑な導体膜を形成することが重要
である。ところが、同軸共振器は、その構造上、誘電体
ブロックに形成した孔の内面に導体膜を成膜することに
なるため、誘電体ブロックの外面に形成する外導体など
に比べて特性の優れた導体膜を形成するのは困難であっ
た。

【０００５】しかしながら、たとえば送信フィルタやア
ンテナ共用器としてのデュプレクサのように、比較的大
電力を扱う回路部分に用いる場合、組み込むべき電子機
器の小型化および低消費電力化に伴い、共振器による損
失やフィルタの挿入損失等のさらなる低減化が要請され
ている。

【０００６】一般に、共振器の損失は、導体膜による導
体損、誘電体部分での誘電体損および外部へ輻射される
輻射損からなる。これらの損失のうち導体損の占める割
合が大きいため、導体損を如何に低減するかがポイント
となる。

【０００７】導体損を低減するためには、導電率の高い
導電体材料を用い、且つ膜厚を厚くすることが有効であ
るが、マイクロ波帯などの高周波帯となると、その使用
する周波数帯域における表皮深さ部分にのみ電流が集中
して流れるため、表皮深さより導体膜の膜厚を厚くして
も、導体損の低減効果は殆ど無い。

【０００８】そこで、特願平１１−３１４６５８号にて
出願しているように、導体膜を、薄膜導体層と薄膜誘電
体層とを交互に積層してなる薄膜多層電極構成にするこ
とは極めて有効である。

【０００９】また、特願平１１−３７５１９４号にて出
願しているように、同軸共振器の内導体を、それぞれヘ
リカル状の多重化した複数の線路の集合体として構成す
ることも極めて有効である。

【００１０】ところが、誘電体ブロックに設けた、内径
の小さな孔の内面に設けるべき内導体を薄膜多層化した
り、多重化するには、製造プロセス上種々の困難を伴
う。

【００１１】この発明の目的は、小型で、より低損失化
を図った同軸共振器、フィルタ、デュプレクサおよびそ
れらを用いた通信装置を提供することにある。

【００１２】この発明の他の目的は、低損失化に有利な
特性に優れた内導体を容易に形成できるようにした同軸
共振器、フィルタ、デュプレクサ、およびこれらを用い
た通信装置を提供することにある。

【００１３】

【課題を解決するための手段】この発明の同軸共振器
は、外面に内導体を形成した柱状体と、該柱状体を収納
する孔を有し、外面に外導体を形成した誘電体による孔
形成体とから構成する。このように柱状体の外面に内導
体を形成するようにし、導体損の低減に有効な導体膜性
能の高い内導体を、孔形成体から分離した状態で容易に
形成可能とする。

【００１４】また、この発明の同軸共振器は、前記内導
体を、薄膜導体層と薄膜誘電体層とを交互に積層してな
る薄膜多層電極とする。これにより、薄膜多層電極の各
薄膜導体層に電流が分散して流れるようにし、実質的な
電流路の面積（実効断面積）を増大させ、導体損を低減
させる。例えば、各層を使用周波数の表皮深さより薄く
して、各薄膜導体層にほぼ均等に電流が流れるように
し、その結果、より低損失の同軸共振器を得る。

【００１５】また、この発明の同軸共振器は、前記内導
体を、多重化した複数のヘリカル状線路の集合体とす
る。これにより、それらの複数の線路の集合体を１つの
線路としてマクロ的に見た時、いわば或る線路の例えば
右隣りに当該線路と合同の線路の左側の縁端部を隣接さ
せることにより、線路端部の存在を希薄とし、線路の縁
端部における電流集中を緩和し、全体の導体損を低減す
る。

【００１６】また、この発明の同軸共振器は、前記外導
体を薄膜導体層と薄膜誘電体層とを交互に積層して成る
薄膜多層電極とする。これにより、外導体における導体
損も低減する。

【００１７】また、この発明の同軸共振器は、前記各薄
膜導体層による線路の位相定数をそれぞれ略等しくす
る。これにより薄膜多層電極による電流分散効果を高
め、導体損を効率よく低減させる。

【００１８】また、この発明の同軸共振器は、前記柱状
体と前記孔形成体との間に非導電体を充填する。この構
造により柱状体と孔形成体との位置関係を一定に保ち、
両者の相対変位による特性変化を防止する。

【００１９】この発明のフィルタは、前記同軸共振器を
複数組配置して、所定の同軸共振器に結合する入出力手
段を設けることによって構成する。

【００２０】この発明のデュプレクサは、送信信号入力
ポートと送受共用入出力ポートとの間、および該送受共
用入出力ポートと受信信号出力ポートとの間に、上記の
フィルタを、送信フィルタおよび受信フィルタとしてそ
れぞれ設けて構成する。

【００２１】この発明の通信装置は、前記フィルタまた
はデュプレクサを用いて、例えば送受信信号の帯域通過
フィルタとして、またアンテナ共用器として用いる。こ
れにより、小型で電力効率の高い通信装置を得る。

【００２２】

【発明の実施の形態】第１の実施形態に係る同軸共振器
の構成を図１および図２を参照して説明する。図１の
（Ａ）は同軸共振器の中心軸を通る面での断面図、
（Ｂ）は（Ａ）におけるＡ−Ａ′部分の断面図である。
１は、この発明に係る「孔形成体」に相当する、円筒形
状の誘電体ブロックであり、その外周面に外導体３を形
成している。また４は円柱形状の柱状体であり、その側
面に内導体５を形成している。６は、柱状体４の両端部
を、誘電体ブロック１に設けた孔２の内部に保持するた
めのキャップ形状の柱状体保持部材である。また７は、
誘電体ブロック１の両端部分に取り付けて、柱状体保持
部材６を固定する外枠である。この外枠７には柱状体４
方向へ延びるプローブ８を設けている。

【００２３】図２は図１の（Ａ）におけるＣ部分の拡大
断面図である。図２において、３１，５１はそれぞれ表
皮深さより薄い薄膜導体層、３２，５２はそれぞれ薄膜
誘電体層である。このように薄膜導体層と薄膜誘電体層
とを交互に積層することによって、それぞれ薄膜多層電
極構造の内導体５および外導体３を設けている。内導体
５および外導体３の薄膜導体層５１および３１のうち、
最外層の膜厚は他の層より厚くすることにより、薄膜多
層電極の表面を堅牢にしている。なお、内導体５の最下
層に柱状体４の保護膜として薄膜誘電体層を形成して、
例えば柱状体４を金属棒で構成する場合に、上記薄膜誘
電体層を金属棒表面の酸化防止層として用いることも可
能である。なお、図２においては、図を明瞭にするため
に、薄膜多層電極構造部分の断面を他の部分より誇張し
て表している。

【００２４】上記薄膜導体層はＣｕのスパッタリングに
よって成膜し、薄膜誘電体層はＳｉＯ₂ のスパッタリン
グによって成膜する。これらの膜厚はスパッタリングの
時間によって制御する。したがって、上記薄膜多層電極
は、Ｃｕ膜形成用のおよびＳｉＯ₂ 膜形成用のターゲッ
トを交互に入れ換えてスパッタリングすることによって
形成する。

【００２５】内導体５に薄膜多層電極を形成する際に
は、柱状体４を、その中心軸を回転軸として成膜容器内
で回転させつつスパッタリングする。このことによっ
て、薄膜多層電極を年輪状に形成する。外導体３につい
ても同様に、誘電体ブロック１を、その中心軸を回転軸
として成膜容器内で回転させつつスパッタリングする。

【００２６】図２に示した状態で、外導体３と内導体５
との間に所定の共振周波数の高周波信号が印加された
時、図２に示すように、誘電体ブロック１に高周波電界
が印加され、共振する。このとき、各薄膜導体層３１，
５１はそれぞれ、より下層（誘電体ブロック１の誘電体
部分に近い層）の薄膜誘電体層３２，５２を介して入射
した高周波電力の一部を、より上層の薄膜導体層に透過
するとともに、当該高周波信号のエネルギーの一部を、
より下側の薄膜誘電体層を介して、より下側の薄膜導体
層に反射する。そして、隣接する２つの薄膜導体層によ
って挟まれる各薄膜誘電体層内ではそれぞれ、上記反射
波と透過波とが共振して、各薄膜導体層の上側表面近傍
と下側表面近傍とでは、互いに逆方向の対面する２つの
高周波電流が流れる。すなわち、薄膜導体層３１，５１
の膜厚が表皮深さよりも薄いために、対面する上記互い
に逆方向の２つの高周波電流は、薄膜誘電体層を介して
干渉し、一部を残して互いに相殺される。

【００２７】一方、薄膜誘電体層３２，５２には、電磁
界によって変位電流が生じ、これにより隣接する薄膜導
体層の表面に高周波電流が生じる。この第１の実施形態
では、両端開放の１／２波長同軸共振器を構成するの
で、内導体３の長手方向の両端部で、変位電流が最大と
なり、中央部で最小となる。

【００２８】ここで、内導体から誘電体ブロックの孔の
内面までの空気層の厚みをｈ１、誘電体ブロック１の厚
みをｈ２とし、ｈ１部分の比誘電率をεｒ１、ｈ２部分
の比誘電率をεｒ２とすれば、直流のコンデンサの等価
回路設計では、内導体と外導体との間の誘電体の実効比
誘電率εｒを、 εｒ＝（ｈ１＋ｈ２）／｛（ｈ１／εｒ１）＋（ｈ２／
εｒ２）｝ として求めることになる。

【００２９】 ｈ１＝０．４１ｍｍ ｈ２＝５．０ｍｍ εｒ１＝１ εｒ２＝３９ とすると、上記実効比誘電率はεｒ＝１０．０となる。

【００３０】薄膜多層電極の膜厚設計は、基板部分を主
線路、薄膜多層電極内の誘電体層を副線路と考える。主
線路の位相定数βm は次式で表される。

【００３１】 βm ＝ω√（μo εo εm ） …(1) ただし、εm は主線路の比誘電率、εo , μo は真空中
の誘電率と透磁率、ωは角周波数である。膜厚設計はβ
m と副線路の位相定数βs を一致させることにより得ら
れる。最上層の導体膜厚を∞とした場合、誘電体層と最
上層以外の導体層の膜厚Δχ，Δξは次式で表される。

【００３２】 Δχ＝（Ｗn δo ／２）( εm ／εs −１）^-1 …(2) Δξ＝ξn δo …(3) ただし、ｎは薄膜多層電極の層数、εs は誘電体層の比
誘電率、δo は表皮深さである。Ｗn , ξn はｎに依存
する無次元定数であり、等価回路を用いた計算により求
まる。ｎ＝２のとき、Ｗ2 ＝２．００, ξ2 ＝０．７８
５である。

【００３３】上記εm を上述した実効比誘電率（εｒ＝
１０．０）とみなし、共振周波数をｆ＝２ＧＨｚとする
と、(1),(2),(3) 式より、膜厚は次のように求まる。

【００３４】 Δχ＝１．０３μｍ Δξ＝１．２１μｍ ここで、薄膜導体層５１のうち最外層を３μｍ、薄膜誘
電体層５２のうち最下層を１μｍとし、外導体を膜厚５
μｍの単層の電極として、共振器のＱｏをシミュレーシ
ョンすると、外導体による導体損を考慮しないとき、内
導体を単層の電極とした場合に比べてＱｏは１．３５倍
に向上する。

【００３５】しかし、本発明での主線路は実際には空気
層を含むため、従来のような空気層を含まないモデルと
違って、εm が直接はわからない。よって、Δχを導出
できない。そのため、有限要素法導波路解析プログラム
を使って、主線路のβm を求め、 (1)式， (2)式からΔ
χを算出する。

【００３６】ｈ１，ｈ２，εｒ１，εｒ２を上記のとお
りとし、共振周波数をｆ＝２ＧＨｚとすると、βm ，ε
m は次のとおりとなる。

【００３７】 βm ＝１５１．７ εm ＝１３．１ これにより、最適膜厚は、 Δχ＝０．６６１μｍ Δξ＝１．２１μｍ となる。

【００３８】ここで、薄膜導体層５１のうち最外層を３
μｍ、外導体を膜厚５μｍの単層の電極として、共振器
のＱｏをシミュレーションすると、外導体による導体損
を考慮しないとき、内導体を単層の電極とした場合に比
べてＱｏは１．５２倍に向上する。

【００３９】このように、薄膜誘電体層による線路の位
相定数がそれぞれ略等しくなるように、各薄膜の膜厚を
定めることによって、上記各薄膜導体層３１，４１に流
れる高周波電流は互いに同位相となり、それらの電流が
分散して流れるため、実質的な表皮深さが深くなる。こ
のことにより、実質的な電流路の面積（実効断面積）が
増大し、導体損が低減される。その結果、Ｑｏの向上効
果をより高めることができる。

【００４０】なお、この第１の実施形態では、内導体５
を薄膜多層電極構造としたが、単層の電極構造であって
も、その内導体は、柱状体の外面に設ければよいので、
スパッタリングや真空蒸着による薄膜形成法が適用でき
る。

【００４１】次に、第２の実施形態に係る同軸共振器の
構成を図３を参照して説明する。図３において、（Ａ）
は同軸共振器の中心軸を通る面での断面図、（Ｂ）は
（Ａ）におけるＡ−Ａ′部分の断面図である。１は円筒
形状の誘電体ブロックであり、その外周面に外導体３を
形成している。また４は円柱形状の柱状体であり、その
側面に内導体５を形成している。９は、誘電体ブロック
１の孔２の内部に柱状体４を保持するとともに、柱状体
４の外面に形成した内導体５と、誘電体ブロック１の外
面に形成した外導体３とをそれぞれ導通させて短絡する
短絡保持部材である。このように内導体５の両端を短絡
することによって、両端短絡の１／２波長共振の同軸共
振器として作用する。

【００４２】なお、図３に示した例では、入出力手段に
ついては省略しているが、例えば同軸共振モードと電界
結合するプローブまたは磁界結合するループなどを設け
ればよい。

【００４３】図４は第３の実施形態に係る同軸共振器の
構成を示す図である。図３に示したものと異なり、この
例では、柱状体４の一方の端部を短絡保持部材９で保持
するとともに、内導体５の一方端を外導体３に短絡させ
ている。この構造により、一端開放、他端短絡の１／４
波長共振の同軸共振器として作用する。

【００４４】図５は第４の実施形態に係る同軸共振器の
構成を示す断面図である。図４に比較すれば明らかなよ
うに、この例では、柱状体４と誘電体ブロック１との間
隙に低誘電率または高誘電率の樹脂などの非導電体を充
填している。この構造により、柱状体と孔形成体との位
置関係を一定に保ち、両者の相対変位による特性変化を
防止する。

【００４５】次に、第５の実施形態に係る同軸共振器の
構成を図６および図７を参照して説明する。図６は同軸
共振器の内導体を設けるための柱状体の斜視図である。
円柱形状の柱状体４の側面には、図に示すように、柱状
体４の中心軸を回転中心としてヘリカル状の線路５′を
側面に沿って等角度毎に配置することによって多重化し
ている。このヘリカル状線路の集合体（以下、この集合
体を「多重ヘリカル状線路」という。なお、この多重ヘ
リカル状線路については前述の特願平１１−３７５１９
４号に記載されている。）を内導体として作用させる。

【００４６】図７は、上記多重ヘリカル状線路の各々の
線路を横切る面での部分断面図であり、それぞれのヘリ
カル状線路における電磁界および電流の分布の例を示し
ている。図７における上段は、線路の内周端と外周端に
おけるチャージが最大の瞬間における多重ヘリカル状線
路の電界および磁界の分布を示している。また、下段は
その瞬間における各線路の電流密度および線路の間隙を
誘電体の厚み方向に通る磁界の平均値をそれぞれ示して
いる。

【００４７】ここで各線路をミクロ的に見れば、図７に
示すようにそれぞれの縁端部において電流密度が大きく
なるが、柱状体の軸方向（図７における左右方向）の横
断面で見た時に、１つのヘリカル状線路の左右両端に一
定の間隙をおいて同程度の振幅と位相を持った電流の流
れる導体線路が配置されるため、縁端効果が緩和され
る。すなわち多重ヘリカル状線路を１つの線路と見た場
合に、内周端と外周端が電流分布の節、中央が腹となる
ほぼ正弦波状に分布し、マクロ的には縁端効果が生じな
い。

【００４８】このように内導体を、多重化した複数の線
路の集合体として構成する場合でも、それらを柱状体の
外面に形成すればよいので、そのパターン形成が容易と
なる。

【００４９】図８は第６の実施形態に係る同軸共振器の
主要部の拡大断面図である。この例は、柱状体４の外面
に、内導体を薄膜多層電極構造にするとともに、図６お
よび図７に示した多重化ヘリカル状線路を構成したもの
である。図８において５１が薄膜導体層、５２が薄膜誘
電体層であり、これらを交互に積層することによって薄
膜多層電極を構成し、且つその電極を複数のヘリカル状
線路に分離することによって多重化を図っている。な
お、この例では、薄膜誘電体層５２のうち、内導体の下
地となる最下層が柱状体４の外面を被うようにして、柱
状体４を保護している。

【００５０】次に、第７の実施形態に係るデュプレクサ
の構成を図９を参照して説明する。図９はデュプレクサ
の斜視図である。全体に略直方体形状の誘電体ブロック
１には２ａ〜２ｅで示す貫通孔を形成している。この誘
電体ブロック１の外面には、貫通孔２ａ〜２ｅの両開口
面を除く他の四面に外導体３を形成している。

【００５１】図９において４は誘電体による柱状体であ
り、両端付近の直径を太く、中央部分の直径を細くして
いる。この柱状体４の外面には、薄膜多層電極構造の内
導体５を形成している。図９においては単一の誘電体柱
のみを示したが、同様の誘電体柱４を、誘電体ブロック
１に設けた貫通孔２ａ〜２ｅのそれぞれに挿入し、固定
する。外導体３は薄膜多層電極構造であってもよいし、
単層の電極膜であってもよい。また内導体５は多重ヘリ
カル状線路として構成してもよい。

【００５２】上記の構造により、内導体５と外導体３お
よび誘電体ブロック１の誘電体部分とが同軸共振器とし
て作用する。このとき、内導体５の両端の開放端付近の
直径を太く、中央の等価的な短絡端側の直径を細くし、
その直径や細くしている部分の長さを異ならせているの
で、隣接する共振器間で、偶モードと奇モードの共振周
波数に差が生じて結合量を調整することができる。

【００５３】誘電体ブロック１の外面には、外導体３か
ら分離した入出力電極１０，１１，１２を形成してい
る。入出力電極１０，１２は貫通孔２ａ，２ｅ部分に構
成する共振器とそれぞれ静電容量結合する。同様に入出
力電極１１は、貫通孔２ｂ，２ｃ部分に構成する共振器
とそれぞれ静電容量結合する。ここで、貫通孔２ａ，２
ｂ部分に構成した２つの共振器を結合させた部分を送信
フィルタとして用い、貫通孔２ｃ〜２ｅ部分に構成した
３つの共振器を結合させた部分を受信フィルタとして用
いる。すなわち、入出力電極１０は送信信号入力端子、
入出力電極１２は受信信号出力端子、入出力電極１１は
アンテナ端子として用いる。

【００５４】なお、図９のように誘電体ブロックの外面
に入出力電極を設ける代わりに、誘電体ブロック内部に
プローブを挿入して外部結合をとるようにしてもよい。

【００５５】次に、第８の実施形態に係る通信装置の構
成を図１０を参照して説明する。図１０においてＡＮＴ
は送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，
ＢＰＦｂ，ＢＰＦｃはそれぞれ帯域通過フィルタ、ＡＭ
Ｐａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸ
ｂはそれぞれミキサ、ＯＳＣはオシレータ、ＤＩＶは分
周器（シンセサイザー）である。ＭＩＸａはＤＩＶから
出力される周波数信号を変調信号で変調し、ＢＰＦａは
送信周波数の帯域のみを通過させ、ＡＭＰａはこれを電
力増幅し、ＤＰＸを介してＡＮＴより送信する。ＡＭＰ
ｂはＤＰＸからの受信信号を増幅する。ＢＰＦｂはＡＭ
Ｐｂから出力される信号のうち受信周波数帯域のみを通
過させ、ＭＩＸｂはＢＰＦｃより出力される周波数信号
と受信信号とをミキシングして中間周波信号ＩＦを出力
する。

【００５６】図１０に示したＤＰＸ部分には図９に示し
た構造のデュプレクサを用いる。また帯域通過フィルタ
ＢＰＦａ，ＢＰＦｂ，ＢＰＦｃには、図１〜図８に示し
た構造の同軸共振器によるフィルタを用いる。このよう
にして全体に小型且つ低損失の通信装置を構成する。

【００５７】なお、以上に示した実施形態では内導体を
形成する柱状体として円柱形状の誘電体柱を用いたが、
多角柱などの任意の柱状体を用いることができる。ま
た、その柱状体は内導体を外面に保持するために用いる
ものであるので、その誘電率は任意であり、金属などの
導電体や磁性体であってもよい。

【００５８】

【発明の効果】請求項１に記載の発明によれば、柱状体
を孔形成体から分離した状態で、その柱状体の外面に内
導体を形成すればよく、導体損の低減に有効な導体膜性
能の高い内導体を容易に形成できる。

【００５９】請求項２に記載の発明によれば、薄膜多層
電極の各薄膜導体層に電流が分散して流れ、実質的な電
流路の面積（実効断面積）が増大し、導体損が低減され
る。請求項３に記載の発明によれば、線路の縁端部にお
ける縁端効果による電流集中が緩和され、全体の導体損
が低減される。

【００６０】請求項４に記載の発明によれば、外導体に
おける導体損も低減される。

【００６１】請求項５に記載の発明によれば、薄膜多層
電極による電流分散効果が高まり、導体損が効率よく低
減される。

【００６２】請求項６に記載の発明によれば、柱状体と
孔形成体との位置関係を一定に保つことができ、両者の
相対変位による特性変化が生じない。

【００６３】請求項７に記載の発明によれば、低挿入損
失のフィルタが容易に得られる。

【００６４】請求項８に記載の発明によれば、低挿入損
失のデュプレクサが容易に得られる。

【００６５】請求項９に記載の発明によれば、上記フィ
ルタやデュプレクサを例えば送受信信号の帯域通過フィ
ルタやアンテナ共用器として用いることにより、小型で
電力効率の高い通信装置が得られる。

【図面の簡単な説明】

【図１】第１の実施形態に係る同軸共振器の断面図

【図２】同同軸共振器の部分拡大断面図

【図３】第２の実施形態に係る同軸共振器の断面図

【図４】第３の実施形態に係る同軸共振器の断面図

【図５】第４の実施形態に係る同軸共振器の断面図

【図６】第５の実施形態に係る同軸共振器で用いる柱状
体の斜視図

【図７】同同軸共振器の電磁界分布の例を示す図

【図８】第６の実施形態に係る同軸共振器の主要部の拡
大断面図

【図９】第７の実施形態に係るデュプレクサの斜視図

【図１０】第８の実施形態に係る通信装置の構成を示す
ブロック図

【符号の説明】

１−誘電体ブロック ２−孔 ３−外導体 ４−柱状体 ５−内導体 ５′−ヘリカル状線路 ６−柱状体保持部材 ７−外枠 ８−プローブ ９−短絡保持部材 １０〜１２−入出力電極 ３１，５１−薄膜導体層 ３２，５２−薄膜誘電体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡嶋 伸吾 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5J006 HA04 HA05 HA11 HA14 HA15 HA26 HA27 JA01 KA06 LA02 LA21 NA01 NA04 NB07 NC03

Claims (9)

【特許請求の範囲】
1. 【請求項１】 外面に内導体を形成した柱状体と、該柱
   状体を収納する孔を有し、外面に外導体を形成した誘電
   体による孔形成体とから成る同軸共振器。
2. 【請求項２】 前記内導体を、薄膜導体層と薄膜誘電体
   層とを交互に積層して成る薄膜多層電極とした請求項１
   に記載の同軸共振器。
3. 【請求項３】 前記内導体を、複数のヘリカル状線路の
   集合体とした請求項１または２に記載の同軸共振器。
4. 【請求項４】 前記外導体を、薄膜導体層と薄膜誘電体
   層とを交互に積層して成る請求項１、２または３に記載
   の同軸共振器。
5. 【請求項５】 前記各薄膜導体層による線路の位相定数
   をそれぞれ略等しくした請求項２、３または４に記載の
   同軸共振器。
6. 【請求項６】 前記柱状体と前記孔形成体との間に非導
   電体を充填した請求項１〜５のうちいずれかに記載の同
   軸共振器。
7. 【請求項７】 請求項１〜６のうちいずれかに記載の同
   軸共振器を複数組配置する、または一体成型された前記
   孔形成体内に前記柱状体を複数組配置する、とともに、
   所定の同軸共振器に結合する入出力手段を設けて成るフ
   ィルタ。
8. 【請求項８】 送信信号入力ポートと送受共用入出力ポ
   ートとの間、および該送受共用入出力ポートと受信信号
   出力ポートとの間に、請求項７に記載のフィルタを、送
   信フィルタおよび受信フィルタとしてそれぞれ設けて成
   るデュプレクサ。
9. 【請求項９】 請求項７に記載のフィルタまたは請求項
   ８に記載のデュプレクサを設けて成る通信装置。