[go: up one dir, main page]

JP2001337440A - 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置 - Google Patents

半導体集積回路のパターン設計方法、フォトマスク、および半導体装置

Info

Publication number
JP2001337440A
JP2001337440A JP2001081140A JP2001081140A JP2001337440A JP 2001337440 A JP2001337440 A JP 2001337440A JP 2001081140 A JP2001081140 A JP 2001081140A JP 2001081140 A JP2001081140 A JP 2001081140A JP 2001337440 A JP2001337440 A JP 2001337440A
Authority
JP
Japan
Prior art keywords
pattern
photomask
distance
rectangular
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001081140A
Other languages
English (en)
Inventor
Tatsuaki Kuji
龍明 久慈
Koji Hashimoto
耕治 橋本
Satoshi Usui
聡 臼井
Shigeki Nojima
茂樹 野嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001081140A priority Critical patent/JP2001337440A/ja
Priority to US09/815,004 priority patent/US6727026B2/en
Publication of JP2001337440A publication Critical patent/JP2001337440A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 露光プロセスによる転写パターンの変形を抑
制し、設計通りのパターンをウエハ上に転写する。 【解決手段】 半導体集積回路のパターン設計方法にお
いて、複数のコンタクトホールの各開口パターン形状
を、長方形にするとともに、これらのコンタクトホール
を、前記各開口パターンの長方形の長辺同士が隣接し、
しかも各長辺の両端の位置を揃えることにより、フォト
マスク上のパターンを光近接補正が容易にしかも正確に
行えるものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路パ
ターンの設計方法、半導体集積回路を製造する際に用い
られるフォトマスク、および半導体集積回路の製造方法
に関する。
【0002】
【従来の技術】半導体デバイスの高集積化、高速化に伴
い、パターンの微細化は加速している。特に、層間絶縁
膜内に形成されるコンタクト/スルーホール(以下、
「コンタクトホール」と略す)のパターンは、コンタク
トホール径の縮小化と同時に、隣接しあうンタクトホー
ル間の距離も短縮化する傾向にある。
【0003】一般に、コンタクトホール間の距離を小さ
くすれば、コンタクトホールのパターンを密に配列する
ことは可能である。しかしながら、一律にコンタクトホ
ール間の距離を縮小化すれば、コンタクトホールパター
ンに対する露光マージンを小さくしてしまう。つまり、
フォトリソグラフィプロセスにおいて、光の回折により
マスクパターンの解像度が低下する。
【0004】そこで、最近では、マスクパターンの解像
度を向上させる手法として、位相シフトマスクが多く使
われている。特に、補助パターンが不要で、マスクの製
造方法が比較的容易な、ハーフトーン型位相シフトマス
クが注目されている。このハーフトーン型位相シフトマ
スクは、開口部と半透明の遮光部とを有するフォトマス
クであり、遮光部の透過光と開口部の透過光とに180
度の位相差をもつものである。
【0005】
【発明が解決しようとする課題】フォトマスクに形成す
るコンタクトホールの開口パターン形状としては、通
常、正方形が利用されている。コンタクトホールは単独
に形成されることもあるが、複数のコンタクトホールが
列状に配列される場合も少なくない。ハーフトーン型位
相シフトマスクを用いても、このような列状に並んだコ
ンタクトホール開口パターンをウエハ上に転写する場合
は、次に説明するようなサイドローブに起因する転写パ
ターンの変形の問題が発生する。
【0006】図9(a)は、単一の正方形開口部110
を有するハーフトーン型位相シフトマスクであるフォト
マスク101を透過する露光光の強度分布を示す図であ
る。開口部110中心には露光光のメインローブ(メイ
ンピークともいう)が形成されるが、開口部より外側に
もサイドローブが形成される。なお、平面的には、メイ
ンローブとサイドローブは、同心円状に形成される。よ
って、このサイドローブの光強度が強い場合は、サイド
ローブのパターンがレジストに転写されてしまう虞れが
ある。こうなると所望の設計パターンをウエハ上に形成
することは困難になる。
【0007】このサイドローブの光強度は、露光装置の
照明条件、レジストの種類、マスクバイアス等に依存す
る。従って、通常は、各々の最適条件を見出すことで、
サイドローブパターンがウエハ上のレジストに転写され
るのを回避し、所望のパターンをウエハに転写すること
は可能である。
【0008】ところが、図9(b)に示すように、フォ
トマスク101に、複数の正方形開口部110A〜11
0Cが近接して列状に配置されている場合は、各開口部
周囲に形成されるサイドローブが重なり合い、サイドロ
ーブピーク強度が増大する。この場合は、サイドローブ
パターンがウエハ上へ転写されるのを回避することは非
常に困難となる。
【0009】よって、従来、複数のコンタクトホールを
形成する場合には、サイドローブによる影響が生じない
ように、ウエハ上の各コンタクトホールのパターン間距
離を一定以上長くすることが必要とされていた。よっ
て、コンタクトホールの位置の制限によりパターンの微
細化が阻まれていた。
【0010】一方、フォトマスクに長方形の開口パター
ンが形成されている場合は、正方形の開口パターンに較
べ、サイドローブ強度は小さい。しかし、正方形、長方
形のパターンに限らず、複数のパターンを近接して配置
する場合には、光近接効果(Optical Proximity Effec
t)による転写パターンの変形の問題が無視できない。
【0011】例えば、図10(a)に示すように、微細
な長方形パターン112a〜112fが複数形成された
フォトマスク103を使用してフォトリソプロセスを行
うと、図10(b)に示すように、ウエハ上のレジスト
105には、光近接効果により変形したパターン113
a〜113fが転写される。特に、隣接しあう長方形パ
ターンの間隔が狭く、しかも各長方形の辺の上端下端の
位置にずれがある場合(例えば112b〜112f)
は、光近接効果による転写パターンの変形が顕著で複雑
なものになる(例えば113b〜113f)。
【0012】従来、このような光近接効果による変形に
対しては、予めこの変形を考慮して、マスク上のパター
ンに補正を加える、OPC(Optical Proximity Correc
tion)処理が行われている。しかし、図10(a)に示
すような、位置が不揃いの複数のパターンについてのO
PC処理は複雑であり、完全に補正することは現実には
不可能である。
【0013】以上の課題に鑑み、本発明の第1の目的
は、露光プロセスによる転写パターンの変形を抑制し、
設計通りのパターンをウエハ上に形成するために適した
半導体集積回路のパターン設計方法を提供することであ
る。
【0014】また、本発明の第2の目的は、設計パター
ンを正確にウエハ上に転写するために適したフォトマス
クを提供することである。
【0015】さらに、本発明の第3の目的は、上記半導
体集積回路のパターン設計方法を用いて設計された半導
体装置を提供することである。
【0016】
【課題を解決するための手段】本発明の半導体集積回路
のパターン設計方法の特徴は、複数のコンタクトホール
の各開口パターンを、長方形にし、さらに、これらのコ
ンタクトホールを、その各開口パターンの長方形の長辺
同士が隣接し、しかも各長辺の両端の位置を揃えて配置
することである。
【0017】上記本発明の半導体集積回路のパターン設
計方法の特徴によれば、この方法で得られるパターンを
形成するために使用するフォトマスク上に、長方形の開
口パターンを有することになる。この長方形の開口パタ
ーンを用いた場合は、露光光のサイドローブの強度が弱
いため、サイドローブに起因する転写パターンの変形を
抑制できる。また、複数の長方形パターンが、長辺の両
端を揃えて配置されているので、比較的容易に正確な光
近接効果補正をフォトマスクパターンに施すことができ
る。よって、光近接効果補正処理を行うことを前提とし
て、設計上のパターン間隔を狭く設定することができ
る。従って、設計パターンを正確にウエハ上に転写でき
るとともに、回路面積の縮小化を図ることが可能にな
る。
【0018】本発明の半導体集積回路のパターン設計方
法のもう一つの特徴は、長方形または正方形の開口パタ
ーンを有する複数のコンタクトホールが混在する場合
に、パターン形状と対象パターンと隣接するパターンと
の配置条件により隣接するパターン間距離(DS)を決
めることである。即ち、隣接する開口パターンの辺の両
端位置が不揃いの領域では、各開口パターン間距離(D
S)を、フォトマスク上に対応する開口パターンを形成
した場合に、これを用いて作製した転写パターンに露光
光のサイドローブや光近接効果による転写パターンの変
形が生じない距離(DD2)とする。そして、複数の長
方形の開口パターンが、長辺が対向するように隣接し、
隣接しあうパターンの辺の両端位置が揃っている領域で
は、各開口パターン間距離(DS)を、フォトマスク上
に同一の開口パターンを形成した場合に、これを用いて
作製した転写パターンに光近接効果が生じない距離(D
D1)より短くする。
【0019】上記本発明の半導体集積回路のパターン設
計方法のもう一つの特徴によれば、このパターンを形成
するために用いるフォトマスクに、サイドローブや光近
接効果による転写パターンの変形が生じないパターン
と、OPC処理で補正が可能なパターンとを形成でき
る。その結果、設計パターンを正確にウエハ上に形成で
きる。
【0020】本発明のフォトマスクの特徴は、上記半導
体集積回路のパターン設計方法によって設計された半導
体集積回路を有する半導体装置の作製に使用するフォト
マスクであって、複数のコンタクトホール用の長方形開
口パターンを有することである。さらに、その複数の長
方形開口パターンは、各長辺が対向するように、しかも
各長辺の両端の位置を揃えて配置されていることであ
る。なお、この長方形開口パターンに、光近接効果補正
が施されていてもよい。
【0021】上記本発明のフォトマスクによれば、サイ
ドローブに起因する転写パターンの変形を抑制すること
ができる。また、各長方形開口パターンの長辺の両端の
位置が揃っている場合には、比較的容易に光近接効果補
正を施し、正確な設計パターンをウエハ上に転写するこ
とができる。
【0022】本発明のフォトマスクのもう一つの特徴
は、上記半導体集積回路のパターン設計方法によって設
計された半導体集積回路の作製に使用するフォトマスク
であって、隣接する正方形もしくは長方形の開口パター
ンの辺の両端位置が不揃いで、各開口パターン間距離
(MS)が、露光光のサイドローブや光近接効果により
転写パターンに変形が生じない距離(MD2)に設定さ
れたパターン(複数)と、複数の長方形の開口パターン
が、長辺が対向するように隣接し、隣接しあうパターン
の辺の両端位置が揃っており、開口パターン間距離(M
S)が、光近接効果が生じない距離(MD1)より短く
設定され、光近接効果補正が施されたパターン(複数)
とを有することである。
【0023】上記本発明のフォトマスクによれば、光近
接効果補正が困難なパターン配置領域には、サイドロー
ブや光近接効果による転写パターンの変形が生じないパ
ターン間距離を確保され、光近接効果の補正が可能なパ
ターン領域には、光近接効果の補正が加えられているの
で、ウエハ上に設計パターン通りの転写パターンをウエ
ハ上に形成することができる。
【0024】本発明の半導体装置は、上記本発明の半導
体集積回路のパターン設計方法を用いて設計されたもの
であるため、上述の本発明のフォトマスクを用いて設計
値通りのパターンを備える。
【0025】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0026】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係るパターン設計方法を説明するため
の図である。図中下方に、第1の実施の形態に係る設計
回路パターン10とこの設計回路パターンに対応するフ
ォトマスクパターン20とを示す。また、この本実施の
形態に係るパターン設計方法の理解を助けるため、図中
上方に、従来の設計回路パターン100と、この設計回
路パターン100に対応する従来のフォトマスクパター
200とをあわせて示す。説明の簡単化を図るため、
ここでは正方形パターンの1辺および長方形パターンの
短辺それぞれの長さをf、長方形パターンの長辺を2
f、として説明する。
【0027】ここで使用するフォトマスクには、特に限
定はないが、好ましくは位相シフト型ハーフトーンタイ
プのフォトマスクを用いるものとする。また、この場
合、マスク遮光部の透過率は3%〜20%のものを用い
るものとする。
【0028】半導体集積回路には、同一レイヤーに複数
のコンタクトホールを形成する必要があることが多い、
例えば複数のトランジスタが形成されている場合、各ゲ
ート電極から上層の複数の配線に電気的に接続するた
め、複数のコンタクトホールが形成される。このような
場合に、従来の設計回路パターンでは、電気的な接続を
より確実に行うため、各ゲート電極上に複数のコンタク
トホールが形成されることが多い。例えば、設計回路パ
ターン100では、ゲート電極31A上にはコンタクト
ホール11Aと11Bが、ゲート電極32B上にはコン
タクトホール12Aと12Bとが、ゲート電極33C上
にはコンタクトホール13Aと13Bとが形成されてい
る。同じゲート電極上に形成される2つのコンタクトホ
ールは同じ配線に接続されるものであるから、電気的に
は同電位となるものである。
【0029】この結果、従来の設計回路パターンでは、
正方形のコンタクトホールパターンが、上下左右に複数
近接して配置される。また、このコンタクトホールパタ
ーンを形成するため、フォトマスクパターン200上に
もこれに対応する開口パターン21A、21B、22
A、22B、23Aおよび23Bが同様に配置される。
【0030】このように、正方形の開口パターンが複数
近接して配置されるフォトマスクを用いてフォトリソグ
ラフィを行う場合、図9(b)に示すようなサイドロー
ブによるレジスト上の転写パターンの変形を避けるため
に、フォトマスク上の各コンタクトホール開口部パター
ン間隔は一定距離以上、例えばここでは2f以上離され
ている。従って、設計回路パターン100でも、この露
光工程の条件を考慮して、各コンタクトホールの間隔が
定められている。このため、従来の設計回路パターン
00中のゲート電極31A〜33Aは、コンタクトホー
ルが形成される領域では、ゲート電極幅が広げられてい
る。
【0031】これに対し、本実施の形態のパターン設計
方法は、従来の設計回路パターン100を、設計回路パ
ターン10に置き換えようとするものである。即ち、本
実施の形態の設計方法によれば、従来正方形パターンで
あったコンタクトホール11A、11B、12A、12
B、13A、13Bは、長方形パターンのコンタクトホ
ール11,12,13に置き換えられる。特に、最終的
に電気的に短絡され、同電位となるような複数のコンタ
クトホールは、単一の長方形パターンを有するコンタク
トホールに置き換えられる。例えばコンタクトホールパ
ターン11Aと11Bは長方形パターンのコンタクトホ
ール11に置き換えられる。同電位の複数の正方形パタ
ーンのコンタクトホールを一つの長方形パターンのコン
タクトホールに置き換えているため、電気的に問題がな
い。また、この置換は、コンタクトホールの開口面積が
広がるので、コンタクトホールを複数設けるのと同様に
確実な電気的接続を確保することができる。
【0032】また、複数の長方形パターンであるコンタ
クトホール11,12,13は、各長方形パターンの長
辺が隣接しあい、しかも各長辺の上端と下端の位置を揃
えるように配置される。さらに、このような長方形のパ
ターンの配置により、後述するように、フォトマスクパ
ターン20中の各コンタクトホールの開口パターン2
1、22,23の間隔を狭くすることが可能になるの
で、これにあわせて、設計回路パターン10中コンタク
トホール11,12,13の間隔も狭められ、回路パタ
ーン全体の面積も縮小化される。
【0033】この設計回路パターンの変更に応じて、従
来のフォトマスクパターン200も、本発明の第1の実
施の形態に係るフォトマスクパターン20に変更され
る。まず、フォトマスク上の正方形開口パターン21
A、21B、22A、22B、23A、23Bが長方形
開口パターン21,22,23に変更される。正方形開
口パターンの場合に較べ、長方形開口パターンでは、サ
イドローブの光強度が低いため、サイドローブによる転
写パターンの変形の度合いを少なくできる。従って、サ
イドローブの影響を避けるため、従来2f以上必要であ
った開口パターン間隔を、より縮小化することが可能に
なる。
【0034】さらに、フォトマスク上の複数の長方形開
口パターンは、長辺同士が対向し、その長辺の両端の位
置を揃えて配列されているので、後述するOPCによる
フォトマスク上のパターン補正を比較的容易にしかも正
確に行うことができる。従って、この場合は、OPC処
理を行うことを前提として、フォトマスク上の各開口パ
ターン21,22,23の間隔(MS)を光近接効果の
影響受けない距離(MD1)より縮めることが可能にな
る。この結果、各パターン間隔を例えばfに縮小でき
る。なお、最終的なフォトマスク上のパターンではこれ
にOPC処理が加えられる。このフォトマスク上のパタ
ーン間隔の縮小化が、設計回路パターン10でのコンタ
クトホール11,12,13間隔の縮小化を可能にする
のである。
【0035】従って、第1の実施の形態に係るパターン
設計方法によれば、ウエハ上に設計パターン通りの転写
パターンを形成することができる。しかもウエハ上のパ
ターン面積をより縮小化することも可能になる。
【0036】ウエハ上のパターン寸法やマスク上のパタ
ーン寸法には、特に限定はないが、フォトマスク上の長
方形のコンタクトホール開口は、少なくともサイドロー
ブによる転写パターンの変形を抑制できる形状にするこ
とが望ましい。よって、例えば短辺をfとすれば長辺が
1.2f〜4fの範囲であることが望ましい。例えば短
辺が150nm〜200nmの場合、本実施の形態に係
るパターン設計方法は有効である。
【0037】(第2の実施の形態)図2は、本発明の第
2の実施の形態に係るパターン設計方法によるフォトマ
スク上のパターンの一部を示す図である。設計回路パタ
ーンもこれらのパターンと同様なパターンを持つ。図2
でも、図1と同様、正方形パターンの1辺および長方形
パターンの短辺それぞれの長さをf、長方形パターン1
4の長辺を2f、として説明する。
【0038】図2に示すように、第2の実施の形態に係
るパターン設計方法では、同一フォトマスク上に複数の
長方形パターンのコンタクトホール14a,14b,1
4c,14dと正方形パターンのコンタクトホール開口
パターン16がばらばらに点在し、各パターンの辺の端
部の位置が揃わない場合において、各パターンとそれに
隣接するパターンとの間隔(MS)を、サイドローブに
よる転写パターンの変形や光近接効果の変形が生じず、
ほぼフォトマスク上のパターンをウエハ上に転写できる
距離(MD2)に定める。
【0039】開口パターンがこのようにばらばらに点在
している場合は、フォトマスク上のパターンにOPC処
理により、正確なパターン補正が困難であるので予め光
近接効果による転写パターンの変形が生じないように、
パターン間距離(MS)を定めることにより、設計パタ
ーンを正確にウエハ上に転写する。
【0040】サイドローブによる転写パターンの変形や
光近接効果の変形が生じず、ほぼフォトマスク上のパタ
ーンをウエハ上に転写できる距離(MD2)は、シミュ
レーションや実験によって、隣接するパターンからの近
接効果による寸法変動が生じない値から求める。例えば
図2中には「2.5f以上」と示しているが、この値に
限定されない。例えば1.2f〜3f以上の値を採用す
ることができる。
【0041】一方、図1のフォトマスクパターン20
の長方形開口パターン21,22,23のように、隣接
するパターンの辺の端部の位置が揃っている場合等のよ
うに、サイドローブの影響がなく、光近接効果による変
形については、簡易にしかも正確なOPC処理が可能な
場合には、この部分にはOPC処理を前提として、各パ
ターン間隔(MS)を光近接効果が生じない距離(MD
1)より短くする。
【0042】このように、第2の実施の形態のパターン
設計方法では、回路パターン中に複数の長方形と単数ま
たは複数の正方形のコンタクトホール用開口パターンが
混在する場合に、各パターン間隔(MS)を、隣接しあ
う2つのパターンの形状と配置関係に応じて、正確なパ
ターン転写が可能な距離に定める。
【0043】図3は、第2の実施の形態に係るパターン
設計方法による、隣接しあう2つのパターンの形状と配
置条件に対し、設定すべきパターン間隔(MS)を示す
表である。図3の表では、上記の例と同様、正方形パタ
ーンの1辺および長方形パターンの短辺それぞれの長さ
をf、長方形パターンの長辺を2fとする。
【0044】同表に示すように、たとえば第1の長方形
パターン(対象パターン)に第2の長方形パターン(隣
接パターン)が隣接し、かつ第1の長方形パターンの長
辺と第2の長方形パターンの長辺とが対向し、長編の端
部の位置が揃っている場合は、フォトマスクパターンに
はOPC処理を行うことができるので、第1の長方形パ
ターンと第2の長方形パターンの間隔(MS)を例えば
光近接効果が生じる距離(MD1)より短いfに設定す
る。しかし、対向する長辺の上端下端の位置にずれがあ
る場合には、OPC処理による補正が困難であるため、
OPC処理を必要としない距離(MD2)、即ち例えば
2.5f以上に設定する。
【0045】また、第1の長方形パターン(対象パター
ン)に第2の長方形パターン(隣接パターン)が隣接
し、かつ第1の長方形パターンの長辺と第2の長方形パ
ターンの短辺とが対向している場合や、第1の長方形パ
ターンの長辺と第2の正方形パターンの一辺が対向して
配置される場合は、パターン間隔(MS)をOPC処理
を必要としない距離(MD2)、即ち例えば2.5f以
上に設定する。
【0046】また、第1の正方形パターン(対象パター
ン)に第2の正方形パターン(隣接パターン)が隣接し
ている場合は、パターン間隔(MS)を光近接効果と露
光光のサイドローブによる転写パターンの変形が生じな
い距離(MD2)に設定する必要がある。よって、例え
ば第1の正方形および第2の正方形パターンの間隔を2
f以上に設定する。なお、この場合はOPC処理を行わ
ずに、フォトマスク上のパターンをレジスト上にほぼ変
形なく転写することができる。
【0047】図4は、図3の表に従って、第2の実施の
形態の設計方法によって設計されたコンタクトホールの
回路パターンを例示する図である。なお、対応するフォ
トマスク上のパターンでは、破線部に対応するエリアに
OPC処理が施されることになる。なお、この破線部の
パターンは第1の実施の形態で説明したパターン設計方
法で設計されたパターンに対応するものであってもよ
い。
【0048】第2の実施の形態のパターン設計方法に従
って作製したフォトマスクを用いれば、ウエハ上に設計
パターン寸法通りの転写パターンを形成できる。
【0049】なお、上述の説明において、光近接効果が
生じない距離(MD1)と、サイドローブや光近接効果
による転写パターンの変形が生じない距離(MD2)
は、隣接するパターンがともに長方形の場合は、ほぼ同
一距離となる。
【0050】(OPC処理方法)本発明の実施の形態に
係る、OPC処理によるフォトマスクパターンの補正方
法について説明する。図5に、OPC処理を行う手順を
示すフローチャートを示す。
【0051】図6に示すように、OPC処理の対象とす
るのは、短辺がfの複数の同一サイズ同一形状の長方形
パターン18の上端下端の位置を揃えるように並べられ
ている場合である。各パターン間の間隔Sは2.5f以
下である。その間隔Sが2.5f以上では、光近接効果
の影響を排除できるため、OPC処理は必要ない。
【0052】以下、図5に示すOPCの手順を説明す
る。
【0053】1)ステップ101: まず、ステップ1
01では、補正データの取得に必要なサンプルを作製す
る。即ち、図6に示すように、短辺がfである長方形パ
ターン18が長辺どうしで隣接するパターンであって、
その間隔Sがfから2.5fに条件振りされたフォトマ
スクパターンを複数準備する。そして、実際にフォトリ
ソグラフィプロセスを行い、各パターンをレジスト上に
転写したサンプルを作製する。
【0054】2)ステップ102: ステップ101で
作製したサンプルに転写されたパターン寸法を測定し、
図7に示すような、フォトマスク上のパターン間隔Sに
対しサンプル上に形成された転写パターン寸法Wをプロ
ットしたグラフを作成する。ここに示すグラフは、転写
された長方形パターンの短辺寸法の例を示している。こ
のグラフから明らかなように、パターン間隔Sを2.5
f以上とする場合は、フォトマスク上の設計寸法fとレ
ジスト上の転写パターン寸法が一致しているが、間隔S
がこれより短い場合は、光近接効果により転写パターン
寸法が設計寸法より広がる。
【0055】例えば、間隔Sがs2の場合、転写パター
ン寸法はW1となる。よって設計寸法fとの差異(W1
−f)が、必要な補正量となる。間隔Sがs1の場合、
(W2−f)が必要な補正量となる。
【0056】長方形パターンの長辺寸法に対しても、同
様なグラフを作成する。
【0057】3)ステップ103: 次に、図8に示す
ように、ステップ102で作成したグラフに基づいて補
正テーブルを作成する。なお、フォトマスクの描画の都
合のために、補正量の値は、マスク描画可能な最小グリ
ッドを補正の最小単位とする。また、補正量は短辺の片
側端に加える量で示している。よって、図8の表に示す
ように、例えば、間隔Sがf以上s1以下の場合の短辺
の補正量は、(W1−f)/2となる。長辺の補正量に
ついても、同様にステップ102で作成するグラフから
決定する。なお、ここでは、長辺方向は隣接するパター
ンとの距離を十分離しているため、短辺に必要な補正量
に比較すると、その補正量は少ない。例えばここでは、
間隔Sがf以上s1以下の場合の長辺の補正量は、Aと
している。
【0058】4)ステップ104: フォトマスク上の
パターン設計データのうち、OPC処理の対象となるパ
ターンに対し、ステップ103で作成した補正テーブル
を参照し、フォトマスクパターンの短辺寸法、長辺寸法
に必要な補正量を決定する。
【0059】5)ステップ105: フォトマスク上の
パターンデータをステップ104で決定した補正量に基
づき補正を行い、フォトマスク上の最終的なパターンデ
ータを取得する。
【0060】こうして、フォトマスク上のパターンデー
タの一部にOPC処理が加えられる。この後、このパタ
ーンデータに基づき、描画装置を用いてフォトマスク上
にマスクパターンを描画する。こうして、設計通りのパ
ターン転写が可能なフォトマスクを得ることができる。
【0061】以上、説明したように、本発明の半導体集
積回路のパターン設計方法およびフォトマスクを使用す
れば、半導体装置上に設計パターンを正確に形成するこ
とができる。
【0062】以上、本発明の実施の形態では、コンタク
トホールの開口パターンについて説明したが、他の配線
パターン等の設計方法にも応用することができる。ま
た、正方形と長方形の開口パターンを使用する例につい
て説明したが、同様な効果が得られる範囲で、パターン
に多少の変形が加えられてもよい。
【0063】
【発明の効果】以上、説明するように、本発明によれ
ば、密度の高い状態にある配置パターンであっても、設
計寸法に精度良く対応するパターニングを半導体基板上
に転写することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るコンタクトホ
ールパターン設計方法を説明する設計回路パターンとこ
れに対応するフォトマスク上のパターンを示す図であ
る。
【図2】本発明の第2の実施の形態に係るコンタクトホ
ールパターン設計方法によるフォトマスク上の一部のパ
ターンを示す図である。
【図3】本発明の第2の実施の形態に係るコンタクトホ
ールパターン設計方法による隣接するパターン形状とそ
のパターン間隔との関係を示す表、
【図4】本発明の第2の実施の形態に係るコンタクトホ
ールパターン設計方法によるフォトマスク上のパターン
を示す図である。
【図5】本発明の第2の実施の形態に係る、OPC処理
の手順を示すフローチャートである。
【図6】本発明の第2の実施の形態に係るフォトマスク
において、OPC処理の対象とするパターン例を示す図
である。
【図7】図5のフローチャートのステップS102にお
いて、作成されるグラフの例である。
【図8】図5のフローチャートのステップS103にお
いて、作成される補正テーブルの例である。
【図9】従来のコンタクトホール用開口パターンを有す
るフォトマスクとこの開口パターンを通過してレジスト
上に転写される露光光の強度分布を示すグラフおよび従
来の複数のコンタクトホール用開口パターンを有するフ
ォトマスクとこの開口パターンを通過してレジスト上に
転写される露光光の強度分布を示すグラフである。
【図10】従来のフォトマスク上に形成された複数の長
方形開口パターンの例を示す図と、このフォトマスクを
用いたフォトリソグラフィプロセスで得られたレジスト
上の転写パターンを示す図である。
【符号の説明】10 設計回路パターン20 フォトマスクパターン 11,12,13 コンタクトホール 14a〜14d 長方形パターン 21,22,23 開口パターン 31,32,33 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 臼井 聡 大分県大分市大字松岡3500番地 株式会社 東芝大分工場内 (72)発明者 野嶋 茂樹 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 電気的に接続される複数の正方形開口パ
    ターンを持つコンタクトホールに替えて、長方形開口パ
    ターンを持つコンタクトホールを設けることを特徴とす
    る半導体集積回路のパターン設計方法。
  2. 【請求項2】 複数のコンタクトホールの各開口パター
    ン形状を、長方形にするとともに、 これらのコンタクトホールを、前記各開口パターンの長
    方形の長辺同士が隣接し、しかも各長辺の両端の位置を
    揃えて配置することを特徴とする半導体集積回路のパタ
    ーン設計方法。
  3. 【請求項3】 該複数の長方形開口パターンを持つコン
    タクトホールは、 各開口パターン間距離(DS)を、フォトマスク上に対
    応する開口パターンを形成した場合に、これを用いて作
    製した転写パターンに光近接効果が生じない距離(DD
    1)より短くすることを特徴とする請求項2に記載の半
    導体集積回路のパターン設計方法。
  4. 【請求項4】 長方形または正方形の開口パターンを有
    する複数のコンタクトホールが混在する場合に、隣接す
    る開口パターンの辺の両端位置が不揃いの領域では、各
    開口パターン間距離(DS)を、フォトマスク上に対応
    する開口パターンを形成した場合に、これを用いて作製
    した転写パターンに露光光のサイドローブや光近接効果
    による転写パターンの変形が生じない距離(DD2)と
    し、 複数の長方形の開口パターンが、長辺が対向するように
    隣接し、隣接しあう長辺の両端位置が揃っている領域で
    は、各開口パターン間距離(DS)を、フォトマスク上
    に対応する開口パターンを形成した場合に、これを用い
    て作製した転写パターンに光近接効果が生じない距離
    (DD1)より短くすることを特徴とする半導体集積回
    路のパターン設計方法。
  5. 【請求項5】 請求項2に記載の半導体集積回路のパタ
    ーン設計方法によって設計された半導体集積回路を有す
    る半導体装置の作製に使用するフォトマスクであって、 複数のコンタクトホール用の長方形開口パターンを有
    し、 前記複数の長方形開口パターンは、各長辺が対向するよ
    うに、しかも各長辺の両端の位置を揃えて配置されてい
    ることを特徴とするフォトマスク。
  6. 【請求項6】 前記複数の長方形開口パターンの各開口
    パターン間距離(MS)が、転写されるパターンに光近
    接効果が生じない距離(MD1)より短く、これらの開
    口パターンに対し、光近接効果補正が施されていること
    を特徴とする請求項5に記載のフォトマスク。
  7. 【請求項7】 前記請求項4に記載の半導体集積回路の
    パターン設計方法によって設計された半導体集積回路を
    有する半導体装置の作製に使用するフォトマスクであっ
    て、 複数の長方形もしくは正方形の開口パターンであって、
    隣接する正方形もしくは長方形の開口パターンの辺の両
    端位置が不揃いで、各開口パターン間距離(MS)が、
    露光光のサイドローブや光近接効果により転写パターン
    に変形が生じない距離(MD2)に設定されたパターン
    (複数)と、 複数の長方形の開口パターンであって、各長辺が対向す
    るように隣接し、隣接しあう長辺の両端位置が揃ってお
    り、各開口パターン間距離(MS)が、光近接効果が生
    じない距離(D1)より短く設定され、光近接効果補正
    が施されたパターン(複数)とを有するフォトマスク。
  8. 【請求項8】 ハーフトーン型位相シフトマスクである
    ことを特徴とする請求項5から7のいずれか1項に記載
    のフォトマスク。
  9. 【請求項9】 請求項1から4のいずれか1項に記載の
    半導体集積回路の設計方法により設計された半導体集積
    回路を有する半導体装置。
JP2001081140A 2000-03-24 2001-03-21 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置 Pending JP2001337440A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001081140A JP2001337440A (ja) 2000-03-24 2001-03-21 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置
US09/815,004 US6727026B2 (en) 2000-03-24 2001-03-23 Semiconductor integrated circuit patterns

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000085244 2000-03-24
JP2000-85244 2000-03-24
JP2001081140A JP2001337440A (ja) 2000-03-24 2001-03-21 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置

Publications (1)

Publication Number Publication Date
JP2001337440A true JP2001337440A (ja) 2001-12-07

Family

ID=26588342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001081140A Pending JP2001337440A (ja) 2000-03-24 2001-03-21 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置

Country Status (2)

Country Link
US (1) US6727026B2 (ja)
JP (1) JP2001337440A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179938A (ja) * 2004-12-22 2006-07-06 Asml Netherlands Bv サイドローブのプリントを避けるための最適化
JP2006313879A (ja) * 2005-04-04 2006-11-16 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置
JP2007034207A (ja) * 2005-07-29 2007-02-08 Canon Inc マスク作成方法及びマスクパターン設計装置
JP2008053758A (ja) * 2007-11-12 2008-03-06 Renesas Technology Corp 半導体集積回路装置
US7843523B2 (en) 2005-04-04 2010-11-30 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
US8093723B2 (en) 2002-06-21 2012-01-10 Renesas Electronics Corporation Method of manufacturing a semiconductor integrated circuit device
US8227149B2 (en) 2009-02-20 2012-07-24 Samsung Electronics Co., Ltd. Masks and methods of forming the same
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
JP2014135436A (ja) * 2013-01-11 2014-07-24 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255626A1 (de) * 2002-11-28 2004-06-17 Infineon Technologies Ag Verfahren und Vorrichtung zum Anordnen von Kontaktierungselementen von Bauelementen eines integrierten Schaltkreises, Computerlesbares Speichermedium und Programm-Element
US20050271949A1 (en) * 2002-12-09 2005-12-08 Scott Corboy Reticle manipulations
JP2007240949A (ja) * 2006-03-09 2007-09-20 Elpida Memory Inc マスクデータ作成方法及びマスク
US7617475B2 (en) 2006-11-13 2009-11-10 United Microelectronics Corp. Method of manufacturing photomask and method of repairing optical proximity correction
US7830025B2 (en) * 2008-05-19 2010-11-09 United Microelectronics Corp. Contact layout structure
JP5317742B2 (ja) 2009-02-06 2013-10-16 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172789B1 (ko) 1995-10-04 1999-03-20 김주용 위상반전 마스크의 위상오차 검출방법
US5817439A (en) * 1997-05-15 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of blind border pattern layout for attenuated phase shifting masks
JP3171149B2 (ja) 1997-09-26 2001-05-28 日本電気株式会社 微細パターン露光用マスクとその製造方法
US6022644A (en) * 1998-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mask containing subresolution line to minimize proximity effect of contact hole
US6767682B1 (en) * 2000-04-27 2004-07-27 Infineon Technologies Ag Method for producing quadratic contact holes utilizing side lobe formation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093723B2 (en) 2002-06-21 2012-01-10 Renesas Electronics Corporation Method of manufacturing a semiconductor integrated circuit device
JP2006179938A (ja) * 2004-12-22 2006-07-06 Asml Netherlands Bv サイドローブのプリントを避けるための最適化
JP2006313879A (ja) * 2005-04-04 2006-11-16 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置
US7843523B2 (en) 2005-04-04 2010-11-30 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
JP2007034207A (ja) * 2005-07-29 2007-02-08 Canon Inc マスク作成方法及びマスクパターン設計装置
JP2008053758A (ja) * 2007-11-12 2008-03-06 Renesas Technology Corp 半導体集積回路装置
US8227149B2 (en) 2009-02-20 2012-07-24 Samsung Electronics Co., Ltd. Masks and methods of forming the same
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
US8999846B2 (en) 2012-04-30 2015-04-07 International Business Machines Corporation Elongated via structures
JP2014135436A (ja) * 2013-01-11 2014-07-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6727026B2 (en) 2004-04-27
US20010024758A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
CN100507715C (zh) 曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法
US20020068243A1 (en) Method of forming opening in wafer layer
JP2001337440A (ja) 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置
JPS6366934A (ja) チエツクパタ−ンを用いた半導体集積回路装置の製造方法
US20080148218A1 (en) Mask data generation method, mask formation method, pattern formation method
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
KR100803105B1 (ko) 박막 트랜지스터의 제조방법, 박막 트랜지스터, 집적회로,액정표시장치, 및 하프톤 마스크를 이용한 노광방법
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
US7432043B2 (en) Photo mask and method of manufacturing the same, and method of forming photosensitive film pattern of using the photo mask
JP2002107909A (ja) フォトマスク及びそのマスクパターン設計方法
US6638664B2 (en) Optical mask correction method
US20050019708A1 (en) Phase-shifting mask and method of forming pattern using the same
US20040053142A1 (en) Mask and method for defining a guard ring pattern
US20030068563A1 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100400967B1 (ko) 반도체 집적 회로 패턴의 설계
CN100380231C (zh) 光学光刻方法
US5834161A (en) Method for fabricating word lines of a semiconductor device
JP2006303541A (ja) 半導体集積回路装置の製造方法
JP4654144B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置
JP2007123342A (ja) 半導体装置の製造方法。
JP2003031479A (ja) 露光方法、マスク
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR20040049549A (ko) 노광마스크

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510