[go: up one dir, main page]

JP2001332653A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001332653A
JP2001332653A JP2000154788A JP2000154788A JP2001332653A JP 2001332653 A JP2001332653 A JP 2001332653A JP 2000154788 A JP2000154788 A JP 2000154788A JP 2000154788 A JP2000154788 A JP 2000154788A JP 2001332653 A JP2001332653 A JP 2001332653A
Authority
JP
Japan
Prior art keywords
substrate
external connection
connection electrode
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000154788A
Other languages
English (en)
Other versions
JP3596864B2 (ja
Inventor
Kazumi Tanaka
和美 田中
Masahito Sumikawa
雅人 住川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000154788A priority Critical patent/JP3596864B2/ja
Priority to DE10125035A priority patent/DE10125035A1/de
Priority to KR10-2001-0028682A priority patent/KR100368029B1/ko
Priority to US09/864,172 priority patent/US6587353B2/en
Publication of JP2001332653A publication Critical patent/JP2001332653A/ja
Application granted granted Critical
Publication of JP3596864B2 publication Critical patent/JP3596864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高密度な外部配線構造とするとともに、半導
体基板が実装された後において発生する応力を緩和する
ことにより、外部接続配線の断線が防止された半導体装
置を提供する。 【解決手段】 半導体基板１上に複数の外部接続電極８
が配設され、半導体基板１上の電極２と外部接続電極８
とを接続する再配線パターン６を、外部接続電極８近傍
において、半導体基板１が実装された後に受ける歪の影
響が小さい方向に沿って配線する。すなわち、外部接続
電極８は、半導体基板１の中心１１と外部接続電極８と
を結ぶ方向に熱応力による歪を受けやすいため、この方
向に再配線パターン６を引出すことがないように配線設
計する。それにより、半導体基板１を実施基板に実装し
た後に再配線パターン６に生じる歪が低減される。ま
た、外部接続配線８の幅を大きくすることなく歪み応力
による悪影響を防止することができるため、高密度な配
線構造の半導体装置とすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体基板を実装した後に半導体基板に加わ
る応力による配線の破断が防止された配線構造を有する
半導体装置に関するものである。
【０００２】
【従来の技術】近年、携帯電話ならびに携帯情報機器に
代表されるように、電子機器の小型化および軽量化の要
望が高まっているため、それに伴って半導体装置の小型
化および高密度化が急速に進んでいる。この目的を達成
するために、ＬＳＩ（Large Scale Integrated Circui
t）チップを直接回路基板上に搭載するベアチップ実
装、あるいは、半導体装置の形状をＬＳＩチップの形状
に極力近づけることによって小型化を図った、いわゆ
る、ＣＳＰ（Chip Size Package）構造の半導体装置が
提案されている。このＣＳＰ構造の半導体装置において
は、ＬＳＩチップの電極配置において、従来から多く用
いられているペリフェラル型電極配置を用いずに、再配
線工程において多ピン化に有利なエリアアレイ型電極配
置が採用されるようになってきている。
【０００３】図１６には、従来のベアチップ実装に用い
られる半導体装置の一例が示されている。図１６に示す
ように、この半導体装置１０９は、樹脂部材にモールド
されていない半導体基板であるベアチップ１１９と複数
の接続部１０８とによって構成されている。図１７に示
すように、ベアチップ１１９は接続部１０８を介して実
装基板１２１上の電極１２０に接続される。しかし、こ
の構造においては、ベアチップ１１９と実装基板１２１
との間の熱膨張係数の差によって生じる熱応力が過大で
あることにより、接続部１０８が損傷することがあるた
め、接続部１０８における信頼性が低いことが知られて
いる。
【０００４】そのため、一般には、図１８に示すよう
に、半導体基板１１９の下面と実装基板１２１の上面と
の間の隙間に樹脂部材２２を充填（アンダーフィル）
し、接続部１０８に生じる熱応力を緩和する構造が採用
されている。
【０００５】
【発明が解決しようとする課題】上記図１８を用いて説
明した従来の半導体装置１１９は、ベアチップ並みの高
密度化を実現し、かつ、ベアチップ１１９と実装基板１
２１とを接続する接続部１０８に生じる熱応力を低減さ
せて信頼性を向上させることを目的として提案された半
導体装置であるが、以下のような問題点を有している。
【０００６】上記の半導体装置の構造においては、ベア
チップ１１９の下面と実装基板１２１の上面との間の隙
間に樹脂部材１２２を充填すると、ベアチップ１１９の
修繕、すなわち、リペア作業が非常に困難になる。ま
た、図１８に示す半導体装置の構造は、樹脂の硬化工程
の付加によるコストの上昇、および、ベアチップ１１９
自体のハンドリング性の悪さ等の欠点も有している。そ
のため、図１８に示す半導体装置の実装構造は、小型化
および高密度実装化が可能な構造であるにもかかわら
ず、その普及が妨げられている。
【０００７】また、ベアチップ１１９を実装基板１２１
に実装した後において、熱応力によって発生する歪みの
ために、外部接続電極となるはんだ接続部１０８と半導
体基板上電極となるチップ電極とを接続する外部接続配
線、および、実装基板１２１に設けられた実装基板電極
１２０から引出される接続配線にクラックが生ずる不良
例が報告されている。特に、半導体基板であるベアチッ
プ１１９のはんだ接続部１０８（パッド）と外部接続配
線との境界部分においてクラックが発生することに起因
して半導体装置の外部接続配線が断線する頻度が高くな
っている。
【０００８】また、上記図１６に示す半導体装置１０９
のような構造の場合、ベアチップ１１９上に外部接続電
極をマトリックス状に配置させている。そのため、半導
体基板上の電極であるチップ電極から実装基板に接続さ
れる部分である外部接続電極へ外部接続配線を引出す場
合には、外部接続電極間の合間を縫って、高密度に外部
接続配線を施さなければならない。したがって、外部接
続配線の歪みに対する強度を確保するために、外部接続
配線幅を大きくすると、回路間の信号漏れあるいはノイ
ズが発生するというクロストーク等の問題が発生する。
【０００９】今後、半導体基板上の電極ピッチがますま
す狭くなり、多ピン化ならびにチップサイズの小型化が
進む傾向にあるため、外部接続配線間隔および外部接続
配線幅がさらに小さくなることが予測される。そのた
め、はんだ接続部１０８の応力緩和だけにとどまらず、
はんだ接続部１０８に接続される外部接続配線にかかる
応力をも配慮した配線構造を有する半導体装置が求めら
れている。言い換えれば、ベアチップ並みに外部接続配
線の高密度化が可能であり、かつ、極力低コストで製造
可能であり、さらに、パッケージ単体のみならず半導体
装置を実装基板に実装した後においても信頼性の高い実
装構造となる半導体装置が求められている。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、高密度な配線が可能であって、か
つ、半導体装置を実装素基板に実装した後において、外
部接続電極に接続する外部接続配線にクラックが発生す
ることが防止された配線構造を有する半導体装置を提供
することである。
【００１１】
【課題を解決するための手段】本発明の１の局面による
半導体装置は、基板と、この基板に設けられた外部接続
電極と、基板の外部接続電極が設けられた面に沿うよう
に配線され、外部接続電極に電気的に接続された外部接
続配線とを備え、外部接続配線と外部接続電極とが接続
される位置の近傍において、外部接続配線が配線された
方向が、外部接続配線と外部接続電極とが接続される位
置において基板が熱応力により伸縮する方向に対して、
０°より大きく１８０°より小さい交差角を有してい
る。
【００１２】このような構造にすることにより、以下の
ような効果がある。基板の熱膨張係数と、この基板が外
部接続電極を介して電気的に接続されるように設置され
る他の基板の熱膨張係数とが異なる場合、基板が他の基
板に実装された後においては、外部接続電極の近傍の外
部接続配線は、基板と他の基板との熱膨張の大きさの差
に相当する歪み応力を受けることになる。本発明におい
ては、外部接続電極の近傍においては、外部接続配線が
配線された方向は熱応力によって伸縮する方向と交差角
を有するため、すなわち、ずれているため、外部接続配
線が配線された方向と基板が熱応力によって伸縮する方
向とが一致する場合に比較して、外部接続電極の近傍の
外部接続配線に生じる歪み応力は小さくなる。その結
果、外部接続配線は歪み応力による悪影響が緩和される
ため、基板を他の基板に実装した後の半導体装置の信頼
性が向上する。また、外部接続配線の幅を大きくするこ
となく歪み応力による悪影響を防止することができるた
め、高密度な配線構造の半導体装置とすることができ
る。
【００１３】本発明の他の局面による半導体装置は、長
方形からなる基板と、この基板に設けられた外部接続電
極と、基板の外部接続電極が設けられた面に沿うように
配線され、外部接続電極に電気的に接続された外部接続
配線とを備え、外部接続配線と外部接続電極とが接続さ
れる位置の近傍において、外部接続配線が配線された方
向が、長方形の対角線の交点と外部接続配線と外部接続
電極とが接続される位置とを結ぶ方向に対して、０°よ
り大きく１８０°より小さい交差角を有している。
【００１４】このような構造にすることにより、以下の
ような効果がある。１の局面の半導体装置の場合と同様
に、基板の熱膨張係数と、この基板が外部接続電極を介
して電気的に接続されるように設置される他の基板の熱
膨張係数とが異なる場合、基板が他の基板に実装された
後においては、外部接続電極の近傍の外部接続配線は、
基板と他の基板との熱膨張の大きさの差に相当する歪み
応力を受けることになる。本発明においては、外部接続
電極の近傍においては、外部接続配線が配線された方向
は、基板の外周の長方形の対角線の交点と外部接続配線
と外部接続電極とが接続される位置とを結ぶ方向に対し
て交差角を有するため、すなわち、ずれているため、外
部接続配線が配線された方向と基板の外周の長方形の対
角線の交点と外部接続配線と外部接続電極とが接続され
る位置とを結ぶ方向とが一致する場合に比較して、外部
接続電極の近傍の外部接続配線に生じる歪み応力は小さ
くなる。その結果、外部接続配線は歪み応力による悪影
響が緩和されるため、基板を他の基板に実装した後の半
導体装置の信頼性が向上する。また、外部接続配線の幅
を大きくすることなく歪み応力による悪影響を防止する
ことができるため、高密度な配線構造の半導体装置とす
ることができる。
【００１５】本発明の１または他の局面の半導体装置
は、また、少なくとも基板の４隅に位置する外部接続電
極に接続する外部接続配線が、０°より大きく１８０°
より小さい交差角を有していることが好ましい。このよ
うな構造にすることにより、実装後において熱応力によ
る伸縮を最も受け易い４隅の外部接続電極と外部接続配
線との間の接続の信頼性が向上する。
【００１６】本発明の１または他の局面の半導体装置
は、また、基板上に配線された外部接続配線の全てが、
０°より大きく１８０°より小さい交差角を有している
ことが好ましい。このような構造にすることにより、外
部接続電極と外部接続配線との接続部全てにおいて外部
接続配線に生じる歪み応力が小さくなるため、外部接続
配線全ての損傷の発生が低減されることにより、半導体
装置の信頼性がさらに向上する。
【００１７】本発明の１または他の局面の半導体装置
は、また、交差角が、４５°〜１３５°であることが好
ましい。このような構造にすることにより、外部接続配
線の断線を防止することができるとともに、外部接続配
線をできる限り短い距離で配線することも可能となる。
【００１８】本発明の１または他の局面の半導体装置
は、さらに、交差角が、６０°〜１２０°であることが
好ましい。このような構造にすることにより、外部接続
電極をできる限り短い距離で配線することを可能にしつ
つ、外部接続配線が断線する可能性をさらに低減するこ
とができる。
【００１９】本発明の１または他の局面の半導体装置
は、また、外部接続電極は基板の外周近傍に配置されて
いてもよい。このような構造にすることにより、基板が
他の基板に接続された後において、基板の中心近傍に接
続電極が設けられた場合に比較して、基板の主表面の中
心軸周りに加えられた捩じりに対する外部接続電極部の
強度が大きくなる。
【００２０】本発明の１または他の局面の半導体装置
は、外部接続電極と半導体基板とが、基板の外部接続電
極が設けられた面に対して傾斜面を有する絶縁性部材を
介して設けられ、外部接続配線が、傾斜面に沿うように
配線されていてもよい。このような構造にすることによ
り、斜面を有する絶縁部材の斜面に沿うように外部接続
配線が形成されているため、外部接続配線と外部接続電
極との接続部近傍の外部接続配線が比較的なめらかな状
態となる。そのため、１回の成膜工程およびエッチング
工程で外部接続配線の全ての部分を形成することができ
る。
【００２１】本発明の１または他の局面の半導体装置
は、また、外部接続電極に電気的に接続された他の接続
電極と、他の接続電極が設けられた他の基板と、他の接
続電極に一端が接続され、他の基板の他の接続電極が設
けられた面に沿うように配線された他の接続配線とをさ
らに備えていてもよい。
【００２２】本発明の１または他の局面の半導体装置
は、また、他の接続配線と他の接続電極とが接続される
位置の近傍において、他の接続配線が配線された方向
が、他の接続配線と他の接続電極とが接続される位置に
おいて他の基板が熱応力により伸縮する方向に対して、
０°より大きく１８０°より小さい交差角を有していて
もよい。
【００２３】このような構造にすることにより、以下の
ような効果がある。他の接続電極の近傍においては、他
の接続配線が配線された方向は熱応力によって他の基板
が伸縮する方向と交差角を有するため、すなわち、ずれ
ているため、他の接続配線が配線された方向と他の基板
が熱応力によって伸縮する方向とが一致する場合に比較
して、他の接続電極の近傍の他の接続配線に生じる歪み
応力は小さくなる。その結果、他の接続配線は歪み応力
による悪影響が緩和されるため、基板を他の基板に実装
した後の半導体装置の信頼性が向上する。
【００２４】本発明の１または他の局面の半導体装置
は、他の基板は長方形に形成されており、他の接続配線
と他の接続電極とが接続される位置の近傍において、他
の接続配線が配線された方向が、他の接続配線と他の接
続電極とが接続される位置において他の基板が熱応力に
より伸縮する方向に対して、０°より大きく１８０°小
さい交差角を有していてもよい。
【００２５】このような構造にすることにより、以下の
ような効果がある。他の接続電極の近傍においては、他
の接続配線が配線された方向は、他の基板の外周の長方
形の対角線の交点と他の接続配線と他の接続電極とが接
続される位置とを結ぶ方向に対して交差角を有するた
め、すなわち、ずれているため、他の接続配線が配線さ
れた方向と他の基板の外周の長方形の対角線の交点と他
の接続配線と他の接続電極とが接続される位置とを結ぶ
方向とが一致する場合に比較して、他の接続電極の近傍
の他の接続配線に生じる歪み応力は小さくなる。その結
果、他の接続配線は歪み応力による悪影響が緩和される
ため、基板を他の基板に実装した後の半導体装置の信頼
性が向上する。
【００２６】また、本発明の１または他の局面の半導体
装置は、基板が半導体基板であってもよい。
【００２７】また、本発明の１または他の局面の半導体
装置は、他の基板が半導体基板を実装する実装基板であ
ってもよい。
【００２８】本発明のさらに他の局面の半導体装置は、
半導体基板と、この半導体基板に設けられた外部接続電
極と、半導体基板の外部接電極が設けられた面に沿うよ
うに配線され、外部接続電極に電気的に接続された外部
接続配線と、外部接続電極に電気的に接続された他の接
続電極と、他の接続電極が設けられた実装基板と、他の
接続電極に一端が接続され、実装基板の他の接続電極が
設けられた面に沿うように配線された他の接続配線とを
備え、他の接続配線と他の接続電極とが接続される位置
の近傍において、他の接続配線が配線された方向が、他
の接続配線と他の接続電極とが接続される位置において
実装基板が熱応力により伸縮する方向に対して、０°よ
り大きく１８０°より小さい交差角を有している。
【００２９】このような構造にすることにより、以下の
ような効果がある。他の接続電極の近傍においては、他
の接続配線が配線された方向は熱応力によって実装基板
が伸縮する方向と交差角を有するため、すなわち、ずれ
ているため、他の接続配線が配線された方向と実装基板
が熱応力によって伸縮する方向とが一致する場合に比較
して、他の接続電極の近傍の他の接続配線に生じる歪み
応力は小さくなる。その結果、他の接続配線は歪み応力
による悪影響が緩和されるため、半導体基板を実装基板
に実装した後の半導体装置の信頼性が向上する。
【００３０】本発明の１の局面、他の局面またはさらに
他の局面の半導体装置は、実装基板が誘電体基板であっ
てもよい。
【００３１】
【発明の実施の形態】本発明の実施の形態を図に基づい
て説明する。
【００３２】（実施の形態１）以下、本発明の実施の形
態１の半導体装置の構造およびその製造方法を図１〜図
６を用いて説明する。まず、図１に示す半導体装置の平
面図および図２に示す半導体装置の断面図を用いて、本
実施の形態における半導体装置の構造を説明する。
【００３３】図１に示す個片化された半導体基板１の個
片化前の断面構造を示す図２から分かるように、本実施
の形態の半導体装置９は、複数の個片化される領域から
なる半導体基板１と、半導体基板１上に形成された半導
体基板上電極２と、半導体基板１上に形成された絶縁膜
３と、外部接続電極が配置される位置に形成される樹脂
部材５と、再配線パターン６と、再配線パターン６を保
護する保護膜７と、外部接続電極８とから構成されてい
る。なお、各半導体基板２の境界には、ダイシングライ
ン４が記載されている。
【００３４】本実施の形態の半導体装置においては、図
２に示すように、それぞれ独立して形成される低弾性の
樹脂部材５を外部接続電極８の直下に配置することによ
って、半導体装置９が実装基板に実装された後に熱履歴
が生じたときに、半導体装置９と実装基板との熱膨張率
の相違により発生する熱応力が外部接続電極８に加わっ
た場合にも、樹脂部材５によってその熱応力が緩和され
るため、半導体装置９の実装の信頼性が向上している。
【００３５】次に、上記本実施の形態の半導体装置の構
造をより具体的に説明する。本実施の形態の半導体装置
においては、図１に示すように、長方形の半導体基板１
の主表面上には半導体基板上電極２が設けられている。
また、半導体基板１の上には、半導体基板上電極２に一
端が接続され、かつ、半導体基板上電極２の上面から半
導体基板１の主表面に沿うように形成された本発明の外
部接続配線を構成する再配線パターン６が配線されてい
る。再配線パターン６の他端は、外部接続電極８に電気
的に接続されている。
【００３６】この外部接続電極８は、半導体基板１の外
周近傍に配置され、半導体装置９が実装基板に実装され
た後においては、図１５を用いて後述する実装基板２１
の実装基板電極８８と接続されることになる。これによ
り、半導体装置９が実装基板２１に実装された後におい
て、半導体基板１の中心近傍に外部接続電極８が設けら
れた場合に比較して、半導体基板１の主表面の中心軸周
りに加えられた捩じりに対する外部接続電極８部の強度
が大きくなる。
【００３７】本実施の形態の半導体装置の配線構造にお
いては、図１から分かるように、再配線パターン６と外
部接続電極８とが接続される位置の近傍において再配線
パターン６が配線された方向が、再配線パターン６と外
部接続電極８とが接続される位置において半導体基板１
が熱応力により伸縮する方向に対して交差角（略４５°
または略９０°）を有するような構造となっている。
【００３８】言い換えれば、本実施の形態の半導体装置
の配線構造においては、再配線パターン６と外部接続電
極８とが接続される位置の近傍において再配線パターン
６が配線された方向が、長方形の対角線の交点１１と再
配線パターン６と外部接続電極８とが接続される位置と
を結ぶ方向、すなわち、図１において矢印１２で示す方
向に対して交差角（略４５°または略９０°）を有する
ような配線構造となっている。本実施の形態において
は、交差角が略４５°または略９０°の場合を示した
が、４５°または９０°に限らず、０°よりも大きく１
８０°よりも小さい角度であれば、どのような交差角で
あってもよい。
【００３９】また、本実施の形態の半導体装置において
は、半導体基板１上に配線された再配線パターン６の全
てが上記した交差角を有する外部接続配線構造となって
いる。その交差角は、４５°〜１３５°であることが好
ましい。さらに、交差角は、６０°〜１２０°であれば
より好ましい。これは、上記交差角が９０°に近づくほ
ど外部接続配線８が配線された方向と半導体基板１が歪
む方向とがずれるためである。また、交差角に一定の範
囲をもたせているのは、９０°のみに限定すると再配線
パターン６をできる限り短い距離で配線することができ
なくなるためである。
【００４０】また、外部接続電極８と再配線パターン６
とは、外部接続電極８と再配線パターン６との間の相互
拡散を抑制する導電性部材、たとえば、ニッケルからな
るバリアメタル膜を介して電気的に接続されていてもよ
い。これにより、外部接続電極８と再配線パターン６と
の間の相互拡散が抑制されるため、外部接続電極８と外
部接続配線を構成する再配線パターン６との間のコンタ
クト抵抗が小さくなることにより、外部接続電極８近傍
での電気伝導性の向上が図られている。
【００４１】また、図２に示すように、半導体基板１上
面には絶縁膜３が形成されている。この絶縁膜３の上面
には半導体基板１の主表面に対して傾斜面を有する台状
の樹脂部材５が形成されている。これにより、外部接続
電極８と半導体基板１とは、樹脂部材５を介して設けら
れることになる。また、再配線パターン６は、樹脂５の
傾斜面に沿うように配線されている。これにより、再配
線パターン６と外部接続電極８との接続部近傍の再配線
パターン６が比較的なめらかな状態となっている。
【００４２】また、この再配線パターン６の少なくとも
一部においては、２種類以上の材質からなる多層構造の
配線パターンとなっている。そのため、加工性が良好な
配線と導電性が良好な配線とを組合わせた配線構造等と
することも可能となる。
【００４３】さらに、半導体基板１、絶縁膜３、樹脂部
材５、再配線パターン６および外部接続電極８の表面の
一部を覆う保護膜７が形成されている。これにより、半
導体基板１、半導体基板上電極２、絶縁膜３、樹脂５、
再配線パターン６および外部接続電極８の表面の一部が
損傷することが防止されている。
【００４４】本実施の半導体装置の配線構造において
は、上記のような配線構造にすることにより、以下のよ
うな効果がある。
【００４５】半導体基板１の熱膨張係数と、実装基板２
１の熱膨張係数とが異なる場合、半導体基板１が実装基
板２１に実装された後においては、外部接続電極８の近
傍の再配線パターン６は、半導体基板１と実装基板２１
との熱膨張の大きさの差に相当する歪み応力を受けるこ
とになる。
【００４６】本実施の形態の再配線パターン６の構造
は、外部接続電極８の近傍においては、外部接続配線８
が配線された方向は熱応力によって伸縮する方向と交差
角を有する、すなわち、長方形の対角線の交点と再配線
パターン６と外部接続電極８とが接続される位置とを結
ぶ方向とがずれている。そのため、再配線パターン６が
配線された方向と半導体基板１が熱応力によって伸縮す
る方向とが一致する場合に比較して、外部接続電極８の
近傍の再配線パターン６に生じる歪み応力は小さくな
る。その結果、再配線パターン６は歪み応力による悪影
響が緩和されるため、半導体基板１を実装基板２１に実
装した後の半導体装置の信頼性が向上する。
【００４７】また、外部接続電極８と再配線パターン６
との接続部全ての近傍において、上記のような配線構造
となっているため、全ての再続配線パターン６に生じる
歪み応力が小さくなる。そのため、再配線パターン６全
ての接続部近傍における歪みに起因した損傷の発生が低
減される。それにより、半導体装置の信頼性がさらに向
上する。
【００４８】次に、上記の構造を有する本実施の形態の
半導体装置の製造方法を説明する。図２〜図６において
は、個片化前の半導体装置において、外部接続電極８を
通る線で切ったときの部分断面図が示されている。本実
施の半導体装置の製造方法においては、まず、図３に示
すように、半導体基板１上にアルミニウムからなる半導
体基板上電極２を形成する。その後、半導体基板電極２
が形成されている領域以外の領域には絶縁膜３を形成す
る。この絶縁膜３は、いわゆる前半工程において形成さ
れている場合と形成されていない場合とがあるが、たと
えば、半導体基板１上の主表面の全面にポリイミド等の
樹脂材料をスピンコート等で塗り付けて絶縁膜を半導体
基板１の主表面の全面に形成した後、フォトリソグラフ
ィなどの手段により半導体基板上電極２が形成される位
置の絶縁膜に開口処理を施す方法によって形成される。
【００４９】次に、図４に示すように、半導体基板１上
に形成された絶縁膜３の上の外部接続電極８を形成すべ
き位置に樹脂部材５を形成する。この樹脂部材５は、絶
縁膜３および再配線パターン６との密着性に優れた材料
が望ましい。一例として、エポキシ樹脂、シリコン系樹
脂、ゴム系樹脂などが挙げられる。特に、これらの材料
には限定されないが、実装後の応力緩和の効果に優れて
いる弾性率の低い樹脂であればより好ましい。この樹脂
部材５の形成方法としては、特に限定しないが、たとえ
ば、外部接続電極８のピッチが０．８ｍｍである場合、
直径０．５ｍｍφ程度の突起を０．１ｍｍ厚程度の金属
製ステンシルを用いてスクリーン印刷により形成する方
法が用いられる。
【００５０】上記の樹脂部材５は、上記スクリーン印刷
法等によって、外部接続電極８が形成される位置にのみ
それぞれ独立して形成されれば、半導体基板１を実施基
板１０に実装した後に生じる熱応力の緩和を効果的に実
現することが可能となる。
【００５１】次に、図５に示すように、半導体基板上電
極２の上面から外部接続電極８が形成される樹脂部材５
の上面まで再配線パターン６を形成する。この再配線パ
ターン６の形成方法は、めっき法が一般に用いられる。
それは、再配線パターン６に、たとえば、銅（Ｃｕ）の
電解めっきを施すと、配線パターン６の電気抵抗を小さ
くすることができ、再配線パターン６においての電圧降
下、発熱または信号の遅延等を防ぐことができるという
利点があるためである。
【００５２】さらに、本実施の形態の樹脂部材５は傾斜
面を有する樹脂部材であるため、傾斜面に沿うように再
配線パターン６を形成することができる。したがって、
一度の工程で再配線パターン６を形成することができる
ため、製造工程が簡略化されることにより、生産性を向
上させることができる。
【００５３】また、再配線パターン６の形成時には、半
導体基板上電極２部において、銅（Ｃｕ）と外部接続電
極８であるはんだ接続部との間の相互拡散を抑えるた
め、いわゆる、バリアメタル層を形成する。バリアメタ
ル層を形成する材質として、たとえば、ニッケル（Ｎ
ｉ）が用いられる。ニッケルを用いた場合は、はんだと
の濡れ性が問題になるため、ニッケルの上に、たとえ
ば、金（Ａｕ）めっきが施される。めっきの方法は、無
電解めっき法を用いる。それは、ニッケルおよび金のめ
っき工程を１つの層で行なうことができるという利点が
あるためである。
【００５４】上記された再配線パターン６は、図１に示
されるように、半導体基板１の主表面上に配線される。
図１において、点線１０は長方形の半導体基板１の対角
線の交点１１と外部接続電極８とを結ぶ線であり、矢印
１２は外部接続電極８それぞれの近傍で半導体基板１の
主表面に生じる歪の方向を示している。半導体装置を実
装基板に実装した後で熱サイクル履歴が加えられると、
半導体基板１（熱膨張係数２ｐｐｍ／℃〜４ｐｐｍ／
℃）と実装基板２１（熱膨張係数１０ｐｐｍ／℃〜２０
ｐｐｍ／℃）との間には熱膨張係数に差があるため、実
装基板の熱膨張に対して半導体基板の熱膨張が小さく、
外部接続電極８近傍において歪が生じる。この結果、熱
膨張方向つまり矢印１２で示す方向へ熱歪応力が発生す
る。
【００５５】この熱歪応力のために、後述する図１３の
シミュレーションモデルの結果を考慮すると、矢印１２
が示す歪が生じる方向へ再配線パターン６を配線する場
合、再配線パターン６が受ける熱歪応力が大きくなるた
め、再配線パターン６が断線するという不都合な事態が
生じると考えられる。そのため、再配線パターン６を矢
印１２が示す歪が生じる方向を避けて外部接続電極８か
ら引出すように配線することが好ましいと推定される。
最も効果的な配線方法は、歪方向、すなわち、図１にお
いて矢印１２が示す方法と直角をなす方向に再配線パタ
ーン６を引出す配線方法である。これによれば、熱歪応
力の悪影響を最も受けにくくなる。ただし、歪方向に対
して直角の方向に再配線パターン６を引出すことだけに
執着して、外部接続電極８と半導体基板上電極６との間
の再配線パターン６を長くすると、再配線パターン６が
冗長となった分だけ無駄な電気抵抗となってしまう。そ
こで、再配線パターン６を設計する際には、再配線パタ
ーン６を外部接続電極８から引出す側において、熱歪が
生じる方向を避けた方向、好ましくは、図１３のシュミ
レーションモデルの歪発生状況から考えて、歪が生じる
Ｘ軸方向に対して４５°〜１３５°までの交差角を有す
る方向の範囲で再配線パターン６を引出すことが好まし
いと考えられる。
【００５６】次に、図６に示すように、再配線パターン
６および半導体装置９の半導体基板上電極２がある面を
保護する保護膜７を形成する。この保護膜７は、たとえ
ば、印刷法や感光性樹脂を用いたフォトリソグラフィ法
によって形成される。フォトリソグラフィ法による場合
には、感光性樹脂を用いてスピンコート等で保護膜を半
導体基板１全面を覆うように形成した後、全面に形成さ
れた保護膜のうち外部接続電極８を形成する箇所のみに
開口を形成するための処理が施される。
【００５７】次に、図２に示すように、樹脂部材５の上
に外部接続電極８を形成する。この外部接続電極８は、
たとえば、錫／鉛共性合金をベースとするボールがフラ
ックスとともに樹脂部材５上の再配線パターン６に載せ
られた後、リフロー法を用いることにより形成される。
ボールの材質としては錫／鉛に限定されず、錫／銀／銅
などの、鉛のフリーはんだによるボールであってもよ
い。
【００５８】最後に、半導体基板１に設けられたダイシ
ングライン４に沿って切断し、半導体基板１を個片化し
て、図２に示すような半導体装置９が完成する。なお、
図２〜図６を用いて説明した製造工程においては、すべ
てウェハプロセスで行なうことができ、かつ、安価なプ
ロセスである印刷法を極力用いているため、半導体装置
を低いコストで製造でき、熱応力を十分に緩和する構造
を提供することができる。
【００５９】以上説明したように、本実施の形態におけ
る半導体装置によれば、外部接続電極８が形成される位
置に形成された樹脂部材５によって、半導体基板１を実
装基板２１に実装した後の熱応力を緩和することが可能
になるだけでなく、外部接続電極８に電気的に接続され
る再配線パターン６を、歪が生じる方向を避けて引出す
ことにより、再配線パターン６にかかる応力を低減し、
再配線パターン６の断線不良をなくすことが可能とな
る。
【００６０】上記本実施の形態の半導体装置を実装した
後に熱応力が発生したときの外部接続電極近傍に生じる
歪みの状態を、図１２に示すはんだ接続部のモデルを用
いて説明する。図１２には、１つのはんだ接続部の半割
り構造のモデルが示されている。特願平１１−２５８４
６０号に記載の半導体装置をもとに考えた、はんだ接続
部１６直下に応力緩和を目的とした樹脂層１７が介在す
るモデルである。このモデルにおいては、特願平１１−
２５８４６０号に記載の実施の形態と同様に、印刷法を
用いて樹脂層１７を形成したときの状態を考慮して、樹
脂層１７は「液滴形状」であると設定した。
【００６１】上記のモデルで、はんだ接続部１６の半導
体基板１５と接続される面、すなわち、樹脂層１７の最
上面をＸ方向に１７．５μｍだけ強制変位させた場合に
相当する弾性歪みの分布を求めた。この１７．５μｍと
いう値は、１６ｍｍ角チップの中央、すなわち、対角線
の交点から最も遠いはんだ接続部において、半導体基板
１を実施基板１０に実装した後に１６５℃（＝１２５℃
−（−４０℃）の温度差が生じた場合に半導体基板１と
実装基板２１との間に生じる歪みの一方向の長さの差に
該当する。また、−４０℃から１２５℃までの１６５℃
の温度差は、実装信頼性を保証するために行なう信頼性
試験の温度サイクル条件である。
【００６２】また、図１３には、モデルを強制変位させ
た場合に、はんだ接続部１６の周辺の保護膜１８に生じ
る相当弾性歪シミュレーションの結果が示されている。
これによると、モデルの中立点から変位方向に歪が発生
し、逆に変位方向と直角をなす方向には、歪がほとんど
発生していない。この結果より、再配線を引出す方向と
しては、変位方向、すなわち、図１２におけるＸ軸方向
と９０°の角度をなす方向が熱応力の影響を最も受けに
くい最適方向であることが分かる。このことから、再配
線パターン６を引出す方向と、半導体基板１および実装
基板が熱膨張による伸縮に応じて変位する方向との交差
角の角度が小さくなるほど、熱応力の影響をより大きく
受けるといえる。したがって、再配線パターン６を引出
す方向と、半導体基板１および実施基板１０が歪む方向
とがなす交差角の角度が０°〜４５°までの範囲におい
ては、接続部１６は歪みによる大きな悪影響を受けると
推定される。
【００６３】本実施の形態の半導体装置においては、半
導体装置９を実装基板２１に実装した後に熱が加えられ
ると、実装基板２１の熱膨張係数が１０〜２０ｐｐｍ／
℃であるのに対して、半導体基板１の熱膨張係数が２〜
４ｐｐｍ／℃であるため、半導体基板１の熱膨張は実装
基板２１の熱膨張に対して小さい。すなわち、外部接続
接続電極８には外側へ向う熱応力がかかることになる。
したがって、外部接続電極８近傍の再配線パターン６に
おいては、図２に示す半導体基板１の中心１１から外部
接続電極８へ向う方向に歪が発生することになる。この
ことから、上記したように、交差角が、４５°〜１３５
°であることが好ましく、さらに、６０°〜１２０°で
あればより好ましいと判断される。
【００６４】また、応力の影響を最も受ける位置である
少なくとも４隅の外部接続電極８に接続する再配線パタ
ーン６を、上述のような交差角を有するように配線する
ことが望ましく、さらに、全ての外部接続電極８に接続
する再配線パターン６を、上述のような交差角を有する
ように配線することが望ましい。
【００６５】（実施の形態２）次に、図７〜図１１を用
いて本発明の実施の形態２における半導体装置の構造お
よび製造方法を説明する。まず、本実施の形態の半導体
装置の構造を図７を用いて説明する。本実施の形態の半
導体装置においては、長方形の半導体基板１の主表面上
には絶縁膜３が形成され、この絶縁膜３が形成されてい
る以外の領域には半導体基板上電極２が設けられてい
る。半導体基板上電極２および絶縁膜３の上には、半導
体基板上電極２の上面に一端が電気的に接続され、半導
体基板上電極２から半導体基板１の主表面に沿うように
形成された本発明の外部接続配線の一部を構成する再配
線パターン６が設けられている。再配線パターン６の他
端は、本発明の外部接続配線の一部を構成する導電性の
埋込み部材１４に接続されることによって外部接続電極
８に電気的に接続されている。また、半導体基板１の主
表面、半導体基板上電極２、絶縁膜３、再配線パターン
６、埋込み部材１４を覆うように樹脂層１３ｂが形成さ
れている。
【００６６】次に、本実施の形態の半導体装置の製造方
法を図７〜図１１を用いて説明する。図７〜図１１に
は、本発明の実施の形態２における半導体装置の製造方
法が示されている。本実施の形態の半導体装置の製造方
法においては、実施の形態１において図２〜図６を用い
て示した半導体装置の製造方法と比較して再配線パター
ン６の形成方法が異なる。
【００６７】本実施の形態の半導体装置の製造方法にお
いては、まず、図８に示すように、実施の形態１におい
て図３を用いて示した製造工程と同じ方法で半導体基板
１上の絶縁膜３および半導体基板上電極２を形成する。
その後、半導体基板電極２の上面から外部接続電極８が
形成される位置の直下の絶縁膜３上の位置まで再配線パ
ターン６を形成する。再配線パターン６は、実施の形態
１において図５を用いて示した製造工程と同様の方法を
用いて形成する。再配線パターン６を引出す方向につい
ては、実施の形態１において図１を用いて示した方向と
同様である。
【００６８】次に、図９に示すように、半導体基板１上
の全面に樹脂層を形成した後、再配線パターン６に接続
するコンタクトホールを形成して、樹脂層１３ａを形成
する。
【００６９】次に、図９に示した工程で形成した樹脂層
１３ａのコンタクトホールの表面にめっき処理を施した
後、コンタクトホールを埋込むように穴埋め部材１４を
形成する。穴埋め部材１４の材質としては、たとえば、
銅やニッケルなどの材料を用いる。その後、図１０に示
すように、樹脂層１３ａを除去する。
【００７０】次に、図１１に示すように、半導体基板１
上の再配線パターン６等の保護のための樹脂層１３ｂを
形成する。次に、図７に示すように、実施の形態１で図
２を用いて示した製造工程と同様の方法で外部接続電極
８の形成を行なう。その後、実施の形態１の半導体装置
の製造方法と同様に、半導体基板１を個片化させるため
に、半導体基板１をダイシングライン４に沿って切断す
る。これにより、本実施の形態の半導体装置が完成す
る。
【００７１】本実施の形態の半導体装置の再配線パター
ン６の構造においても、平面構造においては、実施の形
態１において図１を用いて示した配線構造と同様の配線
構造であるため、半導体基板を実装基板に実装した後に
生じる熱応力に起因する歪みによる再配線パターン６の
断線が防止された配線構造を有する半導体装置となる。
【００７２】なお、上記実施の形態１、２に記載した半
導体装置９および実装基板２１は、半導体基板と半導体
基板を実装したセラミックスなどの誘電体基板とから構
成され、さらに、この誘電体基板を実装する第３の基板
に設置されていてもよい。
【００７３】（実施の形態３）次に、図１４および図１
５を用いて本発明の実施の形態３における半導体装置を
実装する実装基板２１について説明する。なお、本実施
の形態の半導体装置および実装基板は、図１４に示すよ
うに、長方形の対角線の交点を共通とするように重ねて
設置される。
【００７４】まず、本実施の形態の半導体装置を実装す
る実装基板の構造について説明する。実施の形態１およ
び２に示した半導体装置９が実装された後においては、
外部接続電極８が、図１５に示す略長方形からなる実装
基板２１上に設けられた実施基板接続電極８８に接続さ
れることになる。この実装基板２１の主表面にも、実装
基板電極８８に一端が接続され、実装基板２１の主表面
に沿うように形成された実装基板接続配線６６が配線さ
れている。
【００７５】本実施の形態の半導体装置の実装基板にお
いては、実施の形態１および２で示した半導体装置と同
様に、半導体基板１を実施基板１０に実装した後の熱履
歴によってはんだ接続部に熱応力が加わった場合には、
半導体基板１側だけでなく、実装基板２１側の実装基板
電極部８８にも歪応力が加わる。
【００７６】そのため、本実施の形態の実装基板接続配
線６６の構造においては、上記実施の形態１および２で
示した半導体装置の外部接続配線の構造と同様に、実装
基板接続配線６６と実装基板接続電極８８とが接続され
る位置の近傍において実装基板接続配線６６が配線され
た方向が、実装基板接続配線６６と実装基板接続電極８
８とが接続される位置において実装基板２１が熱応力に
より伸縮する方向に対して交差角（略４５°または略９
０°）を有するような配線構造となっている。
【００７７】言い換えれば、実装基板接続配線６６と実
装基板接続電極８８とが接続される位置の近傍において
実装基板接続配線６６が配線された方向が、実装基板２
１の外周が形成する長方形の対角線の交点と実装基板接
続配線６６と実装基板接続電極８８とが接続される位置
とを結ぶ方向、すなわち、図１５において矢印１２で示
す方向に対して交差角（略４５°または略９０°）を有
するような配線構造となっている。
【００７８】本実施の形態においては、交差角が略４５
°または略９０°の場合を示したが、４５°または９０
°に限らず、０°よりも大きく１８０°よりも小さい角
度であれば、どのような交差角であってもよい。
【００７９】このような構造にすることにより、上記半
導体基板１を実装基板２１に実装した場合には以下の効
果がある。本実施の形態の実装基板においては、実装接
続電極８８の近傍においては、実装基板接続配線６６が
配線された方向は熱応力によって伸縮する方向と交差角
を有する、すなわち、ずれている。そのため、上記のよ
うな実装基板接続配線６６の構造においては、実装基板
接続配線６６が配線された方向と実装基板２１が熱応力
によって伸縮する方向とが一致する場合に比較して、実
装基板接続電極８８の近傍の実装基板接続配線６６に生
じる歪み応力は小さくなる。
【００８０】言い換えれば、実装基板接続配線６６が配
線された方向と実装基板２１の外周の長方形の対角線の
交点と実装基板接続配線６６と実装基板接続電極８８と
が接続される位置とを結ぶ方向とが一致する場合に比較
して、実装基板接続電極８８の近傍の実装基板接続配線
６６に生じる歪み応力は小さくなる。その結果、実装基
板接続配線６６は歪み応力による悪影響が緩和されるた
め、実装基板２１を他の基板に実装した後の半導体装置
の信頼性が向上する。また、実装基板接続配線６６の幅
を大きくすることなく歪み応力による悪影響を防止する
ことができるため、高密度な配線構造の実装基板とな
る。
【００８１】次に、半導体装置を実装する実装基板の製
造方法について説明する。本発明の実装基板の接続配線
としての実装基板接続配線６６の形成方法は、実施の形
態１および２で示した再配線パターン６の形成方法と同
様に、めっき法により、銅またはニッケル等の材料を用
いる方法で形成する。たとえば、銅（Ｃｕ）の電解めっ
きを施すと、実装基板接続配線６６の電気抵抗を小さく
抑えることかできるため、電圧降下、発熱、または、信
号の遅延等を防ぐことができる。
【００８２】また、実装基板接続配線６６を形成した後
には、銅と実装基板接続電極８８であるはんだとの間の
相互拡散を抑えるための、いわゆる、バリアメタル層を
形成する。このバリアメタル層の材質としては、たとえ
ば、ニッケル（Ｎｉ）が用いられる。ニッケルとはんだ
とは濡れ性が問題になるため、ニッケルの上には、たと
えば、金（Ａｕ）めっきが施される。
【００８３】なお、本実施の形態においても上記交差角
は４５°〜１３５°が望ましく、さらには、６０°〜１
２０°が望ましい。また、応力の影響を最も受ける位置
である少なくとも４隅の実装基板接続電極８８に接続す
る実装基板接続配線６６を、上述のような交差角を有す
るように配線することが望ましく、さらに、全て実装基
板接続電極８８に接続する実装基板接続配線６６を、上
述のような交差角を有するように配線することが望まし
い。また、本実施の形態では実装基板２１に接続する場
合について説明したが、本実施の形態は実装基板２１に
接続する実装基板接続電極８８の配線方向に特徴がある
ものであり、実装する半導体装置は実施の形態１，２に
記載の半導体装置９に限るものではない。
【００８４】また、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなく特許
請求の範囲によって示され、特許請求の範囲と均等の意
味および範囲内でのすべての変更が含まれることが意図
される。
【００８５】
【発明の効果】本発明の半導体装置によれば、上記した
交差角を有するような構造であるため、半導体装置を実
装基板に実装した後に熱履歴が加えられた場合におい
て、たとえば、はんだ接続部により形成される外部接続
電極近傍の外部接続配線に熱歪が生じた場合に、外部接
続電極から引出される外部接続配線にかかる応力を低減
することができるため、外部接続配線の断線を防止する
ことができる。したがって、半導体装置を実装基板に実
装した後の半導体装置の信頼性を向上させることができ
る。また、外部接続配線の幅を大きくすることなく歪み
応力による悪影響を防止することができるため、高密度
な配線構造の半導体装置とすることができる。
【００８６】また、少なくとも基板の４隅に位置する外
部接続電極に接続する外部接続配線が、０°より大きく
１８０°より小さい交差角を有しているため、実装後に
おいて熱応力による伸縮を最も受け易い４隅の外部接続
電極と外部接続配線との間の接続の信頼性が向上する。
【００８７】また、外部接続電極と外部接続配線との接
続部全てが、上記のような構造であるため、外部接続電
極と外部接続配線との接続部全てにおいて外部接続配線
に生じる歪み応力が小さくなるため、外部接続配線全て
の損傷の発生が低減されることにより、半導体装置の信
頼性がさらに向上する。
【００８８】また、上記した交差角が４５°〜１３５°
または６０°〜１２０°であるため、外部接続電極をで
きる限り短い距離で配線することを可能にしつつ、外部
接続配線が断線する可能性をさらに低減することができ
る。
【００８９】また、外部接続電極が基板の外周近傍に設
けられているため、基板が他の基板に接続された後にお
いて、基板の中心近傍に接続電極が設けられた場合に比
較して、基板の主表面の中心軸周りに加えられた捩じり
に対する外部接続電極部の強度が大きくなる。
【００９０】また、斜面を有する絶縁部材の斜面に沿う
ように外部接続配線が形成された場合、外部接続配線と
外部接続電極との接続部近傍の外部接続配線が比較的な
めらかな状態となる。そのため、１回の成膜工程および
エッチング工程で外部接続配線の全ての部分を形成する
ことができる。
【００９１】また、他の接続配線においても上記の交差
角を有する配線構造となっているため、他の接続配線に
おいても歪み応力による悪影響が緩和されるため、基板
を他の基板に実装した後の半導体装置の信頼性がさらに
向上する。
【００９２】また、実装基板に設けられる他の接続電極
と他の接続配線との接続位置の近傍においても、上記の
交差角を有する配線構造にすれば、他の接続配線の断線
の可能性が低減されるため、半導体装置の実装後の信頼
性が向上する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
外部接続配線の構造を説明するための図である。
【図２】 本発明の実施の形態１における半導体装置の
断面構造を示す図である。
【図３】 本発明の実施の形態１における半導体装置の
製造工程を説明するための図である。
【図４】 本発明の実施の形態１における半導体装置の
製造工程を説明するための図である。
【図５】 本発明の実施の形態１における半導体装置の
製造工程を説明するための図である。
【図６】 本発明の実施の形態１における半導体装置の
製造工程を説明するための図である。
【図７】 本発明の実施の形態２における半導体装置の
断面構造を示す図である。
【図８】 本発明の実施の形態２における半導体装置の
製造工程を説明するための図である。
【図９】 本発明の実施の形態２における半導体装置の
製造工程を説明するための図である。
【図１０】 本発明の実施の形態２における半導体装置
の製造工程を説明するための図である。
【図１１】 本発明の実施の形態２における半導体装置
の製造工程を説明するための図である。
【図１２】 外部接続電極付近を半割りにしたモデル図
である。
【図１３】 図１２において外部接続電極が接続される
面に強制変位を与えたときのはんだ接続部周辺の相当弾
性歪の分布図である。
【図１４】 本発明の実施の形態３の実装基板の構造を
示す図である。
【図１５】 本発明の実施の形態３の実装基板側の再配
線パターンを示す図である。
【図１６】 従来のモールドが施されていないベアチッ
プの一例を示す図である。
【図１７】 従来のモールドが施されていないベアチッ
プが実装基板に搭載された状態を示す図である。
【図１８】 従来の半導体装置の実装において、ベアチ
ップがアンダーフィルを用いて実装された状態を示す図
である。
【符号の説明】
１ 半導体基板、２ 半導体基板上電極、３ 絶縁膜、
４ ダイシングライン、５ 樹脂部材、６ 再配線パタ
ーン、７ 保護膜、８ 外部接続電極、９ 半導体装
置、１０ 半導体基板の主表面の中心と外部接続電極を
結ぶ点線、１１半導体基板の主表面の中心、１２ 歪方
向を示す矢印、１３ａ 再配線パターンの形成のための
樹脂層、１３ｂ 再配線パターン保護のための樹脂層、
１４ 穴埋め部材、１５ モデルにおける基板、１６
モデルにおけるはんだ接続部、１７ モデルにおける樹
脂部、１８ モデルにおける保護膜、２１ 実装基板、
６６ 実装基板接続配線、８８ 実装基板接続電極、１
０８ 接続部、１１９ ベアチップ（半導体基板）、１
２０ 実装基板側電極、１２１ 実装基板、１２２封止
樹脂。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH11 HH13 JJ07 JJ11 KK08 KK11 NN19 PP27 PP28 RR21 RR22 RR23 SS21 VV07 WW00 XX19 5F044 KK12 KK17 KK19 QQ02 QQ04

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 該基板に設けられた外部接続電極と、 前記基板の前記外部接続電極が設けられた面に沿うよう
    に配線され、前記外部接続電極に電気的に接続された外
    部接続配線とを備え、 前記外部接続配線と前記外部接続電極とが接続される位
    置の近傍において、前記外部接続配線が配線された方向
    が、前記外部接続配線と前記外部接続電極とが接続され
    る位置において前記基板が熱応力により伸縮する方向に
    対して、０°より大きく１８０°より小さい交差角を有
    する、半導体装置。
  2. 【請求項２】 長方形からなる基板と、 該基板に設けられた外部接続電極と、 前記基板の前記外部接続電極が設けられた面に沿うよう
    に配線され、前記外部接続電極に電気的に接続された外
    部接続配線とを備え、 前記外部接続配線と前記外部接続電極とが接続される位
    置の近傍において、前記外部接続配線が配線された方向
    が、前記長方形の対角線の交点と前記外部接続配線と前
    記外部接続電極とが接続される位置とを結ぶ方向に対し
    て、０°より大きく１８０°より小さい交差角を有す
    る、半導体装置。
  3. 【請求項３】 少なくとも前記基板の４隅に位置する外
    部接続電極に接続する外部接続配線が、０°より大きく
    １８０°より小さい交差角を有する、請求項１または２
    に記載の半導体装置。
  4. 【請求項４】 前記基板上に配線された前記外部接続配
    線の全てが、０°より大きく１８０°より小さい交差角
    を有する、請求項１または２に記載の半導体装置。
  5. 【請求項５】 前記交差角が、４５°〜１３５°であ
    る、請求項１〜４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記交差角が、６０°〜１２０°であ
    る、請求項１〜４のいずれかに記載の半導体装置。
  7. 【請求項７】 前記外部接続電極は、前記基板の外周近
    傍に配置された、請求項１〜６のいずれかに記載の半導
    体装置。
  8. 【請求項８】 前記外部接続電極と前記基板とが、前記
    基板の前記外部接続電極が設けられた面に対して傾斜面
    を有する絶縁性部材を介して設けられ、 前記外部接続配線が、前記傾斜面に沿うように配線され
    た、請求項１〜７のいずれかに記載の半導体装置。
  9. 【請求項９】 前記外部接続電極に電気的に接続された
    他の接続電極と、 前記他の接続電極が設けられた他の基板と、 前記他の接続電極に一端が接続され、前記他の基板の前
    記他の接続電極が設けられた面に沿うように配線された
    他の接続配線とをさらに備えた、請求項１〜８のいずれ
    かに記載の半導体装置。
  10. 【請求項１０】 前記他の接続配線と前記他の接続電極
    とが接続される位置の近傍において、前記他の接続配線
    が配線された方向が、前記他の接続配線と前記他の接続
    電極とが接続される位置において前記他の基板が熱応力
    により伸縮する方向に対して、０°より大きく１８０°
    より小さい交差角を有する、請求項１〜９のいずれかに
    記載の半導体装置。
  11. 【請求項１１】 前記他の基板は長方形に形成されてお
    り、 前記他の接続配線と前記他の接続電極とが接続される位
    置の近傍において、前記他の接続配線が配線された方向
    が、前記長方形の対角線の交点と前記他の接続配線と前
    記他の接続電極とが接続される位置とを結ぶ方向に対し
    て、０°より大きく１８０°より小さい交差角を有す
    る、請求項１〜９のいずれかに記載の半導体装置。
  12. 【請求項１２】 前記基板が半導体基板である、請求項
    １〜１１のいずれかに記載の半導体装置。
  13. 【請求項１３】 前記他の基板が半導体基板を実装する
    実装基板である、請求項９〜１２のいずれかに記載の半
    導体装置。
  14. 【請求項１４】 半導体基板と、 該半導体基板に設けられた外部接続電極と、 前記半導体基板の前記外部接続電極が設けられた面に沿
    うに配線され、前記外部接続電極に電気的に接続された
    外部接続配線と、 前記外部接続電極に電気的に接続された他の接続電極
    と、 前記他の接続電極が設けられた実装基板と、 前記他の接続電極に一端が接続され、前記実装基板の前
    記他の接続電極が設けられた面に沿うように配線された
    他の接続配線とを備え、 前記他の接続配線と前記他の接続電極とが接続される位
    置の近傍において、前記他の接続配線が配線された方向
    が、前記他の接続配線と前記他の接続電極とが接続され
    る位置において前記実装基板が熱応力により伸縮する方
    向に対して、０°より大きく１８０°より小さい交差角
    を有する、半導体装置。
  15. 【請求項１５】 前記実装基板が誘電体基板である、請
    求項１３または１４に記載の半導体装置。
JP2000154788A 2000-05-25 2000-05-25 半導体装置 Expired - Fee Related JP3596864B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000154788A JP3596864B2 (ja) 2000-05-25 2000-05-25 半導体装置
DE10125035A DE10125035A1 (de) 2000-05-25 2001-05-22 Halbleiterbauteil
KR10-2001-0028682A KR100368029B1 (ko) 2000-05-25 2001-05-24 반도체장치
US09/864,172 US6587353B2 (en) 2000-05-25 2001-05-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000154788A JP3596864B2 (ja) 2000-05-25 2000-05-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2001332653A true JP2001332653A (ja) 2001-11-30
JP3596864B2 JP3596864B2 (ja) 2004-12-02

Family

ID=18659829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000154788A Expired - Fee Related JP3596864B2 (ja) 2000-05-25 2000-05-25 半導体装置

Country Status (4)

Country Link
US (1) US6587353B2 (ja)
JP (1) JP3596864B2 (ja)
KR (1) KR100368029B1 (ja)
DE (1) DE10125035A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332488A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 電子部品
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
JP2006148037A (ja) * 2004-11-24 2006-06-08 Advanced Chip Engineering Technology Inc フリップチップ・ボールグリッドパッケージ構造
US7125788B2 (en) 2004-03-25 2006-10-24 Tdk Corporation Circuit device and method of manufacturing the circuit device
JP2007295010A (ja) * 2007-08-02 2007-11-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
JP2009049190A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法
US7763536B2 (en) 2005-06-21 2010-07-27 Seiko Epson Corporation Method of manufacturing a semiconductor device
US7863525B2 (en) 2008-03-18 2011-01-04 Kabushiki Kaisha Toshiba Printed circuit board and electronic device
JP2013089852A (ja) * 2011-10-20 2013-05-13 Keihin Corp プリント配線板
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
GB2464549B (en) * 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
US20110067910A1 (en) * 2009-09-18 2011-03-24 International Business Machines Corporation Component securing system and associated method
US8815752B2 (en) 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
JP2021150311A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置
JP7438905B2 (ja) 2020-09-17 2024-02-27 株式会社東芝 ディスク装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332488A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 電子部品
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
US7074649B2 (en) 2002-11-29 2006-07-11 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
US7125788B2 (en) 2004-03-25 2006-10-24 Tdk Corporation Circuit device and method of manufacturing the circuit device
JP2006148037A (ja) * 2004-11-24 2006-06-08 Advanced Chip Engineering Technology Inc フリップチップ・ボールグリッドパッケージ構造
JP2013138214A (ja) * 2005-02-25 2013-07-11 Tessera Inc コンプライアンスを有する超小型電子アセンブリ
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
KR101267651B1 (ko) 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7763536B2 (en) 2005-06-21 2010-07-27 Seiko Epson Corporation Method of manufacturing a semiconductor device
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP2007295010A (ja) * 2007-08-02 2007-11-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP2009049190A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法
US7863525B2 (en) 2008-03-18 2011-01-04 Kabushiki Kaisha Toshiba Printed circuit board and electronic device
JP2013089852A (ja) * 2011-10-20 2013-05-13 Keihin Corp プリント配線板

Also Published As

Publication number Publication date
KR100368029B1 (ko) 2003-01-15
DE10125035A1 (de) 2001-12-06
KR20010107729A (ko) 2001-12-07
US6587353B2 (en) 2003-07-01
JP3596864B2 (ja) 2004-12-02
US20010045649A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP3596864B2 (ja) 半導体装置
JP3640876B2 (ja) 半導体装置及び半導体装置の実装構造体
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US6998718B2 (en) Wafer level chip scale packaging structure and method of fabricating the same
EP1897138A1 (en) Semiconductor device and mounting structure thereof
KR100630684B1 (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4097660B2 (ja) 半導体装置
JP3642414B2 (ja) 半導体装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3281591B2 (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2004128290A (ja) 半導体装置
US11538775B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP4150604B2 (ja) 半導体装置
JP2007005452A (ja) 半導体装置
JP4015660B2 (ja) 半導体装置の実装構造体
JP3918754B2 (ja) 表面実装型半導体パッケージの製造方法
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP2001237347A (ja) ベアチップ実装基板およびそれを用いた実装方法
JP2005038944A (ja) 半導体装置
JPH11204677A (ja) 半導体装置およびその製造方法
JP2004014893A (ja) 半導体装置及びその製造方法
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees