JP2001332383A - Method of manufacturing organic EL display, method of arranging semiconductor element, method of manufacturing semiconductor device - Google Patents
Method of manufacturing organic EL display, method of arranging semiconductor element, method of manufacturing semiconductor deviceInfo
- Publication number
- JP2001332383A JP2001332383A JP2000199982A JP2000199982A JP2001332383A JP 2001332383 A JP2001332383 A JP 2001332383A JP 2000199982 A JP2000199982 A JP 2000199982A JP 2000199982 A JP2000199982 A JP 2000199982A JP 2001332383 A JP2001332383 A JP 2001332383A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- substrate
- display
- unit block
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/129—Chiplets
-
- H10W72/0198—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】特性のばらつきの少ないトランジスタ(単結晶
半導体を活性層とするトランジスタ)を用いたアクティ
ブマトリックス型有機EL表示体を大面積の透明基板上
に安価で作製する。
【解決手段】微細構造の単位をシリコンウエハ上に多数
個並列に形成する。この単位は、有機EL素子(画素)
35の駆動素子(スイッチングトランジスタ34、ドラ
イビングトランジスタ37、容量36)を含む。このシ
リコンウエハを分割して単位ブロック39を作製する。
この単位ブロック39をガラス基板(表示用基板)52
の所定位置に配置する。各画素35用の駆動素子を、信
号線31、電源線32、走査線33、容量線38で接続
する。
(57) Abstract: An active matrix organic EL display using a transistor with small variation in characteristics (a transistor having a single crystal semiconductor as an active layer) is manufactured at low cost on a large-area transparent substrate. A plurality of microstructure units are formed in parallel on a silicon wafer. This unit is an organic EL element (pixel)
35 drive elements (switching transistor 34, driving transistor 37, capacitor 36). The silicon wafer is divided to form a unit block 39.
This unit block 39 is connected to a glass substrate (display substrate) 52.
At a predetermined position. The driving elements for each pixel 35 are connected by a signal line 31, a power supply line 32, a scanning line 33, and a capacitance line 38.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、有機EL(エレク
トロルミネッセンス)表示体の製造方法および半導体素
子の配置方法に関する。The present invention relates to a method for manufacturing an organic EL (electroluminescence) display and a method for arranging semiconductor elements.
【0002】[0002]
【従来の技術】有機EL素子を画素に対応させて備える
有機EL表示体は、高輝度で自発光であること、直流低
電圧駆動が可能であること、応答性が高速であること、
固体有機膜による発光であることから、表示性能に優れ
ているとともに、薄型化、軽量化、低消費電力化が可能
であるため、将来的に液晶表示体に代わるものとして期
待されている。2. Description of the Related Art An organic EL display device provided with an organic EL element corresponding to a pixel must be capable of emitting light at high luminance, capable of being driven at a low DC voltage, and having a high response.
Since light is emitted by the solid organic film, it has excellent display performance, and can be made thinner, lighter, and lower in power consumption. Therefore, it is expected to replace the liquid crystal display in the future.
【0003】特に、駆動方式がアクティブマトリックス
方式であるアクティブマトリックス型有機EL表示体
は、画素毎にトランジスタと容量を備えているため、高
輝度での高精細化が可能であり、多階調化や表示体の大
型化に対応できる。これまでに提案されているアクティ
ブマトリックス型有機EL表示体の一例を図19に示
す。この図は、一つの画素とその周囲に配置されたこの
画素の駆動用素子等を示す。このアクティブマトリック
ス型有機EL表示体では、有機EL素子からなる画素3
5毎に、スイッチングトランジスタ34、ドライビング
トランジスタ37、容量36を備えている。これらの素
子は信号線31、電源線32、走査線33、容量線38
で駆動回路に接続されている。なお、符号19は画素3
5用の電極である。複数個のトランジスタを用いる目的
は、オフ電流の改善、高電圧をトランジスタに印加する
ことによる特性劣化の低減等、信頼性を向上するためで
ある。In particular, an active matrix type organic EL display in which the driving method is an active matrix method is provided with a transistor and a capacitor for each pixel, so that high brightness and high definition can be achieved and multi-gradation can be achieved. And the size of the display can be increased. FIG. 19 shows an example of an active matrix type organic EL display that has been proposed so far. This figure shows one pixel and driving elements and the like of this pixel arranged around the pixel. In this active matrix type organic EL display, a pixel 3 composed of an organic EL element is used.
The switching transistor 34, the driving transistor 37, and the capacitor 36 are provided for every five. These elements include a signal line 31, a power supply line 32, a scanning line 33, and a capacitance line 38.
Is connected to the drive circuit. Reference numeral 19 denotes the pixel 3
5 electrode. The purpose of using a plurality of transistors is to improve reliability such as improvement of off-state current and reduction of characteristic deterioration due to application of a high voltage to the transistors.
【0004】このアクティブマトリックス型有機EL表
示体では、スイッチングトランジスタ34により画素の
選択を行い、ドライビングトランジスタ37により画素
35である有機EL素子を設定された輝度で発光させ
る。これらのトランジスタとしては、透明で大面積の基
板上に有機EL表示体を形成するために、ガラス基板に
形成可能な低温多結晶シリコン膜を活性層とする薄膜ト
ランジスタを使用することが提案されている。In this active matrix type organic EL display, a pixel is selected by a switching transistor 34, and an organic EL element as a pixel 35 emits light at a set luminance by a driving transistor 37. As these transistors, it has been proposed to use a thin film transistor having a low-temperature polycrystalline silicon film that can be formed on a glass substrate as an active layer in order to form an organic EL display on a transparent large-area substrate. .
【0005】そして、Conductance Control 方式(T. S
himoda, M. Kimura, et al., Proc.Asia Display 98, 2
17 、M. Kimura, et al., IEEE Trans. Elec. Dev.,46,
2282 (1999) 、M. Kimura, et al., Proc. IDW 99, 17
1)の有機EL表示体では、有機EL素子の発光強度の
制御を、薄膜トランジスタをなす多結晶シリコン層の電
気伝導度を変化させることにより行う。The conductance control method (T.S.
himoda, M. Kimura, et al., Proc. Asia Display 98, 2
17, M. Kimura, et al., IEEE Trans. Elec. Dev., 46,
2282 (1999), M. Kimura, et al., Proc.IDW 99, 17
In the organic EL display of 1), the emission intensity of the organic EL element is controlled by changing the electric conductivity of the polycrystalline silicon layer forming the thin film transistor.
【0006】この方式の有機EL表示体では、薄膜トラ
ンジスタの特性にばらつきがあるために、有機EL素子
に供給される電流にばらつきが生じて、発光輝度の均一
性が悪くなる恐れがある。薄膜トランジスタの電流値を
変化させて、例えば256階調の輝度レベルを大面積表
示体で実現するためには、薄膜トランジスタ等のスイッ
チング素子により、有機EL素子の電流値を0.5%以
内の正確さで制御する必要がある。しかしながら、現状
の低温多結晶シリコン薄膜を活性層とするトランジスタ
では、中間電圧印加時の電流値のばらつきが大きいた
め、256階調の輝度レベルを十分制御することは難し
い。In the organic EL display of this type, since the characteristics of the thin film transistor vary, the current supplied to the organic EL element varies, and the uniformity of the light emission luminance may be deteriorated. In order to realize a luminance level of, for example, 256 gradations in a large-area display body by changing the current value of the thin film transistor, the current value of the organic EL element is accurately controlled within 0.5% by a switching element such as a thin film transistor. Need to be controlled by However, in the current transistor using a low-temperature polycrystalline silicon thin film as an active layer, it is difficult to sufficiently control the luminance level of 256 gradations because of a large variation in current value when an intermediate voltage is applied.
【0007】これに対して、単結晶半導体を活性層とす
るトランジスタは、特性のばらつきは少ないが、通常、
600℃以上の高温プロセスで作製されるため、大面積
の透明基板として現在使用可能なガラス基板等の上に形
成することは困難である。また、単結晶シリコン基板等
の不透明な単結晶半導体基板は、透明性が要求される有
機EL表示体の基板として用いることはできない。On the other hand, a transistor using a single crystal semiconductor as an active layer has little variation in characteristics.
Since it is manufactured by a high-temperature process of 600 ° C. or more, it is difficult to form a large-area transparent substrate on a glass substrate or the like that can be used at present. In addition, an opaque single crystal semiconductor substrate such as a single crystal silicon substrate cannot be used as a substrate of an organic EL display requiring transparency.
【0008】また、図19の構造のアクティブマトリッ
クス型有機EL表示体では、画素部35である有機EL
素子からの光が、4本の配線31〜33,38、2つの
トランジスタ34,37、および容量36により遮断さ
れるため、開口率が10%程度と小さい。したがって、
アクティブマトリックス型有機EL表示体の開口率を向
上するためには、薄膜トランジスタあるいは配線の領域
を少なくする必要がある。In the active matrix type organic EL display having the structure shown in FIG.
Since light from the element is blocked by the four wirings 31 to 33 and 38, the two transistors 34 and 37, and the capacitor 36, the aperture ratio is as small as about 10%. Therefore,
In order to improve the aperture ratio of the active matrix type organic EL display, it is necessary to reduce the area of the thin film transistor or the wiring.
【0009】さらに、表示体の大面積化に関しては、現
状のアモルファスシリコントランジスタ搭載アクティブ
マトリックス型液晶ディスプレイでは、1m×1m程度
の大きさが上限である。アクティブマトリックス型有機
EL表示体では、低温多結晶シリコン膜を活性層とする
薄膜トランジスタを用いているが、従来の製造技術で
は、真空装置等の製造装置の大きさが限定されるため、
液晶ディスプレイと同様に1m×1m程度の大きさが限
界であると考えられる。Further, regarding the increase in the area of the display body, the size of a current active matrix type liquid crystal display mounted with an amorphous silicon transistor is limited to about 1 m × 1 m. In the active matrix type organic EL display, a thin film transistor using a low-temperature polycrystalline silicon film as an active layer is used. However, in the conventional manufacturing technology, the size of a manufacturing apparatus such as a vacuum apparatus is limited.
It is considered that the limit is about 1 m × 1 m as in the case of the liquid crystal display.
【0010】一方、多結晶シリコン薄膜を活性層とする
薄膜トランジスタを備えた有機EL表示体において、薄
膜トランジスタと有機EL素子は以下のようにして製造
される。先ず、図20(a)〜(d)の工程によって、
ガラス基板11上に薄膜トランジスタを形成する。On the other hand, in an organic EL display having a thin film transistor having a polycrystalline silicon thin film as an active layer, the thin film transistor and the organic EL element are manufactured as follows. First, by the steps shown in FIGS.
A thin film transistor is formed on a glass substrate 11.
【0011】この薄膜トランジスタ製造工程としては、
先ず、ガラス基板11上に、SiH 4 を用いたPECV
D法やSi2 H6 を用いたLPCVD法により、アモル
ファスシリコンを成膜する。次に、エキシマレーザー等
によるレーザー照射法または固相成長法によって、この
アモルファスシリコンを再結晶化させて、多結晶シリコ
ン膜12とする。図20(a)はこの状態を示す。次
に、この多結晶シリコン膜12をパターニングした後、
ゲート絶縁膜13を成膜し、さらにその上に成膜および
パターニングによってゲート電極14を形成する。図2
0(b)はこの状態を示す。The thin film transistor manufacturing process includes:
First, on a glass substrate 11, SiH FourPECV using
D method and SiTwoH6By LPCVD method using
A film of fac silicon is formed. Next, excimer laser
Laser irradiation method or solid-phase growth method
Recrystallize amorphous silicon to make polycrystalline silicon
Film 12. FIG. 20A shows this state. Next
After patterning the polycrystalline silicon film 12,
A gate insulating film 13 is formed, and a film is further formed thereon.
The gate electrode 14 is formed by patterning. FIG.
0 (b) indicates this state.
【0012】次に、リンやボロンなどの不純物を、ゲー
ト電極14を用いて自己整合的に多結晶シリコン膜12
に打ち込む。これにより、ゲート電極14の両側にソー
ス・ドレイン領域15を形成し、CMOSFETを形成
する。次に、第1層間絶縁膜16を成膜し、この絶縁膜
にコンタクトホールを開けた後、ソース・ドレイン電極
17を成膜およびパターニングによって形成する。図2
0(c)はこの状態を示す。次に、第2層間絶縁膜18
を成膜し、この絶縁膜にコンタクトホールを開けた後、
ITO電極(画素用電極)19を成膜およびパターニン
グによって形成する。図20(d)はこの状態を示す。Next, impurities such as phosphorus and boron are self-aligned with the polycrystalline silicon film 12 using the gate electrode 14.
Type in. As a result, source / drain regions 15 are formed on both sides of the gate electrode 14, and a CMOSFET is formed. Next, a first interlayer insulating film 16 is formed, and after forming a contact hole in the insulating film, a source / drain electrode 17 is formed by film formation and patterning. FIG.
0 (c) indicates this state. Next, the second interlayer insulating film 18
After forming a contact hole in this insulating film,
An ITO electrode (pixel electrode) 19 is formed by film formation and patterning. FIG. 20D shows this state.
【0013】次に、図21(a)に示すように、第2層
間絶縁膜18の上に密着層21を成膜して、ITO電極
(画素用電極)19の上の画素領域に開口部を形成す
る。次に、この密着層21の上に層間層22を成膜し
て、密着層21の開口部の上に開口部を形成する。次
に、酸素プラズマやCF4 プラズマ等を用いたプラズマ
処理を行うことにより、ITO電極(画素用電極)19
上の開口部の表面の濡れ性を良好にする。その後、この
開口部内に有機EL素子を構成する正孔注入層23と発
光層24を形成する。これらの層は、スピンコート法、
スキージ塗り法、インクジェット法等の液相プロセス、
またはスパッタリング法や蒸着法等の真空プロセスによ
って形成される。特開平10−12377号公報には、
インクジェット法により有機EL材料を形成および配列
することで、赤、青、緑の発光色を備える有機発光層を
画素毎に任意にパターニングできることが記載されてい
る。Next, as shown in FIG. 21A, an adhesion layer 21 is formed on the second interlayer insulating film 18, and an opening is formed in a pixel region above the ITO electrode (pixel electrode) 19. To form Next, an interlayer 22 is formed on the adhesion layer 21, and an opening is formed on the opening of the adhesion layer 21. Next, a plasma process using oxygen plasma, CF 4 plasma or the like is performed, so that the ITO electrode (pixel electrode) 19 is formed.
Improves the wettability of the surface of the upper opening. After that, a hole injection layer 23 and a light emitting layer 24 constituting the organic EL element are formed in the opening. These layers are spin-coated,
Liquid phase processes such as squeegee coating method and inkjet method,
Alternatively, it is formed by a vacuum process such as a sputtering method or an evaporation method. JP-A-10-12377 discloses that
It is described that by forming and arranging an organic EL material by an ink-jet method, an organic light-emitting layer having emission colors of red, blue, and green can be arbitrarily patterned for each pixel.
【0014】次に、図21(b)に示すように、発光層
24の上に陰極25をなす金属薄膜を形成した後、封止
剤26で封止する。陰極25用の金属としては、仕事関
数を小さくする目的でアルカリ金属またはアルカリ土類
金属が添加された金属を使用する。なお、密着層21
は、基板と層間層22との密着性を向上すること、およ
び正確な発光面積を得ることを目的として設ける。ま
た、層間層22を設ける目的の一つは、ゲート電極1
4、ソース・ドレイン電極17から陰極25を遠ざける
ことによって、寄生容量を低減することである。層間層
22を設けるもう一つの目的は、液相プロセスで正孔注
入層23や発光層24を形成する際に、表面の濡れ性を
制御して、正確なパターニングがなされるようにするこ
とである。Next, as shown in FIG. 21B, after a metal thin film forming the cathode 25 is formed on the light emitting layer 24, it is sealed with a sealant 26. As the metal for the cathode 25, a metal to which an alkali metal or an alkaline earth metal is added for the purpose of reducing the work function is used. In addition, the adhesion layer 21
Is provided for the purpose of improving the adhesion between the substrate and the interlayer 22 and obtaining an accurate light emitting area. One of the purposes of providing the interlayer layer 22 is that the gate electrode 1
4. To reduce the parasitic capacitance by keeping the cathode 25 away from the source / drain electrodes 17. Another purpose of providing the interlayer layer 22 is to control the wettability of the surface when forming the hole injection layer 23 and the light emitting layer 24 by a liquid phase process so that accurate patterning can be performed. is there.
【0015】このように、従来の有機EL表示素子の製
造方法においては、トランジスタ形成のために、表示用
基板全面に対する薄膜形成と、パターニングによって不
要部分の薄膜形成材料を除去することが繰り返されてい
る。特に、有機EL素子部分および配線部分の薄膜形成
材料は大きく除去されるため、資源の有効活用の点で改
善の余地がある。As described above, in the conventional method of manufacturing an organic EL display element, in order to form a transistor, the formation of a thin film over the entire display substrate and the removal of an unnecessary portion of the thin film forming material by patterning are repeated. I have. In particular, since the thin film forming material of the organic EL element portion and the wiring portion is largely removed, there is room for improvement in effective use of resources.
【0016】[0016]
【発明が解決しようとする課題】本発明は、上述したよ
うな従来技術の問題点に着目してなされたものであり、
本発明の第1の課題は、特性のばらつきの少ないトラン
ジスタ(単結晶半導体を活性層とするトランジスタ)が
大面積の透明基板上に形成された有機EL表示体を得る
ことである。SUMMARY OF THE INVENTION The present invention has been made in view of the problems of the prior art as described above.
A first object of the present invention is to obtain an organic EL display in which a transistor with small variation in characteristics (a transistor using a single crystal semiconductor as an active layer) is formed over a large-sized transparent substrate.
【0017】本発明の第2の課題は、アクティブマトリ
ックス型有機EL表示体の開口率を向上することであ
る。本発明の第3の課題は、有機EL表示体の製造工程
での薄膜形成材料の除去量を少なくすることである。本
発明の第4の目的は、1m×1m以上の大きな有機EL
表示体を容易に得ることができるようにすることであ
る。A second object of the present invention is to improve the aperture ratio of an active matrix type organic EL display. A third object of the present invention is to reduce the amount of a thin film forming material removed in a process of manufacturing an organic EL display. A fourth object of the present invention is to provide a large organic EL of 1 m × 1 m or more.
The purpose is to make it possible to easily obtain a display body.
【0018】[0018]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、有機EL素子とこの有機EL素子を駆動
する半導体素子とを表示用基板上に備えた有機EL表示
体の製造方法において、前記半導体素子を有する単位ブ
ロックを、表示用基板の所定位置に配置する工程を有す
ることを特徴とする有機EL表示体の製造方法を提供す
る。この単位ブロックは、例えば、前記半導体素子を複
数個並列に単結晶半導体基板やその他の基板に形成し、
この基板を分割することにより形成される。あるいは、
市販の単位ブロックを購入して使用してもよい。In order to solve the above problems, the present invention provides a method of manufacturing an organic EL display having an organic EL element and a semiconductor element for driving the organic EL element on a display substrate. , A step of arranging a unit block having the semiconductor element at a predetermined position on a display substrate is provided. This unit block, for example, by forming a plurality of the semiconductor elements in parallel on a single crystal semiconductor substrate or other substrate,
It is formed by dividing this substrate. Or,
A commercially available unit block may be purchased and used.
【0019】この方法では、有機EL素子を駆動する半
導体素子を表示用基板上に直接形成するのではなく、こ
の半導体素子を有する単位ブロックを表示用基板の所定
位置に配置する。そのため、半導体素子が単結晶半導体
基板に形成されている単位ブロックを用いることによ
り、耐熱性の低いガラス基板等の上に、単結晶半導体を
活性層とするトランジスタ(特性のばらつきが少ないト
ランジスタ)を配置することができる。これにより、大
面積の透明基板上に特性のばらつきの少ないトランジス
タが形成された有機EL表示体が得られる。In this method, a semiconductor element for driving an organic EL element is not formed directly on a display substrate, but a unit block having the semiconductor element is arranged at a predetermined position on the display substrate. Therefore, by using a unit block in which a semiconductor element is formed over a single crystal semiconductor substrate, a transistor including a single crystal semiconductor as an active layer (a transistor with small variation in characteristics) can be formed over a glass substrate or the like with low heat resistance. Can be arranged. As a result, an organic EL display in which a transistor with small variations in characteristics is formed on a large-area transparent substrate can be obtained.
【0020】また、この方法によれば、用意した単位ブ
ロックを検査し、不良品を除いて良品のみを表示用基板
上に配列することによって、表示体を形成した後のスル
ープットが改善される。これにより、信頼性の高い有機
EL表示体を効率的に得ることができる。また、単結晶
半導体を活性層とするトランジスタは、低温多結晶シリ
コン薄膜を活性層とするトランジスタと比べて、素子の
大きさを小さくできる。これにより、半導体素子の占有
面積を小さくして、アクティブマトリックス型有機EL
表示体の開口率を向上することができる。また、単位ブ
ロックの製造工程では大面積の基板を用いる必要がない
ため、薄膜形成工程やエッチング工程等で使用する装置
が小型化できる。According to this method, the prepared unit blocks are inspected, and only non-defective products are arranged on the display substrate except for defective products, thereby improving the throughput after the display is formed. This makes it possible to efficiently obtain a highly reliable organic EL display. Further, the size of a transistor using a single crystal semiconductor as an active layer can be smaller than that of a transistor using a low-temperature polycrystalline silicon thin film as an active layer. As a result, the area occupied by the semiconductor element is reduced, and the active matrix organic EL
The aperture ratio of the display body can be improved. In addition, since it is not necessary to use a large-area substrate in the unit block manufacturing process, the size of an apparatus used in a thin film forming process, an etching process, or the like can be reduced.
【0021】また、半導体素子が単位ブロックに形成さ
れていることから表示用基板上で半導体素子を形成しな
いため、従来の方法のように、半導体素子形成のために
有機EL素子部分等の無駄に形成しては除去していた薄
膜が、初めから成膜されない。そのため、従来の方法と
比較して、有機EL表示体の製造工程での薄膜形成材料
の除去量が少なくなる。Further, since the semiconductor element is not formed on the display substrate since the semiconductor element is formed in the unit block, the organic EL element portion and the like for the semiconductor element formation needlessly be used as in the conventional method. The thin film that has been formed and removed is not formed from the beginning. Therefore, the amount of the thin film forming material removed in the manufacturing process of the organic EL display is reduced as compared with the conventional method.
【0022】このように製造装置を小型化でき製造工程
での材料を節約できるために、有機EL表示体の製造コ
ストを低減することができる。本発明で、単位ブロック
を表示用基板の所定位置に配置する方法としては、次の
3つの方法が挙げられる。また、これらの方法を2つ以
上併用してもよい。第1の方法では、表示用基板の所定
位置に、単位ブロックの形状に合わせた形状の凹部を設
け、液体中でこの凹部に単位ブロックを嵌め込むことに
より、単位ブロックを表示用基板の所定位置に配置す
る。As described above, since the manufacturing apparatus can be reduced in size and the material used in the manufacturing process can be saved, the manufacturing cost of the organic EL display can be reduced. In the present invention, the following three methods can be cited as a method of arranging the unit block at a predetermined position on the display substrate. Further, two or more of these methods may be used in combination. In the first method, a concave portion having a shape conforming to the shape of the unit block is provided at a predetermined position on the display substrate, and the unit block is fitted into the concave portion in the liquid, so that the unit block is moved to the predetermined position on the display substrate. To place.
【0023】第2の方法では、厚さ方向に貫通する穴を
表示用基板の所定位置に設け、表示用基板の一方の面側
の圧力を他方の面側の圧力より高くするか前記穴に流体
を通して、表示用基板の一方の面の前記穴の位置に単位
ブロックを導くことにより、単位ブロックを表示用基板
の所定位置に配置する。第3の方法では、クーロン引力
により単位ブロックを表示用基板の所定位置に導いて配
置する。この際、表示用基板の所定位置と単位ブロック
を互いに反対符号の電荷に帯電させるか、または、表示
用基板の所定位置と単位ブロックのうちの一方を帯電さ
せることにより、表示用基板の所定位置と単位ブロック
との間にクーロン引力を発生させる。In the second method, a hole penetrating in the thickness direction is provided at a predetermined position on the display substrate, and the pressure on one surface of the display substrate is set higher than the pressure on the other surface or the hole is formed in the hole. By guiding the unit block to the position of the hole on one surface of the display substrate through the fluid, the unit block is arranged at a predetermined position on the display substrate. In the third method, the unit blocks are guided and arranged at predetermined positions on the display substrate by Coulomb attraction. At this time, a predetermined position of the display substrate is charged by charging the predetermined position of the display substrate and the unit block to electric charges of opposite signs, or by charging one of the predetermined position of the display substrate and the unit block. A Coulomb attraction is generated between the block and the unit block.
【0024】本発明の方法では、有機EL素子の材料
を、表示用基板上の画素位置に対応させてインクジェッ
ト法で配置することが好ましい。また、表示用基板上に
形成する配線をインクジェット法で形成することが好ま
しい。インクジェット法は、印刷分野で実現されている
ように、インクジェットのヘッド部の可動領域を広げる
ことにより、例えば1m×1mの表示体に対しても液状
材料を所定位置に配置することが容易にできる。これに
対して、成膜とエッチング等によるパターニングとによ
って有機EL素子の形成および配線の形成を行う方法で
は、製造工程に必要な真空装置等の装置の大きさによっ
て、製造可能な表示体の大きさが制限される。In the method of the present invention, it is preferable that the material of the organic EL element is arranged by the ink jet method so as to correspond to the pixel position on the display substrate. Further, it is preferable that the wiring formed over the display substrate be formed by an inkjet method. The ink jet method, as realized in the printing field, can easily arrange a liquid material at a predetermined position even for a display body of, for example, 1 mx 1 m by expanding a movable area of an ink jet head. . On the other hand, in a method of forming an organic EL element and forming a wiring by film formation and patterning by etching or the like, the size of a display body that can be manufactured depends on the size of a vacuum device or the like required for a manufacturing process. Is limited.
【0025】本発明の方法は、駆動方式がアクティブマ
トリックス方式である場合、すなわちアクティブマトリ
ックス型有機EL表示体の場合に、好適に適用される。
アクティブマトリックス型有機EL表示体の場合、画素
をなす各有機EL素子は、走査線、信号線、および電源
線等の配線によって接続される。この場合、表示用基板
上には、走査線、信号線、および電源線と、これらの配
線の単位ブロック内の配線との接続用端子とを予め形成
し、単位ブロックには、表示用基板上に配置したときに
これらの端子と接触する位置に、表示用基板上の配線と
の接続用端子を予め形成した後に、単位ブロックを表示
用基板の所定位置に配置することが好ましい。これによ
り、単位ブロックを表示用基板上に配置した後の配線工
程を省略することができる。The method of the present invention is suitably applied to a case where the driving system is an active matrix system, that is, an active matrix type organic EL display.
In the case of an active matrix type organic EL display, each organic EL element forming a pixel is connected by wiring such as a scanning line, a signal line, and a power supply line. In this case, on the display substrate, scanning lines, signal lines, and power supply lines and terminals for connecting these wirings to the wiring in the unit block are formed in advance, and the unit block is provided on the display substrate. It is preferable that after the terminals for connection to the wiring on the display substrate are formed in advance at the positions where they contact with these terminals when they are arranged, the unit blocks are arranged at predetermined positions on the display substrate. This makes it possible to omit the wiring step after the unit blocks are arranged on the display substrate.
【0026】単位ブロックは、隣接する複数の有機EL
素子を駆動するための複数の半導体素子を有することが
好ましい。これにより、一つの有機EL表示体に配置す
る単位ブロック数を少なくすることができるため、コス
トが低減する。また、単位ブロックの配置箇所が少なく
なるため、単位ブロックの配置ミスや、単位ブロック側
の端子と表示用基板側の端子を配線で接続する際の配線
ミスを少なくすることができる。The unit block is composed of a plurality of adjacent organic ELs.
It is preferable to have a plurality of semiconductor elements for driving the elements. As a result, the number of unit blocks arranged in one organic EL display can be reduced, and the cost is reduced. Further, since the number of locations of the unit blocks is reduced, it is possible to reduce erroneous arrangement of the unit blocks and wiring errors when connecting the terminals on the unit block side and the terminals on the display substrate side by wiring.
【0027】また、複数の半導体素子を有する単位ブロ
ックの複数の端子の位置関係を、線対称や点対称とする
ことにより、配線ミスを低減することができる。この端
子の配置方法としては以下の方法が挙げられる。 単位ブロックの平面形状を多角形とし、この多角形の
中心を回転中心とした回転対称となるように、各有機E
L素子用の複数の端子を配置する。単位ブロックの平
面形状を正多角形とし、この正多角形の中心を回転中心
とした回転対称となるように、各有機EL素子用の複数
の端子を配置する。Further, by setting the positional relationship of a plurality of terminals of a unit block having a plurality of semiconductor elements to line symmetry or point symmetry, wiring errors can be reduced. The following method can be used as a method for arranging the terminals. Each organic block is formed such that the plane shape of the unit block is a polygon, and the rotation is symmetric about the center of the polygon.
A plurality of terminals for the L element are arranged. The planar shape of the unit block is a regular polygon, and a plurality of terminals for each organic EL element are arranged so as to be rotationally symmetric about the center of the regular polygon as a rotation center.
【0028】の方法で、回転移動しても端子配置が
変わらない回転角度を、正多角形の辺の数をnとした時
に360°をnで割った値(360°/n)とする。す
なわち、例えば、単位ブロックの平面形状が正方形の場
合には90°ずつ回転させた時に、正五角形の場合には
72°ずつ回転させた時に、正六角形の場合には60°
ずつ回転させた時に、同じ位置に端子が配置されるよう
にする。In the method described above, the rotation angle at which the terminal arrangement does not change even when rotated and moved is a value obtained by dividing 360 ° by n (360 ° / n), where n is the number of sides of the regular polygon. That is, for example, when the unit block is rotated by 90 ° when the plane shape of the unit block is square, when rotated by 72 ° when the unit block is a regular pentagon, and 60 ° when the unit block is rotated by 72 °.
When rotated, the terminals are arranged at the same position.
【0029】単位ブロックの平面形状を長方形とし、
この長方形の長辺と平行な中心線および短辺と平行な中
心線の両方に対して線対称となるように、各有機EL素
子用の複数の端子を配置する。単位ブロックの平面形
状を長方形とし、この長方形の中心を回転中心として1
80°回転させた時に同じ位置に端子が配置されるよう
に、各有機EL素子用の複数の端子を配置する。The planar shape of the unit block is rectangular,
A plurality of terminals for each organic EL element are arranged so as to be symmetric with respect to both the center line parallel to the long side and the center line parallel to the short side of the rectangle. The plane shape of the unit block is a rectangle, and the center of this rectangle is the center of rotation and 1
A plurality of terminals for each organic EL element are arranged so that the terminals are arranged at the same position when rotated by 80 °.
【0030】単位ブロックの平面形状を多角形とし
て、この多角形の各対角線に沿って各有機EL素子用毎
の複数の端子を配置し、且つ各対角線上での端子位置が
同じ端子で同じとなるように配置する。単位ブロック
の平面形状を正多角形として、この正多角形の各対角線
に沿って各有機EL素子用毎の複数の端子を配置し、且
つ各対角線上での端子位置が同じ端子で同じとなるよう
に配置する。The planar shape of the unit block is a polygon, a plurality of terminals for each organic EL element are arranged along each diagonal of the polygon, and the terminal positions on each diagonal are the same for the same terminal. To be placed. The planar shape of the unit block is a regular polygon, a plurality of terminals for each organic EL element are arranged along each diagonal of the regular polygon, and the terminal positions on each diagonal are the same for the same terminal. So that
【0031】およびの方法によれば、単位ブロック
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす正多角形の
辺を凹部をなす正多角形のいずれの辺に合わせたとして
も、基板上で同じ端子配置となる。すなわち、単位ブロ
ックと凹部とで対応させる正多角形の辺を予め決めてお
く必要がなく、単位ブロックが凹部に嵌まれば必ず端子
配置が合っていることになる。According to the methods (1) and (2), when the unit block is fitted into the recess formed on the substrate side corresponding to the planar shape of the unit block, the sides of the regular polygon forming the unit block form the regular polygon forming the recess. , The same terminal arrangement is obtained on the substrate. That is, it is not necessary to determine in advance the sides of the regular polygon to be made to correspond to the unit block and the recess, and if the unit block fits in the recess, the terminal arrangement is always matched.
【0032】およびの方法によれば、単位ブロック
の平面形状に対応させて基板側に形成された凹部に単位
ブロックを嵌める際に、単位ブロックをなす長方形の長
辺および短辺を、凹部をなす長方形のいずれの長辺およ
び短辺に合わせたとしても、基板上で同じ端子配置とな
る。すなわち、単位ブロックと凹部とで対応させる辺を
予め決めておく必要がなく、単位ブロックが凹部に嵌ま
れば必ず端子配置が合っていることになる。According to the methods (1) and (2), when the unit block is fitted into the recess formed on the substrate side corresponding to the planar shape of the unit block, the long side and the short side of the rectangle forming the unit block form the recess. Regardless of the long side or short side of the rectangle, the same terminal arrangement is provided on the substrate. That is, it is not necessary to determine in advance the sides to be made to correspond to the unit block and the concave portion, and if the unit block fits in the concave portion, the terminal arrangement always matches.
【0033】図22(a)〜(d)は、〜の方法に
よる端子配置の例を示す。図22(e),(f)は、
またはの方法による端子配置の例を示す。図22
(e),(f)において、一点鎖線L1は長方形の長辺
と平行な中心線を、一点鎖線L2は長方形の短辺と平行
な中心線を示す。図22(a)は、またはの方法に
よる端子配置の例でもある。なお、図22において、符
号39は単位ブロックであり、符号Tは端子である。FIGS. 22 (a) to 22 (d) show examples of terminal arrangement by the methods (1) to (4). FIGS. 22 (e) and (f) show
An example of terminal arrangement according to the above method will be described. FIG.
In (e) and (f), an alternate long and short dash line L1 indicates a center line parallel to the long side of the rectangle, and an alternate long and short dash line L2 indicates a center line parallel to the short side of the rectangle. FIG. 22A is also an example of the terminal arrangement according to the method or. In FIG. 22, reference numeral 39 denotes a unit block, and reference numeral T denotes a terminal.
【0034】単位ブロックの配置方法としては、表示用
基板上に、赤色発光、青色発光、緑色発光の3個の隣接
する有機EL素子を一組として、複数組配置するととも
に、3個の有機EL素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、3個の有機EL素子
の中心となる位置に配置する方法が挙げられる。単位ブ
ロックの配置方法としては、また、表示用基板上に、赤
色発光、青色発光、緑色発光の各2個ずつ6個の隣接す
る有機EL素子を一組として、複数組配置するととも
に、6個の有機EL素子を駆動するための半導体素子を
有する単位ブロックを、各組毎に、6個の有機EL素子
の間の位置に配置する方法が挙げられる。As a method of arranging the unit blocks, a plurality of sets of three adjacent organic EL elements of red light emission, blue light emission, and green light emission are arranged on a display substrate, and three organic EL elements are arranged. There is a method of arranging a unit block having a semiconductor element for driving the element at a position which is the center of three organic EL elements for each set. As a method of arranging the unit blocks, a plurality of sets of six adjacent organic EL elements, two each for red light emission, blue light emission, and green light emission, are arranged on the display substrate as one set. A method of arranging a unit block having a semiconductor element for driving the organic EL element of each of the groups in a position between the six organic EL elements for each set.
【0035】単位ブロックの半導体素子が駆動する有機
EL素子(画素)の数nに応じて、一つの有機EL表示
体に配置する単位ブロック数を1/nに減らすことがで
きる。また、この数nが大きいほど、前述のコストの低
減効果、単位ブロックの配置ミスの低減効果、および配
線ミスの低減効果が大きくなる。本発明はまた、半導体
素子を有する単位ブロックを基板の所定位置に配置する
半導体素子の配置方法において、厚さ方向に貫通する穴
を基板の所定位置に設け、この基板の一方の面側の圧力
を他方の面側の圧力より高くするか前記穴に流体を通し
て、この基板の一方の面の前記穴の位置に、単位ブロッ
クを導くことを特徴とする半導体素子の配置方法を提供
する。According to the number n of organic EL elements (pixels) driven by the semiconductor elements in the unit block, the number of unit blocks arranged in one organic EL display can be reduced to 1 / n. The greater the number n, the greater the effect of reducing the cost, the effect of reducing the arrangement error of the unit blocks, and the effect of reducing the wiring error. The present invention also provides a method of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein a hole penetrating in a thickness direction is provided at a predetermined position on the substrate, and a pressure on one side of the substrate is reduced. The pressure is higher than the pressure on the other surface side or a fluid is passed through the hole to guide the unit block to the position of the hole on one surface of the substrate.
【0036】本発明はまた、半導体素子を有する単位ブ
ロックを基板の所定位置に配置する半導体素子の配置方
法において、クーロン引力により単位ブロックを基板の
所定位置に導くことを特徴とする半導体素子の配置方法
を提供する。この際、基板の所定位置と単位ブロックを
互いに反対符号の電荷に帯電させるか、または、基板の
所定位置と単位ブロックのうちの一方を帯電させること
により、基板の所定位置と単位ブロックとの間にクーロ
ン引力を発生させる。According to the present invention, there is also provided a method of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein the unit block is guided to a predetermined position on the substrate by Coulomb attraction. Provide a way. At this time, the predetermined position of the substrate and the unit block are charged with electric charges of opposite signs to each other, or the predetermined position of the substrate and one of the unit blocks are charged, so that the predetermined position of the substrate and the unit block are charged. To generate Coulomb attraction.
【0037】本発明はまた、半導体素子を有する単位ブ
ロックを基板の所定位置に配置する工程を有する半導体
装置の製造方法において、基板上に形成する配線をイン
クジェット法で形成することを特徴とする半導体装置の
製造方法を提供する。本発明はまた、半導体素子を有す
る単位ブロックを基板の所定位置に配置する工程を有す
る半導体装置の製造方法において、基板上には、配線
と、この配線の単位ブロック内の配線との接続用端子と
を予め形成し、単位ブロックには、基板上に配置したと
きに基板上の端子と接触する位置に、基板上の配線との
接続用端子を予め形成した後に、単位ブロックを基板の
所定位置に配置することを特徴とする半導体装置の製造
方法を提供する。According to the present invention, there is also provided a method of manufacturing a semiconductor device having a step of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein the wiring formed on the substrate is formed by an ink jet method. An apparatus manufacturing method is provided. The present invention also relates to a method for manufacturing a semiconductor device, comprising a step of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein a connection terminal between the wiring and the wiring in the unit block of the wiring is provided on the substrate. Are formed in advance, and a unit block is formed in advance at a position in contact with a terminal on the substrate when placed on the substrate, and a unit block is then formed at a predetermined position on the substrate after connection terminals for wiring with the substrate are formed. And a method for manufacturing a semiconductor device, wherein
【0038】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形とし、この多角形の中心を回転中心とした回
転対称となるように、各半導体素子用の複数の端子を配
置する半導体装置の製造方法を提供する。この方法で、
前記多角形は正多角形であることが好ましい。According to the present invention, there is also provided a method of manufacturing a semiconductor device having a step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is a polygon, and the center of the polygon is Provided is a method of manufacturing a semiconductor device in which a plurality of terminals for each semiconductor element are arranged so as to be rotationally symmetric about a rotation center. using this method,
Preferably, the polygon is a regular polygon.
【0039】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を長方形とし、この長方形の長辺と平行な中心線およ
び短辺と平行な中心線の両方に対して線対称となるよう
に、各半導体素子用の複数の端子を配置する半導体装置
の製造方法を提供する。According to the present invention, there is also provided a method of manufacturing a semiconductor device, comprising the step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is rectangular and parallel to a long side of the rectangle. Provided is a method of manufacturing a semiconductor device in which a plurality of terminals for each semiconductor element are arranged so as to be line-symmetric with respect to both a center line and a center line parallel to a short side.
【0040】本発明はまた、複数の半導体素子を有する
単位ブロックを基板の所定位置に配置する工程を有する
半導体装置の製造方法において、単位ブロックの平面形
状を多角形として、この多角形の各対角線に沿って各半
導体素子用毎の複数の端子を配置し、且つ各対角線上で
の端子位置が同じ端子で同じとなるように配置する半導
体装置の製造方法を提供する。この方法で、前記多角形
は正多角形であることが好ましい。The present invention also relates to a method of manufacturing a semiconductor device, comprising a step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is a polygon, and each diagonal of the polygon is And a method of manufacturing a semiconductor device in which a plurality of terminals for each semiconductor element are arranged along the same direction, and the terminal positions on each diagonal line are the same for the same terminal. In this method, the polygon is preferably a regular polygon.
【0041】これらの半導体装置の製造方法における
「半導体装置」としては、例えば、メモリセルや液晶表
示体が挙げられる。また、有機EL表示体の製造方法と
して説明した、前述の端子配置方法〜は、この半導
体装置の製造方法における半導体素子の端子配置方法と
しても適用できる。本発明はまた、少なくとも各画素毎
に2枚の電極に挟まれた発光層が形成され、前記発光層
が半導体素子により駆動されるアクティブマトリックス
型有機EL表示体の製造工程において、半導体素子を基
板上で作成し、前記半導体素子を前記基板上から切り離
し単位ブロック毎に分割し、他の基板上に前記半導体素
子の前記単位ブロックを配置させることを特徴とするア
クティブマトリックス型有機EL表示体の製造方法を提
供する。As the “semiconductor device” in these methods of manufacturing a semiconductor device, for example, a memory cell and a liquid crystal display are exemplified. Further, the above-described terminal arrangement method described above as a method of manufacturing an organic EL display body can also be applied as a terminal arrangement method of a semiconductor element in this method of manufacturing a semiconductor device. The present invention also provides a method of manufacturing an active matrix type organic EL display in which a light emitting layer sandwiched between at least two electrodes is formed for each pixel, and the light emitting layer is driven by the semiconductor element. Manufacturing the active matrix type organic EL display body, wherein the semiconductor element is cut off from the substrate, divided into unit blocks, and the unit blocks of the semiconductor element are arranged on another substrate. Provide a way.
【0042】[0042]
【発明の実施の形態】以下、本発明の実施形態について
説明する。図1〜図6を用いて、本発明の一実施形態に
相当する有機EL表示体の製造方法を説明する。図1
は、この実施形態の方法で作製された、アクティブマト
リックス型有機EL表示体の一部を示す平面図である。
図2は図1のA−A線断面図であり、図3は図1のB−
B線断面図である。図4は単位ブロックの作製方法を説
明する図である。図5は単位ブロックの配置方法を説明
する図である。図6は図1のC−C線断面図である。Embodiments of the present invention will be described below. A method of manufacturing an organic EL display according to an embodiment of the present invention will be described with reference to FIGS. FIG.
FIG. 1 is a plan view showing a part of an active matrix type organic EL display manufactured by the method of this embodiment.
FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG.
It is a B sectional view. FIG. 4 is a diagram illustrating a method for manufacturing a unit block. FIG. 5 is a diagram for explaining a method of arranging unit blocks. FIG. 6 is a sectional view taken along line CC of FIG.
【0043】この表示体では、各画素位置に有機EL素
子からなる画素35および画素用電極19が配置され、
各画素35毎に、駆動用の半導体素子として、スイッチ
ングトランジスタ34、ドライビングトランジスタ3
7、容量36を備えている。また、これらの素子は信号
線31、電源線32、走査線33、容量線38により、
表示体の周辺部に配置された駆動回路と接続されてい
る。In this display, a pixel 35 composed of an organic EL element and a pixel electrode 19 are arranged at each pixel position.
For each pixel 35, a switching transistor 34, a driving transistor 3
7, a capacity 36 is provided. These elements are connected by a signal line 31, a power supply line 32, a scanning line 33, and a capacitance line 38.
It is connected to a drive circuit arranged on the periphery of the display.
【0044】この表示体は、以下に示すように、ガラス
基板(表示用基板)52の所定位置に単位ブロック39
を配置する工程を経て製造されている。また、この表示
体は、各画素35毎に一つの単位ブロック39を有す
る。この単位ブロック39には、図2および3に示すよ
うに、半導体素子として、スイッチングトランジスタ3
4、ドライビングトランジスタ37、および容量36が
形成されている。両トランジスタ34,37は、ゲート
電極1とゲート酸化膜2とソース・ドレイン領域3を有
するMOSFETである。ソース・ドレイン領域3は、
単結晶シリコン基板41aの不純物拡散層からなる。容
量36は、単結晶シリコン基板41aの不純物拡散層か
らなる導電層4と、導電層4の上に形成された絶縁層5
と、絶縁層5の上に形成された電極6とで構成されてい
る。As shown below, this display body is placed in a unit block 39 at a predetermined position on a glass substrate (display substrate) 52.
It is manufactured through the process of arranging. Further, this display has one unit block 39 for each pixel 35. As shown in FIGS. 2 and 3, this unit block 39 includes a switching transistor 3 as a semiconductor element.
4, a driving transistor 37 and a capacitor 36 are formed. Both transistors 34 and 37 are MOSFETs having a gate electrode 1, a gate oxide film 2, and a source / drain region 3. The source / drain region 3
The single crystal silicon substrate 41a is formed of an impurity diffusion layer. The capacitor 36 is composed of the conductive layer 4 formed of an impurity diffusion layer of the single crystal silicon substrate 41a and the insulating layer 5 formed on the conductive layer 4.
And an electrode 6 formed on the insulating layer 5.
【0045】また、この単位ブロック39には、両トラ
ンジスタ34,37を接続する配線58も形成されてい
る。さらに、この単位ブロック39には、走査線33と
の接続用の端子39C、信号線31との接続用の端子3
9D、電源線32との接続用の端子39A、および容量
線38との接続用の端子39Bが形成されている。符号
57は絶縁膜である。In the unit block 39, a wiring 58 connecting the transistors 34 and 37 is also formed. Further, the unit block 39 includes a terminal 39C for connection to the scanning line 33 and a terminal 3C for connection to the signal line 31.
9D, a terminal 39A for connection to the power supply line 32, and a terminal 39B for connection to the capacitance line 38 are formed. Reference numeral 57 denotes an insulating film.
【0046】先ず、図4に示すように、この単位ブロッ
ク39の微細構造を、シリコンウエハ(単結晶半導体基
板)41上に多数個並列に形成する。次に、このシリコ
ンウエハ41を分割線51で分割することにより、多数
の単位ブロック39を得る。次に、得られた多数の単位
ブロック39を検査して不良品を取り除く。一方、図5
に示すように、ガラス基板(表示用基板)52には、エ
ッチング等の工程により、単位ブロック39を配置する
位置に窪み(凹部)54を設けておく。前述の方法で得
られた単位ブロック39は、シリコン単結晶の劈開面に
沿って端面が斜めに切断される。そのため、ガラス基板
52の窪み54の内壁面を、この単位ブロック39の斜
面に合わせた形状にしておく。また、単位ブロック39
の切断を、ウエハ上面(半導体素子形成面)側が反対面
側より広くなるように行い、窪み54の形状をこれに合
わせて上面側に広がる形状にすることにより、単位ブロ
ック39は窪み54に嵌まり易くなる。First, as shown in FIG. 4, a plurality of microstructures of the unit block 39 are formed on a silicon wafer (single crystal semiconductor substrate) 41 in parallel. Next, a large number of unit blocks 39 are obtained by dividing the silicon wafer 41 by dividing lines 51. Next, the obtained unit blocks 39 are inspected to remove defective products. On the other hand, FIG.
As shown in (1), the glass substrate (display substrate) 52 is provided with a depression (recess) 54 at a position where the unit block 39 is to be disposed by a process such as etching. The end face of the unit block 39 obtained by the above-described method is obliquely cut along the cleavage plane of the silicon single crystal. Therefore, the inner wall surface of the depression 54 of the glass substrate 52 is formed in a shape conforming to the slope of the unit block 39. Also, the unit block 39
Is cut such that the upper surface (semiconductor element formation surface) side of the wafer is wider than the opposite surface side, and the shape of the depression 54 is adjusted so as to expand toward the upper surface side, so that the unit block 39 fits into the depression 54. It becomes easy to fit.
【0047】このガラス基板52と単位ブロック39を
液体53中に入れ、単位ブロック39をガラス基板52
の表面(窪み54が形成されている面)に沿って流動さ
せることにより、単位ブロック39が窪み54に嵌ま
る。これにより、単位ブロック39がガラス基板52の
所定位置に配置される。次に、この単位ブロック39を
含むガラス基板52の表面全体に対して、導電膜の形成
とパターニングを行うことにより、信号線31、電源線
32、走査線33、および容量線38を形成する。次
に、ITO電極(画素用電極)19の形成を行う。The glass substrate 52 and the unit block 39 are placed in a liquid 53, and the unit block 39 is placed on the glass substrate 52.
The unit block 39 fits into the recess 54 by flowing along the surface (the surface on which the recess 54 is formed). Thereby, the unit block 39 is arranged at a predetermined position on the glass substrate 52. Next, by forming and patterning a conductive film on the entire surface of the glass substrate 52 including the unit block 39, the signal line 31, the power supply line 32, the scanning line 33, and the capacitor line 38 are formed. Next, an ITO electrode (pixel electrode) 19 is formed.
【0048】なお、単位ブロック39には、シフトレジ
スタ、ドライバー等の表示体の周辺駆動回路やメモリ、
演算論理装置等の機能素子等が形成されていてもよい。
次に、この配線31〜33,38および画素用電極19
が形成された状態のガラス基板52の上面全体に、図6
に示すように、絶縁膜20を形成した後、パターニング
を行って画素用電極19の上に画素領域の穴20aを設
ける。この穴20a内に正孔注入層23と発光層24を
形成する。この正孔注入層23と発光層24が画素(有
機EL素子)35を構成する。The unit block 39 includes a peripheral driver circuit for a display such as a shift register and a driver, a memory, and the like.
Functional elements such as an arithmetic logic unit may be formed.
Next, the wirings 31 to 33 and 38 and the pixel electrode 19 are formed.
6 is formed on the entire upper surface of the glass substrate 52 in a state where
After forming the insulating film 20, patterning is performed to form a hole 20a in the pixel region on the pixel electrode 19 as shown in FIG. The hole injection layer 23 and the light emitting layer 24 are formed in the hole 20a. The hole injection layer 23 and the light emitting layer 24 form a pixel (organic EL element) 35.
【0049】正孔注入層23は、例えば、ポリフェニル
ビニレンの前駆体であるポリテトラヒドロチオフェニル
フェニレンを塗布した後、これを加熱してポリフェニル
ビニレンとすることにより形成される。発光層24の材
料としては、赤色発光材料としてシアノポリフェニレン
ビニレン、青色発光材料としてポリフェニレンビニレ
ン、緑色発光材料としてポリアルキルフェニレンが挙げ
られる。The hole injection layer 23 is formed, for example, by applying polytetrahydrothiophenylphenylene, which is a precursor of polyphenylvinylene, and then heating it to form polyphenylvinylene. Examples of the material of the light emitting layer 24 include cyanopolyphenylene vinylene as a red light emitting material, polyphenylene vinylene as a blue light emitting material, and polyalkylphenylene as a green light emitting material.
【0050】次に、発光層24の上に、Liを含むAl
からなる陰極25を、成膜とパターニングを行うことに
より形成した後、ガラス基板52の上面全体を封止剤に
より封止する。なお、図1では陰極25が省略されてい
る。このようにして得られたアクティブマトリックス型
有機EL表示体は、特性のバラツキが少ない単結晶シリ
コンを活性層とするトランジスタを備えているため、低
温多結晶シリコン薄膜を活性層とするトランジスタを備
えた従来の表示体と比較して、中間電圧印加時の電流値
のばらつきが小さくなって、256階調の輝度レベルを
十分に制御することが可能となる。Next, on the light emitting layer 24, Al containing Li
Is formed by performing film formation and patterning, and the entire upper surface of the glass substrate 52 is sealed with a sealant. In FIG. 1, the cathode 25 is omitted. The active matrix type organic EL display obtained in this manner includes a transistor using an active layer of single crystal silicon with little variation in characteristics, and thus includes a transistor using a low-temperature polycrystalline silicon thin film as an active layer. Compared with the conventional display, the variation of the current value when the intermediate voltage is applied is small, and the luminance level of 256 gradations can be sufficiently controlled.
【0051】また、このアクティブマトリックス型有機
EL表示体は、低温多結晶シリコン薄膜を活性層とする
トランジスタを備えた従来の表示体と比較して、半導体
素子の占有面積が小さいため開口数が大きくなる。ま
た、この実施形態の方法は、従来の方法で半導体素子形
成のために有機EL素子部分等の無駄に形成しては除去
していた薄膜が、初めから成膜されない。そのため、従
来の方法と比較して、有機EL表示体の製造工程での薄
膜形成材料の除去量が少なくなる。Further, this active matrix type organic EL display has a larger numerical aperture due to a smaller area occupied by semiconductor elements than a conventional display having a transistor using a low-temperature polycrystalline silicon thin film as an active layer. Become. Further, according to the method of this embodiment, a thin film which has been formed and removed in an organic EL element portion and the like for forming a semiconductor element by a conventional method is not formed from the beginning. Therefore, the amount of the thin film forming material removed in the manufacturing process of the organic EL display is reduced as compared with the conventional method.
【0052】なお、正孔注入層23および発光層24
は、スピンコート法、スキージ塗り法、インクジェット
法等の液相プロセス、またはスパッタリング法や蒸着法
等の真空プロセスのいずれの方法で形成してもよいが、
インクジェット法で形成することが好ましい。図7に示
すように、インクジェット法では、インク充填領域64
を枠体63で区画した後、インクジェット装置のヘッド
部61を移動させながら、インク充填領域64に向けて
ヘッド部61からインク62を吐出させることにより、
インク充填領域64にインク62を充填する。The hole injection layer 23 and the light emitting layer 24
May be formed by any method of a liquid phase process such as a spin coating method, a squeegee coating method, an inkjet method, or a vacuum process such as a sputtering method or an evaporation method.
It is preferably formed by an inkjet method. As shown in FIG. 7, in the ink jet method, the ink filled area 64 is used.
Is partitioned by the frame 63, and then the ink 62 is ejected from the head 61 toward the ink filling area 64 while moving the head 61 of the ink jet device.
The ink filling region 64 is filled with the ink 62.
【0053】インク充填領域64に親水性インク(発光
層24の材料等)を充填する際には、枠体63の上部を
撥水性とすることによって、ヘッド部61のインク充填
領域64に対する位置合わせ精度をそれ程高くしなくて
も、インク62をインク充填領域64内に充填しやすく
することができる。枠体63の材料としては例えばポリ
イミドが用いられる。このポリイミドからなる枠体63
に対して、酸素あるいはフルオロカーボンガスによるプ
ラズマ処理を行うことにより、枠体63の表面を撥水性
にすることができる。When filling the ink-filled area 64 with hydrophilic ink (such as the material of the light-emitting layer 24), the upper part of the frame 63 is made water-repellent, so that the positioning of the head 61 with respect to the ink-filled area 64 is performed. Even if the accuracy is not so high, it is possible to easily fill the ink filling region 64 with the ink 62. As a material of the frame 63, for example, polyimide is used. Frame 63 made of this polyimide
By performing a plasma treatment using oxygen or a fluorocarbon gas, the surface of the frame 63 can be made water-repellent.
【0054】また、信号線31、電源線32、走査線3
3等の配線をインクジェット法で形成することも可能で
ある。この場合には、インク62として、導電性材料を
含む液状物であって、溶剤の蒸発や加熱硬化等によって
インク充填領域64内で固体となり得る材料を使用す
る。このような導電性材料としては、有機金属化合物、
金属錯体、導電性有機高分子、導電性有機高分子の前駆
体、液状金属、金属微粒子等が挙げられる。The signal line 31, the power supply line 32, the scanning line 3
It is also possible to form wiring such as 3 by an ink jet method. In this case, as the ink 62, a material that is a liquid containing a conductive material and can be solid in the ink filling region 64 due to evaporation of a solvent, heat curing, or the like is used. Such conductive materials include organometallic compounds,
Examples include a metal complex, a conductive organic polymer, a precursor of a conductive organic polymer, a liquid metal, and fine metal particles.
【0055】このように、有機EL素子をなす正孔注入
層23および発光層24と、信号線31、電源線32、
走査線33等の配線をインクジェット法で形成すること
により、1m×1m以上の大きなアクティブマトリック
ス型有機EL表示体を容易に得ることができるようにな
る。また、次に説明する方法によれば、単位ブロック3
9を表示用基板52上に配置した後の配線工程を省略す
ることができる。As described above, the hole injection layer 23 and the light emitting layer 24 forming the organic EL element, the signal line 31, the power line 32,
By forming the wiring such as the scanning line 33 by the inkjet method, a large active matrix type organic EL display having a size of 1 m × 1 m or more can be easily obtained. According to the method described below, the unit block 3
The wiring step after arranging 9 on the display substrate 52 can be omitted.
【0056】この方法では、図8に示すように、予め表
示用基板52上に、走査線33、信号線31、電源線3
2、および容量線38と、これらの配線の単位ブロック
39内の配線との接続用の端子33a,31a,32
a,38aを形成しておく。単位ブロック39には、表
示用基板52上に配置したときにこれらの端子33a,
31a,32a,38aと接触する各位置に、表示用基
板52上の各配線との接続用の端子39A〜39Dを予
め形成しておく。なお、符号19Aは、画素用電極19
用の端子である。In this method, as shown in FIG. 8, a scanning line 33, a signal line 31, and a power supply line 3 are previously placed on a display substrate 52.
2, and terminals 33a, 31a, and 32 for connection between the capacitance line 38 and the wiring in the unit block 39 of these wirings.
a and 38a are formed in advance. The unit block 39 includes these terminals 33a and 33a when placed on the display substrate 52.
Terminals 39A to 39D for connection with the respective wirings on the display substrate 52 are formed in advance at respective positions that come into contact with 31a, 32a, and 38a. Reference numeral 19A denotes the pixel electrode 19
Terminal.
【0057】これにより、これらの単位ブロック39お
よび表示用基板52を用いて、単位ブロック39を表示
用基板52の所定位置に配置すれば、表示用基板52の
端子33a,31a,32a,38aと単位ブロック3
9の端子39A〜39Dとが、それぞれ対応する端子同
士で接触する。これにより、単位ブロック39を表示用
基板52の所定位置に配置するだけで、単位ブロック3
9の半導体素子と表示用基板52の配線との接続が終了
する。Thus, when the unit block 39 is arranged at a predetermined position on the display substrate 52 using the unit block 39 and the display substrate 52, the terminals 33a, 31a, 32a, and 38a of the display substrate 52 are Unit block 3
Nine terminals 39A to 39D are in contact with the corresponding terminals. Thus, the unit block 39 is simply disposed at a predetermined position on the display substrate 52, and the unit block 3
The connection between the semiconductor element No. 9 and the wiring of the display substrate 52 is completed.
【0058】図9〜図12を用いて、単位ブロックを表
示用基板の所定位置に配置する方法であって、図5の方
法とは別の実施形態について説明する。図9に示す方法
では、表示用基板52には、図5の方法と同様に、単位
ブロック39を配置する位置に単位ブロック39の形状
に合わせた形状の窪み54を設ける。これに加えて、こ
の窪み54の中心部に、表示用基板51を厚さ方向に貫
通する穴55を設ける。A method for arranging unit blocks at predetermined positions on a display substrate, which is different from the method shown in FIG. 5, will be described with reference to FIGS. In the method shown in FIG. 9, similarly to the method shown in FIG. 5, the display substrate 52 is provided with a depression 54 having a shape corresponding to the shape of the unit block 39 at the position where the unit block 39 is arranged. In addition, a hole 55 penetrating the display substrate 51 in the thickness direction is provided at the center of the depression 54.
【0059】この表示用基板52と単位ブロック39を
液体中または所定気体の雰囲気中に入れ、単位ブロック
39を表示用基板52の表面(窪み54が形成されてい
る面)側に落下させると同時に、表示用基板52を単位
ブロック39側に持ち上げることによって、単位ブロッ
ク39が窪み54に嵌まる。これにより、単位ブロック
39がガラス基板52の所定位置に配置される。The display substrate 52 and the unit block 39 are placed in a liquid or a predetermined gas atmosphere, and the unit block 39 is dropped on the surface of the display substrate 52 (the surface on which the depression 54 is formed). By raising the display substrate 52 toward the unit block 39, the unit block 39 fits into the recess 54. Thereby, the unit block 39 is arranged at a predetermined position on the glass substrate 52.
【0060】図10に示す方法では、表示用基板52に
は、図5の方法と同様に、単位ブロック39を配置する
位置に単位ブロック39の形状に合わせた形状の窪み5
4を設ける。これに加えて、この窪み54の中心部に、
表示用基板51を厚さ方向に貫通する穴55を設ける。
この表示用基板52と単位ブロック39を液体中または
所定気体の雰囲気中に入れ、穴55を利用して、窪み5
4が形成されている面とは反対側から真空ポンプで液体
または気体を吸引することにより、窪み54が形成され
ている面側の圧力を反対面側の圧力より高くする。これ
により、各単位ブロック39が穴55の位置に導かれ
て、ガラス基板52の所定位置に配置される。In the method shown in FIG. 10, similarly to the method shown in FIG. 5, the display substrate 52 has a depression 5 having a shape corresponding to the shape of the unit block 39 at the position where the unit block 39 is arranged.
4 is provided. In addition to this, at the center of this depression 54,
A hole 55 penetrating the display substrate 51 in the thickness direction is provided.
The display substrate 52 and the unit block 39 are placed in a liquid or an atmosphere of a predetermined gas, and the depression 5 is
By suctioning a liquid or a gas with a vacuum pump from the side opposite to the side where the surface 4 is formed, the pressure on the side where the depression 54 is formed is made higher than the pressure on the side opposite to the side. Thereby, each unit block 39 is guided to the position of the hole 55 and is arranged at a predetermined position on the glass substrate 52.
【0061】また、図9の方法および図10の方法によ
り形成された表示体は、表示用基板52の単位ブロック
39が配置されている各位置に穴55が存在するため、
単位ブロック39の半導体素子からの配線をこの穴55
から裏面に向かわせることができる。これにより、有機
EL表示体の表面(画素形成面)側に存在する配線の面
積を小さくできるため、有機EL素子の配線による発光
遮断量が低減できる。また、有機EL素子の発光面積を
大きくすることもできる。Further, in the display body formed by the method of FIG. 9 and the method of FIG. 10, since the holes 55 exist at each position where the unit block 39 of the display substrate 52 is arranged,
The wiring from the semiconductor element of the unit block 39 is
From the back. Thus, the area of the wiring existing on the surface (pixel forming surface) side of the organic EL display can be reduced, so that the amount of light emission cutoff by the wiring of the organic EL element can be reduced. Further, the light emitting area of the organic EL element can be increased.
【0062】図11に示す方法では、表示用基板52の
単位ブロック39を配置する各位置に電極59を形成
し、正に帯電させた単位ブロック39をこの表示用基板
52の上方に配置する。表示用基板52の各電極59を
負に帯電させることにより、単位ブロック39はクーロ
ン引力で各電極59の位置に導かれる。これにより、各
単位ブロック39がガラス基板52の所定位置に配置さ
れる。In the method shown in FIG. 11, an electrode 59 is formed at each position of the display substrate 52 where the unit block 39 is to be disposed, and the positively charged unit block 39 is disposed above the display substrate 52. By negatively charging each electrode 59 of the display substrate 52, the unit block 39 is guided to the position of each electrode 59 by Coulomb attraction. Thereby, each unit block 39 is arranged at a predetermined position on the glass substrate 52.
【0063】単位ブロック39の帯電は、静電気発生装
置(ベルト等で金属部を擦ることにより、静電気を発生
する装置)等を使用して行う。単位ブロック39の厚さ
は通常、数μm〜数百μmであるため、静電気力によっ
て移動可能である。この配置を行う雰囲気は真空であっ
てもよいし、絶縁性の液体または気体中であってもよ
い。この方法においては、単位ブロック39を自由落下
させる重力よりも、単位ブロック39と各電極59との
間のクーロン引力の方が大きくないと、単位ブロック3
9は各電極59に導かれないため、雰囲気の比重を所定
値より大きく設定する必要がある。The unit block 39 is charged by using an electrostatic generator (a device that generates static electricity by rubbing a metal part with a belt or the like). Since the thickness of the unit block 39 is usually several μm to several hundred μm, it can be moved by electrostatic force. The atmosphere in which this arrangement is performed may be a vacuum, or may be in an insulating liquid or gas. In this method, if the Coulomb attraction between the unit block 39 and each electrode 59 is not greater than the gravity that causes the unit block 39 to fall freely, the unit block 3
Since 9 is not guided to each electrode 59, the specific gravity of the atmosphere needs to be set larger than a predetermined value.
【0064】図12に示す方法では、レーザープリンタ
の原理を利用して、クーロン引力により単位ブロック3
9を表示用基板52の各位置に導いて配置する。すなわ
ち、単位ブロック39用のローラーR1と表示用基板5
2用のローラーR2を、所定間隔を開けて対向配置す
る。表示用基板52用のローラーR2には、表示用基板
52の単位ブロック39を配置する各位置に対応させた
各位置に、電極が形成されている。In the method shown in FIG. 12, utilizing the principle of a laser printer, a unit block 3 is formed by Coulomb attraction.
9 is guided to each position of the display substrate 52 and arranged. That is, the roller R1 for the unit block 39 and the display substrate 5
The two rollers R2 are opposed to each other at a predetermined interval. On the roller R2 for the display substrate 52, electrodes are formed at respective positions corresponding to the respective positions where the unit blocks 39 of the display substrate 52 are arranged.
【0065】ローラーR1を正に帯電させて、単位ブロ
ック39をこのローラーR1に沿って移動させる。ロー
ラーR2に設けた各電極を負に帯電させて、表示用基板
52をこのローラーR2に沿って移動させる。これによ
り、両ローラーR1,R2が最も接近している位置で、
正に帯電した単位ブロック39が表示用基板52の負に
帯電した各電極位置に飛び移る。The roller R1 is positively charged, and the unit block 39 is moved along the roller R1. Each electrode provided on the roller R2 is negatively charged, and the display substrate 52 is moved along the roller R2. Thereby, at the position where both rollers R1 and R2 are closest,
The positively charged unit block 39 jumps to each negatively charged electrode position on the display substrate 52.
【0066】単位ブロックを表示用基板の所定位置に配
置する方法としては、これらの方法以外にも、図10の
方法で窪み54を形成しない方法、図9の方法と図11
または図12の方法とを組み合わせた方法、図5の方法
と図11または図12の方法とを組み合わせた方法、図
10の方法と図11または図12の方法とを組み合わせ
た方法、図10の方法で窪み54を形成しない方法と図
11または図12の方法とを組み合わせた方法等が挙げ
られる。As a method of arranging the unit blocks at predetermined positions on the display substrate, in addition to these methods, a method of not forming the depression 54 by the method of FIG. 10, a method of FIG. 9 and a method of FIG.
10, a method combining the method of FIG. 5 and the method of FIG. 11 or FIG. 12, a method combining the method of FIG. 10 and the method of FIG. 11 or FIG. A method in which the method of not forming the depression 54 by the method and the method of FIG. 11 or FIG. 12 are combined.
【0067】図1の有機EL表示体では、一つの画素3
5毎に一つの単位ブロック39を設けているが、図13
および図14に示すように、複数の画素35毎に一つの
単位ブロック39を設けてもよい。図13の有機EL表
示体では、4つの画素用電極19の中心に一つの単位ブ
ロック39が配置されている。図14の有機EL表示体
では、3つの画素用電極19の中心に一つの単位ブロッ
ク39が配置されている。In the organic EL display of FIG. 1, one pixel 3
5, one unit block 39 is provided.
As shown in FIG. 14, one unit block 39 may be provided for each of the plurality of pixels 35. In the organic EL display of FIG. 13, one unit block 39 is arranged at the center of the four pixel electrodes 19. In the organic EL display of FIG. 14, one unit block 39 is arranged at the center of three pixel electrodes 19.
【0068】図13の有機EL表示体では、また、単位
ブロック39の平面形状を正方形とし、この正方形の4
つの対角線に沿って、4つの各有機EL素子用毎の複数
の端子72a〜72eが配置されている。端子72aは
信号線31用の端子であり、端子72bは走査線33用
の端子であり、端子72cは容量線38用の端子であ
り、端子72dは電源線32用の端子であり、端子72
eは画素用電極19用の端子である。また、各対角線上
での各端子72a〜72eは、同じ端子で(端子72a
〜72e毎に)対角線の交点からの距離が同じ位置に配
置されている。In the organic EL display of FIG. 13, the plane shape of the unit block 39 is a square.
A plurality of terminals 72a to 72e for four organic EL elements are arranged along one diagonal line. The terminal 72a is a terminal for the signal line 31, the terminal 72b is a terminal for the scanning line 33, the terminal 72c is a terminal for the capacitor line 38, the terminal 72d is a terminal for the power supply line 32, and the terminal 72c.
e is a terminal for the pixel electrode 19. The terminals 72a to 72e on each diagonal line are the same terminals (terminals 72a to 72e).
(Every .about.72e) at the same distance from the intersection of the diagonals.
【0069】そのため、例えば、表示用基板52の4カ
所に配置された4つの単位ブロック39が、それぞれ単
位ブロック39の中心(対角線の交点)を回転中心とし
て90°ずつ回転された状態で配置されていても、表示
用基板52上での各端子72a〜72eの配置は同じと
なる。したがって、信号線31、電源線32、走査線3
3、および容量線38等の配線を形成する際に、配線ミ
スを低減することができる。Therefore, for example, four unit blocks 39 arranged at four positions of the display substrate 52 are arranged in a state where they are rotated by 90 ° about the center of the unit block 39 (the intersection of diagonal lines) as the center of rotation. , The arrangement of the terminals 72a to 72e on the display substrate 52 is the same. Therefore, the signal line 31, the power supply line 32, the scanning line 3
3, when forming wiring such as the capacitance line 38, wiring errors can be reduced.
【0070】カラー表示体の場合には、例えば図15に
示すように、表示用基板上に、赤色発光の有機EL素子
からなる画素81と、緑色発光の有機EL素子からなる
画素82と、青色発光の有機EL素子からなる画素83
とを隣接させて一組とし、多数組配置する。また、3個
の画素81〜83をなす有機EL素子用の単位ブロック
39を、各組毎に、画素81〜83の中心となる位置に
配置する。図14の3つの画素35を画素81〜83と
すれば、図14は図15の表示体の一組の画素とこれら
の画素用の単位ブロックを示す図に相当する。In the case of a color display, as shown in FIG. 15, for example, a pixel 81 composed of a red-emitting organic EL element, a pixel 82 composed of a green-emitting organic EL element, and a blue Pixel 83 composed of a light emitting organic EL element
Are set adjacent to each other, and many sets are arranged. In addition, the unit blocks 39 for the organic EL elements that form the three pixels 81 to 83 are arranged at a position that is the center of the pixels 81 to 83 for each group. Assuming that the three pixels 35 in FIG. 14 are pixels 81 to 83, FIG. 14 is equivalent to a diagram showing a set of pixels and a unit block for these pixels in FIG.
【0071】また、図16に示すように、3種類の画素
81〜83を各2個ずつ6個を一組とし、6個の画素8
1〜83をなす有機EL素子用の単位ブロック39を、
各組毎に、6個の画素81〜83の中心となる位置に配
置してもよい。このように、一つの単位ブロックに、複
数の有機EL素子(画素)用の半導体素子を形成するこ
とによって、一つの画素毎に一つの単位ブロックを形成
した場合と比較して、有機EL表示体の作製にかかるコ
ストを低減し、単位ブロックの配置ミスを低減し、配線
ミスを低減することができる。Also, as shown in FIG. 16, three pixels 81 to 83 are formed as a set of two each two, and six pixels 8 to 83 are formed.
The unit blocks 39 for the organic EL elements, which form 1 to 83,
For each set, the pixels may be arranged at the center of the six pixels 81 to 83. As described above, by forming the semiconductor elements for a plurality of organic EL elements (pixels) in one unit block, the organic EL display element is compared with a case where one unit block is formed for each pixel. It is possible to reduce the cost for fabricating the semiconductor device, reduce the arrangement error of the unit blocks, and reduce the wiring error.
【0072】なお、以上の実施形態では、アクティブマ
トリックス型有機EL表示体について説明しているが、
半導体素子が形成されている単位ブロックを表示用基板
に配置する本発明の方法は、アクティブマトリックス型
以外の有機EL表示体にも適用される。また、有機EL
表示体以外でも、図17に示すようなメモリセルや、図
18に示すような液晶表示体にも適用できる。In the above embodiment, the active matrix type organic EL display is described.
The method of the present invention in which a unit block in which a semiconductor element is formed is arranged on a display substrate is also applied to an organic EL display other than the active matrix type. Also, organic EL
In addition to the display, the present invention can be applied to a memory cell as shown in FIG. 17 and a liquid crystal display as shown in FIG.
【0073】図17に示すように、メモリセルでは、ト
ランジスタ91と容量36が形成された単位ブロック3
9を、前述の図5および図9〜12のいずれかの方法あ
るいはこれらを適宜組み合わせた方法で、表示用基板5
2の代わりに所定の基板50に配置することにより、メ
モリセルMを作製することができる。また、図8と同じ
方法を採用すれば、単位ブロック39を基板50上に配
置した後の配線工程を省略することができる。As shown in FIG. 17, in the memory cell, unit block 3 in which transistor 91 and capacitor 36 are formed is provided.
9 is displayed on the display substrate 5 by any one of the methods shown in FIGS. 5 and 9 to 12 or a method in which these are appropriately combined.
By arranging the memory cell M on the predetermined substrate 50 instead of the memory cell M, the memory cell M can be manufactured. Further, if the same method as that of FIG. 8 is adopted, the wiring step after disposing the unit block 39 on the substrate 50 can be omitted.
【0074】この場合には、予め基板50上に、容量線
38、ワード線92、ビット線93と、これらの配線の
単位ブロック39内の配線との接続用の端子38a,9
2a,93aを形成しておく。単位ブロック39には、
表示用基板52上に配置したときにこれらの端子38
a,92a,93aと接触する各位置に、表示用基板5
2上の各配線との接続用の端子94A〜94Cを予め形
成しておく。In this case, terminals 38 a and 9 for connecting the capacitance line 38, the word line 92, and the bit line 93 to the wiring in the unit block 39 of these wirings are previously provided on the substrate 50.
2a and 93a are formed in advance. In the unit block 39,
When these terminals 38 are arranged on the display substrate 52,
a, 92a, 93a, the display substrate 5
Terminals 94A to 94C for connection with the respective wirings on 2 are formed in advance.
【0075】図18に示すように、液晶表示体では、ス
イッチングトランジスタ34と容量36と液晶素子接続
用の端子96が形成された単位ブロック39を、前述の
図5および図9〜12のいずれかの方法あるいはこれら
を適宜組み合わせた方法で、表示用基板52に配置する
ことにより、液晶表示体Lを作製することができる。ま
た、図8と同じ方法を採用すれば、単位ブロック39を
基板50上に配置した後の配線工程を省略することがで
きる。As shown in FIG. 18, in the liquid crystal display, the unit block 39 in which the switching transistor 34, the capacitor 36, and the terminal 96 for connecting the liquid crystal element are formed is replaced by any one of the above-described FIG. 5 and FIGS. The liquid crystal display body L can be manufactured by disposing the liquid crystal display body L on the display substrate 52 by the method described above or a method appropriately combining these. Further, if the same method as that of FIG. 8 is adopted, the wiring step after disposing the unit block 39 on the substrate 50 can be omitted.
【0076】この場合には、予め表示用基板52上に、
走査線33、信号線31、および容量線38と、これら
の配線の単位ブロック39内の配線との接続用の端子3
3a,31a,38aを形成しておく。単位ブロック3
9には、表示用基板52上に配置したときにこれらの端
子33a,31a,38aと接触する各位置に、表示用
基板52上の各配線との接続用の端子95A〜95Cを
予め形成しておく。In this case, on the display substrate 52 in advance,
Terminals 3 for connecting the scanning lines 33, the signal lines 31, and the capacitance lines 38 to the wirings in the unit block 39 of these wirings
3a, 31a and 38a are formed in advance. Unit block 3
In FIG. 9, terminals 95A to 95C for connecting to the respective wirings on the display substrate 52 are formed in advance at each position where they are in contact with these terminals 33a, 31a and 38a when arranged on the display substrate 52. Keep it.
【0077】[0077]
【発明の効果】以上説明したように、本発明の有機EL
表示体の製造方法によれば、特性のばらつきの少ないト
ランジスタ(単結晶半導体を活性層とするトランジス
タ)が大面積の透明基板上に形成された有機EL表示体
を得ることができる。本発明の有機EL表示体の製造方
法によれば、また、開口率の高いアクティブマトリック
ス型有機EL表示体を得ることができる。As described above, the organic EL of the present invention
According to the method for manufacturing a display body, an organic EL display body in which a transistor with small variation in characteristics (a transistor using a single crystal semiconductor as an active layer) is formed over a large-sized transparent substrate can be obtained. According to the method for manufacturing an organic EL display of the present invention, an active matrix organic EL display having a high aperture ratio can be obtained.
【0078】本発明の有機EL表示体の製造方法によれ
ば、また、有機EL表示体の製造工程での薄膜形成材料
の除去量を少なくできるため、資源の有効活用および製
造コストの低減が図れる。本発明の有機EL表示体の製
造方法によれば、また、インクジェット法等の採用によ
って、1m×1m以上の大きな有機EL表示体を容易に
得ることができるようになる。According to the method of manufacturing an organic EL display of the present invention, the amount of the thin film forming material removed in the process of manufacturing the organic EL display can be reduced, so that the resources can be effectively used and the manufacturing cost can be reduced. . According to the method for manufacturing an organic EL display of the present invention, a large organic EL display having a size of 1 m × 1 m or more can be easily obtained by employing an ink jet method or the like.
【0079】また、本発明の半導体素子の配置方法によ
れば、基板に対する単位ブロックの配置を、基板の凹部
に単位ブロックを配置する方法よりも確実且つ容易に行
うことができる。また、本発明の半導体素子の製造方法
によれば、半導体素子を有する単位ブロックを基板の所
定位置に配置する工程を有する半導体装置を容易に得る
ことができる。Further, according to the method of arranging semiconductor elements of the present invention, it is possible to arrange the unit blocks on the substrate more reliably and easily than the method of arranging the unit blocks in the concave portions of the substrate. Further, according to the method of manufacturing a semiconductor element of the present invention, a semiconductor device having a step of arranging a unit block having a semiconductor element at a predetermined position on a substrate can be easily obtained.
【図1】本発明の一実施形態に相当する有機EL表示体
の製造方法で作製された、アクティブマトリックス型有
機EL表示体の一部を示す平面図である。FIG. 1 is a plan view showing a part of an active matrix type organic EL display manufactured by a method for manufacturing an organic EL display according to an embodiment of the present invention.
【図2】図1のA−A線断面図である。FIG. 2 is a sectional view taken along line AA of FIG.
【図3】図1のB−B線断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;
【図4】本発明の一実施形態に相当する有機EL表示体
の製造方法であって、単位ブロックの作製方法を説明す
る図である。FIG. 4 is a diagram illustrating a method of manufacturing an organic EL display according to one embodiment of the present invention, which illustrates a method of manufacturing a unit block.
【図5】本発明の一実施形態に相当する有機EL表示体
の製造方法であって、単位ブロックの配置方法を説明す
る図である。FIG. 5 is a diagram illustrating a method of manufacturing an organic EL display according to an embodiment of the present invention, which illustrates a method of arranging unit blocks.
【図6】図1のC−C線断面図である。FIG. 6 is a sectional view taken along line CC of FIG. 1;
【図7】インクジェット法を説明するための図である。FIG. 7 is a diagram for explaining an inkjet method.
【図8】本発明の一実施形態に相当する有機EL表示体
の製造方法であって、単位ブロックを表示用基板上に配
置した後の配線工程が省略可能な方法を説明する図であ
る。FIG. 8 is a diagram illustrating a method for manufacturing an organic EL display device according to one embodiment of the present invention, in which a wiring step after disposing a unit block on a display substrate can be omitted.
【図9】本発明の一実施形態に相当する有機EL表示体
の製造方法であって、単位ブロックの配置方法を説明す
る図である。FIG. 9 is a diagram illustrating a method of manufacturing an organic EL display according to an embodiment of the present invention, which illustrates a method of arranging unit blocks.
【図10】本発明の一実施形態に相当する有機EL表示
体の製造方法であって、単位ブロックの配置方法を説明
する図である。FIG. 10 is a diagram illustrating a method of manufacturing an organic EL display according to an embodiment of the present invention, which illustrates a method of arranging unit blocks.
【図11】本発明の一実施形態に相当する有機EL表示
体の製造方法であって、単位ブロックの配置方法を説明
する図である。FIG. 11 is a diagram illustrating a method of manufacturing an organic EL display according to an embodiment of the present invention, which illustrates a method of arranging unit blocks.
【図12】本発明の一実施形態に相当する有機EL表示
体の製造方法であって、単位ブロックの配置方法を説明
する図である。FIG. 12 is a diagram illustrating a method of manufacturing an organic EL display according to an embodiment of the present invention, which illustrates a method of arranging unit blocks.
【図13】4個の画素毎に一つの単位ブロックが配置さ
れているアクティブマトリックス型有機EL表示体の一
部を示す平面図である。FIG. 13 is a plan view showing a part of an active matrix type organic EL display in which one unit block is arranged for every four pixels.
【図14】3個の画素毎に一つの単位ブロックが配置さ
れているアクティブマトリックス型有機EL表示体の一
部を示す平面図である。FIG. 14 is a plan view showing a part of an active matrix type organic EL display in which one unit block is arranged for every three pixels.
【図15】カラー表示体の場合の画素と単位ブロックと
の配置の一例を示す図である。FIG. 15 is a diagram showing an example of the arrangement of pixels and unit blocks in the case of a color display.
【図16】カラー表示体の場合の画素と単位ブロックと
の配置の一例を示す図である。FIG. 16 is a diagram showing an example of the arrangement of pixels and unit blocks in the case of a color display.
【図17】本発明の一実施形態に相当する半導体素子の
配置方法をメモリセルに適用した場合の例を示す図であ
る。FIG. 17 is a diagram showing an example in which a method for arranging semiconductor elements according to an embodiment of the present invention is applied to a memory cell.
【図18】本発明の一実施形態に相当する半導体素子の
配置方法を液晶表示体に適用した場合の例を示す図であ
る。FIG. 18 is a diagram illustrating an example in which a method for arranging semiconductor elements according to an embodiment of the present invention is applied to a liquid crystal display.
【図19】従来のアクティブマトリックス型有機EL表
示体の一例を示す部分平面図である。FIG. 19 is a partial plan view showing an example of a conventional active matrix type organic EL display.
【図20】従来のアクティブマトリックス型有機EL表
示体の製造方法において、低温多結晶シリコン薄膜を活
性層とする薄膜トランジスタの形成方法を説明する図で
ある。FIG. 20 is a diagram illustrating a method of forming a thin film transistor using a low-temperature polycrystalline silicon thin film as an active layer in a conventional method of manufacturing an active matrix type organic EL display.
【図21】従来のアクティブマトリックス型有機EL表
示体の製造方法において、有機EL素子の形成方法を説
明する図である。FIG. 21 is a diagram illustrating a method of forming an organic EL element in a conventional method of manufacturing an active matrix type organic EL display.
【図22】単位ブロックに対する端子の配置方法の例を
示す図である。FIG. 22 is a diagram illustrating an example of a method of arranging terminals with respect to a unit block.
1 ゲート電極 2 ゲート酸化膜 3 ソース・ドレイン領域 4 導電層 5 絶縁層 6 電極 11 ガラス基板 12 多結晶シリコン膜 13 ゲート絶縁膜 14 ゲート電極 15 ソース・ドレイン領域 16 第1層間絶縁膜 17 ソース・ドレイン電極 18 第2層間絶縁膜 19 ITO電極(画素用電極) 20 絶縁膜 20a 画素領域の穴 21 密着層 22 層間層 23 正孔注入層 24 発光層 25 陰極 26 封止剤 31 信号線 31a 信号線の端子 32 電源線 32a 電源線の端子 33 走査線 33a 走査線の端子 34 スイッチングトランジスタ 35 有機EL素子からなる画素 36 容量 37 ドライビングトランジスタ 38 容量線 38a 容量線の端子 39 単位ブロック 39A 電源線との接続用の端子 39B 容量線との接続用の端子 39C 走査線との接続用の端子 39D 信号線との接続用の端子 41 シリコンウエハ(単結晶半導体基板) 41a 単結晶シリコン基板 50 基板 51 半導体基板を分割する線 52 ガラス基板(表示用基板) 53 液体 54 窪み(凹部) 57 絶縁膜 58 両トランジスタを接続する配線 59 電極 61 インクジェット装置のヘッド部 62 インク 63 枠体 64 インク充填領域 72a 信号線用の端子 72b 走査線用の端子 72c 容量線用の端子 72d 電源線用の端子 72e 画素用電極用の端子 81 画素(赤) 82 画素(緑) 83 画素(青) 92 ワード線 92a ワード線の端子 93 ビット線 93a ビット線の端子 94A 容量線との接続用端子 94B ワード線との接続用端子 94C ビット線との接続用端子 95A 容量線との接続用端子 95B 走査線との接続用端子 95C 信号線との接続用端子 96 液晶素子接続用の端子 R1 ローラー R2 ローラー T 端子 DESCRIPTION OF SYMBOLS 1 Gate electrode 2 Gate oxide film 3 Source / drain region 4 Conductive layer 5 Insulating layer 6 Electrode 11 Glass substrate 12 Polycrystalline silicon film 13 Gate insulating film 14 Gate electrode 15 Source / drain region 16 First interlayer insulating film 17 Source / drain Electrode 18 Second interlayer insulating film 19 ITO electrode (electrode for pixel) 20 Insulating film 20a Hole in pixel region 21 Adhesive layer 22 Interlayer layer 23 Hole injection layer 24 Light emitting layer 25 Cathode 26 Sealant 31 Signal line 31a Signal line Terminal 32 Power line 32a Power line terminal 33 Scan line 33a Scan line terminal 34 Switching transistor 35 Pixel made of organic EL element 36 Capacitance 37 Driving transistor 38 Capacity line 38a Capacity line terminal 39 Unit block 39A For connection with power line Terminal 39B for connection with the capacitance line 39 C Terminal for connection with scanning line 39D Terminal for connection with signal line 41 Silicon wafer (single crystal semiconductor substrate) 41a Single crystal silicon substrate 50 Substrate 51 Line dividing semiconductor substrate 52 Glass substrate (display substrate) 53 Liquid 54 Depression (recess) 57 Insulating film 58 Wiring connecting both transistors 59 Electrode 61 Head part of ink jet device 62 Ink 63 Frame body 64 Ink filling area 72a Terminal for signal line 72b Terminal for scanning line 72c For capacitance line Terminal 72d Power line terminal 72e Pixel electrode terminal 81 Pixel (red) 82 Pixel (green) 83 Pixel (blue) 92 Word line 92a Word line terminal 93 Bit line 93a Bit line terminal 94A With capacitance line Connection terminal 94B Word line connection terminal 94C Bit line connection terminal 95A Capacitance line Terminal R1 roller R2 rollers T terminals for connecting terminal 96 the liquid crystal element connected between the connection terminal 95C signal line between the connection terminal 95B scan line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H05B 33/14 A H05B 33/12 H01L 29/78 627D 33/14 (72)発明者 井上 聡 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 3K007 AB04 BA06 BB07 CA03 DA00 DB03 EB00 FA01 5C094 AA14 AA43 AA44 AA60 BA03 CA19 EA04 EA05 EB02 5F110 AA28 BB02 BB05 CC02 DD02 DD21 GG02 GG12 QQ16 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 H05B 33/14 A H05B 33/12 H01L 29/78 627D 33/14 (72) Inventor Inoue Satoshi 3-3-5 Yamato, Suwa-shi, Nagano F-term (reference) in Seiko Epson Corporation 3K007 AB04 BA06 BB07 CA03 DA00 DB03 EB00 FA01 5C094 AA14 AA43 AA44 AA60 BA03 CA19 EA04 EA05 EB02 5F110 AA28 BB02 BB05 DD02 QQ16
Claims (26)
する半導体素子とを表示用基板上に備えた有機EL表示
体の製造方法において、 前記半導体素子を有する単位ブロックを、表示用基板の
所定位置に配置する工程を有することを特徴とする有機
EL表示体の製造方法。1. A method of manufacturing an organic EL display body comprising an organic EL element and a semiconductor element for driving the organic EL element on a display substrate, wherein a unit block having the semiconductor element is provided on a display substrate. A method for producing an organic EL display, comprising a step of disposing the organic EL display at a position.
個並列に単結晶半導体基板に形成し、この基板を分割す
ることにより形成されたものである請求項1記載の有機
EL表示体の製造方法。2. The method of manufacturing an organic EL display according to claim 1, wherein the unit block is formed by forming a plurality of the semiconductor elements in parallel on a single crystal semiconductor substrate and dividing the substrate. .
の形状に合わせた形状の凹部を設け、液体中でこの凹部
に単位ブロックを嵌め込むことにより、単位ブロックを
表示用基板の所定位置に配置する請求項1または2記載
の有機EL表示体の製造方法。3. A concave portion having a shape conforming to the shape of the unit block is provided at a predetermined position of the display substrate, and the unit block is fitted into the concave portion in the liquid, so that the unit block is positioned at the predetermined position of the display substrate. The method for manufacturing an organic EL display according to claim 1, wherein the organic EL display is disposed.
定位置に設け、表示用基板の一方の面側の圧力を他方の
面側の圧力より高くするか前記穴に流体を通して、表示
用基板の一方の面の前記穴の位置に単位ブロックを導く
ことにより、単位ブロックを表示用基板の所定位置に配
置する請求項1または2記載の有機EL表示体の製造方
法。4. A display device, wherein a hole penetrating in the thickness direction is provided at a predetermined position of the display substrate, and the pressure on one surface side of the display substrate is made higher than the pressure on the other surface side or a fluid is passed through the hole to display. 3. The method for manufacturing an organic EL display according to claim 1, wherein the unit block is arranged at a predetermined position on the display substrate by guiding the unit block to the position of the hole on one surface of the display substrate.
載の有機EL表示体の製造方法。5. The method according to claim 4, wherein wiring is performed using the holes.
用基板の所定位置に導いて配置する請求項1または2記
載の有機EL表示体の製造方法。6. The method of manufacturing an organic EL display according to claim 1, wherein the unit block is guided to a predetermined position on the display substrate by Coulomb attraction.
画素位置に対応させてインクジェット法で配置すること
を特徴とする請求項1乃至6のいずれか1項に記載の有
機EL表示体の製造方法。7. The organic EL display according to claim 1, wherein a material of the organic EL element is arranged by an ink-jet method so as to correspond to a pixel position on the display substrate. Manufacturing method.
ェット法で形成することを特徴とする請求項1乃至7の
いずれか1項に記載の有機EL表示体の製造方法。8. The method for manufacturing an organic EL display according to claim 1, wherein the wiring formed on the display substrate is formed by an inkjet method.
である請求項1乃至8のいずれか1項に記載の有機EL
表示体の製造方法。9. The organic EL device according to claim 1, wherein the driving system is an active matrix system.
Manufacturing method of display body.
および電源線と、これらの配線の単位ブロック内の配線
との接続用端子とを予め形成し、単位ブロックには、表
示用基板上に配置したときにこれらの端子と接触する位
置に、表示用基板上の配線との接続用端子を予め形成し
た後に、単位ブロックを表示用基板の所定位置に配置す
る請求項9記載の有機EL表示体の製造方法。10. A display substrate includes a scanning line, a signal line,
And a power supply line and terminals for connecting these wirings to the wiring in the unit block are formed in advance, and the unit block is provided with a display terminal at a position in contact with these terminals when placed on the display substrate. 10. The method for manufacturing an organic EL display according to claim 9, wherein the unit block is arranged at a predetermined position on the display substrate after the terminal for connection with the wiring on the substrate is formed in advance.
EL素子を駆動するための複数の半導体素子を有する請
求項9記載の有機EL表示体の製造方法。11. The method according to claim 9, wherein the unit block has a plurality of semiconductor elements for driving a plurality of adjacent organic EL elements.
し、この多角形の中心を回転中心とした回転対称となる
ように、各有機EL素子用の複数の端子を配置する請求
項11記載の有機EL表示体の製造方法。12. The organic device according to claim 11, wherein the planar shape of the unit block is a polygon, and a plurality of terminals for each organic EL element are arranged so as to be rotationally symmetric about the center of the polygon. Manufacturing method of EL display.
し、この長方形の長辺と平行な中心線および短辺と平行
な中心線の両方に対して線対称となるように、各有機E
L素子用の複数の端子を配置する請求項11記載の有機
EL表示体の製造方法。13. A planar shape of a unit block is a rectangle, and each organic element is symmetric with respect to both a center line parallel to a long side and a center line parallel to a short side of the rectangle.
The method for manufacturing an organic EL display according to claim 11, wherein a plurality of terminals for an L element are arranged.
て、この多角形の各対角線に沿って各有機EL素子用毎
の複数の端子を配置し、且つ各対角線上での端子位置が
同じ端子で同じとなるように配置する請求項11記載の
有機EL表示体の製造方法。14. The planar shape of the unit block is a polygon, a plurality of terminals for each organic EL element are arranged along each diagonal of the polygon, and the terminal positions on each diagonal are the same. The method for manufacturing an organic EL display according to claim 11, wherein the organic EL display is arranged to be the same.
2または14記載の有機EL表示体の製造方法。15. The polygon according to claim 1, wherein the polygon is a regular polygon.
15. The method for producing an organic EL display according to 2 or 14.
光、緑色発光の3個の隣接する有機EL素子を一組とし
て、複数組配置するとともに、 3個の有機EL素子を駆動するための半導体素子を有す
る単位ブロックを、各組毎に、3個の有機EL素子の中
心となる位置に配置する請求項11記載の有機EL表示
体の製造方法。16. A plurality of sets of three adjacent organic EL elements of red light emission, blue light emission, and green light emission are arranged on a display substrate, and a plurality of sets are arranged for driving three organic EL elements. 12. The method of manufacturing an organic EL display according to claim 11, wherein the unit blocks having the semiconductor elements are arranged at a position which is the center of the three organic EL elements for each set.
光、緑色発光の各2個ずつ6個の隣接する有機EL素子
を一組として、複数組配置するとともに、 6個の有機EL素子を駆動するための半導体素子を有す
る単位ブロックを、各組毎に、6個の有機EL素子の間
の位置に配置する請求項11記載の有機EL表示体の製
造方法。17. A plurality of sets of six adjacent organic EL elements, two each for red light emission, blue light emission, and green light emission, are arranged on a display substrate, and six organic EL elements are provided. The method of manufacturing an organic EL display according to claim 11, wherein unit blocks each having a semiconductor element to be driven are arranged at positions between six organic EL elements for each set.
板の所定位置に配置する半導体素子の配置方法におい
て、 厚さ方向に貫通する穴を基板の所定位置に設け、この基
板の一方の面側の圧力を他方の面側の圧力より高くする
か前記穴に流体を通して、この基板の一方の面の前記穴
の位置に、単位ブロックを導くことを特徴とする半導体
素子の配置方法。18. A method of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein a hole penetrating in a thickness direction is provided at a predetermined position on the substrate, and a pressure on one surface side of the substrate is provided. A unit block is guided to a position of the hole on one surface of the substrate by making the pressure higher than the pressure on the other surface side or by passing a fluid through the hole.
板の所定位置に配置する半導体素子の配置方法におい
て、 クーロン引力により単位ブロックを基板の所定位置に導
くことを特徴とする半導体素子の配置方法。19. A method for arranging a semiconductor element at a predetermined position on a substrate, wherein the unit block having a semiconductor element is guided to a predetermined position on the substrate by Coulomb attraction.
板の所定位置に配置する工程を有する半導体装置の製造
方法において、 基板上に形成する配線をインクジェット法で形成するこ
とを特徴とする半導体装置の製造方法。20. A method for manufacturing a semiconductor device, comprising a step of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein the wiring formed on the substrate is formed by an inkjet method. Method.
板の所定位置に配置する工程を有する半導体装置の製造
方法において、 基板上には、配線と、この配線の単位ブロック内の配線
との接続用端子とを予め形成し、単位ブロックには、基
板上に配置したときに基板上の端子と接触する位置に、
基板上の配線との接続用端子を予め形成した後に、単位
ブロックを基板の所定位置に配置することを特徴とする
半導体装置の製造方法。21. A method of manufacturing a semiconductor device, comprising a step of arranging a unit block having a semiconductor element at a predetermined position on a substrate, wherein a terminal for connecting a wiring to a wiring of the wiring in the unit block is provided on the substrate. Are formed in advance, and the unit block is located at a position where the unit block contacts a terminal on the substrate when placed on the substrate.
A method for manufacturing a semiconductor device, comprising: forming a terminal for connection with a wiring on a substrate in advance, and then arranging a unit block at a predetermined position on the substrate.
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を多角形とし、この多角形の中
心を回転中心とした回転対称となるように、各半導体素
子用の複数の端子を配置する半導体装置の製造方法。22. A method of manufacturing a semiconductor device, comprising a step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is a polygon, and the center of the polygon is defined as a rotation center. A method of manufacturing a semiconductor device, in which a plurality of terminals for each semiconductor element are arranged so as to have rotational symmetry.
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を長方形とし、この長方形の長
辺と平行な中心線および短辺と平行な中心線の両方に対
して線対称となるように、各半導体素子用の複数の端子
を配置する半導体装置の製造方法。23. A method for manufacturing a semiconductor device, comprising the step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is rectangular, and a center line parallel to a long side of the rectangle. And a method of manufacturing a semiconductor device in which a plurality of terminals for each semiconductor element are arranged so as to be line-symmetric with respect to both a center line parallel to a short side.
クを基板の所定位置に配置する工程を有する半導体装置
の製造方法において、 単位ブロックの平面形状を多角形として、この多角形の
各対角線に沿って各半導体素子用毎の複数の端子を配置
し、且つ各対角線上での端子位置が同じ端子で同じとな
るように配置する半導体装置の製造方法。24. A method of manufacturing a semiconductor device, comprising the step of arranging a unit block having a plurality of semiconductor elements at a predetermined position on a substrate, wherein the planar shape of the unit block is a polygon, and the diagonal line of the polygon is along A method of manufacturing a semiconductor device in which a plurality of terminals for each semiconductor element are arranged and the terminals on diagonal lines are arranged to be the same at the same terminal.
2または24記載の有機EL表示体の製造方法。25. The polygon according to claim 2, wherein the polygon is a regular polygon.
25. The method for producing an organic EL display according to 2 or 24.
まれた発光層が形成され、前記発光層が半導体素子によ
り駆動されるアクティブマトリックス型有機EL表示体
の製造工程において、半導体素子を基板上で作成し、前
記半導体素子を前記基板上から切り離し単位ブロック毎
に分割し、他の基板上に前記半導体素子の前記単位ブロ
ックを配置させることを特徴とするアクティブマトリッ
クス型有機EL表示体の製造方法。26. A light emitting layer sandwiched between at least two pixels for each pixel, wherein the light emitting layer is driven by a semiconductor element. Manufacturing the active matrix type organic EL display body, wherein the semiconductor element is cut off from the substrate, divided into unit blocks, and the unit blocks of the semiconductor element are arranged on another substrate. Method.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199982A JP4360015B2 (en) | 2000-03-17 | 2000-06-30 | Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device |
| US09/896,818 US6723576B2 (en) | 2000-06-30 | 2001-06-29 | Disposing method for semiconductor elements |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077181 | 2000-03-17 | ||
| JP2000-77181 | 2000-03-17 | ||
| JP2000199982A JP4360015B2 (en) | 2000-03-17 | 2000-06-30 | Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332383A true JP2001332383A (en) | 2001-11-30 |
| JP4360015B2 JP4360015B2 (en) | 2009-11-11 |
Family
ID=26587884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199982A Expired - Lifetime JP4360015B2 (en) | 2000-03-17 | 2000-06-30 | Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4360015B2 (en) |
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343945A (en) * | 2001-05-17 | 2002-11-29 | Sony Corp | Device array method, array type electronic application device, and array type image display device |
| JP2003257648A (en) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | Surface treatment device, organic EL device manufacturing device, organic EL device, electronic equipment |
| JP2003257647A (en) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | Organic EL device manufacturing device, organic EL device, electronic equipment |
| JP2003272837A (en) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | Surface treatment device, manufacturing device and manufacturing method of organic EL device, organic EL device, electronic equipment |
| JP2004046154A (en) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | Active matrix organic electroluminescent device and method of manufacturing the same |
| JP2004119725A (en) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | Electro-optical device manufacturing method, electro-optical device, transfer chip, transfer source substrate, electronic equipment |
| JP2004184797A (en) * | 2002-12-05 | 2004-07-02 | Seiko Epson Corp | Electronic device, method of manufacturing the same, and electronic device |
| JP2004240400A (en) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | Flat panel display using anode electrode layer as power supply layer and method of manufacturing the same |
| JP2004260170A (en) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Crystal silicon die array and method for assembling a crystal silicon thin film on a substrate |
| JP2005174979A (en) * | 2003-12-08 | 2005-06-30 | Sony Corp | Element arrangement method |
| JP2006049847A (en) * | 2004-06-28 | 2006-02-16 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing wiring substrate, thin film transistor, display device and television device |
| US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
| US7301273B2 (en) | 2003-02-20 | 2007-11-27 | Barco Nv | Display element array for emissive, fixed format display |
| JP2008502151A (en) * | 2004-06-04 | 2008-01-24 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | Method and device for manufacturing and assembling printable semiconductor elements |
| CN100421144C (en) * | 2004-07-27 | 2008-09-24 | 精工爱普生株式会社 | Light emitting device and image forming apparatus |
| JP2009009148A (en) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2009116349A (en) * | 2002-09-25 | 2009-05-28 | Seiko Epson Corp | Light emitting apparatus |
| USRE42623E1 (en) | 2002-09-25 | 2011-08-16 | Seiko Epson Corporation | Electro-optical apparatus, matrix substrate, and electronic unit |
| JP2011530832A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | OLED device with built-in chip drive mechanism |
| JP4858682B2 (en) * | 2003-06-04 | 2012-01-18 | 日本ゼオン株式会社 | Substrate manufacturing method |
| JP2012134118A (en) * | 2010-12-20 | 2012-07-12 | Samsung Mobile Display Co Ltd | Organic light-emitting display device |
| JP2012524298A (en) * | 2009-04-15 | 2012-10-11 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device with polygonal chiplet |
| JP2013502620A (en) * | 2009-08-24 | 2013-01-24 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Control of electronic devices using chiplets |
| US8536667B2 (en) | 2008-10-07 | 2013-09-17 | Mc10, Inc. | Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy |
| US8722458B2 (en) | 2007-01-17 | 2014-05-13 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US8729524B2 (en) | 2004-06-04 | 2014-05-20 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US8754396B2 (en) | 2004-06-04 | 2014-06-17 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| US8816997B2 (en) | 2009-03-10 | 2014-08-26 | Japan Display Inc. | Image display device |
| US8886334B2 (en) | 2008-10-07 | 2014-11-11 | Mc10, Inc. | Systems, methods, and devices using stretchable or flexible electronics for medical applications |
| US9012784B2 (en) | 2008-10-07 | 2015-04-21 | Mc10, Inc. | Extremely stretchable electronics |
| US9159635B2 (en) | 2011-05-27 | 2015-10-13 | Mc10, Inc. | Flexible electronic structure |
| US9171794B2 (en) | 2012-10-09 | 2015-10-27 | Mc10, Inc. | Embedding thin chips in polymer |
| US9289132B2 (en) | 2008-10-07 | 2016-03-22 | Mc10, Inc. | Catheter balloon having stretchable integrated circuitry and sensor array |
| US9442285B2 (en) | 2011-01-14 | 2016-09-13 | The Board Of Trustees Of The University Of Illinois | Optical component array having adjustable curvature |
| US9723122B2 (en) | 2009-10-01 | 2017-08-01 | Mc10, Inc. | Protective cases with integrated electronics |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
| KR20190039355A (en) * | 2015-10-15 | 2019-04-10 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | Array substrate, manufacturing method thereof, and display apparatus |
| CN110718572A (en) * | 2019-10-17 | 2020-01-21 | 京东方科技集团股份有限公司 | An organic electroluminescence display substrate and its preparation method and display device |
| US11404451B2 (en) | 2019-08-27 | 2022-08-02 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
| US11569482B2 (en) | 2019-08-23 | 2023-01-31 | Beijing Boe Technology Development Co., Ltd. | Display panel and manufacturing method thereof, display device |
| US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
| US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| CN116013795A (en) * | 2021-10-22 | 2023-04-25 | 长鑫存储技术有限公司 | Semiconductor test unit manufacturing method and bit line contact structure resistance test method |
| US11930664B2 (en) | 2019-08-23 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof |
| US12029065B2 (en) | 2019-08-23 | 2024-07-02 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof and driving substrate |
| US12120914B2 (en) | 2019-08-23 | 2024-10-15 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US12266303B2 (en) | 2019-08-23 | 2025-04-01 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480030A (en) * | 1987-09-19 | 1989-03-24 | Matsushita Electronics Corp | Semiconductor element transfer device |
| JPH08186065A (en) * | 1994-12-28 | 1996-07-16 | Nissan Motor Co Ltd | Anodic bonding equipment |
| JPH08255803A (en) * | 1995-03-16 | 1996-10-01 | Sony Corp | Semiconductor module and manufacturing method thereof |
| JPH09120943A (en) * | 1995-06-07 | 1997-05-06 | Univ California | How to assemble a fine structure on a substrate |
| JPH10125465A (en) * | 1996-10-23 | 1998-05-15 | Seiko Precision Kk | El panel |
| WO1999041732A2 (en) * | 1998-02-17 | 1999-08-19 | Sarnoff Corporation | Tiled electronic display structure |
| JP2000022088A (en) * | 1998-04-28 | 2000-01-21 | Fujitsu Ltd | Semiconductor device, test apparatus and test method therefor |
| JP2001249626A (en) * | 2000-03-03 | 2001-09-14 | Sharp Corp | Display device and method of manufacturing display device |
| JP2002536695A (en) * | 1999-02-05 | 2002-10-29 | エイリアン・テクノロジイ・コーポレーション | Apparatus and method for forming an assembly |
| JP2003501676A (en) * | 1999-03-16 | 2003-01-14 | エイリアン・テクノロジイ・コーポレーション | Electronic Assembly Web Process Interconnection |
-
2000
- 2000-06-30 JP JP2000199982A patent/JP4360015B2/en not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480030A (en) * | 1987-09-19 | 1989-03-24 | Matsushita Electronics Corp | Semiconductor element transfer device |
| JPH08186065A (en) * | 1994-12-28 | 1996-07-16 | Nissan Motor Co Ltd | Anodic bonding equipment |
| JPH08255803A (en) * | 1995-03-16 | 1996-10-01 | Sony Corp | Semiconductor module and manufacturing method thereof |
| JPH09120943A (en) * | 1995-06-07 | 1997-05-06 | Univ California | How to assemble a fine structure on a substrate |
| JPH10125465A (en) * | 1996-10-23 | 1998-05-15 | Seiko Precision Kk | El panel |
| WO1999041732A2 (en) * | 1998-02-17 | 1999-08-19 | Sarnoff Corporation | Tiled electronic display structure |
| JP2002503832A (en) * | 1998-02-17 | 2002-02-05 | サーノフ コーポレイション | Tiled electronic display structure |
| JP2000022088A (en) * | 1998-04-28 | 2000-01-21 | Fujitsu Ltd | Semiconductor device, test apparatus and test method therefor |
| JP2002536695A (en) * | 1999-02-05 | 2002-10-29 | エイリアン・テクノロジイ・コーポレーション | Apparatus and method for forming an assembly |
| JP2003501676A (en) * | 1999-03-16 | 2003-01-14 | エイリアン・テクノロジイ・コーポレーション | Electronic Assembly Web Process Interconnection |
| JP2001249626A (en) * | 2000-03-03 | 2001-09-14 | Sharp Corp | Display device and method of manufacturing display device |
Cited By (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343945A (en) * | 2001-05-17 | 2002-11-29 | Sony Corp | Device array method, array type electronic application device, and array type image display device |
| US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
| JP2003257648A (en) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | Surface treatment device, organic EL device manufacturing device, organic EL device, electronic equipment |
| JP2003257647A (en) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | Organic EL device manufacturing device, organic EL device, electronic equipment |
| JP2003272837A (en) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | Surface treatment device, manufacturing device and manufacturing method of organic EL device, organic EL device, electronic equipment |
| JP2004046154A (en) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | Active matrix organic electroluminescent device and method of manufacturing the same |
| JP2009116349A (en) * | 2002-09-25 | 2009-05-28 | Seiko Epson Corp | Light emitting apparatus |
| USRE42623E1 (en) | 2002-09-25 | 2011-08-16 | Seiko Epson Corporation | Electro-optical apparatus, matrix substrate, and electronic unit |
| JP2004119725A (en) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | Electro-optical device manufacturing method, electro-optical device, transfer chip, transfer source substrate, electronic equipment |
| JP2004184797A (en) * | 2002-12-05 | 2004-07-02 | Seiko Epson Corp | Electronic device, method of manufacturing the same, and electronic device |
| US6967410B2 (en) | 2002-12-05 | 2005-11-22 | Seiko Epson Corporation | Electronic device, method of manufacturing the same, and electronic instrument |
| JP2004240400A (en) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | Flat panel display using anode electrode layer as power supply layer and method of manufacturing the same |
| US7696518B2 (en) | 2003-02-05 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Flat panel display with anode electrode layer as power supply layer and fabrication method thereof |
| US7301273B2 (en) | 2003-02-20 | 2007-11-27 | Barco Nv | Display element array for emissive, fixed format display |
| JP2004260170A (en) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Crystal silicon die array and method for assembling a crystal silicon thin film on a substrate |
| JP4858682B2 (en) * | 2003-06-04 | 2012-01-18 | 日本ゼオン株式会社 | Substrate manufacturing method |
| JP2005174979A (en) * | 2003-12-08 | 2005-06-30 | Sony Corp | Element arrangement method |
| US9768086B2 (en) | 2004-06-04 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US8664699B2 (en) | 2004-06-04 | 2014-03-04 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| JP2008502151A (en) * | 2004-06-04 | 2008-01-24 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | Method and device for manufacturing and assembling printable semiconductor elements |
| US10355113B2 (en) | 2004-06-04 | 2019-07-16 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US9105555B2 (en) | 2004-06-04 | 2015-08-11 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| US11088268B2 (en) | 2004-06-04 | 2021-08-10 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9324733B2 (en) | 2004-06-04 | 2016-04-26 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US10374072B2 (en) | 2004-06-04 | 2019-08-06 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US8440546B2 (en) | 2004-06-04 | 2013-05-14 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US11456258B2 (en) | 2004-06-04 | 2022-09-27 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| US10204864B2 (en) | 2004-06-04 | 2019-02-12 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| US12074213B2 (en) | 2004-06-04 | 2024-08-27 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US8729524B2 (en) | 2004-06-04 | 2014-05-20 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US8754396B2 (en) | 2004-06-04 | 2014-06-17 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| US9761444B2 (en) | 2004-06-04 | 2017-09-12 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9515025B2 (en) | 2004-06-04 | 2016-12-06 | The Board Of Trustees Of The University Of Illinois | Stretchable form of single crystal silicon for high performance electronics on rubber substrates |
| JP2006049847A (en) * | 2004-06-28 | 2006-02-16 | Semiconductor Energy Lab Co Ltd | Methods for manufacturing wiring substrate, thin film transistor, display device and television device |
| CN100421144C (en) * | 2004-07-27 | 2008-09-24 | 精工爱普生株式会社 | Light emitting device and image forming apparatus |
| US10504882B2 (en) | 2007-01-17 | 2019-12-10 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US9601671B2 (en) | 2007-01-17 | 2017-03-21 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US12136620B2 (en) | 2007-01-17 | 2024-11-05 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US10361180B2 (en) | 2007-01-17 | 2019-07-23 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US9117940B2 (en) | 2007-01-17 | 2015-08-25 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US10424572B2 (en) | 2007-01-17 | 2019-09-24 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US11309305B2 (en) | 2007-01-17 | 2022-04-19 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| US8722458B2 (en) | 2007-01-17 | 2014-05-13 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| JP2011530832A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | OLED device with built-in chip drive mechanism |
| JP2009009148A (en) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| US9629586B2 (en) | 2008-10-07 | 2017-04-25 | Mc10, Inc. | Systems, methods, and devices using stretchable or flexible electronics for medical applications |
| US8536667B2 (en) | 2008-10-07 | 2013-09-17 | Mc10, Inc. | Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy |
| US8886334B2 (en) | 2008-10-07 | 2014-11-11 | Mc10, Inc. | Systems, methods, and devices using stretchable or flexible electronics for medical applications |
| US9012784B2 (en) | 2008-10-07 | 2015-04-21 | Mc10, Inc. | Extremely stretchable electronics |
| US9289132B2 (en) | 2008-10-07 | 2016-03-22 | Mc10, Inc. | Catheter balloon having stretchable integrated circuitry and sensor array |
| US8816997B2 (en) | 2009-03-10 | 2014-08-26 | Japan Display Inc. | Image display device |
| JP2012524298A (en) * | 2009-04-15 | 2012-10-11 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device with polygonal chiplet |
| JP2013502620A (en) * | 2009-08-24 | 2013-01-24 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Control of electronic devices using chiplets |
| US9723122B2 (en) | 2009-10-01 | 2017-08-01 | Mc10, Inc. | Protective cases with integrated electronics |
| JP2012134118A (en) * | 2010-12-20 | 2012-07-12 | Samsung Mobile Display Co Ltd | Organic light-emitting display device |
| KR101391244B1 (en) | 2010-12-20 | 2014-05-02 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
| US9442285B2 (en) | 2011-01-14 | 2016-09-13 | The Board Of Trustees Of The University Of Illinois | Optical component array having adjustable curvature |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
| US9159635B2 (en) | 2011-05-27 | 2015-10-13 | Mc10, Inc. | Flexible electronic structure |
| US9171794B2 (en) | 2012-10-09 | 2015-10-27 | Mc10, Inc. | Embedding thin chips in polymer |
| US11552148B2 (en) | 2015-10-15 | 2023-01-10 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
| US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
| KR101987218B1 (en) | 2015-10-15 | 2019-06-10 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | Array substrate, manufacturing method thereof, and display apparatus |
| KR20190039355A (en) * | 2015-10-15 | 2019-04-10 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | Array substrate, manufacturing method thereof, and display apparatus |
| US12029065B2 (en) | 2019-08-23 | 2024-07-02 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof and driving substrate |
| US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US11930664B2 (en) | 2019-08-23 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof |
| US11569482B2 (en) | 2019-08-23 | 2023-01-31 | Beijing Boe Technology Development Co., Ltd. | Display panel and manufacturing method thereof, display device |
| US12120914B2 (en) | 2019-08-23 | 2024-10-15 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US12266303B2 (en) | 2019-08-23 | 2025-04-01 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US12512052B2 (en) | 2019-08-23 | 2025-12-30 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US12527177B2 (en) | 2019-08-23 | 2026-01-13 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US11749691B2 (en) | 2019-08-27 | 2023-09-05 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
| US11404451B2 (en) | 2019-08-27 | 2022-08-02 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
| CN110718572A (en) * | 2019-10-17 | 2020-01-21 | 京东方科技集团股份有限公司 | An organic electroluminescence display substrate and its preparation method and display device |
| CN116013795A (en) * | 2021-10-22 | 2023-04-25 | 长鑫存储技术有限公司 | Semiconductor test unit manufacturing method and bit line contact structure resistance test method |
| CN116013795B (en) * | 2021-10-22 | 2026-01-23 | 长鑫存储技术有限公司 | Semiconductor test unit manufacturing method and bit line contact structure resistance test method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4360015B2 (en) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4360015B2 (en) | Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device | |
| US6723576B2 (en) | Disposing method for semiconductor elements | |
| JP4434563B2 (en) | Manufacturing method of organic EL display device | |
| US7432885B2 (en) | Active matrix display | |
| CN1278292C (en) | Active matrix display device | |
| CN100380702C (en) | Polymer Organic Light Emitting Diodes | |
| CN100590880C (en) | Transmissive organic electroluminescent display device and manufacturing method thereof | |
| CN1208663C (en) | Display device and electronic instrument | |
| JP2003015548A (en) | Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device, method for manufacturing electro-optical device, electro-optical device, and electronic apparatus | |
| JP3946663B2 (en) | Active organic electroluminescence device and manufacturing method thereof | |
| JP2004335169A (en) | Organic EL device and electronic equipment | |
| TWI261480B (en) | Display device, manufacturing method for display device, and electronic apparatus | |
| US7737629B2 (en) | Light emitting device, method of manufacturing the same, and electronic apparatus | |
| US7868534B2 (en) | Mother glass and method of fabricating organic electro luminescence display device using the same | |
| JP2004063359A (en) | Electroluminescent display device and manufacturing method | |
| US20050225253A1 (en) | Display device and manufacturing method of the same | |
| EP1918996A2 (en) | Picture element driving circuit of display panel and display device using the same | |
| JP2010225780A (en) | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
| US20060017671A1 (en) | Display device and electronic apparatus | |
| JP2006202597A (en) | Method and apparatus for manufacturing light emitting device | |
| KR100632525B1 (en) | Organic thin film transistor manufacturing method and transistor source / drain electrode forming method | |
| KR101535821B1 (en) | Manufacturing method of thin film transistor and manufacturing method of display device including thin film transistor | |
| KR102786756B1 (en) | Light emitting element manufacturing method thereof, display device including the light emitting element and manufacturing method thereof | |
| KR20070072165A (en) | Manufacturing method of organic light emitting display device | |
| JP2005140918A (en) | Display device, driving method thereof, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4360015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |