[go: up one dir, main page]

JP2001308658A - Balanced amplifier circuit - Google Patents

Balanced amplifier circuit

Info

Publication number
JP2001308658A
JP2001308658A JP2000126254A JP2000126254A JP2001308658A JP 2001308658 A JP2001308658 A JP 2001308658A JP 2000126254 A JP2000126254 A JP 2000126254A JP 2000126254 A JP2000126254 A JP 2000126254A JP 2001308658 A JP2001308658 A JP 2001308658A
Authority
JP
Japan
Prior art keywords
transistors
voltage
voltage dividing
balanced
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000126254A
Other languages
Japanese (ja)
Inventor
Takeo Suzuki
武男 鈴木
Shigeru Osada
茂 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2000126254A priority Critical patent/JP2001308658A/en
Publication of JP2001308658A publication Critical patent/JP2001308658A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a balanced amplifier circuit having a low input impedance using a simple constitution. SOLUTION: The balanced amplifier circuit comprises a pair of transistors 1, 2; a pair of load resistors 5, 6, both of which are connected to the collectors of the transistors 1, 2; and a potentiometer 7, which has at least two voltage- dividing elements 7a, 7b, where the tap voltage of the potentiometer 7 is applied to the bases of the transistors 1, 2 as a common bias voltage, a signals is input between the emitters of the transistors 1, 2 for which the signals become as a pair of signals of mutually opposite phase, and the collectors of the transistors 1, 2 are set as the output terminals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、テレビジョンチ
ューナ等の高周波増幅回路として好適な平衡増幅回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a balanced amplifier circuit suitable as a high-frequency amplifier circuit for a television tuner or the like.

【0002】[0002]

【従来の技術】図6に示すように、従来の平衡増幅回路
は二つのトランジスタ21、22を有し、互いのエミッ
タは共に定電流源23に接続され、各コレクタにはそれ
ぞれの負荷抵抗24、25が接続され、負荷抵抗24、
25を介して各コレクタに電源電圧が供給される構成と
なっている。そして、各トランジスタ21、22のベー
スに平衡信号が入力され、増幅された信号は二つのコレ
クタから出力される。
2. Description of the Related Art As shown in FIG. 1, a conventional balanced amplifying circuit has two transistors 21 and 22, both emitters of which are connected to a constant current source 23, and each collector has a load resistance 24. , 25 are connected, and the load resistance 24,
The power supply voltage is supplied to each collector via the reference numeral 25. A balanced signal is input to the bases of the transistors 21 and 22, and the amplified signal is output from two collectors.

【0003】ベースに平衡信号が入力された場合、トラ
ンジスタ21のエミッタ電流の増減方向とトランジスタ
22のエミッタ電流の増減方向とは互いに逆の関係とな
るので、結果的に二つのエミッタの電位は変動しない。
このことにより、コモンエミッタ型(エミッタ接地型)
で平衡入力/平衡出力型の平衡増幅回路が構成される。
When a balanced signal is input to the base, the increasing and decreasing directions of the emitter current of the transistor 21 and the increasing and decreasing directions of the emitter current of the transistor 22 are opposite to each other. As a result, the potentials of the two emitters fluctuate. do not do.
As a result, common emitter type (common emitter type)
Constitutes a balanced input / balanced output type balanced amplifier circuit.

【0004】[0004]

【発明が解決しようとする課題】以上のような平衡増幅
回路はコモンエミッタ型であるために入力インピーダン
スが比較的高く、テレビジョンチューナ等の高周波増幅
回路として使用する場合には、通常の設計インピーダン
ス(50オームあるいは75オーム)に整合せず、例え
ば、インピーダンス変換機能を有する同調回路を介して
アンテナや他の回路に接続していた。
The above-mentioned balanced amplifying circuit is of a common emitter type and therefore has a relatively high input impedance. When used as a high-frequency amplifying circuit for a television tuner or the like, an ordinary design impedance is required. (50 ohms or 75 ohms), and was connected to an antenna or another circuit via a tuning circuit having an impedance conversion function, for example.

【0005】また、平衡増幅回路に並列に負帰還回路を
設けることによって入力インピーダンスを下げることも
可能であるが、この構成を用いると逆方向の伝達特性が
悪化し(出力側から入力側への伝達が少ないのが望まし
い)、直接変換方式のテレビジョンチューナを構成する
ことが出来なかった。
Although it is possible to lower the input impedance by providing a negative feedback circuit in parallel with the balanced amplifier circuit, the use of this configuration deteriorates the transfer characteristics in the reverse direction (from the output side to the input side). It is not possible to construct a direct conversion type television tuner.

【0006】さらに、入力インピーダンスが高いと入力
信号のレベルも高いので、信号源側の信号レベルが同一
であっても、入力インピーダンスの低い増幅回路に比較
して発生する歪みのレベルが大きくなるという欠点があ
る。
Further, since the level of an input signal is high when the input impedance is high, even if the signal level on the signal source side is the same, the level of distortion generated becomes larger than that of an amplifier circuit having a low input impedance. There are drawbacks.

【0007】そこで、本発明は入力インピーダンスの低
い平衡増幅回路を簡単な構成によって実現することを目
的とする。
Accordingly, an object of the present invention is to realize a balanced amplifier circuit having a low input impedance with a simple configuration.

【0008】[0008]

【課題を解決するための手段】本発明は、上記課題を解
決する手段として、二つのトランジスタと、前記二つの
トランジスタのコレクタにそれぞれ接続された負荷抵抗
と、直列接続された少なくとも二つの分圧用素子を有す
ると共に前記二つの分圧用素子の接続点に分圧電圧を出
力する分圧回路とを備え、前記分圧電圧を共通のバイア
ス電圧として前記二つのトランジスタのベースに印加
し、前記二つのトランジスタのエミッタ間に互いに逆位
相となる信号を入力し、前記二つのトランジスタのコレ
クタを出力端とした。
According to the present invention, there is provided, as a means for solving the above problems, two transistors, a load resistor respectively connected to the collectors of the two transistors, and at least two voltage dividers connected in series. A voltage dividing circuit having an element and outputting a divided voltage to a connection point of the two voltage dividing elements, applying the divided voltage as a common bias voltage to the bases of the two transistors, Signals having opposite phases were input between the emitters of the transistors, and the collectors of the two transistors were used as output terminals.

【0009】また、二つのトランジスタと、前記二つの
トランジスタのコレクタにそれぞれ接続された負荷抵抗
と、直列接続された少なくとも二つの分圧用素子を有す
ると共に前記二つの分圧用素子の接続点に分圧電圧を出
力する分圧回路とを備え、前記分圧電圧を共通のバイア
ス電圧として前記二つのトランジスタのベースに印加
し、前記二つのトランジスタのうちの一方のエミッタを
高周波的に接地し、他方のエミッタに信号を入力し、前
記二つのトランジスタのコレクタを出力端とした。
In addition, the semiconductor device has two transistors, a load resistor respectively connected to the collectors of the two transistors, and at least two voltage-dividing elements connected in series. A voltage dividing circuit for outputting a voltage, applying the divided voltage as a common bias voltage to the bases of the two transistors, grounding one emitter of the two transistors at high frequency, and A signal was input to the emitter, and the collectors of the two transistors were used as output terminals.

【0010】また、前記接続点と前記二つのトランジス
タの各ベースとの間にそれぞれ負帰還用の抵抗を接続し
た。
A negative feedback resistor is connected between the connection point and each base of the two transistors.

【0011】また、前記二つの分圧用素子を共に抵抗素
子で構成した。
Further, both of the two voltage dividing elements are constituted by resistance elements.

【0012】また、前記二つの分圧用素子の一方を抵抗
素子で構成し、他方をダイオードで構成し、前記ダイオ
ードに順方向の電流を流した。
Further, one of the two voltage dividing elements is constituted by a resistance element, and the other is constituted by a diode, and a forward current is applied to the diode.

【0013】また、前記ダイオードを複数個用いた。Further, a plurality of the diodes are used.

【0014】[0014]

【発明の実施の形態】図1乃至図3は本発明の平衡増幅
回路の構成を示す回路図である。まず、図1は第一の実
施の形態を示し、二つのトランジスタ1、2の各エミッ
タはそれぞれエミッタ抵抗3、4を介して接地され、各
コレクタはそれぞれ負荷抵抗5、6を介して電源の正極
に接続される。また、各ベースは互いに接続されると共
に、互いに直列に接続された二つの分圧用素子、例え
ば、分圧用抵抗素子7a、7bの接続点に接続される。
二つの分圧用抵抗素子7a、7bは分圧回路7を構成
し、その両端には電源の電圧が印加され、分圧用抵抗素
子7aと7bとの間に分圧電圧が出力される。そして、
各エミッタが入力端となり、各コレクタが出力端とな
る。
1 to 3 are circuit diagrams showing the configuration of a balanced amplifier circuit according to the present invention. First, FIG. 1 shows a first embodiment, in which the emitters of two transistors 1 and 2 are grounded via emitter resistors 3 and 4, respectively, and the collectors are connected to a power supply via load resistors 5 and 6, respectively. Connected to positive electrode. The bases are connected to each other and to a connection point of two voltage-dividing elements connected in series, for example, the voltage-dividing resistance elements 7a and 7b.
The two voltage-dividing resistance elements 7a and 7b form a voltage-dividing circuit 7. A voltage of a power supply is applied to both ends of the voltage-dividing circuit 7, and a divided voltage is output between the voltage-dividing resistance elements 7a and 7b. And
Each emitter is an input terminal, and each collector is an output terminal.

【0015】二つのエミッタに互いに逆位相となる平衡
信号が入力された場合、各ベースに流れるベース電流の
和が常に一定であることから、二つの分圧用抵抗素子7
a、7bの接続点の電位も一定となり、各ベースは高周
波的に仮想的な接地点となる。従って、ベースをパイパ
スコンデンサ等の高周波的な接地手段によってグランド
に接続しなくてもコモンベース型(ベース接地型)で平
衡入力/平衡出力型の平衡増幅回路が構成され、集積回
路化が容易となる。
When balanced signals having phases opposite to each other are input to the two emitters, the sum of the base currents flowing through the respective bases is always constant.
The potential of the connection point between a and 7b is also constant, and each base becomes a virtual ground point in terms of high frequency. Therefore, even if the base is not connected to the ground by a high-frequency grounding means such as a bypass capacitor, a balanced amplifier of a common base type (grounded base type) and a balanced input / balanced output type is formed, which facilitates the integration into an integrated circuit. Become.

【0016】一般に、コモンベース型の増幅回路は入力
インピーダンスが数十オームであるので、そのまま75
オーム系の回路に接続してもインピーダンスの整合がほ
ぼ得られる。
In general, a common-base type amplifier circuit has an input impedance of several tens of ohms.
Even when connected to an ohmic circuit, impedance matching can be almost obtained.

【0017】図2は第二の実施の形態を示す。ここで
は、一方のトランジスタ2のエミッタをバイパスコンデ
ンサ8によって高周波的に接地している。その他の構成
は図1に示した構成と同じであるので説明を省略する。
そして、トランジスタ1のエミッタにのみ信号が入力さ
れる。この場合においても、二つのトランジスタ1、2
の各エミッタには相対的に逆位相の信号が入力されるこ
とになり、二つのトランジスタ1、2の各コレクタから
は平衡の信号が出力される。この場合でも二つのトラン
ジスタのベースは仮想的な接地点となる。従って、不平
衡入力/平衡出力型の平衡増幅回路が構成される。
FIG. 2 shows a second embodiment. Here, the emitter of one transistor 2 is grounded at a high frequency by a bypass capacitor 8. The other configuration is the same as the configuration shown in FIG.
Then, a signal is input only to the emitter of the transistor 1. Also in this case, the two transistors 1, 2
Of the two transistors 1 and 2, balanced signals are output from the respective collectors of the two transistors 1 and 2. Even in this case, the bases of the two transistors are virtual ground points. Therefore, an unbalanced input / balanced output type balanced amplifier circuit is configured.

【0018】そして、一般には75オーム系のアンテナ
は不平衡型となっているので、入力が不平衡型でる平衡
増幅回路を高周波増幅回路として使用するのに好適とな
る。
Since a 75-ohm antenna is generally of an unbalanced type, it is suitable for using a balanced amplifier circuit having an unbalanced input as a high-frequency amplifier circuit.

【0019】図3は図2の変形例であり、図2における
分圧用抵抗素子7a、7bの接続点と各ベースとの間に
それぞれ負帰還用の抵抗9、10を接続した構成を示
す。その他の構成は図2の構成と同じである。この構成
では負帰還用の抵抗9及び10によって負帰還がかか
り、利得は多少低下するが、歪み特性が向上する。な
お、図1の構成に対しても同様に負帰還用の抵抗を設け
ることが出来る。
FIG. 3 is a modification of FIG. 2, and shows a configuration in which resistors 9 and 10 for negative feedback are respectively connected between the connection points of the voltage dividing resistance elements 7a and 7b and each base in FIG. Other configurations are the same as those in FIG. In this configuration, negative feedback is applied by the negative feedback resistors 9 and 10, and the gain is slightly reduced, but the distortion characteristics are improved. It should be noted that a resistor for negative feedback can be similarly provided in the configuration of FIG.

【0020】図4、図5は分圧回路7の他の構成を示
し、一方の分圧用素子を抵抗素子7a又は7bで構成
し、他方の分圧用素子を複数個のダイオード7cによっ
て構成している。そして、ダイオード7cは電源の正極
側(図4参照)又はグランド側(図5参照)に設けら
れ、順方向の電流が流れる。この場合、ダイオード7c
の両端の電圧は電源電圧の変動の影響を受けずにほぼ一
定となるので、二つのトランジスタ1及び2のベースバ
イアス電圧が安定する。集積回路化も容易である。ま
た、ダイオード7cを複数個用いることによってベース
のバイアス電圧の値を適宜に設定できる。
FIGS. 4 and 5 show another configuration of the voltage dividing circuit 7, in which one voltage dividing element is constituted by a resistor element 7a or 7b and the other voltage dividing element is constituted by a plurality of diodes 7c. I have. The diode 7c is provided on the positive side (see FIG. 4) or the ground side (see FIG. 5) of the power supply, and a forward current flows. In this case, the diode 7c
Are almost constant without being affected by the fluctuation of the power supply voltage, so that the base bias voltages of the two transistors 1 and 2 are stabilized. Integration into an integrated circuit is also easy. Also, by using a plurality of diodes 7c, the value of the base bias voltage can be set appropriately.

【0021】[0021]

【発明の効果】以上のように、本発明の平衡増幅回路
は、二つのトランジスタと、二つのトランジスタのコレ
クタにそれぞれ接続された負荷抵抗と、直列接続された
少なくとも二つの分圧用素子を有すると共に二つの分圧
用素子の接続点に分圧電圧を出力する分圧回路とを備
え、分圧電圧を共通のバイアス電圧として二つのトラン
ジスタのベースに印加し、二つのトランジスタのエミッ
タ間に互いに逆位相となる信号を入力し、二つのトラン
ジスタのコレクタを出力端としたので、二つのトランジ
スタのベースが仮想的に接地され、入力インピーダンス
の低い平衡入力/平衡出力型の平衡増幅回路を簡単に構
成できる。また、集積回路化が容易となる。
As described above, the balanced amplifying circuit according to the present invention has two transistors, load resistors respectively connected to the collectors of the two transistors, and at least two voltage dividing elements connected in series. A voltage dividing circuit for outputting a divided voltage at a connection point of the two voltage dividing elements, applying the divided voltage as a common bias voltage to the bases of the two transistors, and applying an anti-phase between the emitters of the two transistors to each other , And the collectors of the two transistors are used as output terminals, so that the bases of the two transistors are virtually grounded, and a balanced input / balanced output type balanced amplifier circuit with low input impedance can be easily configured. . Further, integration into an integrated circuit is facilitated.

【0022】また、二つのトランジスタと、二つのトラ
ンジスタのコレクタにそれぞれ接続された負荷抵抗と、
直列接続された少なくとも二つの分圧用素子を有すると
共に二つの分圧用素子の接続点に分圧電圧を出力する分
圧回路とを備え、分圧電圧を共通のバイアス電圧として
二つのトランジスタのベースに印加し、二つのトランジ
スタのうちの一方のエミッタを高周波的に接地し、他方
のエミッタに信号を入力し、二つのトランジスタのコレ
クタを出力端としたので、二つのトランジスタのベース
が仮想的に接地され、入力インピーダンスの低い不平衡
入力/平衡出力型の平衡増幅回路を簡単に構成できる。
また、集積回路化も容易となる。
Further, two transistors, load resistors respectively connected to the collectors of the two transistors,
A voltage dividing circuit having at least two voltage dividing elements connected in series and outputting a divided voltage at a connection point of the two voltage dividing elements, and using the divided voltage as a common bias voltage at a base of the two transistors. Since one emitter of the two transistors is grounded at a high frequency, a signal is input to the other emitter, and the collectors of the two transistors are output terminals, the bases of the two transistors are virtually grounded. Thus, an unbalanced input / balanced output type balanced amplifier circuit having a low input impedance can be easily configured.
Further, integration into an integrated circuit is also facilitated.

【0023】また、二つの分圧用素子の接続点と二つの
トランジスタの各ベースとの間にそれぞれ負帰還用の抵
抗を接続したので、歪みの少ない平衡増幅回路を構成で
きる。
Also, since a negative feedback resistor is connected between the connection point of the two voltage dividing elements and each base of the two transistors, a balanced amplifier circuit with less distortion can be constructed.

【0024】また、二つの分圧用素子を共に抵抗素子で
構成したので、分圧回路を簡単に構成できる。
Further, since both of the two voltage dividing elements are constituted by resistance elements, the voltage dividing circuit can be easily constituted.

【0025】また、二つの分圧用素子の一方を抵抗素子
で構成し、をダイオードで構成し、ダイオードに順方向
の電流を流したので、分圧電圧が安定する。
Since one of the two voltage-dividing elements is constituted by a resistance element and the other is constituted by a diode, and a forward current is passed through the diode, the divided voltage is stabilized.

【0026】また、ダイオードを複数個用いたので、二
つのトランジスタのベースのバイアス電圧を適宜に設定
できる。
Also, since a plurality of diodes are used, the base bias voltage of the two transistors can be set appropriately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の平衡増幅回路における第一の実施の形
態の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a first embodiment in a balanced amplifier circuit of the present invention.

【図2】本発明の平衡増幅回路における第二の実施の形
態の構成を示す回路図である。
FIG. 2 is a circuit diagram illustrating a configuration of a balanced amplifier circuit according to a second embodiment of the present invention.

【図3】本発明の平衡増幅回路の他の構成を示す回路図
である
FIG. 3 is a circuit diagram showing another configuration of the balanced amplifier circuit of the present invention.

【図4】本発明の平衡増幅回路に使用する分圧回路の他
の構成を示す回路図である。
FIG. 4 is a circuit diagram showing another configuration of the voltage dividing circuit used in the balanced amplifier circuit of the present invention.

【図5】本発明の平衡増幅回路に使用する分圧回路のさ
らに他の構成を示す回路図である。
FIG. 5 is a circuit diagram showing still another configuration of the voltage dividing circuit used in the balanced amplifier circuit of the present invention.

【図6】従来の平衡増幅回路の構成を示す回路図であるFIG. 6 is a circuit diagram showing a configuration of a conventional balanced amplifier circuit.

【符号の説明】[Explanation of symbols]

1、2 トランジスタ 3、4 エミッタ抵抗 5、6 負荷抵抗 7 分圧回路 7a、7b 分圧用抵抗素子(分圧用素子) 7c 分圧用ダイオード(分圧用素子) 8 バイパスコンデンサ 9、10 負帰還用抵抗 1, 2 Transistor 3, 4 Emitter resistance 5, 6 Load resistance 7 Divider circuit 7a, 7b Divider resistive element (divider element) 7c Divider diode (divider element) 8 Bypass capacitor 9, 10 Negative feedback resistor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J066 AA01 AA12 AA22 CA21 CA71 CA91 FA00 HA02 HA19 HA25 HA29 KA00 KA05 KA12 MA13 MA21 ND01 ND11 ND22 ND23 PD02 SA08 5J090 AA01 AA12 AA22 CA21 CA71 CA91 DN02 FA00 HA02 HA19 HA25 HA29 KA00 KA05 KA12 MA13 MA21 MN01 NN06 SA08 5J092 AA01 AA12 AA22 CA21 CA71 CA91 FA00 HA02 HA19 HA25 HA29 KA00 KA05 KA12 MA13 MA21 SA08  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) KA12 MA13 MA21 MN01 NN06 SA08 5J092 AA01 AA12 AA22 CA21 CA71 CA91 FA00 HA02 HA19 HA25 HA29 KA00 KA05 KA12 MA13 MA21 SA08

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 二つのトランジスタと、前記二つのトラ
ンジスタのコレクタにそれぞれ接続された負荷抵抗と、
直列接続された少なくとも二つの分圧用素子を有すると
共に前記二つの分圧用素子の接続点に分圧電圧を出力す
る分圧回路とを備え、前記分圧電圧を共通のバイアス電
圧として前記二つのトランジスタのベースに印加し、前
記二つのトランジスタのエミッタ間に互いに逆位相とな
る信号を入力し、前記二つのトランジスタのコレクタを
出力端としたことを特徴とする平衡増幅回路。
1. Two transistors, load resistors respectively connected to the collectors of the two transistors,
A voltage dividing circuit having at least two voltage dividing elements connected in series and outputting a divided voltage to a connection point of the two voltage dividing elements, wherein the divided transistors are used as a common bias voltage for the two transistors. Wherein a signal having an opposite phase is input between the emitters of the two transistors, and the collectors of the two transistors are used as output terminals.
【請求項2】 二つのトランジスタと、前記二つのトラ
ンジスタのコレクタにそれぞれ接続された負荷抵抗と、
直列接続された少なくとも二つの分圧用素子を有すると
共に前記二つの分圧用素子の接続点に分圧電圧を出力す
る分圧回路とを備え、前記分圧電圧を共通のバイアス電
圧として前記二つのトランジスタのベースに印加し、前
記二つのトランジスタのうちの一方のエミッタを高周波
的に接地し、他方のエミッタに信号を入力し、前記二つ
のトランジスタのコレクタを出力端としたことを特徴と
する平衡増幅回路。
2. Two transistors, load resistors respectively connected to the collectors of the two transistors,
A voltage dividing circuit having at least two voltage dividing elements connected in series and outputting a divided voltage to a connection point of the two voltage dividing elements, wherein the divided transistors are used as a common bias voltage for the two transistors. Wherein one emitter of the two transistors is grounded at a high frequency, a signal is input to the other emitter, and the collectors of the two transistors are output terminals. circuit.
【請求項3】 前記接続点と前記二つのトランジスタの
各ベースとの間にそれぞれ負帰還用の抵抗を接続したこ
とを特徴とする請求項1又は2に記載の平衡増幅回路。
3. The balanced amplifier circuit according to claim 1, wherein a negative feedback resistor is connected between the connection point and each base of the two transistors.
【請求項4】 前記二つの分圧用素子を共に抵抗素子で
構成したことを特徴とする請求項1又は2又は3に記載
の平衡増幅回路。
4. The balanced amplifying circuit according to claim 1, wherein both of said two voltage dividing elements are constituted by resistance elements.
【請求項5】 前記二つの分圧用素子の一方を抵抗素子
で構成し、他方をダイオードで構成し、前記ダイオード
に順方向の電流を流したことを特徴とする請求項1又は
2又は3に記載の平衡増幅回路。
5. The device according to claim 1, wherein one of the two voltage dividing elements is constituted by a resistance element, and the other is constituted by a diode, and a forward current is caused to flow through the diode. A balanced amplifier circuit as described.
【請求項6】 前記ダイオードを複数個用いたことを特
徴とする請求項5に記載の平衡増幅回路。
6. The balanced amplifying circuit according to claim 5, wherein a plurality of said diodes are used.
JP2000126254A 2000-04-20 2000-04-20 Balanced amplifier circuit Pending JP2001308658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000126254A JP2001308658A (en) 2000-04-20 2000-04-20 Balanced amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000126254A JP2001308658A (en) 2000-04-20 2000-04-20 Balanced amplifier circuit

Publications (1)

Publication Number Publication Date
JP2001308658A true JP2001308658A (en) 2001-11-02

Family

ID=18636067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000126254A Pending JP2001308658A (en) 2000-04-20 2000-04-20 Balanced amplifier circuit

Country Status (1)

Country Link
JP (1) JP2001308658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260287A (en) * 2004-03-09 2005-09-22 Fujitsu Ltd amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260287A (en) * 2004-03-09 2005-09-22 Fujitsu Ltd amplifier

Similar Documents

Publication Publication Date Title
US20040085130A1 (en) Simple self-biased cascode amplifier circuit
US6304142B1 (en) Variable transconductance amplifier
US3999139A (en) Monolithic alternately stacked IF amplifier
KR20010106456A (en) Semiconductor circuit
JPH0572628B2 (en)
US4172238A (en) Differential amplifiers
US5041797A (en) Micro-power gain lattice
GB2297447A (en) Amplifier
US4357578A (en) Complementary differential amplifier
FI65515B (en) PUSH-PULL FOERSTAERKARE
US5382919A (en) Wideband constant impedance amplifiers
US4122402A (en) Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form
US4365206A (en) Differential amplifier
JP2001308658A (en) Balanced amplifier circuit
US6407632B1 (en) Radio frequency amplifier
US7015756B1 (en) Push-pull buffer/amplifier
JP3080488B2 (en) Differential amplifier
US6535062B1 (en) Low noise, low distortion, complementary IF amplifier
JP2005064766A (en) Variable gain amplifier
EP1676362B1 (en) Electronic circuit for amplification of a bipolar signal
US6774699B1 (en) BJT mixer for low supply voltage
JPH1041750A (en) Gain controlled frequency converter circuit
US7230476B1 (en) Bipolar high impedance element
US6346855B1 (en) Amplifier arrangement
JP2665072B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823