JP2001274640A - 増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値と容量値が小さく、面積の小さいオフ
セット低減の増幅回路の提供。 【解決手段】 ゲート電極を正負の入力端子とするトラ
ンジスタＭ２，Ｍ１，抵抗要素ＲＮ１，ＲＰ１，定電流
源Ｉ１で差動増幅回路を構成する。該差動増幅回路の出
力を，正負の入出力を持つ増幅回路で増幅し正負の出力
端子に出力する。正負の出力端子から，抵抗ＲＰ３と，
トランジスタＭ３，Ｍ４，定電流源Ｉ２の増幅回路でゲ
イン倍した等価容量値を持つ容量ＣＰとで交流分を除去
し，抵抗ＲＮ３と，トランジスタＭ８，Ｍ７，定電流源
Ｉ４の増幅回路でゲイン倍した等価容量値を持つ容量Ｃ
Ｎとで交流分を除去する。交流分を除去した後は，トラ
ンジスタＭ５，Ｍ６，定電流源Ｉ３の差動回路で，前記
増幅器の入力に負帰還する。前記増幅器のオフセット
を，該負帰還により低減する。等価容量値は，ミラー効
果によりゲイン倍されているので，同じ時定数を実現す
るには，少ない抵抗値，容量値で済む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は増幅回路に関し、
特に小型で時定数の大きな増幅回路に関する。

【０００２】

【従来の技術】先ず最初に本発明の背景を明らかにする
ために，従来用いられる増幅回路の例を図５に示す。こ
の回路は，例えば，Ｔ.Ｈ.Ｈｕ ａｎｄ Ｐ．Ｒ．Ｇｒ
ａｙ，”Ａ Ｍｏｎｏｌｉｔｈｉｃ ４８０Ｍｂ／ｓ
Ｐａｒａｌｌｅｌ ＡＧＣ／Ｄｅｃｉｓｉｏｎ／Ｃｌｏ
ｃｋ−Ｒｅｃｏｖｅｒｙ Ｃｉｒｃｕｉｔ ｉｎ １．
２ｕｍ ＣＭＯＳ”，ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔ
ａｔｅ Ｃｉｒｃｕｉｔ，ｖｏｌ． ＳＣ−２８，ｐ
ｐ．１３１４−１３２０，Ｄｅｃ．１９９３ 等に見る
ことが出来る。

【０００３】図５の回路は，トランジスタＭ１は，ゲー
ト電極を負入力端子に接続しドレイン電極を負荷抵抗要
素ＲＮ１の一端と増幅器の正入力とトランジスタＭ６の
ドレイン電極に共通に接続しソース電極をトランジスタ
Ｍ２のソース電極と電流源Ｉ１の一端に共通に接続す
る。トランジスタＭ２は，ゲート電極を正入力端子に接
続しドレイン電極を負荷抵抗要素ＲＰ１の一端と前記増
幅器の負入力とトランジスタＭ５のドレイン電極に共通
に接続する。定電流源Ｉ１の他端は基準電位に接続す
る。負荷抵抗ＲＮ１の他端は，電源に接続する。負荷抵
抗ＲＰ１の他端は電源に接続する。増幅器は，正負入力
の電位差を増幅して正負出力端子に出力する。抵抗ＲＰ
３は，一端を前記増幅器の負出力に接続し他端をトラン
ジスタＭ５のゲート電極と容量ＣＡの一端に共通に接続
する。トランジスタＭ５のソース電極は，トランジスタ
Ｍ６のソース電極と定電流源Ｉ３の一端に共通に接続す
る。定電流源Ｉ３の他端は基準電位に接続する。抵抗Ｒ
Ｎ３は，一端を前記増幅器の正出力に接続し他端をトラ
ンジスタＭ６のゲート電極と容量ＣＡの一端に共通に接
続する。

【０００４】トランジスタＭ１，Ｍ２，抵抗ＲＮ１，Ｒ
Ｐ１，定電流源Ｉ１からなる回路は，所謂差動増幅器
で，正負入力の電圧差が増幅されて抵抗ＲＮ１，ＲＰ１
の電位差となる。増幅率は，トランジスタＭ１，Ｍ２の
ｇｍと抵抗ＲＮ１，ＲＰ１の抵抗値の積で表すこことが
できる。抵抗ＲＮ１，ＲＰ１の電位差を次段の増幅器で
増幅して正負の出力を得る。

【０００５】一般に増幅器は，入力が０でも出力は正確
には０にはならず，直流のオフセット電圧が出力され
る。抵抗ＲＰ３，ＲＮ３，容量ＣＡ，トランジスタＭ
５，Ｍ６，定電流源Ｉ３から成る回路は，所謂オフセッ
トキャンセル回路と呼ばれ，前記抵抗ＲＮ１とＲＰ１
と，トランジスタＭ５，Ｍ６と定電流源Ｉ３で，差動増
幅回路を構成し，正負出力の電位差から，抵抗ＲＰ３，
ＲＮ３と容量ＣＡで交流成分を除去し，トランジスタＭ
５，Ｍ６を通して，直流成分のみを前記増幅器の入力に
負帰還する。正負出力に直流出力が発生しても，直流成
分を減らす方向に負帰還がかかる。従って，入力が０の
ときの直流出力即ちオフセットが低減できる。

【０００６】

【発明が解決しようとする課題】オフセットは，直流成
分であり，増幅しようとする信号成分は交流である。オ
フセットキャンセル回路では，信号成分になるべく影響
を与えないように，なるべく直流だけキャンセルするこ
とが要求される。正負の出力から直流成分のみを取り出
そうとすると，抵抗ＲＰ３，ＲＮ３と容量ＣＡの素子値
を大きくし，抵抗値と容量値の積で決まる時定数を大き
くする必要がある。抵抗値や容量値を大きくすると，特
に集積回路では，占有するチップの面積が増大するとい
う問題があった。

【０００７】

【課題を解決する為の手段】従来の技術の課題を解決す
るために，本発明では，図１に示す手段を講じた。トラ
ンジスタＭ４のゲート電極を入力とし，トランジスタＭ
４を駆動段とし，トランジスタＭ３を負荷段とし，トラ
ンジスタＭ４のドレイン電極を出力とする増幅回路の入
出力に容量ＣＰを接続した。トランジスタＭ３，Ｍ４の
ドレイン電流の合計が，定電流源Ｉ２を流れる。トラン
ジスタＭ４のゲート電極が変化すると，トランジスタＭ
４のドレイン電流が変化する，トランジスタＭ３，Ｍ４
を流れる電流の合計は，定電流源Ｉ２の電流なので，変
化しないため，トランジスタＭ４のドレイン電流が減る
とすると，該電流の減少分トランジスタＭ３のドレイン
電流は増加する。トランジスタＭ３のドレイン電流が変
動すると，トランジスタＭ３のゲート，ソース間電圧が
変動する。即ち，トランジスタＭ４，Ｍ３と定電流源Ｉ
２で，トランジスタＭ４のゲート電極を入力，トランジ
スタＭ４のドレイン電極を出力とした増幅回路を構成し
ている。容量ＣＰは，トランジスタＭ４のゲート電極と
ドレイン電極の間に接続しているので，増幅回路の入力
と出力の間に容量ＣＰが接続している。増幅回路の入力
と出力の間に接続された容量は，所謂ミラー容量と呼ば
れる効果がある。ミラー容量は，入力から見た等価容量
値が，元の容量値のゲイン倍される。従って，抵抗ＲＰ
３の一端から見た時定数は，容量ＣＰの容量値×抵抗Ｒ
Ｐ３の抵抗値×（トランジスタＭ４，Ｍ３の増幅回路の
ゲイン）となり，増幅回路が無い場合に比べて等価的に
ゲイン倍の時定数を得ることが出来る。従って同じ時定
数を得るためには，小さい容量値又は小さい抵抗値とす
ることができる。

【０００８】図１は，差動増幅回路なので，抵抗ＲＮ
３，トランジスタＭ７，Ｍ８，定電流源Ｉ４の機能は，
各々対称になっている抵抗ＲＰ３，トランジスタＭ４，
Ｍ３，定電流源Ｉ２と同じ機能をする。

【０００９】

【発明の実施の形態】図１に，本発明の回路構成を示
す。

【００１０】ゲート電極を正負の入力端子とするトラン
ジスタＭ２，Ｍ１，抵抗要素ＲＮ１，ＲＰ１，定電流源
Ｉ１で差動増幅回路を構成する。該差動増幅回路の出力
を，正負の入出力を持つ増幅回路で増幅し正負の出力端
子に出力する。正負の出力端子から，抵抗ＲＰ３と，ト
ランジスタＭ３，Ｍ４，定電流源Ｉ２の増幅回路でゲイ
ン倍した等価容量値を持つ容量ＣＰとで交流分を除去
し，抵抗ＲＮ３と，トランジスタＭ８，Ｍ７，定電流源
Ｉ４の増幅回路でゲイン倍した等価容量値を持つ容量Ｃ
Ｎとで交流分を除去する。交流分を除去した直流分を，
トランジスタＭ５，Ｍ６，定電流源Ｉ３の差動回路で，
前記増幅器の入力に負帰還し，オフセットを低減する。

【００１１】

【実施例】図１に，本発明の回路構成を示す。トランジ
スタＭ１は，ゲート電極を負入力端子に接続しドレイン
電極を負荷抵抗要素ＲＮ１の一端と増幅器の正入力とト
ランジスタＭ６のドレイン電極に共通に接続し，ソース
電極をトランジスタＭ２のソース電極と電流源Ｉ１の一
端に共通に接続する。トランジスタＭ２は，ゲート電極
を正入力端子に接続しドレイン電極を負荷抵抗要素ＲＰ
１の一端と前記増幅器の負入力とトランジスタＭ５のド
レイン電極に共通に接続する。定電流源Ｉ１は，他端を
基準電位に接続する。負荷抵抗要素ＲＮ１は，他端を電
源に接続する。負荷抵抗要素ＲＰ１は，他端を電源に接
続する。

【００１２】前記増幅器は，正負入力の電位差を増幅し
て正負出力端子に出力する。抵抗ＲＰ３は，一端を前記
増幅器の負出力に接続し他端をトランジスタＭ５のゲー
ト電極とトランジスタＭ４のゲート電極と容量ＣＰの一
端に共通に接続する。トランジスタＭ４は，ドレイン電
極を容量ＣＰの他端とトランジスタＭ３のドレイン電極
とゲート電極と定電流源Ｉ２の他端に共通に接続しソー
ス電極を電源に接続する。トランジスタＭ３は，ソース
電極を電源に接続する。定電流源Ｉ２は，他端を基準電
位に接続する。トランジスタＭ５は，ソース電極をトラ
ンジスタＭ６のソース電極と定電流源Ｉ３の一端に共通
に接続する。定電流源Ｉ３は，他端を基準電位に接す
る。

【００１３】抵抗ＲＮ３は，一端を前記増幅器の正出力
に接続し他端をトランジスタＭ６のゲート電極とトラン
ジスタＭ７のゲート電極と容量ＣＮの一端に共通に接続
する。トランジスタＭ７は，ドレイン電極を容量ＣＮの
他端とトランジスタＭ８のドレイン電極とゲート電極と
定電流源Ｉ４の他端に共通に接続しソース電極を電源に
接続する。トランジスタＭ８は，ソース電極を電源に接
続する。定電流源Ｉ４は，他端を基準電位に接続する。

【００１４】トランジスタＭ１，Ｍ２，抵抗ＲＮ１，Ｒ
Ｐ１，定電流源Ｉ１で構成した回路は，所謂差動増幅回
路で，正負の入力電位差を，抵抗ＲＮ１，ＲＰ１の両端
の電圧の電位差としてに出力する。増幅率ｋは，トラン
ジスタＭ１，Ｍ２のｇｍ×抵抗値ＲＰ１，ＲＮ１とな
る。同様の構成をトランジスタＭ５，Ｍ６，抵抗ＲＮ
１，ＲＰ１，定電流源Ｉ３でも用いている。トランジス
タＭ５，Ｍ６のゲート電極の電圧の電位差は，抵抗ＲＮ
１，ＲＰ１の両端の電圧の電位差として出力する。増幅
率ｈは，トランジスタＭ５，Ｍ６のｇｍ×抵抗値ＲＰ
１，ＲＮ１となる。抵抗ＲＮ１，ＲＰ１は，共用してい
るので，抵抗ＲＮ１，ＲＰ１の両端の電圧の電位差は，
正負の入力電圧を増幅したものとトランジスタＭ５，６
のゲート電極の電位差を増幅したものを加算したものに
なる。

【００１５】図１の増幅器は，各々抵抗ＲＮ１，ＲＰ１
の一端に接続した正負の入力を，増幅率Ｇで増幅して正
負の出力としている。正負出力の電位差が大きくなると
（正出力電圧が大きくなり，負出力が小さくなる）と，
トランジスタＭ６のゲート電極の電圧が上がり抵抗ＲＮ
１に流れる電流が増す，トランジスタＭ５のゲート電極
の電圧が下がり抵抗ＲＰ１に流れる電流が減る。増幅器
の正入力に接続してる抵抗ＲＮ１の一端の電圧は下がろ
うとし，増幅器の負入力に接続している抵抗ＲＰ１の一
端の電圧は上がろうとする。即ち，増幅器の出力の電位
差が大きくなると，出力の電位差を小さくするように負
帰還が掛かる。

【００１６】抵抗ＲＰ３，容量ＣＰ，トランジスタＭ
３，Ｍ４，定電流源Ｉ２からなる回路は，出力から信号
成分以外の直流成分を取り出すフィルタの機能を有して
いる。容量ＣＰは，トランジスタＭ４のゲート電極を入
力とし，トランジスタＭ４を駆動段とし，トランジスタ
Ｍ３を負荷段とし，トランジスタＭ４のドレイン電極を
出力とする増幅回路の入出力に接続した。トランジスタ
Ｍ３，Ｍ４のドレイン電流の合計が，定電流源Ｉ２を流
れる。トランジスタＭ４のゲート電極が変化すると，ト
ランジスタＭ４のドレイン電流が変化する，トランジス
タＭ３，Ｍ４を流れる電流の合計は，定電流源Ｉ２の電
流なので，変化しない。トランジスタＭ４のドレイン電
流が減るとすると，該電流の減少分トランジスタＭ３の
ドレイン電流は増加する。トランジスタＭ３のドレイン
電流が変動すると，トランジスタＭ３のゲート，ソース
間電圧が変動する。即ち，トランジスタＭ４，Ｍ３と定
電流源Ｉ２で，トランジスタＭ４のゲート電極を入力，
トランジスタＭ４のドレイン電極を出力とした増幅回路
を構成している。増幅率は，トランジスタＭ４のｇｍ／
トランジスタＭ３のｇｍとなる。

【００１７】容量ＣＰは，トランジスタＭ４のゲート電
極とドレイン電極の間に接続しているので，言い換える
と，増幅回路の入力と出力の間に容量ＣＰが接続してい
る。増幅回路の入力と出力の間に接続された容量は，所
謂ミラー容量と呼ばれる効果がある。ミラー容量は，入
力から見た等価容量値が，元の容量値のゲイン倍され
る。従って，抵抗ＲＰ３の一端から見た時定数は，容量
ＣＰの容量値×抵抗ＲＰ３の抵抗値×（トランジスタＭ
４，Ｍ３の増幅回路のゲイン）となり，増幅回路が無い
場合に比べて等価的にゲイン倍の時定数を得ることが出
来る。従って同じ時定数を得るためには，小さい容量値
又は小さい抵抗値とすることができる。

【００１８】抵抗ＲＮ３，容量ＣＮ，トランジスタＭ
８，Ｍ７，定電流源Ｉ４は，抵抗ＲＰ３，容量ＣＰ，ト
ランジスタＭ３，Ｍ４，定電流源Ｉ２と対称で同一機能
を果たす。以下，説明は，片方のみ行う。

【００１９】抵抗ＲＰ３，容量ＣＰ，トランジスタＭ
３，Ｍ４，定電流源Ｉ２からなる回路の時定数（１／
ω）は， （１／ω）＝ＲＰ３＊ＣＰ＊（トランジスタＭ４のｇｍ
／トランジスタＭ３のｇｍ） トランジスタＭ１，Ｍ２，抵抗ＲＮ１，ＲＰ１，定電流
源Ｉ１で構成した回路の増幅率ｋ，トランジスタＭ５，
Ｍ６，抵抗ＲＮ１，ＲＰ１，定電流源Ｉ３で構成した回
路の増幅率ｈ，増幅器の増幅率Ｇとすると，図１の回路
を等価回路で表現すると図２にしめすようになる。図２
で，ｏｆｆは，増幅器のオフセットを表している。

【００２０】図１の等価回路の特性を図３に示す。図３
の左は，入力ｉｎと出力ｏｕｔの関係を示している。入
力周波数の小さいところではゲインが小さい。図３右
は，オフセットｏｆｆと出力の関係をしめしている。周
波数が高いとオフセットｏｆｆはそのまま出力される
が，周波数が低いとオフセットｏｆｆは，１／（１＋Ｇ
ｈ）に低減している。入力ｉｎには，信号成分が入力さ
れる。なるべく低い信号成分まで増幅するためには，時
定数（１／ω）を大きくする必要がある。時定数を大き
くするためには抵抗と容量を大きくすればよいが，集積
回路内では，抵抗と容量を大きくすると占有面積が増大
して好ましくない。本発明では，時定数を大きくするの
に，ミラー容量を作成する回路のゲイン（トランジスタ
Ｍ４のｇｍ／トランジスタＭ３のｇｍ）を大きくすれば
よい。

【００２１】図４は，図１の回路で，トランジスタＭ
１，Ｍ２，抵抗ＲＮ１，ＲＰ１，定電流源Ｉ１で構成し
た初段の差動増幅回路を，トランジスタＭ１，Ｍ２，Ｍ
１Ａ，Ｍ２Ａ，Ｍ１Ｂ，Ｍ２Ｂ，抵抗要素ＲＮ１，ＲＰ
１，定電流源Ｉ１で構成したものである。抵抗要素ＲＰ
１，ＲＮ１は，ゲート電極とドレイン電極を共通に接続
した所謂ダイオード接続のトランジスタで構成してい
る。Ｍ２ＡとＭ２Ｂ，Ｍ１ＡとＭ１Ｂは，ゲート電極が
共通に接続した所謂カレントミラー回路を構成してい
る。ゲート電極が共通に接続されているので，トランジ
スタＭ２ＡとトランジスタＭ２Ｂ，トランジスタＭ１Ａ
とトランジスタＭ１Ｂを流れる電流は，トランジスタの
サイズ比に従う。図４の回路の特性は，同様に図２，図
３で表現できる。

【００２２】図４の回路では，入力トランジスタの極性
を図１逆の極性にしている。トランジスタＭ５，Ｍ６，
定電流源Ｉ３の差動回路を使用し，抵抗要素ＲＰ１，Ｒ
Ｎ１をダイオード接続したトランジスタで構成すると，
トランジスタＭ５，Ｍ６とトランジスタＲＮ１，ＲＰ１
の極性は，逆にする必要がある。図１での構成では，ト
ランジスタＲＮ１，ＲＰ１の極性の逆にトランジスタＭ
１，Ｍ２の極性をもするしかなく選択の余地がない。図
４の回路構成では，トランジスタＲＰ１，ＲＮ１の極性
と入力トランジスタのを同じにできる。

【００２３】図６の回路は，図１，図４，図５の回路内
の増幅器の一例である。増幅器の構成方法は無数にあ
り，図１，図４の回路において，使用できる増幅器の回
路構成を特に制限はしなくても，本発明の効果を制限す
るものではない。

【００２４】図６の回路は，２段縦列接続の差動増幅回
路で，増幅器を構成している。初段の差動増幅回路は，
トランジスタＭ１０，Ｍ１１，抵抗ＲＰ４，ＲＮ４，定
電流源Ｉ５で構成した一般的なものである。２段目の差
動増幅回路も，トランジスタＭ１２，Ｍ１３Ｍ１４，Ｍ
１５と定電流源Ｉ６で構成した一般的なものである。２
段目の差動増幅回路の負荷をトランジスタＭ１４，Ｍ１
５で構成したことが，この増幅器の特徴である。図１，
図４の回路の増幅器として図６の回路を使用すると，図
１，図４の回路のミラー容量用トランジスタＭ４，Ｍ７
の極性と，図６のＭ１５，Ｍ１６の極性を等しく出来
る。極性が等しいので，すべて電源基準でゲート電圧を
印加し，トランジスタＭ４，Ｍ７，Ｍ１５，Ｍ１６のゲ
ートソース間電圧を等しくできる。従って，電源電圧が
変化しても，トランジスタＭ４，Ｍ７のゲートソース間
電圧は変化しない特徴がある。ゲートソース間電圧が一
定であると，トランジスタＭ４，Ｍ７を流れる電流も変
化しない。従って，定電流源Ｉ２，Ｉ４の電流値を電源
電圧で変える必要はないと言う効果がある。もちろん，
２段縦列接続の差動増幅回路ではなく，トランジスタＭ
１２，Ｍ１３，Ｍ１４，Ｍ１５，定電流源Ｉ６の一段の
差動増幅回路で増幅器を構成しても，電源電圧で定電流
源Ｉ２の電流値を変える必要が無いと言う効果は同様で
ある。

【００２５】なお，図１，図４ですべてのトランジスタ
の極性を入れ替え，電源電圧の極性をいれかえても，回
路動作として等価になるのは，いうまでもない。

【００２６】

【発明の効果】以上説明したごとく，トランジスタＭ
４，Ｍ３と定電流源Ｉ２で，トランジスタＭ４のゲート
電極を入力，トランジスタＭ４のドレイン電極を出力と
した増幅回路を構成している。容量ＣＰは，トランジス
タＭ４のゲート電極とドレイン電極の間に接続している
ので，増幅回路の入力と出力の間に容量ＣＰが接続して
いる。増幅回路の入力と出力の間に接続された容量は，
所謂ミラー容量と呼ばれる効果がある。ミラー容量は，
入力から見た等価容量値が，元の容量値のゲイン倍され
る。従って，抵抗ＲＰ３の一端から見た時定数は，容量
ＣＰの容量値×抵抗ＲＰ３の抵抗値×（トランジスタＭ
４，Ｍ３の増幅回路のゲイン）となり，増幅回路が無い
場合に比べて等価的にゲイン倍の時定数を得ることが出
来る。従って同じ時定数を得るためには，小さい容量値
又は小さい抵抗値とすることができる。

【００２７】トランジスタＭ４，トランジスタＭ３，定
電流源Ｉ２で構成したミラー容量用の回路のゲインは，
前述したごとく，トランジスタＭ４のｇｍ／トランジス
タＭ３のｇｍ，で表すことが出来る。トランジスタのｇ
ｍの比は，トランジスタのサイズと電流で容易に数倍の
比を得ることが出来るので，容量値や抵抗値を数分の１
にできる。

【図面の簡単な説明】

【図１】本発明の実施例を示す回路図。

【図２】本発明の実施例の特性図。

【図３】本発明の実施例の特性図。

【図４】本発明の実施例を示す回路図。

【図５】従来の技術による増幅回路。

【図６】従来の技術による増幅器。

【符号の説明】

Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５，Ｉ６ 定電流源 Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８ ト
ランジスタ Ｍ１Ａ，Ｍ１Ｂ，Ｍ２Ａ，Ｍ２Ｂ トランジスタ Ｍ１０，Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５ ト
ランジスタ ＲＰ１，ＲＮ１，ＲＰ３，ＲＮ３，ＲＰ４，ＲＮ４ 抵
抗 ＣＰ，ＣＮ，ＣＡ 容量

フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA13 CA92 FA20 HA09 HA17 HA19 HA25 HA29 KA05 KA25 MA13 MA21 ND01 ND11 ND22 ND23 PD02 TA01 TA03 5J090 AA01 AA12 CA13 CA92 DN02 FA20 HA09 HA17 HA19 HA25 HA29 HN06 KA05 KA25 MA13 MA21 MN01 NN11 TA01 TA03 5J091 AA01 AA12 CA13 CA92 FA20 HA09 HA17 HA19 HA25 HA29 KA05 KA25 MA13 MA21 TA01 TA03

Claims (1)

【特許請求の範囲】
1. 【請求項１】ゲート電極を負入力端子に接続しドレイン
   電極を負荷抵抗要素ＲＮ１の一端と増幅器の正入力とト
   ランジスタＭ６のドレイン電極に共通に接続しソース電
   極をトランジスタＭ２のソース電極と電流源Ｉ１の一端
   に共通に接続したトランジスタＭ１と，ゲート電極を正
   入力端子に接続しドレイン電極を負荷抵抗要素ＲＰ１の
   一端と前記増幅器の負入力とトランジスタＭ５のドレイ
   ン電極に共通に接続したトランジスタＭ２と，他端を基
   準電位に接続した定電流源Ｉ１と，他端を電源に接続し
   た負荷抵抗要素ＲＮ１と，他端を電源に接続した負荷抵
   抗要素ＲＰ１と，正負入力の電位差を増幅して正負出力
   端子に出力する前記増幅器と，一端を前記増幅器の負出
   力に接続し他端をトランジスタＭ５のゲート電極とトラ
   ンジスタＭ４のゲート電極と容量ＣＰの一端に共通に接
   続した抵抗ＲＰ３と，ドレイン電極を容量ＣＰの他端と
   トランジスタＭ３のドレイン電極とゲート電極と定電流
   源Ｉ２の他端に共通に接続しソース電極を電源に接続し
   たトランジスタＭ４と，ソース電極を電源に接続したト
   ランジスタＭ３と，他端を基準電位に接続した定電流源
   Ｉ２と，ソース電極をトランジスタＭ６のソース電極と
   定電流源Ｉ３の一端に共通に接続したトランジスタＭ５
   と，他端を基準電位に接続した定電流源Ｉ３と，一端を
   前記増幅器の正出力に接続し他端をトランジスタＭ６の
   ゲート電極とトランジスタＭ７のゲート電極と容量ＣＮ
   の一端に共通に接続した抵抗ＲＮ３と，ドレイン電極を
   容量ＣＮの他端とトランジスタＭ８のドレイン電極とゲ
   ート電極と定電流源Ｉ４の他端に共通に接続しソース電
   極を電源に接続したトランジスタＭ７と，ソース電極を
   電源に接続したトランジスタＭ８と，他端を基準電位に
   接続した定電流源Ｉ４と，前記トランジスタＭ６とで構
   成した増幅回路。