JP2001274313A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001274313A JP2001274313A JP2000088831A JP2000088831A JP2001274313A JP 2001274313 A JP2001274313 A JP 2001274313A JP 2000088831 A JP2000088831 A JP 2000088831A JP 2000088831 A JP2000088831 A JP 2000088831A JP 2001274313 A JP2001274313 A JP 2001274313A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- semiconductor element
- conductive path
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 196
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 229920005989 resin Polymers 0.000 claims abstract description 91
- 239000011347 resin Substances 0.000 claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000011888 foil Substances 0.000 claims description 82
- 238000000926 separation method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 239000004332 silver Substances 0.000 claims 2
- 229910052742 iron Inorganic materials 0.000 claims 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 71
- 239000000919 ceramic Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 30
- 239000004593 Epoxy Substances 0.000 description 17
- 239000011521 glass Substances 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005219 brazing Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000005498 polishing Methods 0.000 description 7
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 6
- 238000000227 grinding Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229910001111 Fine metal Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 229960003280 cupric chloride Drugs 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 235000019219 chocolate Nutrition 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 101100280298 Homo sapiens FAM162A gene Proteins 0.000 description 1
- 101100257194 Homo sapiens SMIM8 gene Proteins 0.000 description 1
- 102100023788 Protein FAM162A Human genes 0.000 description 1
- 102100024789 Small integral membrane protein 8 Human genes 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として半導体素子が実装された半
導体装置がある。しかしこれらの支持基板は、本来必要
でなく余分な材料である。しかも支持基板の厚みが、半
導体装置を大型化にする問題もあった。 【解決手段】 第１の導電路５１Ａは、半導体素子５２
Ａよりも低く形成され、導電路５１、半導体素子５２が
絶縁性樹脂５０に支持されて半導体装置が実現されてい
る。従って金属細線５５Ａの頂部を低くでき、半導体装
置５３の厚みを薄くすることができる。
ルシート等が支持基板として半導体素子が実装された半
導体装置がある。しかしこれらの支持基板は、本来必要
でなく余分な材料である。しかも支持基板の厚みが、半
導体装置を大型化にする問題もあった。 【解決手段】 第１の導電路５１Ａは、半導体素子５２
Ａよりも低く形成され、導電路５１、半導体素子５２が
絶縁性樹脂５０に支持されて半導体装置が実現されてい
る。従って金属細線５５Ａの頂部を低くでき、半導体装
置５３の厚みを薄くすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に薄型の半導体装置およびその
製造方法に関するものである。
その製造方法に関し、特に薄型の半導体装置およびその
製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる半導体装
置は、携帯電話、携帯用のコンピューター等に採用され
るため、小型化、薄型化、軽量化が求められている。
置は、携帯電話、携帯用のコンピューター等に採用され
るため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、一般的な半導体装置として、従来
通常のトランスファーモールドで封止されたパッケージ
型半導体装置がある。この半導体装置１は、図２４のよ
うに、プリント基板ＰＳに実装される。
通常のトランスファーモールドで封止されたパッケージ
型半導体装置がある。この半導体装置１は、図２４のよ
うに、プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図２５は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図２４のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図２６お
よび図２７を参照しながら説明する。尚、図２７では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
よび図２７を参照しながら説明する。尚、図２７では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２６Ｂ
を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図２６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２６Ｂ
を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図２６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２６Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２６では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別に分離されている。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２６Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２６では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別に分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図２７左側のフローに示す。支持基板であるセラミッ
ク基板（グリーンシート）を用意した後、スルーホール
を形成し、その後、導電ペーストを使い、表と裏の電極
を印刷し、焼結している。その後、前製造方法の樹脂層
を被覆するまでは図２６の製造方法と同じであるが、セ
ラミック基板は、非常にもろく、フレキシブルシートや
ガラスエポキシ基板と異なり、直ぐに欠けてしまうため
金型を用いたモールドができない問題がある。そのた
め、封止樹脂をポッティングし、硬化した後、封止樹脂
を平らにする研磨を施し、最後にダイシング装置を使っ
て個別分離している。
を図２７左側のフローに示す。支持基板であるセラミッ
ク基板（グリーンシート）を用意した後、スルーホール
を形成し、その後、導電ペーストを使い、表と裏の電極
を印刷し、焼結している。その後、前製造方法の樹脂層
を被覆するまでは図２６の製造方法と同じであるが、セ
ラミック基板は、非常にもろく、フレキシブルシートや
ガラスエポキシ基板と異なり、直ぐに欠けてしまうため
金型を用いたモールドができない問題がある。そのた
め、封止樹脂をポッティングし、硬化した後、封止樹脂
を平らにする研磨を施し、最後にダイシング装置を使っ
て個別分離している。
【００１７】
【発明が解決しようとする課題】図２５に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、半導体装置として厚くな
り、小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、半導体装置として厚くな
り、小型化、薄型化、軽量化に限界があった。
【００２０】更に、接続手段である金属細線１２の頂部
は、トランジスタチップＴよりも高くなり、その分半導
体装置６として厚くなってしまう問題もあった。
は、トランジスタチップＴよりも高くなり、その分半導
体装置６として厚くなってしまう問題もあった。
【００２１】またガラスエポキシ基板やセラミック基板
では必ず両面の電極を接続するスルーホール形成工程が
不可欠であり、製造工程も長くなる問題もあった。
では必ず両面の電極を接続するスルーホール形成工程が
不可欠であり、製造工程も長くなる問題もあった。
【００２２】図２８は、ガラスエポキシ基板、セラミッ
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にＩＣ回路が形成さ
れており、トランジスタチップ２１、ＩＣチップ２２、
チップコンデンサ２３および／またはチップ抵抗２４が
実装されている。このトランジスタチップ２１やＩＣチ
ップ２２の周囲には、配線２５と一体となったボンディ
ングパッド２６が形成され、金属細線２８を介してチッ
プ２１、２２とボンディングパッド２６が電気的に接続
されている。また配線２９は、外部リードパッド３０と
一体となり形成されている。これらの配線２５、２９
は、基板の中を曲折しながら延在され、必要によっては
ＩＣチップの中で一番細く形成されている。従って、こ
れらの細い配線は、基板との接着面積が非常に狭く、配
線が剥がれたり、反ったりする問題があった。またボン
ディングパッド２６は、パワー用のボンディングパッド
と小信号用のボンディングパッドがあり、特に小信号用
のボンディングパッドは、接着面積が小さく、膜剥がれ
の原因となっていた。
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にＩＣ回路が形成さ
れており、トランジスタチップ２１、ＩＣチップ２２、
チップコンデンサ２３および／またはチップ抵抗２４が
実装されている。このトランジスタチップ２１やＩＣチ
ップ２２の周囲には、配線２５と一体となったボンディ
ングパッド２６が形成され、金属細線２８を介してチッ
プ２１、２２とボンディングパッド２６が電気的に接続
されている。また配線２９は、外部リードパッド３０と
一体となり形成されている。これらの配線２５、２９
は、基板の中を曲折しながら延在され、必要によっては
ＩＣチップの中で一番細く形成されている。従って、こ
れらの細い配線は、基板との接着面積が非常に狭く、配
線が剥がれたり、反ったりする問題があった。またボン
ディングパッド２６は、パワー用のボンディングパッド
と小信号用のボンディングパッドがあり、特に小信号用
のボンディングパッドは、接着面積が小さく、膜剥がれ
の原因となっていた。
【００２３】更には、外部リードパッド３０には、外部
リードが固着されるが、外部リードに加えられる外力に
より、外部リードパッド３０が剥がれる問題もあった。
リードが固着されるが、外部リードに加えられる外力に
より、外部リードパッド３０が剥がれる問題もあった。
【００２４】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、分離溝で電気的に分離された複
数の導電路と、前記導電路と半導体素子の電極とを接続
する金属細線と、前記半導体素子を被覆し且つ前記導電
路間の前記分離溝に充填され前記導電路の裏面と前記半
導体素子の裏面を露出して一体に支持する絶縁性樹脂と
を備えることで解決するものである。
の課題に鑑みて成され、分離溝で電気的に分離された複
数の導電路と、前記導電路と半導体素子の電極とを接続
する金属細線と、前記半導体素子を被覆し且つ前記導電
路間の前記分離溝に充填され前記導電路の裏面と前記半
導体素子の裏面を露出して一体に支持する絶縁性樹脂と
を備えることで解決するものである。
【００２５】また分離溝で電気的に分離された複数の導
電路と、前記導電路と半導体素子の電極とを接続する金
属細線と、前記半導体素子を被覆し且つ前記導電路間の
前記分離溝に充填され、前記導電路の裏面と前記半導体
素子の裏面に形成された導電被膜を露出して一体に支持
する絶縁性樹脂とを備えることで解決するものである。
電路と、前記導電路と半導体素子の電極とを接続する金
属細線と、前記半導体素子を被覆し且つ前記導電路間の
前記分離溝に充填され、前記導電路の裏面と前記半導体
素子の裏面に形成された導電被膜を露出して一体に支持
する絶縁性樹脂とを備えることで解決するものである。
【００２６】更には、分離溝で電気的に分離された複数
の導電路と、第１の導電路上に固着された半導体素子
と、前記半導体素子の電極と第２の導電路とを接続する
金属細線と、前記半導体素子を被覆し且つ前記導電路間
の前記分離溝に充填され前記導電路の裏面を露出して一
体に支持する絶縁性樹脂とを備え、前記第２の導電路よ
りも前記第１の導電路の高さを低く形成することで解決
するものである。
の導電路と、第１の導電路上に固着された半導体素子
と、前記半導体素子の電極と第２の導電路とを接続する
金属細線と、前記半導体素子を被覆し且つ前記導電路間
の前記分離溝に充填され前記導電路の裏面を露出して一
体に支持する絶縁性樹脂とを備え、前記第２の導電路よ
りも前記第１の導電路の高さを低く形成することで解決
するものである。
【００２７】本構造により、構成要素を最小限にし、更
には金属細線の頂部を低く設定できるので、従来の課題
を解決することができる。
には金属細線の頂部を低く設定できるので、従来の課題
を解決することができる。
【００２８】また導電箔を用意し、形成予定の導電路の
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝を形成し、半導
体素子が配置される前記溝に前記半導体素子を固着し、
前記半導体素子の電極と所望の前記導電路とを金属細線
により電気的に接続し、前記半導体素子および前記金属
細線を被覆し、前記溝に充填されるように絶縁性樹脂で
モールドし、前記形成予定の導電路を分離することで解
決するものである。
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝を形成し、半導
体素子が配置される前記溝に前記半導体素子を固着し、
前記半導体素子の電極と所望の前記導電路とを金属細線
により電気的に接続し、前記半導体素子および前記金属
細線を被覆し、前記溝に充填されるように絶縁性樹脂で
モールドし、前記形成予定の導電路を分離することで解
決するものである。
【００２９】また導電箔を用意し、形成予定の導電路の
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝をエッチングに
より形成し、前記エッチングにより前記形成予定の導電
路に前記導電箔と異なる材料によりひさしを形成し、半
導体素子が配置される溝に前記半導体素子を固着し、前
記半導体素子の電極と所望の前記導電路とを金属細線に
より電気的に接続し、前記半導体素子および前記金属細
線を被覆し、前記溝に充填されるように絶縁性樹脂でモ
ールドし、前記形成予定の導電路を分離することで解決
するものである。
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝をエッチングに
より形成し、前記エッチングにより前記形成予定の導電
路に前記導電箔と異なる材料によりひさしを形成し、半
導体素子が配置される溝に前記半導体素子を固着し、前
記半導体素子の電極と所望の前記導電路とを金属細線に
より電気的に接続し、前記半導体素子および前記金属細
線を被覆し、前記溝に充填されるように絶縁性樹脂でモ
ールドし、前記形成予定の導電路を分離することで解決
するものである。
【００３０】本製造方法により、スルーホールを不要に
できると同時に、導電箔を支持基板且つ導電路となるよ
うに活用し、構成要素を最小限にし、且つ導電路が前記
絶縁性樹脂から抜けない構造としている。しかも溝を形
成することにより金属細線の頂部を低く設定できるた
め、半導体装置としての厚みを薄くすることができる。
できると同時に、導電箔を支持基板且つ導電路となるよ
うに活用し、構成要素を最小限にし、且つ導電路が前記
絶縁性樹脂から抜けない構造としている。しかも溝を形
成することにより金属細線の頂部を低く設定できるた
め、半導体装置としての厚みを薄くすることができる。
【００３１】更には、導電路の表面にひさしを形成し、
このひさしを被覆し且つ分離溝に充填される絶縁性樹脂
により、導電路の抜けを防止している。
このひさしを被覆し且つ分離溝に充填される絶縁性樹脂
により、導電路の抜けを防止している。
【００３２】
【発明の実施の形態】半導体装置を説明する第１の実施
の形態 まず本発明の半導体装置について図１を参照しながらそ
の構造について説明する。
の形態 まず本発明の半導体装置について図１を参照しながらそ
の構造について説明する。
【００３３】図１には、絶縁性樹脂５０に支持された第
１の導電路５１Ａと、絶縁性樹脂５０に埋め込まれた第
２の導電路５１Ｂ、第３の導電路５１Ｃを有し、前記第
１の導電路５１Ａ上には半導体素子５２が固着されて成
る半導体装置５３が示されている。
１の導電路５１Ａと、絶縁性樹脂５０に埋め込まれた第
２の導電路５１Ｂ、第３の導電路５１Ｃを有し、前記第
１の導電路５１Ａ上には半導体素子５２が固着されて成
る半導体装置５３が示されている。
【００３４】本構造は、半導体素子５２Ａ、回路素子５
２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導
電路５１Ａ、５１Ｂ、５１Ｃを支持したり、埋め込んだ
りする絶縁性樹脂５０の３つの材料で構成され、導電路
５１間には、この絶縁性樹脂５０で充填された分離溝５
４が設けられる。
２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導
電路５１Ａ、５１Ｂ、５１Ｃを支持したり、埋め込んだ
りする絶縁性樹脂５０の３つの材料で構成され、導電路
５１間には、この絶縁性樹脂５０で充填された分離溝５
４が設けられる。
【００３５】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
【００３６】また半導体素子５２Ａの接続手段は、金属
細線５５Ａ、半田等のロウ材またはＡｇペーストや導電
材料等の導電被膜５５Ｃである。またチップ抵抗、チッ
プコンデンサ等の回路素子５２Ｂは、半田５５Ｂが選択
される。
細線５５Ａ、半田等のロウ材またはＡｇペーストや導電
材料等の導電被膜５５Ｃである。またチップ抵抗、チッ
プコンデンサ等の回路素子５２Ｂは、半田５５Ｂが選択
される。
【００３７】また半導体素子５２Ａと第１の導電路５１
Ａとの固着は、電気的接続が不要であれば、絶縁性接着
剤が選択され、また電気的接続が必要な場合は、導電材
料５５Ｃが採用される。ここでこの導電材料は、少なく
とも一層あればよい。
Ａとの固着は、電気的接続が不要であれば、絶縁性接着
剤が選択され、また電気的接続が必要な場合は、導電材
料５５Ｃが採用される。ここでこの導電材料は、少なく
とも一層あればよい。
【００３８】この導電材料５５Ｃとして考えられる材料
は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパ
ッタリング、ＣＶＤ等の低真空、または高真空下の被
着、メッキまたは導電ペーストの焼結等により被覆され
る。
は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパ
ッタリング、ＣＶＤ等の低真空、または高真空下の被
着、メッキまたは導電ペーストの焼結等により被覆され
る。
【００３９】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
【００４０】本半導体装置は、導電路５１を封止樹脂で
ある絶縁性樹脂５０で支持しているため、支持基板が不
要となり、導電路５１、半導体素子５２、回路素子５２
Ｂおよび絶縁性樹脂５０で構成される。この構成は、本
発明の特徴である。従来の技術の欄でも説明したよう
に、従来の半導体装置の導電路は、支持基板で支持され
ていたり、リードフレームで支持されているため、本来
不要にしても良い構成が付加されている。しかし、本半
導体装置は、必要最小限の構成要素で構成され、支持基
板を不要としているため、薄型で安価となる特徴を有す
る。
ある絶縁性樹脂５０で支持しているため、支持基板が不
要となり、導電路５１、半導体素子５２、回路素子５２
Ｂおよび絶縁性樹脂５０で構成される。この構成は、本
発明の特徴である。従来の技術の欄でも説明したよう
に、従来の半導体装置の導電路は、支持基板で支持され
ていたり、リードフレームで支持されているため、本来
不要にしても良い構成が付加されている。しかし、本半
導体装置は、必要最小限の構成要素で構成され、支持基
板を不要としているため、薄型で安価となる特徴を有す
る。
【００４１】また前記構成の他に、半導体素子５２Ａ、
回路素子５２Ｂを被覆し且つ前記導電路５２間の前記分
離溝５４に充填されて一体に支持する絶縁性樹脂５０を
有している。
回路素子５２Ｂを被覆し且つ前記導電路５２間の前記分
離溝５４に充填されて一体に支持する絶縁性樹脂５０を
有している。
【００４２】この導電路５１間は、分離溝５４となり、
ここに絶縁性樹脂５０が充填されることで、お互いの絶
縁がはかれるメリットを有する。
ここに絶縁性樹脂５０が充填されることで、お互いの絶
縁がはかれるメリットを有する。
【００４３】また、半導体素子５２Ａ、回路素子５２Ｂ
を被覆し且つ導電路５１間の分離溝５４に充填され導電
路５１の裏面を露出して一体に支持する絶縁性樹脂５０
を有している。
を被覆し且つ導電路５１間の分離溝５４に充填され導電
路５１の裏面を露出して一体に支持する絶縁性樹脂５０
を有している。
【００４４】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２５の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２５の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
【００４５】しかも半導体素子がロウ材、Ａｕ、Ａｇ等
の導電被膜を介して直接第１の導電路５１Ａに固着され
ている場合、第１の導電路５１Ａの裏面が露出されてた
め、半導体素子５２Ａから発生する熱を第１の導電路５
１Ａを介して実装基板に伝えることができる。特に放熱
により、駆動電流の上昇等の特性改善が可能となる半導
体チップに有効である。
の導電被膜を介して直接第１の導電路５１Ａに固着され
ている場合、第１の導電路５１Ａの裏面が露出されてた
め、半導体素子５２Ａから発生する熱を第１の導電路５
１Ａを介して実装基板に伝えることができる。特に放熱
により、駆動電流の上昇等の特性改善が可能となる半導
体チップに有効である。
【００４６】また半導体素子５２Ａの裏面は、これを固
着する導電路５１Ａ以外の導電路５１Ｂ、５１Ｃの表面
よりも低く設定されている。こうすることにより半導体
素子５２Ａの表面を低くでき、半導体素子５２Ａと導電
路５１Ｂとを接続する金属細線５５Ａの頂部を低く設定
できる。図面では、回路素子５２Ｂの方が金属細線５５
Ａの頂部よりも高いため、絶縁性樹脂５０の厚みは、回
路素子５２Ｂで決定されるが、回路素子５２Ｂの厚みが
薄く、金属細線５５Ａの頂部が回路素子５２Ｂよりも高
い場合、絶縁性樹脂５０の厚みは金属細線５５Ａで決定
される。従ってこの場合、金属細線５５Ａの頂部が低く
なる分、半導体装置５３の厚みを薄くすることもでき
る。
着する導電路５１Ａ以外の導電路５１Ｂ、５１Ｃの表面
よりも低く設定されている。こうすることにより半導体
素子５２Ａの表面を低くでき、半導体素子５２Ａと導電
路５１Ｂとを接続する金属細線５５Ａの頂部を低く設定
できる。図面では、回路素子５２Ｂの方が金属細線５５
Ａの頂部よりも高いため、絶縁性樹脂５０の厚みは、回
路素子５２Ｂで決定されるが、回路素子５２Ｂの厚みが
薄く、金属細線５５Ａの頂部が回路素子５２Ｂよりも高
い場合、絶縁性樹脂５０の厚みは金属細線５５Ａで決定
される。従ってこの場合、金属細線５５Ａの頂部が低く
なる分、半導体装置５３の厚みを薄くすることもでき
る。
【００４７】一方、図１Ｃは、半導体素子５２Ａの裏面
に形成された導電被膜５５Ｃが露出されるまで、裏面を
研磨したものである。この場合、本半導体装置は、分離
溝５４の裏面と導電路５１の裏面は、実質一致している
構造となっている。本構造は、図２５に示す裏面電極１
０、１１の段差が設けられないため、半導体装置５３を
そのまま水平に移動できる特徴を有する。 半導体装置を説明する第２の実施の形態 次に図２に示された半導体装置５３を説明する。
に形成された導電被膜５５Ｃが露出されるまで、裏面を
研磨したものである。この場合、本半導体装置は、分離
溝５４の裏面と導電路５１の裏面は、実質一致している
構造となっている。本構造は、図２５に示す裏面電極１
０、１１の段差が設けられないため、半導体装置５３を
そのまま水平に移動できる特徴を有する。 半導体装置を説明する第２の実施の形態 次に図２に示された半導体装置５３を説明する。
【００４８】本構造は、導電路５１として配線Ｌ１〜Ｌ
３が形成されており、それ以外は、図１の構造と実質同
一である。よってこの配線Ｌ１〜Ｌ３について説明す
る。
３が形成されており、それ以外は、図１の構造と実質同
一である。よってこの配線Ｌ１〜Ｌ３について説明す
る。
【００４９】前述したように、ＩＣ回路には、小規模の
回路から大規模な回路まである。しかしここでは、図面
の都合もあり、小規模な回路を図２Ａに示す。この回路
は、オーディオの増幅回路に多用され、差動増幅回路と
カレントミラー回路が接続されたものである。前記差動
増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成さ
れ、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に
構成されている。
回路から大規模な回路まである。しかしここでは、図面
の都合もあり、小規模な回路を図２Ａに示す。この回路
は、オーディオの増幅回路に多用され、差動増幅回路と
カレントミラー回路が接続されたものである。前記差動
増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成さ
れ、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に
構成されている。
【００５０】図２Ｂは、図２Ａの回路を本半導体装置と
して実現した時の平面図であり、図２Ｃは、図２ＢのＡ
−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断
面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装
されるダイパッド５１Ａが設けられ、右側にはＴＲ２と
ＴＲ４が実装されるダイパッド５１Ｄが設けられてい
る。このダイパッド５１Ａ、５１Ｄの上側には、外部接
続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側に
は、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。尚、
Ｂ、Ｅは、ベース電極、エミッタ電極を示すものであ
る。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通
接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと
一体となって形成されている。またＴＲ３のベースとＴ
Ｒ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが
共通接続されているため、配線Ｌ１が電極５１Ｃ、５５
Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５
５Ｉと一体となって設けられている。
して実現した時の平面図であり、図２Ｃは、図２ＢのＡ
−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断
面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装
されるダイパッド５１Ａが設けられ、右側にはＴＲ２と
ＴＲ４が実装されるダイパッド５１Ｄが設けられてい
る。このダイパッド５１Ａ、５１Ｄの上側には、外部接
続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側に
は、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。尚、
Ｂ、Ｅは、ベース電極、エミッタ電極を示すものであ
る。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通
接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと
一体となって形成されている。またＴＲ３のベースとＴ
Ｒ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが
共通接続されているため、配線Ｌ１が電極５１Ｃ、５５
Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５
５Ｉと一体となって設けられている。
【００５１】この配線Ｌ１〜Ｌ３は、特徴を有し、図２
８で説明すれば、配線２５、配線２９がこれに該当する
ものである。この配線は、本回路装置の集積度により異
なるが、幅は、２５μｍ〜と非常に狭いものである。
尚、この２５μｍの幅は、ウェットエッチングを採用し
た場合の数値であり、ドライエッチングを採用すれば、
この幅は更に狭くできる。
８で説明すれば、配線２５、配線２９がこれに該当する
ものである。この配線は、本回路装置の集積度により異
なるが、幅は、２５μｍ〜と非常に狭いものである。
尚、この２５μｍの幅は、ウェットエッチングを採用し
た場合の数値であり、ドライエッチングを採用すれば、
この幅は更に狭くできる。
【００５２】図２Ｄからも明らかなように、配線Ｌ１を
構成する導電路５１Ｋは、絶縁性樹脂５０に配線が埋め
込まれているため、図２４〜図２６の様に、たんに支持
基板に配線が貼り合わされているのとは異なり、配線５
１Ｋの抜け、反りを防止することが可能となる。特に、
後述する製造方法から明らかな様に、配線５１Ｋの側面
が粗面で成る事、表面にひさしが形成されている事等に
より、アンカー効果が発生し、絶縁性樹脂から前記導電
路が抜けない構造となる。尚ひさしを有する構造は、図
８に於いて説明する。
構成する導電路５１Ｋは、絶縁性樹脂５０に配線が埋め
込まれているため、図２４〜図２６の様に、たんに支持
基板に配線が貼り合わされているのとは異なり、配線５
１Ｋの抜け、反りを防止することが可能となる。特に、
後述する製造方法から明らかな様に、配線５１Ｋの側面
が粗面で成る事、表面にひさしが形成されている事等に
より、アンカー効果が発生し、絶縁性樹脂から前記導電
路が抜けない構造となる。尚ひさしを有する構造は、図
８に於いて説明する。
【００５３】また外部接続用の電極５１Ｂ、５１Ｃ、５
５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込
まれているため、ここに固着された外部リードから外力
が加わっても、剥がれずらい構造となる。ここで抵抗Ｒ
１とコンデンサＣ１は、省略されているが、導電路に実
装しても良い。また後の実装構造の実施の形態に於いて
説明するが、本回路装置の裏面に実装しても良いし、実
装基板側に実装しても良い。 半導体装置を説明する第３の実施の形態 次に図８に示された半導体装置５６を説明する。
５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込
まれているため、ここに固着された外部リードから外力
が加わっても、剥がれずらい構造となる。ここで抵抗Ｒ
１とコンデンサＣ１は、省略されているが、導電路に実
装しても良い。また後の実装構造の実施の形態に於いて
説明するが、本回路装置の裏面に実装しても良いし、実
装基板側に実装しても良い。 半導体装置を説明する第３の実施の形態 次に図８に示された半導体装置５６を説明する。
【００５４】本構造は、導電路５１Ｂ、５１Ｃの表面に
導電被膜５７が形成されており、それ以外は、図１の構
造と実質同一である。よってこの導電被膜５７について
説明する。
導電被膜５７が形成されており、それ以外は、図１の構
造と実質同一である。よってこの導電被膜５７について
説明する。
【００５５】第１の特徴は、導電路や半導体装置の反り
を防止するするために導電被膜５７を設ける点である。
を防止するするために導電被膜５７を設ける点である。
【００５６】一般に、絶縁性樹脂と導電路材料（以下第
１の材料と呼ぶ。）の熱膨張係数の差により、半導体装
置自身が反ったり、また導電路が湾曲したり剥がれたり
する。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導
率よりも優れているため、導電路５１の方が先に温度上
昇して膨張する。そのため、第１の材料よりも熱膨張係
数の小さい第２の材料を被覆することにより、導電路の
反り、剥がれ、半導体装置の反りを防止することができ
る。特に第１の材料としてＣｕを採用した場合、第２の
材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨
張率は、１６．７×１０−６（１０のマイナス６乗）
で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０
−６、Ｐｔは、８．９×１０−６である。
１の材料と呼ぶ。）の熱膨張係数の差により、半導体装
置自身が反ったり、また導電路が湾曲したり剥がれたり
する。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導
率よりも優れているため、導電路５１の方が先に温度上
昇して膨張する。そのため、第１の材料よりも熱膨張係
数の小さい第２の材料を被覆することにより、導電路の
反り、剥がれ、半導体装置の反りを防止することができ
る。特に第１の材料としてＣｕを採用した場合、第２の
材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨
張率は、１６．７×１０−６（１０のマイナス６乗）
で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０
−６、Ｐｔは、８．９×１０−６である。
【００５７】第２の特徴は、第２の材料によりアンカー
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１Ｂ、５１Ｃの抜けを防止でき
る構造となる。
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１Ｂ、５１Ｃの抜けを防止でき
る構造となる。
【００５８】以上、半導体装置としてトランジスタチッ
プ５２Ａと回路素子である受動素子５２Ｂが実装された
半導体装置で説明してきたが、本発明は、一つの半導体
チップが封止されて構成された半導体装置、図２１の如
く、ＣＳＰ等のフェイスダウン型の素子が実装された半
導体装置、または図２２の如くチップ抵抗、チップコン
デンサ等の受動素子が封止された半導体装置でも実施で
きる。更には、２つの導電路間に金属細線を接続し、こ
れが封止されたものでも良い。これはフューズとして活
用できる。 半導体装置の製造方法を説明する第１の実施の形態 次に図３〜図７および図１を使って半導体装置５３の製
造方法について説明する。
プ５２Ａと回路素子である受動素子５２Ｂが実装された
半導体装置で説明してきたが、本発明は、一つの半導体
チップが封止されて構成された半導体装置、図２１の如
く、ＣＳＰ等のフェイスダウン型の素子が実装された半
導体装置、または図２２の如くチップ抵抗、チップコン
デンサ等の受動素子が封止された半導体装置でも実施で
きる。更には、２つの導電路間に金属細線を接続し、こ
れが封止されたものでも良い。これはフューズとして活
用できる。 半導体装置の製造方法を説明する第１の実施の形態 次に図３〜図７および図１を使って半導体装置５３の製
造方法について説明する。
【００５９】まず図３の如く、シート状の導電箔６０を
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
【００６０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００６１】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、半導体装置が実装される領域ＲＧ、この領域ＲＧ
以外で導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔
６０を、導電箔６０の厚みよりも薄く除去する工程があ
る。そして前記領域ＲＧに半導体素子５２Ａを実装し、
この半導体素子５２Ａ、分離溝６１および導電箔６０に
絶縁性樹脂５０を被覆する工程がある。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、半導体装置が実装される領域ＲＧ、この領域ＲＧ
以外で導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔
６０を、導電箔６０の厚みよりも薄く除去する工程があ
る。そして前記領域ＲＧに半導体素子５２Ａを実装し、
この半導体素子５２Ａ、分離溝６１および導電箔６０に
絶縁性樹脂５０を被覆する工程がある。
【００６２】まず、Ｃｕ箔６０の上に、ホトレジスト
（耐エッチングマスク）ＰＲを形成し、領域ＲＧに対応
する導電箔６０が露出すると共に、導電路５１Ｂ、５１
Ｃとなる領域を除いた導電箔６０が露出するようにホト
レジストＰＲをパターニングする（以上図４を参照）。
そして、前記ホトレジストＰＲを介してエッチングすれ
ばよい（以上図５を参照）。
（耐エッチングマスク）ＰＲを形成し、領域ＲＧに対応
する導電箔６０が露出すると共に、導電路５１Ｂ、５１
Ｃとなる領域を除いた導電箔６０が露出するようにホト
レジストＰＲをパターニングする（以上図４を参照）。
そして、前記ホトレジストＰＲを介してエッチングすれ
ばよい（以上図５を参照）。
【００６３】エッチングにより形成された溝６１の深さ
は、例えば５０μｍであり、その側面は、粗面となるた
め絶縁性樹脂５０との接着性が向上される。
は、例えば５０μｍであり、その側面は、粗面となるた
め絶縁性樹脂５０との接着性が向上される。
【００６４】またこの溝６１の側壁は、模式的にストレ
ートで図示しているが、除去方法により異なる構造とな
る。この除去工程は、ウェットエッチング、ドライエッ
チング、レーザによる蒸発、ダイシングが採用できる。
ウェットエッチングの場合、エッチャントは、塩化第二
鉄または塩化第二銅が主に採用され、前記導電箔は、こ
のエッチャントの中にディッピングされるか、このエッ
チャントでシャワーリングされる。ここでウェットエッ
チングは、一般に非異方性にエッチングされるため、側
面は湾曲構造になる。
ートで図示しているが、除去方法により異なる構造とな
る。この除去工程は、ウェットエッチング、ドライエッ
チング、レーザによる蒸発、ダイシングが採用できる。
ウェットエッチングの場合、エッチャントは、塩化第二
鉄または塩化第二銅が主に採用され、前記導電箔は、こ
のエッチャントの中にディッピングされるか、このエッ
チャントでシャワーリングされる。ここでウェットエッ
チングは、一般に非異方性にエッチングされるため、側
面は湾曲構造になる。
【００６５】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００６６】またレーザでは、直接レーザ光を当てて分
離溝を形成でき、この場合は、どちらかといえば分離溝
６１の側面はストレートに形成される。
離溝を形成でき、この場合は、どちらかといえば分離溝
６１の側面はストレートに形成される。
【００６７】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
【００６８】尚、図４に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、
ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被
膜は、ダイパッド、ボンディングパッドとしてそのまま
活用できる特徴を有する。
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、
ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被
膜は、ダイパッド、ボンディングパッドとしてそのまま
活用できる特徴を有する。
【００６９】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
【００７０】続いて、図６の如く、分離溝６１が形成さ
れた導電箔６０に半導体素子５２Ａ、回路素子５２Ｂを
電気的に接続して実装する工程がある。
れた導電箔６０に半導体素子５２Ａ、回路素子５２Ｂを
電気的に接続して実装する工程がある。
【００７１】半導体素子５２Ａとしては、トランジス
タ、ダイオード、ＩＣチップ等の半導体素子であり、回
路素子５２Ｂとしては、チップコンデンサ、チップ抵抗
等の受動素子である。また厚みが厚くはなるが、ＣＳ
Ｐ、ＢＧＡ等のフェイスダウンの半導体素子も実装でき
る。
タ、ダイオード、ＩＣチップ等の半導体素子であり、回
路素子５２Ｂとしては、チップコンデンサ、チップ抵抗
等の受動素子である。また厚みが厚くはなるが、ＣＳ
Ｐ、ＢＧＡ等のフェイスダウンの半導体素子も実装でき
る。
【００７２】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧
着によるボールボンディングあるいは超音波によるウェ
ッヂボンディング等で固着された金属細線５５Ａを介し
て接続される。また５２Ｂは、チップコンデンサまたは
チップ抵抗等の受動素子であり、半田等のロウ材または
導電ペースト５５Ｂで固着される。
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧
着によるボールボンディングあるいは超音波によるウェ
ッヂボンディング等で固着された金属細線５５Ａを介し
て接続される。また５２Ｂは、チップコンデンサまたは
チップ抵抗等の受動素子であり、半田等のロウ材または
導電ペースト５５Ｂで固着される。
【００７３】更に、図７に示すように、前記導電箔６０
および分離溝６１に絶縁性樹脂５０を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、またはディッピングにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
および分離溝６１に絶縁性樹脂５０を付着する工程があ
る。これは、トランスファーモールド、インジェクショ
ンモールド、またはディッピングにより実現できる。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
【００７４】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、例えば最頂部から約約１０
０μｍ程度が被覆されるように調整されている。この厚
みは、強度を考慮して厚くすることも、薄くすることも
可能である。
された絶縁性樹脂の厚さは、例えば最頂部から約約１０
０μｍ程度が被覆されるように調整されている。この厚
みは、強度を考慮して厚くすることも、薄くすることも
可能である。
【００７５】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２６の様に、本来必要とし
ない支持基板５を採用して導電路７〜１１を形成してい
るが、本発明では、支持基板となる導電箔６０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２６の様に、本来必要とし
ない支持基板５を採用して導電路７〜１１を形成してい
るが、本発明では、支持基板となる導電箔６０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
【００７６】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
【００７７】続いて、導電箔６０の裏面を化学的および
／または物理的に除き、導電路５１として分離する工程
がある。ここでこの除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
／または物理的に除き、導電路５１として分離する工程
がある。ここでこの除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００７８】図７に於いて、導電路５１Ａ〜５１Ｃに対
応する導電箔６０に耐エッチングマスクＰＲを形成し、
耐エッチングマスクＰＲから露出した導電箔をエッチン
グすると、図１Ａの如き形状となる。
応する導電箔６０に耐エッチングマスクＰＲを形成し、
耐エッチングマスクＰＲから露出した導電箔をエッチン
グすると、図１Ａの如き形状となる。
【００７９】また図７に於いて、研磨装置または研削装
置により全面を３０μｍ程度削り、分離溝６１から絶縁
性樹脂５０を露出させている。この方法により実現され
たものが、図１Ｃである。その結果、約４０μｍの厚さ
の導電路５１となって分離される。また絶縁性樹脂５０
が露出する手前まで、導電箔６０を全面ウェトエッチン
グし、その後、研磨または研削装置により全面を削り、
絶縁性樹脂５０を露出させても良い。
置により全面を３０μｍ程度削り、分離溝６１から絶縁
性樹脂５０を露出させている。この方法により実現され
たものが、図１Ｃである。その結果、約４０μｍの厚さ
の導電路５１となって分離される。また絶縁性樹脂５０
が露出する手前まで、導電箔６０を全面ウェトエッチン
グし、その後、研磨または研削装置により全面を削り、
絶縁性樹脂５０を露出させても良い。
【００８０】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。そして分離溝６１が削ら
れ、図１の分離溝５４となる。（以上図７参照） 最後に、必要によって露出した導電路５１裏面にに半田
等の導電材を被着し、半導体装置として完成する。
表面が露出する構造となる。そして分離溝６１が削ら
れ、図１の分離溝５４となる。（以上図７参照） 最後に、必要によって露出した導電路５１裏面にに半田
等の導電材を被着し、半導体装置として完成する。
【００８１】尚、導電路５１の裏面に導電被膜を被着す
る場合、導電箔の裏面に、前もって導電被膜を形成して
も良い。この場合、導電路に対応する部分を選択的に被
着すれば良い。被着方法は、例えばメッキである。また
この導電被膜は、エッチングに対して耐性がある材料
（Ａｇ、Ａｕ）がよい。またこの導電被膜を採用した場
合、研磨をせずにエッチングだけで導電路５１として分
離できる。
る場合、導電箔の裏面に、前もって導電被膜を形成して
も良い。この場合、導電路に対応する部分を選択的に被
着すれば良い。被着方法は、例えばメッキである。また
この導電被膜は、エッチングに対して耐性がある材料
（Ａｇ、Ａｕ）がよい。またこの導電被膜を採用した場
合、研磨をせずにエッチングだけで導電路５１として分
離できる。
【００８２】尚、本製造方法では、導電箔６０に半導体
素子と受動素子が実装されているだけであるが、これを
１単位としてマトリックス状に配置しても良いし、どち
らか一方の半導体素子を１単位としてマトリックス状に
配置しても良い。この場合は、後述するようにダイシン
グ装置で個々に分離される。
素子と受動素子が実装されているだけであるが、これを
１単位としてマトリックス状に配置しても良いし、どち
らか一方の半導体素子を１単位としてマトリックス状に
配置しても良い。この場合は、後述するようにダイシン
グ装置で個々に分離される。
【００８３】以上の製造方法によって、絶縁性樹脂５０
に導電路５１Ｂ、５１Ｃが埋め込まれ、金属細線５５Ａ
の頂部を低くした半導体装置５３が実現できる。
に導電路５１Ｂ、５１Ｃが埋め込まれ、金属細線５５Ａ
の頂部を低くした半導体装置５３が実現できる。
【００８４】本製造方法の特徴は、絶縁性樹脂５０を支
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２６の従来の製造方法のよ
うに、不要な支持基板５を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２６の従来の製造方法のよ
うに、不要な支持基板５を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。
【００８５】尚、導電路５１表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される半導体素子により違ってくるが、半導体
装置５６としての厚さは、厚くも薄くもできる特徴を有
する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０
μｍの導電路５１とその高さを低くした半導体素子が埋
め込まれた半導体装置になる。（以上図１を参照） 半導体装置の製造方法を説明する第２の実施の形態 次に図９〜図１３、図８を使ってひさし５８を有する半
導体装置５６の製造方法について説明する。尚、ひさし
となる第２の材料７０が被着される以外は、第１の実施
の形態と実質同一であるため、詳細な説明は省略する。
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される半導体素子により違ってくるが、半導体
装置５６としての厚さは、厚くも薄くもできる特徴を有
する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０
μｍの導電路５１とその高さを低くした半導体素子が埋
め込まれた半導体装置になる。（以上図１を参照） 半導体装置の製造方法を説明する第２の実施の形態 次に図９〜図１３、図８を使ってひさし５８を有する半
導体装置５６の製造方法について説明する。尚、ひさし
となる第２の材料７０が被着される以外は、第１の実施
の形態と実質同一であるため、詳細な説明は省略する。
【００８６】まず図９の如く、第１の材料から成る導電
箔６０の上にエッチングレートの小さい第２の材料７０
が被覆された導電箔６０を用意する。
箔６０の上にエッチングレートの小さい第２の材料７０
が被覆された導電箔６０を用意する。
【００８７】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし５
８と成って形成されるため好適である。太い実線がＮｉ
から成る導電被膜７０であり、その膜厚は１〜１０μｍ
程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８
が形成されやすい。
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし５
８と成って形成されるため好適である。太い実線がＮｉ
から成る導電被膜７０であり、その膜厚は１〜１０μｍ
程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８
が形成されやすい。
【００８８】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る導電箔６０をエッチングすればひさし５
８が形成できるからである。第２の材料としては、Ｎｉ
の他に、Ａｌ、Ａｇ、Ａｕ等が考えられる。尚、第２の
材料としてＡｇ、Ａｕを採用する場合、部分メッキを形
成しても良い。（以上図９を参照） 続いて、半導体素子５２Ａが形成される領域ＲＧ、少な
くとも導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔
６０を、導電箔６０の厚みよりも薄く取り除く工程があ
る。
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る導電箔６０をエッチングすればひさし５
８が形成できるからである。第２の材料としては、Ｎｉ
の他に、Ａｌ、Ａｇ、Ａｕ等が考えられる。尚、第２の
材料としてＡｇ、Ａｕを採用する場合、部分メッキを形
成しても良い。（以上図９を参照） 続いて、半導体素子５２Ａが形成される領域ＲＧ、少な
くとも導電路５１Ｂ、５１Ｃとなる領域を除いた導電箔
６０を、導電箔６０の厚みよりも薄く取り除く工程があ
る。
【００８９】Ｎｉ７０の上に、ホトレジストＰＲを形成
し、半導体素子５２Ａが形成される領域ＲＧ、導電路５
１Ｂ、５１Ｃとなる領域を除いたＮｉ７０が露出するよ
うにホトレジストＰＲをパターニングし、前記ホトレジ
ストを介してエッチングすればよい。
し、半導体素子５２Ａが形成される領域ＲＧ、導電路５
１Ｂ、５１Ｃとなる領域を除いたＮｉ７０が露出するよ
うにホトレジストＰＲをパターニングし、前記ホトレジ
ストを介してエッチングすればよい。
【００９０】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。
【００９１】尚、前記分離溝６１が形成された導電箔６
０に半導体素子５２Ａ、回路素子５２Ｂを実装する工程
（図１２）、前記導電箔６０および分離溝６１に絶縁性
樹脂５０を被覆し、導電箔６０の裏面を化学的および／
または物理的に除き、導電路５１として分離する工程
（図１３）、および導電路裏面に導電被膜を形成して完
成までの工程（図８）は、前製造方法と同一であるため
その説明は省略する。 半導体素子の製造方法を説明する第３の実施の形態 続いて、図２の半導体装置５３をマトリックス状に配置
し、封止後に個別分離する製造方法を図１４〜図２０を
参照しながら説明する。尚、本製造方法は、第１の実施
の形態と殆どが同じであるため、同一の部分は簡単に述
べる。
０に半導体素子５２Ａ、回路素子５２Ｂを実装する工程
（図１２）、前記導電箔６０および分離溝６１に絶縁性
樹脂５０を被覆し、導電箔６０の裏面を化学的および／
または物理的に除き、導電路５１として分離する工程
（図１３）、および導電路裏面に導電被膜を形成して完
成までの工程（図８）は、前製造方法と同一であるため
その説明は省略する。 半導体素子の製造方法を説明する第３の実施の形態 続いて、図２の半導体装置５３をマトリックス状に配置
し、封止後に個別分離する製造方法を図１４〜図２０を
参照しながら説明する。尚、本製造方法は、第１の実施
の形態と殆どが同じであるため、同一の部分は簡単に述
べる。
【００９２】まず図１４の如く、シート状の導電箔６０
を用意する。
を用意する。
【００９３】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００９４】続いて、半導体素子５２Ａが形成される領
域（ここでは２つの半導体素子が導電路５１Ａ（５１
Ｄ）上に実装されるため、導電路５１Ａ（５１Ｄ）が形
成される領域となる）、少なくとも導電路５１Ｂ、５１
Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０を、
導電箔６０の厚みよりも薄く除去する工程がある。
域（ここでは２つの半導体素子が導電路５１Ａ（５１
Ｄ）上に実装されるため、導電路５１Ａ（５１Ｄ）が形
成される領域となる）、少なくとも導電路５１Ｂ、５１
Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０を、
導電箔６０の厚みよりも薄く除去する工程がある。
【００９５】図１５の如く、Ｃｕ箔６０の上に、耐エッ
チングマスクＰＲを形成し、前述したように半導体素子
５２Ａが形成される領域、少なくとも導電路５１Ｂ、５
１Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１６の如く、前記ホトレジストＰＲを介して
エッチングすればよい。
チングマスクＰＲを形成し、前述したように半導体素子
５２Ａが形成される領域、少なくとも導電路５１Ｂ、５
１Ｃ、５１Ｅ〜５５Ｊとなる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１６の如く、前記ホトレジストＰＲを介して
エッチングすればよい。
【００９６】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００９７】またここの分離溝６１の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。（詳細は、第１の実施の形態を参照） 尚、図１５に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。（詳細は、第１の実施の形態を参照） 尚、図１５に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
【００９８】続いて、図１７の如く、前記ＲＧに対応す
る導電箔６０に半導体素子５２Ａを固着して電気的に接
続し、半導体素子５２Ａ表面の電極と接続された金属細
線５５Ａを導電路５５Ｂに接続する工程がある。
る導電箔６０に半導体素子５２Ａを固着して電気的に接
続し、半導体素子５２Ａ表面の電極と接続された金属細
線５５Ａを導電路５５Ｂに接続する工程がある。
【００９９】半導体素子５２Ａとしては、トランジス
タ、ダイオード、ＩＣチップ等の半導体素子であり、他
にチップコンデンサ、チップ抵抗等の受動素子を図１の
ように実装しても良い。
タ、ダイオード、ＩＣチップ等の半導体素子であり、他
にチップコンデンサ、チップ抵抗等の受動素子を図１の
ように実装しても良い。
【０１００】ここでは、ベアのトランジスタチップ５２
Ａが溝にダイボンディングされ、エミッタ電極と導電路
５１Ｂ、ベース電極と導電路５１Ｃが金属細線５５Ａを
介して接続される。
Ａが溝にダイボンディングされ、エミッタ電極と導電路
５１Ｂ、ベース電極と導電路５１Ｃが金属細線５５Ａを
介して接続される。
【０１０１】更に、図１８に示すように、前記導電箔６
０および分離溝６１に絶縁性樹脂５０を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
０および分離溝６１に絶縁性樹脂５０を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
【０１０２】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、半導体素子の最頂部から約
１００μｍ程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
された絶縁性樹脂の厚さは、半導体素子の最頂部から約
１００μｍ程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
【０１０３】本工程の特徴は、絶縁性樹脂５０を被覆す
る際、導電路５１となる導電箔６０が支持基板となるこ
とである。従来では、図２６の様に、本来必要としない
支持基板５を採用して導電路７〜１１を形成している
が、本発明では、支持基板となる導電箔６０は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
る際、導電路５１となる導電箔６０が支持基板となるこ
とである。従来では、図２６の様に、本来必要としない
支持基板５を採用して導電路７〜１１を形成している
が、本発明では、支持基板となる導電箔６０は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
【０１０４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
【０１０５】続いて、導電箔６０の裏面を化学的および
／または物理的に除き、導電路５１として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
／または物理的に除き、導電路５１として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【０１０６】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。その結果、約４０μｍの厚さの導電路５１となって
分離される。また絶縁性樹脂５０が露出する手前まで、
導電箔６０を全面ウェトエッチングし、その後、研磨ま
たは研削装置により全面を削り、絶縁性樹脂５０を露出
させても良い。
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。その結果、約４０μｍの厚さの導電路５１となって
分離される。また絶縁性樹脂５０が露出する手前まで、
導電箔６０を全面ウェトエッチングし、その後、研磨ま
たは研削装置により全面を削り、絶縁性樹脂５０を露出
させても良い。
【０１０７】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。
表面が露出する構造となる。
【０１０８】更に、図１９の如く、露出した導電路５１
に半田等の導電材ＣＭを被着する。
に半田等の導電材ＣＭを被着する。
【０１０９】最後に、図２０の如く、半導体装置毎に分
離しする工程がある。
離しする工程がある。
【０１１０】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
【０１１１】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
【０１１２】図２７の右側には、本発明を簡単にまとめ
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、裏面Ｃｕ箔
除去、導電路の裏面処理およびダイシングの９工程で半
導体装置が実現できる。しかも支持基板をメーカーから
供給することなく、全ての工程を内作する事ができる。
半導体装置の種類およびこれらの実装方法を説明する実
施の形態。
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、裏面Ｃｕ箔
除去、導電路の裏面処理およびダイシングの９工程で半
導体装置が実現できる。しかも支持基板をメーカーから
供給することなく、全ての工程を内作する事ができる。
半導体装置の種類およびこれらの実装方法を説明する実
施の形態。
【０１１３】図２１は、フェイスダウン型の半導体素子
８０を実装した半導体装置８１を示すものである。半導
体素子８０としては、ベアの半導体チップ、表面が封止
されたＣＳＰやＢＧＡ等が該当する。また図２２は、チ
ップ抵抗やチップ抵抗等の受動素子８２が実装された半
導体装置８３を示すものである。これらは、支持基板が
不要であるため、薄型であり、しかも絶縁性樹脂で封止
されてあるため、耐環境性にも優れたものである。
８０を実装した半導体装置８１を示すものである。半導
体素子８０としては、ベアの半導体チップ、表面が封止
されたＣＳＰやＢＧＡ等が該当する。また図２２は、チ
ップ抵抗やチップ抵抗等の受動素子８２が実装された半
導体装置８３を示すものである。これらは、支持基板が
不要であるため、薄型であり、しかも絶縁性樹脂で封止
されてあるため、耐環境性にも優れたものである。
【０１１４】図２３Ａは、実層構造について説明するも
のである。プリント基板や金属基板、セラミック基板等
の実装基板８４に形成された導電路８５に今まで説明し
てきた本発明の半導体装置５３、８１、８３が実装され
たものである。
のである。プリント基板や金属基板、セラミック基板等
の実装基板８４に形成された導電路８５に今まで説明し
てきた本発明の半導体装置５３、８１、８３が実装され
たものである。
【０１１５】特に、半導体チップ５２の裏面が固着され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、前記導電路８５を介して放熱させ
ることができる。また実装基板８４として金属基板を採
用すると、金属基板の放熱性も手伝って更に半導体チッ
プ５２の温度を低下させることができる。そのため、半
導体チップの駆動能力を向上させることができる。
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、前記導電路８５を介して放熱させ
ることができる。また実装基板８４として金属基板を採
用すると、金属基板の放熱性も手伝って更に半導体チッ
プ５２の温度を低下させることができる。そのため、半
導体チップの駆動能力を向上させることができる。
【０１１６】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１１７】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
【０１１８】また図２３Ｂは、本半導体装置を実装基板
として活用したものである。あたかもプリント基板の中
に素子が実装されているようなものである。半導体装置
９０は、導電路が露出しているため、この上には素子が
実装できる。ここでは、チップコンデンサ９２、本製造
方法で形成されたディスクリート型の半導体装置９１が
実装されている。
として活用したものである。あたかもプリント基板の中
に素子が実装されているようなものである。半導体装置
９０は、導電路が露出しているため、この上には素子が
実装できる。ここでは、チップコンデンサ９２、本製造
方法で形成されたディスクリート型の半導体装置９１が
実装されている。
【０１１９】
【発明の効果】以上の説明から明らかなように、本発明
では、半導体素子、導電路および絶縁性樹脂の必要最小
限で構成され、資源に無駄のない半導体装置となる。よ
って完成するまで余分な構成要素が無く、コストを大幅
に低減できる半導体装置を実現できる。また絶縁性樹脂
の被覆膜厚、導電箔の厚みを最適値にすることにより、
更には半導体素子の裏面が他の導電路の表面よりも低く
なるように設定することで、半導体装置の薄型化が可能
になり、小型化および軽量化された半導体装置を実現で
きる。更には、反りや剥がれの現象が顕著である配線
は、絶縁性樹脂に埋め込まれて支持されるため、これら
の問題を解決することができる。
では、半導体素子、導電路および絶縁性樹脂の必要最小
限で構成され、資源に無駄のない半導体装置となる。よ
って完成するまで余分な構成要素が無く、コストを大幅
に低減できる半導体装置を実現できる。また絶縁性樹脂
の被覆膜厚、導電箔の厚みを最適値にすることにより、
更には半導体素子の裏面が他の導電路の表面よりも低く
なるように設定することで、半導体装置の薄型化が可能
になり、小型化および軽量化された半導体装置を実現で
きる。更には、反りや剥がれの現象が顕著である配線
は、絶縁性樹脂に埋め込まれて支持されるため、これら
の問題を解決することができる。
【０１２０】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２６の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２６の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
【０１２１】しかも半導体素子がロウ材、Ａｕ、Ａｇ等
の導電被膜を介して直接導電路に固着されていたり、半
導体素子の裏面が露出されているため、半導体素子から
発生する熱を導電路を介して直接実装基板に熱を伝える
ことができる。特にこの放熱により、パワー素子の実装
も可能となる。
の導電被膜を介して直接導電路に固着されていたり、半
導体素子の裏面が露出されているため、半導体素子から
発生する熱を導電路を介して直接実装基板に熱を伝える
ことができる。特にこの放熱により、パワー素子の実装
も可能となる。
【０１２２】また導電路の表面にひさしが形成できるた
め、アンカー効果を発生させることができ、導電路、特
に配線の反り、抜けを防止することができる。
め、アンカー効果を発生させることができ、導電路、特
に配線の反り、抜けを防止することができる。
【０１２３】また本発明の半導体装置の製造方法では、
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは半導体素子の実装、絶縁性樹脂の被着時までは
導電箔で全体を支持し、また導電箔を各導電路として分
離する時は、絶縁性樹脂を支持基板にして機能させてい
る。従って、半導体素子、導電箔、絶縁性樹脂の必要最
小限で製造できる。従来例で説明した如く、本来半導体
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電路が絶縁性樹脂に埋め込まれていること、更には絶縁
性樹脂と導電箔の厚みの調整が可能であることにより、
非常に薄い半導体装置が形成できるメリットもある。
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは半導体素子の実装、絶縁性樹脂の被着時までは
導電箔で全体を支持し、また導電箔を各導電路として分
離する時は、絶縁性樹脂を支持基板にして機能させてい
る。従って、半導体素子、導電箔、絶縁性樹脂の必要最
小限で製造できる。従来例で説明した如く、本来半導体
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電路が絶縁性樹脂に埋め込まれていること、更には絶縁
性樹脂と導電箔の厚みの調整が可能であることにより、
非常に薄い半導体装置が形成できるメリットもある。
【０１２４】またスルーホールの形成工程、導体の印刷
工程（セラミック基板の場合）等を省略できるので、従
来より製造工程を大幅に短縮でき、全行程を内作できる
利点を有する。またフレーム金型も一切不要であり、極
めて短納期となる製造方法である。
工程（セラミック基板の場合）等を省略できるので、従
来より製造工程を大幅に短縮でき、全行程を内作できる
利点を有する。またフレーム金型も一切不要であり、極
めて短納期となる製造方法である。
【０１２５】次に導電路を個々に分離せずに取り扱える
ため、後の絶縁性樹脂の被覆工程に於いて、作業性が向
上する特徴も有する。
ため、後の絶縁性樹脂の被覆工程に於いて、作業性が向
上する特徴も有する。
【０１２６】最後に本半導体装置を支持基板として活用
し、露出している導電路に半導体素子を実装できるた
め、高機能な基板モジュールが実現できる。特に本半導
体装置を支持基板とし、この上に素子として本半導体装
置を実装すれば、基板モジュールとして更に軽量で薄い
ものが実現できる。
し、露出している導電路に半導体素子を実装できるた
め、高機能な基板モジュールが実現できる。特に本半導
体装置を支持基板とし、この上に素子として本半導体装
置を実装すれば、基板モジュールとして更に軽量で薄い
ものが実現できる。
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１１】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１２】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１３】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１４】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１５】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１６】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１７】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１８】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１９】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図２４】従来の回路装置の実装構造を説明する図であ
る。
る。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図であ
る。
る。
【図２７】従来と本発明の回路装置の製造方法を説明す
る図である。
る図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回
路のパターン図である。
路のパターン図である。
５０ 絶縁性樹脂 ５１Ａ〜５１Ｃ 導電路 ５２Ａ 半導体素子 ５２Ｂ 受動素子 ５３ 半導体装置 ５４ 分離溝 ５８ ひさし
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/00 Ｈ０１Ｌ 23/12 Ｌ (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA07 CA10 CA21 DB02 EA02 EA07 EA13 GA02 5F067 AA01 AA04 AA05 AA11 AB04 BC12 CA04 DA01 DA16 DC16 DC17 DC18 EA02 EA04 EA06
Claims (19)
- 【請求項１】 分離溝で電気的に分離された複数の導電
路と、前記導電路と半導体素子の電極とを接続する金属
細線と、前記半導体素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面と前記半導体素子
の裏面を露出して一体に支持する絶縁性樹脂とを備えた
事を特徴とする半導体装置。 - 【請求項２】 分離溝で電気的に分離された複数の導電
路と、前記導電路と半導体素子の電極とを接続する金属
細線と、前記半導体素子を被覆し且つ前記導電路間の前
記分離溝に充填され、前記導電路の裏面と前記半導体素
子の裏面に形成された導電被膜を露出して一体に支持す
る絶縁性樹脂とを備えた事を特徴とする半導体装置。る
事を特徴とする半導体装置。 - 【請求項３】 分離溝で電気的に分離された複数の導電
路と、第１の導電路上に固着された半導体素子と、前記
半導体素子の電極と第２の導電路とを接続する金属細線
と、前記半導体素子を被覆し且つ前記導電路間の前記分
離溝に充填され前記導電路の裏面を露出して一体に支持
する絶縁性樹脂とを備え、 前記第２の導電路よりも前記第１の導電路の高さを低く
形成した事を特徴とする半導体装置。 - 【請求項４】 前記導電路は銅、アルミニウム、鉄−ニ
ッケルのいずれかの導電箔で構成されることを特徴とす
る請求項１から請求項３のいずれかに記載された半導体
装置。 - 【請求項５】 前記導電路上面に前記導電路とは異なる
金属材料より成る導電被膜を設けることを特徴とする請
求項１から請求項３のいずれかに記載された半導体装
置。 - 【請求項６】 前記導電被膜はニッケル、金あるいは銀
で構成されることを特徴とする請求項５に記載された半
導体装置。 - 【請求項７】 前記半導体素子はベアチップであり、他
にチップ回路部品が前記導電路に実装されることを特徴
とする請求項１から請求項６のいずれかに記載された半
導体装置。 - 【請求項８】 前記導電路の内、少なくとも一つは、配
線として形成され、この配線により前記半導体素子およ
びチップ回路部品と一緒に回路が構成されることを特徴
とした請求項７に記載された半導体装置。 - 【請求項９】 前記導電路の側面は、湾曲に構成される
請求項１から請求項８のいずれかに記載の半導体装置。 - 【請求項１０】 導電箔を用意し、形成予定の導電路の
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝を形成し、 半導体素子が配置される前記溝に前記半導体素子を固着
し、前記半導体素子の電極と所望の前記導電路とを金属
細線により電気的に接続し、 前記半導体素子および前記金属細線を被覆し、前記溝に
充填されるように絶縁性樹脂でモールドし、 前記形成予定の導電路を分離することを特徴とする半導
体装置の製造方法。 - 【請求項１１】 導電箔を用意し、形成予定の導電路の
間および半導体素子が配置される領域に対応する前記導
電箔に、前記導電箔の厚みよりも浅い溝をエッチングに
より形成し、前記エッチングにより前記形成予定の導電
路に前記導電箔と異なる材料のひさしを形成し、 半導体素子が配置される溝に前記半導体素子を固着し、
前記半導体素子の電極と所望の前記導電路とを金属細線
により電気的に接続し、 前記半導体素子および前記金属細線を被覆し、前記溝に
充填されるように絶縁性樹脂でモールドし、 前記形成予定の導電路を分離することを特徴とする半導
体装置の製造方法。 - 【請求項１２】 前記絶縁性樹脂を切断して個別の半導
体装置に分離する工程を有することを特徴とした請求項
１０または請求項１１に記載の半導体装置の製造方法。 - 【請求項１３】 前記絶縁性樹脂でモールドした後、前
記溝が露出するまで、前記絶縁性樹脂および前記導電箔
を取り除くことを特徴とする請求項１０から請求項１２
のいずれかに記載の半導体装置の製造方法。 - 【請求項１４】 前記半導体素子の裏面または前記半導
体素子の裏面に形成された導電材料が露出する請求項１
３に記載の半導体装置の製造方法。 - 【請求項１５】 前記導電路裏面と前記絶縁性樹脂の裏
面が実質的に一致することを特徴とする請求項１３また
は請求項１４に記載の半導体装置の製造方法。 - 【請求項１６】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項１０から請求項１５のいずれかに記載された半導体装
置の製造方法。 - 【請求項１７】 前記ひさしはニッケル、銀または金で
形成されることを特徴とする請求項１１に記載された半
導体装置の製造方法。 - 【請求項１８】 前記半導体素子の他にチップ回路部品
が前記導電路に固着されることを特徴とする請求項１０
から請求項１７のいずれかに記載された半導体装置の製
造方法。 - 【請求項１９】 前記導電路の少なくとも一つは、配線
であり、前記半導体素子と前記チップ回路部品により回
路が形成される請求項１０から請求項１８のいずれかに
記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088831A JP3510839B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088831A JP3510839B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194095A Division JP4036603B2 (ja) | 2000-06-28 | 2000-06-28 | 半導体装置およびその製造方法 |
| JP2003371771A Division JP4443190B2 (ja) | 2003-10-31 | 2003-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274313A true JP2001274313A (ja) | 2001-10-05 |
| JP3510839B2 JP3510839B2 (ja) | 2004-03-29 |
Family
ID=18604653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088831A Expired - Fee Related JP3510839B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3510839B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| WO2011122645A1 (ja) * | 2010-03-30 | 2011-10-06 | Jx日鉱日石金属株式会社 | エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体 |
| WO2012137333A1 (ja) * | 2011-04-07 | 2012-10-11 | 三菱電機株式会社 | モールドモジュール、及び電動パワーステアリング装置 |
| JP2014187636A (ja) * | 2013-03-25 | 2014-10-02 | Hitachi Systems Ltd | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 |
| US10903406B2 (en) | 2015-07-28 | 2021-01-26 | Osram Oled Gmbh | Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH02240940A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH0399456A (ja) * | 1989-09-06 | 1991-04-24 | Motorola Inc | 半導体装置およびその製造方法 |
| JPH08255870A (ja) * | 1995-03-17 | 1996-10-01 | Kokusai Electric Co Ltd | 電子部品実装板及びその製造方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
-
2000
- 2000-03-28 JP JP2000088831A patent/JP3510839B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH02240940A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH0399456A (ja) * | 1989-09-06 | 1991-04-24 | Motorola Inc | 半導体装置およびその製造方法 |
| JPH08255870A (ja) * | 1995-03-17 | 1996-10-01 | Kokusai Electric Co Ltd | 電子部品実装板及びその製造方法 |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| WO2011122645A1 (ja) * | 2010-03-30 | 2011-10-06 | Jx日鉱日石金属株式会社 | エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体 |
| JP2011211008A (ja) * | 2010-03-30 | 2011-10-20 | Jx Nippon Mining & Metals Corp | エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体 |
| WO2012137333A1 (ja) * | 2011-04-07 | 2012-10-11 | 三菱電機株式会社 | モールドモジュール、及び電動パワーステアリング装置 |
| CN103402853A (zh) * | 2011-04-07 | 2013-11-20 | 三菱电机株式会社 | 模塑模块以及电动助力转向装置 |
| US9123693B2 (en) | 2011-04-07 | 2015-09-01 | Mitsubishi Electric Corporation | Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus |
| JP2014187636A (ja) * | 2013-03-25 | 2014-10-02 | Hitachi Systems Ltd | 複数の再構成可能論理回路を環状直列に接続して、パイプライン処理を実現する論理処理装置 |
| US10903406B2 (en) | 2015-07-28 | 2021-01-26 | Osram Oled Gmbh | Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3510839B2 (ja) | 2004-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2001274290A (ja) | 回路装置 | |
| JP2001250883A (ja) | 回路装置の製造方法 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP2001223318A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |