[go: up one dir, main page]

JP2001257591A - アナログフロントエンド - Google Patents

アナログフロントエンド

Info

Publication number
JP2001257591A
JP2001257591A JP2001034288A JP2001034288A JP2001257591A JP 2001257591 A JP2001257591 A JP 2001257591A JP 2001034288 A JP2001034288 A JP 2001034288A JP 2001034288 A JP2001034288 A JP 2001034288A JP 2001257591 A JP2001257591 A JP 2001257591A
Authority
JP
Japan
Prior art keywords
analog
digital
digital converter
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001034288A
Other languages
English (en)
Inventor
Andreas Menkhoff
メンクホフ アンドレアス
Peter Schoellhorn
シェルホルン ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2001257591A publication Critical patent/JP2001257591A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、通信機器用の受信機で使用され、
正確な駆動レベルを制御できるアナログフロントエンド
を提供する。 【解決手段】 アナログフロントエンドは、アナログ/
ディジタル変換器(4)の上流に接続されている複数の
アナログ構成要素(1−3)を含む。個々のアナログ構
成要素(1−3)の駆動レベルを正確に制御するため
に、アナログ/ディジタル変換器(4)の入力を、切換
装置(8)を介してアナログ構成要素(1−3)のどれ
かの出力に随意に接続することができ、それぞれのアナ
ログ構成要素(1−3)のための駆動レベル制御信号
を、アナログ/ディジタル変換器(4)によって供給さ
れる標本値を評価することによって生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信受信機で使用
されるアナログフロントエンドに関する。
【0002】
【従来の技術】従来、例えば、通信受信機で使用されて
いるアナログフロントエンドには、アナログ/ディジタ
ル変換器の上流に配置された様々なアナログ構成要素が
含まれる。こうしたアナログ構成要素、例えば、増幅器
やフィルタなどであるアナログ構成要素には、アナログ
受信信号が供給され、その受信信号は、その後、サンプ
リングおよびディジタル化のためにアナログ/ディジタ
ル変換器に送り込まれる。
【0003】
【発明が解決しようとする課題】アナログフロントエン
ドの正確な駆動レベル制御が既に非常に重要となってお
り、後述の理由から将来においてはますます重要にな
る。集積回路の構造の大きさがますます小さくなるに応
じて、こうした集積回路上で使用されるクロック周波数
はますます高くなる。この結果として、それぞれの集積
回路上に配置されたディジタル構成要素とその直ぐ近く
に配置された集積回路とからアナログ構成要素が受ける
干渉がますます増大する。それによって、ノイズに起因
する干渉作用がますます顕著になると予想できる。一
方、その構造の大きさが小さくなるのに応じて、アナロ
グ構成要素に対する供給電圧が低くなり、その結果、ノ
イズ成分の増加と供給電圧の減少との間の隔たりが小さ
くなる。構造の大きさの縮小は、ディジタル構成要素を
ますます小さくする要因となる。ディジタル構成要素と
同じように、アナログ構成要素のサイズを縮小すること
は不可能なので、アナログ構成要素の重要性が増大し続
けている。この理由から、実装損失を可能な限り低く保
つために、アナログ構成要素の駆動レベルを最適に制御
することが重要である。
【0004】従来では、アナログ/ディジタル変換器の
直ぐ上流に配置されていないアナログ構成要素の駆動レ
ベルを制御するために、いわゆるピーク検出器が使用さ
れている。アナログ信号が特定の閾値を超える時にはい
つも、この超過がピーク検出器によって検知される。特
定の時間間隔内においてピーク検出器によって検出され
るピークの数が特定の限界値を越える時には、アナログ
構成要素の駆動レベルを低下させる。一方、ピーク検出
器によって検出されるピークの数が少なすぎる場合に
は、アナログ構成要素の駆動レベルを増大させる。
【0005】しかし、ピーク検出器を使用して、アナロ
グフロントエンド及び/又はその対応するアナログ構成
要素の駆動レベルを制御することには、幾つかの問題点
がある。先ず、アナログフロントエンドのほぼ直線的な
挙動と振幅制限に起因する信号歪みとの間の領域が変わ
りやすい。すなわち、アナログ構成要素の上流のアナロ
グ信号が全く歪んでいない領域、アナログ信号がわずか
しか歪んでいない領域、アナログ信号が大きく歪んでい
る領域、または、アナログ信号が極めて大きく歪んでい
る領域が存在する。しかし、上述のピーク検出器を使用
する場合には、これらの閾値の1つだけを検査または監
視することが可能であるに過ぎない。しかし、この閾値
を、アナログフロントエンドの駆動レベルを最適に制御
できるように、アナログ入力信号の振幅ヒストグラムに
応じて変化させなければならない。しかし、ディジタル
テレビ信号が衛星支援によって受信される時には、例え
ば、純粋なQPSK(直交位相偏移キーイング)信号の
振幅ヒストグラムは、SCPC(チャネル当たりの単一
搬送波)信号の振幅ヒストグラムとは比較的大きく相違
する。
【0006】上述のように、ピーク検出器は、アナログ
フロントエンドのアナログ信号が多かれ少なかれ歪んで
いる領域内で予め規定された信号振幅の超過を記録す
る。もちろん、この超過は非常に希にしか起こらず、し
たがって、アナログ信号の歪み全体は十分に小さい。ピ
ーク検出器は、アナログ/ディジタル変換器のクロック
に関して、10,000個の標本値毎のオーダでほぼ1
回トリガされ、したがって、各々の場合に、アナログ構
成要素の駆動レベルの制御は、10,000個毎の標本
値の後に行われる。しかし、これは、測定期間が非常に
長くなり、かつ、測定値の分散が比較的高いということ
を意味する。
【0007】したがって、本発明は、アナログ構成要
素、特にアナログ/ディジタル変換器の直ぐ上流には位
置していないアナログ構成要素のより正確な駆動レベル
制御を僅かなコストの追加だけによって実現できるアナ
ログフロントエンドを提案するという目的に基づいてい
る。
【0008】
【課題を解決するための手段】この目的は、請求項1の
特徴を有するアナログフロントエンドによって本発明に
したがって実現される。各請求項は、本発明のそれぞれ
の好ましい有利な実施形態を説明する。本発明による解
決策では、一般に集積回路の形で具体化されるアナログ
フロントエンドが、アナログ/ディジタル変換器で、振
幅を決定するための非常に正確な測定機器を有するとい
う事実を利用する。アナログ信号レベルの異なった切換
位置においてアナログ信号レベルを測定するために、ア
ナログ/ディジタル変換器を、アナログフロントエンド
の各段の下流に、すなわち、アナログフロントエンドの
各アナログ構成要素の下流に随意に接続することができ
る。その次に、アナログ/ディジタル変換器の出力信号
を、それぞれのアナログ構成要素に関する駆動レベル制
御信号を生成するために評価する。
【0009】アナログフロントエンドのレベル再調整段
階では、受信アナログ信号の内容は重要でないので、ア
ナログ/ディジタル変換器のあらゆる標本値をこの目的
のために使用することができ、その結果として、アナロ
グフロントエンドと、したがって、アナログ受信信号と
を迅速にかつ正確に設定できる。一方、動作の進行中に
は、受信信号の内容が最も重要である。しかし、受信条
件が、あらゆる場合に、例えば、それぞれの受信機の隣
接チャネルがオンオフ切換されることの結果として、変
化する可能性があるので、アナログフロントエンドの信
号レベルが監視されなければならない。この理由から、
動作の進行中は、アナログ/ディジタル変換器のk番目
毎の標本値だけを、異なった切換位置におけるアナログ
フロントエンドの駆動レベル制御を検査するために使用
することが好ましい。この測定によって、ディジタル出
力信号のために利用できない標本値は、アナログ/ディ
ジタル変換器の隣接標本値からの補間によって求められ
る。
【0010】したがって、本発明によるアナログフロン
トエンドは、個々のアナログ構成要素の駆動レベルを確
実かつ正確に制御することに使用される。アナログ入力
信号のレベル又は振幅応答を変えることができるアナロ
グ構成要素の駆動レベルの対応する制御を確実に行うこ
とができるように、アナログフロントエンド上の各ポイ
ントにおいて、アナログ入力信号のヒストグラム等を求
めることが可能である。ピーク検出器の使用は不要であ
る。制御をピーク値に対して行うのではなく、例えば、
入力信号の変動に対して行う場合には、制御すなわち駆
動レベル制御が、この場合には、10,000番目毎の
標本値の代わりに、k番目毎の標本値が駆動レベル制御
に必要な振幅情報を含むので、より迅速に応答すること
ができる。
【0011】本発明は、原則的に、あらゆる構造のあら
ゆるアナログフロントエンドの正確な駆動レベル制御に
適している。しかし、本発明は、例えば、ケーブルモデ
ムのような通信用途のための受信機で使用されるアナロ
グフロントエンドに特に適している。
【0012】
【発明の実施の形態】以下では、本発明を、添付図面を
参照して好ましい実施形態によってさらに詳細に説明す
る。添付図面の図1は、ブロック回路図の形で本発明に
よるアナログフロントエンドの構造を示す。
【0013】アナログフロントエンドは、複数のアナロ
グ部品を含む信号処理経路に送り込まれるアナログ信号
x(t)を受け取る。図1に例示する実施形態では、ア
ナログ入力信号x(t)は、この信号処理経路内で、増
幅器1と、アンチエイリアシングフィルタ2と、別の増
幅器3とを通過し、その後で、切換スイッチ8を介し
て、サンプリングとディジタル化のためにアナログ/デ
ィジタル変換器4に送り込まれる。
【0014】アナログ/ディジタル変換器4は、切換ス
イッチ8を介して、この信号処理経路の任意の素子に接
続される。特に、アナログ/ディジタル変換器4は、切
換スイッチ8を使用して、アナログ入力信号のレベルま
たは振幅応答を変えるアナログフロントエンドの個々の
アナログ構成要素1−3のどれかの下流に接続可能であ
る。ディジタルロジック回路5がアナログ/ディジタル
変換器4の出力に接続されており、このディジタルロジ
ック回路5は、その機能として個々のアナログ構成要素
1−3に対する駆動レベル制御信号を生成するために、
アナログ/ディジタル変換器によって供給される標本値
を評価する。
【0015】アナログフロントエンドのレベル再調整段
階では、アナログ受信信号x(t)の内容は重要ではな
い。したがって、この段階中は、ディジタルロジック回
路5は、駆動レベル制御信号を生成するために、アナロ
グ/ディジタル変換器4の任意の標本値を使用すること
ができる。この目的のために、切換スイッチ8は、アナ
ログ受信信号x(t)のレベルがアナログ/ディジタル
変換器4によってアナログフロントエンドの異なった切
換位置で測定されるように、図1に示す異なった位置に
ディジタルロジック回路5によって交互に切り換え、ア
ナログ/ディジタル変換器4によって供給される標本値
は、それに対応する駆動レベル制御信号を生成するため
にディジタルロジック回路5によって評価される。
【0016】一方、動作進行中には、アナログ受信信号
x(t)の内容が最も重要である。しかし、アナログフ
ロントエンドの個々のアナログ構成要素1−3の駆動レ
ベルをこの段階中も制御できるように、異なった切換位
置でアナログフロントエンドの駆動レベル制御を検査す
るために、アナログ/ディジタル変換器4のk番目の標
本値だけを評価する。検査のためにそれぞれに必要とさ
れる切換位置は、ディジタルロジック回路5によって切
換スイッチ8を介して順に、アナログ/ディジタル変換
器4の入力に接続される。
【0017】しかし、この手続き中には、駆動レベル制
御に使用されるアナログ/ディジタル変換器4の標本値
を、ディジタル出力信号y(k)のために使用できない
という問題が生じる。しかし、このようにディジタル出
力信号y(k)のために使用できない標本値を、隣接の
標本値から補間によって計算することができる。このた
めに、上述の補間を行うディジタルフィルタ6をアナロ
グ/ディジタル変換器4の出力に接続する。さらに、デ
ィジタルフィルタ6のグループ遅延時間を等化するn次
のディジタル遅延回路7を、アナログ/ディジタル変換
器4の出力に接続する。ディジタルフィルタ6および遅
延回路7の出力を別のスイッチ9を介してアナログフロ
ントエンドの出力に接続する。スイッチ9は、通常の動
作時には、アナログフロントエンドの出力がディジタル
遅延回路7を介してアナログ/ディジタル変換器4の出
力に接続されるように、一方、駆動レベル制御モードで
は、アナログフロントエンドの出力が、ディジタル出力
信号y(k)のための補間標本値を出力するために、デ
ィジタルフィルタ6を介してアナログ/ディジタル変換
器4の出力に接続されるように、ディジタルロジック回
路5によって駆動される。したがって、ディジタル出力
信号y(k)を、アナログフロントエンドの出力におい
て連続的に取り出すことができる。
【0018】ディジタルフィルタ6は、例えば、伝送関
数z-4を有するディジタル遅延回路7を用いる場合に
は、伝送関数として、 H(z)=−1+9*z-1−24*z-2+40*z-3+4
0*z-5−24*z-6+9*z-7−z-8 を有するようにできる。
【図面の簡単な説明】
【図1】本発明によるアナログフロントエンドのブロッ
ク回路構成を示す図である。
【符号の説明】
1、3…増幅器 2…アンチエイリアシングフィルタ 4…アナログ/ディジタル変換器 5…ディジタルロジック回路 6…ディジタルフィルタ 7…ディジタル遅延回路 8、9…切換スイッチ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 アナログ入力信号(x(t))が供給さ
    れる複数のアナログ構成要素(1−3)を有し、 前記アナログ構成要素(1−3)の下流に接続され、前
    記アナログ構成要素(1−3)によって処理された前記
    アナログ入力信号(x(t))をディジタル出力信号
    (y(k))に変換するアナログ/ディジタル変換器
    (4)を有し、および、 前記アナログ構成要素(1−3)の駆動レベルを制御す
    る制御装置(5)を有するアナログフロントエンドにお
    いて、 前記アナログ/ディジタル変換器(4)の入力を前記ア
    ナログ構成要素(1−3)の1つの出力に随意に接続す
    る切換装置(8)が備えられ、前記アナログ/ディジタ
    ル変換器(4)のディジタル出力信号を評価することに
    よって、前記アナログ構成要素(1−3)のための駆動
    レベル制御信号を生成する制御装置(5)が構成されて
    いることを特徴とするアナログフロントエンド。
  2. 【請求項2】 前記制御装置(5)は、前記アナログ/
    ディジタル変換器(4)の入力を前記アナログ構成要素
    (1−3)の1つの出力に接続するために、前記切換装
    置(8)に対する制御信号を生成することを特徴とする
    請求項1に記載のアナログフロントエンド。
  3. 【請求項3】 前記制御装置(5)は、前記アナログ/
    ディジタル変換器(4)の前記ディジタル出力信号を評
    価することによって、前記切換装置(8)によりアナロ
    グ構成要素(1−3)の出力を前記アナログ/ディジタ
    ル変換器(4)の入力に接続される当該アナログ構成要
    素(1−3)に対する駆動レベル制御信号を生成するこ
    とを特徴とする請求項2に記載のアナログフロントエン
    ド。
  4. 【請求項4】 前記制御装置(5)は、前記アナログフ
    ロントエンドのレベル再調整段階中には、前記アナログ
    構成要素(1−3)に対する駆動レベル制御信号を生成
    するために、前記アナログ/ディジタル変換器(4)の
    前記ディジタル出力信号の各標本値を評価することを特
    徴とする請求項1乃至3のいずれか一項に記載のアナロ
    グフロントエンド。
  5. 【請求項5】 前記制御装置(5)は、前記アナログフ
    ロントエンドの通常動作中には、前記アナログ構成要素
    (1−3)に対する駆動レベル制御信号を生成するため
    に、前記アナログ/ディジタル変換器(4)の前記ディ
    ジタル出力信号のk番目毎の標本値を評価することを特
    徴とする請求項1乃至4のいずれか一項に記載のアナロ
    グフロントエンド。
  6. 【請求項6】 前記アナログ/ディジタル変換器の前記
    出力は、前記ディジタル出力信号(y(k))の前記k
    番目の標本値を決めるため、ディジタル補間装置(6)
    に供給され、アナログ入力信号(x(t))に対応する
    前記標本値が、前記ディジタル出力信号(y(k))の
    k番目の標本値に隣接する標本値の補間によって決まる
    ことを特徴とする請求項5に記載のアナログフロントエ
    ンド。
  7. 【請求項7】 前記補間装置は、ディジタルフィルタ
    (6)によって実現されることを特徴とする請求項6に
    記載のアナログフロントエンド。
  8. 【請求項8】 前記アナログ/ディジタル変換器(4)
    の前記ディジタル出力信号と前記ディジタル補間装置
    (6)のディジタル出力信号との間で切り換えるため
    に、別の切換装置(9)が備えられ、 前記制御装置(5)は、前記アナログフロントエンドの
    通常動作中に、前記ディジタル補間装置(6)の出力に
    対する前記アナログ/ディジタル変換器(4)のk番目
    毎の標本値のために、および、前記アナログ/ディジタ
    ル変換器(4)の前記出力に対する前記アナログ/ディ
    ジタル変換器(4)の他の標本値のために、前記別の切
    換装置(9)を切り換え、前記別の切換装置(9)の出
    力において、前記アナログ入力信号(x(t))に対応
    する前記ディジタル出力信号(y(k))を取り出すこ
    とを特徴とする請求項5乃至7のいずれか一項に記載の
    アナログフロントエンド。
  9. 【請求項9】 前記別の切換装置(9)の入力端子が前
    記ディジタル補間装置(6)の前記出力に接続され、前
    記別の切換装置(9)の別の入力端子がディジタル遅延
    回路(7)を介して前記アナログ/ディジタル変換器
    (4)の前記出力に接続され、前記ディジタル遅延回路
    (7)は、前記ディジタル補間装置(6)のグループ遅
    延時間を等化することを特徴とする請求項8に記載のア
    ナログフロントエンド。
  10. 【請求項10】 前記制御装置(5)は、ディジタルロ
    ジック回路によって構成されていることを特徴とする請
    求項1乃至9のいずれか一項に記載のアナログフロント
    エンド。
  11. 【請求項11】 前記制御装置(5)の前記駆動レベル
    制御信号によって作動される前記アナログ構成要素(1
    −3)は、前記アナログ入力信号のレベル及び/又は振
    幅応答を変えるアナログ構成要素であることを特徴とす
    る請求項1乃至10のいずれか一項に記載のアナログフ
    ロントエンド。
  12. 【請求項12】 前記アナログ構成要素は、駆動レベル
    が制御される少なくとも1つの増幅器(1、3)、及び
    /又は、少なくとも1つのアナログフィルタ(2)を含
    むことを特徴とする請求項11に記載のアナログフロン
    トエンド。
JP2001034288A 2000-02-09 2001-02-09 アナログフロントエンド Pending JP2001257591A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10005605A DE10005605B4 (de) 2000-02-09 2000-02-09 Analoge Vorstufe
DE10005605:9 2000-02-09

Publications (1)

Publication Number Publication Date
JP2001257591A true JP2001257591A (ja) 2001-09-21

Family

ID=7630279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001034288A Pending JP2001257591A (ja) 2000-02-09 2001-02-09 アナログフロントエンド

Country Status (6)

Country Link
US (1) US6522272B2 (ja)
EP (1) EP1124333A2 (ja)
JP (1) JP2001257591A (ja)
KR (1) KR20010078794A (ja)
CN (1) CN1330452A (ja)
DE (1) DE10005605B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391886B1 (en) * 2008-01-09 2008-06-24 International Business Machines Corporation Digital camera with image tracking system
CN102932292A (zh) * 2012-11-07 2013-02-13 深圳市卓禾仪器有限公司 模数线
CN107247245A (zh) 2017-05-17 2017-10-13 上海东软医疗科技有限公司 接收机、信号接收处理方法和磁共振成像设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206111A (en) * 1981-06-12 1982-12-17 Ratsukusu Kk Automatic gain controlling method
CA1271996A (en) * 1988-03-09 1990-07-24 David Lawrence Lynch Variable gain encoder apparatus and method
FR2649212B1 (fr) * 1989-06-28 1991-10-18 Inst Francais Du Petrole Methode et dispositif d'acquisition permettant une numerisation precise de signaux analogiques
JP2577490B2 (ja) * 1990-07-03 1997-01-29 株式会社東芝 Fmフロントエンド部のagc回路
CH688459A5 (de) 1992-02-04 1997-09-30 Ascom Audiosys Ag Verfahren zur Digitalisierung eines Signals, Verarbeitungseinheit zu dessen Ausfuehrung
US5422643A (en) * 1993-02-24 1995-06-06 Antel Optronics Inc. High dynamic range digitizer
JPH08149021A (ja) * 1994-11-22 1996-06-07 Nec Yamagata Ltd 受信機フロントエンド回路
JP2944901B2 (ja) * 1994-12-21 1999-09-06 三菱電機株式会社 無線受信機の入力レベル検出装置
US5821795A (en) * 1997-02-11 1998-10-13 International Business Machines Corporation Circuit for cancelling the DC offset in a differential analog front end of a read channel
US6333707B1 (en) * 1998-02-19 2001-12-25 Nortel Networks Limited Dynamic range extension of wideband receiver
US6317070B1 (en) * 1998-08-20 2001-11-13 Telefonaktiebolaget Lm Ericsson (Publ) Floating-point analog-to-digital converter
DE19914207C2 (de) * 1999-03-29 2003-02-27 Siemens Ag A/D-Wandlerschaltung

Also Published As

Publication number Publication date
DE10005605B4 (de) 2004-04-08
KR20010078794A (ko) 2001-08-21
US6522272B2 (en) 2003-02-18
US20010030620A1 (en) 2001-10-18
CN1330452A (zh) 2002-01-09
DE10005605A1 (de) 2001-08-30
EP1124333A2 (de) 2001-08-16

Similar Documents

Publication Publication Date Title
US7653159B2 (en) Narrowband gain control of receiver with digital post filtering
US6891909B2 (en) Pro-active antenna switching based on relative power
EP1303053A1 (en) Method and apparatus for continuously controlling the dynamic range from an analog to digital converter
KR970019166A (ko) 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법(receiver circuti having adaptive equalizer with characteristics determined by signal envelope measurement and method therefor)
KR20010022197A (ko) 광대역 if 신호를 복소(직교) 기지 대역 신호로변환하는 방법 및 장치
KR20030067687A (ko) 무선 수신기
JPH0556693B2 (ja)
JP4445388B2 (ja) 異なる帯域幅を有する複数のデジタルフィルタを含む通信信号受信方法および関連する受信機
JP2001264359A (ja) 基準受信器
JP2001257591A (ja) アナログフロントエンド
US7231006B2 (en) Receiver and method for generating a control signal
US11204341B2 (en) Measuring instrument
CN1938957A (zh) 噪声抑制电路
US7221918B1 (en) Digital DC-offset correction circuit for an RF receiver
TWI423597B (zh) 用於濾波器之增益波紋及群組延遲特徵之補償方法及包含該方法之接收電路
US5701601A (en) Receive signal level detection system
US6459397B1 (en) Saturation compensating analog to digital converter
JP2011199599A (ja) 受信機
US20090140904A1 (en) Increasing the dynamic range of pulse width modulation in analog to digital converters
US6724177B2 (en) Method and apparatus for accurate measurement of communications signals
JPS5999877A (ja) 受信増幅器のagc方式
US20030095058A1 (en) Guess method and apparatus, sampling apparatus
CN101247486B (zh) 将模拟信号数字化的方法及设备
CN119363130A (zh) 一种多通道接收机动态范围自动扩展方法、装置及其应用
JP4611499B2 (ja) 超音波診断装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615