[go: up one dir, main page]

JP2001230345A - Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof - Google Patents

Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof

Info

Publication number
JP2001230345A
JP2001230345A JP2000045146A JP2000045146A JP2001230345A JP 2001230345 A JP2001230345 A JP 2001230345A JP 2000045146 A JP2000045146 A JP 2000045146A JP 2000045146 A JP2000045146 A JP 2000045146A JP 2001230345 A JP2001230345 A JP 2001230345A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
external electrode
die pad
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000045146A
Other languages
Japanese (ja)
Inventor
Kaoru Hishiki
薫 菱木
Yasunari Shimizu
康也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2000045146A priority Critical patent/JP2001230345A/en
Publication of JP2001230345A publication Critical patent/JP2001230345A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which has a high long-time reliability and can attain a high density structure at a low cost, a lead frame used for manufacturing the device and a method of manufacturing a semiconductor device suited for miniaturization. SOLUTION: The semiconductor device is composed of a semiconductor element 1, outer electrodes 3 connected by wire bonding 2 to electrodes of the semiconductor element 1, and an electrically insulative resin 4 sealing them in one body. The outer electrodes 3 and a recessed die pad 6 for the semiconductor element 1 are constituted so that their tops project at least 0.003 mm into the sealing resin 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置とこれ
を組み立てるために用いられるリードフレームと小型化
に好適な半導体装置の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device, a lead frame used for assembling the same, and a method of manufacturing a semiconductor device suitable for miniaturization.

【0002】[0002]

【従来の技術】近年、携帯電話等に代表されるように、
電子機器の小型化、低コスト化が推進されている。この
ため、そのような電子機器に用いられる半導体装置の高
密度化、軽量化及び回路基板への高密度実装化が図られ
ている。又、この種電子機器の信頼性の向上も望まれて
いるため、半導体装置の高密度化,信頼性の向上が求め
られている。更に、一方では、半導体装置の製造コスト
の低減も望まれている。そこで、現在では、これらの要
求を総て満たす半導体装置が必要となって来ている。
2. Description of the Related Art In recent years, as represented by mobile phones, etc.,
Electronic devices are being reduced in size and cost. For this reason, the density and weight of the semiconductor device used for such electronic equipment have been increased, and the density of the semiconductor device mounted on a circuit board has been increased. In addition, since it is also desired to improve the reliability of this kind of electronic equipment, it is required to increase the density and reliability of the semiconductor device. Furthermore, on the other hand, reduction in the manufacturing cost of the semiconductor device is also desired. Therefore, a semiconductor device that satisfies all of these requirements is now required.

【0003】ところで、従来、半導体装置の高密度化と
いう観点からは、フリップチップ方式の実装技術が知ら
れている。これは、半導体素子を裸のまま実装基板上に
直接搭載するため、高密度化と共に電気特性を向上させ
ることが可能となるが、半導体素子が樹脂封止されない
ため、耐熱性、機械的強度及び耐湿性といった点で問題
がある。これに対して、通常広く用いられている半導体
装置は、半導体素子を樹脂封止して構成されており、耐
熱性、機械的強度、耐湿性といった点では問題がないも
のの、構造上実装面積を広くとる必要性があるため、高
密度化を達成することが出来ないという欠点がある。
By the way, conventionally, from the viewpoint of increasing the density of a semiconductor device, a flip-chip type mounting technique is known. This is because the semiconductor element is directly mounted on the mounting substrate without being exposed, so that it is possible to improve the electrical characteristics together with the high density, but since the semiconductor element is not sealed with resin, heat resistance, mechanical strength and There is a problem in terms of moisture resistance. On the other hand, a semiconductor device that is generally widely used is formed by sealing a semiconductor element with a resin, and has no problem in terms of heat resistance, mechanical strength, and moisture resistance. There is a disadvantage that high density cannot be achieved due to the necessity of widening.

【0004】また、近年、フリップチップ装置よりも実
装密度は低いものの、既存の半導体装置と同様に取り扱
えるボール・グリット・アレイ(BGA)やチップ・サ
イズ・パッケージ(CSP)が開発されている。しかし
ながら、これらの半導体装置は、封止樹脂やプリント配
線基板等の絶縁層を介して半導体素子と外部端子とを接
続することが必要になる。このため、絶縁層に開口部を
設け、この開口部に導体層を形成してこれを導通経路と
しなければならないが、この開口部を設ける工程が半導
体装置の製造工程の大きなネックとなり、製造コストの
上昇を招く結果となっている。又、半導体装置に回路基
板が組み込まれる形となることから、軽量化が図れない
と云う問題点もある。
In recent years, a ball grit array (BGA) and a chip size package (CSP), which have a lower mounting density than flip-chip devices but can be handled in the same manner as existing semiconductor devices, have been developed. However, in these semiconductor devices, it is necessary to connect a semiconductor element and an external terminal via an insulating layer such as a sealing resin or a printed wiring board. For this reason, an opening must be provided in the insulating layer, and a conductor layer must be formed in the opening to serve as a conduction path. However, the step of providing this opening is a major bottleneck in the manufacturing process of the semiconductor device, and the manufacturing cost is reduced. As a result. Further, since the circuit board is incorporated into the semiconductor device, there is also a problem that the weight cannot be reduced.

【0005】このような問題点を解消するものとして、
従来、図11及び図12に示すような構造の半導体装置
が提案されている。この半導体装置は、半導体素子1
と、該半導体素子1の電極にワイヤーボンディグ2によ
り接続された外部電極3と、これらを一体的に封止する
樹脂4とから構成されているが、この半導体装置を得る
には、図13(a)及び(b)に示すようなリードフレ
ームが用いられ、図14(a)及び(b)に示すような
手順で製造される。即ち、図11に示す半導体装置は、
鉄合金、銅又は銅合金等から成るリードフレーム材の表
面にレジスト層を設け、所定のマスクを用いて露光・現
像して、外部電極3に対応する位置のレジスト層を除去
し、そのリードフレーム材をハーフエッチングして、外
部電極3を形成すべき凹形状部5aを形成し、そして、
金、銀、銅、パラジウム、チタン又はニッケルの群から
選ばれた少なくとも一種類の金属を用いて上記凹形状部
5aの内面にメッキ層を設けることにより図13(a)
に示した如きリードフレーム5を得た後、図14(a)
に示すように、このリードフレーム5のダイパット部に
半導体素子1を搭載し、図14(b)に示すように半導
体素子1の電極と外部電極3とをワイヤーボンディング
2により接続し、その後、図14(c)に示すように樹
脂4によりこれらを封止し、最後にリードフレーム5を
溶解除去することにより得られる。また、図12に示す
半導体装置も、上述のようにして得られる外部電極3を
形成すべき凹形状部5aと半導体素子1を収容すべき凹
形状部5bを有するリードフレーム5(図13(b)参
照)を用いて、図14(a),(b)及び(c)に示す
如き上述と同様の工程を経て製造される。
[0005] In order to solve such problems,
Conventionally, a semiconductor device having a structure as shown in FIGS. 11 and 12 has been proposed. This semiconductor device has a semiconductor element 1
And an external electrode 3 connected to the electrode of the semiconductor element 1 by a wire bond 2 and a resin 4 for integrally sealing the external electrode 3. To obtain this semiconductor device, FIG. A lead frame as shown in FIGS. 14A and 14B is used, and it is manufactured by a procedure as shown in FIGS. 14A and 14B. That is, the semiconductor device shown in FIG.
A resist layer is provided on the surface of a lead frame material made of an iron alloy, copper, a copper alloy, or the like, exposed and developed using a predetermined mask, and the resist layer at a position corresponding to the external electrode 3 is removed. The material is half-etched to form a concave portion 5a on which the external electrode 3 is to be formed, and
By providing a plating layer on the inner surface of the concave portion 5a using at least one metal selected from the group consisting of gold, silver, copper, palladium, titanium and nickel, FIG.
After obtaining the lead frame 5 as shown in FIG.
As shown in FIG. 14, the semiconductor element 1 is mounted on the die pad portion of the lead frame 5, and the electrodes of the semiconductor element 1 and the external electrodes 3 are connected by wire bonding 2 as shown in FIG. These are obtained by sealing these with resin 4 and finally dissolving and removing the lead frame 5 as shown in FIG. The semiconductor device shown in FIG. 12 also has a lead frame 5 (FIG. 13B) having a concave portion 5a for forming the external electrode 3 and a concave portion 5b for accommodating the semiconductor element 1 obtained as described above. ) Is manufactured through the same steps as described above as shown in FIGS. 14 (a), (b) and (c).

【0006】[0006]

【発明が解決しようとする課題】このようにして、従来
も低コストを維持しつつ回路基板への実装密度の向上と
軽量化を可能にした半導体装置を提供することは出来た
が、この半導体装置を回路基板に搭載し実使用に供する
と、長期信頼性の点で問題のあることが分かった。具体
的には、外部電極の破損が生じ易いという問題点が指摘
されている。
As described above, it has been possible to provide a semiconductor device capable of increasing the mounting density on a circuit board and reducing its weight while maintaining low cost. When the device was mounted on a circuit board and used for actual use, it was found that there was a problem in terms of long-term reliability. Specifically, it has been pointed out that the external electrodes are easily damaged.

【0007】本発明は、従来技術の有するこのような問
題点に鑑みてなされたものであり、その目的とするとこ
ろは、長期信頼性が高く、低コストで高密度化を達成し
得る半導体装置と、これを製造するのに用いられるリー
ドフレームと、小型化に好適な半導体装置の製造方法と
を提供しようとするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of such problems of the prior art, and has as its object to provide a semiconductor device which has high long-term reliability, can achieve high density at low cost. And a lead frame used for manufacturing the same, and a method for manufacturing a semiconductor device suitable for miniaturization.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、半導体素子と、該半導
体素子の電極に接続された外部電極と、前記半導体素子
と外部電極を一体的に封止する電気絶縁性樹脂とから主
として構成される半導体装置において、前記外部電極の
上部が前記封止樹脂中に少なくとも0.003mm突出す
るように構成されていることを特徴としている。
In order to achieve the above object, a semiconductor device according to the present invention comprises a semiconductor element, an external electrode connected to an electrode of the semiconductor element, and an integrated semiconductor element and external electrode. A semiconductor device mainly composed of an electrically insulating resin to be sealed, wherein an upper portion of the external electrode is configured to project at least 0.003 mm into the sealing resin.

【0009】また、本発明による半導体装置は、半導体
素子と、該半導体素子の電極に接続された外部電極と、
前記半導体素子を保持する凹形状ダイパットと、これら
を一体的に封止する電気絶縁性樹脂とから主として構成
される半導体装置において、前記外部電極の上部と前記
凹形状ダイパットの上部が共に前記封止樹脂中に少なく
とも0.003mm突出するように構成されていることを
特徴としている。
A semiconductor device according to the present invention includes a semiconductor element, an external electrode connected to an electrode of the semiconductor element,
In a semiconductor device mainly including a concave die pad for holding the semiconductor element and an electrically insulating resin for integrally sealing the concave die pad, an upper portion of the external electrode and an upper portion of the concave die pad are both sealed. It is characterized in that it is configured to project at least 0.003 mm into the resin.

【0010】本発明によれば、前記外部電極の上部端及
び前記凹形状ダイパットの上部端外周に鍔が形成されて
いることを特徴としている。
According to the present invention, a flange is formed on an upper end of the external electrode and an outer periphery of an upper end of the concave die pad.

【0011】また、本発明によれば、前記外部電極は凹
形状をなしていて上部径が底部径よりも大きくなるよう
に形成されていることを特徴としている。
Further, according to the present invention, the external electrode has a concave shape and is formed such that a top diameter is larger than a bottom diameter.

【0012】また、本発明によれば、前記外部電極及び
凹形状ダイパットは、金,銀,銅,パラジウム,チタン
又はニッケルのうち少なくとも一種類の金属から成って
いる。
According to the present invention, the external electrode and the concave die pad are made of at least one kind of metal among gold, silver, copper, palladium, titanium and nickel.

【0013】また、本発明によれば、前記外部電極の上
部の前記封止樹脂中への突出長さ及び前記凹形状ダイパ
ットの上部の前記封止樹脂中への突出長さが、0.1mm
以下であることを特徴としている。
Further, according to the present invention, the protrusion length of the upper part of the external electrode into the sealing resin and the protrusion length of the upper part of the concave die pad into the sealing resin are 0.1 mm.
It is characterized as follows.

【0014】上記目的を達成するために、本発明による
リードフレームは、用いられる半導体素子の電極数と少
なくとも一致した数の凹形状外部電極を有し、該外部電
極とは異なる材質を用いて構成されていて、前記外部電
極の上部は前記リードフレームの表面より少なくとも
0.003mm突出せしめられていることを特徴としてい
る。
In order to achieve the above object, a lead frame according to the present invention has a number of concave external electrodes at least equal to the number of electrodes of a semiconductor element used, and is formed using a material different from the external electrodes. The upper part of the external electrode is projected at least 0.003 mm from the surface of the lead frame.

【0015】また、本発明によるリードフレームは、用
いられる半導体素子を収容し得る凹形状ダイパットと、
前記半導体素子の電極数と少なくとも一致した数の凹形
状外部電極とを有し、前記凹形状ダイパットと前記凹形
状外部電極とは異なる材質を用いて構成されていて、前
記凹形状ダイパットの上部と前記凹形状外部電極の上部
は前記リードフレームの表面より少なくとも0.003
mm突出せしめられていることを特徴としている。
Further, a lead frame according to the present invention comprises a concave die pad capable of accommodating a semiconductor element to be used;
It has a number of concave external electrodes at least as many as the number of electrodes of the semiconductor element, and the concave die pad and the concave external electrode are formed using different materials, and an upper part of the concave die pad. The upper part of the concave external electrode is at least 0.003 from the surface of the lead frame.
It is characterized by being protruded by mm.

【0016】また、本発明によれば、前記リードフレー
ムは鉄合金,銅,銅合金の何れかから成り、前記凹形状
ダイパット及び外部電極は金,銀,銅, パラジウム,チ
タン又はニッケルの群から選ばれた少なくとも一種類の
金属で構成されていることを特徴としている。
According to the present invention, the lead frame is made of any one of iron alloy, copper and copper alloy, and the concave die pad and the external electrode are made of a group consisting of gold, silver, copper, palladium, titanium or nickel. It is characterized by being composed of at least one selected metal.

【0017】本発明による半導体装置の製造方法は、半
導体素子をリードフレームのダイパット上に載置して接
合した後、前記半導体素子の電極と前記リードフレーム
の外部電極とをワイヤーボンディングで接続し、次に前
記半導体素子とワイヤーボンディングと外部電極を、リ
ードフレーム溶解除去後に前記外部電極の一部が露出す
るように樹脂封止した後、前記リードフレームを溶解除
去するようにしたことを特徴としている。
In a method of manufacturing a semiconductor device according to the present invention, after a semiconductor element is mounted on a die pad of a lead frame and joined, an electrode of the semiconductor element and an external electrode of the lead frame are connected by wire bonding. Next, the semiconductor element, the wire bonding, and the external electrode are resin-sealed so that a part of the external electrode is exposed after the lead frame is dissolved and removed, and then the lead frame is dissolved and removed. .

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図示
した実施例に基づき説明する。各実施例において、従来
技術で説明したのと実質上同一の部材及び部分には同一
符号が付されており、詳細な説明は省略されている。図
1は、本発明に係る半導体装置の一実施例の構成を示す
断面図である。本実施例の半導体装置は、背面に凹形状
ダイパット6が絶縁性接着剤7により接合された半導体
素子1と、半導体素子1の電極とワイヤーボンディング
2により接続された外部電極3と、これらを封止する電
気絶縁性樹脂4とから成っていて、凹形状ダイパット6
の上部と外部電極3の上部とが封止樹脂4中に0.00
3mm突出するように構成されている。このように本実施
例によれば、外部電極3の上部と凹形状ダイパット6の
上部が樹脂4により確実に封止固定されているから、半
導体装置としての耐熱性及び機械的強度並びに耐湿性が
良好であるばかりか、長期安定性を向上させることが出
来る。又、半導体装置全体の厚さも厚くなり過ぎること
なく小型化を達成することができ、更に、外部電極3が
露出しているため簡単に実装基板に接合することが出来
る。なお、本実施例による半導体装置を用いてカップシ
ェア強度を測定して端子接合強度を評価した結果、カッ
プシェア強度は従来品の2倍以上であった。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on illustrated embodiments. In each embodiment, substantially the same members and portions as those described in the related art are denoted by the same reference numerals, and detailed description is omitted. FIG. 1 is a sectional view showing a configuration of an embodiment of a semiconductor device according to the present invention. The semiconductor device according to the present embodiment includes a semiconductor element 1 having a concave die pad 6 bonded to the back surface thereof with an insulating adhesive 7, an external electrode 3 connected to an electrode of the semiconductor element 1 by wire bonding 2, and a sealing element. And a concave die pad 6
And the upper part of the external electrode 3
It is configured to protrude by 3 mm. As described above, according to the present embodiment, since the upper portion of the external electrode 3 and the upper portion of the concave die pad 6 are securely sealed and fixed by the resin 4, the heat resistance, mechanical strength, and moisture resistance of the semiconductor device are reduced. Not only good, but also long-term stability can be improved. In addition, miniaturization can be achieved without increasing the thickness of the entire semiconductor device, and since the external electrodes 3 are exposed, the semiconductor device can be easily joined to a mounting substrate. In addition, as a result of measuring the cup shear strength using the semiconductor device according to the present embodiment and evaluating the terminal bonding strength, the cup shear strength was at least twice that of the conventional product.

【0019】図2は本発明に係る半導体装置の他の実施
例の構成を示す断面図である。本実施例の半導体装置
は、凹形状ダイパットを用いず、半導体素子1が封止樹
脂4中に完全に埋没しており、且つ外部電極3の上部が
封止樹脂4中に0.1mm突出するように構成されている
点で、図1の実施例とは異なる。この実施例による半導
体装置も図1の実施例と同様の作用効果を有するが、こ
の半導体装置を用いてカップシェア強度を測定して端子
接合強度を評価した結果、カップシェア強度は従来品の
2.5倍であった。
FIG. 2 is a sectional view showing the structure of another embodiment of the semiconductor device according to the present invention. In the semiconductor device of this embodiment, the semiconductor element 1 is completely buried in the sealing resin 4 without using the concave die pad, and the upper portion of the external electrode 3 projects 0.1 mm into the sealing resin 4. This embodiment is different from the embodiment shown in FIG. The semiconductor device according to this embodiment also has the same operation and effect as the embodiment of FIG. 1. However, as a result of measuring the cup shear strength using this semiconductor device and evaluating the terminal joining strength, the cup shear strength is 2 times that of the conventional product. 0.5 times.

【0020】図3は本発明に係る半導体装置の更に他の
実施例の構成を示す断面図である。本実施例の半導体装
置は、外部電極3の上部が封入樹脂4中に0.1mm突出
し且つ外部電極3の上部端外側に幅0.4mmの鍔3aが
形成されている点で図1の実施例とは異なる。この実施
例も図1の実施例と同様の作用効果を有するが、カップ
シェア強度を測定して端子接合強度を評価した結果、カ
ップシェア強度は従来品の3倍であった。なお、このよ
うな鍔3aは凹形状ダイパット6の上部端外側にも形成
することが出来るが、それにより、半導体素子1は一層
安定に保持され得る。
FIG. 3 is a sectional view showing the structure of still another embodiment of the semiconductor device according to the present invention. The semiconductor device of the present embodiment is different from that of FIG. 1 in that the upper portion of the external electrode 3 protrudes 0.1 mm into the encapsulating resin 4 and a flange 3a having a width of 0.4 mm is formed outside the upper end of the external electrode 3. Different from the example. This embodiment also has the same function and effect as the embodiment of FIG. 1, but as a result of measuring the cup shear strength and evaluating the terminal joining strength, the cup shear strength was three times that of the conventional product. Note that such a flange 3a can also be formed outside the upper end of the concave die pad 6, so that the semiconductor element 1 can be held more stably.

【0021】図4は本発明に係る半導体装置の更に他の
実施例の構成を示す断面図である。本実施例の半導体装
置は、外部電極3の上部が封入樹脂中に0.003mm突
出し且つその側面が垂直面に対して10゜の傾斜角を以
て上端に向けて開くように形成されている点で図3の実
施例とは異なる。即ち、この実施例によれば、外部電極
3の上部径が底部径よりも大きくなるように形成されて
いる。この実施例も基本的には図1の実施例と同様の作
用効果を有するが、カップシェア強度を測定して端子接
合強度を評価した結果、カップシェア強度は従来品の
1.4倍であった。
FIG. 4 is a sectional view showing the structure of still another embodiment of the semiconductor device according to the present invention. The semiconductor device according to the present embodiment is characterized in that the upper portion of the external electrode 3 protrudes 0.003 mm into the encapsulating resin and the side surface thereof is formed to open toward the upper end at an inclination angle of 10 ° with respect to the vertical surface. It differs from the embodiment of FIG. That is, according to this embodiment, the external electrode 3 is formed such that the top diameter is larger than the bottom diameter. This embodiment also has basically the same operation and effect as the embodiment of FIG. 1, but the cup shear strength is 1.4 times that of the conventional product as a result of measuring the cup shear strength and evaluating the terminal joining strength. Was.

【0022】図5は本発明に係る半導体装置の更に他の
実施例の要部構成を示す断面図である。この実施例は、
凹形状ダイパット6の一部にアース用ボンディング接点
部6aを形成して安定な接合が出来るようになし、従来
構造における如きボンディングの不安定性を解消するよ
うにしたものである。
FIG. 5 is a sectional view showing the structure of a main part of still another embodiment of the semiconductor device according to the present invention. This example is
An earth bonding contact portion 6a is formed on a part of the concave die pad 6 so that stable bonding can be performed, and the instability of bonding as in the conventional structure is eliminated.

【0023】図6は本発明に係る半導体装置の更に他の
実施例の構成を示す断面図である。本実施例は、封止樹
脂4に外部電極3の一部が露出するような開口4aが形
成され、この開口4aに半田ボール7が挿入されて外部
電極3と半田ボール8が接合されるように構成されてい
る点で特徴を有する。これにより、図1の実施例と同様
の作用効果を有するBGAタイプの半導体装置を提供す
ることが出来る。
FIG. 6 is a sectional view showing the structure of still another embodiment of the semiconductor device according to the present invention. In this embodiment, an opening 4a is formed in the sealing resin 4 so that a part of the external electrode 3 is exposed, and the solder ball 7 is inserted into the opening 4a so that the external electrode 3 and the solder ball 8 are joined. It is characterized in that it is configured as As a result, a BGA type semiconductor device having the same functions and effects as the embodiment of FIG. 1 can be provided.

【0024】図7は本発明に係るリードフレームの一実
施例を示す断面図で、図1に示した半導体装置を製造す
るのに用いられる。このリードフレーム5には所定数の
凹形状の外部電極3とダイパット6が形成され、外部電
極3とダイパット6の上部は何れもリードフレーム5の
表面上0.003mm突出せしめられている。この突出高
さは、0.003mm未満では樹脂封止した場合に十分な
強度が得られず、余り高くすると半導体装置の厚さが厚
くなり過ぎ、小型化の要求を満たし得なくなる。このよ
うな凹形状の外部電極3やダイパット6は、周知のフォ
トリソグラフ法を用いて容易に作成することが出来る。
FIG. 7 is a sectional view showing an embodiment of the lead frame according to the present invention, which is used for manufacturing the semiconductor device shown in FIG. A predetermined number of concave external electrodes 3 and a die pad 6 are formed on the lead frame 5, and the upper portions of the external electrodes 3 and the die pad 6 project from the surface of the lead frame 5 by 0.003 mm. If the protruding height is less than 0.003 mm, sufficient strength cannot be obtained when resin sealing is performed. If the protruding height is too high, the thickness of the semiconductor device becomes too thick, and the demand for miniaturization cannot be satisfied. Such a concave external electrode 3 and die pad 6 can be easily formed by using a well-known photolithographic method.

【0025】次に、図8を用いて上記リードフレーム5
の製造方法を説明する。この図においては、説明の都合
上、リードフレーム5が上側に薄板として斜視図で、下
側に厚さを誇張した断面図で夫々対をなすように、略示
されている。先ず、図8(a)に示すリードフレーム5
となる薄板上に、図8(b)に示すようにレジスト9を
塗布する。本実施例では、板厚0.125mmの銅材に厚
さ0.025mmのドライフィルムをレジスト9としてラ
ミネートして用いた。次に、外部電極3と凹形状ダイパ
ット6を形成するためのパターンを描画したマスクを用
いてレジスト9にそのパターンを焼き付けた後、炭酸ナ
トリウム水溶液で現像し、エッチングのためのレジスト
パターン9′を形成する(図8(c)参照)。次に、こ
のレジストパターン9′の上から55℃の塩化第二鉄水
溶液をスプレーして凹形状の外部電極3と凹形状ダイパ
ット6となる凹部5a(5b)を形成する(図8(d)
参照)。次に、この凹部5a(5b)の内面にメッキを
施して凹形状電極3と凹形状ダイパット6を形成した
(図8(e)参照)。メッキ材(電極材料)としては、
パラジウム(Pd)/ニッケル(Ni)パラジウム(P
d)を用いた。そして、更に、レジスト9を苛性ソーダ
で剥離して、裏面に再度レジストをラミネートし、リー
ドフレーム5の表面をハーフエッチングし、その後この
レジストを苛性ソーダで剥離して図7に示した如きリー
ドフレーム5を得た(図8(f)参照)。この場合、ハ
ーフエッチングの時間が、外部電極3とダイパット6の
各上部突出高さを決定する。
Next, referring to FIG.
Will be described. In this figure, for convenience of explanation, the lead frames 5 are schematically shown as a thin plate on the upper side, and as a pair in a cross-sectional view with an exaggerated thickness on the lower side. First, the lead frame 5 shown in FIG.
A resist 9 is applied on the thin plate as shown in FIG. 8B. In this embodiment, a dry film having a thickness of 0.025 mm is laminated as a resist 9 on a copper material having a thickness of 0.125 mm. Next, after the pattern is baked on the resist 9 using a mask on which a pattern for forming the external electrode 3 and the concave die pad 6 is drawn, the resist 9 is developed with an aqueous solution of sodium carbonate to form a resist pattern 9 ′ for etching. (See FIG. 8C). Next, an aqueous solution of ferric chloride at 55 ° C. is sprayed from above the resist pattern 9 ′ to form a concave external electrode 3 and a concave portion 5 a (5 b) serving as a concave die pad 6 (FIG. 8D).
reference). Next, plating was performed on the inner surface of the concave portion 5a (5b) to form the concave electrode 3 and the concave die pad 6 (see FIG. 8E). As plating material (electrode material),
Palladium (Pd) / nickel (Ni) palladium (P
d) was used. Further, the resist 9 is peeled off with caustic soda, the resist is again laminated on the back surface, the surface of the lead frame 5 is half-etched, and then the resist is peeled off with caustic soda to remove the lead frame 5 as shown in FIG. (See FIG. 8 (f)). In this case, the half-etching time determines the height of each upper protrusion of the external electrode 3 and the die pad 6.

【0026】本実施例では、リードフレーム5として銅
材を用いたが、これに限定されるものではなくレジスト
材料と共に一般に用いられる材料即ち鉄合金や銅合金等
が使用され得る。又、電極材料としては、後述する半導
体装置の製造工程で使用されるリードフレーム5の溶解
液によって腐食されず、且つワイヤーボンディング性と
半田濡れ性が確保されるものであれば何でも良く、一般
には、金,銀,パラジウム,チタン又はニッケルの群か
ら選ばれる少なくとも一種類の金属が用いられる。な
お、本実施例では、メッキ法により外部電極3を形成し
たが、同様な構成が採れれば他の方法を用いても良い。
In this embodiment, a copper material is used as the lead frame 5. However, the present invention is not limited to this, and a material generally used with a resist material, that is, an iron alloy, a copper alloy, or the like may be used. The electrode material may be any material as long as it is not corroded by the solution of the lead frame 5 used in the manufacturing process of the semiconductor device described later and ensures the wire bonding property and the solder wettability. , Gold, silver, palladium, titanium or nickel is used. In the present embodiment, the external electrodes 3 are formed by a plating method, but other methods may be used as long as a similar configuration is adopted.

【0027】図9は本発明に係るリードフレームの他の
実施例を示す断面図で、図2に示した半導体装置を製造
するのに用いられる。この実施例のリードフレーム5
は、外部電極3のみを形成するためのパターンを描画し
たマスクを用い、上記と同様の処理工程を経て製造され
ており、外部電極3は半導体素子1を実装するときの位
置を決定するのに役立つようになっている。そして、外
部電極3の上部はリードフレーム5の表面上に0.01
mm突出している。
FIG. 9 is a sectional view showing another embodiment of the lead frame according to the present invention, which is used to manufacture the semiconductor device shown in FIG. Lead frame 5 of this embodiment
Is manufactured using a mask on which a pattern for forming only the external electrode 3 is drawn and through the same processing steps as described above. The external electrode 3 is used to determine the position when the semiconductor element 1 is mounted. It has become useful. The upper part of the external electrode 3 is placed on the surface of the lead frame 5 by 0.01
mm protruding.

【0028】次に、図8を参照して、図3に示した半導
体装置を製造するのに用いられるリードフレーム5の製
造方法について説明する。先ず、図8に示した工程を経
て外部電極3とダイパット6を形成したリードフレーム
5を得た後、再度、この外部電極3とダイパット6のパ
ターンと、外部電極3に関しては最初に用いたマスクよ
りは径の大きい開口とを有するメッキ用マスク(図示せ
ず)を用いて同様にメッキを行うことにより、図3に示
した如き鍔3aを有する凹形状の外部電極3を得る。そ
の後、レジストを苛性ソーダで剥離し、次いで、リード
フレーム5の表面にレジストを設け、リードフレーム5
の表面をハーフエッチングして鍔付き外部電極3とダイ
パット6の各上部を所定量突出させる。本実施例では、
上記開口の径を0.8mmとした。なお、外部電極3の断
面形状を図4に示すように傾斜した側面とするには、図
8(d)に示すエッチング時のエッチング条件を適宜選
定すれば良く、その傾斜角はこのエッチング条件を選定
することにより容易に選択することが出来る。
Next, a method of manufacturing the lead frame 5 used for manufacturing the semiconductor device shown in FIG. 3 will be described with reference to FIG. First, after obtaining the lead frame 5 on which the external electrode 3 and the die pad 6 are formed through the steps shown in FIG. 8, the pattern of the external electrode 3 and the die pad 6 and the mask used first for the external electrode 3 are again obtained. By performing plating similarly using a plating mask (not shown) having an opening having a larger diameter, a concave external electrode 3 having a flange 3a as shown in FIG. 3 is obtained. After that, the resist is peeled off with caustic soda, and then a resist is provided on the surface of the lead frame 5.
The upper surface of the flanged external electrode 3 and the die pad 6 is projected by a predetermined amount by half-etching the surface. In this embodiment,
The diameter of the opening was 0.8 mm. In order to make the cross-sectional shape of the external electrode 3 a side surface inclined as shown in FIG. 4, the etching conditions at the time of etching shown in FIG. 8D may be appropriately selected. The choice can be made easily.

【0029】図10は本発明に係る半導体装置の製造方
法の一実施例を示す断面図で、図7に示したリードフレ
ーム5を用いて図1に示した半導体装置を製造する手順
を示している。先ず、図10(a)に示すように、リー
ドフレーム5の凹形状ダイパット6に、背面に電気絶縁
性の接着剤7として熱硬化型ポリイミド樹脂接着フィル
ムが塗布された半導体素子1を接合し、次に、リードフ
レーム5の外部電極3と半導体素子1の電極とをワイヤ
ーボンディング2により接続する。次にこれらを封止樹
脂4により一体的に封止する(図10(b)参照)。そ
の後、リードフレーム5ごと樹脂封止された半導体装置
を過硫酸ナトリウム水溶液中に浸漬して、リードフレー
ム5を溶解除去し、半導体装置を完成する(図10
(c)参照)。このように、容易且つ廉価に本発明に係
る半導体装置を大量生産することが出来る。
FIG. 10 is a sectional view showing one embodiment of a method of manufacturing a semiconductor device according to the present invention, showing a procedure for manufacturing the semiconductor device shown in FIG. 1 using the lead frame 5 shown in FIG. I have. First, as shown in FIG. 10A, a semiconductor element 1 having a thermosetting polyimide resin adhesive film applied as an electrically insulating adhesive 7 on the back surface is joined to a concave die pad 6 of a lead frame 5, Next, the external electrodes 3 of the lead frame 5 and the electrodes of the semiconductor element 1 are connected by wire bonding 2. Next, these are integrally sealed with the sealing resin 4 (see FIG. 10B). Thereafter, the semiconductor device sealed with the resin together with the lead frame 5 is immersed in an aqueous solution of sodium persulfate to dissolve and remove the lead frame 5, thereby completing the semiconductor device (FIG. 10).
(C)). Thus, the semiconductor device according to the present invention can be mass-produced easily and inexpensively.

【0030】上記実施例と同様の手順により、図9に示
したリードフレーム5を用いて半導体装置を製造すれ
ば、図2に示した如き構造の半導体装置を得ることが出
来る。
If a semiconductor device is manufactured using the lead frame 5 shown in FIG. 9 by the same procedure as in the above embodiment, a semiconductor device having the structure shown in FIG. 2 can be obtained.

【0031】[0031]

【発明の効果】上述のように、本発明によれば、長期信
頼性が高く、高密度化を低コストで達成できる半導体装
置と、これを製造するためのリードフレームを提供する
ことができ、更に、小型化に好適な半導体装置を得るこ
とが出来る。
As described above, according to the present invention, it is possible to provide a semiconductor device having high long-term reliability and capable of achieving high density at low cost, and a lead frame for manufacturing the same. Further, a semiconductor device suitable for miniaturization can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の一実施例の構成を示
す断面図である。
FIG. 1 is a sectional view showing a configuration of an embodiment of a semiconductor device according to the present invention.

【図2】本発明に係る半導体装置の他の実施例の構成を
示す断面図である。
FIG. 2 is a sectional view showing the configuration of another embodiment of the semiconductor device according to the present invention.

【図3】本発明に係る半導体装置の更に他の実施例の構
成を示す断面図である。
FIG. 3 is a cross-sectional view showing a configuration of still another embodiment of the semiconductor device according to the present invention.

【図4】本発明に係る半導体装置の更に他の実施例の構
成を示す断面図である。
FIG. 4 is a cross-sectional view showing a configuration of still another embodiment of the semiconductor device according to the present invention.

【図5】本発明に係る半導体装置の更に他の実施例の構
成を示す断面図である。
FIG. 5 is a cross-sectional view showing a configuration of still another embodiment of the semiconductor device according to the present invention.

【図6】本発明に係る半導体装置の更に他の実施例の構
成を示す断面図である。
FIG. 6 is a sectional view showing a configuration of still another embodiment of the semiconductor device according to the present invention.

【図7】本発明に係るリードフレームの一実施例の構成
を示す断面図である。
FIG. 7 is a sectional view showing a configuration of an embodiment of a lead frame according to the present invention.

【図8】本発明に係るリードフレームの製造手順を説明
するための工程図である。
FIG. 8 is a process diagram for describing a manufacturing procedure of the lead frame according to the present invention.

【図9】本発明に係るリードフレームの他の実施例の構
成を示す断面図である。
FIG. 9 is a cross-sectional view showing the configuration of another embodiment of the lead frame according to the present invention.

【図10】本発明に係る半導体装置の製造手順を説明す
るための工程図である。
FIG. 10 is a process chart for explaining the procedure for manufacturing the semiconductor device according to the present invention.

【図11】従来の半導体装置の一例の構成を示す断面図
である。
FIG. 11 is a cross-sectional view illustrating a configuration of an example of a conventional semiconductor device.

【図12】従来の半導体装置の他の例の構成を示す断面
図である。
FIG. 12 is a cross-sectional view showing the configuration of another example of a conventional semiconductor device.

【図13】従来の半導体装置を製造するのに用いられる
互いに異なる二つのリードフレームの構造を示す断面図
である。
FIG. 13 is a cross-sectional view showing the structure of two different lead frames used to manufacture a conventional semiconductor device.

【図14】図11に示す半導体装置の製造手順を説明す
るための工程図である。
FIG. 14 is a process chart illustrating a manufacturing procedure of the semiconductor device shown in FIG. 11;

【図15】図12に示す半導体装置の製造手順を説明す
るための工程図である。
FIG. 15 is a process chart illustrating a manufacturing procedure of the semiconductor device shown in FIG. 12;

【符号の説明】[Explanation of symbols]

1 半導体素子 2 ワイヤーボンディング 3 外部電極 4 封止樹脂 5 リードフレーム 6 凹形状ダイパット 7 絶縁性接着剤 8 半田ボール 9 レジスト 9′ レジストパターン DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Wire bonding 3 External electrode 4 Sealing resin 5 Lead frame 6 Concave die pad 7 Insulating adhesive 8 Solder ball 9 Resist 9 'Resist pattern

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DA04 DA10 DB02 FA04 5F067 AA01 AA03 AA09 AB04 BB04 BB05 BC12 BE02 CA03 DA16 DC13 DC17 DE08 DE10 DF02 EA01 EA04 EA05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M109 AA01 BA01 CA21 DA04 DA10 DB02 FA04 5F067 AA01 AA03 AA09 AB04 BB04 BB05 BC12 BE02 CA03 DA16 DC13 DC17 DE08 DE10 DF02 EA01 EA04 EA05

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、該半導体素子の電極に接
続された外部電極と、前記半導体素子と外部電極を一体
的に封止する電気絶縁性樹脂とから主として構成される
半導体装置において、前記外部電極の上部が前記封止樹
脂中に少なくとも0.003mm突出するように構成され
ていることを特徴とする半導体装置。
1. A semiconductor device mainly comprising a semiconductor element, an external electrode connected to an electrode of the semiconductor element, and an electrically insulating resin integrally sealing the semiconductor element and the external electrode. A semiconductor device, wherein an upper portion of an external electrode is configured to project at least 0.003 mm into the sealing resin.
【請求項2】 半導体素子と、該半導体素子の電極に接
続された外部電極と、前記半導体素子を保持する凹形状
ダイパットと、これらを一体的に封止する電気絶縁性樹
脂とから主として構成される半導体装置において、前記
外部電極の上部と前記凹形状ダイパットの上部が共に前
記封止樹脂中に少なくとも0.003mm突出するように
構成されていることを特徴とする半導体装置。
2. A semiconductor device comprising: a semiconductor element; an external electrode connected to an electrode of the semiconductor element; a concave die pad for holding the semiconductor element; and an electrically insulating resin for integrally sealing these. Wherein the upper portion of the external electrode and the upper portion of the concave die pad both project at least 0.003 mm into the sealing resin.
【請求項3】 前記外部電極の上部端に鍔が形成されて
いることを特徴とする請求項1又は2に記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein a flange is formed at an upper end of the external electrode.
【請求項4】 前記凹形状ダイパットの上部端外周に鍔
が形成されていることを特徴とする請求項2に記載の半
導体装置。
4. The semiconductor device according to claim 2, wherein a flange is formed on an outer periphery of an upper end of the concave die pad.
【請求項5】 前記外部電極が凹形状をなしていて上部
径が底部径よりも大きくなっていることを特徴とする請
求項1又は2に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the external electrode has a concave shape, and a top diameter is larger than a bottom diameter.
【請求項6】 前記外部電極又は前記外部電極及び凹形
状ダイパットは、金,銀,銅, パラジウム,チタン又は
ニッケルのうち少なくとも一種類の金属から成っている
ことを特徴とする請求項1乃至5の何れかに記載の半導
体装置。
6. The external electrode or the external electrode and the concave die pad are made of at least one kind of metal among gold, silver, copper, palladium, titanium and nickel. The semiconductor device according to any one of the above.
【請求項7】 前記外部電極の上部の前記封止樹脂中へ
の突出長さが0.1mm以下であることを特徴とする請求
項1乃至6の何れかに記載の半導体装置。
7. The semiconductor device according to claim 1, wherein a protruding length of an upper portion of said external electrode into said sealing resin is 0.1 mm or less.
【請求項8】 前記凹形状ダイパットの上部の前記封止
樹脂中への突出長さが0.1mm以下であることを特徴と
する請求項2,4,6の何れかに記載の半導体装置。
8. The semiconductor device according to claim 2, wherein a protruding length of an upper portion of the concave die pad into the sealing resin is 0.1 mm or less.
【請求項9】 用いられる半導体素子の電極数と少なく
とも一致した数の凹形状外部電極を有し、該外部電極と
は異なる材質を用いて構成されていて、前記外部電極の
上部は前記リードフレームの表面より少なくとも0.0
03mm突出せしめられていることを特徴とする請求項1
乃至8の何れかに記載の半導体装置を製造するのに用い
られるリードフレーム。
9. The semiconductor device according to claim 1, further comprising a plurality of concave external electrodes having at least as many electrodes as the number of electrodes of the semiconductor element to be used, wherein said external electrodes are made of a material different from said external electrodes. At least 0.0
3. The projection according to claim 1, wherein the projection is 03 mm.
9. A lead frame used for manufacturing the semiconductor device according to any one of claims 8 to 8.
【請求項10】 用いられる半導体素子を収容し得る凹
形状ダイパットと、前記半導体素子の電極数と少なくと
も一致した数の凹形状外部電極とを有し、前記凹形状ダ
イパットと前記凹形状外部電極とは異なる材質を用いて
構成されていて、前記凹形状ダイパットの上部と前記凹
形状外部電極の上部は前記リードフレームの表面より少
なくとも0.003mm突出せしめられていることを特徴
とする請求項2乃至8の何れかに記載の半導体装置を製
造するのに用いられるリードフレーム。
10. A concave die pad capable of accommodating a semiconductor element to be used, and a concave external electrode having a number at least equal to the number of electrodes of the semiconductor element, wherein the concave die pad, the concave external electrode, Is made of a different material, and the upper part of the concave die pad and the upper part of the concave external electrode are projected at least 0.003 mm from the surface of the lead frame. 9. A lead frame used for manufacturing the semiconductor device according to any one of 8.
【請求項11】 前記リードフレームは鉄合金,銅,銅
合金の何れかから成り、前記外部電極は金,銀,パラジ
ウム,チタン又はニッケルの群から選ばれる少なくとも
一種類の金属で構成されていることを特徴とする請求項
9に記載のリードフレーム。
11. The lead frame is made of any one of iron alloy, copper, and copper alloy, and the external electrode is made of at least one metal selected from the group consisting of gold, silver, palladium, titanium, and nickel. The lead frame according to claim 9, wherein:
【請求項12】 前記リードフレームは鉄合金,銅,銅
合金の何れかから成り、前記凹形状ダイパット及び外部
電極は金,銀,銅, パラジウム,チタン又はニッケルの
群から選ばれた少なくとも一種類の金属で構成されてい
ることを特徴とする請求項10に記載のリードフレー
ム。
12. The lead frame is made of any one of iron alloy, copper and copper alloy, and the concave die pad and the external electrode are at least one selected from the group consisting of gold, silver, copper, palladium, titanium and nickel. The lead frame according to claim 10, wherein the lead frame is made of a metal.
【請求項13】 前記外部電極の上部は前記リードフレ
ームの表面より突出する高さが0.1mm以下であること
を特徴とする請求項9又は11に記載のリードフレー
ム。
13. The lead frame according to claim 9, wherein a height of an upper portion of the external electrode protruding from a surface of the lead frame is 0.1 mm or less.
【請求項14】 前記凹形状ダイパットの上部と前記外
部電極の上部は前記リードフレームの表面より突出する
高さが0.1mm以下であることを特徴とする請求項10
又は12に記載のリードフレーム。
14. The height of the upper part of the concave die pad and the upper part of the external electrode protruding from the surface of the lead frame is 0.1 mm or less.
Or the lead frame according to 12.
【請求項15】 半導体素子をリードフレームのダイパ
ット上に載置して接合した後、前記半導体素子の電極と
前記リードフレームの外部電極とをワイヤーボンディン
グで接続し、次に前記半導体素子とワイヤーボンディン
グと外部電極を、前記リードフレーム溶解除去後に前記
外部電極の一部が露出するように樹脂封止した後、前記
リードフレームを溶解除去するようにしたことを特徴と
する半導体装置の製造方法。
15. A semiconductor device is mounted on a die pad of a lead frame and joined, and then the electrodes of the semiconductor device and the external electrodes of the lead frame are connected by wire bonding. And a method of manufacturing a semiconductor device, wherein the lead frame is dissolved and removed after resin sealing is performed so that a part of the external electrode is exposed after dissolving and removing the lead frame.
JP2000045146A 2000-02-17 2000-02-17 Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof Pending JP2001230345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000045146A JP2001230345A (en) 2000-02-17 2000-02-17 Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000045146A JP2001230345A (en) 2000-02-17 2000-02-17 Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001230345A true JP2001230345A (en) 2001-08-24

Family

ID=18567780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000045146A Pending JP2001230345A (en) 2000-02-17 2000-02-17 Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001230345A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041383A (en) * 2004-07-29 2006-02-09 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7659634B2 (en) 2003-01-16 2010-02-09 Panasonic Corporation Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
JP2015082635A (en) * 2013-10-24 2015-04-27 トヨタ自動車株式会社 Semiconductor device
JP2017098315A (en) * 2015-11-19 2017-06-01 日立マクセル株式会社 Substrate for semiconductor device, manufacturing method of the same, and semiconductor device
CN113169128A (en) * 2018-12-05 2021-07-23 三菱电机株式会社 Semiconductor device and antenna device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247715A (en) * 1997-03-04 1998-09-14 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JPH11150143A (en) * 1997-11-17 1999-06-02 Fujitsu Ltd Semiconductor device and its manufacturing method, lead frame and its manufacturing method
JPH11163204A (en) * 1997-11-28 1999-06-18 Fujitsu Ltd Semiconductor device and its mounting structure
JP2000021919A (en) * 1998-06-30 2000-01-21 Fujitsu Ltd Semiconductor device and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247715A (en) * 1997-03-04 1998-09-14 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JPH11150143A (en) * 1997-11-17 1999-06-02 Fujitsu Ltd Semiconductor device and its manufacturing method, lead frame and its manufacturing method
JPH11163204A (en) * 1997-11-28 1999-06-18 Fujitsu Ltd Semiconductor device and its mounting structure
JP2000021919A (en) * 1998-06-30 2000-01-21 Fujitsu Ltd Semiconductor device and manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659634B2 (en) 2003-01-16 2010-02-09 Panasonic Corporation Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
KR101007595B1 (en) 2003-01-16 2011-01-12 파나소닉 주식회사 Lead frame, manufacturing method thereof, semiconductor device using same and manufacturing method thereof
JP2006041383A (en) * 2004-07-29 2006-02-09 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP2015082635A (en) * 2013-10-24 2015-04-27 トヨタ自動車株式会社 Semiconductor device
JP2017098315A (en) * 2015-11-19 2017-06-01 日立マクセル株式会社 Substrate for semiconductor device, manufacturing method of the same, and semiconductor device
CN113169128A (en) * 2018-12-05 2021-07-23 三菱电机株式会社 Semiconductor device and antenna device

Similar Documents

Publication Publication Date Title
JP4549491B2 (en) Resin-sealed semiconductor device
JP2001024135A (en) Manufacture of semiconductor device
JP2002190551A (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP3593833B2 (en) Semiconductor device
JP3947750B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2000091488A (en) Resin-sealed semiconductor device and circuit member used therein
JP2915282B2 (en) Plastic molded integrated circuit package
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JPH11251505A (en) Semiconductor device and manufacture thereof
JP2001230345A (en) Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof
JPH09162230A (en) Electronic circuit device and its manufacturing method
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP5850347B2 (en) Resin-sealed semiconductor device
JP2001223287A (en) Method for manufacturing interposer
JP2001230270A (en) Semiconductor device and manufacturing method thereof
JPH0917910A (en) Semiconductor device, manufacturing method thereof, inspection method, and mounting substrate
JP4084984B2 (en) Manufacturing method of semiconductor device
JPH08148526A (en) Semiconductor device
JPH1126648A (en) Semiconductor device and lead frame thereof
JPH0547836A (en) Semiconductor device mounting structure
JP2652222B2 (en) Substrate for mounting electronic components
JP2008010922A (en) Piezoelectric oscillator
JP2000228457A (en) Semiconductor device, its manufacture, and tape carrier
JP3153185B2 (en) Semiconductor device
KR100303363B1 (en) wafer level package and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630