JP2001196864A - 増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】高効率化を図るとともに、高域（高周波数）か
つ大振幅（大出力）の入力信号の急峻な立ち上がりに対
する追従性を向上させた増幅回路を提供する。 【解決手段】電源と、入力信号を増幅するパワーアンプ
と、電源とパワーアンプとの間に接続され、電源の電源
電圧を低下させてパワーアンプに供給する電源用ＤＣ−
ＤＣコンバータとを有する増幅回路において、電源とパ
ワーアンプとの間に電源用ＤＣ−ＤＣコンバータと並列
に接続された補助電源回路とを有し、補助電源回路は電
源用ＤＣ−ＤＣコンバータの出力電圧とパワーアンプの
出力電圧との相対電圧差が所定値より小さくなったとき
に作動してパワーアンプに電圧を供給し、電源用ＤＣ−
ＤＣコンバータの出力の立ち遅れによる出力電圧の落ち
込みを回復する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅回路に関し、
さらに詳細には、オーディオ信号などの電力増幅に用い
られる増幅回路であって、特に、高効率化を図るととも
に、高域（高周波数）かつ大振幅（大出力）の入力信号
における急峻な立ち上がりに対する追従性を改良した増
幅回路に関する。

【０００２】

【従来の技術】従来の高効率化を図ったオーディオ信号
を増幅する増幅回路としては、例えば、図１に示す回路
構成のものが知られている。

【０００３】この増幅回路は、信号源１０から出力され
た信号（オーディオ入力信号）をパワーアンプ１２に入
力し、パワーアンプ１２の電圧増幅回路１４において増
幅し、パワーアンプ１２の出力段トランジスタである＋
側パワートランジスタ１６、−側パワートランジスタ１
８を駆動して、負荷たるスピーカー２０に必要な電力を
供給するようになされている。

【０００４】ここで、電源２２により発生される＋側パ
ワートランジスタ１６を駆動する電源電圧＋Ｂは、電源
２２と＋側パワートランジスタ１６との間に接続された
＋側電源用ＤＣ−ＤＣコンバータ２４によって低下され
る。即ち、＋側電源用ＤＣ−ＤＣコンバータ２４によっ
て、電源電圧＋Ｂを低下させて＋側パワートランジスタ
１６を駆動するものである。

【０００５】同様に、電源２６により発生される−側パ
ワートランジスタ１８を駆動する電源電圧−Ｂは、電源
２６と−側パワートランジスタ１８との間に接続された
−側電源用ＤＣ−ＤＣコンバータ２８によって低下され
る。即ち、−側電源用ＤＣ−ＤＣコンバータ２８によっ
て、電源電圧−Ｂを低下させて−側パワートランジスタ
１８を駆動するものである。

【０００６】つまり、上記した図１に示す従来の増幅回
路においては、＋側電源用ＤＣ−ＤＣコンバータ２４と
−側電源用ＤＣ−ＤＣコンバータ２８とを用いてそれぞ
れ電源電圧＋Ｂと電源電圧−Ｂを低下させてパワーアン
プ１２を駆動することにより、高効率化を図りながらパ
ワーアンプ１２での発熱による損失を低減させるように
なされている。

【０００７】図２は、周波数１ｋＨｚの大振幅の信号が
信号源１０から出力されてパワーアンプ１２に入力され
た際における、図１に示す増幅回路の各部における電圧
波形を示すものであり、これを参照しながら図１に示す
増幅回路の動作をさらに説明することとする。

【０００８】ここで、＋側電源用ＤＣ−ＤＣコンバータ
２４と−側電源用ＤＣ−ＤＣコンバータ２８とは、パワ
ーアンプ１２の出力（制御電圧信号による制御入力）に
応じてオン、オフ比を可変にスイッチングするものであ
る。

【０００９】従って、＋側回路においては、＋側電源用
ＤＣ−ＤＣコンバータ２４がパワーアンプ１２の出力
（制御電圧信号による制御入力）に応じてオン、オフ比
を可変にスイッチングすることにより、電源電圧＋Ｂ
（図１および図２における「Ａ」参照）をパワーアンプ
１２から必要な電力を取り出すのに必要かつ十分な電圧
（図１および図２における「Ｂ」参照）まで低下させる
ことになる。

【００１０】また、−側においては、−側電源用ＤＣ−
ＤＣコンバータ２８がパワーアンプ１２の出力（制御電
圧信号による制御入力）に応じてオン、オフ比を可変に
スイッチングすることにより、電源電圧−Ｂ（図１およ
び図２における「Ｅ」参照）をパワーアンプ１２から必
要な電力を取り出すのに必要かつ十分な電圧（図１およ
び図２における「Ｄ」参照）まで低下させることにな
る。

【００１１】即ち、この増幅回路によれば、図２に示す
ように、＋側電源用ＤＣ−ＤＣコンバータ２４の出力電
圧（図１および図２における「Ｂ」参照）と−側電源用
ＤＣ−ＤＣコンバータ２８の出力電圧（図１および図２
における「Ｄ」参照）とは、パワーアンプ１２の出力電
圧（図１および図２における「Ｃ」参照）に追従して変
化するので、パワーアンプ１２の出力の大きさにかかわ
らず、パワーアンプ１２内のパワートランジスタの熱に
よる損失を大幅に低減させることができる。

【００１２】また、＋側電源用ＤＣ−ＤＣコンバータ２
４と−側電源用ＤＣ−ＤＣコンバータ２８とはスイッチ
ング駆動であるため、ここにおける損失も小さなものと
なり、増幅回路全体としての効率は極めて高いものとな
る。

【００１３】しかしながら、上記した増幅回路において
は、＋側電源用ＤＣ−ＤＣコンバータ２４と−側電源用
ＤＣ−ＤＣコンバータ２８とは、スイッチング出力波形
を平滑してパワーアンプ１２に供給するために平滑回路
を内蔵している。このため、パワーアンプ１２に高域
（高周波数）かつ大振幅（大出力）の信号が入力された
際には、当該入力信号の急峻な立ち上がり時に電力供給
が追従することができず、パワーアンプ１２の出力がク
リップしてしまい、パワーバンドワイズが高域で狭くな
る現象が発生していた。

【００１４】即ち、図３には、高域かつ大振幅の信号と
して周波数１０ｋＨｚの大振幅の信号が出力されてパワ
ーアンプ１２に入力された際における、図１に示す増幅
回路の各部における電圧波形を示すものであり、これを
参照しながら説明すると、周波数１０ｋＨｚの大振幅の
信号が出力されてパワーアンプ１２に入力された際に
は、当該入力信号の急峻な立ち上がり時に電力供給が追
従することができず（図１および図３における「Ｂ」、
「Ｄ」参照）、パワーアンプ１２の出力（図１および図
３における「Ｃ」参照）がクリップしてしまい、パワー
バンドワイズが高域で狭くなるという問題点があった。

【００１５】

【発明が解決しようとする課題】本発明は、上記したよ
うな従来の増幅回路の有する問題点に鑑みてなされたも
のであり、その目的とするところは、高効率化を図ると
ともに、高域（高周波数）かつ大振幅（大出力）の入力
信号の急峻な立ち上がりに対する追従性を向上させた増
幅回路を提供しようとするものである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、電源と、入
力信号を増幅するパワーアンプと、上記電源と上記パワ
ーアンプとの間に接続され、上記電源の電源電圧を低下
させて上記パワーアンプに供給する電源用ＤＣ−ＤＣコ
ンバータとを有する増幅回路において、上記電源と上記
パワーアンプとの間に上記電源用ＤＣ−ＤＣコンバータ
と並列に接続された補助電源回路とを有し、上記補助電
源回路は上記電源用ＤＣ−ＤＣコンバータの出力電圧と
上記パワーアンプの出力電圧との相対電圧差が所定値よ
り小さくなったときに作動して上記パワーアンプに電圧
を供給し、上記電源用ＤＣ−ＤＣコンバータの出力の立
ち遅れによる出力電圧の落ち込みを回復するようにした
ものである。

【００１７】従って、本発明のうち請求項１に記載の発
明によれば、高域（高周波数）かつ大振幅（大出力）の
信号が入力されたときには、電源用ＤＣ−ＤＣコンバー
タに代わって補助電源回路が電圧をパワーアンプに供給
することになるので、高域（高周波数）かつ大振幅（大
出力）の入力信号の急峻な立ち上がりに対する追従性が
向上する。

【００１８】また、高域（高周波数）かつ大振幅（大出
力）ではない信号が入力されたときには、電源用ＤＣ−
ＤＣコンバータが、電源の電源電圧を低下させてパワー
アンプに供給するものであるので、増幅回路全体しては
効率の低下を抑制できる。

【００１９】ここで、補助電源回路は、本発明のうち請
求項２に記載の発明のように、上記パワーアンプからの
出力を所定量だけシフトした電圧を生成して出力する基
本信号生成回路と、上記パワーアンプからの出力に関わ
らずに常に一定のＤＣ電圧を生成して出力する最低電圧
設定回路と、上記基本信号生成回路の出力と上記最低電
圧設定回路の出力とを合成した電圧を出力するバッファ
ー回路とを有するようにして構成してもよい。

【００２０】

【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明による増幅回路の実施の形態の一例を詳細に
説明する。

【００２１】図４には、本発明による増幅回路の実施の
形態の一例を示すブロック図が示されている。なお、図
４に示す増幅回路においては、図１に示す従来の増幅回
路の構成と同一または相当する構成に関しては、図１に
おいて用いた符号と同一の符号を用いて示すことによ
り、その詳細な説明は省略する。

【００２２】即ち、この図４に示す増幅回路は、図１に
示す従来の増幅回路と比較すると、＋側回路においては
電源２２とパワートランジスタ１６との間に、＋側電源
用ＤＣ−ＤＣコンバータ２４と並列に＋側補助電源回路
３０が接続されるとともに、−側回路においては電源２
６とパワートランジスタ１８との間に、−側電源用ＤＣ
−ＤＣコンバータ２８と並列に−側補助電源回路３２が
接続されている点において異なっている。

【００２３】なお、−側回路は＋側回路と同様な構成と
なされているので、以下の説明においては、適宜に−側
回路の説明を省略して＋側回路のみについて説明するこ
ととする。

【００２４】この図４に示す増幅回路の＋側回路におい
ては、＋側電源用ＤＣ−ＤＣコンバータ２４の出力電圧
とパワーアンプ１２の出力電圧とを常時比較し、＋側電
源用ＤＣ−ＤＣコンバータ２４の出力電圧とパワーアン
プ１２の出力電圧との相対電圧差が所定値より小さくな
ったときに＋側補助電源回路３０を作動させて、＋側電
源用ＤＣ−ＤＣコンバータ２４の出力の立ち遅れによる
出力電圧の落ち込みを回復するようになされている。

【００２５】上記と同様に、この図４に示す増幅回路の
−側回路においては、−側電源用ＤＣ−ＤＣコンバータ
２８の出力電圧とパワーアンプ１２の出力電圧とを常時
比較し、−側電源用ＤＣ−ＤＣコンバータ２８の出力電
圧とパワーアンプ１２の出力電圧との相対電圧差が所定
値より小さくなったときに−側補助電源回路３２を作動
させて、−側電源用ＤＣ−ＤＣコンバータ２８の出力の
立ち遅れによる出力電圧の落ち込みを回復するようにな
されている。

【００２６】即ち、この図４に示す増幅回路において
は、＋側電源用ＤＣ−ＤＣコンバータ２４の出力電圧と
パワーアンプ１２の出力電圧との相対電圧差が所定値よ
り小さくなったときには＋側補助電源回路３０が作動さ
れ、また、−側電源用ＤＣ−ＤＣコンバータ２８の出力
電圧とパワーアンプ１２の出力電圧との相対電圧差が所
定値より小さくなったときには−側補助電源回路３２が
作動されることになるので、高域（高周波数）かつ大振
幅（大出力）の入力信号の急峻な立ち上がりに対する追
従性が向上するばかりでなく、あらゆる場合において＋
側電源用ＤＣ−ＤＣコンバータ２４ならびに−側電源用
ＤＣ−ＤＣコンバータ２８の出力の立ち遅れによる出力
電圧の落ち込みを回復することができるようになる。

【００２７】例えば、この図４に示す増幅回路によれ
ば、パワーアンプ１２に低域（低周波数）あるいは中域
（中周波数）の小振幅（小出力）ならびに大振幅（大出
力）の信号ならびに高域（高周波数）であっても小振幅
（小出力）の信号が入力された場合に、＋側回路におい
ては、パワーアンプ１２の出力（制御電圧信号による制
御入力）により＋側電源用ＤＣ−ＤＣコンバータ２４が
作動され（＋側補助電源回路３０は作動されない。）、
従来の増幅回路（図１）と同様に、＋側電源用ＤＣ−Ｄ
Ｃコンバータ２４を用いて電源電圧＋Ｂを低下させて＋
側パワートランジスタ１６を駆動するとともに、−側回
路においては、パワーアンプ１２の出力（制御電圧信号
による制御入力）により−側電源用ＤＣ−ＤＣコンバー
タ２８が作動され（−側補助電源回路３２は作動されな
い。）、従来の増幅回路（図１）と同様に、−側電源用
ＤＣ−ＤＣコンバータ２８を用いて電源電圧−Ｂを低下
させて−側パワートランジスタ１８を駆動するものであ
る。この際の電源電流の流れは、図４における「通常動
作時の電源電流の流れ」に対応する。

【００２８】このように、＋側補助電源回路３０が作動
されることなく＋側電源用ＤＣ−ＤＣコンバータ２４が
作動されるとともに、−側補助電源回路３２が作動され
ることなく−側電源用ＤＣ−ＤＣコンバータ２８が作動
されている場合には、図５に示すように周波数１ｋＨｚ
の大振幅の信号が信号源１０から出力されてパワーアン
プ１２に入力された際には、＋側電源用ＤＣ−ＤＣコン
バータ２４がパワーアンプ１２の出力（制御電圧信号に
よる制御入力）に応じてオン、オフ比を可変にスイッチ
ングすることにより、電源電圧＋Ｂ（図４および図５に
おける「Ａ」参照）をパワーアンプ１２から必要な電力
を取り出すのに必要かつ十分な電圧（図４および図５に
おける「Ｂ」参照）まで低下させることになり、−側電
源用ＤＣ−ＤＣコンバータ２８がパワーアンプ１２の出
力（制御電圧信号による制御入力）に応じてオン、オフ
比を可変にスイッチングすることにより、電源電圧−Ｂ
（図４および図５における「Ｅ」参照）をパワーアンプ
１２から必要な電力を取り出すのに必要かつ十分な電圧
（図４および図５における「Ｄ」参照）まで低下させる
ことになる。

【００２９】即ち、＋側電源用ＤＣ−ＤＣコンバータ２
４の出力電圧（図４および図５における「Ｂ」参照）と
−側電源用ＤＣ−ＤＣコンバータ２８の出力電圧（図４
および図５における「Ｄ」参照）とが、パワーアンプ１
２の出力電圧（図４および図５における「Ｃ」参照）に
追従して変化する。

【００３０】一方、この図４に示す増幅回路によれば、
パワーアンプ１２に高域（高周波数）かつ大振幅（大出
力）の信号が入力された場合に、＋側回路においては、
パワーアンプ１２の出力（制御電圧信号による制御入
力）により＋側補助電源回路３０が作動され、従来の増
幅回路（図１）とは異なり、＋側補助電源回路３０を用
いて電源電圧＋Ｂを＋側パワートランジスタ１６に供給
して＋側パワートランジスタ１６を駆動するとともに、
−側回路においては、パワーアンプ１２の出力（制御電
圧信号による制御入力）により−側補助電源回路３２が
作動され、従来の増幅回路（図１）とは異なり、−側補
助電源回路３２を用いて電源電圧−Ｂを−側パワートラ
ンジスタ１８に供給して−側パワートランジスタ１８を
駆動するものである。この際の電源電流の流れは、図４
における「高域・大振幅時の電源電流の流れ」に対応す
る。

【００３１】このように、＋側電源用ＤＣ−ＤＣコンバ
ータ２４ではなくて＋側補助電源回路３０が使用され、
−側電源用ＤＣ−ＤＣコンバータ２８ではなくて−側補
助電源回路３２が使用されている場合には、図６に示す
ように周波数１０ｋＨｚの大振幅の信号が信号源１０か
ら出力されてパワーアンプ１２に入力された際には、＋
側補助電源回路３０の作動により電源電圧＋Ｂをあまり
低下させずに、周波数１０ｋＨｚの大振幅の入力信号の
急峻な立ち上がりに十分追従可能な電圧（図４および図
６における「Ｂ」参照）を＋側パワートランジスタ１６
に供給するものであり、−側補助電源回路３２の作動に
より電源電圧−Ｂをあまり低下させずに、周波数１０ｋ
Ｈｚの大振幅の入力信号の急峻な立ち上がりに十分追従
可能な電圧（図４および図６における「Ｄ」参照）を−
側パワートランジスタ１８に供給するものである。

【００３２】なお、「高域（高周波数）」としては任意
の周波数を設定することができるものであり、また同様
に、「大振幅（大出力）」としては任意の振幅値（出力
値）を設定することができることは勿論である。

【００３３】図７には従来の増幅回路（図１）の最大出
力周波数特性の一例が示されており、図８には本発明に
よる増幅回路（図４）の最大出力周波数特性の一例が示
されている（なお、図８においては、本発明による増幅
回路（図４）の最大出力周波数特性と比較のために、従
来の増幅回路（図１）の最大出力周波数特性が破線によ
り示されている。）。

【００３４】図７の最大出力周波数特性の一例から明ら
かなように、従来の増幅回路においては、周波数が約４
ｋＨｚ頃から最大出力電圧が立ち下がりはじめ、周波数
が５ｋＨｚ頃から一旦立ち上がりはじめるが、周波数が
約１０ｋＨｚ頃から再度急激に立ち下がりはじめるもの
である。

【００３５】一方、図８の最大出力周波数特性の一例か
ら明らかなように、本発明のよる増幅回路（図４）にお
いては、周波数が約２０ｋＨｚくらいまで最大出力電圧
が立ち下がることなくフラットな特性を得ることができ
るものである。

【００３６】図９には、＋側補助電源回路３０および−
側補助電源回路３２ならびに＋側電源用ＤＣ−ＤＣコン
バータ２４および−側電源用ＤＣ−ＤＣコンバータ２８
の出力部の詳細な構成を示すブロック図が示されてい
る。

【００３７】＋側補助電源回路３０は、＋側出力制御用
基本信号生成回路３０ａと、＋側出力制御信号最低電圧
設定回路３０ｂと、バッファー回路３０ｃと、パワーＦ
ＥＴ（ＰＯＷＥＲ ＦＥＴ）３０ｄとを有して構成され
ている。同様に、−側補助電源回路３２は、−側出力制
御用基本信号生成回路３２ａと、−側出力制御信号最低
電圧設定回路３２ｂと、バッファー回路３２ｃと、パワ
ーＦＥＴ（ＰＯＷＥＲＦＥＴ）３２ｄとを有して構成さ
れている。

【００３８】なお、パワーＦＥＴ３０ｄ、３２ｄは、具
体的には、例えば、図９に示すように「ＰＯＷＥＲ Ｍ
ＯＳ ＦＥＴ」により構成することができるが、パワー
ＦＥＴに代えて、パワートランジスタ（ＰＯＷＥＲ Ｔ
ＲＡＮＳＩＳＴＯＲ）を用いるようにしてもよい。

【００３９】また、＋側電源用ＤＣ−ＤＣコンバータ２
４からパワーアンプ１２のパワートランジスタ１６へ供
給される変動する出力を「＋ＳＯＵＲＣＥ（ソース）」
と称し、−側電源用ＤＣ−ＤＣコンバータ２８からパワ
ーアンプ１２のパワートランジスタ１８へ供給される変
動する出力を「−ＳＩＮＫ（シンク）」と称することと
する。

【００４０】なお、＋側回路においては、パワーＦＥＴ
３０ｄのドレインと電源２２とが接続され、パワーＦＥ
Ｔ３０ｄのソースと＋側電源用ＤＣ−ＤＣコンバータ２
４の出力部の＋ＳＯＵＲＣＥの電源路（ソース電源路）
３４とが接続されている。また、−側回路においては、
パワーＦＥＴ３２ｄのドレインと電源２６とが接続さ
れ、パワーＦＥＴ３２ｄのソースと−側電源用ＤＣ−Ｄ
Ｃコンバータ２８の出力部の−ＳＩＮＫの電源路（シン
ク電源路）３６とが接続されている。

【００４１】そして、高域かつ大振幅以外の入力信号の
場合には、＋側電源用ＤＣ−ＤＣコンバータ２４の出力
部のパワーＦＥＴ２４ａからソース電源路３４へ＋ＳＯ
ＵＲＣＥが出力されるとともに、−側電源用ＤＣ−ＤＣ
コンバータ２８の出力部のパワーＦＥＴ２８ａからシン
ク電源路３６へ−ＳＩＮＫが出力されることになる。

【００４２】一方、高域かつ大振幅の入力信号の場合に
は、＋側補助電源回路３０のパワーＦＥＴ３０ｄからソ
ース電源路３４へ＋ＳＯＵＲＣＥが出力されるととも
に、−側補助電源回路３２のパワーＦＥＴ３２ｄからシ
ンク電源路３６へ−ＳＩＮＫが出力されることになる。

【００４３】次に、図９に示す＋側回路における各部の
電圧波形を示している図１０を参照しながら、上記した
＋側補助電源回路３０の動作ならびに当該動作にともな
う電圧波形の変化について説明する。

【００４４】なお、図９に示す−側回路における各部の
電圧波形は、図１０に示す＋側の電圧波形の上下対象の
波形となるものであるので図示を省略した。

【００４５】また、本発明の理解を容易にするために、
図１０においては、周波数１ｋＨｚの大振幅の信号が信
号源１０から出力されてパワーアンプ１２に入力された
際の電圧波形を示すものとする。

【００４６】まず、Ａ点においては、パワーアンプ１２
からの出力の波形が制御入力として与えられる。

【００４７】そして、制御入力としてパワーアンプ１２
の出力が＋側出力制御用基本信号生成回路３０ａに入力
されると、＋側出力制御用基本信号生成回路３０ａにお
いては、パワーアンプ１２からの出力を＋方向に所定量
だけシフトした電圧（Ｂ点電圧波形）を生成して出力す
る。なお、上記したシフト量に関しては、パワーアンプ
１２からの出力状況に応じて適宜に切り換えて変更する
ようにしてもよい。

【００４８】一方、＋側出力制御信号最低電圧設定回路
３０ｂにおいては、パワーアンプ１２からの出力に関わ
らず、常に一定のＤＣ電圧（Ｃ点 電圧波形）を生成し
て出力している。なお、上記した一定のＤＣ電圧として
は、例えば、「６．８Ｖ」を用いることができるが、
「０Ｖ」やマイナス電圧を用いるようにしてもよい。

【００４９】次に、Ｄ点においては、Ｂ点の電圧とＣ点
の電圧とを合成した電圧が得られるものである。

【００５０】また、Ｅ点の電圧は、Ｄ点の電圧をバッフ
ァー回路３０ｃのロス電圧（例えば、「０．６Ｖ」であ
る。）だけシフトしたものであり、基本的にはＤ点の電
圧に近似した電圧である。

【００５１】そして、図１０においては、上記したよう
に、周波数１ｋＨｚの大振幅の信号が信号源１０から出
力されてパワーアンプ１２に入力された際の電圧を示し
ているので、Ｆ点における電圧としては、＋側電源用Ｄ
Ｃ−ＤＣコンバータ２４の出力電圧が示されている。

【００５２】なお、Ｅ点（パワーＦＥＴ３０ｄのゲー
ト）には、所定の電圧が印加されているが、Ｆ点（ソー
ス）の電位が高いために、パワーＦＥＴ３０ｄのソース
電流（Ｉｓ）は流れていない状態である。

【００５３】また、図１１には、＋側補助電源回路３０
の具体的構成の一例の詳細回路図が示されており、図１
２には、高域大振幅の信号が信号源１０から出力されて
パワーアンプ１２に入力された際における＋側補助電源
回路３０の作動時の電圧波形が示されている。

【００５４】図１１のＤ点では、バイアス回路によりト
ランジスタＱ_ＺＤＬが常時オン（ＯＮ）しており、ツェ
ナー・ダイオードＺＤ−Ｌに電流が流れて、シフト電圧
がツェナー・ダイオードＺＤ−Ｌによって設定されてい
る。この状態であっても、補助電源としては基本的な動
作をするが、大電流を要する高域大出力動作時には、補
助電源として十分なドライブ能力（大電流出力）が得ら
れないことがある。

【００５５】よって、高域大出力時には高域大振幅出力
検出部が動作して、トランジスタＱ _ＺＤＬをオフさせる
ことにより、シフト電圧がツェナー・ダイオードＺＤ−
Ｈで設定されるようにしている。

【００５６】このように高域大出力時の適切なポイント
だけに、シフト電圧がハイ電圧に切り替えられることに
よって、本補助電源はあらゆる帯域の微少レベルから大
出力まで適切な動作を行うことができるものである。

【００５７】即ち、本補助電源回路は図１１のＤ点にお
いて、ツェナー・ダイオードＺＤ−Ｈが適切なタイミン
グ、かつ、領域で、オン（ＯＮ）となることによって、
高域（高周波数）かつ大振幅（大出力）の入力信号の急
峻な立ち上がりに対する追従性が更に向上されることに
なる。

【００５８】なお、上記した実施の形態においては、モ
ノラルの増幅回路に関して説明したが、本発明をステレ
オの増幅回路に適用できることは勿論である。

【００５９】なお、上記した実施の形態における＋側出
力制御信号最低電圧設定回路３０ｂの説明において、Ｄ
Ｃ電圧として「０Ｖ」やマイナス電圧を用いるようにし
てもよいと記載したが、＋側出力制御信号最低電圧設定
回路３０ｂと−側出力制御信号最低電圧設定回路３２ｂ
は省略することも可能である。

【００６０】

【発明の効果】本発明は、以上説明したように構成され
ているので、高効率化を図るとともに、高域（高周波
数）かつ大振幅（大出力）の入力信号の急峻な立ち上が
りに対する追従性を向上させた増幅回路を提供すること
ができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】従来の増幅回路のブロック図である。

【図２】周波数１ｋＨｚの大振幅信号入力時における従
来の増幅回路（図１）の各部の電圧波形図である。

【図３】周波数１０ｋＨｚの大振幅信号入力時における
従来の増幅回路（図１）の各部の電圧波形図である。

【図４】本発明による増幅回路の実施の形態の一例を示
すブロック図である。

【図５】周波数１ｋＨｚの大振幅信号入力時における本
発明による増幅回路（図４）の各部の電圧波形図であ
る。

【図６】周波数１０ｋＨｚの大振幅信号入力時における
本発明による増幅回路（図４）の各部の電圧波形図であ
る。

【図７】従来の増幅回路（図１）の最大出力周波数特性
の一例を示す特性図である。

【図８】本発明による増幅回路（図４）の最大出力周波
数特性の一例を示す特性図である。

【図９】本発明による増幅回路（図４）の要部詳細ブロ
ック図である。

【図１０】本発明による増幅回路（図４）の要部詳細ブ
ロック図（図９）の各部の電圧波形図である。

【図１１】＋側補助電源回路の詳細回路図である。

【図１２】高域大振幅信号入力時における＋側補助電源
回路作動時の各部の電圧波形図である。

【符号の説明】

１０ 信号源 １２ パワーアンプ １４ 電圧増幅回路 １６、１８ パワートランジスタ ２０ スピーカー ２２ 電源（＋Ｂ） ２４ ＋側電源用ＤＣ−ＤＣコンバータ ２４ａ、２８ａ、３０ｄ、３２ｄ パワーＦＥＴ（Ｐ
ＯＷＥＲ ＦＥＴ） ２６ 電源（−Ｂ） ２８ −側電源用ＤＣ−ＤＣコンバータ ３０ ＋側補助電源回路 ３０ａ ＋側出力制御用基本信号生成回路 ３０ｂ ＋側出力制御信号最低電圧設定回路 ３０ｃ、３２ｃ バッファー回路 ３２ −側補助電源回路 ３２ａ −側出力制御用基本信号生成回路 ３２ｂ −側出力制御信号最低電圧設定回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J091 AA02 AA41 CA36 CA65 FA18 FP06 GP05 HA08 HA09 HA17 HA18 HA19 HA20 HA25 HA29 HA33 KA00 KA03 KA18 KA49 KA62 MA22 SA05 TA01 TA06 UW09 5J092 AA02 AA41 CA36 CA65 FA18 GR06 HA08 HA09 HA17 HA18 HA19 HA20 HA25 HA29 HA33 KA00 KA03 KA18 KA49 KA62 MA22 SA05 TA01 TA06

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源と、 入力信号を増幅するパワーアンプと、 前記電源と前記パワーアンプとの間に接続され、前記電
   源の電源電圧を低下させて前記パワーアンプに供給する
   電源用ＤＣ−ＤＣコンバータとを有する増幅回路におい
   て、 前記電源と前記パワーアンプとの間に前記電源用ＤＣ−
   ＤＣコンバータと並列に接続された補助電源回路とを有
   し、 前記補助電源回路は前記電源用ＤＣ−ＤＣコンバータの
   出力電圧と前記パワーアンプの出力電圧との相対電圧差
   が所定値より小さくなったときに作動して前記パワーア
   ンプに電圧を供給し、前記電源用ＤＣ−ＤＣコンバータ
   の出力の立ち遅れによる出力電圧の落ち込みを回復する
   ものである増幅回路。
2. 【請求項２】 請求項１に記載の増幅回路において、 前記補助電源回路は、前記パワーアンプからの出力を所
   定量だけシフトした電圧を生成して出力する基本信号生
   成回路と、前記パワーアンプからの出力に関わらずに常
   に一定のＤＣ電圧を生成して出力する最低電圧設定回路
   と、前記基本信号生成回路の出力と前記最低電圧設定回
   路の出力とを合成した電圧を出力するバッファー回路と
   を有するものである増幅回路。