[go: up one dir, main page]

JP2001168883A - タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置 - Google Patents

タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置

Info

Publication number
JP2001168883A
JP2001168883A JP2000315780A JP2000315780A JP2001168883A JP 2001168883 A JP2001168883 A JP 2001168883A JP 2000315780 A JP2000315780 A JP 2000315780A JP 2000315780 A JP2000315780 A JP 2000315780A JP 2001168883 A JP2001168883 A JP 2001168883A
Authority
JP
Japan
Prior art keywords
time stamp
data
time
value
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000315780A
Other languages
English (en)
Other versions
JP3499818B2 (ja
Inventor
Sung-Gab Woo
承匣 禹
Kanshu Sei
寛洙 成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001168883A publication Critical patent/JP2001168883A/ja
Application granted granted Critical
Publication of JP3499818B2 publication Critical patent/JP3499818B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13034—A/D conversion, code compression/expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13293—TASI, irregular time division, burst switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13296—Packet switching, X.25, frame relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 高速シリアルバス用パケット化システムで送
信ウィンドウ値によってタイムスタンプに付加するオフ
セット値を自動で調整するタイムスタンプのオフセット
調整方法及び装置を提供する。 【解決手段】 データ分割大きさのサイクルタイム値に
データ遅延時間及びジッタ量を考慮したオフセット値を
足してタイムスタンプ値を発生する加算部と、入力され
るデータをタイムスタンプによってパケット単位で貯蔵
するメモリと、加算部で発生するタイムスタンプ値を予
測して送信時間範囲を決定するウィンドウ発生部と、加
算部で発生するタイムスタンプを付加して前記メモリに
貯蔵されたパケット単位のデータを出力しながらメモリ
で読出し及び書込みタイミング誤差により発生するオー
バーフローを検知すればオフセット値を調整する制御部
とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高速シリアルバス用
パケット化システムに係り、特に高速シリアルバス用パ
ケット化システムで送信ウィンドウ値によってタイムス
タンプに付加するオフセット値を自動で調整するタイム
スタンプのオフセット調整方法及びそれを用いた装置に
関する。
【０００２】
【従来の技術】一般にタイムスタンプはビデオ、オーデ
ィオのアクセス単位と呼ばれる復号再生の単位ごとにい
つ復号再生すべきかを示す時間情報である。IEEE-１３
９４バスのような高速シリアルバス上でリアルタイムデ
ータを伝送する時、パケット化装置はソース伝送ストリ
ームを分割しタイムスタンプを挿入してパケットデータ
を出力する。この時パケット出力時間はタイムスタンプ
により決定される。
【０００３】図１は、従来の高速シリアルバス用パケッ
ト化システムでタイムスタンプオフセット設定装置を示
すブロック図である。タイマー１１０は接続装備に関す
る固有のサイクルタイム値を発生させる。このサイクル
は１２５μsecごとに始まる。オフセット発生器１２０
はデータ遅延時間及びジッタ量を考慮したオフセット値
を発生し、使用者により一定値で設定される。
【０００４】加算器１１６はタイマー１１０で発生した
タイマー値にオフセット発生器１２０で発生したオフセ
ット値を付加してタイムスタンプを発生させる。次いで
制御部(図示せず)はメモリ１３０に貯蔵されたデータに
タイムスタンプを挿入して伝送部１４０に出力する。伝
送部１４０はタイムスタンプと関係なくパケット単位の
データを受信側に伝送する。
【０００５】このように従来のパケット化システムに
は、アプリケーション開発者が適切なオフセット値を設
定してタイムスタンプに付加する。しかしタイムスタン
プに付加するオフセット値が適当でなければメモリ１３
０に読出し及び書込タイミングが合わなくてオーバーフ
ローが発生して一部データが損失される問題点がある。
【０００６】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、高速シリアルバス用パケット化シス
テムでタイムスタンプに付加するオフセット値を自動で
設定することによってバス帯域幅を効率的に使用できる
タイムスタンプのオフセット調整方法を提供することに
ある。本発明が解決しようとする他の技術的課題は、前
記タイムスタンプのオフセット調整方法が適用されるパ
ケット伝送装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の技術的課題を解
決するために本発明は、高速シリアルバス用パケット化
システムにおいて、データ分割大きさのサイクルタイム
値にデータ遅延時間及び/またはジッタ量を考慮したオ
フセット値を足してタイムスタンプ値を発生する加算部
と、前記入力されるデータをタイムスタンプによってパ
ケット単位で貯蔵するメモリと、前記加算部で発生する
タイムスタンプ値を予測して送信時間範囲を決定するウ
ィンドウ発生部と、前記加算部で発生するタイムスタン
プを付加して前記メモリに貯蔵されたパケット単位のデ
ータを出力しながら前記メモリで読出し及び書込みタイ
ミング誤差により発生するオーバーフローを検知すれば
前記オフセット値を調整する制御部とを含むことを特徴
とするパケット伝送装置である。
【０００８】本発明の他の技術的課題を解決するために
本発明は、高速シリアルバス用パケット化システムにお
いて、データ遅延時間及びジッタ量を考慮したオフセッ
ト値をパケットデータに足して復号再生単位のタイムス
タンプを設定する過程と、前記過程で設定されたタイム
スタンプによってパケット単位のデータを順次に出力す
る過程と、前記過程で出力されるパケット単位のデータ
でタイムスタンプを予測してデータが送信される時間範
囲を決定した後、その値範囲内でパケット単位でデータ
を伝送する過程と、前記過程でデータを伝送する途中、
読出し及び書込タイミング誤差によりオーバーフローが
検知されれば前記オフセット値を加減する過程とを含む
ことを特徴とするタイムスタンプオフセット調整方法で
ある。
【０００９】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態を説明する。図２は、本発明に
係る高速シリアルバス用パケット化システムを示すブロ
ック図である。送信装置２００と受信装置２５０がIEEE
１３９４バスで連結されている。送信装置２００はタイ
マー２１２、加算器２１３、オフセット発生器２１４、
制御部２１６、メモリ２１８、ウィンドウ発生器２２
０、伝送部２２２を含んでタイムスタンプが設定された
パケットデータを伝送し、受信装置２５０は受信部２５
６、タイマー２５２、時間比較器２５４、メモリ２５８
を含んでタイムスタンプによってパケットデータを正確
に復旧する。
【００１０】本実施形態で図２の装置は、IEEE-１３９
４規格とIEC-６１８８３規格を有する高速シリアルバス
用パケット化装置であると仮定する。先ず、送信装置２
００を調べれば、入力される伝送ストリームのビット率
を参照してビットストリームの分割大きさが決定される
が、タイマー２１２はこの分割大きさによりサイクルタ
イム値を発生させる。
【００１１】加算器２１３は、タイマー２１２で発生す
るタイム値とオフセット発生器１２０で発生するオフセ
ット値を足してタイムスタンプ値を発生させる。このタ
イムスタンプはパケット単位のデータ中で最初のバイト
の到着時間を示し、オフセット値はパケットデータが送
信装置２００に入力される時間から受信装置２５０に出
力されるデータ遅延時間及び/またはジッタ量を考慮し
て一定値で設定される。
【００１２】従って、制御部２１６は、メモリ２１８に
貯蔵されたパケットデータに加算器２１３で発生するタ
イムスタンプ値を挿入して伝送部２２２に出力させる。
この時メモリ２１８はFIFO(First-in-First-out)形態で
あって、入力されるMPEG規格のトランスポートビットス
トリームを一時貯蔵する。ウィンドウ発生器２２０は、
メモリ２１８で発生するデータからタイムスタンプ値を
予測して送信時間範囲に該当するウィンドウ値を決定し
そのウィンドウ値を伝送部２２２に印加する。伝送部２
２２はウィンドウ発生器２２０で発生するウィンドウ範
囲内でタイムスタンプが含まれたパケットデータを伝送
する。この時データ伝送中初期に設定されたオフセット
値が小さいかまたは大きい場合、タイミングに合わせて
タイムスタンプを挿入できないためにメモリ２１８には
オーバーフローが発生する。
【００１３】従って、制御部２１６は、メモリ２１８で
オーバーフローを検知すればオフセット発生器２１４に
制御信号を加えてオフセット値を変更した後変更したオ
フセット値によりタイムスタンプを発生させる。これに
よりウィンドウ発生器２２０もメモリ２１８から出力さ
れる新たなタイムスタンプ値を予測して送信時間範囲
(ウィンドウ)を決定した後、そのウィンドウ値を伝送部
２２２に印加する。伝送部２２２はウィンドウ発生器２
２０で発生するウィンドウ範囲内で１２５μsecごとに
発生するサイクル開始単位でIEEE１３９４バス上にデー
タを伝送する。
【００１４】次の受信装置２５０を調べれば、受信部２
５６は送信装置２００でIEEE１３９４バスを通じて受信
されるパケットデータを受信してメモリ２５８に一時貯
蔵する。時間比較器２５４は、メモリに貯蔵されたパケ
ットデータのタイムスタンプ値とタイマー２５２で発生
する接続装備固有のサイクルタイマー値を比較して、一
致すればメモリ２５８でパケット単位でデータを読出
す。
【００１５】図３は、本発明に係るタイムスタンプオフ
セット設定方法を示すフローチャートである。先ず、３
１０過程で伝送ストリームの分割大きさとサイクルタイ
ムを考慮して、パケット単位で送信側入力時間と受信側
出力時間との差とジッタ量を考慮したオフセット値が付
加されたタイムスタンプを設定する。
【００１６】３２０過程で設定されたタイムスタンプ値
を参照してデータが伝送される時間範囲に該当するウィ
ンドウ値を決定する。３３０過程でウィンドウ値範囲内
でパケット単位でデータを伝送する。３４０過程でタイ
ムスタンプによってデータをバッファリングするメモリ
空間にオーバーフローが発生するかどうかをチェックす
る。３５０過程でメモリにオーバーフローが発生すれ
ば、初期に設定されたオフセット値が小さいかまたは大
きくてメモリの書込みや読出しタイミングが合わない状
態であるのでオフセット値を加減する。
【００１７】従って、本発明は、ジッタがある線路上に
リアルタイムデータを送信する場合にジッタ量とメモリ
量を考慮してタイムスタンプ値を付加する。本発明は前
述した実施形態に限定されず、本発明の思想内で当業者
による変形が可能である。即ち、本発明は、高速シリア
ルバス用パケット化システム以外にMPEG伝送システム及
びデジタルビデオホームシステムで適用できる。
【００１８】
【発明の効果】前述したように本発明によれば、高速シ
リアルバス用パケット化システムでタイムスタンプのオ
フセット値を自動で調整するためにバスの帯域幅を効率
的に使用でき、これによりアプリケーション開発者がタ
イムスタンプのオフセットタイムを考慮しなくてもよい
のでアプリケーション開発が容易になる。
【図面の簡単な説明】
【図１】 従来の高速シリアルバス用パケット化システ
ムを示すブロック図である。
【図２】 本発明に係る高速シリアルバス用パケット化
システムを示すブロック図である。
【図３】 本発明に係るタイムスタンプのオフセット設
定方法を示すフローチャートである。
【符号の説明】
２００ 送信装置 ２１２，２５２ タイマー ２１３ 加算器 ２１４ オフセット発生器 ２１６ 制御部 ２１８，２５８ メモリ ２２０ ウィンドウ発生器 ２２２ 伝送部 ２５０ 受信装置 ２５４ 時間比較器 ２５６ 受信部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 高速シリアルバス用パケット化システム
    において、 データ分割大きさのサイクルタイム値にデータ遅延時間
    及び/またはジッタ量を考慮したオフセット値を足して
    タイムスタンプ値を発生する加算部と、 前記入力されるデータをタイムスタンプによってパケッ
    ト単位で貯蔵するメモリと、 前記加算部で発生するタイムスタンプ値を予測して送信
    時間範囲を決定するウィンドウ発生部と、 前記加算部で発生するタイムスタンプを付加して前記メ
    モリに貯蔵されたパケット単位のデータを出力しながら
    前記メモリで読出し及び書込みタイミング誤差により発
    生するオーバーフローを検知すれば前記オフセット値を
    調整する制御部とを含むことを特徴とするパケット伝送
    装置。
  2. 【請求項２】 高速シリアルバス用パケット化システム
    において、 データ遅延時間及びジッタ量を考慮したオフセット値を
    パケットデータに足して復号再生単位のタイムスタンプ
    を設定する過程と、 前記過程で設定されたタイムスタンプによってパケット
    単位のデータを順次に出力する過程と、 前記過程で出力されるパケット単位のデータでタイムス
    タンプを予測してデータが送信される時間範囲を決定し
    た後、その値範囲内でパケット単位でデータを伝送する
    過程と、 前記過程でデータを伝送する途中、読出し及び書込タイ
    ミング誤差によりオーバーフローが検知されれば前記オ
    フセット値を加減する過程とを含むことを特徴とするタ
    イムスタンプオフセット調整方法。
  3. 【請求項３】 前記タイムスタンプのサイクルタイム
    は、伝送されるビットストリームのビット率に基づいた
    分割大きさによって決定されることを特徴とする請求項
    ２に記載のタイムスタンプオフセット調整方法。
JP2000315780A 1999-10-29 2000-10-16 タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置 Expired - Fee Related JP3499818B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0047512A KR100457508B1 (ko) 1999-10-29 1999-10-29 타임 스탬프 옵셋 설정 장치 및 그 방법
KR199947512 1999-10-29

Publications (2)

Publication Number Publication Date
JP2001168883A true JP2001168883A (ja) 2001-06-22
JP3499818B2 JP3499818B2 (ja) 2004-02-23

Family

ID=19617647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000315780A Expired - Fee Related JP3499818B2 (ja) 1999-10-29 2000-10-16 タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置

Country Status (5)

Country Link
US (1) US6735223B1 (ja)
JP (1) JP3499818B2 (ja)
KR (1) KR100457508B1 (ja)
CN (1) CN1127244C (ja)
GB (1) GB2359694B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579540A (zh) * 2022-03-03 2022-06-03 平安壹钱包电子商务有限公司 一种数据库主键的生成方法、装置、电子设备及介质

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080160B2 (en) * 2000-04-27 2006-07-18 Qosmetrics, Inc. Method for creating accurate time-stamped frames sent between computers via a network
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ｉｅｅｅ１３９４を用いた同期システム
US7953115B2 (en) * 2003-06-18 2011-05-31 Nippon Telegraph And Telephone Corporation Wireless packet communication method
CN1934809B (zh) * 2004-02-09 2012-11-14 Sem技术公司 由不可靠数据分组网络分离时校准时间基准的方法和装置
US8848746B2 (en) * 2010-06-30 2014-09-30 Vitesse Semiconductor Corporation Packet protocol processing with precision timing protocol support
DE102012204586B4 (de) 2012-03-22 2025-02-27 Bayerische Motoren Werke Aktiengesellschaft Gateway, Knoten und Verfahren für ein Fahrzeug
KR101702885B1 (ko) * 2012-05-02 2017-02-06 한화테크윈 주식회사 시간 동기화 장치 및 방법
US9509802B1 (en) * 2013-03-15 2016-11-29 PME IP Pty Ltd Method and system FPOR transferring data to improve responsiveness when sending large data sets
KR102040940B1 (ko) * 2013-09-04 2019-11-05 한화테크윈 주식회사 시간 동기화 장치 및 방법
JP7073920B2 (ja) * 2018-06-04 2022-05-24 日本電信電話株式会社 時刻付与方法、時刻付与装置及びプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
JPH0946390A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd ディジタル信号伝送装置および記録装置
US5805602A (en) * 1995-09-25 1998-09-08 Bell Atlantic Network Services, Inc. Network monitoring system for cell delay variation
US5790543A (en) * 1995-09-25 1998-08-04 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
JP3687188B2 (ja) * 1996-04-05 2005-08-24 ソニー株式会社 パケット伝送方法
US5914962A (en) * 1996-06-27 1999-06-22 Zenith Electronics Corporation MPEG transport mux for independently clocked transport streams
JP3664338B2 (ja) 1996-07-24 2005-06-22 ソニー株式会社 伝送装置及び伝送方法
EP0841833A3 (en) * 1996-11-06 2000-02-09 Sony Corporation Data transfer system
US5953511A (en) * 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
JP3299185B2 (ja) 1998-06-10 2002-07-08 日本ビクター株式会社 符号化装置
US6405275B1 (en) * 1998-06-15 2002-06-11 Texas Instruments Incorporated IEEE1394 common isochronous packet (CIP) enhancements for host controllers
US7423983B1 (en) * 1999-09-20 2008-09-09 Broadcom Corporation Voice and data exchange over a packet based network
US6678267B1 (en) * 1999-08-10 2004-01-13 Texas Instruments Incorporated Wireless telephone with excitation reconstruction of lost packet
US6574213B1 (en) * 1999-08-10 2003-06-03 Texas Instruments Incorporated Wireless base station systems for packet communications
KR100611997B1 (ko) * 1999-08-27 2006-08-11 삼성전자주식회사 고속 시리얼 버스용 패킷화 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579540A (zh) * 2022-03-03 2022-06-03 平安壹钱包电子商务有限公司 一种数据库主键的生成方法、装置、电子设备及介质

Also Published As

Publication number Publication date
CN1127244C (zh) 2003-11-05
JP3499818B2 (ja) 2004-02-23
GB2359694B (en) 2002-02-13
CN1303200A (zh) 2001-07-11
US6735223B1 (en) 2004-05-11
GB0024779D0 (en) 2000-11-22
GB2359694A (en) 2001-08-29
KR100457508B1 (ko) 2004-11-17
KR20010039212A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
JP3679808B2 (ja) 信号処理システム
KR100605238B1 (ko) 등시 데이터 통신을 위한 방법 및 장치
JP3203978B2 (ja) データ送受信装置、データ受信装置及びデータ送信装置
JPH0897837A (ja) パケット受信装置
JP3052824B2 (ja) オーディオ再生時刻調整回路
US6088366A (en) Device and method for converting a data transfer rate in communication of digital audio and video data
JP3417392B2 (ja) 同期制御装置
JP3499818B2 (ja) タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置
US6757304B1 (en) Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock
JP3531762B2 (ja) 送信装置および受信装置
JP3516206B2 (ja) データストリーム処理装置および方法、並びにプログラム格納媒体
US6909728B1 (en) Synchronous communication
EP0873019A2 (en) Device and method for transmitting digital audio and video data
JP3731283B2 (ja) 信号処理回路およびその方法
US20030053795A1 (en) Data stream processing device and method and program storage medium
JP3546799B2 (ja) データ送受信装置
JP4032543B2 (ja) 信号処理回路
JPH10313448A (ja) 動画像送信装置および受信装置
JP4612688B2 (ja) 受信装置
JPH0946390A (ja) ディジタル信号伝送装置および記録装置
JP4078740B2 (ja) 信号処理回路
US7065291B2 (en) Method of processing data packets, and video recording/playback apparatus incorporating the method
JP2001244969A (ja) データ受信方法およびデータ受信装置
KR100611997B1 (ko) 고속 시리얼 버스용 패킷화 장치 및 그 방법
JP3757125B2 (ja) 電子機器およびデータ伝送方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees