JP2001167139A - 電源デカップリング設計方法及び設計支援システム - Google Patents
電源デカップリング設計方法及び設計支援システムInfo
- Publication number
- JP2001167139A JP2001167139A JP34668099A JP34668099A JP2001167139A JP 2001167139 A JP2001167139 A JP 2001167139A JP 34668099 A JP34668099 A JP 34668099A JP 34668099 A JP34668099 A JP 34668099A JP 2001167139 A JP2001167139 A JP 2001167139A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- decoupling
- circuit board
- printed circuit
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 230000009467 reduction Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000001228 spectrum Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 5
- 230000035699 permeability Effects 0.000 claims description 3
- 238000004088 simulation Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 2
- 238000010615 ring circuit Methods 0.000 claims 1
- 230000005670 electromagnetic radiation Effects 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 18
- 230000005672 electromagnetic field Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 241000981595 Zoysia japonica Species 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- SFTUSTXGTCCSHX-UHFFFAOYSA-N 1,3-dichloro-2-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=CC=CC=2Cl)Cl)=C1 SFTUSTXGTCCSHX-UHFFFAOYSA-N 0.000 description 1
- -1 13A Chemical compound 0.000 description 1
- 101150046174 NIP2-1 gene Proteins 0.000 description 1
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- XXQCMVYBAALAJK-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(2-phenylethyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C=2C(N(CCC=3C=CC=CC=3)CC=3C=CC=CC=3)=NC(NC(=O)OCC)=CC=2NC=1CCC1=CC=CC=C1 XXQCMVYBAALAJK-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プリント基板電源配線を流れる高周波電源電
流を制御するための設計を容易に行い、プリント回路基
板から発生する不要電磁放射を低減する。 【解決手段】 デカップリングコンデンサ決定手段14
は、半導体集積回路の電源端子を流れる電流に基づいて
求められた半導体集積回路1の動作1周期当りに必要な電
荷量Qと、電源電圧の電圧許容変動値ΔVとからデカップ
リングコンデンサの容量値を決定する。電源配線長算出
手段15は、予め設定された電源デカップリング回路の高
周波電流低減比と、デカップリングコンデンサ2のイン
ピーダンス特性及びプリント基板配線ライブラリ12に記
録されているプリント回路基板の層構成とから、電源デ
カップリングに必要なプリント基板電源配線3の幅、長
さを決定する。
流を制御するための設計を容易に行い、プリント回路基
板から発生する不要電磁放射を低減する。 【解決手段】 デカップリングコンデンサ決定手段14
は、半導体集積回路の電源端子を流れる電流に基づいて
求められた半導体集積回路1の動作1周期当りに必要な電
荷量Qと、電源電圧の電圧許容変動値ΔVとからデカップ
リングコンデンサの容量値を決定する。電源配線長算出
手段15は、予め設定された電源デカップリング回路の高
周波電流低減比と、デカップリングコンデンサ2のイン
ピーダンス特性及びプリント基板配線ライブラリ12に記
録されているプリント回路基板の層構成とから、電源デ
カップリングに必要なプリント基板電源配線3の幅、長
さを決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント回路
基板上に実装される個々の半導体集積回路の電源配線
（枝配線）における電源デカップリング設計方法及び該
方法を実施する設計支援システムに関し、特に、コンデ
ンサとプリント基板電源配線で形成されるインダクタに
より構成される電源デカップリング回路を決定する設計
方法及び設計支援システムに関する。
基板上に実装される個々の半導体集積回路の電源配線
（枝配線）における電源デカップリング設計方法及び該
方法を実施する設計支援システムに関し、特に、コンデ
ンサとプリント基板電源配線で形成されるインダクタに
より構成される電源デカップリング回路を決定する設計
方法及び設計支援システムに関する。
【０００２】
【従来の技術】ディジタル回路を構成する多層プリント
回路基板から発生する不要放射電磁界(EMI)は、信号配
線からの放射電磁界のみならず、電源供給系（電源、グ
ランド層）を共振器とした放射が大きなウェイトを占め
ている。そのため、電源供給系へのEMI対策設計が重要
となる。その中でも電源デカップリングはEMI低減の有
効な手段として知られている。
回路基板から発生する不要放射電磁界(EMI)は、信号配
線からの放射電磁界のみならず、電源供給系（電源、グ
ランド層）を共振器とした放射が大きなウェイトを占め
ている。そのため、電源供給系へのEMI対策設計が重要
となる。その中でも電源デカップリングはEMI低減の有
効な手段として知られている。
【０００３】例えば特開平10−97560号公報、及び、特
開平11−15870に記載された設計支援システムでは、コ
ンデンサの有効範囲をプリント回路基板のレイアウト図
面上に表示する。この設計支援システムにおける問題点
は、コンデンサの選定方法が不明なことである。特に、
電源の幹線部分から個々のＬＳＩに接続される電源枝配
線（以下、単に電源配線と呼ぶ）によって電源デカップ
リング回路を構成した場合に、大規模集積回路(ＬＳＩ)
の動作に必要な高周波電流の殆どがコンデンサから供給
され、その電荷量は、ＬＳＩの内部の回路構成や動作に
よって大きく異なる。そのため、コンデンサの選定は、
ＬＳＩに対して個別に行う方が効果的である。
開平11−15870に記載された設計支援システムでは、コ
ンデンサの有効範囲をプリント回路基板のレイアウト図
面上に表示する。この設計支援システムにおける問題点
は、コンデンサの選定方法が不明なことである。特に、
電源の幹線部分から個々のＬＳＩに接続される電源枝配
線（以下、単に電源配線と呼ぶ）によって電源デカップ
リング回路を構成した場合に、大規模集積回路(ＬＳＩ)
の動作に必要な高周波電流の殆どがコンデンサから供給
され、その電荷量は、ＬＳＩの内部の回路構成や動作に
よって大きく異なる。そのため、コンデンサの選定は、
ＬＳＩに対して個別に行う方が効果的である。
【０００４】しかし、仮にＬＳＩの回路構成などを知り
得たとしても、そのデータからデカップリングコンデン
サを決定する手法は未だ不明であり、プリント回路基板
設計者がデカップリング設計を行うための指標は存在し
ないのが現状である。また、プリント回路基板上には多
数のＬＳＩが実装されるため、それぞれのＬＳＩに対し
てコンデンサを決定するのは非常に繁雑な作業となる。
得たとしても、そのデータからデカップリングコンデン
サを決定する手法は未だ不明であり、プリント回路基板
設計者がデカップリング設計を行うための指標は存在し
ないのが現状である。また、プリント回路基板上には多
数のＬＳＩが実装されるため、それぞれのＬＳＩに対し
てコンデンサを決定するのは非常に繁雑な作業となる。
【０００５】一方、特開平9−1390573号公報に記載され
た技術では、従来は平板であった多層プリント回路基板
の電源層を配線化し、ＬＳＩに電力を供給する導体のイ
ンピーダンスを高周波域で大きくする。これにより、高
周波電流はプリント基板の電源配線を伝搬しにくくな
り、結果として電源供給系からの放射電磁界を小さくし
ている。しかし、ここで挙げられている多層プリント回
路基板の設計には、平板の電源層の場合と違い、電源配
線の長さを決定しなければならない。何故なら、各ＬＳ
Ｉの電源に関するデカップリング回路において、デカッ
プリングコンデンサの容量とプリント基板電源配線のイ
ンダクタンスとは、共に大きければそれだけ効果的にデ
カップリングが行われ、EMI低減により有効となるもの
の、現実にはプリント基板の大きさ等の制限があるの
で、なるべくプリント基板電源配線の長さは必要最小限
であるほうが望ましいからである。しかし、配線の長さ
を決定する手法は未だ確立されていない。
た技術では、従来は平板であった多層プリント回路基板
の電源層を配線化し、ＬＳＩに電力を供給する導体のイ
ンピーダンスを高周波域で大きくする。これにより、高
周波電流はプリント基板の電源配線を伝搬しにくくな
り、結果として電源供給系からの放射電磁界を小さくし
ている。しかし、ここで挙げられている多層プリント回
路基板の設計には、平板の電源層の場合と違い、電源配
線の長さを決定しなければならない。何故なら、各ＬＳ
Ｉの電源に関するデカップリング回路において、デカッ
プリングコンデンサの容量とプリント基板電源配線のイ
ンダクタンスとは、共に大きければそれだけ効果的にデ
カップリングが行われ、EMI低減により有効となるもの
の、現実にはプリント基板の大きさ等の制限があるの
で、なるべくプリント基板電源配線の長さは必要最小限
であるほうが望ましいからである。しかし、配線の長さ
を決定する手法は未だ確立されていない。
【０００６】また、プリント基板電源配線を流れる高周
波電流を制御するには、前述のデカップリングコンデン
サの場合と同様に、ＬＳＩの回路構成に応じて個別にプ
リント基板電源配線のインダクタンスを決定するのが効
果的である。これはプリント基板電源配線を流れる高周
波電流が、ＬＳＩの回路構成や回路規模などに依存する
ためである。しかし、プリント回路基板に実装されるＬ
ＳＩの数が多く、個々の配線のレイアウト作業が非常に
煩雑であるため、プリント基板電源配線のレイアウト設
計には非常に手間がかかるのも問題点の一つである。
波電流を制御するには、前述のデカップリングコンデン
サの場合と同様に、ＬＳＩの回路構成に応じて個別にプ
リント基板電源配線のインダクタンスを決定するのが効
果的である。これはプリント基板電源配線を流れる高周
波電流が、ＬＳＩの回路構成や回路規模などに依存する
ためである。しかし、プリント回路基板に実装されるＬ
ＳＩの数が多く、個々の配線のレイアウト作業が非常に
煩雑であるため、プリント基板電源配線のレイアウト設
計には非常に手間がかかるのも問題点の一つである。
【０００７】
【発明が解決しようとする課題】つまり、従来技術にお
ける第１の問題点は、プリント回路基板設計者にデカッ
プリングコンデンサの容量値を決定するための指標がな
く、プリント回路基板上に実装されるＬＳＩが多数存在
するため、デカップリングに必要な容量値を求めること
が困難かつ煩雑であることである。
ける第１の問題点は、プリント回路基板設計者にデカッ
プリングコンデンサの容量値を決定するための指標がな
く、プリント回路基板上に実装されるＬＳＩが多数存在
するため、デカップリングに必要な容量値を求めること
が困難かつ煩雑であることである。
【０００８】また、第２の問題点は、プリント回路基板
設計者にプリント基板電源配線の長さを決定するための
指標がなく、プリント基板電源配線をレイアウトする作
業が繁雑であるため、デカップリング回路のインダクタ
として用いるプリント基板電源配線の長さを設計する作
業が困難でかつ煩雑なことである。
設計者にプリント基板電源配線の長さを決定するための
指標がなく、プリント基板電源配線をレイアウトする作
業が繁雑であるため、デカップリング回路のインダクタ
として用いるプリント基板電源配線の長さを設計する作
業が困難でかつ煩雑なことである。
【０００９】上記に鑑み、本発明の目的は、従来困難で
あった電源デカップリング回路の設計の手間を大幅に低
減させ、不要電磁輻射の少ないプリント基板電源供給系
を効果的に且つ効率的に設計することで、プリント基板
の信頼性向上及び生産性向上を可能とする設計手法及び
設計支援システムを提供することにある。
あった電源デカップリング回路の設計の手間を大幅に低
減させ、不要電磁輻射の少ないプリント基板電源供給系
を効果的に且つ効率的に設計することで、プリント基板
の信頼性向上及び生産性向上を可能とする設計手法及び
設計支援システムを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源デカップリング設計方法は、複数の半
導体集積回路を搭載し該半導体集積回路に直流電流を供
給する電源層又は電源配線とグランド層又はグランド配
線とを持つプリント回路基板上に形成される電源デカッ
プリング回路であって、直流電源供給回路と前記半導体
集積回路の個々の電源端子との間に介在するデカップリ
ングインダクタと、前記半導体集積回路の電源端子と前
記プリント回路基板グランド層又は前記半導体集積回路
のグランド端子との間に接続されるデカップリングコン
デンサとから構成される電源デカップリング回路を設計
する設計方法において、前記半導体集積回路の動作１周
期当りに各電源端子を経由して半導体集積回路の内部へ
移動する総電荷量を基にして決定される半導体集積回路
の動作１周期当りに必要な電荷量と、電源端子電圧デカ
ップリング回路による電圧許容変動値とから前記電源デ
カップリング回路におけるコンデンサの容量値を決定
し、前記デカップリングコンデンサのインピーダンス値
と、予め設定された電源デカップリング回路の高周波電
流低減比とに基づいて、前記デカップリングインダクタ
を形成する前記プリント基板電源配線のインダクタンス
値を決定することを特徴とする。
に、本発明の電源デカップリング設計方法は、複数の半
導体集積回路を搭載し該半導体集積回路に直流電流を供
給する電源層又は電源配線とグランド層又はグランド配
線とを持つプリント回路基板上に形成される電源デカッ
プリング回路であって、直流電源供給回路と前記半導体
集積回路の個々の電源端子との間に介在するデカップリ
ングインダクタと、前記半導体集積回路の電源端子と前
記プリント回路基板グランド層又は前記半導体集積回路
のグランド端子との間に接続されるデカップリングコン
デンサとから構成される電源デカップリング回路を設計
する設計方法において、前記半導体集積回路の動作１周
期当りに各電源端子を経由して半導体集積回路の内部へ
移動する総電荷量を基にして決定される半導体集積回路
の動作１周期当りに必要な電荷量と、電源端子電圧デカ
ップリング回路による電圧許容変動値とから前記電源デ
カップリング回路におけるコンデンサの容量値を決定
し、前記デカップリングコンデンサのインピーダンス値
と、予め設定された電源デカップリング回路の高周波電
流低減比とに基づいて、前記デカップリングインダクタ
を形成する前記プリント基板電源配線のインダクタンス
値を決定することを特徴とする。
【００１１】本発明の好ましい実施形態例では、ＣＡＤ
上に予め電源デカップリング回路における高周波電流低
減比を、例えば１０程度に設定しておく。次いで、個々
のＬＳＩの動作１周期当りに各電源端子を経由してＬＳ
Ｉの内部へ移動する総電荷量を基にして決定されるＬＳ
Ｉの動作1周期当りに必要な電荷量Qと、ＬＳＩの電源電
圧(VDD)より決定する電源電圧の電圧許容変動値ΔVとか
ら電源デカップリング回路におけるコンデンサの容量値
を決定する。先に設定された高周波電流低減比と、この
デカップリングコンデンサの容量値とからデカップリン
グインダクタのインダクタンス値を求め、これから、プ
リント基板の電源配線の幅及び長さを自動的に決定す
る。
上に予め電源デカップリング回路における高周波電流低
減比を、例えば１０程度に設定しておく。次いで、個々
のＬＳＩの動作１周期当りに各電源端子を経由してＬＳ
Ｉの内部へ移動する総電荷量を基にして決定されるＬＳ
Ｉの動作1周期当りに必要な電荷量Qと、ＬＳＩの電源電
圧(VDD)より決定する電源電圧の電圧許容変動値ΔVとか
ら電源デカップリング回路におけるコンデンサの容量値
を決定する。先に設定された高周波電流低減比と、この
デカップリングコンデンサの容量値とからデカップリン
グインダクタのインダクタンス値を求め、これから、プ
リント基板の電源配線の幅及び長さを自動的に決定す
る。
【００１２】上記本発明の設計方法の第１のデカップリ
ングコンデンサ決定方法では、半導体集積回路の動作１
周期当りに各電源端子を経由して半導体集積回路の内部
へ移動する総電荷量を半導体集積回路の動作１周期当り
に必要な電荷量としたとき、測定又はシミュレーション
により得られた半導体集積回路の電源電流の時間波形か
ら積分により求められた半導体集積回路の動作１周期当
りに必要な電荷量と、電源端子電圧デカップリング回路
による電圧許容変動値とからデカップリングコンデンサ
の容量値を決定する。
ングコンデンサ決定方法では、半導体集積回路の動作１
周期当りに各電源端子を経由して半導体集積回路の内部
へ移動する総電荷量を半導体集積回路の動作１周期当り
に必要な電荷量としたとき、測定又はシミュレーション
により得られた半導体集積回路の電源電流の時間波形か
ら積分により求められた半導体集積回路の動作１周期当
りに必要な電荷量と、電源端子電圧デカップリング回路
による電圧許容変動値とからデカップリングコンデンサ
の容量値を決定する。
【００１３】本発明の第２のデカップリングコンデンサ
決定方法では、半導体集積回路の動作1周期当りに各電
源端子を経由して半導体集積回路の内部へ移動する総電
荷量を半導体集積回路の動作１周期当りに必要な電荷量
としたとき、半導体集積回路の電源端子を流れる平均電
流値と、動作周波数より得られる半導体集積回路の動作
1周期当りに必要な電荷量と、電源端子電圧デカップリ
ング回路による電圧許容変動値とからデカップリングコ
ンデンサの容量値を決定する。
決定方法では、半導体集積回路の動作1周期当りに各電
源端子を経由して半導体集積回路の内部へ移動する総電
荷量を半導体集積回路の動作１周期当りに必要な電荷量
としたとき、半導体集積回路の電源端子を流れる平均電
流値と、動作周波数より得られる半導体集積回路の動作
1周期当りに必要な電荷量と、電源端子電圧デカップリ
ング回路による電圧許容変動値とからデカップリングコ
ンデンサの容量値を決定する。
【００１４】本発明の第３のデカップリングコンデンサ
決定方法では、電流スペクトルのピーク電流値の和と、
設計対象の下限周波数以上の電流スペクトルのピーク電
流値の和との比率と、半導体集積回路の動作１周期当り
に各電源端子を経由して半導体集積回路の内部へ移動す
る総電荷量とから半導体集積回路の動作１周期当りに必
要な電荷量を設定し、半導体集積回路の動作１周期当り
に必要な電荷量とＬＳＩの電源電圧(VDD)より決定する
電源電圧の電圧許容変動値とからデカップリングコンデ
ンサの容量値を決定する。
決定方法では、電流スペクトルのピーク電流値の和と、
設計対象の下限周波数以上の電流スペクトルのピーク電
流値の和との比率と、半導体集積回路の動作１周期当り
に各電源端子を経由して半導体集積回路の内部へ移動す
る総電荷量とから半導体集積回路の動作１周期当りに必
要な電荷量を設定し、半導体集積回路の動作１周期当り
に必要な電荷量とＬＳＩの電源電圧(VDD)より決定する
電源電圧の電圧許容変動値とからデカップリングコンデ
ンサの容量値を決定する。
【００１５】本発明の第１のプリント基板電源配線のイ
ンダクタンス決定方法では、設計対象の下限周波数で前
記デカップリングコンデンサの容量によって決まるイン
ピーダンスの絶対値と、前記デカップリングコンデンサ
の等価直列インダクタンスによって決まるインピーダン
スの絶対値とのうち何れか大きい方をデカップリングコ
ンデンサの実効インピーダンスの絶対値としたとき、デ
カップリングコンデンサの実効インピーダンスの絶対値
と、設定された電源デカップリング回路の高周波電流低
減比とから、前記プリント基板電源配線のインダクダン
スを決定する。
ンダクタンス決定方法では、設計対象の下限周波数で前
記デカップリングコンデンサの容量によって決まるイン
ピーダンスの絶対値と、前記デカップリングコンデンサ
の等価直列インダクタンスによって決まるインピーダン
スの絶対値とのうち何れか大きい方をデカップリングコ
ンデンサの実効インピーダンスの絶対値としたとき、デ
カップリングコンデンサの実効インピーダンスの絶対値
と、設定された電源デカップリング回路の高周波電流低
減比とから、前記プリント基板電源配線のインダクダン
スを決定する。
【００１６】本発明の第２のプリント基板電源配線のイ
ンダクタンス決定方法では、設計対象の下限周波数で前
記デカップリングコンデンサの容量によって決まるイン
ピーダンスの絶対値と、前記デカップリングコンデンサ
の等価直列インダクタンスと前記デカップリングコンデ
ンサとプリント回路基板のグランド層との接続部の等価
直列インダクタンスとの和より決まるインピーダンスと
のうち何れか大きい方を、デカップリングコンデンサの
実効インピーダンスの絶対値と定義したとき、デカップ
リングコンデンサの実効インピーダンスの絶対値と、設
定された電源デカップリング回路の高周波電流低減比と
から、前記プリント基板電源配線のインダクダンスを決
定する。
ンダクタンス決定方法では、設計対象の下限周波数で前
記デカップリングコンデンサの容量によって決まるイン
ピーダンスの絶対値と、前記デカップリングコンデンサ
の等価直列インダクタンスと前記デカップリングコンデ
ンサとプリント回路基板のグランド層との接続部の等価
直列インダクタンスとの和より決まるインピーダンスと
のうち何れか大きい方を、デカップリングコンデンサの
実効インピーダンスの絶対値と定義したとき、デカップ
リングコンデンサの実効インピーダンスの絶対値と、設
定された電源デカップリング回路の高周波電流低減比と
から、前記プリント基板電源配線のインダクダンスを決
定する。
【００１７】更に、本発明の設計支援システムは、本発
明の設計方法を必須の項目として実施し、且つ、上記第
１〜第３のデカップリングコンデンサ決定方法、および
第１〜第２のプリント基板電源配線のインダクタンス決
定方法を選択的に実施して、デカップリング回路を設計
することを特徴とするものである。
明の設計方法を必須の項目として実施し、且つ、上記第
１〜第３のデカップリングコンデンサ決定方法、および
第１〜第２のプリント基板電源配線のインダクタンス決
定方法を選択的に実施して、デカップリング回路を設計
することを特徴とするものである。
【００１８】
【発明の実施の形態】以下、図面を参照し本発明の実施
形態例に基づいて本発明を更に詳細に説明する。図1
は、本発明の設計方法が対象とする電源デカップリング
回路をＬＳＩと共に示している。電源デカップリング回
路は、電源４に対してＬＳＩ１と並列に接続されるデカ
ップリングコンデンサ２と、ＬＳＩ１と直列に接続され
るデカップリングインダクタ３とから構成される。図２
に示すように、デカップリングコンデンサ２は、等価的
には、容量７、等価直列抵抗８、及び、等価直列インダ
クタンス９の直列回路として構成される。
形態例に基づいて本発明を更に詳細に説明する。図1
は、本発明の設計方法が対象とする電源デカップリング
回路をＬＳＩと共に示している。電源デカップリング回
路は、電源４に対してＬＳＩ１と並列に接続されるデカ
ップリングコンデンサ２と、ＬＳＩ１と直列に接続され
るデカップリングインダクタ３とから構成される。図２
に示すように、デカップリングコンデンサ２は、等価的
には、容量７、等価直列抵抗８、及び、等価直列インダ
クタンス９の直列回路として構成される。
【００１９】第１の実施形態例 図３は、本発明の第１の実施形態例の設計支援システム
の構成を示すブロック図である。本支援システムは、Ｌ
ＳＩライブラリ10、コンデンサライブラリ11、及び、プ
リント基板配線ライブラリ12を含む3つのライブラリ
と、ＬＳＩライブラリ作成手段13、デカップリングコン
デンサ決定手段14、及び、電源配線長決定手段15とを備
え、電源デカップリング回路設計結果出力１６に設計情
報を出力する。各ライブラリ１０、１１、１２は、必要
に応じて情報を更新又は追加することができる。
の構成を示すブロック図である。本支援システムは、Ｌ
ＳＩライブラリ10、コンデンサライブラリ11、及び、プ
リント基板配線ライブラリ12を含む3つのライブラリ
と、ＬＳＩライブラリ作成手段13、デカップリングコン
デンサ決定手段14、及び、電源配線長決定手段15とを備
え、電源デカップリング回路設計結果出力１６に設計情
報を出力する。各ライブラリ１０、１１、１２は、必要
に応じて情報を更新又は追加することができる。
【００２０】ＬＳＩライブラリ10には、プリント基板に
実装される種々のＬＳＩについて、部品・端子名、直流
電源電圧VDD、設計対象の下限周波数ｆmin及び上限周波
数ｆmax、動作１周期当りに必要な電荷量Q、平均電流Ｉ
aveに関する情報があらかじめ格納されている。ＬＳＩ
に複数個の電源端子が含まれる場合には、各電源端子毎
に部品・端子名、VDD、ｆmin、ｆmax、Q、Ｉaveに関す
る情報が含まれている。
実装される種々のＬＳＩについて、部品・端子名、直流
電源電圧VDD、設計対象の下限周波数ｆmin及び上限周波
数ｆmax、動作１周期当りに必要な電荷量Q、平均電流Ｉ
aveに関する情報があらかじめ格納されている。ＬＳＩ
に複数個の電源端子が含まれる場合には、各電源端子毎
に部品・端子名、VDD、ｆmin、ｆmax、Q、Ｉaveに関す
る情報が含まれている。
【００２１】コンデンサライブラリ11に格納されるデカ
ップリングコンデンサの等価回路モデルとして、図2に
示した、容量Cに等価直列抵抗Rcと等価直列インダクタ
ンスLCとが直列につながったものを採用する。コンデン
サライブラリには、様々なコンデンサについて、それぞ
れ部品番号、容量C、等価直列抵抗Rc、等価直列インダ
クタンスLcに関する情報が含まれている。
ップリングコンデンサの等価回路モデルとして、図2に
示した、容量Cに等価直列抵抗Rcと等価直列インダクタ
ンスLCとが直列につながったものを採用する。コンデン
サライブラリには、様々なコンデンサについて、それぞ
れ部品番号、容量C、等価直列抵抗Rc、等価直列インダ
クタンスLcに関する情報が含まれている。
【００２２】プリント基板配線ライブラリ12には、デカ
ップリングインダクタとなるプリント基板電源配線の層
構成、導体層の厚みｔ、誘電体の厚みｈ、比誘電率ε
r、比透磁率μr、単位電流当りに許容されるプリント基
板電源配線幅の最小値ｋに関する情報が含まれている。
ップリングインダクタとなるプリント基板電源配線の層
構成、導体層の厚みｔ、誘電体の厚みｈ、比誘電率ε
r、比透磁率μr、単位電流当りに許容されるプリント基
板電源配線幅の最小値ｋに関する情報が含まれている。
【００２３】ＬＳＩライブラリ作成手段13は、ＬＳＩラ
イブラリに未登録のＬＳＩについて、その動作１周期当
りの電源電流の時間波形を使って設計対象の下限周波数
ｆminと上限周波数ｆmax 、動作１周期当りに必要な電
荷量Q、及び、平均電流Ｉaveを求め、直流電源電圧VDD
とともに部品・端子名を付けてＬＳＩライブラリに新た
に登録する。図４は、ＬＳＩライブラリ作成手段13の構
成を示す。ＬＳＩライブラリ作成手段１３は、電源電流
時間波形入力手段17、設計対象周波数決定手段18、電荷
量算出手段19、及び、ＬＳＩライブラリ登録手段20から
なる。ＬＳＩライブラリ登録手段２０の出力は、ＬＳＩ
ライブラリ１０に出力され、これに格納される。
イブラリに未登録のＬＳＩについて、その動作１周期当
りの電源電流の時間波形を使って設計対象の下限周波数
ｆminと上限周波数ｆmax 、動作１周期当りに必要な電
荷量Q、及び、平均電流Ｉaveを求め、直流電源電圧VDD
とともに部品・端子名を付けてＬＳＩライブラリに新た
に登録する。図４は、ＬＳＩライブラリ作成手段13の構
成を示す。ＬＳＩライブラリ作成手段１３は、電源電流
時間波形入力手段17、設計対象周波数決定手段18、電荷
量算出手段19、及び、ＬＳＩライブラリ登録手段20から
なる。ＬＳＩライブラリ登録手段２０の出力は、ＬＳＩ
ライブラリ１０に出力され、これに格納される。
【００２４】デカップリングコンデンサ決定手段14は、
ＬＳＩの動作１周期当りに必要な電荷量Qと、電源電圧
の電圧許容変動値ΔVとから、デカップリングコンデン
サの容量値を決定する。図5は、デカップリングコンデ
ンサ決定手段14の構成及び処理フローを示す。デカップ
リングコンデンサ決定手段14は、電源電圧変動値入力手
段21、デカップリングコンデンサ容量値算出手段22、及
び、デカップリングコンデンサ検索手段23から成り、そ
の出力をコンデンサ部品情報２４として与える。
ＬＳＩの動作１周期当りに必要な電荷量Qと、電源電圧
の電圧許容変動値ΔVとから、デカップリングコンデン
サの容量値を決定する。図5は、デカップリングコンデ
ンサ決定手段14の構成及び処理フローを示す。デカップ
リングコンデンサ決定手段14は、電源電圧変動値入力手
段21、デカップリングコンデンサ容量値算出手段22、及
び、デカップリングコンデンサ検索手段23から成り、そ
の出力をコンデンサ部品情報２４として与える。
【００２５】電源配線長決定手段15（図３）は、デカッ
プリングコンデンサ決定手段14で決定したデカップリン
グコンデンサ2のインピーダンス特性と、高周波電流低
減比とから電源デカップリングに必要なプリント基板電
源配線の幅と長さを決定する。図6は電源配線長決定手
段15の構成及び処理フローを示す。電源配線長決定手段
15は、高周波電流低減比設定手段25、インダクタンス算
出手段26、電源配線幅決定手段27、電源配線単位長さ当
りのインダクタンス算出手段28、電源配線長算出手段2
9、及び、電源配線長検査手段30から成る。
プリングコンデンサ決定手段14で決定したデカップリン
グコンデンサ2のインピーダンス特性と、高周波電流低
減比とから電源デカップリングに必要なプリント基板電
源配線の幅と長さを決定する。図6は電源配線長決定手
段15の構成及び処理フローを示す。電源配線長決定手段
15は、高周波電流低減比設定手段25、インダクタンス算
出手段26、電源配線幅決定手段27、電源配線単位長さ当
りのインダクタンス算出手段28、電源配線長算出手段2
9、及び、電源配線長検査手段30から成る。
【００２６】図４において、ＬＳＩライブラリ作成手段
１３の電源電流時間波形入力手段17は、実験又はシミュ
レーションよって求められたＬＳＩ電源電流の動作1周
期あたりの時間波形を入力する。設計対象周波数決定手
段18は、設計対象の下限周波数ｆminと上限周波数ｆmax
とを決定する。ｆminとｆmaxの決定方法の一例として
は、EMIの規制対象である帯域(30MHz〜1GHz)と、ＬＳＩ
1が動作する周波数ｆ0とを考慮する方法が考えられる。
つまり、もしｆ0≧30MHz（規格値）ならば、ｆmin=f0、
ｆmax=1GHzと決定し、またｆ0<30MHzの場合にはｆmin=3
0MHz、ｆmax=1GHzと決定する。これは、EMIの規制対
象よりも低い周波数帯域、又は、高い周波数帯域は考慮
する必要がないこと、EMIとして測定される放射電磁
界スペクトルは、ＬＳＩ1が動作する周波数ｆ0の整数倍
の成分が殆どであり、ＬＳＩ1が動作する周波数ｆ0より
も低い周波数帯域ではEMIは無視できること、という2つ
の理由からによる。
１３の電源電流時間波形入力手段17は、実験又はシミュ
レーションよって求められたＬＳＩ電源電流の動作1周
期あたりの時間波形を入力する。設計対象周波数決定手
段18は、設計対象の下限周波数ｆminと上限周波数ｆmax
とを決定する。ｆminとｆmaxの決定方法の一例として
は、EMIの規制対象である帯域(30MHz〜1GHz)と、ＬＳＩ
1が動作する周波数ｆ0とを考慮する方法が考えられる。
つまり、もしｆ0≧30MHz（規格値）ならば、ｆmin=f0、
ｆmax=1GHzと決定し、またｆ0<30MHzの場合にはｆmin=3
0MHz、ｆmax=1GHzと決定する。これは、EMIの規制対
象よりも低い周波数帯域、又は、高い周波数帯域は考慮
する必要がないこと、EMIとして測定される放射電磁
界スペクトルは、ＬＳＩ1が動作する周波数ｆ0の整数倍
の成分が殆どであり、ＬＳＩ1が動作する周波数ｆ0より
も低い周波数帯域ではEMIは無視できること、という2つ
の理由からによる。
【００２７】電荷量算出手段19は、電源電流時間波形入
力手段17で入力された1周期TあたりのＬＳＩの電源電流
の時間波形から、動作１周期当りに必要な電荷量Qを求
める。ここで、ＬＳＩの動作１周期当りに電源端子を経
由してＬＳＩの内部へ移動する総電荷量を動作１周期当
りに必要な電荷量Qとする。ＬＳＩライブラリ登録手段2
0は、新たにＬＳＩライブラリに登録するＬＳＩの電源
端子について部品／端子名を付けて、以上で求められた
設計対象の下限周波数ｆminと上限周波数ｆmax、動作１
周期当りに必要な電荷量Q、及び、直流電源電圧VDDをＬ
ＳＩライブラリ10に登録する。
力手段17で入力された1周期TあたりのＬＳＩの電源電流
の時間波形から、動作１周期当りに必要な電荷量Qを求
める。ここで、ＬＳＩの動作１周期当りに電源端子を経
由してＬＳＩの内部へ移動する総電荷量を動作１周期当
りに必要な電荷量Qとする。ＬＳＩライブラリ登録手段2
0は、新たにＬＳＩライブラリに登録するＬＳＩの電源
端子について部品／端子名を付けて、以上で求められた
設計対象の下限周波数ｆminと上限周波数ｆmax、動作１
周期当りに必要な電荷量Q、及び、直流電源電圧VDDをＬ
ＳＩライブラリ10に登録する。
【００２８】デカップリングコンデンサ決定手段14は、
ＬＳＩの動作1周期当りに必要な電荷量Qと電源電圧の電
圧許容変動値ΔVとから、デカップリングコンデンサの
容量値を決定する。この動作を更に詳細に説明する。図
５において、まず、電源電圧の電圧許容変動値ΔVを電
源電圧変動値入力手段21に入力する。ここで、デカップ
リングコンデンサ2は、ＬＳＩ1を動作させるのに必要な
電荷を供給する容量を持っていなければならない。
ＬＳＩの動作1周期当りに必要な電荷量Qと電源電圧の電
圧許容変動値ΔVとから、デカップリングコンデンサの
容量値を決定する。この動作を更に詳細に説明する。図
５において、まず、電源電圧の電圧許容変動値ΔVを電
源電圧変動値入力手段21に入力する。ここで、デカップ
リングコンデンサ2は、ＬＳＩ1を動作させるのに必要な
電荷を供給する容量を持っていなければならない。
【００２９】デカップリングコンデンサ容量値算出手段
22は、ＬＳＩライブラリ10より得られるＬＳＩ1の動作1
周期当りに必要な電荷量Qと入力された電源電圧の電圧
許容変動値ΔVとから、デカップリングコンデンサ2が最
低限必要とする容量値Q/ΔVを求める。
22は、ＬＳＩライブラリ10より得られるＬＳＩ1の動作1
周期当りに必要な電荷量Qと入力された電源電圧の電圧
許容変動値ΔVとから、デカップリングコンデンサ2が最
低限必要とする容量値Q/ΔVを求める。
【００３０】デカップリングコンデンサ検索手段23は、
コンデンサライブラリ11からQ/ΔV以上で最小の容量値
を持つコンデンサを検索する。このようなコンデンサが
検索された場合には、デカップリングコンデンサ2は、
その検索されたコンデンサで決定される。また仮に以上
の条件を満たすコンデンサが検索されなかった場合に
は、電源電圧変動値入力手段21に戻って、電源電圧の電
圧許容変動値ΔVを再度設定し直す。以上で、デカップ
リングコンデンサが決定される。
コンデンサライブラリ11からQ/ΔV以上で最小の容量値
を持つコンデンサを検索する。このようなコンデンサが
検索された場合には、デカップリングコンデンサ2は、
その検索されたコンデンサで決定される。また仮に以上
の条件を満たすコンデンサが検索されなかった場合に
は、電源電圧変動値入力手段21に戻って、電源電圧の電
圧許容変動値ΔVを再度設定し直す。以上で、デカップ
リングコンデンサが決定される。
【００３１】図６において、電源配線長決定手段15は、
デカップリングコンデンサ決定手段14で決定したデカッ
プリングコンデンサ2のインピーダンス特性と、高周波
電流低減比Nとから電源デカップリングに必要なプリン
ト基板電源配線の幅と長さを決定する。以下、この電源
配線長決定手段15の動作について更に詳細に説明する。
デカップリングコンデンサ決定手段14で決定したデカッ
プリングコンデンサ2のインピーダンス特性と、高周波
電流低減比Nとから電源デカップリングに必要なプリン
ト基板電源配線の幅と長さを決定する。以下、この電源
配線長決定手段15の動作について更に詳細に説明する。
【００３２】効果的にデカップリングを行うためには、
デカップリングコンデンサ決定手段14で決定した、図１
に示すデカップリングコンデンサ2を流れる電流6（Icと
する）に比べて、電源配線に流れる電流5（Ipsとする）
が十分小さくなくてはならない。そこで、高周波電流低
減比入力手段25で高周波電流低減比Nを入力する。高周
波電流低減比Ｎとしては、実用的に充分な値が設定され
る。例えばＮ=１０程度が選定される。
デカップリングコンデンサ決定手段14で決定した、図１
に示すデカップリングコンデンサ2を流れる電流6（Icと
する）に比べて、電源配線に流れる電流5（Ipsとする）
が十分小さくなくてはならない。そこで、高周波電流低
減比入力手段25で高周波電流低減比Nを入力する。高周
波電流低減比Ｎとしては、実用的に充分な値が設定され
る。例えばＮ=１０程度が選定される。
【００３３】インダクタンス算出手段26は、デカップリ
ングコンデンサ決定手段14で決まったコンデンサを電源
デカップリング回路に用いたときに、ｆminからｆmaxま
での設計対象の周波数領域でデカップリングコンデンサ
を流れる電流のスペクトルＩc(f)がプリント基板電源配
線を流れる電流のスペクトルＩps(f)に対して常に高周
波電流低減比N倍以上となるように、プリント基板電源
配線のインダクタンスLをデカップリングコンデンサの
インピーダンスZC(f)の絶対値から求める。つまり設計
対象の周波数ｆ(ｆmin≦ｆ≦ｆmax)において、次の不等
式を満たすようなプリント基板電源配線のインダクタン
スを算出する。 Ｉc(f) ≧ N×Ｉps(f) (但し、ｆmin≦ｆ≦ｆmax) ――――(1)
ングコンデンサ決定手段14で決まったコンデンサを電源
デカップリング回路に用いたときに、ｆminからｆmaxま
での設計対象の周波数領域でデカップリングコンデンサ
を流れる電流のスペクトルＩc(f)がプリント基板電源配
線を流れる電流のスペクトルＩps(f)に対して常に高周
波電流低減比N倍以上となるように、プリント基板電源
配線のインダクタンスLをデカップリングコンデンサの
インピーダンスZC(f)の絶対値から求める。つまり設計
対象の周波数ｆ(ｆmin≦ｆ≦ｆmax)において、次の不等
式を満たすようなプリント基板電源配線のインダクタン
スを算出する。 Ｉc(f) ≧ N×Ｉps(f) (但し、ｆmin≦ｆ≦ｆmax) ――――(1)
【００３４】具体的な算出方法は以下の通りである。ま
ず(1)の不等式を満たすためには、プリント基板電源配
線のインピーダンスの絶対値2π×ｆ×Lと、デカップリ
ングコンデンサのインピーダンスZC(f)の絶対値とを比
較したときに、ｆminからｆmaxまでの設計対象の周波数
領域で 2π×ｆ×L ≧ N×|ZC(f)| (但し、ｆmin≦ｆ≦ｆmax) ―――――――(2) を満たせば良い。
ず(1)の不等式を満たすためには、プリント基板電源配
線のインピーダンスの絶対値2π×ｆ×Lと、デカップリ
ングコンデンサのインピーダンスZC(f)の絶対値とを比
較したときに、ｆminからｆmaxまでの設計対象の周波数
領域で 2π×ｆ×L ≧ N×|ZC(f)| (但し、ｆmin≦ｆ≦ｆmax) ―――――――(2) を満たせば良い。
【００３５】プリント基板電源配線のインダクタンスL
の決定方法を、インピーダンスの周波数特性（両軸対数
目盛り）を示す図7を用いて説明する。デカップリング
コンデンサのインピーダンスＺＣ(f)の絶対値に相当す
るのが曲線32である。設計対象の下限周波数ｆminにお
いて、デカップリングコンデンサの容量値Cより決まる
インピーダンスの絶対値1/(2π×ｆmin×C)（図７の直
線33に相当）とデカップリングコンデンサの等価直列イ
ンダクタンスＬcより決まるインピーダンスの絶対値2π
×ｆmin×Ｌc（図７の直線34に相当）のうち大きい方を
デカップリングコンデンサの実効インピーダンスの絶対
値|Zeff(fmin)|（図７の点35に相当）としたときに、プ
リント基板電源配線のインダクタンスLを L = N×|Zeff(fmin)|/(2π×fmin) ―――――――(3) より算出する。このとき、図７における直線37がプリン
ト基板電源配線のインピーダンスの絶対値2π×f×Lに
相当することになる。この直線37は、周波数ｆminにお
けるN×|Zeff(fmin)|に相当する点36を通過し、かつ傾
きが直線34と等しくなるため、設計対象の周波数におい
ては不等式(2)が常に満たされる。
の決定方法を、インピーダンスの周波数特性（両軸対数
目盛り）を示す図7を用いて説明する。デカップリング
コンデンサのインピーダンスＺＣ(f)の絶対値に相当す
るのが曲線32である。設計対象の下限周波数ｆminにお
いて、デカップリングコンデンサの容量値Cより決まる
インピーダンスの絶対値1/(2π×ｆmin×C)（図７の直
線33に相当）とデカップリングコンデンサの等価直列イ
ンダクタンスＬcより決まるインピーダンスの絶対値2π
×ｆmin×Ｌc（図７の直線34に相当）のうち大きい方を
デカップリングコンデンサの実効インピーダンスの絶対
値|Zeff(fmin)|（図７の点35に相当）としたときに、プ
リント基板電源配線のインダクタンスLを L = N×|Zeff(fmin)|/(2π×fmin) ―――――――(3) より算出する。このとき、図７における直線37がプリン
ト基板電源配線のインピーダンスの絶対値2π×f×Lに
相当することになる。この直線37は、周波数ｆminにお
けるN×|Zeff(fmin)|に相当する点36を通過し、かつ傾
きが直線34と等しくなるため、設計対象の周波数におい
ては不等式(2)が常に満たされる。
【００３６】電源配線幅決定手段27は、ＬＳＩライブラ
リに登録されているＬＳＩ1の電源電流平均値Ｉaveとプ
リント基板配線ライブラリに登録されている単位電流当
りに許容されるプリント基板電源配線幅の最小値kから
次式により得られる電源配線幅Wの条件を満たすプリン
ト基板電源配線の幅Wを決定する。 W≧ ｋ×Iave ――――(4)
リに登録されているＬＳＩ1の電源電流平均値Ｉaveとプ
リント基板配線ライブラリに登録されている単位電流当
りに許容されるプリント基板電源配線幅の最小値kから
次式により得られる電源配線幅Wの条件を満たすプリン
ト基板電源配線の幅Wを決定する。 W≧ ｋ×Iave ――――(4)
【００３７】電源配線単位長さあたりのインダクタンス
算出手段28は、プリント回路基板の層構成、配線幅、誘
電体の誘電率、透磁率、及び電源配線幅決定手段27で決
まった幅Wにより決定されるプリント基板電源配線単位
長さあたりのインダクタンスLunitを算出する。図8に示
したようなプリント基板電源配線３の断面構造により数
値計算などにより求める。ここで、プリント基板電源配
線３は、例えば図８（ａ）に示すように、裏面にグラン
ド層４０が形成されたプリント回路基板層間誘電体３９
上に形成される。或いは、図８（ｂ）に示すように、プ
リント基板電源配線を、表面に夫々グランド層４０を形
成した２枚の基板層間誘電体３９で挟んだ構造でもよ
い。（ａ）及び（ｂ）に示す構造に対応して、単位長当
たりのインダクタンスＬunitが求められる。
算出手段28は、プリント回路基板の層構成、配線幅、誘
電体の誘電率、透磁率、及び電源配線幅決定手段27で決
まった幅Wにより決定されるプリント基板電源配線単位
長さあたりのインダクタンスLunitを算出する。図8に示
したようなプリント基板電源配線３の断面構造により数
値計算などにより求める。ここで、プリント基板電源配
線３は、例えば図８（ａ）に示すように、裏面にグラン
ド層４０が形成されたプリント回路基板層間誘電体３９
上に形成される。或いは、図８（ｂ）に示すように、プ
リント基板電源配線を、表面に夫々グランド層４０を形
成した２枚の基板層間誘電体３９で挟んだ構造でもよ
い。（ａ）及び（ｂ）に示す構造に対応して、単位長当
たりのインダクタンスＬunitが求められる。
【００３８】電源配線長算出手段29は、インダクタンス
算出手段26で求められたプリント基板電源配線のインダ
クタンスLと電源配線単位長さあたりのインダクタンス
算出手段28より求められたＬunitとから、プリント基板
電源配線の長さｌpを算出する。この長さlpは、 lp ＝ L / Lunit ――――(4a) で与えられる。
算出手段26で求められたプリント基板電源配線のインダ
クタンスLと電源配線単位長さあたりのインダクタンス
算出手段28より求められたＬunitとから、プリント基板
電源配線の長さｌpを算出する。この長さlpは、 lp ＝ L / Lunit ――――(4a) で与えられる。
【００３９】電源配線長検査手段30は、電源配線長算出
手段29で算出されたプリント基板電源配線の長さlpが、
あらかじめ設定してある電源配線長上限値ｌmaxより長
すぎないかをチェックする。電源配線長上限値ｌmax は
周波数ｆendにおける波長λと配線上限係数αを用いて
次式で与えられる。 lmax = α×λ ―――――(5)
手段29で算出されたプリント基板電源配線の長さlpが、
あらかじめ設定してある電源配線長上限値ｌmaxより長
すぎないかをチェックする。電源配線長上限値ｌmax は
周波数ｆendにおける波長λと配線上限係数αを用いて
次式で与えられる。 lmax = α×λ ―――――(5)
【００４０】この配線上限係数αは、ユーザが任意に設
定することができる。以上でプリント基板電源配線の幅
と長さが決定される。
定することができる。以上でプリント基板電源配線の幅
と長さが決定される。
【００４１】上記のように求められたデカップリングコ
ンデンサと、プリント基板電源配線の幅と長さとに関す
る情報は、図３に示すように、電源デカップリング回路
設計結果出力16として出力される。電源デカップリング
回路設計結果出力16は、ＬＳＩ1の電源毎に出力され、
前述のフローで設計したデカップリングコンデンサ情報
（部品番号、容量C、等価直列抵抗Rc、等価直列インダ
クタンスLc）及びプリント基板電源配線情報（プリント
基板電源配線の層構成、導体層の厚みt、幅Wと長さlp）
といった電源デカップリング回路の設計に必要な情報を
全て含んでいる。自動レイアウトCADに電源デカップリ
ング回路設計結果出力16を読み込ませれば、プリント回
路基板上の全てのＬＳＩの電源配線を自動でレイアウト
することが可能となる。
ンデンサと、プリント基板電源配線の幅と長さとに関す
る情報は、図３に示すように、電源デカップリング回路
設計結果出力16として出力される。電源デカップリング
回路設計結果出力16は、ＬＳＩ1の電源毎に出力され、
前述のフローで設計したデカップリングコンデンサ情報
（部品番号、容量C、等価直列抵抗Rc、等価直列インダ
クタンスLc）及びプリント基板電源配線情報（プリント
基板電源配線の層構成、導体層の厚みt、幅Wと長さlp）
といった電源デカップリング回路の設計に必要な情報を
全て含んでいる。自動レイアウトCADに電源デカップリ
ング回路設計結果出力16を読み込ませれば、プリント回
路基板上の全てのＬＳＩの電源配線を自動でレイアウト
することが可能となる。
【００４２】図9は、このようにして設計したプリント
基板電源配線のレイアウトの一例を示す。プリント回路
基板上におけるＬＳＩ1及び電源幹配線（幹線）41のレ
イアウトをあらかじめユーザーが決定し、その間の枝配
線（電源配線）3、及びデカップリングコンデンサ2を、
設計結果を基にレイアウトする。この例では、計算で得
られたデカップリングインダクタに適合した所望の長さ
を実現するために、電源配線３を葛折状に配設してい
る。電源配線３とＬＳＩの電源端子との接続点には、デ
カップリングコンデンサ４２が接続されている。
基板電源配線のレイアウトの一例を示す。プリント回路
基板上におけるＬＳＩ1及び電源幹配線（幹線）41のレ
イアウトをあらかじめユーザーが決定し、その間の枝配
線（電源配線）3、及びデカップリングコンデンサ2を、
設計結果を基にレイアウトする。この例では、計算で得
られたデカップリングインダクタに適合した所望の長さ
を実現するために、電源配線３を葛折状に配設してい
る。電源配線３とＬＳＩの電源端子との接続点には、デ
カップリングコンデンサ４２が接続されている。
【００４３】第２の実施形態例 本発明の第2の実施形態例の設計支援システムは、その
全体の構成は図3に示された本発明の第1の実施形態例の
構成と同様であるが、ＬＳＩの動作１周期当りに必要な
電荷量Qが異なり、それに伴いＬＳＩライブラリ作成手
段における構成が、図4に示した第1の実施形態例のライ
ブラリ形成手段１３の構成とは異なる。
全体の構成は図3に示された本発明の第1の実施形態例の
構成と同様であるが、ＬＳＩの動作１周期当りに必要な
電荷量Qが異なり、それに伴いＬＳＩライブラリ作成手
段における構成が、図4に示した第1の実施形態例のライ
ブラリ形成手段１３の構成とは異なる。
【００４４】図10は、本発明の第2の実施形態例におけ
るＬＳＩライブラリ作成手段13Ａの構成を示す。ＬＳＩ
ライブラリ作成手段13Ａは、ＬＳＩ動作周波数入力手段
43、平均電流入力手段44、設計対象周波数決定手段18、
電荷量算出手段19、及び、ＬＳＩライブラリ登録手段20
からなる。ＬＳＩ動作周波数入力手段43は、プリント回
路基板に実装されるＬＳＩの動作周波数ｆ0を、また平
均電流入力手段44はそのＬＳＩの電源端子を流れる平均
電流値Iaveを夫々入力する。設計対象周波数決定手段18
は、入力された基本動作周波数ｆ0を基に設計対象の下
限周波数ｆmin、及び上限周波数,ｆmaxを求める手段で
あり、その決定方法の一例としては、本発明の第1の実
施形態例において述べた方法が挙げられる。電荷量算出
手段19は、動作１周期当りに必要な電荷量Qを求める。
本発明の第2の実施形態例においては、動作１周期当り
に必要な電荷量Qを、ＬＳＩ1の動作周期、つまり周波数
ｆ0の逆数と平均電流値Ｉaveとの積と定義する。よって
動作１周期当りに必要な電荷量Qは次式より求められ
る。 Q = Iave/f0 ――――(6)
るＬＳＩライブラリ作成手段13Ａの構成を示す。ＬＳＩ
ライブラリ作成手段13Ａは、ＬＳＩ動作周波数入力手段
43、平均電流入力手段44、設計対象周波数決定手段18、
電荷量算出手段19、及び、ＬＳＩライブラリ登録手段20
からなる。ＬＳＩ動作周波数入力手段43は、プリント回
路基板に実装されるＬＳＩの動作周波数ｆ0を、また平
均電流入力手段44はそのＬＳＩの電源端子を流れる平均
電流値Iaveを夫々入力する。設計対象周波数決定手段18
は、入力された基本動作周波数ｆ0を基に設計対象の下
限周波数ｆmin、及び上限周波数,ｆmaxを求める手段で
あり、その決定方法の一例としては、本発明の第1の実
施形態例において述べた方法が挙げられる。電荷量算出
手段19は、動作１周期当りに必要な電荷量Qを求める。
本発明の第2の実施形態例においては、動作１周期当り
に必要な電荷量Qを、ＬＳＩ1の動作周期、つまり周波数
ｆ0の逆数と平均電流値Ｉaveとの積と定義する。よって
動作１周期当りに必要な電荷量Qは次式より求められ
る。 Q = Iave/f0 ――――(6)
【００４５】ＬＳＩライブラリ登録手段20は、第１の実
施形態例と同様に、新たにＬＳＩライブラリに登録する
ＬＳＩの電源端子について部品／端子名を付けて、以上
で求められた設計対象の下限周波数ｆminと上限周波数
ｆmax、動作１周期当りに必要な電荷量Q、及び、直流電
源電圧VDDを、ＬＳＩライブラリ10に登録する。
施形態例と同様に、新たにＬＳＩライブラリに登録する
ＬＳＩの電源端子について部品／端子名を付けて、以上
で求められた設計対象の下限周波数ｆminと上限周波数
ｆmax、動作１周期当りに必要な電荷量Q、及び、直流電
源電圧VDDを、ＬＳＩライブラリ10に登録する。
【００４６】第3の実施形態例 本発明の第3の実施形態例の設計支援システムでは、そ
の全体の構成は図3に示された実施形態例の構成と同様
であるが、ＬＳＩの動作１周期当りに必要な電荷量Qが
本発明の第1、第2の実施の形態とは異なり、以下の方法
で与えられる。
の全体の構成は図3に示された実施形態例の構成と同様
であるが、ＬＳＩの動作１周期当りに必要な電荷量Qが
本発明の第1、第2の実施の形態とは異なり、以下の方法
で与えられる。
【００４７】まず、ＬＳＩ1の電源電流のスペクトルを
求める。図11は、ＬＳＩ1の電源電流のスペクトルを示
す概念図である。スペクトルのピーク値は、ＬＳＩ1が
動作する周波数ｆ0の整数倍で発生するので、ピーク値
が現われる周波数をＬＳＩの動作周波数ｆ0から小さい
順に、f1、f2．．．とする。まず、このスペクトルを前
述のｆminとｆend（ｆmin < ｆend）により3つの周波数
帯域に分割する。ここで、ｆendの決め方として、前
述のｆmaxとする方法と、それ以上の周波数帯ではス
ペクトルのピーク値がユーザーによって定義されたしき
い値よりも小さくなるような周波数とする方法とがあ
る。ｆ0以上ｆend以下の周波数帯域内の電流ピーク値を
すべて足し合わせると、その和は以下のように表され
る。
求める。図11は、ＬＳＩ1の電源電流のスペクトルを示
す概念図である。スペクトルのピーク値は、ＬＳＩ1が
動作する周波数ｆ0の整数倍で発生するので、ピーク値
が現われる周波数をＬＳＩの動作周波数ｆ0から小さい
順に、f1、f2．．．とする。まず、このスペクトルを前
述のｆminとｆend（ｆmin < ｆend）により3つの周波数
帯域に分割する。ここで、ｆendの決め方として、前
述のｆmaxとする方法と、それ以上の周波数帯ではス
ペクトルのピーク値がユーザーによって定義されたしき
い値よりも小さくなるような周波数とする方法とがあ
る。ｆ0以上ｆend以下の周波数帯域内の電流ピーク値を
すべて足し合わせると、その和は以下のように表され
る。
【数１】 また前述のｆmin以上ｆend以下の周波数領域内の電流ピ
ーク値をすべて足し合わせると、その和は以下のように
表される。
ーク値をすべて足し合わせると、その和は以下のように
表される。
【数２】 (8)の和を(7)の和で割った値を高周波電流供給率βとす
ると、βの定義式は以下の式で与えられる。
ると、βの定義式は以下の式で与えられる。
【数３】
【００４８】本実施形態例では、ＬＳＩの動作1周期当
りに各電源端子を経由してＬＳＩの内部へ移動する総電
荷量と、前記高周波電流供給率βとの積をＬＳＩの動作
１周期当りに必要な電荷量Qと定義する。
りに各電源端子を経由してＬＳＩの内部へ移動する総電
荷量と、前記高周波電流供給率βとの積をＬＳＩの動作
１周期当りに必要な電荷量Qと定義する。
【００４９】本実施形態例におけるＬＳＩライブラリ作
成手段13Ｂの構成を図12に示す。図4に示された第1の実
施形態例におけるＬＳＩライブラリ作成手段13と比較し
て、電源電流スペクトル算出手段45、上記βを算出する
高周波電荷供給率算出手段46、及び、ＬＳＩの動作１周
期当りに各電源端子を経由してＬＳＩの内部へ移動する
総電荷量を算出する総電荷量算出手段47が新たに加わ
る。
成手段13Ｂの構成を図12に示す。図4に示された第1の実
施形態例におけるＬＳＩライブラリ作成手段13と比較し
て、電源電流スペクトル算出手段45、上記βを算出する
高周波電荷供給率算出手段46、及び、ＬＳＩの動作１周
期当りに各電源端子を経由してＬＳＩの内部へ移動する
総電荷量を算出する総電荷量算出手段47が新たに加わ
る。
【００５０】第4の実施形態例 前述の実施形態例では、デカップリングコンデンサ2単
体の特性のみを考慮したが、本実施形態例では、デカッ
プリングコンデンサとプリント回路基板のグランド層と
の接続部（以下単に接続部と呼称する）の等価インダク
タンスLgもさらに考慮に入れる。
体の特性のみを考慮したが、本実施形態例では、デカッ
プリングコンデンサとプリント回路基板のグランド層と
の接続部（以下単に接続部と呼称する）の等価インダク
タンスLgもさらに考慮に入れる。
【００５１】図9のプリント基板電源配線のレイアウト
例におけるデカップリングコンデンサの周辺部42を図13
に示す。この例においては、プリント基板グランド電極
49とヴィア50を合わせた部分が接続部52に相当し、図13
(a)に示したデカップリングコンデンサの周辺部42の等
価回路は図13(b)で与えられる。
例におけるデカップリングコンデンサの周辺部42を図13
に示す。この例においては、プリント基板グランド電極
49とヴィア50を合わせた部分が接続部52に相当し、図13
(a)に示したデカップリングコンデンサの周辺部42の等
価回路は図13(b)で与えられる。
【００５２】このとき、電源デカップリング回路の等価
回路は、接続部５２のインダクタンスを考慮して、図14
のようにデカップリングコンデンサ２にインダクタンス
５２が直列に接続された回路になるため、プリント基板
電源配線のインダクタンスLを求める際に満たすべき条
件が、本発明の第4の実施の形態においては以下のよう
に変わる。つまり、本発明の第1の実施形態例において
前述の条件を示す不等式(2)が以下のようになる。 2π×f×L ≧ N×|ZCp(f)| (但し、fmin≦f≦fmax) ――――― (10) ここで、ZCp(f)は、デカップリングコンデンサ2と接続
部52とを合わせた部分のインピーダンスを示す。従っ
て、本実施形態例では、プリント基板電源配線のインダ
クタンスを算出する式(3)における実効インピーダンス
の絶対値|Zeff(fmin)|の定義も以下のように変わる。つ
まり、デカップリングコンデンサの容量Cより決まるイ
ンピーダンスの絶対値1/(2π×fmin×C)と、デカップリ
ングコンデンサの等価直列インダクタンスLcと接続部52
の等価インダクタンスLgとの和より決まるインピーダン
スの絶対値2π×fmin×(Lc+Lg)とのうち大きい方を実効
インピーダンスの絶対値|Zceff(fmin)|とする。
回路は、接続部５２のインダクタンスを考慮して、図14
のようにデカップリングコンデンサ２にインダクタンス
５２が直列に接続された回路になるため、プリント基板
電源配線のインダクタンスLを求める際に満たすべき条
件が、本発明の第4の実施の形態においては以下のよう
に変わる。つまり、本発明の第1の実施形態例において
前述の条件を示す不等式(2)が以下のようになる。 2π×f×L ≧ N×|ZCp(f)| (但し、fmin≦f≦fmax) ――――― (10) ここで、ZCp(f)は、デカップリングコンデンサ2と接続
部52とを合わせた部分のインピーダンスを示す。従っ
て、本実施形態例では、プリント基板電源配線のインダ
クタンスを算出する式(3)における実効インピーダンス
の絶対値|Zeff(fmin)|の定義も以下のように変わる。つ
まり、デカップリングコンデンサの容量Cより決まるイ
ンピーダンスの絶対値1/(2π×fmin×C)と、デカップリ
ングコンデンサの等価直列インダクタンスLcと接続部52
の等価インダクタンスLgとの和より決まるインピーダン
スの絶対値2π×fmin×(Lc+Lg)とのうち大きい方を実効
インピーダンスの絶対値|Zceff(fmin)|とする。
【００５３】なお、接続部52の等価インダクタンスLgに
関する情報は、プリント基板配線ライブラリ12の内容に
格納されるか、もしくは図15のように接続部インダクタ
ンス入力手段53から入力される。
関する情報は、プリント基板配線ライブラリ12の内容に
格納されるか、もしくは図15のように接続部インダクタ
ンス入力手段53から入力される。
【００５４】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の電源デカップリング設計方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施したものも、本発明の範囲に含まれる。
づいて説明したが、本発明の電源デカップリング設計方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施したものも、本発明の範囲に含まれる。
【００５５】
【発明の効果】電源デカップリング回路を構成する上
で、以上の方法でデカップリングコンデンサの容量値を
決定することにより、ＬＳＩの正常動作に必要な電荷量
の供給が保証される。また、以上の方法でプリント基板
電源配線のインダクタンスを決定することにより、効果
的な電源デカップリングを可能とし、プリント回路基板
におけるEMI対策設計を容易に実現できる。
で、以上の方法でデカップリングコンデンサの容量値を
決定することにより、ＬＳＩの正常動作に必要な電荷量
の供給が保証される。また、以上の方法でプリント基板
電源配線のインダクタンスを決定することにより、効果
的な電源デカップリングを可能とし、プリント回路基板
におけるEMI対策設計を容易に実現できる。
【図１】電源デカップリング回路の回路図。
【図２】デカップリングコンデンサ2の等価回路。
【図３】本発明の第１の実施形態例の設計支援システム
で用いる設計フローチャート。
で用いる設計フローチャート。
【図４】第１の実施形態例で使用するＬＳＩライブラリ
作成手段13の構成を示すブロック図。
作成手段13の構成を示すブロック図。
【図５】デカップリングコンデンサ決定手段１４におけ
るフローチャート。
るフローチャート。
【図６】プリント基板電源配線長決定手段１５における
フローチャート。
フローチャート。
【図７】デカップリングコンデンサ2と電源配線3のイン
ピーダンス特性（両軸対数目盛り）のグラフ。
ピーダンス特性（両軸対数目盛り）のグラフ。
【図８】（ａ）及び（ｂ）は夫々、プリント基板電源配
線の断面図。
線の断面図。
【図９】プリント基板電源配線レイアウトを示す平面
図。
図。
【図１０】発明の第2の実施形態例におけるＬＳＩライ
ブラリ作成手段の構成を示すブロック図。
ブラリ作成手段の構成を示すブロック図。
【図１１】ＬＳＩ電源電流のスペクトル図。
【図１２】発明の第3の実施形態例におけるＬＳＩライ
ブラリ作成手段の構成を示すブロック図。
ブラリ作成手段の構成を示すブロック図。
【図１３】図9におけるデカップリングコンデンサ2の周
辺部を示す斜視図。
辺部を示す斜視図。
【図１４】発明の第4の実施形態例で得られる電源デカ
ップリング回路の回路図。
ップリング回路の回路図。
【図１５】発明の第4の実施形態例における電源配線長
決定手段におけるフローチャート。
決定手段におけるフローチャート。
1…ＬＳＩ 2…デカップリングコンデンサ 3…プリント基板電源配線（デカップリングインダク
タ） 4…直流電源電圧（VDD） 5…電源配線3を流れる電流 6…デカップリングコンデンサ2を流れる電流 7…容量 8…等価直列抵抗 9…等価直列インダクタンス 10…ＬＳＩライブラリ 11…コンデンサライブラリ 12…プリント基板配線ライブラリ 13、１３Ａ、１３Ｂ…ＬＳＩライブラリ作成手段 14…デカップリングコンデンサ決定手段 15…電源配線長決定手段 16…電源デカップリング回路設計結果出力 17…電源電流時間波形入力手段 18…設計対象周波数決定手段 19…電荷量算出手段 20…ＬＳＩライブラリ登録手段 21…電源電圧変動値入力手段 22…デカップリングコンデンサ容量値算出手段 23…デカップリングコンデンサ検索手段 24…コンデンサ部品情報 25…高周波電流低減比設定手段 26…インダクタンス算出手段 27…電源配線幅決定手段 28…電源配線単位長さあたりのインダクタンス算出手段 29…電源配線長算出手段 30…電源配線長検査手段 31…インダクタ情報 32…デカップリングコンデンサのインピーダンス特性
（絶対値） 33…デカップリングコンデンサの容量値より決まるイン
ピーダンスの特性（絶対値） 34…デカップリングコンデンサの等価直列インダクタン
スより決まるインピーダンスの特性（絶対値） 35…周波数fminにおけるデカップリングコンデンサの実
効インピーダンス 36…周波数fminにおける実効インピーダンスのN倍の値 37…プリント基板電源配線のインピーダンス特性（絶対
値） 39…プリント回路基板層間誘電体 40…プリント回路基板グランド層導体 41…プリント基板電源幹配線 42…デカップリングコンデンサ2の周辺部 43…ＬＳＩ動作周波数入力手段 44…平均電流入力手段 45…電源電流スペクトル算出手段 46…高周波電流供給率算出手段 47…総電荷量算出手段 48…ＬＳＩのリード（ピン） 49…デカップリングコンデンサのグランド側電極と接続
するプリント基板グランド配線 50…ヴィア 51…グランド層 52…デカップリングコンデンサとプリント基板のグラン
ド層との接続部 53…接続部インダクタンス入力手段
タ） 4…直流電源電圧（VDD） 5…電源配線3を流れる電流 6…デカップリングコンデンサ2を流れる電流 7…容量 8…等価直列抵抗 9…等価直列インダクタンス 10…ＬＳＩライブラリ 11…コンデンサライブラリ 12…プリント基板配線ライブラリ 13、１３Ａ、１３Ｂ…ＬＳＩライブラリ作成手段 14…デカップリングコンデンサ決定手段 15…電源配線長決定手段 16…電源デカップリング回路設計結果出力 17…電源電流時間波形入力手段 18…設計対象周波数決定手段 19…電荷量算出手段 20…ＬＳＩライブラリ登録手段 21…電源電圧変動値入力手段 22…デカップリングコンデンサ容量値算出手段 23…デカップリングコンデンサ検索手段 24…コンデンサ部品情報 25…高周波電流低減比設定手段 26…インダクタンス算出手段 27…電源配線幅決定手段 28…電源配線単位長さあたりのインダクタンス算出手段 29…電源配線長算出手段 30…電源配線長検査手段 31…インダクタ情報 32…デカップリングコンデンサのインピーダンス特性
（絶対値） 33…デカップリングコンデンサの容量値より決まるイン
ピーダンスの特性（絶対値） 34…デカップリングコンデンサの等価直列インダクタン
スより決まるインピーダンスの特性（絶対値） 35…周波数fminにおけるデカップリングコンデンサの実
効インピーダンス 36…周波数fminにおける実効インピーダンスのN倍の値 37…プリント基板電源配線のインピーダンス特性（絶対
値） 39…プリント回路基板層間誘電体 40…プリント回路基板グランド層導体 41…プリント基板電源幹配線 42…デカップリングコンデンサ2の周辺部 43…ＬＳＩ動作周波数入力手段 44…平均電流入力手段 45…電源電流スペクトル算出手段 46…高周波電流供給率算出手段 47…総電荷量算出手段 48…ＬＳＩのリード（ピン） 49…デカップリングコンデンサのグランド側電極と接続
するプリント基板グランド配線 50…ヴィア 51…グランド層 52…デカップリングコンデンサとプリント基板のグラン
ド層との接続部 53…接続部インダクタンス入力手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和深 裕 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 遠矢 弘和 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5B046 AA08 BA05 KA06
Claims (8)
- 【請求項１】 複数の半導体集積回路を搭載し該半導体
集積回路に直流電流を供給する電源層又は電源配線とグ
ランド層又はグランド配線とを持つプリント回路基板上
に形成される電源デカップリング回路であって、直流電
源供給回路と前記半導体集積回路の個々の電源端子との
間に介在するデカップリングインダクタと、前記半導体
集積回路の電源端子と前記プリント回路基板グランド層
又は前記半導体集積回路のグランド端子との間に接続さ
れるデカップリングコンデンサとから構成される電源デ
カップリング回路を設計する設計方法において、 前記半導体集積回路の動作１周期当りに各電源端子を経
由して半導体集積回路の内部へ移動する総電荷量を基に
して決定される半導体集積回路の動作１周期当りに必要
な電荷量と、電源デカップリング回路による電源端子に
おける電圧許容変動値とから前記電源デカップリング回
路におけるコンデンサの容量値を決定し、 前記デカップリングコンデンサのインピーダンス値と、
予め設定された電源デカップリング回路の高周波電流低
減比とに基づいて、前記デカップリングインダクタを形
成するプリント基板電源配線のインダクタンス値を決定
することを特徴とする設計方法。 - 【請求項２】 請求項１に記載の設計方法において、前
記１周期当たりに必要な電荷量を、測定又はシミュレー
ションにより得られた半導体集積回路の電源電流の時間
波形を積分して求めることを特徴とするデカップリング
設計方法。 - 【請求項３】 請求項１に記載の設計方法において、前
記１周期当たりに必要な電荷量を、半導体集積回路の電
源端子を流れる平均電流値によって求めることを特徴と
する設計方法。 - 【請求項４】 請求項１に記載の設計方法において、前
記１周期当たりに必要な電荷量を、電流スペクトルのピ
ーク電流値の和と設計対象の下限周波数以上の電流スペ
クトルのピーク電流値の和との比率と、半導体集積回路
の動作１周期当りに各電源端子を経由して半導体集積回
路の内部へ移動する総電荷量とから求めることを特徴と
する設計方法。 - 【請求項５】 請求項１に記載の設計方法において、設
計対象の下限周波数で前記デカップリングコンデンサの
容量によって決まるインピーダンスの絶対値と、前記デ
カップリングコンデンサの等価直列インダクタンスによ
って決まるインピーダンスの絶対値とのうち何れか大き
い方をデカップリングコンデンサの実効インピーダンス
の絶対値と定義したとき、デカップリングコンデンサの
実効インピーダンスの絶対値と、予め設定された電源デ
カップリング回路の高周波電流低減比とから、前記プリ
ント基板電源配線のインダクダンスを決定することを特
徴とする設計方法。 - 【請求項６】 請求項１に記載の設計方法において、設
計対象の下限周波数で前記デカップリングコンデンサの
容量によって決まるインピーダンスの絶対値と、前記デ
カップリングコンデンサの等価直列インダクタンスと前
記デカップリングコンデンサとプリント回路基板のグラ
ンド層との接続部の等価直列インダクタンスとの和より
決まるインピーダンスの絶対値のうち何れか大きい方を
デカップリングコンデンサの実効インピーダンスの絶対
値と定義したとき、デカップリングコンデンサの実効イ
ンピーダンスの絶対値と、予め設定された電源デカップ
リング回路の高周波電流低減比とから、前記プリント基
板電源配線のインダクダンスを決定することを特徴とす
る設計方法。 - 【請求項７】 請求項１に記載の設計方法において、前
記デカップリングインダクタを構成するプリント基板電
源配線の導体の幅と厚み、誘電体の厚み、誘電率、及
び、透磁率から、前記プリント基板電源配線のインダク
タンス値に対応した前記プリント基板電源配線の長さを
決定することを特徴とする設計方法。 - 【請求項８】 請求項１に記載の方法を実施し、且つ、
請求項２〜７の何れかに記載の方法を選択的に実施し
て、電源デカップリング回路を設計する設計支援システ
ム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34668099A JP2001167139A (ja) | 1999-12-06 | 1999-12-06 | 電源デカップリング設計方法及び設計支援システム |
| US09/729,852 US6550037B2 (en) | 1999-12-06 | 2000-12-06 | Method for designing a decoupling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34668099A JP2001167139A (ja) | 1999-12-06 | 1999-12-06 | 電源デカップリング設計方法及び設計支援システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001167139A true JP2001167139A (ja) | 2001-06-22 |
Family
ID=18385098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34668099A Pending JP2001167139A (ja) | 1999-12-06 | 1999-12-06 | 電源デカップリング設計方法及び設計支援システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6550037B2 (ja) |
| JP (1) | JP2001167139A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636059B1 (ko) | 2003-05-09 | 2006-10-20 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 회로 장치의 설계 방법, 반도체 회로 장치, 설계시스템, 및 기록 매체 |
| US8146049B2 (en) | 2009-08-31 | 2012-03-27 | Kabushiki Kaisha Toshiba | Support apparatus and design support method |
| US8332790B1 (en) * | 2007-05-16 | 2012-12-11 | Altera Corporation | Capacitive decoupling method and module |
| JP2013238954A (ja) * | 2012-05-14 | 2013-11-28 | Murata Mfg Co Ltd | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
| JP2018158518A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 印刷装置および印刷装置用電源ユニット |
| CN108694262A (zh) * | 2017-04-11 | 2018-10-23 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
| WO2022137670A1 (ja) * | 2020-12-23 | 2022-06-30 | オムロン株式会社 | 設計支援装置、および設計支援プログラム |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001202400A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | 電源デカップリング回路生成システム及び電源デカップリング回路生成方法 |
| US6711719B2 (en) * | 2001-08-13 | 2004-03-23 | International Business Machines Corporation | Method and apparatus for reducing power consumption in VLSI circuit designs |
| US6856209B2 (en) * | 2002-09-27 | 2005-02-15 | Visteon Global Technologies, Inc. | EMI suppression method for powertrain control modules |
| US7131084B2 (en) * | 2003-12-09 | 2006-10-31 | International Business Machines Corporation | Method, apparatus and computer program product for implementing automated detection excess aggressor shape capacitance coupling in printed circuit board layouts |
| JP4243214B2 (ja) * | 2004-04-12 | 2009-03-25 | パナソニック株式会社 | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 |
| JP4186890B2 (ja) * | 2004-07-13 | 2008-11-26 | 日本電気株式会社 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
| US7533357B2 (en) * | 2006-06-02 | 2009-05-12 | International Business Machines Corporation | Method and apparatus to target pre-determined spatially varying voltage variation across the area of the VLSI power distribution system using frequency domain analysis |
| US7600208B1 (en) * | 2007-01-31 | 2009-10-06 | Cadence Design Systems, Inc. | Automatic placement of decoupling capacitors |
| US20120136598A1 (en) * | 2010-08-04 | 2012-05-31 | Vladimir Dmitriev-Zdorov | Optimization of Decoupling Device Choice for Electronic Design |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734447B2 (ja) | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| JP3643450B2 (ja) | 1996-09-20 | 2005-04-27 | 株式会社東芝 | コンピュータ支援設計システム |
| JPH1115870A (ja) | 1997-06-26 | 1999-01-22 | Toshiba Corp | プリント基板設計支援システム及び記録媒体 |
| JP3267274B2 (ja) * | 1999-08-13 | 2002-03-18 | 日本電気株式会社 | 多層プリント基板 |
| JP3232562B2 (ja) * | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
-
1999
- 1999-12-06 JP JP34668099A patent/JP2001167139A/ja active Pending
-
2000
- 2000-12-06 US US09/729,852 patent/US6550037B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636059B1 (ko) | 2003-05-09 | 2006-10-20 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 회로 장치의 설계 방법, 반도체 회로 장치, 설계시스템, 및 기록 매체 |
| US8332790B1 (en) * | 2007-05-16 | 2012-12-11 | Altera Corporation | Capacitive decoupling method and module |
| US8146049B2 (en) | 2009-08-31 | 2012-03-27 | Kabushiki Kaisha Toshiba | Support apparatus and design support method |
| JP2013238954A (ja) * | 2012-05-14 | 2013-11-28 | Murata Mfg Co Ltd | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
| JP2018158518A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 印刷装置および印刷装置用電源ユニット |
| JP7009758B2 (ja) | 2017-03-23 | 2022-01-26 | セイコーエプソン株式会社 | 印刷装置および印刷装置用回路基板 |
| CN108694262A (zh) * | 2017-04-11 | 2018-10-23 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
| CN108694262B (zh) * | 2017-04-11 | 2023-09-29 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
| WO2022137670A1 (ja) * | 2020-12-23 | 2022-06-30 | オムロン株式会社 | 設計支援装置、および設計支援プログラム |
| JP7577996B2 (ja) | 2020-12-23 | 2024-11-06 | オムロン株式会社 | 設計支援装置、および設計支援プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6550037B2 (en) | 2003-04-15 |
| US20010014963A1 (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100402521B1 (ko) | 전원 디커플링 회로의 설계 방법 | |
| JP2001167139A (ja) | 電源デカップリング設計方法及び設計支援システム | |
| US6532439B2 (en) | Method for determining the desired decoupling components for power distribution systems | |
| EP1088345B1 (en) | System and method for determining the desired decoupling components for power distribution systems using a computer system | |
| KR100294956B1 (ko) | 전자기잡음을감쇄시킬수있는인쇄기판 | |
| US6525622B1 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure | |
| US6571184B2 (en) | System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance | |
| US6937971B1 (en) | System and method for determining the desired decoupling components for a power distribution system having a voltage regulator module | |
| JP2001147952A (ja) | プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体 | |
| EP0880150A2 (en) | Printed wiring board | |
| KR100311847B1 (ko) | 격자형접지판을이용한신호트레이스임피던스제어 | |
| JP2003517740A (ja) | 電気相互接続装置内の互いに平行な導電平面を縁部終端させるシステムおよび方法 | |
| KR20010021267A (ko) | 다층 프린트 기판 | |
| Leone | Design expressions for the trace-to-edge common-mode inductance of a printed circuit board | |
| US6850878B2 (en) | System and method for determining the required decoupling capacitors for a power distribution system using an improved capacitor model | |
| US6031986A (en) | Thin-film passive circuit simulation on basis of reduced equivalent circuits | |
| US6727774B1 (en) | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures | |
| US6519741B2 (en) | Power decoupling circuit generating system and power decoupling circuit generating method | |
| Schierholz et al. | Engineering-informed design space reduction for PCB-based power delivery networks | |
| Murphy et al. | High frequency performance of multilayer capacitors | |
| Leone et al. | Fast EMC analysis for printed circuit boards using an equivalent-wire Method of Moments | |
| Low et al. | Modeling and experimental verification of the interconnected mesh power system (IMPS) MCM topology | |
| Tröscher et al. | Reduction of complexity when simulating large-scale PCB circuits | |
| JPH10301976A (ja) | 電気回路シミュレーション方法 | |
| Muthana | Design of high speed packages and boards using embedded decoupling capacitors |