JP2001144569A - Branching filter and layered high frequency component using the same - Google Patents
Branching filter and layered high frequency component using the sameInfo
- Publication number
- JP2001144569A JP2001144569A JP32209499A JP32209499A JP2001144569A JP 2001144569 A JP2001144569 A JP 2001144569A JP 32209499 A JP32209499 A JP 32209499A JP 32209499 A JP32209499 A JP 32209499A JP 2001144569 A JP2001144569 A JP 2001144569A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- duplexer
- circuit
- capacitance
- capacitance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 26
- 238000010030 laminating Methods 0.000 claims description 9
- 238000003780 insertion Methods 0.000 abstract description 8
- 230000037431 insertion Effects 0.000 abstract description 8
- 230000001939 inductive effect Effects 0.000 abstract 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Transceivers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波帯で使
用される高周波回路において、複数の異なる周波数信号
を分配あるいは結合する機能を有するものであり、特に
デュアルバンド用携帯電話機などに使用される分波器お
よびそれを用いた積層型高周波部品に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit used in a microwave band, which has a function of distributing or combining a plurality of different frequency signals, and is particularly used for a dual-band portable telephone. The present invention relates to a duplexer and a laminated high-frequency component using the same.
【0002】[0002]
【従来の技術】近年の携帯電話の普及はめざましいもの
があり、携帯端末機の機能の向上が計られている。その
一つとして、1つの携帯端末機で2つ以上の周波数帯で
の通話を可能とするマルチバンド携帯電話の提案がなさ
れている。この携帯端末機を安価に構成するためには、
それぞれのシステムに対応する周波数の高周波信号を分
配あるいは結合する機能が必要である。2. Description of the Related Art In recent years, the spread of mobile phones has been remarkable, and the functions of mobile terminals have been improved. As one of them, there has been proposed a multi-band mobile phone that enables a single mobile terminal to communicate in two or more frequency bands. In order to construct this portable terminal at low cost,
A function of distributing or combining a high-frequency signal of a frequency corresponding to each system is required.
【0003】従来の分波器の回路図を図7に示す。この
従来例は、LPF(ローパスフィルタ)とHPF(ハイ
パスフィルタ)とを組合せた構造である。また、特開平
3−216002号公報には、図8、図9に示すブロッ
ク図の分波器が記載されている。この図8の分波器は、
図7の回路のHPFに更にLPFを接続した構造であ
り、図9の分波器は、図8の分波器のLPF及びHPF
にREJ(リジェクションフィルタ)をそれぞれ加えた
構造である。これらのフィルタは、一般的に誘電体同軸
共振器が使用される。これは、誘電体磁器からなる円筒
形状体の内周面、外周面に電極を形成した構造をしてお
り、形状的には小型化には不適であった。FIG. 7 shows a circuit diagram of a conventional duplexer. This conventional example has a structure in which an LPF (low-pass filter) and an HPF (high-pass filter) are combined. Japanese Patent Application Laid-Open No. Hei 3-216002 discloses a duplexer having the block diagrams shown in FIGS. The splitter in FIG.
The LPF is connected to the HPF of the circuit of FIG. 7 and the LPF is connected to the HPF of the circuit of FIG.
And a REJ (rejection filter). These filters generally use a dielectric coaxial resonator. This has a structure in which electrodes are formed on the inner and outer peripheral surfaces of a cylindrical body made of dielectric porcelain, and is not suitable for miniaturization in terms of shape.
【0004】[0004]
【発明が解決しようとする課題】前記マルチバンド携帯
電話を構成するためには、その複数の周波数を選択する
機能が必要となり、しかも、携帯端末機に使用するため
には、小型の分波器を構成する必要がある。本発明は上
記の問題点を解決するためになされたものであり、新規
な構造で小型かつ高性能な分波器及びそれを用いた積層
型高周波部品を提供することを目的としている。In order to constitute the multi-band portable telephone, a function of selecting a plurality of frequencies is required. In addition, a small duplexer is required for use in a portable terminal. Need to be configured. The present invention has been made to solve the above problems, and an object of the present invention is to provide a small and high-performance duplexer having a novel structure and a multilayer high-frequency component using the same.
【0005】[0005]
【課題を解決するための手段】第1の発明は、絶縁体層
及び導体層を積層一体化した積層素体に、前記導体層で
形成されるインダクタンス素子及びキャパシタンス素子
により分波回路を構成した分波器であって、前記分波回
路は第1のインダクタンス素子と第1のキャパシタンス
素子とが並列に接続された第1のノッチ回路と、第2の
インダクタンス素子と第2のキャパシタンス素子とが並
列に接続された第2のノッチ回路とを有し、前記第1、
第2のノッチ回路の一端を互いに接続してなり、前記第
1のノッチ回路の第1のキャパシタンス素子を、該第1
のインダクタンス素子を構成する導体層と前記第2のキ
ャパシタンス素子を構成する導体層とを絶縁体層を介し
て積層方向に略対向させることにより得られる容量成分
を用いて構成する分波器である。第2の発明は、絶縁体
層及び導体層を積層一体化した積層素体に前記導体層で
形成されるインダクタンス素子及びキャパシタンス素子
で分波回路を構成した分波器において、前記分波回路
は、第1のインダクタンス素子と第1のキャパシタンス
素子とを並列に接続する第1のノッチ回路の一端と、第
2のインダクタンス素子と第2のキャパシタンス素子と
を並列に接続する第2のノッチ回路の一端とを接続した
分波回路であって、当該分波回路の前記第1のキャパシ
タンス素子を、前記第1のインダクタンス素子を構成す
る導体層を少なくとも2つの絶縁体層に分けて構成し、
該分かれて形成された導体層を積層方向に略対向させる
ことにより得られる容量成分を用いて構成する分波器で
ある。第3の発明は、絶縁体層及び導体層を積層一体化
した積層素体に前記導体層で形成されるインダクタンス
素子及びキャパシタンス素子で分波回路を構成した分波
器において、前記分波回路は、第1のインダクタンス素
子と第1のキャパシタンス素子とを並列に接続する第1
のノッチ回路の一端と、第2のインダクタンス素子と第
2のキャパシタンス素子とを並列に接続する第2のノッ
チ回路の一端とを接続した分波回路であって、当該分波
回路の前記第1のキャパシタンス素子を、前記第1のイ
ンダクタンス素子を構成する導体層を少なくとも2つの
絶縁体層に分けて構成し、該分かれて形成された導体層
を積層方向に略対向させることにより得られる容量成分
と、該第1のインダクタンス素子を構成する導体層と前
記第2のキャパシタンス素子を構成する導体層とを絶縁
体層を介して積層方向に略対向させることにより得られ
る容量成分を用いて構成する分波器である。第4の発明
は、上記発明において、前記第1のノッチ回路の他端と
前記導体層で形成するグランド間にキャパシタンス素子
を配置して低域通過フィルタ回路とし、前記第2のノッ
チ回路の他端と前記グランド間にインダクタンス素子を
配置し、さらにキャパシタンス素子を直列接続して高域
通過フィルタ回路とするのが好ましい。第5の発明は、
上記した分波器を備えた積層素体の片面又は両面に複数
のランド電極を配置し、当該ランド電極に電子部品を接
続した積層型高周波部品である。前記電子部品として
は、チップ抵抗、チップコンデンサ等のチップ部品や、
ダイオード、トランジスタ等の高周波部品から適宜選択
される。According to a first aspect of the present invention, a branching circuit is constituted by an inductance element and a capacitance element formed of the conductor layer in a laminated body in which an insulator layer and a conductor layer are laminated and integrated. A branching circuit, wherein the branching circuit includes a first notch circuit in which a first inductance element and a first capacitance element are connected in parallel, and a second inductance element and a second capacitance element. A second notch circuit connected in parallel;
One ends of a second notch circuit are connected to each other, and a first capacitance element of the first notch circuit is connected to the first notch circuit.
And a conductor layer constituting the inductance element and a conductor layer constituting the second capacitance element are substantially opposed to each other in the laminating direction via an insulator layer. . According to a second aspect of the present invention, there is provided a duplexer in which a duplexer is configured by an inductance element and a capacitance element formed of the conductor layer in a laminated body in which an insulator layer and a conductor layer are integrated. One end of a first notch circuit connecting a first inductance element and a first capacitance element in parallel, and a second notch circuit connecting a second inductance element and a second capacitance element in parallel. A branching circuit connected to one end, wherein the first capacitance element of the branching circuit is configured by dividing a conductor layer forming the first inductance element into at least two insulator layers;
This is a duplexer formed by using a capacitance component obtained by causing the separately formed conductor layers to substantially face each other in the stacking direction. According to a third aspect of the present invention, there is provided a duplexer in which a duplexer is configured by an inductance element and a capacitance element formed of the conductor layer in a laminated body in which an insulator layer and a conductor layer are integrated. , Connecting a first inductance element and a first capacitance element in parallel.
And a second notch circuit that connects a second inductance element and a second capacitance element in parallel with each other, wherein the first notch circuit is connected to one end of the first notch circuit. The capacitance element obtained by dividing the conductor layer forming the first inductance element into at least two insulator layers and making the divided conductor layers substantially oppose in the laminating direction. And a capacitance component obtained by substantially opposing a conductor layer forming the first inductance element and a conductor layer forming the second capacitance element in the laminating direction via an insulator layer. It is a duplexer. In a fourth aspect based on the above invention, a low-pass filter circuit is provided by disposing a capacitance element between the other end of the first notch circuit and a ground formed by the conductor layer. Preferably, an inductance element is arranged between the end and the ground, and a capacitance element is connected in series to form a high-pass filter circuit. The fifth invention is
A laminated high-frequency component in which a plurality of land electrodes are arranged on one or both surfaces of a laminated element provided with the above-described duplexer, and electronic components are connected to the land electrodes. As the electronic components, chip components such as chip resistors and chip capacitors,
It is appropriately selected from high-frequency components such as diodes and transistors.
【0006】[0006]
【発明の実施の形態】本発明の分波器について図1およ
び図2を用いて説明する。図1は、本発明に係る一実施
例の分波器の等価回路図であって、図2は本発明に係る
一実施例の高周波積層部品のブロック回路図である。こ
の分波器は、誘電体からなる絶縁体層を積層一体化して
構成される積層体の内部に、線路状、平面状の導体層
(以下パターン電極とする)で形成したインダクタンス
素子、キャパシタンス素子で構成した第1のノッチ回路
と第2のノッチ回路の一端同士を接続してアンテナに接
続する第1の端子P1とし、他端をそれぞれ第2の端子
P2、第3の端子P3とするマイクロ波信号分波回路と
した分波器である。前記分波回路は第2のインダクタン
ス素子L2と第2のキャパシタンス素子C2とが並列に
接続された第2のノッチ回路と、第1のインダクタンス
素子L1と第1のキャパシタンス素子C1とが並列に接
続された第1のノッチ回路とを有し、該第1のキャパシ
タンス素子C1を構成する方法に特徴がある。つまり、
第1のキャパシタンス素子C1用のみに導体層を積層方
向に対向させて形成するのではなく、第1のインダクタ
ンス素子用の導体層及び/又は第2のキャパシタンス素
子C2用の導体層を利用して構成するものである。これ
により、電極パターンを削減でき、省スペース化、小型
化を図ることができ、又分波回路も特性を満足できるも
のである。この分波回路では、第1の端子P1〜第2の
端子P2で特定の周波数f1を通過させる時、第2のノ
ッチ回路の挿入損失がその周波数f1で最大となるよう
に構成し、第3の端子P3に信号を出さないように構成
し、逆に第1の端子P1〜第3の端子P3で特定の周波
数f2を通過させる時、第1のノッチ回路の挿入損失が
その周波数f2で最大となるように構成し、第2の端子
P2に信号を出さないように構成し、分波させるもので
ある。さらに前記第2の端子P2と前記導体層で形成す
るグランド間にキャパシタンス素子C3を配置して低域
通過フィルタ回路とし、前記第3の端子P3と前記グラ
ンド間にインダクタンス素子L3を配置し、さらに前記
第3の端子P3にキャパシタンス素子C4を直列接続し
て高域通過フィルタ回路として分波特性を向上するのが
望ましい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A duplexer according to the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit diagram of a duplexer according to one embodiment of the present invention, and FIG. 2 is a block circuit diagram of a high-frequency laminated component according to one embodiment of the present invention. This duplexer includes an inductance element and a capacitance element formed of a line-shaped or planar conductor layer (hereinafter referred to as a pattern electrode) inside a laminated body formed by laminating and integrating insulator layers made of a dielectric. One end of the first notch circuit and the other end of the second notch circuit are connected to each other to form a first terminal P1 for connection to an antenna, and the other ends to a second terminal P2 and a third terminal P3, respectively. This is a duplexer that is a wave signal branching circuit. The demultiplexing circuit includes a second notch circuit in which a second inductance element L2 and a second capacitance element C2 are connected in parallel, and a first inductance element L1 and a first capacitance element C1 connected in parallel. And a method of configuring the first capacitance element C1. That is,
Rather than forming a conductor layer facing only in the laminating direction only for the first capacitance element C1, a conductor layer for the first inductance element and / or a conductor layer for the second capacitance element C2 is used. Make up. As a result, the number of electrode patterns can be reduced, space and size can be reduced, and the demultiplexing circuit can also satisfy the characteristics. In this branching circuit, when a specific frequency f1 is passed through the first terminal P1 and the second terminal P2, the insertion loss of the second notch circuit is configured to be the maximum at the frequency f1. When a specific frequency f2 is passed through the first terminal P1 to the third terminal P3, the insertion loss of the first notch circuit is maximized at the frequency f2. And a signal is not output to the second terminal P2, and the signal is split. Further, a capacitance element C3 is arranged between the second terminal P2 and the ground formed by the conductor layer to form a low-pass filter circuit, and an inductance element L3 is arranged between the third terminal P3 and the ground. It is desirable that a capacitance element C4 be connected in series to the third terminal P3 to improve the demultiplexing characteristics as a high-pass filter circuit.
【0007】また本発明の分波器を用いた積層型高周波
部品は、前記分波器の第2の端子P2をローパスフィル
タ内蔵のダイオードスイッチからなる第1の送受信系
に、第3の端子P3をローパスフィルタ内蔵したダイオ
ードスイッチからなる第2の送受信系に接続して構成し
ている。なお、前記のように第3の端子P3にキャパシ
タンス素子C4を直列接続して高域通過フィルタ回路と
する場合には、前記第2の送受信系はキャパシタンス素
子C4と接続する。In the laminated high-frequency device using the duplexer of the present invention, the second terminal P2 of the duplexer is connected to a first transmitting / receiving system including a diode switch with a built-in low-pass filter, and a third terminal P3. Is connected to a second transmission / reception system including a diode switch with a built-in low-pass filter. When a capacitance element C4 is connected in series to the third terminal P3 to form a high-pass filter circuit as described above, the second transmission / reception system is connected to the capacitance element C4.
【0008】図3は本発明に係る分波器を用いた積層型
高周波部品の一実施例を示す分解斜視図である。この積
層型高周波部品はシート積層法を用いて構成した分波器
を内蔵した積層型高周波部品である。まず、下層にグラ
ンドのパターン電極41が形成された絶縁体層12を配
置する。以下絶縁体層は、950℃以下で低温焼成が可
能な誘電率8のセラミック誘電体材料を用いたセラミッ
クグリーンシートであり、パターン電極はAgペースト
を主体とした導電性材料を印刷して形成している。その
上層の絶縁体層8〜11にはアンテナスイッチ回路を構
成する導体層が形成されている。その上層にグランド電
極40が形成された絶縁体層7が配置され、、そのグラ
ンド電極40は外部端子61、63、65、67、6
9、71、73、75に接続されるように引き出し部を
有する。FIG. 3 is an exploded perspective view showing one embodiment of a laminated high-frequency component using the duplexer according to the present invention. This laminated high-frequency component is a laminated high-frequency component having a built-in duplexer formed by using a sheet laminating method. First, the insulator layer 12 on which the ground pattern electrode 41 is formed is disposed below. Hereinafter, the insulator layer is a ceramic green sheet using a ceramic dielectric material having a dielectric constant of 8 that can be fired at a low temperature of 950 ° C. or lower, and the pattern electrode is formed by printing a conductive material mainly composed of Ag paste. ing. Conductive layers constituting an antenna switch circuit are formed on the upper insulating layers 8 to 11. An insulator layer 7 having a ground electrode 40 formed thereon is disposed thereon, and the ground electrode 40 is connected to external terminals 61, 63, 65, 67, 6.
9, 71, 73, and 75 are provided so as to be connected thereto.
【0009】その上にキャパシタンス素子形成用のパタ
ーン電極22、23が形成された絶縁体層6を積層す
る。このパターン電極22は、スルーホール電極によっ
て上層のインダクタ形成用のパターン電極31と接続さ
れる。またパターン電極23は、スルーホールによって
最上層のパターン電極51と接続される。尚、このキャ
パシタ形成用のパターン電極22とグランド電極40と
の間で、図1の等価回路のキャパシタンス素子C3を構
成している。その上にキャパシタ形成用のパターン電極
24が形成された絶縁体層5を積層する。尚、このキャ
パシタ形成用のパターン電極23、24との間で、前記
等価回路のキャパシタンス素子C4を構成している。そ
の上にキャパシタンス素子形成用のパターン電極25が
形成された絶縁体層4を積層する。このパターン電極2
5は、外部端子62(図1でP1として表される)に接
続される引き出し部を有する。尚、このキャパシタンス
素子形成用のパターン電極24、25で、前記等価回路
のキャパシタンス素子C2を構成している。その上にイ
ンダクタンス素子形成用のパターン電極31、32、3
3が形成された絶縁体層3を積層する。更にその上にイ
ンダクタンス形成用のパターン電極34、35が形成さ
れた絶縁体層2を積層する。パターン電極31、34は
スルーホールで接続される。このパターン電極31、3
4で前記等価回路のインダクタンス素子L1を形成して
いる。また、パターン電極32、35はスルーホール電
極で接続され、パターン電極35の一端とパターン電極
34は互い接続し外部端子62(P1)に接続されるよ
う引き出し部を有する。このパターン電極32、35で
等価回路のインダクタンス素子L2を形成している。ま
た、パターン電極33は外部端子に接続されるよう引き
出し部を有する。このパターン電極33で前記等価回路
のインダクタンス素子L3を形成している。更にパター
ン電極25とパターン電極31、34とを絶縁体層を介
して積層方向に略対向させて構成し前記等価回路のキャ
パシタンス素子C1を構成している。ここで、キャパシ
タンスC1は、パターン電極25と31の間で形成され
る容量と、パターン電極31と34との間で形成される
容量とにより構成されている。これらの構造は、必要と
する容量に応じて、例えばパターン電極25と31の間
で形成される容量のみ、又パターン電極31と34との
間で形成される容量のみで構成しても良く、またインダ
クタンス素子用の電極パターンを3層以上に分けて構成
し、その間の容量を利用しても良い。An insulator layer 6 on which pattern electrodes 22 and 23 for forming a capacitance element are formed is laminated thereon. This pattern electrode 22 is connected to an upper-layer pattern electrode 31 for forming an inductor by a through-hole electrode. The pattern electrode 23 is connected to the uppermost pattern electrode 51 by a through hole. The capacitance element C3 of the equivalent circuit of FIG. 1 is configured between the pattern electrode 22 for forming the capacitor and the ground electrode 40. An insulator layer 5 on which a pattern electrode 24 for forming a capacitor is formed is laminated thereon. The capacitance element C4 of the equivalent circuit is formed between the capacitor forming pattern electrodes 23 and 24. An insulator layer 4 on which a pattern electrode 25 for forming a capacitance element is formed is laminated thereon. This pattern electrode 2
5 has a lead portion connected to an external terminal 62 (represented as P1 in FIG. 1). The pattern electrodes 24 and 25 for forming the capacitance element constitute a capacitance element C2 of the equivalent circuit. The pattern electrodes 31, 32, 3 for forming the inductance element
The insulator layer 3 on which the layer 3 is formed is laminated. Further, the insulator layer 2 on which the pattern electrodes 34 and 35 for inductance formation are formed is laminated thereon. The pattern electrodes 31, 34 are connected by through holes. These pattern electrodes 31, 3
4 forms the inductance element L1 of the equivalent circuit. Further, the pattern electrodes 32 and 35 are connected by through-hole electrodes, and one end of the pattern electrode 35 and the pattern electrode 34 are connected to each other and have a lead portion so as to be connected to the external terminal 62 (P1). These pattern electrodes 32 and 35 form an inductance element L2 of an equivalent circuit. Further, the pattern electrode 33 has a lead portion so as to be connected to an external terminal. The pattern element 33 forms the inductance element L3 of the equivalent circuit. Further, the pattern electrode 25 and the pattern electrodes 31 and 34 are configured to be substantially opposed to each other in the laminating direction with an insulating layer interposed therebetween, thereby forming the capacitance element C1 of the equivalent circuit. Here, the capacitance C1 is constituted by a capacitance formed between the pattern electrodes 25 and 31, and a capacitance formed between the pattern electrodes 31 and 34. Depending on the required capacitance, these structures may be composed of, for example, only the capacitance formed between the pattern electrodes 25 and 31, or only the capacitance formed between the pattern electrodes 31 and 34. Also, the electrode pattern for the inductance element may be divided into three or more layers, and the capacitance between them may be used.
【0010】前記インダクタンス素子を形成するパター
ン電極は、ミアンダライン、スパイラルライン等適宜選
択出来、また1層上に形成しても良いし、2層以上に形
成しスルーホール等により接続して形成しても良い。キ
ャパシタンス素子形成用のパターン電極も2つの電極を
対向させることにより形成すれば良いが、3つ以上の電
極を対向させるようにして形成しても良い。また、絶縁
体層は、誘電率8の材料に限定されるものではない。好
ましい誘電率は、5〜15である。そして、その上に前
記等価回路のP3に相当するパターン電極51と等価回
路のP2に相当するパターン電極52の形成された絶縁
体層1が積層される。この積層体を約900℃で一体焼
成し、側面に前記外部電極を形成し、さらに積層体の外
表面に形成したパターン電極(ランド電極)にダイオー
ド101a、101b、101c、101d、チップコ
ンデンサ100a、100b、100c、100dを搭
載して図4に示す第1の周波数帯f1が880〜960
MHz、第2の周波数帯f2が1710〜1880MH
zのデュアルバンド携帯電話用に使用される6750サ
イズの積層型高周波部品を構成した。また前記第1のノ
ッチ回路のキャパシタンス素子C1を一対の平面状の電
極パターンで形成した従来の積層型高周波部品も作成し
た。The pattern electrode forming the inductance element can be appropriately selected from a meander line, a spiral line, etc., and may be formed on one layer, or may be formed on two or more layers and connected by through holes or the like. May be. The pattern electrode for forming the capacitance element may be formed by facing two electrodes, but may be formed by facing three or more electrodes. Further, the insulator layer is not limited to a material having a dielectric constant of 8. The preferred dielectric constant is 5-15. Then, the insulator layer 1 on which the pattern electrode 51 corresponding to P3 of the equivalent circuit and the pattern electrode 52 corresponding to P2 of the equivalent circuit are laminated thereon. The laminated body is integrally fired at about 900 ° C., the external electrodes are formed on the side surfaces, and the pattern electrodes (land electrodes) formed on the outer surface of the laminated body are connected to diodes 101a, 101b, 101c, 101d, chip capacitors 100a, 100b, 100c, and 100d, and the first frequency band f1 shown in FIG.
MHz, the second frequency band f2 is 1710 to 1880 MH
Thus, a 6750-size laminated high-frequency component used for a dual-band mobile phone was constructed. Further, a conventional multilayer high-frequency component in which the capacitance element C1 of the first notch circuit was formed by a pair of planar electrode patterns was also prepared.
【0011】前記マイクロ波分波回路部分の周波数特性
図を図5、従来の積層型高周波部品の分波回路部分での
周波数特性図を図6に示す。図6に示すように、従来の
ものは反射損失特性が周波数のピークが所望の周波数9
60MHzより低くなっている。このため、挿入損失特
性も低域へシフトし、960MHzにおいて0.5〜
0.6dB程度と挿入損失特性が悪くなっていることが
分かる。本実施例においては図5に示すように、反射損
失特性のピーク周波数が減衰量特性のピーク周波数より
も約100MHz高域に位置している。このため、挿入
損失特性も従来例より、960MHzにおいて0.1〜
0.2dB程度り良好な値を示していることがわかる。
また積層型高周波部品としても優れた挿入損失特性が得
られた。また本実施例においては第1の周波数帯f1が
880〜960MHz、第2の周波数帯f2が1710
〜1880MHzの分波器およびそれも用いた積層型高
周波部品としたが、本発明によれば例えば第2の周波数
帯f2が1850〜1990MHz等、第1、第2の周
波数が他の周波数帯であっても同様に実施できる。FIG. 5 shows a frequency characteristic diagram of the microwave branching circuit portion, and FIG. 6 shows a frequency characteristic diagram of the branching circuit portion of the conventional laminated high-frequency component. As shown in FIG. 6, in the conventional device, the return loss characteristic has a frequency peak at a desired frequency 9.
It is lower than 60 MHz. For this reason, the insertion loss characteristic also shifts to a low frequency range, and is 0.5 to 960 MHz.
It can be seen that the insertion loss characteristic is inferior to about 0.6 dB. In this embodiment, as shown in FIG. 5, the peak frequency of the return loss characteristic is located at a frequency higher by about 100 MHz than the peak frequency of the attenuation characteristic. For this reason, the insertion loss characteristic at 0.1% at 960 MHz is lower than that of the conventional example.
It can be seen that the value is as good as about 0.2 dB.
Also, excellent insertion loss characteristics were obtained as a laminated high-frequency component. In the present embodiment, the first frequency band f1 is 880 to 960 MHz, and the second frequency band f2 is 1710 MHz.
Although the duplexer and the laminated high-frequency component using the same are also used according to the present invention, for example, the second frequency band f2 is 1850 to 1990 MHz, and the first and second frequencies are other frequency bands. Even if there is, it can be carried out similarly.
【0012】[0012]
【発明の効果】本発明によれば、積層構造により分波器
を構成し、しかも、インダクタンス素子とキャパシタン
ス素子のノッチ回路を2つ組み合わせた単純な回路構成
であるので、積層構造も容易に構成出来、またノッチ回
路を構成するキャパシタンス素子を形成するためのパタ
ーン電極を減少出来るので、小型で分波特性、挿入損失
特性が良好な分波器とこれを用いた積層型高周波部品を
得ることが出来る。According to the present invention, a duplexer is formed by a laminated structure, and a simple circuit configuration in which two notch circuits of an inductance element and a capacitance element are combined. Since it is possible to reduce the number of pattern electrodes for forming the capacitance element constituting the notch circuit, it is possible to obtain a compact duplexer with good demultiplexing characteristics and insertion loss characteristics and a multilayer high-frequency component using the same. Can be done.
【図1】本発明に係る一実施例の等価回路図である。FIG. 1 is an equivalent circuit diagram of an embodiment according to the present invention.
【図2】本発明に係る一実施例のブロック図である。FIG. 2 is a block diagram of one embodiment according to the present invention.
【図3】本発明に係る一実施例の分解斜視図である。FIG. 3 is an exploded perspective view of one embodiment according to the present invention.
【図4】本発明に係る一実施例の斜視図である。FIG. 4 is a perspective view of one embodiment according to the present invention.
【図5】本発明に係る一実施例の周波数特性図である。FIG. 5 is a frequency characteristic diagram of one embodiment according to the present invention.
【図6】従来例の周波数特性図である。FIG. 6 is a frequency characteristic diagram of a conventional example.
【図7】従来例の等価回路図である。FIG. 7 is an equivalent circuit diagram of a conventional example.
【図8】従来例のブロック図である。FIG. 8 is a block diagram of a conventional example.
【図9】従来例のブロック図である。FIG. 9 is a block diagram of a conventional example.
1,2,3,4,5,6,7,8,9,10,11,1
2 絶縁体層 22,23,24,25 キャパシタンス素子形成用パ
ターン電極 31,32,33,34,35 インダクタンス素子形
成用パターン電極1,2,3,4,5,6,7,8,9,10,11,1
2 Insulator layer 22, 23, 24, 25 Pattern electrode for forming a capacitance element 31, 32, 33, 34, 35 Pattern electrode for forming an inductance element
フロントページの続き Fターム(参考) 5J103 AA05 AA21 CB00 CB07 DA00 DA14 DA16 DA17 EA03 EA05 5K011 AA00 DA00 DA27 JA01 KA00 KA18 Continued on front page F term (reference) 5J103 AA05 AA21 CB00 CB07 DA00 DA14 DA16 DA17 EA03 EA05 5K011 AA00 DA00 DA27 JA01 KA00 KA18
Claims (5)
層素体に前記導体層で形成されるインダクタンス素子及
びキャパシタンス素子で分波回路を構成した分波器にお
いて、前記分波回路は、第1のインダクタンス素子と第
1のキャパシタンス素子とを並列に接続する第1のノッ
チ回路の一端と、第2のインダクタンス素子と第2のキ
ャパシタンス素子とを並列に接続する第2のノッチ回路
の一端とを接続した分波回路であって、当該分波回路の
前記第1のキャパシタンス素子を、該第1のインダクタ
ンス素子を構成する導体層と前記第2のキャパシタンス
素子を構成する導体層とを絶縁体層を介して積層方向に
略対向させることにより得られる容量成分を用いて構成
することを特徴とする分波器。1. A duplexer in which an insulator layer and a conductor layer are stacked and integrated to form a duplexer with an inductance element and a capacitance element formed of the conductor layer in a laminated element body. One end of a first notch circuit that connects the first inductance element and the first capacitance element in parallel, and one end of a second notch circuit that connects the second inductance element and the second capacitance element in parallel Wherein the first capacitance element of the demultiplexer circuit is insulated from a conductor layer forming the first inductance element and a conductor layer forming the second capacitance element. A duplexer comprising a capacitance component obtained by being substantially opposed to a stacking direction via a body layer.
層素体に前記導体層で形成されるインダクタンス素子及
びキャパシタンス素子で分波回路を構成した分波器にお
いて、前記分波回路は、第1のインダクタンス素子と第
1のキャパシタンス素子とを並列に接続する第1のノッ
チ回路の一端と、第2のインダクタンス素子と第2のキ
ャパシタンス素子とを並列に接続する第2のノッチ回路
の一端とを接続した分波回路であって、当該分波回路の
前記第1のキャパシタンス素子を、前記第1のインダク
タンス素子を構成する導体層を少なくとも2つの絶縁体
層に分けて構成し、該分かれて形成された導体層を積層
方向に略対向させることにより得られる容量成分を用い
て構成することを特徴とする分波器。2. A duplexer in which an insulator layer and a conductor layer are stacked and integrated to form a duplexer with an inductance element and a capacitance element formed of the conductor layer in a laminated element body. One end of a first notch circuit that connects the first inductance element and the first capacitance element in parallel, and one end of a second notch circuit that connects the second inductance element and the second capacitance element in parallel Wherein the first capacitance element of the branching circuit is formed by dividing a conductor layer forming the first inductance element into at least two insulator layers. A duplexer characterized in that the duplexer is configured using a capacitance component obtained by substantially opposing conductive layers formed in the stacking direction.
層素体に前記導体層で形成されるインダクタンス素子及
びキャパシタンス素子で分波回路を構成した分波器にお
いて、前記分波回路は、第1のインダクタンス素子と第
1のキャパシタンス素子とを並列に接続する第1のノッ
チ回路の一端と、第2のインダクタンス素子と第2のキ
ャパシタンス素子とを並列に接続する第2のノッチ回路
の一端とを接続した分波回路であって、当該分波回路の
前記第1のキャパシタンス素子を、前記第1のインダク
タンス素子を構成する導体層を少なくとも2つの絶縁体
層に分けて構成し、該分かれて形成された導体層を積層
方向に略対向させることにより得られる容量成分と、該
第1のインダクタンス素子を構成する導体層と前記第2
のキャパシタンス素子を構成する導体層とを絶縁体層を
介して積層方向に略対向させることにより得られる容量
成分を用いて構成することを特徴とする分波器。3. A duplexer in which an insulator layer and a conductor layer are stacked and integrated to form a duplexer with an inductance element and a capacitance element formed by the conductor layer in a laminated element body. One end of a first notch circuit that connects the first inductance element and the first capacitance element in parallel, and one end of a second notch circuit that connects the second inductance element and the second capacitance element in parallel Wherein the first capacitance element of the branching circuit is formed by dividing a conductor layer forming the first inductance element into at least two insulator layers. Component obtained by causing the conductor layers formed by the above to substantially oppose in the laminating direction, the conductor layer constituting the first inductance element and the second conductor layer.
A duplexer characterized in that the duplexer is formed by using a capacitance component obtained by substantially opposing a conductor layer constituting the capacitance element in the laminating direction via an insulator layer.
層で形成するグランド間にキャパシタンス素子を配置し
て低域通過フィルタ回路とし、前記第2のノッチ回路の
他端と前記グランド間にインダクタンス素子を配置し、
さらにキャパシタンス素子を直列接続して高域通過フィ
ルタ回路とすることを特徴とする請求項1〜3に記載の
いずれかの分波器。4. A low-pass filter circuit in which a capacitance element is arranged between the other end of the first notch circuit and the ground formed by the conductor layer, and between the other end of the second notch circuit and the ground. Place an inductance element in the
The duplexer according to any one of claims 1 to 3, wherein a capacitance element is further connected in series to form a high-pass filter circuit.
を備えた積層素体の片面又は両面に複数のランド電極を
配置し、当該ランド電極に電子部品を接続したことを特
徴とする積層型高周波部品。5. A laminated element provided with any one of claims 1 to 4, wherein a plurality of land electrodes are arranged on one or both sides of the laminated body, and an electronic component is connected to the land electrodes. Laminated high frequency components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32209499A JP2001144569A (en) | 1999-11-12 | 1999-11-12 | Branching filter and layered high frequency component using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32209499A JP2001144569A (en) | 1999-11-12 | 1999-11-12 | Branching filter and layered high frequency component using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001144569A true JP2001144569A (en) | 2001-05-25 |
Family
ID=18139859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32209499A Pending JP2001144569A (en) | 1999-11-12 | 1999-11-12 | Branching filter and layered high frequency component using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001144569A (en) |
-
1999
- 1999-11-12 JP JP32209499A patent/JP2001144569A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100594675C (en) | Duplexer | |
JP2000516060A (en) | Stacked two-band filter | |
US6759926B2 (en) | LC filter circuit, monolithic LC composite component, multiplexer, and radio communication device | |
US20030043759A1 (en) | LC filter circuit, laminated LC composite component, multiplexer, and radio communication device | |
US6621400B2 (en) | Electronic part and a complex electronic device | |
JPH10290108A (en) | Directional coupler | |
JP3223848B2 (en) | High frequency components | |
JP2002118486A (en) | High-frequency composite switch module | |
JP2002280862A (en) | Composite lc filter circuit and composite lc filter component | |
US6911890B2 (en) | High frequency laminated device | |
JPH1098348A (en) | Stacked-type wave divider | |
JP2000049554A (en) | Low-pass filter and circuit board | |
JP2000082932A (en) | Stacked branching filter | |
JP3838386B2 (en) | Compound switch | |
JPH09294042A (en) | Laminated branching filter | |
JP2004063897A (en) | Capacitor for high frequency and high-frequency electronic component using the same | |
JP2002280864A (en) | Power bisecting circuit and power bisecting component | |
JP2003158467A (en) | RF device and communication device using the same | |
JP4114106B2 (en) | Composite switch circuit and composite switch circuit component | |
JP3580707B2 (en) | Low-pass filter and circuit board | |
JP2001144569A (en) | Branching filter and layered high frequency component using the same | |
JP4678570B2 (en) | Demultiplexer and high frequency composite parts using the same | |
JP2000341005A (en) | High-pass filter and circuit board | |
JP2003124771A (en) | Demultiplexer for dual-band mobile phone terminal | |
JP2000223906A (en) | High-pass filter and circuit board having the same |