JP2001135971A - Shielding structure of radio - Google Patents
Shielding structure of radioInfo
- Publication number
- JP2001135971A JP2001135971A JP31133299A JP31133299A JP2001135971A JP 2001135971 A JP2001135971 A JP 2001135971A JP 31133299 A JP31133299 A JP 31133299A JP 31133299 A JP31133299 A JP 31133299A JP 2001135971 A JP2001135971 A JP 2001135971A
- Authority
- JP
- Japan
- Prior art keywords
- shield
- substrate
- circuit
- synthesizer
- shield structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、携帯電話機等の
無線機のシールド構造に関し、特に、一体の板金を用い
てシールド構造を形成することで少ない部品点数で小
型、軽量化を可能にした無線機のシールド構造に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shield structure of a wireless device such as a portable telephone, and more particularly, to a wireless device capable of reducing the size and weight with a small number of parts by forming the shield structure using an integral sheet metal. The shield structure of the machine.
【0002】[0002]
【従来の技術】一般に、携帯電話機等の無線機において
は、基準発振器、電圧制御発振器、PLL回路等の高周
波回路が搭載された基板が用いられており、この基板に
おいては、この高周波回路を他の回路から高周波的に分
離するためにシールド構造が必要になる。2. Description of the Related Art In general, a radio device such as a portable telephone uses a substrate on which a high-frequency circuit such as a reference oscillator, a voltage-controlled oscillator, and a PLL circuit is mounted. A shield structure is required to separate the high frequency from the circuit.
【0003】図10は、携帯電話機の無線回路の要部を
示す概略ブロック図である。FIG. 10 is a schematic block diagram showing a main part of a radio circuit of a portable telephone.
【0004】図10において、この無線回路は、アンテ
ナ1、送受切替スイッチ2、受信部3、送信部4、ロー
カル信号発生部5を具備している。In FIG. 10, this radio circuit includes an antenna 1, a transmission / reception switch 2, a reception unit 3, a transmission unit 4, and a local signal generation unit 5.
【0005】ここで、ローカル信号発生部5は、2つの
シンセサイザ、すなわち、第1のシンセサイザ51およ
び第2のシンセサイザ52を具備して構成され、更に、
この第1のシンセサイザ51および第2のシンセサイザ
52の出力を切り替えてローカル信号LOとして送信部
3および受信部4に供給するシンセサイザ切替回路5
3、このローカル信号発生部5の各部に電力を供給する
電源54を具備している。[0005] Here, the local signal generator 5 is provided with two synthesizers, that is, a first synthesizer 51 and a second synthesizer 52.
A synthesizer switching circuit 5 that switches the outputs of the first synthesizer 51 and the second synthesizer 52 and supplies the local signal LO to the transmitter 3 and the receiver 4
3. A power supply 54 for supplying power to each unit of the local signal generator 5 is provided.
【0006】また、第1のシンセサイザ51および第2
のシンセサイザ52には、第1のシンセサイザ51およ
び第2のシンセサイザ52に共通の制御信号であるデー
タD,クロックCK、データ設定信号LE、データ設定
信号LEおよび第1のシンセサイザ51および第2のシ
ンセサイザ52に個別のバッテリセービング信号BS
1、BS2、ロック検出信号LD1、LD2および基準
周波数からなる基準クロックSYSCKを含む制御信号
Cが加えられる。A first synthesizer 51 and a second synthesizer 51
, The data D, the clock CK, the data setting signal LE, the data setting signal LE, and the first synthesizer 51 and the second synthesizer, which are control signals common to the first synthesizer 51 and the second synthesizer 52. 52 is a separate battery saving signal BS.
1, a control signal C including a BS2, lock detection signals LD1, LD2, and a reference clock SYSCK including a reference frequency.
【0007】また、電源54には、第1のシンセサイザ
51および第2のシンセサイザ52の各部の電源を制御
する電源制御信号Pが加えられ、シンセサイザ切替回路
53には、第1のシンセサイザ51および第2のシンセ
サイザ52のいずれかを選択するシンセサイザ選択信号
Sが加えられる。A power supply control signal P for controlling the power supply of each section of the first synthesizer 51 and the second synthesizer 52 is applied to the power supply 54, and the first synthesizer 51 and the second synthesizer 52 are applied to the synthesizer switching circuit 53. A synthesizer selection signal S for selecting one of the two synthesizers 52 is added.
【0008】上記無線回路のローカル信号発生部5の詳
細を示すと図11のようになる。FIG. 11 shows details of the local signal generator 5 of the radio circuit.
【0009】図11に示すローカル信号発生部5おい
て、第1のシンセサイザ51は、電圧制御発振器(VC
O1)512のON/OFFを制御するスイッチ(S
W)511、電圧制御発振器(VCO1)512、PL
L回路(PLL1)513、ローパスフィルタ514、
コンデンサC2,C3,C4、コイルL1,L2,抵抗
R1,R2,R3を具備して構成される。In the local signal generator 5 shown in FIG. 11, a first synthesizer 51 includes a voltage controlled oscillator (VC
O1) Switch (S) for controlling ON / OFF of 512
W) 511, voltage controlled oscillator (VCO1) 512, PL
L circuit (PLL1) 513, low-pass filter 514,
It comprises capacitors C2, C3, C4, coils L1, L2, resistors R1, R2, R3.
【0010】ここで、スイッチ511には、電圧制御発
振器512のON/OFFを制御する制御信号S1が加
えられ、PLL回路513には、共通信号であるデータ
D,クロックCK、データ設定信号LE、データ設定信
号LEおよびバッテリセービング信号BS1、ロック検
出信号LD1、および基準周波数からなる基準クロック
SYSCKを含む制御信号Cが加えられる。また、抵抗
R1,R2,R3はアッテネータ515を構成する。Here, a control signal S1 for controlling ON / OFF of the voltage controlled oscillator 512 is applied to the switch 511, and a common signal data D, clock CK, data setting signal LE, A control signal C including a data setting signal LE, a battery saving signal BS1, a lock detection signal LD1, and a reference clock SYSCK including a reference frequency is added. The resistors R1, R2, and R3 form an attenuator 515.
【0011】同様に、第2のシンセサイザ52は、電圧
制御発振器(VCO2)522のON/OFFを制御す
るスイッチ(SW)521、電圧制御発振器(VCO
2)522、PLL回路(PLL2)523、ローパス
フィルタ524、コンデンサC2’,C3’,C4’、
コイルL1’,L2’,抵抗R1’,R2’,R3’を
具備して構成される。Similarly, the second synthesizer 52 includes a switch (SW) 521 for controlling ON / OFF of a voltage controlled oscillator (VCO 2) 522 and a voltage controlled oscillator (VCO 2).
2) 522, PLL circuit (PLL2) 523, low-pass filter 524, capacitors C2 ', C3', C4 ',
It comprises coils L1 ', L2' and resistors R1 ', R2', R3 '.
【0012】ここで、スイッチ521には、電圧制御発
振器522のON/OFFを制御する制御信号S1’が
加えられ、PLL回路523には、共通信号であるデー
タD,クロックCK、データ設定信号LE、データ設定
信号LEおよびバッテリセービング信号BS2、ロック
検出信号LD2、および基準周波数からなる基準クロッ
クSYSCKを含む制御信号C’が加えられる。また、
抵抗R1’,R2’,R3’はアッテネータ525を構
成する。Here, a control signal S1 'for controlling ON / OFF of the voltage controlled oscillator 522 is applied to the switch 521, and a common signal data D, clock CK, and data setting signal LE are applied to the PLL circuit 523. , A data setting signal LE, a battery saving signal BS2, a lock detection signal LD2, and a control signal C 'including a reference clock SYSCK including a reference frequency. Also,
The resistors R1 ', R2', R3 'constitute an attenuator 525.
【0013】また、シンセサイザ切替回路53は、アン
プ532,533の制御スイッチ(SW)531、アン
プ535,536の制御スイッチ(SW)534、アン
プ532,533,535,536、スイッチ(SW)
537、コイルL3,L3’を具備して構成される。The synthesizer switching circuit 53 includes a control switch (SW) 531 for the amplifiers 532 and 533, a control switch (SW) 534 for the amplifiers 535 and 536, an amplifier 532, 533, 535 and 536, and a switch (SW).
537, comprising coils L3 and L3 '.
【0014】ここで、制御スイッチ531には第1のシ
ンセサイザ51から出力される第1のローカル信号LO
1を選択する選択信号S2が加えられ、制御スイッチ5
34には第2のシンセサイザ52から出力される第2の
ローカル信号LO2を選択する選択信号S2’が加えら
れ、選択信号S2が加えられると、アンプ532,53
3に電源が供給されアンプ532,533がONになる
とともに、スイッチ537がアンプ533の出力を選択
するように切り替えられ、第1のシンセサイザ51から
出力される第1のローカル信号LO1をローカル信号L
Oとして出力し、選択信号S2’が加えられると、アン
プ535,536に電源が供給されアンプ535,53
6がONになるとともに、スイッチ537がアンプ53
6の出力を選択するように切り替えられ、第2のシンセ
サイザ52から出力される第2のローカル信号LO2を
ローカル信号LOとして出力する。Here, a first local signal LO output from the first synthesizer 51 is applied to the control switch 531.
1 is selected, and the control switch 5
A selection signal S2 ′ for selecting the second local signal LO2 output from the second synthesizer 52 is applied to 34, and when the selection signal S2 is applied, the amplifiers 532 and 53
3, the amplifiers 532 and 533 are turned on, the switch 537 is switched to select the output of the amplifier 533, and the first local signal LO1 output from the first synthesizer 51 is changed to the local signal L.
O, and when the selection signal S2 'is added, power is supplied to the amplifiers 535 and 536,
6 is turned on, and the switch 537 is
6 is switched to select the output, and the second local signal LO2 output from the second synthesizer 52 is output as the local signal LO.
【0015】電源54は、第1のシンセサイザ51に電
源を供給する定電圧電源(Reg1)541、第2のシ
ンセサイザ52に電源を供給する定電圧電源(Reg
1’)542、シンセサイザ切替回路53に電源を供給
する定電圧電源(Reg2)543、コンデンサC1,
C1’,C5を具備して構成され、定電圧電源(Reg
1)541には、定電圧電源(Reg1)541のON
/OFF制御信号P1、定電圧電源(Reg1’)54
2には、定電圧電源(Reg1’)542のON/OF
F制御信号P1’、定電圧電源(Reg2)543に
は、定電圧電源(Reg2)543のON/OFF制御
信号P2が加えられる。The power supply 54 includes a constant voltage power supply (Reg1) 541 for supplying power to the first synthesizer 51 and a constant voltage power supply (Reg) for supplying power to the second synthesizer 52.
1 ') 542, a constant voltage power supply (Reg2) 543 for supplying power to the synthesizer switching circuit 53, a capacitor C1,
C1 ′, C5 and a constant voltage power supply (Reg)
1) ON of the constant voltage power supply (Reg1) 541
/ OFF control signal P1, constant voltage power supply (Reg1 ') 54
2 includes ON / OF of a constant voltage power supply (Reg 1 ′) 542.
The ON / OFF control signal P2 of the constant voltage power supply (Reg2) 543 is added to the F control signal P1 ′ and the constant voltage power supply (Reg2) 543.
【0016】なお、上記コイルL1,L2,L3,L
1’,L2’,L3’は、電源54とのアイソレーショ
ンをとるために挿入されたもので、これらコイルは、ロ
ーカル信号LO1およびLO2に対するインピーダンス
を高くするものが用いられている。The coils L1, L2, L3, L
1 ', L2', and L3 'are inserted for isolation from the power supply 54. These coils are used to increase the impedance with respect to the local signals LO1 and LO2.
【0017】ところで、図11に示したローカル信号発
生部5の動作をタイミングチャートで示すと図12のよ
うになる。FIG. 12 is a timing chart showing the operation of the local signal generator 5 shown in FIG.
【0018】図12において、図12の(a)は、この
ローカル信号発生部5を採用する携帯電話機のスロット
構成を示す。すなわち、この携帯電話機は、送信4スロ
ット、受信4スロットの8スロットを単位で例えば図示
しない基地局と通信を行うように構成されており、図1
2の(b)は、この通信を実現するためのフレーム信号
を示す。In FIG. 12, (a) of FIG. 12 shows a slot configuration of a portable telephone employing the local signal generator 5. That is, this mobile phone is configured to communicate with, for example, a base station (not shown) in units of eight slots, four transmission slots and four reception slots.
2 (b) shows a frame signal for realizing this communication.
【0019】また、図12の(c)は、図11に示した
第1のシンセサイザ51の電圧制御発振器(VCO1)
512のON/OFF制御信号S1を示し、図12の
(d)は、図11に示した第2のシンセサイザ52の電
圧制御発振器(VCO2)522のON/OFF制御信
号S1’を示す。FIG. 12C shows the voltage controlled oscillator (VCO1) of the first synthesizer 51 shown in FIG.
FIG. 12D shows the ON / OFF control signal S1 of the voltage controlled oscillator (VCO2) 522 of the second synthesizer 52 shown in FIG.
【0020】また、図12の(e)は、図11に示した
シンセサイザ切替回路53の制御スイッチ531に加え
られる第1のローカル信号LO1を選択する選択信号S
2を示し、図12の(f)は、図11に示したシンセサ
イザ切替回路53の制御スイッチ534に加えられる第
2のローカル信号LO2を選択する選択信号S2’を示
す。FIG. 12E shows a selection signal S1 for selecting the first local signal LO1 applied to the control switch 531 of the synthesizer switching circuit 53 shown in FIG.
FIG. 12F shows a selection signal S2 ′ for selecting the second local signal LO2 applied to the control switch 534 of the synthesizer switching circuit 53 shown in FIG.
【0021】また、図12の(g)は、図11に示した
第1のシンセサイザ51のPLL回路(PLL1)51
3に加えられる分周比設定信号(BS1を除くCK,
D,LE)を示し、図12の(h)は、図11に示した
第2のシンセサイザ52のPLL回路(PLL2)52
3に加えられる分周比設定信号(BS2を除くCK,
D,LE)を示す。FIG. 12G shows a PLL circuit (PLL1) 51 of the first synthesizer 51 shown in FIG.
3 is applied to the frequency division ratio setting signal (CK, except BS1, CK,
D, LE), and FIG. 12H shows the PLL circuit (PLL2) 52 of the second synthesizer 52 shown in FIG.
3, the frequency division ratio setting signal (CK except BS2,
D, LE).
【0022】また、図12の(i)は、図11に示した
第1のシンセサイザ51のPLL回路(PLL1)51
3に加えられるバッテリセービング信号BS1を示し、
図12の(j)は、図11に示した第2のシンセサイザ
52のPLL回路(PLL2)523に加えられるバッ
テリセービング信号BS2を示す。FIG. 12I shows a PLL circuit (PLL1) 51 of the first synthesizer 51 shown in FIG.
3 shows a battery saving signal BS1 added to 3;
(J) of FIG. 12 shows the battery saving signal BS2 applied to the PLL circuit (PLL2) 523 of the second synthesizer 52 shown in FIG.
【0023】図12から明らかなように、この携帯電話
機のローカル信号発生部5においては、第1のシンセサ
イザ51の電圧制御発振器(VCO1)512と第2の
シンセサイザ52の電圧制御発振器(VCO2)522
とが同時に動作している時間帯があり、この時間帯にお
いては、この携帯電話機の無線性能、すなわち、スプリ
アス、感度、選択度等を確保するために、第1のシンセ
サイザ51の電圧制御発振器(VCO1)512と第2
のシンセサイザ52の電圧制御発振器(VCO2)52
2との間にアイソレーションがとれていることが必要で
ある。As is apparent from FIG. 12, in the local signal generator 5 of this portable telephone, the voltage controlled oscillator (VCO1) 512 of the first synthesizer 51 and the voltage controlled oscillator (VCO2) 522 of the second synthesizer 52
Are operating at the same time. In this time zone, in order to secure the wireless performance of this mobile phone, that is, spurious, sensitivity, selectivity, etc., the voltage-controlled oscillator of the first synthesizer 51 ( VCO1) 512 and the second
Voltage controlled oscillator (VCO2) 52 of synthesizer 52
It is necessary that isolation between the two is established.
【0024】また、図11に示したローカル信号発生部
5においては回路間のアイソレーション劣化させる種々
のルートが存在し、このアイソレーション劣化させるル
ートの具体例を図13でからで示す。In the local signal generator 5 shown in FIG. 11, there are various routes for deteriorating the isolation between the circuits. Specific examples of the routes for deteriorating the isolation are shown in FIG.
【0025】すなわち、アイソレーション劣化の第1の
ルートは、電源54を介して第1のシンセサイザ51
の電圧制御発振器(VCO1)512の出力と第2のシ
ンセサイザ52の電圧制御発振器(VCO2)522の
出力とが互いに影響するルートである。That is, the first route of the isolation deterioration is performed by the first synthesizer 51 via the power supply 54.
This is a route in which the output of the voltage-controlled oscillator (VCO1) 512 and the output of the voltage-controlled oscillator (VCO2) 522 of the second synthesizer 52 affect each other.
【0026】また、アイソレーション劣化の第2のルー
トは、第1のシンセサイザ51のPLL回路(PLL
1)513の制御線を介して電圧制御発振器(VCO
1)512の出力がリークするルートおよび第2のシン
セサイザ52のPLL回路(PLL2)523の制御線
を介して電圧制御発振器(VCO2)522の出力がリ
ークするルートである。The second route of the isolation degradation is the PLL circuit (PLL) of the first synthesizer 51.
1) A voltage controlled oscillator (VCO) via the control line 513
1) A route where the output of 512 leaks and a route where the output of the voltage controlled oscillator (VCO2) 522 leaks via the control line of the PLL circuit (PLL2) 523 of the second synthesizer 52.
【0027】また、アイソレーション劣化の第3のルー
トは、第1のシンセサイザ51および第2のシンセサ
イザ52の配線パターン、シンセサイザ切替回路53の
配線パターン、図示しないシールド板等により結合する
ルートである。The third route of the isolation degradation is a route connected by the wiring patterns of the first synthesizer 51 and the second synthesizer 52, the wiring pattern of the synthesizer switching circuit 53, a shield plate (not shown), and the like.
【0028】また、アイソレーション劣化の第4のルー
トは、電源54を介して第1のシンセサイザ51のP
LL回路(PLL1)513および第2のシンセサイザ
52のPLL回路(PLL2)523ヘリークするルー
トである。The fourth route of the isolation degradation is the P route of the first synthesizer 51 via the power supply 54.
This is a route that leaks to the LL circuit (PLL1) 513 and the PLL circuit (PLL2) 523 of the second synthesizer 52.
【0029】上述したアイソレーション劣化を防止する
ためには、図11に示したローカル信号発生部5におい
てはシールド構造により各回路を高周波的にブロック分
離する必要があるが、そのブロック分離の一例を図14
に示す。In order to prevent the above-mentioned isolation deterioration, in the local signal generator 5 shown in FIG. 11, it is necessary to block each circuit at a high frequency by a shield structure. FIG.
Shown in
【0030】なお、図14においては、図11に示した
ローカル信号発生部5の第1のシンセサイザ51に関係
する部分のみを示しており、図14において、1点鎖線
で囲んだブロックAおよびBおよびCがアイソレーショ
ン劣化を防止するために必要となる分離ブロックであ
る。FIG. 14 shows only the portion related to the first synthesizer 51 of the local signal generator 5 shown in FIG. 11, and in FIG. 14, blocks A and B surrounded by a chain line. And C are isolation blocks required to prevent isolation degradation.
【0031】ここで、ブロックAは、第1のシンセサイ
ザ51の電圧制御発振器(VCO1)512とPLL回
路(PLL1)513の一部を含み、ブロックBは、第
1のシンセサイザ51のPLL回路(PLL1)513
の他部、ローパスフィルタ514、アッテネータ(AT
T)515を含み、ブロックCは、シンセサイザ切替回
路53のアンプ532,533を含む。Here, the block A includes a part of the voltage controlled oscillator (VCO1) 512 and the PLL circuit (PLL1) 513 of the first synthesizer 51, and the block B includes the PLL circuit (PLL1) of the first synthesizer 51. ) 513
, Low-pass filter 514, attenuator (AT
T) 515, and the block C includes the amplifiers 532 and 533 of the synthesizer switching circuit 53.
【0032】この場合、上記ローカル信号発生部5を基
板上に形成する場合は、上記ブロックA,B,Cを考慮
して回路のレイアウトを行う必要があり、また、シール
ド構造を形成する場合も上記ブロックA,B,Cを考慮
して形成する必要がある。In this case, when the local signal generating section 5 is formed on a substrate, it is necessary to lay out a circuit in consideration of the blocks A, B, and C. Also, when a shield structure is formed. It is necessary to form the blocks in consideration of the blocks A, B, and C.
【0033】さて、上記シールド構造としては、従来、
図15に示すようなシールド構造が知られている。Now, as the above shield structure,
A shield structure as shown in FIG. 15 is known.
【0034】すなわち、図15の(a)に示すシールド
構造は、図10に示した無線回路が搭載される基板10
の全体を上部が基板10と平行となるシールドケース1
2でシールドするとともに、ローカル信号発生部5の第
1のシンセサイザ51の電圧制御発振器(VCO1)5
12とPLL回路(PLL1)513を含む回路部分1
1を分離壁12aで分離して構成したものである。That is, the shield structure shown in FIG. 15A is different from the substrate 10 on which the radio circuit shown in FIG.
Case 1 whose upper part is parallel to the substrate 10
2 and a voltage-controlled oscillator (VCO 1) 5 of the first synthesizer 51 of the local signal generator 5.
12 including PLL circuit 12 and PLL circuit (PLL1) 513
1 are separated by a separation wall 12a.
【0035】また、図15の(b)に示すシールド構造
は、図10に示した無線回路が搭載される基板10の全
体を上部が基板10と平行となり、ローカル信号発生部
5の第1のシンセサイザ51の電圧制御発振器(VCO
1)512とPLL回路(PLL1)513を含む回路
部分11だけ上部に突出した第1のシールドケース14
でシールドするとともに、上記第1のシンセサイザ51
の電圧制御発振器(VCO1)512とPLL回路(P
LL1)513を含む回路部分11を第2のシールドケ
ース13で2重にシールドして構成したものである。In the shield structure shown in FIG. 15B, the upper portion of the entire substrate 10 on which the radio circuit shown in FIG. The voltage controlled oscillator (VCO) of the synthesizer 51
1) First shield case 14 protruding upward only in circuit portion 11 including 512 and PLL circuit (PLL1) 513
And the first synthesizer 51
Voltage controlled oscillator (VCO1) 512 and PLL circuit (P
(LL1) 513 is configured by doubly shielding the circuit portion 11 including the second shield case 13.
【0036】また、図15の(c)に示すシールド構造
は、図11に示したローカル信号発生部5の第1のシン
セサイザ51の電圧制御発振器(VCO1)512とP
LL回路(PLL1)513を含む回路部分11を基板
10の裏側に搭載するとともに、図10に示した無線回
路の他の部分を基板10の表側に搭載し、基板10の表
側全体を第1のシールドケース16でシールドするとと
もに、基板10の裏側の電圧制御発振器(VCO1)5
12とPLL回路(PLL1)513を含む回路部分1
1の搭載部分を第2のシールドケース15でシールドし
て構成したものである。The shield structure shown in FIG. 15 (c) is similar to the voltage-controlled oscillator (VCO1) 512 of the first synthesizer 51 of the local signal generator 5 shown in FIG.
The circuit portion 11 including the LL circuit (PLL1) 513 is mounted on the back side of the substrate 10, and the other portion of the radio circuit shown in FIG. 10 is mounted on the front side of the substrate 10, and the entire front side of the substrate 10 is first. A voltage-controlled oscillator (VCO 1) 5 on the back side of the substrate 10
12 including PLL circuit 12 and PLL circuit (PLL1) 513
The mounting portion 1 is shielded by a second shield case 15.
【0037】また、図15の(d)に示すシールド構造
は、図10に示した無線回路の一部を基板10の表側に
搭載し、該無線回路のローカル信号発生部5の第1のシ
ンセサイザ51の電圧制御発振器(VCO1)512と
PLL回路(PLL1)513を含む部分を基板10の
裏側に搭載し、基板10の表側全体を第1のシールドケ
ース16でシールドするとともに、基板10の裏側全体
を第2のシールドケース17でシールドし、更に、上記
電圧制御発振器(VCO1)512とPLL回路(PL
L1)513を含む回路部分11の搭載部分を分離壁1
7aで分離して構成したものである。In the shield structure shown in FIG. 15D, a part of the radio circuit shown in FIG. 10 is mounted on the front side of the substrate 10, and the first synthesizer of the local signal generator 5 of the radio circuit is provided. A portion including a voltage-controlled oscillator (VCO1) 512 and a PLL circuit (PLL1) 513 is mounted on the back side of the substrate 10, the entire front side of the substrate 10 is shielded by the first shield case 16, and the entire back side of the substrate 10 is shielded. Is shielded by a second shield case 17, and the voltage-controlled oscillator (VCO1) 512 and the PLL circuit (PL
L1) The mounting portion of the circuit portion 11 including 513 is separated from the separation wall 1
7a.
【0038】[0038]
【発明が解決しようとする課題】上述したように、ある
回路ブロック間のアイソレーションをとるために回路ブ
ロック間を分割してシールド構造を形成する必要がある
が、従来のシールド構造においては、図15の(b)に
示すように2重シールド構造を採用したり、図15の
(a)または(d)に示すように分離壁12aまたは1
7aで分離したり、図15の(c)に示すように回路ブ
ロックを基板10の表裏に分離したりする構造が採用さ
れていた。As described above, in order to obtain isolation between certain circuit blocks, it is necessary to divide the circuit blocks to form a shield structure. As shown in FIG. 15B, a double shield structure may be employed, or as shown in FIG. 15A or FIG.
7A, or a structure in which a circuit block is separated on the front and back of the substrate 10 as shown in FIG.
【0039】しかし、2重シールド構造を採用したり回
路ブロックを基板10の表裏に分離したりするシールド
構造は構造が複雑となり、部品点数が増えて組み立てが
複雑となり、また、装置全体の重量が増し、更にシール
ド作成の型が複数必要になるという問題があり、また、
分離壁で分離する構造においては、分離壁を別ピースで
作ったり、接地とシールド天板の間で接触させる構造を
とっていたので、この場合も部品点数が増えて組み立て
が複雑となり、装置全体の重量が増し、更にシールド作
成の型が複数必要になるという問題があった。However, the shield structure adopting the double shield structure or separating the circuit block on the front and back of the substrate 10 has a complicated structure, the number of parts increases, and the assembly becomes complicated. In addition, there is a problem that more than one type of shield making is required,
In the structure where the separation wall is separated, the separation wall is made of a separate piece, or the structure is brought into contact between the ground and the shield top plate.In this case, too, the number of parts increases, the assembly becomes complicated, and the weight of the entire device is increased. However, there is a problem that more molds are required for making the shield.
【0040】また、モールド成形とメッキの組み合わせ
によりシールド構造を生成する手法もあるが、この手法
の場合は接続スペースが大きく、モールド成形の型が高
価となるので装置全体のコストアップに繋がるという問
題があった。There is also a method of generating a shield structure by a combination of molding and plating. However, in this method, the connection space is large and the mold for molding is expensive, leading to an increase in the cost of the entire apparatus. was there.
【0041】そこで、この発明は、安価かつ構造が簡単
で軽量化が可能であり、しかも必要部分を確実にシール
ドすることを可能にした無線機のシールド構造を提供す
ることを目的とする。Accordingly, an object of the present invention is to provide a shield structure of a wireless device which is inexpensive, has a simple structure, can be reduced in weight, and can reliably shield necessary parts.
【0042】[0042]
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、少なくとも高周波回路を搭
載した基板を有する無線機のシールド構造において、前
記基板にシールド板を取り付けるとともに、該シールド
板の一部を切り抜き、該切り抜き部を前記基板側に折り
曲げて該折り曲げ端を前記基板の接地点に接続すること
を特徴とする。In order to achieve the above object, according to the present invention, in a shield structure of a wireless device having at least a board on which a high-frequency circuit is mounted, a shield plate is attached to the board. A part of the shield plate is cut out, the cut-out portion is bent toward the substrate, and the bent end is connected to a ground point of the substrate.
【0043】また、請求項2記載の発明は、請求項1記
載の発明において、前記シールド板は、板金からなり、
前記切り抜き部は、プレス加工により前記板金から一体
成形されることを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the shield plate is made of sheet metal,
The cut-out portion is integrally formed from the sheet metal by press working.
【0044】また、請求項3記載の発明は、請求項1記
載の発明において、前記切り抜き部は、前記高周波回路
の信号出力部の近傍に選択的に形成され、前記高周波回
路の信号出力部の近傍で前記基板の接地点に接続される
ことを特徴とする。According to a third aspect of the present invention, in the first aspect of the present invention, the cutout portion is selectively formed near a signal output portion of the high-frequency circuit, and the cutout portion is formed in the signal output portion of the high-frequency circuit. It is connected to a ground point of the substrate in the vicinity.
【0045】また、請求項4の発明は、請求項1の発明
において、前記切り抜き部は、アイソレーションを必要
とする回路の間に形成され、該切り抜き部を前記基板側
に折り曲げて該折り曲げ端を前記基板の接地点に接続す
ることにより前記アイソレーションを必要とする回路の
間にスリット状のシールド構造を形成することを特徴と
する。According to a fourth aspect of the present invention, in the first aspect of the present invention, the cutout portion is formed between circuits requiring isolation, and the cutout portion is bent toward the substrate to form the bent end. Is connected to a grounding point of the substrate to form a slit-shaped shield structure between circuits requiring the isolation.
【0046】また、請求項5の発明は、請求項1の発明
において前記切り抜き部を前記基板側に折り曲げること
により形成される孔内に別体として構成されたシールド
ボックスを挿入し、該シールドボックス内にアイソレー
ションを必要とする回路を実装することを特徴とする。According to a fifth aspect of the present invention, in the first aspect of the present invention, a separately formed shield box is inserted into a hole formed by bending the cutout toward the substrate. It is characterized in that a circuit requiring isolation is mounted therein.
【0047】また、請求項6の発明は、請求項1の発明
において、前記切り抜き部は、前記基板の隅に形成さ
れ、該切り抜き部を前記基板側に折り曲げることにより
形成された前記基板の隅の領域にアイソレーションを必
要とする回路を実装することを特徴とする。According to a sixth aspect of the present invention, in the first aspect, the cutout portion is formed at a corner of the substrate, and the cutout portion is formed by bending the cutout portion toward the substrate. A circuit that requires isolation is mounted in the region of (1).
【0048】また、請求項7記載の発明は、請求項1記
載の発明において、前記高周波回路は、基準発振器およ
び電圧制御発振器およびPLL回路を含むことを特徴と
する。According to a seventh aspect of the present invention, in the first aspect of the present invention, the high frequency circuit includes a reference oscillator, a voltage controlled oscillator, and a PLL circuit.
【0049】また、請求項8記載の発明は、少なくとも
高周波回路を搭載した基板を有する無線機のシールド構
造において、前記高周波回路の搭載部を分離する複数の
シールド板を前記基板に取り付けるとともに、前記複数
のシールド板の少なくとも1つの一部を切り抜き、該切
り抜き部を前記基板側に折り曲げて該折り曲げ端を前記
基板の接地点に接続することを特徴とする。According to the present invention, in a shield structure of a radio having at least a substrate on which a high-frequency circuit is mounted, a plurality of shield plates for separating a mounting portion of the high-frequency circuit are attached to the substrate. At least one part of the plurality of shield plates is cut out, the cutout portion is bent toward the substrate, and the bent end is connected to a ground point of the substrate.
【0050】[0050]
【発明の実施の形態】以下、この発明に係わる無線機の
シールド構造の実施の形態を添付図面を参照して詳細に
説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a shield structure of a radio device according to an embodiment of the present invention.
【0051】この発明に係わる無線機のシールド構造に
よれば、少なくとも高周波回路を搭載した基板に板金か
らなるシールド板を取り付けるとともに、該シールド板
の一部を切り抜き、該切り抜き部を基板側に折り曲げ
て、該折り曲げ端を基板の接地点に接続する手法を採用
する。According to the shield structure of a radio device according to the present invention, a shield plate made of sheet metal is attached to at least a substrate on which a high-frequency circuit is mounted, a part of the shield plate is cut out, and the cutout is bent toward the substrate. Then, a method of connecting the bent end to the ground point of the substrate is adopted.
【0052】このような手法によると、簡単なプレス加
工のみでシールド構造を形成することができ、しかも、
部品点数も少なく、また、軽量で、かつ確実に必要な回
路部分をシールドすることができ、特に小型化、軽量
化、コストダウンが要求される携帯電話機等の無線機に
最適なシールド構造を提供することができる。According to such a method, the shield structure can be formed only by a simple press working.
The number of parts is small, the weight is low, and the necessary circuit parts can be shielded reliably, providing a shield structure that is particularly suitable for radio equipment such as mobile phones that require miniaturization, weight reduction, and cost reduction. can do.
【0053】図1は、この発明に係わる無線機のシール
ド構造が適用される携帯電話機の無線回路の基板を示す
略図である。FIG. 1 is a schematic view showing a circuit board of a radio circuit of a portable telephone to which a shield structure of a radio device according to the present invention is applied.
【0054】なお、図1においては、シールド板を、2
ピースで構成する場合(図1の(a))、3ピースで構
成する場合(図1の(b))、1ピースで構成する場合
(図1の(c))が示されている。In FIG. 1, the shield plate is 2
FIG. 1A shows a case of a three-piece configuration (FIG. 1A), a three-piece configuration (FIG. 1B), and a one-piece configuration (FIG. 1C).
【0055】すなわち、図1に示す構造は、図10およ
び図11で詳細に説明した携帯電話機の無線回路の基板
におけるシールド構造を示すもので、図1の(a)に示
すシールド構造においては、基板100上の上記無線回
路の第2のシンセサイザ52の電圧制御発振器(VCO
2)522、PLL回路(PLL2)523、シンセサ
イザ切替回路53のアンプ535,536を含む回路が
搭載された部分に対応して配設されたシールド板300
と、上記無線回路の他の回路が搭載された部分に対応し
て配設されたシールド板200との2ピースのシールド
構造を有している。ここで、このシールド板200およ
び100の外縁部は、基板100側に曲げられて基板1
00の接地点に接続され、それぞれシールドケースを構
成している。That is, the structure shown in FIG. 1 shows the shield structure in the substrate of the radio circuit of the portable telephone described in detail with reference to FIGS. 10 and 11. In the shield structure shown in FIG. The voltage-controlled oscillator (VCO) of the second synthesizer 52 of the radio circuit on the substrate 100
2) Shield plate 300 provided corresponding to a portion where 522, a PLL circuit (PLL2) 523, and a circuit including amplifiers 535 and 536 of synthesizer switching circuit 53 are mounted.
And a shield plate 200 disposed in correspondence with a portion on which the other circuit of the wireless circuit is mounted. Here, the outer edges of the shield plates 200 and 100 are bent toward the substrate 100 and
00 are connected to the grounding point 00, respectively, forming a shield case.
【0056】また、図1の(b)に示すシールド構造に
おいては、基板100上の上記無線回路の第1のシンセ
サイザ51の電圧制御発振器(VCO1)512、PL
L回路(PLL1)513、シンセサイザ切替回路53
のアンプ532,533を含む回路が搭載された部分に
対応して配設されたシールド板400と、上記無線回路
の第2のシンセサイザ52の電圧制御発振器(VCO
2)522、PLL回路(PLL2)523、シンセサ
イザ切替回路53のアンプ535,536を含む回路が
搭載された部分に対応して配設されたシールド板300
と、上記無線回路の他の回路が搭載された部分に対応し
て配設されたシールド板500との3ピースのシールド
構成を有している。このシールド構造においても、シー
ルド板300および400および500の外縁部は、基
板100側に曲げられて基板100の接地点に接続さ
れ、それぞれシールドケースを構成している。In the shield structure shown in FIG. 1B, the voltage controlled oscillator (VCO 1) 512 of the first synthesizer 51 of the radio circuit on the substrate 100
L circuit (PLL1) 513, synthesizer switching circuit 53
And a voltage-controlled oscillator (VCO) of the second synthesizer 52 of the radio circuit.
2) Shield plate 300 provided corresponding to a portion where 522, a PLL circuit (PLL2) 523, and a circuit including amplifiers 535 and 536 of synthesizer switching circuit 53 are mounted.
And a shield plate 500 provided corresponding to a portion where the other circuit of the wireless circuit is mounted. Also in this shield structure, the outer edges of the shield plates 300, 400, and 500 are bent toward the substrate 100 and connected to the ground point of the substrate 100, thereby forming shield cases.
【0057】また、図1の(c)に示すシールド構造に
おいては、基板100の全体に対応して配設されたシー
ルド板600による1ピースのシールド構成を有してい
るが、このシールド板600には上記無線回路の第1の
シンセサイザ51の電圧制御発振器(VCO1)51
2、PLL回路(PLL1)513、シンセサイザ切替
回路53のアンプ532,533を含む回路と第2のシ
ンセサイザ52の電圧制御発振器(VCO2)522、
PLL回路(PLL2)523、シンセサイザ切替回路
53のアンプ535,536を含む回路とのアイソレー
ションをとるためのスリット600aが設けられてい
る。このシールド構造においても、シールド板600の
外縁部は基板100側に曲げられて基板100の接地点
に接続され、シールドケースを構成している。Further, the shield structure shown in FIG. 1C has a one-piece shield structure with a shield plate 600 provided corresponding to the entire substrate 100. Includes a voltage-controlled oscillator (VCO1) 51 of the first synthesizer 51 of the radio circuit.
2, a circuit including the PLL circuit (PLL1) 513, the amplifiers 532 and 533 of the synthesizer switching circuit 53, and the voltage controlled oscillator (VCO2) 522 of the second synthesizer 52;
A slit 600a for isolating the PLL circuit (PLL2) 523 and a circuit including the amplifiers 535 and 536 of the synthesizer switching circuit 53 is provided. Also in this shield structure, the outer edge of the shield plate 600 is bent toward the substrate 100 and connected to the ground point of the substrate 100 to form a shield case.
【0058】さて、この実施の形態に係わる無線機のシ
ールド構造は、上述した図1の(a)、(b)、(c)
のいずれのシールド構造にも適用することができるもの
で、各シールド板200、300、400、500、6
00のいずれかのシールド板の特定の個所でシールドの
必要がある場合は、この部分に切り抜き部を形成し、こ
の切り抜き部を基板100側に折り曲げて、この切り抜
き部の先端を基板100の接地部に接続することによ
り、所望の部分のシールドを実現する。Now, the shield structure of the wireless device according to the present embodiment will be described with reference to FIGS. 1 (a), 1 (b) and 1 (c).
Shield plates 200, 300, 400, 500, 6
If it is necessary to shield at a specific portion of any of the shield plates of No. 00, a cutout is formed in this portion, the cutout is bent toward the substrate 100, and the tip of the cutout is grounded to the substrate 100. By connecting to a part, a shield of a desired part is realized.
【0059】図2は、図1の(a)に示したシールド構
造にこの発明の第1の実施の形態のシールド構造を適用
した場合を示す図である。FIG. 2 is a diagram showing a case where the shield structure according to the first embodiment of the present invention is applied to the shield structure shown in FIG.
【0060】図2においては、電圧制御発振器(VCO
1)512とスイッチ(SW)537との間および電圧
制御発振器(VCO1)512とアンプ532、533
とに間にアイソレーションが必要な場合を示しており、
この場合は、図2の(a)に示すように、シールド板2
00の電圧制御発振器(VCO1)512とスイッチ
(SW)537との間に一部をシールド板200に接続
した切り抜き部201を形成し、また、電圧制御発振器
(VCO1)512とアンプ532、533とに間に一
部をシールド板200に接続した切り抜き部202およ
び203を形成し、それぞれの切り抜き部201、20
2、203を、図2の(b)に示すように、シールド板
200との接続部で基板100側に折り曲げて、その先
端、すなわち足201a、202a、203aを基板1
00上の接地点に接続する。In FIG. 2, a voltage controlled oscillator (VCO)
1) Between 512 and switch (SW) 537, and between voltage controlled oscillator (VCO1) 512 and amplifiers 532, 533
It shows the case where isolation is required between and
In this case, as shown in FIG.
A cut-out portion 201 having a part connected to the shield plate 200 is formed between the voltage-controlled oscillator (VCO1) 512 and the switch (SW) 537, and the voltage-controlled oscillator (VCO1) 512 and the amplifiers 532, 533 The cutouts 202 and 203, which are partially connected to the shield plate 200, are formed between the cutouts 201 and 20.
2 and 203 are bent toward the substrate 100 at the connection portion with the shield plate 200 as shown in FIG. 2B, and the tips, that is, the feet 201a, 202a, and 203a are attached to the substrate 1
Connect to ground point on 00.
【0061】ここで、切り抜き部201、202、20
3の足201a、202a、203aと基板100上の
接地点(接地パターン)との接続は、接地点との接触、
半田付け、スルーホール等の手法を採用することができ
る。Here, the cutout portions 201, 202, 20
The connection between the third feet 201a, 202a, and 203a and the ground point (ground pattern) on the substrate 100 is made by contact with the ground point,
Techniques such as soldering and through holes can be adopted.
【0062】なお、上記構造において、シールド板20
0には、この切り抜き部201、202、203のため
に孔が形成されるが、例えば、シールド周波数をλとし
た場合に、この切り抜き部201、202、203の幅
を概略λ/100程度にすればこの孔によるシールド効
果への影響は生じない。In the above structure, the shield plate 20
At 0, holes are formed for the cutout portions 201, 202, and 203. For example, when the shield frequency is λ, the width of the cutout portions 201, 202, and 203 is reduced to approximately λ / 100. This will not affect the shielding effect of this hole.
【0063】なお、図2のおいては、図1の(a)に示
したシールド構造におけるシールド板200に、この発
明のシールド構造を適用した場合を示したが、図1の
(a)のシールド板300および図1の(b)のシール
ド板300、400、500および図1の(c)のシー
ルド板600にも同様に所望の個所に切り抜き部を形成
して選択的にシールドすることができる。FIG. 2 shows a case where the shield structure of the present invention is applied to the shield plate 200 in the shield structure shown in FIG. 1A. Similarly, the shield plate 300, the shield plates 300, 400, and 500 in FIG. 1B, and the shield plate 600 in FIG. 1C can be selectively shielded by forming cutouts at desired locations. it can.
【0064】さて、図1の(a)に示したシールド構造
を使用した場合、シールド板200と第1のシンセサイ
ザ51の電圧制御発振器(VCO1)512、PLL回
路(PLL1)513、シンセサイザ切替回路53のア
ンプ532,533、スイッチ(SW)537とが容量
結合し、その結果、電圧制御発振器(VCO1)512
の出力およびPLL回路(PLL1)513の出力がシ
ールド板200を介してリークする。When the shield structure shown in FIG. 1A is used, the shield plate 200, the voltage controlled oscillator (VCO1) 512 of the first synthesizer 51, the PLL circuit (PLL1) 513, the synthesizer switching circuit 53 532, 533 and the switch (SW) 537 are capacitively coupled, and as a result, the voltage controlled oscillator (VCO1) 512
And the output of the PLL circuit (PLL1) 513 leak through the shield plate 200.
【0065】図3は、図1の(a)に示したシールド構
造を採用した場合のシールド板200を介する容量結合
の様子を示す図である。FIG. 3 is a diagram showing a state of capacitive coupling via the shield plate 200 when the shield structure shown in FIG. 1A is employed.
【0066】図3において、シールド板200と電圧制
御発振器(VCO1)512との間は浮遊容量Cf1で
結合し、シールド板200とPLL回路(PLL1)5
13との間は浮遊容量Cf2で結合し、シールド板20
0とアンプ532,533との間はそれぞれ浮遊容量C
f3,Cf4で結合し、シールド板200とスイッチ
(SW)537との間は浮遊容量Cf5で結合する。In FIG. 3, the shield plate 200 and the voltage controlled oscillator (VCO1) 512 are coupled by a stray capacitance Cf1, and the shield plate 200 and the PLL circuit (PLL1) 5 are connected.
13 is coupled with the stray capacitance Cf2, and the shield plate 20
0 and the amplifiers 532 and 533, respectively.
f3 and Cf4, and the stray capacitance Cf5 connects between the shield plate 200 and the switch (SW) 537.
【0067】この場合は、この発明の手法により、シー
ルド板200をポイントPO1,PO2,PO3,PO
4で接地することで、各回路間のアイソレーションを実
現でき、電圧制御発振器(VCO1)512の出力およ
びPLL回路(PLL1)513の出力を有効に防止す
ることができる。In this case, the shield plate 200 is moved to the points PO1, PO2, PO3, PO
By grounding at 4, the isolation between the circuits can be realized, and the output of the voltage controlled oscillator (VCO1) 512 and the output of the PLL circuit (PLL1) 513 can be effectively prevented.
【0068】図4は、この発明の第2の実施の形態のシ
ールド構造を示す図である。FIG. 4 is a diagram showing a shield structure according to a second embodiment of the present invention.
【0069】この第2の実施の形態は、シールド板70
0に一部がシールド板700に接続する切り抜き部を形
成して、この切り抜き部701、702、703、70
4を基板側に折り曲げてその先端を基板の接地点に接続
する点においては第1の実施の形態と同様であるが、こ
の第2の実施の形態においては、シールド板700に形
成した切り抜き部701、702、703、704を基
板側に折り曲げることにより形成される孔に別ピースで
形成したシールドボックス800を挿入するようにした
点が第1の実施の形態と異なる。In the second embodiment, the shield plate 70
0, a cutout part of which is partially connected to the shield plate 700 is formed, and the cutout parts 701, 702, 703, 70
4 is bent to the substrate side and its tip is connected to the ground point of the substrate in the same manner as in the first embodiment, but in the second embodiment, a cutout formed in the shield plate 700 is formed. The first embodiment differs from the first embodiment in that a shield box 800 formed of another piece is inserted into a hole formed by bending 701, 702, 703, 704 toward the substrate.
【0070】すなわち、図4に示した第2の実施の形態
においては、シールド板700に一部がシールド板70
0に接続する切り抜き部を形成して、この切り抜き部7
01、702、703、704を図示しない基板側に折
り曲げてその先端を基板の接地点に接続する。That is, in the second embodiment shown in FIG.
0 is formed, and the cutout portion 7 is formed.
01, 702, 703, and 704 are bent toward the substrate (not shown), and their ends are connected to the ground point of the substrate.
【0071】ここで、切り抜き部701、702、70
3、704と基板との接続は、切り抜き部701、70
2、703、704の先端に設けられた足701a、7
02a、703a、704aを基板に半田付けすること
により行われれる。Here, the cutout portions 701, 702, 70
3, 704 and the substrate are connected by cutouts 701, 70
Feet 701a, 7 provided at the tips of 2, 703, 704
This is performed by soldering 02a, 703a, and 704a to a substrate.
【0072】また、シールド板700と基板との接続
も、シールド板700の外縁を折り曲げてその先端に形
成された足700aの半田付けにより行われる。The connection between the shield plate 700 and the substrate is also made by bending the outer edge of the shield plate 700 and soldering a leg 700a formed at the tip thereof.
【0073】別ピースで形成されたシールドボックス8
00の切り抜き部により形成される孔への装着は、切り
抜き部701および703に形成された突起700aに
シールドボックス800の側部に形成された孔800a
を嵌合させることにより行われる。Shield box 8 formed of another piece
No. 00 is inserted into the hole formed by the cutout portion 701 and the hole 700a formed on the side of the shield box 800 by the protrusion 700a formed on the cutout portion 703.
Is performed by fitting.
【0074】また、シールドボックス800の基板への
接続は、シールドボックス800に形成された足800
aを基板に半田付けすることにより行われる。Further, the connection of the shield box 800 to the substrate is performed by using the feet 800 formed on the shield box 800.
This is performed by soldering a to a substrate.
【0075】この第2の実施の形態においては、シール
ド板700の任意の位置に切り抜き部を形成し、この切
り抜き部内に挿入される別ピースのシールドボックス8
00内に所要の回路を実装することで、有効なシールド
が可能である。In the second embodiment, a cutout is formed at an arbitrary position on shield plate 700, and shield box 8 of another piece inserted into this cutout is formed.
By mounting a required circuit in 00, effective shielding is possible.
【0076】また、シールド板700上に複数の切り抜
き部を形成すれば複数の回路のシールドが可能であり、
またこの場合の足の半田付けも同時に行うことができ
る。If a plurality of cutouts are formed on the shield plate 700, a plurality of circuits can be shielded.
In this case, the feet can be soldered at the same time.
【0077】すなわち、この第2の実施の形態による
と、 1)任意の場所の選択的シールドが可能である 2)スペースは、シールド板金の厚さの2倍を要するだ
けである 3)別ピースのシールドボックス800の装着は、サイ
ドの孔800aを用いて行われるが、シールドボックス
800の足800aは基板に半田付け可能で安定した接
地を作ることができる 等の効果を奏する。That is, according to the second embodiment, 1) it is possible to selectively shield any place. 2) The space is only required to be twice the thickness of the shield sheet metal. 3) Another piece The shield box 800 is mounted using the side hole 800a, but the feet 800a of the shield box 800 can be soldered to the board and can produce a stable ground.
【0078】なお、この第2の実施の形態の構造と前述
した第1の実施の形態の構造を組み合わせてシールド構
造を形成することも可能である。It is also possible to form a shield structure by combining the structure of the second embodiment with the structure of the first embodiment.
【0079】図5は、図1の(c)に示したスリット6
00aを用いたこの発明の第3の実施の形態を示す図で
ある。FIG. 5 shows the slit 6 shown in FIG.
It is a figure which shows 3rd Embodiment of this invention using 00a.
【0080】この第5の実施の形態においては、シール
ド板600にスリット600aを形成する。そして、こ
のスリット600aにより回路間のアイソレーションを
実現する。この第3の実施の形態のスリット600aの
詳細構造を図6に示す。In the fifth embodiment, a slit 600a is formed in a shield plate 600. Then, isolation between circuits is realized by the slit 600a. FIG. 6 shows a detailed structure of the slit 600a according to the third embodiment.
【0081】すなわち、図6の(a)に示すように、シ
ールド板600に一部がシールド板600に接続する切
り抜き部601、602、603を形成する。そして、
図6の(b)に示すように、この切り抜き部601、6
02、603をシールド板600との接続部で基板10
0側に折り曲げ、この切り抜き部601、602、60
3の足601a、602a、603aを基板100の接
地パターン等の接地点に半田付けする。That is, as shown in FIG. 6A, cutouts 601, 602, and 603 are formed in the shield plate 600 so that a part thereof is connected to the shield plate 600. And
As shown in FIG. 6B, the cutouts 601 and 6
02 and 603 are connected to the shield plate 600 by the substrate 10
0, and cut out portions 601, 602, 60
The third feet 601a, 602a, 603a are soldered to a grounding point such as a grounding pattern on the substrate 100.
【0082】なお、図6の構造によると、スリット60
0aの両側に足601b、602b、603bを形成す
るための切り欠き部が生じるが、この切り欠き部の大き
さをシールド周波数に対応して設定すれば、この切り欠
き部によりシールド特性が劣化することはない。Incidentally, according to the structure of FIG.
A cutout for forming the feet 601b, 602b, and 603b is formed on both sides of the cutout 0a. If the size of the cutout is set according to the shield frequency, the cutout deteriorates the shield characteristics. Never.
【0083】このような構造によると、簡単な構造によ
り、シールドされたスリット600aを形成することが
でき、このスリット600aの両側の回路間のアイソレ
ーションを簡単に実現することができる。According to such a structure, the shielded slit 600a can be formed by a simple structure, and isolation between circuits on both sides of the slit 600a can be easily realized.
【0084】図7は、図5に示したスリット600aの
他の詳細構造を示す図である。FIG. 7 is a diagram showing another detailed structure of the slit 600a shown in FIG.
【0085】図7に示す構造は、切り抜き部601、6
02、603の足601a、602a、603aの先端
が折り曲げ部と一致するように切り抜き部601、60
2、603を形成した点が図6に示した構造と異なるだ
けで、その他は図6の構造と同様である。The structure shown in FIG.
02, 603, so that the tips of the feet 601a, 602a, 603a coincide with the bent portions.
6 is different from the structure shown in FIG. 6 only in that 2,603 are formed.
【0086】このような構造によると、切り欠き片が生
じるという欠点はあるが、図6に示した構造のように、
スリット600aの両側に足601b、602b、60
3bを形成するための切り欠き部が生じることはない。According to such a structure, there is a disadvantage that a notch is formed. However, as shown in FIG.
Foot 601b, 602b, 60 on both sides of slit 600a
There is no cutout for forming 3b.
【0087】図8は、図1の(c)に示したスリット6
00aを用いたこの発明の第3の実施の形態の変形例を
示した図である。FIG. 8 shows the slit 6 shown in FIG.
It is a figure showing a modification of a 3rd embodiment of this invention using 00a.
【0088】この図8に示す構造においては、シールド
板600にスリット600aを形成し、このスリット6
00aにより回路間のアイソレーションを実現する点で
は図6に示した構造と同一であるが、この図8に示す構
造においては、シールド板600にスリット600aを
形成するだけでなく、基板100にもシールド板600
に形成したスリット600aと同様のスリット100a
を形成する。In the structure shown in FIG. 8, a slit 600a is formed in
The structure shown in FIG. 8 is the same as the structure shown in FIG. 6 in that the isolation between circuits is realized by 00a, but the structure shown in FIG. Shield plate 600
Slit 100a similar to slit 600a formed in
To form
【0089】このような構造によっても、図6に示した
構造と同様に、簡単な構造により、シールドされたスリ
ット600aを形成することができ、このスリット60
0aの両側の回路間のアイソレーションを簡単に実現す
ることができる。According to such a structure, the shielded slit 600a can be formed by a simple structure, similarly to the structure shown in FIG.
Isolation between circuits on both sides of Oa can be easily realized.
【0090】図9は、この発明のシールド構造の第2の
実施の形態の変形例を示した図である。FIG. 9 is a view showing a modification of the second embodiment of the shield structure of the present invention.
【0091】この図9の実施の形態は、基板の隅に搭載
された回路をシールドする場合に適している。この図9
に示す実施の形態においては、シールド板900の隅部
に一部がシールド板900に接続される切り抜き部を形
成し、この切り抜き片901、902を基板側に折り曲
げることによりシールド領域を形成し、このシールド領
域にアイソレーションを必要とする回路を実装する。The embodiment of FIG. 9 is suitable for shielding a circuit mounted at a corner of a substrate. This figure 9
In the embodiment shown in FIG. 1, a cutout part of which is partially connected to the shield plate 900 is formed at a corner of the shield plate 900, and the cutout pieces 901 and 902 are bent toward the substrate side to form a shield region. A circuit requiring isolation is mounted in this shield region.
【0092】このような構造によっても、簡単な構造に
より、回路間のアイソレーションを実現することができ
る。With such a structure, isolation between circuits can be realized with a simple structure.
【0093】[0093]
【発明の効果】以上説明したようにこの発明によれば、 1)プレス加工等で簡単にシールド構造を作成できるの
で、簡単な構造によりシールドが可能になる 2)部品点数が少なくシールド作成の工数を削減できる 3)ケースの接触やフレームを使用することがないので
スペースが小さくて良い 4)半田付けで装着できるので接続が確実であり、かつ
簡単である 5)シールド材の板厚を薄くでき軽量化が可能である 等の効果を奏する。As described above, according to the present invention, 1) the shield structure can be easily formed by press working or the like, so that the shield can be realized by the simple structure. 2) The number of parts is small and the man-hour for forming the shield is reduced. 3) Space is small because there is no case contact or use of a frame. 4) Solder mounting allows secure and easy connection. 5) Shield material can be made thinner. The effect is that weight reduction is possible.
【図1】この発明に係わる無線機のシールド構造が適用
される携帯電話機の無線回路の基板を示す略図である。FIG. 1 is a schematic view showing a substrate of a wireless circuit of a mobile phone to which a shield structure of a wireless device according to the present invention is applied.
【図2】図1の(a)に示したシールド構造にこの発明
の第1の実施の形態のシールド構造を適用した場合を示
す図である。FIG. 2 is a diagram showing a case where the shield structure according to the first embodiment of the present invention is applied to the shield structure shown in FIG.
【図3】図1の(a)に示したシールド構造を採用した
場合のシールド板200を介する容量結合の様子を示す
図である。FIG. 3 is a diagram showing a state of capacitive coupling via a shield plate 200 when the shield structure shown in FIG. 1A is employed.
【図4】この発明の第2の実施の形態のシールド構造を
示す図である。FIG. 4 is a diagram showing a shield structure according to a second embodiment of the present invention.
【図5】図1の(c)に示したスリット600aを用い
たこの発明の第3の実施の形態を示す図である。FIG. 5 is a view showing a third embodiment of the present invention using the slit 600a shown in FIG. 1 (c).
【図6】図5に示したスリット600aの詳細構造を示
す図である。FIG. 6 is a diagram showing a detailed structure of a slit 600a shown in FIG.
【図7】図5に示したスリット600aの他の詳細構造
を示す図である。FIG. 7 is a diagram showing another detailed structure of the slit 600a shown in FIG.
【図8】図1の(c)に示したスリット600aを用い
たこの発明の第3の実施の形態の変形例を示した図であ
る。FIG. 8 is a diagram showing a modification of the third embodiment of the present invention using the slit 600a shown in FIG. 1 (c).
【図9】この発明のシールド構造の第4の実施の形態の
変形例を示した図である。FIG. 9 is a view showing a modified example of the fourth embodiment of the shield structure of the present invention.
【図10】携帯電話機の無線回路の要部を示す概略ブロ
ック図である。FIG. 10 is a schematic block diagram illustrating a main part of a wireless circuit of the mobile phone.
【図11】図10に示したローカル信号発生部5の詳細
構成を示す回路図である。11 is a circuit diagram showing a detailed configuration of a local signal generator 5 shown in FIG.
【図12】図11に示したローカル信号発生部5の動作
を説明するタイミングチャートである。FIG. 12 is a timing chart illustrating the operation of the local signal generator 5 shown in FIG.
【図13】図11に示したローカル信号発生部5におけ
るアイソレーション劣化のルートを説明するための図で
ある。FIG. 13 is a diagram for explaining a route of isolation degradation in the local signal generator 5 shown in FIG.
【図14】図11に示したローカル信号発生部5におけ
る上述したアイソレーション劣化を防止するために必要
となる分離ブロックの一例を示す図である。FIG. 14 is a diagram illustrating an example of a separation block necessary for preventing the above-described isolation degradation in the local signal generation unit 5 illustrated in FIG. 11;
【図15】携帯電話機における従来のシールド構造例を
示す図である。FIG. 15 is a view showing an example of a conventional shield structure in a mobile phone.
1 アンテナ 2 送受切り替えスイッチ 3 受信部 4 送信部 5 ローカル信号発生部 51 第1のシンセサイザ 52 第2のシンセサイザ 53 シンセサイザ切り替えスイッチ 54 電源 512 電圧制御発信器(VCO1) 513 PLL回路(PLL1) 522 電圧制御発信器(VCO2) 523 PLL回路(PLL2) 532、533、535、536 アンプ 537 スイッチ 100 基板 200、300、400、500、600、700、9
00 シールド板 800 シールドボックス 201、202、203 切り抜き部 201a、202a、203a 足(切り抜き部先
端) 701、702、703、704 切り抜き部 701a、702a、703a、704a 足(切り
抜き部先端) 100a、600a スリット 601、602、603 切り抜き部 601a、602a、603a 足(切り抜き部先
端) 901、902 切り抜き部DESCRIPTION OF SYMBOLS 1 Antenna 2 Transmission / reception switch 3 Receiver 4 Transmitter 5 Local signal generator 51 First synthesizer 52 Second synthesizer 53 Synthesizer switch 54 Power supply 512 Voltage control transmitter (VCO1) 513 PLL circuit (PLL1) 522 Voltage control Transmitter (VCO2) 523 PLL circuit (PLL2) 532, 533, 535, 536 Amplifier 537 Switch 100 Substrate 200, 300, 400, 500, 600, 700, 9
00 Shield plate 800 Shield box 201, 202, 203 Cutouts 201a, 202a, 203a Feet (cutout tip) 701, 702, 703, 704 Cutout 701a, 702a, 703a, 704a Foot (cutout tip) 100a, 600a Slit 601, 602, 603 Cutout 601 a, 602 a, 603 a Leg (tip of cutout) 901, 902 Cutout
Claims (8)
有する無線機のシールド構造において、 前記基板にシールド板を取り付けるとともに、該シール
ド板の一部を切り抜き、該切り抜き部を前記基板側に折
り曲げて該折り曲げ端を前記基板の接地点に接続するこ
とを特徴とする無線機のシールド構造。1. A shield structure of a wireless device having at least a substrate on which a high-frequency circuit is mounted, wherein a shield plate is attached to the substrate, a part of the shield plate is cut out, and the cutout is bent toward the substrate side. A shield structure for a wireless device, wherein a bent end is connected to a ground point of the substrate.
成形されることを特徴とする請求項1記載の無線機のシ
ールド構造。2. The shield structure according to claim 1, wherein the shield plate is made of a sheet metal, and the cutout is integrally formed from the sheet metal by press working.
れ、前記高周波回路の信号出力部の近傍で前記基板の接
地点に接続されることを特徴とする請求項1記載の無線
機のシールド構造。3. The cut-out section is selectively formed near a signal output section of the high-frequency circuit, and is connected to a ground point of the substrate near a signal output section of the high-frequency circuit. A shield structure for a wireless device according to claim 1.
切り抜き部を前記基板側に折り曲げて該折り曲げ端を前
記基板の接地点に接続することにより前記アイソレーシ
ョンを必要とする回路の間にスリット状のシールド構造
を形成することを特徴とする請求項1記載の無線機のシ
ールド構造。4. The isolation portion is formed between circuits requiring isolation, and the isolation portion is formed by bending the cutout portion toward the substrate and connecting the bent end to a ground point of the substrate. 2. A shield structure for a wireless device according to claim 1, wherein a slit-like shield structure is formed between circuits requiring the following.
ることにより形成される孔内に別体として構成されたシ
ールドボックスを挿入し、該シールドボックス内にアイ
ソレーションを必要とする回路を実装することを特徴と
する請求項1記載の無線機のシールド構造。5. Inserting a separately formed shield box into a hole formed by bending the cutout toward the substrate, and mounting a circuit requiring isolation in the shield box. The shield structure for a wireless device according to claim 1, wherein:
折り曲げることにより形成された前記基板の隅の領域に
アイソレーションを必要とする回路を実装することを特
徴とする請求項1記載の無線機のシールド構造。6. The circuit according to claim 1, wherein the cutout is formed at a corner of the substrate, and a circuit that requires isolation is mounted in a corner area of the substrate formed by bending the cutout toward the substrate. The shield structure for a wireless device according to claim 1, wherein:
むことを特徴とする請求項1記載の無線機のシールド構
造。7. The shield structure according to claim 1, wherein the high-frequency circuit includes a reference oscillator, a voltage controlled oscillator, and a PLL circuit.
有する無線機のシールド構造において、 前記高周波回路の搭載部を分離する複数のシールド板を
前記基板に取り付けるとともに、前記複数のシールド板
の少なくとも1つの一部を切り抜き、該切り抜き部を前
記基板側に折り曲げて該折り曲げ端を前記基板の接地点
に接続することを特徴とする無線機のシールド構造。8. A shield structure of a wireless device having at least a substrate on which a high-frequency circuit is mounted, wherein a plurality of shield plates separating a mounting portion of the high-frequency circuit are attached to the substrate, and at least one of the plurality of shield plates is provided. A shield structure for a wireless device, wherein a part of the shield is cut out, the cut-out portion is bent toward the substrate, and the bent end is connected to a ground point of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31133299A JP3959214B2 (en) | 1999-11-01 | 1999-11-01 | Radio shield structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31133299A JP3959214B2 (en) | 1999-11-01 | 1999-11-01 | Radio shield structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135971A true JP2001135971A (en) | 2001-05-18 |
JP3959214B2 JP3959214B2 (en) | 2007-08-15 |
Family
ID=18015876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31133299A Expired - Fee Related JP3959214B2 (en) | 1999-11-01 | 1999-11-01 | Radio shield structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3959214B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007505489A (en) * | 2003-09-12 | 2007-03-08 | ソニー エリクソン モバイル コミュニケーションズ, エービー | Circuit board shield and manufacturing method thereof |
JP2008078321A (en) * | 2006-09-20 | 2008-04-03 | Sony Ericsson Mobilecommunications Japan Inc | Communication terminal and transmitter shielding structure |
JP2012023304A (en) * | 2010-07-16 | 2012-02-02 | Fujitsu Toshiba Mobile Communications Ltd | Circuit board unit |
EP2413682A3 (en) * | 2010-07-28 | 2013-08-28 | Mitsumi Electric Co., Ltd. | High frequency apparatus and printed board holding structure |
JP2014151885A (en) * | 2013-02-13 | 2014-08-25 | Mitsuba Corp | Wiper device |
-
1999
- 1999-11-01 JP JP31133299A patent/JP3959214B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007505489A (en) * | 2003-09-12 | 2007-03-08 | ソニー エリクソン モバイル コミュニケーションズ, エービー | Circuit board shield and manufacturing method thereof |
JP2008078321A (en) * | 2006-09-20 | 2008-04-03 | Sony Ericsson Mobilecommunications Japan Inc | Communication terminal and transmitter shielding structure |
JP2012023304A (en) * | 2010-07-16 | 2012-02-02 | Fujitsu Toshiba Mobile Communications Ltd | Circuit board unit |
EP2413682A3 (en) * | 2010-07-28 | 2013-08-28 | Mitsumi Electric Co., Ltd. | High frequency apparatus and printed board holding structure |
JP2014151885A (en) * | 2013-02-13 | 2014-08-25 | Mitsuba Corp | Wiper device |
Also Published As
Publication number | Publication date |
---|---|
JP3959214B2 (en) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100312364B1 (en) | Tunable slot antenna | |
EP0803972B1 (en) | Dual band oscillator circuit | |
JP2002514027A (en) | First and second oscillator circuits selectively coupled to a load via a passive output circuit | |
JP2001135971A (en) | Shielding structure of radio | |
US5363067A (en) | Microstrip assembly | |
CA2515982C (en) | Low noise, hybrid tuned wideband voltage controlled oscillator | |
US5357218A (en) | Self-shielding microstrip assembly | |
KR100299867B1 (en) | Intergrated circuit for tuner | |
JP2001135968A (en) | Radio-shielding structure | |
JP3608379B2 (en) | Tunable slot antenna | |
KR100333478B1 (en) | PLL circuit, communication device using the same and frequency adjustment method of PLL circuit | |
US6456169B2 (en) | Voltage-controlled oscillator and electronic device using same | |
US20020109555A1 (en) | Voltage-controlled variable tuning circuit for switching an oscillation frequency band of a voltage controlled oscillator | |
JPH11205179A (en) | Portable radio equipment | |
JPH06209268A (en) | Tuner device and on-vehicle ratio receiver using it | |
US6144263A (en) | Voltage-controlled oscillator and method for adjusting frequency shift amount thereof | |
US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
JPH0993030A (en) | Antenna system | |
US6369664B1 (en) | Voltage controlled oscillator and electronic apparatus using same | |
JP3484771B2 (en) | Oscillator | |
JP2005304085A (en) | Voltage controlled oscillator | |
JP2833381B2 (en) | Two-way communication device | |
JP2005277882A (en) | Voltage controlled oscillator | |
JP2003179431A (en) | Frequency shift type high frequency voltage control type oscillation circuit | |
JP2003078350A (en) | High frequency voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |